JP2005073155A - 位相補償回路 - Google Patents
位相補償回路 Download PDFInfo
- Publication number
- JP2005073155A JP2005073155A JP2003303303A JP2003303303A JP2005073155A JP 2005073155 A JP2005073155 A JP 2005073155A JP 2003303303 A JP2003303303 A JP 2003303303A JP 2003303303 A JP2003303303 A JP 2003303303A JP 2005073155 A JP2005073155 A JP 2005073155A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- compensation circuit
- phase compensation
- stage amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】2段の増幅段からなる増幅器において、1段目の増幅段A1の出力端子と2段目の増幅段の入力信号の基準となる電圧源端子VDDとの間に直列に接続した静電容量Ccと抵抗値制御素子Mcを具備し、2段目の増幅段の入力信号によって抵抗値制御素子を制御し、1段目の増幅器の入出力間の位相特性の零点を、2段目の増幅器の伝達コンダクタンスの変化に依存して変動する2段目の増幅器の入出力間の位相特性の極に追従させる。2段目の増幅器の入力信号とその基準となる電圧源端子VDD間の電源電圧の変動に対する電圧変化が少なくなり、2段目の増幅器の出力電圧がその変動の影響を受けにくい。
【選択図】図1
Description
以下その理由を説明する。電圧安定化回路において、出力端子の直流電圧に近い電源電圧で従来例1及び2の位相補償回路を動作させる場合を想定する。MOSトランジスタである出力段トランジスタM1は、一般に図4や図5に示されるようにソースが電源端子VDDに接続され、ドレインが出力端子に接続される。出力段トランジスタM1は、ソース電圧を入力信号の基準電位とし、入力信号をゲート電圧として入力し、ゲート・ソース間の電圧を増幅して、出力信号を出力端子から出力する。出力端子と接地端子VSSとの間には出力端静電容量CLが有り、ゲートと出力端子の間には静電容量Ccが有るので、ゲートと接地端子との間には直列に接続されたCLとCcからなる静電容量が存在する。このため、ソースが接続された電源電圧が階段状あるいはパルス状に急峻に変化した場合、ゲート・接地端子間の静電容量の効果によって、ゲート電圧は接地端子との電位差を保持するので(電源電圧の変化に応答しないので)、ゲート・ソース間には電源電圧の変化を含む電圧が加わる。出力段トランジスタM1はゲート・ソース間の変化電圧を増幅し、出力端子は電源電圧の変化に応じた出力信号を出力する。
本発明によれば、出力電流が変化することによる伝達コンダクタンスの変化に対しても良好な位相特性を維持する位相補償回路を実現できるという有利な効果が得られる。
本発明の実施の形態1の位相補償回路について、図1を用いて説明する。図1は、本発明の実施の形態1における位相補償回路の回路図である。図1において図4と同じ構成要素については同じ符号を用いて説明を省略する。図1において、実施の形態1の位相補償回路は、静電容量CLを除き、1つの半導体装置に形成されている。半導体装置は静電容量Ccを外部に取り付けても良い。
Z=1/(Rc・Cc) ・・・(1)
Z=K・gm1/Cc ・・・(2)
P=gm1/CL ・・・(3)
Z/P=K・CL/Cc ・・・(4)
従って、出力端容量CLに対して、適切な静電容量Ccと、抵抗値制御素子の適切な抵抗値Rc(gm1に対する適切な比例定数K)とを選択すれば、実施の形態1の位相補償回路は、出力電流が変化することによって伝達コンダクタンスgm1が変化しても、良好な利得・位相特性を維持する。
図2を用いて本発明の実施の形態2の位相補償回路を説明する。図2は、本発明の実施の形態2における位相補償回路の回路図である。図2において図1と同じ構成要素については同じ符号を用いて説明を省略する。図2において、実施の形態2の位相補償回路は、静電容量CLを除き、1つの半導体装置に形成されている。半導体装置は静電容量Ccを外部に取り付けても良い。
図2において、実施の形態2の位相補償回路は、1段目の増幅器A1と、2段目の増幅器M1の入力信号の基準電位となる電圧源端子VDDとの間に、静電容量Ccと、抵抗値制御素子であるMOSトランジスタMc1と、ゲートがドレインに接続されたMOSトランジスタMc2とを直列に接続した構成をしている。MOSトランジスタMc2のソースは電圧源端子VDDに接続され、MOSトランジスタMc2のゲート及びドレインがMOSトランジスタMc1のソースに接続される。MOSトランジスタMc1のドレインは静電容量Ccの1端に、ゲートはMOSトランジスタM1のゲートに接続される。静電容量Ccの他端は、1段目の増幅器A1の出力端子及びMOSトランジスタM1のゲートに接続される。それ以外の点において、実施の形態2の位相補償回路は、実施の形態1と同一である。
図1に示した本発明の実施の形態1では、2段目の増幅器であるMOSトランジスタM1の伝達コンダクタンスをgm1とすると、MOSトランジスタMcのソース・ドレイン間の抵抗値Rcは1/gm1に比例することを説明した。
すなわち、2段目の増幅器MOSトランジスタM1の入出力間の位相特性の極が、設定された周波数より高くなった領域でのみ、1段目の入出力間の位相特性の零点を追従させるようにした位相補償回路である。
図3は、本発明の実施の形態3における位相補償回路の回路図である。図3において図2と同じ構成要素については同じ符号を用いて説明を省略する。実施の形態3の位相補償回路は、静電容量CLを除き、1つの半導体装置に形成されている。半導体装置は静電容量Ccを外部に取り付けても良い。
図3において、実施の形態2の位相補償回路は、1段目の増幅器A1と、2段目の増幅器M1の入力信号の基準電位となる電圧源端子VDDとの間に、静電容量Ccと、抵抗値制御素子であるMOSトランジスタMc2とを直列に接続した構成をしている。MOSトランジスタMc2のソースは電圧源端子VDDに接続され、MOSトランジスタMc2のゲート及びドレインが静電容量Ccの1端及びMOSトランジスタMc1のソースに接続される。MOSトランジスタMc1のドレインは接地され、ゲートはMOSトランジスタM1のゲートに接続される。静電容量Ccの他端は、1段目の増幅器A1の出力端子及びMOSトランジスタM1のゲートに接続される。それ以外の点において、実施の形態2の位相補償回路は、実施の形態1と同一である。
実施の形態3の位相補償回路においては、静電容量CcとMOSトランジスタMc2の抵抗値Rcによって1段目の増幅器の入出力間の位相特性の零点が形成され、前記2段目の増幅器の入出力間の位相特性の極が、設定された周波数より高くなった領域でのみ、前記1段目の増幅器の入出力間の位相特性の零点が追従する。
図3におけるMOSトランジスタMc2のドレイン電流をMOSトランジスタM1のドレイン電流の検出手段として利用しても良い。
VIN 入力端子
VOUT 出力端子
A1 1段目の増幅器
VDD 電圧源端子
IL 出力電流
IB バイアス電流
CL 出力端容量
Cc 位相補償用静電容量
Claims (4)
- 2段の増幅器を直結した位相補償回路であって、1段目の増幅器の出力端子と2段目の増幅器の入力信号の基準となる電圧源端子との間に直列に接続した静電容量と抵抗値制御素子を具備し、前記2段目の増幅器の入力信号によって前記抵抗値制御素子を制御し、前記1段目の増幅器の入出力間の位相特性の零点が、前記2段目の増幅器の伝達コンダクタンスの変化に依存して変動する前記2段目の増幅器の入出力間の位相特性の極に追従する構成を有することを特徴とする位相補償回路。
- 前記2段目の増幅器の入出力間の位相特性の極が、設定された周波数より高くなった領域でのみ、前記1段目の増幅器の入出力間の位相特性の零点を追従させる構成を有することを特徴とする請求項1に記載の位相補償回路。
- 入力信号に基づく電圧を出力する第1の増幅器と、1又は複数の第1の電界効果トランジスタで形成される抵抗値制御素子と第1のコンデンサとの直列体からなり、前記第1の増幅器の出力端子と所定の電源電位との間に挿入された第1のフィルタと、を有する第1の回路と、
第2のコンデンサと、前記第1の増幅器の出力端子と前記所定の電源電位との間の電圧を入力し前記第2のコンデンサを含む負荷に増幅された電圧を出力する第2の電界効果トランジスタで形成された第2の増幅器と、を有し、前記第2の増幅器の伝達コンダクタンスと前記第2のコンデンサとの直列体で第2のフィルタを形成し、前記第2のコンデンサの両端の電圧を出力する第2の回路と、
を有し、
前記第2の電界効果トランジスタのソースと1つの前記第1の電界効果トランジスタのソースとは共に前記所定の電源電位に接続され、前記第2の電界効果トランジスタのゲートと1つの前記第1の電界効果トランジスタのゲートとは相互に接続され、前記抵抗値制御素子は、前記第2の電界効果トランジスタのソース及びゲートにそれぞれ接続された前記第1の電界効果トランジスタのソース及びゲートの電圧に基づいてその伝達コンダクタンスが決定される、
ことを特徴とする位相補償回路。 - 前記抵抗値制御素子は、複数の前記第1の電界効果トランジスタで形成され、前記第2の電界効果トランジスタのソース及びゲートの間に、複数の前記第1の電界効果トランジスタのソース及びゲートが直列に接続されることを特徴とする請求項3に記載の位相補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003303303A JP4331550B2 (ja) | 2003-08-27 | 2003-08-27 | 位相補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003303303A JP4331550B2 (ja) | 2003-08-27 | 2003-08-27 | 位相補償回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005073155A true JP2005073155A (ja) | 2005-03-17 |
JP2005073155A5 JP2005073155A5 (ja) | 2006-08-03 |
JP4331550B2 JP4331550B2 (ja) | 2009-09-16 |
Family
ID=34407339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003303303A Expired - Fee Related JP4331550B2 (ja) | 2003-08-27 | 2003-08-27 | 位相補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4331550B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279512A (ja) * | 2005-03-29 | 2006-10-12 | Hiji High-Tech Co Ltd | 負荷駆動回路 |
JP2014153772A (ja) * | 2013-02-05 | 2014-08-25 | Seiko Instruments Inc | 定電圧回路及びアナログ電子時計 |
CN112234973A (zh) * | 2020-09-24 | 2021-01-15 | 西安电子科技大学 | 一种适用于驱动宽范围电容负载的多级运放 |
CN114356010A (zh) * | 2021-12-28 | 2022-04-15 | 上海力声特医学科技有限公司 | 高电源抑制、零极点内部补偿ldo电路及其实现方法 |
CN117648013A (zh) * | 2023-12-04 | 2024-03-05 | 深圳市智创芯微电子有限公司 | 一种低压差线性稳压器相位补偿的自适应调零电路 |
-
2003
- 2003-08-27 JP JP2003303303A patent/JP4331550B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279512A (ja) * | 2005-03-29 | 2006-10-12 | Hiji High-Tech Co Ltd | 負荷駆動回路 |
JP4579027B2 (ja) * | 2005-03-29 | 2010-11-10 | 株式会社日出ハイテック | 負荷駆動回路 |
JP2014153772A (ja) * | 2013-02-05 | 2014-08-25 | Seiko Instruments Inc | 定電圧回路及びアナログ電子時計 |
CN112234973A (zh) * | 2020-09-24 | 2021-01-15 | 西安电子科技大学 | 一种适用于驱动宽范围电容负载的多级运放 |
CN112234973B (zh) * | 2020-09-24 | 2023-01-24 | 西安电子科技大学 | 一种适用于驱动宽范围电容负载的多级运放 |
CN114356010A (zh) * | 2021-12-28 | 2022-04-15 | 上海力声特医学科技有限公司 | 高电源抑制、零极点内部补偿ldo电路及其实现方法 |
CN117648013A (zh) * | 2023-12-04 | 2024-03-05 | 深圳市智创芯微电子有限公司 | 一种低压差线性稳压器相位补偿的自适应调零电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4331550B2 (ja) | 2009-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492137B2 (en) | Series regulator and differential amplifier circuit thereof | |
US8461812B2 (en) | Shunt regulator having over-voltage protection circuit and semiconductor device including the same | |
US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
JP2008165763A (ja) | ボルテージレギュレータ | |
JP6884472B2 (ja) | ボルテージレギュレータ | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
US6891433B2 (en) | Low voltage high gain amplifier circuits | |
US20050184805A1 (en) | Differential amplifier circuit | |
US7633346B2 (en) | Transconductance compensating bias circuit and amplifier | |
US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
JP4745023B2 (ja) | リップルフィルタ回路 | |
JP2011229073A (ja) | 利得変動補償装置 | |
JP4331550B2 (ja) | 位相補償回路 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
JP4674299B2 (ja) | 反転増幅器及びこれを有する水晶発振器 | |
WO2020250349A1 (ja) | 定電圧回路及び電子機器 | |
JP2007295566A (ja) | 演算増幅器 | |
US7688145B2 (en) | Variable gain amplifying device | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP7431528B2 (ja) | 半導体増幅回路 | |
US6903607B2 (en) | Operational amplifier | |
JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
JP4867066B2 (ja) | 増幅回路 | |
JPH06216662A (ja) | 増幅器の位相補償回路 | |
KR100327440B1 (ko) | 제로-크로싱 감지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090618 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |