JP2005072341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005072341A JP2005072341A JP2003301313A JP2003301313A JP2005072341A JP 2005072341 A JP2005072341 A JP 2005072341A JP 2003301313 A JP2003301313 A JP 2003301313A JP 2003301313 A JP2003301313 A JP 2003301313A JP 2005072341 A JP2005072341 A JP 2005072341A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- alignment
- pattern
- misalignment
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】 リソグラフィー工程におけるマーク領域の縮小が可能で、且つ高い合わせ精度を得ることの可能な半導体装置の製造方法を提供する。
【解決手段】 半導体ウエーハ上に、デバイスパターンとともに、アライメントマーク1を形成する工程と、半導体ウエーハ上にレジストを塗布する工程と、前記アライメントマーク1により、露光位置合わせを行う工程と、所定領域を露光し、レジストパターンとともに、前記アライメントマーク1近傍の所定位置に、合わせずれ計測用マーク2を形成する工程を備える。
【選択図】 図1
【解決手段】 半導体ウエーハ上に、デバイスパターンとともに、アライメントマーク1を形成する工程と、半導体ウエーハ上にレジストを塗布する工程と、前記アライメントマーク1により、露光位置合わせを行う工程と、所定領域を露光し、レジストパターンとともに、前記アライメントマーク1近傍の所定位置に、合わせずれ計測用マーク2を形成する工程を備える。
【選択図】 図1
Description
本発明は、例えば半導体のリソグラフィー工程における合わせマークを改善した半導体装置の製造方法に関する。
一般に、半導体装置の製造工程において、半導体ウエーハ上に多くのデバイスパターンを形成するために、レジストを塗布した後、マスクパターンを露光するという工程(リソグラフィー工程)が繰り返される。
各リソグラフィー工程において、下地層との位置合わせに用いられるアライメントマークは、各下地層のデバイスパターン形成時に、ダイシングラインなどデバイス形成領域以外に形成される。図8に示すように、通常、アライメントマーク11は、所定幅、所定長さ、所定ピッチを有する複数のライン等パターンを、X方向、Y方向にそれぞれ配置することにより構成されている。そして、このようなアライメントマークにマスクパターンを合わせて露光することにより、レジストパターンが形成される。さらにエッチング工程を経てデバイスパターンが形成される。
一方、下地層のデバイスパターンと、実際のレジストパターンの合わせずれ量を測定するために、アライメントマークと同様に、図9に示すような、デバイス形成領域以外の下地層、レジストに夫々所定の合わせずれ計測用マーク12が形成される。このような合わせずれ計測用マークにおいて、下地層に形成される主尺と、レジストに形成される副尺とのずれ量を、合わせずれ測定器で測定し、その結果に基づき、リソグラフィー工程においてアライメント補正が行われる。
このようなリソグラフィー工程において、通常の生産工程では複数の露光機メーカーの露光機が用いられているが、露光機メーカーによって、高いアライメント精度を得るためのマークパターンが異なるため、すべてのパターンのマークを形成しておく必要がある。また、高いアライメント精度を得るには、マークを構成するライン等パターン数も多い方が良い。
一方、半導体装置の微細化に伴い、また、ウエーハ毎の有効チップ数の増大を図るために、マークの形成されるマーク領域の縮小が要求されている。しかしながら、アライメント精度を維持しつつ、マーク領域を縮小することが困難である、という問題があった。
そこで、本発明は、従来の問題を取り除き、リソグラフィー工程におけるマーク領域の縮小が可能で、且つ高いアライメント精度を得ることの可能な半導体装置の製造方法を提供することを目的とするものである。
本発明の一実施態様によれば、半導体ウエーハ上に、デバイスパターンとともに、アライメントマークを形成する工程と、半導体ウエーハ上にレジストを塗布する工程と、前記アライメントマークにより、露光位置合わせを行う工程と、所定領域を露光し、レジストパターンとともに、前記アライメントマーク近傍の所定位置に、合わせずれ計測用マークを形成する工程を備えることを特徴とする半導体装置の製造方法が提供される。
本発明の一実施態様によれば、リソグラフィー工程におけるマーク領域の縮小が可能で、且つ高いアライメント精度を得ることの可能な半導体装置の製造方法を提供することができる。
以下本発明の実施形態について、図を参照して説明する。
(実施形態1)
本発明の一実施形態におけるアライメントマークと合わせずれ測定マークの共用マークを図1に示す。図1に示すように、中心部を挟んで四方に夫々3本ずつ、所定幅、所定長さ、所定ピッチを有するラインパターンから構成されるアライメントマーク1の中心部に、これら各ラインパターンと夫々平行な4本のラインから構成される合わせずれ計測用マーク2が形成され、共用マーク3が構成されている。
本発明の一実施形態におけるアライメントマークと合わせずれ測定マークの共用マークを図1に示す。図1に示すように、中心部を挟んで四方に夫々3本ずつ、所定幅、所定長さ、所定ピッチを有するラインパターンから構成されるアライメントマーク1の中心部に、これら各ラインパターンと夫々平行な4本のラインから構成される合わせずれ計測用マーク2が形成され、共用マーク3が構成されている。
このような共用マークは、以下のように形成され、用いられる。先ず、半導体ウエーハ上に、デバイスパターン(図示せず)とともに、ダイシングライン(図示せず)に、図2に示すアライメントマーク1を形成する。次いで、この半導体ウエーハ上にレジストを塗布した後、形成されたアライメントマーク1により、露光位置合わせを行う。
次いで、所定領域を露光し、デバイスパターンを形成するレジストパターンとともに、アライメントマーク1の中心部に、合わせずれ計測用マーク2を形成し、図1に示すような、バー・イン・バー・マークの共用マーク3を形成する。
そして、この共用マーク3において、アライメントマーク1の4本の最内ラインパターンを主尺とし、その中に形成される合わせずれ計測用マーク2を副尺として、合わせずれ量δを、通常の合わせずれ測定機で測定する。このとき、例えば、図3に示すように、アライメントマーク1の中心部を挟んで夫々対向するラインパターン位置の中点と、合わせずれ計測用マーク2の夫々対向するラインパターンの中点を求め、この位置ずれを合わせずれ量δとして算出する。そして、その結果に基づき、アライメント補正が行われる。
尚、本実施形態において、合わせずれ計測用マークをアライメントマークの中心部に形成したが、外周部でも良く、デバイスパターンに影響を与えることなく設置可能であれば、その配置は特に限定されるものではない。
本実施形態によれば、リソグラフィー工程において、アライメントマークと合わせずれ計測用マークを、同じ領域に形成しているため、アライメント精度、測定精度を低下させることなく、マーク領域を縮小することが可能となる。
(実施形態2)
本発明の一実施形態において形成される半導体ウエーハの一部を図4に示す。図に示すように、デバイスパターン形成領域4の周辺に、実施形態1で用いたものと同様の共用マーク3が8箇所に形成されている。
本発明の一実施形態において形成される半導体ウエーハの一部を図4に示す。図に示すように、デバイスパターン形成領域4の周辺に、実施形態1で用いたものと同様の共用マーク3が8箇所に形成されている。
先ず、実施形態1と同様のアライメントマークを形成し、これに合わせて露光を行い、同様に合わせずれ計測用マークを形成して共用マーク3を形成するが、本実施形態においては、このような共用マーク3を1露光領域中に複数箇所形成する。例えば、1チップ分を1露光とすると、各チップの周辺のダイシングラインに、夫々8箇所の共用マークを形成する。
そして、実施形態1と同様に、合わせずれを測定し、算出されたずれ量に基づきアライメント補正を行う。
本実施形態によれば、同一方向に複数箇所共用マークを設けるため、2次以上のアライメント補正が可能となる。また、従来は、図5に示すように、デバイスパターン形成領域14の周辺に、アライメントマーク11、合わせずれ計測用マーク12がそれぞれ別の位置に複数箇所形成されていたが、共用マークとすることにより、同じマーキングポイント数でアライメント精度、測定精度を向上させることが可能となる。このとき、例えば、同一方向に5箇所以上設けることにより、3次補正が可能になり、アライメント精度を向上させることが可能となる。
尚、このような共用マークは、デバイスパターンに影響を与えることなく設置可能であれば、その配置は外周のみに限定されるものではなく、その数も特に限定されるものではない。
(実施形態3)
本発明の一実施形態における合わせずれ計測用マークの一部を図6に示す。図に示すように、合わせずれ計測用マークのラインパターンの中に、デバイスパターンの形状と略同一のものを形成している。
本発明の一実施形態における合わせずれ計測用マークの一部を図6に示す。図に示すように、合わせずれ計測用マークのラインパターンの中に、デバイスパターンの形状と略同一のものを形成している。
このような合わせずれ計測用マークは、以下のように形成され、用いられる。 先ず、実施形態1と同様のアライメントマーク1を形成し、これに合わせて露光を行い、同様に合わせずれ計測用マーク2’を形成して共用マーク3を形成するが、本実施形態においては、合わせずれ計測用マーク2’中に、デバイスパターン(例えばホールパターン等)と略同一の寸法モニターパターン5を形成する。ここで、寸法モニターパターン5は、デバイスパターンと必ずしも同一でなくても良く、これに類似するもので、デバイスパターンに寸法変化が生じたときに反映できるものであればよい。
そして、実施形態1と同様に、合わせずれを測定し、算出されたずれ量に基づきアライメント補正を行うとともに、形成されたデバイスパターンと略同一のパターン5の寸法を計測し、工程にフィードバックする。
本実施形態によれば、リソグラフィー工程において、アライメントマークと合わせずれ計測用マークの共用マークのみならず、さらに合わせずれ計測用マーク中に寸法モニターパターンを形成することにより、実施形態1と同様の効果のみならず、寸法のモニタリングも可能となる。
尚、これら実施形態において用いられた形状のアライメントマークにおいて、マーク形状を最適化することにより、異なる露光機メーカーの露光機においても、高精度のアライメントが可能となる。例えば、図7にアライメントマーク形状の一部を示すように、ピッチdを6〜100μm、マーク幅wを0.3〜40μm、ラインパターンの本数を1〜10本として、各メーカーの露光機において共通アライメントマークを形成することが可能である。このとき、ピッチ、マーク幅、本数が下限より小さいと、現行装置においてはアライメント精度を十分に得ることができず、上限より大きいと、マーク領域が大きくなってしまう。そして、このような共通アライメントマークを用いることにより、さらなるマーク領域の縮小を図ることが可能となる。
また、その近傍に形成される合わせずれ計測用マークは、これも複数ある合わせずれ測定機メーカーにより、高い読み取り精度を得るためのパターンが異なるため、適宜最適化を図った上で、各実施例と同様に、共通アライメントマークと組合せることにより、共用マークを形成することが可能である。
尚、本発明は、上述した実施形態に限定されるものではなく、その他要旨を逸脱しない範囲で種々変形して実施することができる。
1、11 アライメントマーク
2、2’、12 合わせずれ計測用マーク
3 共用マーク
4、14 デバイスパターン形成領域
5 寸法モニターパターン
2、2’、12 合わせずれ計測用マーク
3 共用マーク
4、14 デバイスパターン形成領域
5 寸法モニターパターン
Claims (5)
- 半導体ウエーハ上に、デバイスパターンとともに、アライメントマークを形成する工程と、
前記半導体ウエーハ上にレジストを塗布する工程と、
前記アライメントマークにより、露光位置合わせを行う工程と、
所定領域を露光し、レジストパターンとともに、前記アライメントマーク近傍の所定位置に、合わせずれ計測用マークを形成する工程を備えることを特徴とする半導体装置の製造方法。 - 前記アライメントマークは、アライメントマーク形成領域の中心部を挟んでX、Y方向に夫々対向するように複数対設けられ、前記合わせずれ計測用マークは、前記アライメントマークの形成領域の中心部及び/又は外周部に形成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記アライメントマークを主尺とし、前記合わせずれ計測用マークを副尺として、合わせずれ量を測定する工程を備えることを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記アライメントマークと前記合わせずれ計測用マークより構成される複合マークを、1回の露光領域内に複数箇所形成することを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
- 前記合わせずれ計測用マークは、前記デバイスパターンと略同一の形状、寸法を有するパターンを備えることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301313A JP2005072341A (ja) | 2003-08-26 | 2003-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301313A JP2005072341A (ja) | 2003-08-26 | 2003-08-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072341A true JP2005072341A (ja) | 2005-03-17 |
Family
ID=34405970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003301313A Pending JP2005072341A (ja) | 2003-08-26 | 2003-08-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072341A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015032611A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
-
2003
- 2003-08-26 JP JP2003301313A patent/JP2005072341A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015032611A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5902703A (en) | Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor | |
US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
US7288848B2 (en) | Overlay mark for measuring and correcting alignment errors | |
JP2870461B2 (ja) | フォトマスクの目合わせマーク及び半導体装置 | |
JP2007504664A (ja) | Xイニシアティブレイアウト設計のためのパターン認識および方法のための構造 | |
GB2287328A (en) | Method for fabricating a photomask | |
KR20000029347A (ko) | 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법 | |
CN114578662A (zh) | 一种套刻标记 | |
CN101789386A (zh) | 晶片对准的方法 | |
US9134628B2 (en) | Overlay mark and application thereof | |
JP2002190442A (ja) | 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法 | |
JP2005072341A (ja) | 半導体装置の製造方法 | |
KR100519374B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
KR100321442B1 (ko) | 반도체 제조 공정에서의 오버레이 측정 방법 | |
JP3351382B2 (ja) | 重ね合わせ精度測定方法。 | |
KR20090076141A (ko) | 정렬 오버레이 통합 마크 | |
KR20070098029A (ko) | 반도체 집적 회로 장치 | |
CN114518693B (zh) | 套刻误差补偿方法及光刻曝光方法 | |
US20020127486A1 (en) | Shot configuration measuring mark and transfer error detection method using the same | |
KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
CN111508825B (zh) | 一种器件偏移监测方法、半导体器件及其制作方法 | |
KR20080096297A (ko) | 반도체 소자의 오버레이 마크 | |
KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
KR100605914B1 (ko) | 리소그래피 공정의 오버레이 향상 방법 | |
JP2764925B2 (ja) | 半導体装置の製造方法 |