KR20040059251A - 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 - Google Patents

Abstract

본 발명은 반도체소자 제조의 노광공정에서 마스크들 또는 마스크와 웨이퍼 사이의 정렬 내지 중첩정밀도를 측정하는 중첩마크에 관한 것으로, 하부층에 형성된 소정 면적의 박스형 외부중첩마크; 및 외부중첩마크의 내부에 형성되는 소정 면적의 박스형 내부중첩마크로 구성된다.

Description

하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용 정렬마크{Overlay Mark with Multiple Box-type Marks on One Layer}

본 발명은 반도체소자의 중첩마크(overlay mark)의 구조에 관한 것으로, 상세하게는 하부 레이어에 형성된 중첩마크의 일부가 손상을 입었을 경우에도 중첩마크에 의하여 하부 레이어 및 상부 레이어의 정렬 내지 중첩을 정확히 제어할 수 있게 하는 중첩마크의 구조에 관한 것이다.

반도체를 제조할 경우 보통 15~20회 정도의 노광공정이 반복되는 데, 각각의 공정에서 마스크(레티클)와 웨이퍼의 고도의 정렬 및 중첩정밀도가 요구된다. 정렬 및 중첩정밀도란 웨이퍼의 기존회로 패턴에 대해 다음 공정의 회로패턴을 노광할 경우 회로패턴을 얼마나 정확하게 투영할 수 있는가를 나타낸 성능으로서, 일반적으로 노광장치의 정렬마크(alignment mark)와 스테이지의 정밀도를 이용하여 구현된다. 일반적으로, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어는 데, 이러한 마크를 정렬키(alignment key) 또는 정렬마크(alignment mark)라 하며, 마스크들 사이의 정렬(layer to layer alignment)이나 마스크와 웨이퍼 사이의 정렬에 사용된다. 그리고, 반도체기판 상에 형성된 각층들간의 정렬이 정확하게 이루어졌는지를 확인하는 중첩정밀도(overlay accuracy) 측정마크도 정렬 마크와 동일한 방법으로 사용된다.

이러한 정렬마크 및 중첩정밀도 측정마크는 반도체 웨이퍼에서 칩이 형성되지 않는 부분인 스크라이브 라인(scribe line)상에 형성되며, 정렬마크를 이용한 정렬이상 정도의 측정 방법으로는 버어니어(venier) 정렬마크를 이용한 시각 점검방법과, 박스 인 박스(box in box) 나 박스 인 바아(box in bar) 정렬 마크를 이용한 자동 점검 방법 등이 있다.

도1a 및 1b는 하부 레이어에 형성된 박스형 정렬마크가 정상 또는 손상된 경우에 보여지는 상하부 레이어의 중첩상태를 보여주는 평면도이다.

도1a에 도시된 바와같이, 하부 중첩마크(11)가 손상되지 않은 경우에는 하부 레이어의 중첩마크(11)와 상부 중첩마크(120를 이용하여 정상적으로 중첩을 이룰 수 있다. 그러나, 도1b에 도시된 바와같이, 수차례의 후속공정이 계속 진행됨에 따라 중첩마크의 패턴 윤곽이 흐려지거나 손상되어 측정이 부정확해질수 있다. 이와같이, 하부 레이어의 중첩마크(11)가 손상된 경우에는 정렬제어장치로서 측정을 할 수 없거나 측정을 한다 하더라도 정확한 데이터를 얻을 수 없어 하부 레어어의 중첩마크(11)를 중첩 제어에 이용하는 것이 곤란해질 수 있다. 특히, 이전 공정이 CMP 공정이거나 메탈 디포지션 공정인 경우에는 연마 중에 중첩마크가 손상되거나 메탈 그레인에 의하여 중첩마크의 뒤틀림이 발생하므로 하부 레이어 중첩마크의 손상 정도가 심하다.

본 발명은 이러한 문제를 해결하기 위한 것으로, 하부 레이어에 형성된 중첩마크의 일부가 여러 이유로 인하여 손상된 경우에도 자동적 또는 수동적 방법으로 중첩측정을 할 수 있도록 하는 중첩마크의 구조를 제공하는 것을 목적으로 한다.

도1a는 하부 레이어에 형성된 박스형 정렬마크가 정상상태인 경우의 중첩상태의 평면도,

도1b는 하부 레이어에 형성된 박스형 정렬마크가 손상된 경우의 중첩상태의 평면도,

도2a는 본 발명에 따른 하부 레이어의 중첩마크의 평면도, 그리고

도2b는 하부 레이어의 외부중첩마크가 손상된 경우에 내부중첩마크에 의하여 중첩이 측정되는 상태를 도시하고 있다.

- 도면의 주요부분에 대한 부호의 설명 -

11: 하부레이어 중첩마크 12: 상부레이어 중첩마크

21: 하부레이어 외부중첩마크 22: 하부레이어 내부중첩마크

23: 상부레이어 외부중첩마크 24: 상부레이어 내부중첩마크

이러한 목적을 달성하기 위하여 본 발명은 하부 레이어에 박스형 중첩마크를 형성할 때, 외부 박스형 중첩마크와 그 내부에 위치하는 작은 크기의 다른 박스형 중첩마크를 형성시킨 구조의 중첩마크 구조를 제공한다.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.

도2a는 본 발명에 따른 하부 레이어의 중첩마크의 평면도이다. 도2a에 도시된 바와같이, 반도체기판 상에 절연막이나 도전층 위에 감광막 패턴으로 외부중첩마크(21)가 형성되며, 그 내부에 거의 동일한 재질 및 형상으로 박스형 내부중첩마크(22)를 형성한다. 여기서, 내부에 형성되는 내부중첩마크(22)는 외부중첩마크 (21)의 내부 중앙에 위치시키는 것이 바람직하다. 그리고, 내부중첩마크(22)의 면적은, 중첩마크의 내부공간면적이 보통 20×20㎛²정도임을 고려하면서 외부중첩마크(21)와 내부중첩마크(22)의 상대적 크기를 조정하며, 내부중첩마크(22)의 면적이 외부중첩마크(21) 면적의 30 내지 50%로 조정시키는 것이 바람직하다.

도2b는 하부 레이어의 외부중첩마크가 손상된 경우에 내부중첩마크에 의하여 중첩이 측정되는 상태를 도시하고 있다. 도2b에 도시된 바와같이, 외부중첩마크(21)의 패턴 윤곽이 흐려지거나 손상되어 외부중첩마크(21)에 의하여 중첩측정이 불가능한 경우에, 내부중첩마크(22)와 상부 레이어의 중첩마크(23,24)를 이용하여 중첩이 제어된다. 여기서는, 하부 레이어의 외부중첩마크(21)가 손상된 경우를 예시하여 설명하였으나, 내부중첩마크(22)가 손상된 경우에는 외부중첩마크(21)를 이용하여 중첩이 제어된다.

또한, 도2b에서, 만약 하부 레이어의 외부중첩마크(21)와 상부 레이어의 외부중첩마크(23)이 원래의 중첩제어수단일 경우 하부 레이어의 외부중첩마크(21)가 손상되면, 상부 레이어의 외부중첩마크(23)은 사용할 수 없게 된다. 이 경우에는, 하부 레이어의 내부중첩마크(22)와 상부 레이어의 내부중첩마크(24)에 의하여 하부레이어와 상부 레이어 사이의 중첩이 제어된다.

이상의 도2b에서는 하부 및 상부 레이어 내외부 중첩마크를 모두 구비한 예에 대하여 도시 및 설명하였으나, 중첩마크의 형성 공정으로 인하여 원래 소자의 제조공정을 복잡하게 하거나 비용을 상승시킬 경우에는 하부 레이어의 내부중첩마크(22)와 상부 레이어의 외부중첩마크(23)만을 형성시켜, 중첩을 제어하는 것이 바람직하다.

이러한 구조를 갖는 중첩마크에 의하면, 하부 레이어에 형성된 중첩마크의 일부가 여러가지 이유로 인해 손상된 경우에도 하부 레이어와 상부 레이어 사이의 중첩정밀도를 자동적 방법으로 측정할 수 있으며, 특히 수동적 방법에 의해서도 중첩정밀도의 측정이 가능하다.

Claims (2)

1. 반도체소자 제조의 노광공정에서 마스크들 또는 마스크와 웨이퍼 사이의 정렬 내지 중첩정밀도를 측정하는 중첩마크에 있어서,

   하부층에 형성된 소정 면적의 박스형 외부중첩마크; 및

   상기 외부중첩마크의 내부에 형성되는 소정 면적의 박스형 내부중첩마크를 포함하는 것을 특징으로 하는 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용 정렬마크.
2. 제1항에 있어서, 상기 내부중첩마크는

   상기 외부중첩마크의 중앙에 위치하는 것을 특징으로 하는 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용 정렬마크.