JP2005064317A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005064317A
JP2005064317A JP2003294264A JP2003294264A JP2005064317A JP 2005064317 A JP2005064317 A JP 2005064317A JP 2003294264 A JP2003294264 A JP 2003294264A JP 2003294264 A JP2003294264 A JP 2003294264A JP 2005064317 A JP2005064317 A JP 2005064317A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
gate insulating
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003294264A
Other languages
Japanese (ja)
Inventor
Takaaki Kawahara
孝昭 川原
Kazunari Torii
和功 鳥居
Hiroshi Kitajima
洋 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003294264A priority Critical patent/JP2005064317A/en
Priority to US10/901,997 priority patent/US20050051857A1/en
Priority to KR1020040064481A priority patent/KR20050020635A/en
Publication of JP2005064317A publication Critical patent/JP2005064317A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having a gate insulation film wherein its reaction on the gate electrode of the device is suppressed, and any impurity diffusion performed from the gate electrode to it can be suppressed, and further, its film thickness calculated in terms of a silicon oxide film is made small. <P>SOLUTION: In the semiconductor device having a gate insulation film 6 formed on a silicon substrate 1 and a gate electrode 7 formed on the gate insulation film 6, the gate insulation film 6 comprises a first insulation film 9, a second insulation film 10 formed on the first insulation film 9, and a metal nitride film 11 formed on the second insulation film 10. The metal nitride film 11 can be set to one of an AlN film and a Hf<SB>3</SB>N<SB>4</SB>film. Also, the metal nitride film 11 can be set to a film made of two or more nitride metals too. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は半導体装置に関し、より詳細には、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film.

近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置ではトランジスタなどの素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。   In recent years, high integration in semiconductor integrated circuit devices has greatly advanced, and in MOS (Metal Oxide Semiconductor) type semiconductor devices, elements such as transistors are miniaturized and high performance is achieved. In particular, with regard to the gate insulating film which is one of the elements constituting the MOS structure, the thinning is rapidly progressing to cope with the miniaturization, high speed operation and low voltage of the transistor.

ゲート絶縁膜を構成する材料としては、従来よりＳｉＯ２膜（シリコン酸化膜）が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。 As a material constituting the gate insulating film, a SiO 2 film (silicon oxide film) has been conventionally used. On the other hand, when the gate insulating film becomes thinner with the miniaturization of the gate electrode, the tunnel current generated by the carriers (electrons and holes) directly tunneling through the gate insulating film, that is, the gate leakage current increases. .

ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）２００１によれば、６５ｎｍ世代と考えられている２００７年には、シリコン酸化膜換算膜厚（または、等価酸化膜厚（ＥＯＴ，ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ））で１．２ｎｍ〜１．６ｎｍのゲート絶縁膜が要求されている。しかしながら、ＳｉＯ２膜を用いた場合には、トンネル電流によるゲートリーク電流が許容値を超えてしまうことから、ＳｉＯ２膜に代わる新たな材料の採用が必要とされている。 According to ITRS (International Technology Roadmap for Semiconductors) 2001, in 2007, which is considered to be the 65 nm generation, a silicon oxide equivalent film thickness (or equivalent oxide film thickness (EOT, equivalent oxide thickness)) is 1.2 nm. There is a demand for a gate insulating film of ˜1.6 nm. However, when the SiO 2 film is used, the gate leakage current due to the tunnel current exceeds the allowable value, and therefore it is necessary to adopt a new material in place of the SiO 2 film.

そこで、ＳｉＯ２膜よりも誘電率の大きい材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）は、電気的には薄いが、物理的には厚くてリーク電流の少ない膜である。 Therefore, research has been conducted on using a material having a dielectric constant larger than that of the SiO 2 film as the gate insulating film. An insulating film having a high dielectric constant (hereinafter referred to as a High-k film) is electrically thin but physically thick and has little leakage current.

ところで、半導体装置の製造工程においては種々の加熱処理が行われる。例えば、イオン注入後における活性化アニール処理などである。しかしながら、このような加熱処理によって、Ｈｉｇｈ−ｋ膜と、Ｈｉｇｈ−ｋ膜の上に形成されるゲート電極との界面で、シリサイド形成などの反応が起こるという問題があった。また、ゲート電極中の不純物（例えば、ＰＭＯＳにおけるＢ（ボロン）など。）が、Ｈｉｇｈ−ｋ膜を通じてシリコン基板中に熱拡散するという問題もあった。さらに、ＰＭＯＳの閾値電圧（Ｖｔｈ）の絶対値が大きくなることによって、消費電力が増大するという問題もあった。このことは、Ｈｉｇｈ−ｋ膜が低電圧で動作する微細トランジスタ用に開発されている事実と相反するものとなっている。 By the way, various heat treatments are performed in the manufacturing process of the semiconductor device. For example, an activation annealing process after ion implantation. However, such heat treatment has a problem that a reaction such as silicide formation occurs at the interface between the High-k film and the gate electrode formed on the High-k film. There is also a problem that impurities (for example, B (boron) in PMOS) in the gate electrode are thermally diffused into the silicon substrate through the high-k film. Further, there is a problem that power consumption increases due to an increase in the absolute value of the threshold voltage (V th ) of the PMOS. This contradicts the fact that the High-k film is being developed for a fine transistor that operates at a low voltage.

上記の問題に対しては、Ｈｉｇｈ−ｋ膜としてのＨｆＯ２膜と、ゲート電極としてのポリシリコン膜との間に、膜厚５ÅのＳｉＮ膜（シリコン窒化膜）を形成することが提案されている（非特許文献１参照）。この構成によれば、ＨｆＯ２膜とポリシリコン膜との反応を抑制できるとともに、ポリシリコン膜中に含まれるＢがＨｆＯ２膜を介してシリコン基板へと拡散するのを抑制することもできる。 To solve the above problem, it has been proposed to form a 5N thick SiN film (silicon nitride film) between the HfO 2 film as the High-k film and the polysilicon film as the gate electrode. (See Non-Patent Document 1). According to this configuration, the reaction between the HfO 2 film and the polysilicon film can be suppressed, and the diffusion of B contained in the polysilicon film into the silicon substrate via the HfO 2 film can also be suppressed.

ワイ・モリサキ（Ｙ．Ｍｏｒｉｓａｋｉ）ら、「高い熱的安定性（１，０５０℃）を有する、超薄膜（Ｔｅｆｆｉｎｖ＝１．７ｎｍ）のポリシリコンゲート ＳｉＮ／ＨｆＯ２／ＳｉＯＮ Ｈｉｇｈ−ｋ積層絶縁物（Ｕｌｔｒａ−ｔｈｉｎ （Ｔｅｆｆｉｎｖ＝１．７ｎｍ） Ｐｏｌｙ−Ｓｉ−ｇａｔｅｄ ＳｉＮ／ＨｆＯ２／ＳｉＯＮ Ｈｉｇｈ−ｋ Ｓｔａｃｋ Ｄｉｅｌｅｃｔｒｉｃｓ ｗｉｔｈ Ｈｉｇｈ Ｔｈｅｒｍａｌ Ｓｔａｂｉｌｉｔｙ （１，１５０℃））」、“国際電子デバイス会議（ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ））”、２００２テクニカルダイジェスト（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ）、３４、４、１、ｐ．８６１Y. Morisaki et al., “Ultra-thin (Teffinv = 1.7 nm) polysilicon gate with high thermal stability (1,050 ° C.) SiN / HfO2 / SiON High-k stacked insulator ( Ultra-thin (Teffinv = 1.7 nm) Poly-Si-gated SiN / HfO2 / SiON High-k Stack Directives with High Thermal Stability (1,150 ° C.), “Electric Electronic Device Conference (IDM Int'l Electronic Int. )) ", 2002 Technical Digest, 34, 4, 1, p. 861

上記従来例によれば、シリコン基板上に、ＳｉＯＮ膜、ＨｆＯ２膜、ＳｉＮ膜およびポリシリコン膜をこの順に形成する構成が採られる。しかしながら、この場合のＨｆＯ２膜の誘電率は２５程度であり、ＳｉＮ膜の誘電率は７．５程度である。したがって、ＨｆＯ２膜上にＳｉＮ膜を設けることによって、ゲート絶縁膜全体のシリコン酸化膜換算膜厚が増加してしまうという問題があった。 According to the above conventional example, a configuration is adopted in which a SiON film, a HfO 2 film, a SiN film, and a polysilicon film are formed in this order on a silicon substrate. However, the dielectric constant of the HfO 2 film in this case is about 25, and the dielectric constant of the SiN film is about 7.5. Therefore, there is a problem in that the SiN film on the HfO 2 film increases the equivalent silicon oxide film thickness of the entire gate insulating film.

また、上記従来例では、ＰＭＯＳの閾値電圧の絶対値は大きいままであり、低電圧でのオン電流が小さいという問題は解決されていない。   In the above conventional example, the absolute value of the threshold voltage of the PMOS remains large, and the problem that the on-current at a low voltage is small is not solved.

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ゲート電極との反応を抑制するとともに、シリコン酸化膜換算膜厚の小さいゲート絶縁膜を有する半導体装置を提供することにある。   The present invention has been made in view of such problems. That is, an object of the present invention is to provide a semiconductor device having a gate insulating film having a small equivalent silicon oxide film thickness while suppressing a reaction with a gate electrode.

また、本発明の目的は、ゲート電極からの不純物の拡散を抑制するとともに、シリコン酸化膜換算膜厚の小さいゲート絶縁膜を有する半導体装置を提供することにある。   Another object of the present invention is to provide a semiconductor device having a gate insulating film having a small equivalent silicon oxide film thickness while suppressing diffusion of impurities from the gate electrode.

さらに、本発明の目的は、ＰＭＯＳの閾値電圧の絶対値を小さくすることのできるゲート絶縁膜を有する半導体装置を提供することにある。   A further object of the present invention is to provide a semiconductor device having a gate insulating film that can reduce the absolute value of the threshold voltage of the PMOS.

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。   Other objects and advantages of the present invention will become apparent from the following description.

本発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、ゲート絶縁膜が第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜と、この第２の絶縁膜の上に形成された金属窒化膜とからなることを特徴とするものである。   The present invention provides a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film, wherein the gate insulating film includes the first insulating film and the first insulating film. It is characterized by comprising a second insulating film formed on the insulating film and a metal nitride film formed on the second insulating film.

本発明において、金属窒化膜はＡｌＮ膜およびＨｆ３Ｎ４膜のいずれか一方とすることができる。 In the present invention, the metal nitride film can be either an AlN film or an Hf 3 N 4 film.

また、本発明において、金属窒化膜は２種以上の金属の窒化物からなる膜とすることもできる。例えば、ＡｌおよびＨｆの窒化物からなる膜とすることができる。   In the present invention, the metal nitride film may be a film made of two or more kinds of metal nitrides. For example, a film made of a nitride of Al and Hf can be used.

また、本発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、ゲート絶縁膜が第１の絶縁膜と、この第１の絶縁膜の上に形成された第２の絶縁膜と、この第２の絶縁膜の上に形成された金属酸窒化膜とからなることを特徴とするものである。   According to another aspect of the present invention, there is provided a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film. It comprises a second insulating film formed on one insulating film and a metal oxynitride film formed on the second insulating film.

本発明において、金属酸窒化膜はＡｌＯＮ膜およびＨｆＯＮ膜のいずれか一方とすることができる。   In the present invention, the metal oxynitride film can be either an AlON film or an HfON film.

また、本発明において、金属酸窒化膜は２種以上の金属の酸窒化物からなる膜とすることもできる。例えば、金属酸窒化膜はＡｌおよびＨｆの酸窒化物からなる膜とすることができる。   In the present invention, the metal oxynitride film may be a film made of two or more kinds of metal oxynitrides. For example, the metal oxynitride film can be a film made of oxynitride of Al and Hf.

上記いずれの場合においても、第１の絶縁膜は、ＳｉＯＮ膜およびＳｉＯ２膜の少なくとも一方からなる膜とすることができる。また、第２の絶縁膜は高誘電率絶縁膜とすることができる。 In any of the above cases, the first insulating film can be a film made of at least one of a SiON film and a SiO 2 film. The second insulating film can be a high dielectric constant insulating film.

ここで、高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料からなる膜とすることができる。 Here, the high dielectric constant insulating film is made of MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, Gd 2 O 3 , Tb. At least one material selected from the group consisting of 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3. It can be set as the film | membrane which consists of.

また、高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料からなる膜とＳｉＯ２膜との積層膜とすることもできる。 The high dielectric constant insulating film is made of MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, Gd 2 O 3 , Tb 2. From at least one material selected from the group consisting of O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3. It is also possible to form a laminated film of a film and an SiO 2 film.

また、高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜とすることもできる。 The high dielectric constant insulating film is made of MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, Gd 2 O 3 , Tb 2. At least one material selected from the group consisting of O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3 A film made of a material mixed with SiO 2 can also be used.

さらに、高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜とＳｉＯ２膜との積層膜とすることもできる。 Furthermore, the high dielectric constant insulating film is made of MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, Gd 2 O 3 , Tb 2. At least one material selected from the group consisting of O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3 It may be a laminated film of a film and the SiO 2 film made of a material obtained by mixing SiO 2.

また、本発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、ゲート絶縁膜がシリコンを含む酸化膜と、このシリコンを含む酸化膜の上に形成された金属窒化膜とからなることを特徴とするものである。   According to another aspect of the present invention, there is provided a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film, wherein the gate insulating film includes an oxide film containing silicon, and the silicon And a metal nitride film formed on the oxide film containing.

さらに、本発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、ゲート絶縁膜がシリコンを含む酸化膜と、このシリコンを含む酸化膜の上に形成された金属酸窒化膜とからなることを特徴とするものである。   Furthermore, the present invention provides a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film, the gate insulating film including an oxide film containing silicon, and the silicon And a metal oxynitride film formed on the oxide film containing the metal oxide.

上記いずれの場合においても、シリコンを含む酸化膜は、ＳｉＯＮ膜およびＳｉＯ２膜の少なくとも一方からなる膜とすることができる。 In any case, the oxide film containing silicon can be a film made of at least one of a SiON film and a SiO 2 film.

さらに、上記いずれの場合においても、ゲート電極は、ポリシリコンおよびポリシリコンゲルマニウムの少なくとも一方からなるものとすることができる。   Further, in any of the above cases, the gate electrode can be made of at least one of polysilicon and polysilicon germanium.

この発明は以上説明したように、第２の絶縁膜とゲート電極との間に金属窒化膜を設けることによって、第２の絶縁膜とゲート電極との間で反応が起こるのを防ぐことができる。また、イオン注入後の熱処理などによって、ゲート電極中の不純物がゲート絶縁膜、さらにはシリコン基板へと拡散するのを防ぐこともできる。さらには、ＰＭＯＳの閾値電圧の絶対値を小さくすることが可能となる。   As described above, the present invention can prevent a reaction from occurring between the second insulating film and the gate electrode by providing the metal nitride film between the second insulating film and the gate electrode. . Further, it is possible to prevent the impurities in the gate electrode from diffusing into the gate insulating film and further into the silicon substrate by heat treatment after ion implantation. Furthermore, the absolute value of the PMOS threshold voltage can be reduced.

また、金属窒化膜を２以上の金属の窒化物からなる膜とすることによって、金属窒化物の混合比を変えて金属窒化膜の比誘電率を変化させることができる。これにより、シリコン酸化膜換算膜厚や閾値電圧などのゲート絶縁膜の特性を制御することが可能となる。   In addition, by using a metal nitride film made of two or more metal nitrides, the relative dielectric constant of the metal nitride film can be changed by changing the mixing ratio of the metal nitrides. This makes it possible to control the characteristics of the gate insulating film such as the equivalent thickness of the silicon oxide film and the threshold voltage.

また、第２の絶縁膜とゲート電極との間に金属酸窒化膜を設けることによって、第２の絶縁膜とゲート電極との間で反応が起こるのを防ぐことができる。また、イオン注入後の熱処理などによって、ゲート電極中の不純物がゲート絶縁膜、さらにはシリコン基板へと拡散するのを防ぐこともできる。   Further, by providing a metal oxynitride film between the second insulating film and the gate electrode, it is possible to prevent a reaction from occurring between the second insulating film and the gate electrode. Further, it is possible to prevent the impurities in the gate electrode from diffusing into the gate insulating film and further into the silicon substrate by heat treatment after ion implantation.

また、金属酸窒化膜中の酸素と窒素の比率を制御することにより、金属酸窒化膜と第２の絶縁膜との間に界面準位が形成されるのを抑制することができる。   In addition, by controlling the ratio of oxygen and nitrogen in the metal oxynitride film, it is possible to suppress the formation of an interface state between the metal oxynitride film and the second insulating film.

また、シリコンを含む酸化膜の上に金属窒化膜を形成することによって、シリコンを含む酸化膜の膜厚を厚くして、移動度の大きいゲート絶縁膜とすることができる。   Further, by forming a metal nitride film over an oxide film containing silicon, the thickness of the oxide film containing silicon can be increased, whereby a gate insulating film with high mobility can be obtained.

さらに、シリコンを含む酸化膜の上に金属酸窒化膜を形成することによって、シリコンを含む酸化膜の膜厚を厚くして、移動度の大きいゲート絶縁膜とすることができる。   Further, by forming a metal oxynitride film over an oxide film containing silicon, the thickness of the oxide film containing silicon can be increased, whereby a gate insulating film with high mobility can be obtained.

実施の形態１．
図１は、本実施の形態にかかる半導体装置の断面図の一例である。 Embodiment 1 FIG.
FIG. 1 is an example of a cross-sectional view of the semiconductor device according to this embodiment.

図１に示すように、シリコン基板１には、拡散層２、素子分離領域３、ソース・ドレイン領域４およびエクステンション領域５が形成されている。また、シリコン基板１の上には、ゲート絶縁膜６およびゲート電極７が形成されており、さらにこれらの側壁にはサイドウォール８が形成されている。本実施の形態において、ゲート絶縁膜６は、第１の絶縁膜９と、第１の絶縁膜９の上に形成された第２の絶縁膜１０と、第２の絶縁膜１０の上に形成された金属窒化膜１１とからなる。尚、図１において、１２は層間絶縁膜、１３はコンタクト、１４は配線層である。   As shown in FIG. 1, a diffusion layer 2, an element isolation region 3, a source / drain region 4 and an extension region 5 are formed on a silicon substrate 1. A gate insulating film 6 and a gate electrode 7 are formed on the silicon substrate 1, and sidewalls 8 are formed on the side walls thereof. In the present embodiment, the gate insulating film 6 is formed on the first insulating film 9, the second insulating film 10 formed on the first insulating film 9, and the second insulating film 10. The metal nitride film 11 is formed. In FIG. 1, 12 is an interlayer insulating film, 13 is a contact, and 14 is a wiring layer.

第１の絶縁膜９としては、シリコンを含む酸化膜を用いることができる。例えば、ウェット酸化によって形成された酸化物（Ｃｈｅｍｉｃａｌ Ｏｘｉｄａｔｉｏｎ）、ランプアニール処理によって形成されたＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）膜、Ｈ２（水素）およびＯ２（酸素）若しくはＨ２およびＮ２Ｏ（一酸化二窒素）から形成された絶縁膜またはＳｉＯＮ膜（シリコン酸窒化膜）などが挙げられる。特に、膜密度が大きいことからＳｉＯＮ膜を用いることが好ましい。 As the first insulating film 9, an oxide film containing silicon can be used. For example, an oxide formed by wet oxidation (Chemical Oxidation), an RTO (Rapid Thermal Oxidation) film formed by lamp annealing, H 2 (hydrogen) and O 2 (oxygen), or H 2 and N 2 O (one Examples thereof include an insulating film formed from dinitrogen oxide) or a SiON film (silicon oxynitride film). In particular, it is preferable to use a SiON film because of its high film density.

第１の絶縁膜９は、１の酸化物のみからなる膜に限らず、２以上の酸化物が積層された膜であってもよい。例えば、ＳｉＯＮ膜とＳｉＯ２膜とからなる積層膜であってもよい。この場合、ＳｉＯＮ膜上にＳｉＯ２膜が形成されていてもよいし、ＳｉＯ２膜上にＳｉＯＮ膜が形成されていてもよい。 The first insulating film 9 is not limited to a film made of only one oxide, and may be a film in which two or more oxides are stacked. For example, a laminated film composed of a SiON film and a SiO 2 film may be used. In this case, it may also be a SiO 2 film is formed on the SiON film may be an SiON film is formed on the SiO 2 film.

第２の絶縁膜１０としては、Ｈｉｇｈ−ｋ膜を用いることができる。具体的には、１）比誘電率が１０〜３０程度であり、２）ｐＭＯＳおよびｎＭＯＳのいずれにも使用可能であるもの、すなわち、伝導帯側および価電子帯側のバリアハイトが同じように大きい材料からなる膜であることが好ましい。   As the second insulating film 10, a High-k film can be used. Specifically, 1) the relative dielectric constant is about 10 to 30, and 2) what can be used for both pMOS and nMOS, that is, the barrier height on the conduction band side and the valence band side is equally large. A film made of a material is preferable.

ＳｉＯ２膜の比誘電率は３．９程度であるので、第２の絶縁膜１０としてはこれより大きい比誘電率を有する膜を用いる。しかしながら、比誘電率が大きくなりすぎると、ゲートの周辺に電気力線が多量に漏れ、実際のゲート絶縁膜容量は殆ど増えなくなる。一方、トンネル電流によるゲートリーク電流を抑制するためには、バンドギャップの大きい材料を用いることが好ましい。しかしながら、比誘電率の大きい材料ではバンドギャップは小さくなる傾向にある。 Since the relative dielectric constant of the SiO 2 film is about 3.9, a film having a relative dielectric constant larger than this is used as the second insulating film 10. However, if the relative dielectric constant becomes too large, a large amount of electric lines of force leak around the gate, and the actual gate insulating film capacitance hardly increases. On the other hand, in order to suppress the gate leakage current due to the tunnel current, it is preferable to use a material having a large band gap. However, the band gap tends to be small in a material having a large relative dielectric constant.

以上のことから、第２の絶縁膜１０としては、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料からなる膜が好ましく用いられる。すなわち、第２の絶縁膜１０は、ＭｇＯ膜、Ｓｃ２Ｏ３膜、Ｙ２Ｏ３膜、Ｌａ２Ｏ３膜、Ｐｒ２Ｏ３膜、Ｎｄ２Ｏ３膜、Ｓｍ２Ｏ３膜、ＥｕＯ膜、Ｇｄ２Ｏ３膜、Ｔｂ２Ｏ３膜、Ｄｙ２Ｏ３膜、Ｈｏ２Ｏ３膜、Ｅｒ２Ｏ３膜、Ｔｍ２Ｏ３膜、Ｌｕ２Ｏ３膜、ＺｒＯ２膜、ＨｆＯ２膜またはＡｌ２Ｏ３膜などの単層の金属酸化膜とすることができる。また、第２の絶縁膜１０は、上記の内で２種以上の金属酸化物の混晶膜または積層膜とすることもできる。 From the above, the second insulating film 10 includes MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, and Gd 2. At least selected from the group consisting of O 3 , Tb 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3 A film made of one material is preferably used. That is, the second insulating film 10 includes an MgO film, an Sc 2 O 3 film, a Y 2 O 3 film, an La 2 O 3 film, a Pr 2 O 3 film, an Nd 2 O 3 film, an Sm 2 O 3 film, and EuO. Film, Gd 2 O 3 film, Tb 2 O 3 film, Dy 2 O 3 film, Ho 2 O 3 film, Er 2 O 3 film, Tm 2 O 3 film, Lu 2 O 3 film, ZrO 2 film, HfO 2 A single layer metal oxide film such as a film or an Al 2 O 3 film can be used. The second insulating film 10 may be a mixed crystal film or a laminated film of two or more metal oxides among the above.

また、第２の絶縁膜１０は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料からなる膜とＳｉＯ２膜との積層膜であってもよい。 The second insulating film 10 is made of MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, Gd 2 O 3 , Tb. At least one material selected from the group consisting of 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3. It may be a laminated film of a film made of and an SiO 2 film.

また、第２の絶縁膜１０は、金属酸化物とＳｉＯ２との混晶膜であってもよい。すなわち、第２の絶縁膜１０は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜とすることができる。 Further, the second insulating film 10 may be a mixed crystal film of a metal oxide and SiO 2 . That is, the second insulating film 10 is made of MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, Gd 2 O 3 , Tb. At least one material selected from the group consisting of 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3. And a film made of a material in which SiO 2 is mixed.

さらに、第２の絶縁膜１０は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜とＳｉＯ２膜との積層膜であってもよい。 Further, the second insulating film 10 is made of MgO, Sc 2 O 3 , Y 2 O 3 , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Sm 2 O 3 , EuO, Gd 2 O 3 , Tb. At least one material selected from the group consisting of 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3. Alternatively, a laminated film of a film made of a material in which SiO 2 is mixed with a SiO 2 film may be used.

金属窒化膜１１は、１の金属の窒化物からなる膜とすることができる。例えば、ＡｌＮ（窒化アルミニウム）膜またはＨｆ３Ｎ４（窒化ハフニウム）膜などを用いることができる。 The metal nitride film 11 can be a film made of one metal nitride. For example, an AlN (aluminum nitride) film or an Hf 3 N 4 (hafnium nitride) film can be used.

本実施の形態は、第２の絶縁膜１０とゲート電極７との間に金属窒化膜１１を設けることによって、第２の絶縁膜１０とゲート電極７とが反応するのを防ぐことができる。また、ゲート電極７中の不純物が第２の絶縁膜１０を通じて、第１の絶縁膜９、さらにはシリコン基板１へと拡散して行くのを防ぐこともできる。   In this embodiment, by providing the metal nitride film 11 between the second insulating film 10 and the gate electrode 7, it is possible to prevent the second insulating film 10 and the gate electrode 7 from reacting. It is also possible to prevent the impurities in the gate electrode 7 from diffusing through the second insulating film 10 to the first insulating film 9 and further to the silicon substrate 1.

また、金属窒化膜の比誘電率はＳｉＮ膜の比誘電率よりも大きい。例えば、ＳｉＮ膜の比誘電率が７．５程度であるのに対して、ＡｌＮ膜では比誘電率は１１程度である。したがって、本実施の形態によれば、ＳｉＮ膜をＨｉｇｈ−ｋ膜とゲート電極との間に設けた場合に比較して、ゲート絶縁膜全体のシリコン酸化膜換算膜厚を小さくすることができる。   The relative dielectric constant of the metal nitride film is larger than that of the SiN film. For example, the relative dielectric constant of the SiN film is about 7.5, whereas the relative dielectric constant of the AlN film is about 11. Therefore, according to this embodiment, the equivalent silicon oxide film thickness of the entire gate insulating film can be reduced as compared with the case where the SiN film is provided between the high-k film and the gate electrode.

第１の絶縁膜９の膜厚は、０．５ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．５ｎｍ〜１．０ｎｍ）であることが好ましい。一方、第２の絶縁膜１０の膜厚は、使用する膜の比誘電率によって異なるが、例えば、ＨｆＯ２膜（比誘電率２５程度）の場合には５ｎｍ以下（シリコン酸化膜換算膜厚で０．８ｎｍ以下）であることが好ましく、ＨｆＡｌＯｘ膜またはＨｆＳｉＯｘ膜（比誘電率１５程度）の場合には３ｎｍ以下（シリコン酸化膜換算膜厚で０．８ｎｍ以下）であることが好ましい。さらに、金属窒化膜１１の膜厚は、０．３ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．１ｎｍ〜０．４ｎｍ）であることが好ましい。ここで、ゲート絶縁膜６全体のシリコン酸化膜換算膜厚は、１．２ｎｍ〜１．５ｎｍの範囲内にあるようにする。 The film thickness of the first insulating film 9 is preferably 0.5 nm to 1.0 nm (0.5 nm to 1.0 nm in terms of silicon oxide film thickness). On the other hand, the film thickness of the second insulating film 10 varies depending on the relative dielectric constant of the film to be used. For example, in the case of an HfO 2 film (relative dielectric constant of about 25), it is 5 nm or less (in terms of the silicon oxide film equivalent film thickness). 0.8 nm or less), and in the case of an HfAlO x film or an HfSiO x film (relative dielectric constant of about 15), it is preferably 3 nm or less (0.8 nm or less in terms of silicon oxide film thickness). Furthermore, the thickness of the metal nitride film 11 is preferably 0.3 nm to 1.0 nm (0.1 nm to 0.4 nm in terms of a silicon oxide film thickness). Here, the equivalent silicon oxide film thickness of the entire gate insulating film 6 is set in the range of 1.2 nm to 1.5 nm.

例えば、第１の絶縁膜９としてＳｉＯＮ膜とＳｉＯ２膜との積層膜を用い、第２の絶縁膜１０としてＨｆＡｌＯｘ膜を用い、金属窒化膜１１としてＡｌＮ膜を用いる。第１の絶縁膜９の膜厚を０．７ｎｍ（シリコン酸化膜換算膜厚で０．７ｎｍ）、第２の絶縁膜１０の膜厚を１．５ｎｍ（シリコン酸化膜換算膜厚で０．４ｎｍ）、金属窒化膜１１の膜厚を０．５ｎｍ（シリコン酸化膜換算膜厚で０．２ｎｍ）とすることにより、全体で１．３ｎｍのシリコン酸化膜換算膜厚を有するゲート絶縁膜６を形成することができる。 For example, a laminated film of a SiON film and a SiO 2 film is used as the first insulating film 9, an HfAlO x film is used as the second insulating film 10, and an AlN film is used as the metal nitride film 11. The thickness of the first insulating film 9 is 0.7 nm (0.7 nm in terms of silicon oxide film thickness), and the thickness of the second insulating film 10 is 1.5 nm (in terms of silicon oxide film thickness 0.4 nm). ), The thickness of the metal nitride film 11 is 0.5 nm (0.2 nm in terms of silicon oxide film thickness), thereby forming the gate insulating film 6 having a silicon oxide film equivalent thickness of 1.3 nm as a whole. can do.

図２〜図１０を用いて、本実施の形態にかかる半導体装置の製造方法について説明する。尚、これらの図において、図１と同じ符号を付した部分は同じ部分であることを示している。   A method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals as those in FIG. 1 indicate the same parts.

まず、図２に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域３を形成する。   First, as shown in FIG. 2, a silicon oxide film is buried in a predetermined region of the silicon substrate 1 to form an element isolation region 3 having an STI (Shallow Trench Isolation) structure.

次に、フォトリソグラフィ法を用いて、シリコン基板１に拡散層２を形成する（図２）。例えば、所定領域にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、シリコン基板１内にＮ型またはＰ型の不純物を注入する。その後、熱処理により不純物を拡散させることによって、Ｎ型拡散層またはＰ型拡散層を形成することができる。   Next, a diffusion layer 2 is formed on the silicon substrate 1 using a photolithography method (FIG. 2). For example, a resist pattern (not shown) is formed in a predetermined region, and N-type or P-type impurities are implanted into the silicon substrate 1 using this resist pattern as a mask. Thereafter, an N-type diffusion layer or a P-type diffusion layer can be formed by diffusing impurities by heat treatment.

次に、図３に示すように、シリコン基板１の表面に第１の絶縁膜９、第２の絶縁膜１０を順に形成する。第２の絶縁膜１０の形成は、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法などによって行うことができる。特に、ＡＬＤ法は、膜厚および組成が極めて均質な膜を成長させることができ、原子層レベルでの材料設計が容易であることから好ましく用いることができる。   Next, as shown in FIG. 3, a first insulating film 9 and a second insulating film 10 are sequentially formed on the surface of the silicon substrate 1. The second insulating film 10 can be formed by, for example, an ALD (Atomic Layer Deposition) method, a CVD (Chemical Vapor Deposition) method, or a sputtering method. In particular, the ALD method can be preferably used because a film having a very uniform film thickness and composition can be grown and material design at the atomic layer level is easy.

第２の絶縁膜１０を形成した後は、ＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ、高温熱処理）を施すことによって、Ｈｉｇｈ−ｋ膜の改質処理を行うことが好ましい。例えば、第２の絶縁膜１０としてＨｆＯ２膜を用いた場合には、微量のＯ２を添加したＮ２雰囲気中で８００℃、５秒間程度の加熱処理を行う。これにより、ＨｆＯ２膜中の不純物に起因する水素の量を１０分の１程度にまで減少させることができる。また、一般に、Ｈｉｇｈ−ｋ膜の表面には不純物としてのＣ（炭素）が吸着され易い。しかし、ＰＤＡを施すことによって、こうした不純物も除去することができる。 After the second insulating film 10 is formed, it is preferable to perform a modification process on the High-k film by performing PDA (Post Deposition Annealing). For example, when an HfO 2 film is used as the second insulating film 10, heat treatment is performed at 800 ° C. for about 5 seconds in an N 2 atmosphere to which a small amount of O 2 is added. Thereby, the amount of hydrogen caused by impurities in the HfO 2 film can be reduced to about 1/10. In general, C (carbon) as an impurity is easily adsorbed on the surface of the High-k film. However, such impurities can also be removed by applying PDA.

次に、第２の絶縁膜１０の上に金属窒化膜１１を形成して図３の構造とする。   Next, a metal nitride film 11 is formed on the second insulating film 10 to obtain the structure shown in FIG.

例えば、金属窒化膜１１としてＡｌＮ膜を用い、これをＡＬＤ法によって形成する場合には次のようにして行うことができる。まず、第２の絶縁膜１０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３（トリメチルアルミニウム）と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、ＮＨ３（アンモニア）と不活性ガスを供給する（第３の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。以上の４つの素工程を繰り返すことによって、１分子層単位でＡｌＮ膜を成膜していくことができる。したがって、反応サイクル数を制御することにより、所望の膜厚のＡｌＮ膜を形成することができる。 For example, when an AlN film is used as the metal nitride film 11 and formed by the ALD method, it can be performed as follows. First, Al (CH 3 ) 3 (trimethylaluminum) as a source gas and an inert gas are supplied to the surface of the second insulating film 10 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, NH 3 (ammonia) and an inert gas are supplied (third step). Finally, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). By repeating the above four elementary steps, an AlN film can be formed in units of one molecular layer. Therefore, an AlN film having a desired film thickness can be formed by controlling the number of reaction cycles.

また、ＡｌＮ膜は、シリコン基板１の表面温度を４２０℃程度に維持した状態で、原料の熱分解反応によって形成してもよい。また、シリコン基板１の表面温度を３００℃程度に維持した状態でＮＨ３ガスを間欠的に供給する際、プラズマを発生させて励起種（ＮＨ、ＮＨ２、ＮＨ３などのラジカル）を生成し、これをＡｌと反応させることによって形成してもよい。 The AlN film may be formed by a thermal decomposition reaction of the raw material in a state where the surface temperature of the silicon substrate 1 is maintained at about 420 ° C. Further, when NH 3 gas is intermittently supplied with the surface temperature of the silicon substrate 1 maintained at about 300 ° C., plasma is generated to generate excited species (radicals such as NH, NH 2 , NH 3 ). This may be formed by reacting with Al.

金属窒化膜１１としてＨｆ３Ｎ４膜を用いた場合にも上記と同様にして形成することができる。この場合、Ｈｆ（ハフニウム）の原料としては、例えば、ＨｆＣｌ４（ハフニウムテトラクロライド）、Ｈｆ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４（テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム）、Ｈｆ［ＯＣ（ＣＨ３）３］４（テトラ−ｔ−ブトキシハフニウム）、Ｈｆ［Ｎ（ＣＨ３）２］４（テトラキス（ジメチルアミノ）ハフニウム）、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４（テトラキス（ジエチルアミノ）ハフニウム）、Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４（テトラキス（エチルメチルアミノ）ハフニウム）、Ｈｆ（ＮＯ３）４（ハフニウムナイトレート）、Ｈｆ（Ｃ１１Ｈ１９Ｏ２）４（テトラキス（ジピバロイルメタナト）ハフニウム）などを挙げることができる。 Even when an Hf 3 N 4 film is used as the metal nitride film 11, it can be formed in the same manner as described above. In this case, as a raw material of Hf (hafnium), for example, HfCl 4 (hafnium tetrachloride), Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 (tetrakis (1-methoxy-2-methyl-2-propoxy) ) Hafnium), Hf [OC (CH 3 ) 3 ] 4 (tetra-t-butoxyhafnium), Hf [N (CH 3 ) 2 ] 4 (tetrakis (dimethylamino) hafnium), Hf [N (C 2 H 5 ) 2 ] 4 (tetrakis (diethylamino) hafnium), Hf [N (C 2 H 5 ) (CH 3 )] 4 (tetrakis (ethylmethylamino) hafnium), Hf (NO 3 ) 4 (hafnium nitrate), Hf And (C 11 H 19 O 2 ) 4 (tetrakis (dipivaloylmethanato) hafnium).

尚、第２の絶縁膜１０と金属窒化膜１１とは、それぞれ同一のチャンバ内で成膜してもよいし、異なるチャンバ内で成膜してもよい。異なるチャンバ内で成膜する場合には、第２の絶縁膜１０を形成するチャンバから真空を破らない状態で、金属窒化膜１１を形成するチャンバへと基板を移すことが好ましい。基板を大気に曝さないようにすることによって、カーボンなどの異物や水などが基板に付着するのを防ぐことができる。   The second insulating film 10 and the metal nitride film 11 may be formed in the same chamber or in different chambers. When the film is formed in a different chamber, it is preferable to transfer the substrate from the chamber for forming the second insulating film 10 to the chamber for forming the metal nitride film 11 without breaking the vacuum. By preventing the substrate from being exposed to the atmosphere, foreign matters such as carbon and water can be prevented from adhering to the substrate.

金属窒化膜１１を形成した後は、この上に、ゲート電極材料としてのポリシリコン膜１５を形成する。ポリシリコン膜１５は、例えばＣＶＤ法によって形成することができる。   After the metal nitride film 11 is formed, a polysilicon film 15 as a gate electrode material is formed thereon. The polysilicon film 15 can be formed by, for example, a CVD method.

ポリシリコン膜１５を形成した後は、この上に、ハードマスク材料としてのＳｉＯ２膜１６を形成する（図４）。 After the polysilicon film 15 is formed, an SiO 2 film 16 as a hard mask material is formed thereon (FIG. 4).

ＳｉＯ２膜１６を形成した後は、この上に反射防止膜（図示せず）を形成してもよい。反射防止膜は、次に形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射をなくす役割を果たす。反射防止膜としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。 After forming the SiO 2 film 16, an antireflection film (not shown) may be formed thereon. The antireflection film plays a role of eliminating exposure light reflection at the interface between the resist film and the antireflection film by absorbing exposure light transmitted through the resist film when patterning a resist film to be formed next. As the antireflection film, a film containing an organic substance as a main component can be used. For example, the antireflection film can be formed by a spin coating method or the like.

次に、ＳｉＯ２膜１６の上にレジスト膜（図示せず）を形成し、フォトリソグラフィ法によって所望の線幅を有するレジストパターン１７を形成し、図５の構造とする。 Next, a resist film (not shown) is formed on the SiO 2 film 16, and a resist pattern 17 having a desired line width is formed by photolithography to obtain the structure shown in FIG.

次に、レジストパターン１７をマスクとしてＳｉＯ２膜１６をドライエッチングする。その後、不要となったレジストパターン１７を除去することによって、図６に示すように、ハードマスクとしてのＳｉＯ２膜パターン１８を形成することができる。 Next, the SiO 2 film 16 is dry etched using the resist pattern 17 as a mask. Thereafter, by removing the resist pattern 17 that is no longer needed, an SiO 2 film pattern 18 as a hard mask can be formed as shown in FIG.

次に、ＳｉＯ２膜パターン１８をマスクとして、ポリシリコン膜１５のドライエッチングを行う。エッチングガスとしては、例えば、ＢＣｌ３、Ｃｌ２、ＨＢｒ、ＣＦ４、Ｏ２、Ａｒ、Ｎ２およびＨｅよりなる群から選ばれる少なくとも１種のガスを用いることができる。 Next, dry etching of the polysilicon film 15 is performed using the SiO 2 film pattern 18 as a mask. As the etching gas, for example, at least one gas selected from the group consisting of BCl 3 , Cl 2 , HBr, CF 4 , O 2 , Ar, N 2 and He can be used.

図７は、ポリシリコン膜１５をドライエッチングした後の状態を示したものである。図に示すように、ポリシリコン膜１５のドライエッチングによってゲート電極７が形成される。   FIG. 7 shows a state after the polysilicon film 15 is dry-etched. As shown in the figure, the gate electrode 7 is formed by dry etching of the polysilicon film 15.

次に、ＳｉＯ２膜パターン１８をマスクとして、金属窒化膜１１、第２の絶縁膜１０および第１の絶縁膜９をエッチングする。これにより、図８に示す構造が得られる。図において、パターニング後の第１の絶縁膜９、第２の絶縁膜１０および金属窒化膜１１はゲート絶縁膜６を構成する。 Next, the metal nitride film 11, the second insulating film 10, and the first insulating film 9 are etched using the SiO 2 film pattern 18 as a mask. Thereby, the structure shown in FIG. 8 is obtained. In the figure, the patterned first insulating film 9, second insulating film 10 and metal nitride film 11 constitute a gate insulating film 6.

次に、ゲート電極７をマスクとしてシリコン基板１内の拡散層２に不純物をイオン注入した後、熱処理による活性化を行うことによってエクステンション領域５を形成する。   Next, after ion-implanting impurities into the diffusion layer 2 in the silicon substrate 1 using the gate electrode 7 as a mask, the extension region 5 is formed by activation by heat treatment.

次に、公知の方法に従ってサイドウォール８の形成を行い、図９に示す構造とする。この際、サイドウォール８は、ゲート電極７およびゲート絶縁膜６の側壁に形成されるようにする。   Next, the sidewall 8 is formed in accordance with a known method to obtain the structure shown in FIG. At this time, the side walls 8 are formed on the side walls of the gate electrode 7 and the gate insulating film 6.

次に、シリコン基板１内の拡散層２に不純物をイオン注入する。続いて、熱処理による活性化を行うことによって、ソース・ドレイン領域４を形成することができる（図１０）。その後、層間絶縁膜１０、コンタクト１１および配線１２を形成することによって、図１に示す構造を得ることができる。   Next, impurities are ion-implanted into the diffusion layer 2 in the silicon substrate 1. Subsequently, activation by heat treatment can be performed to form the source / drain regions 4 (FIG. 10). Thereafter, the structure shown in FIG. 1 can be obtained by forming the interlayer insulating film 10, the contact 11 and the wiring 12.

本実施の形態によれば、Ｈｉｇｈ−ｋ膜としての第２の絶縁膜とゲート電極との間に金属窒化膜を設けることによって、Ｈｉｇｈ−ｋ膜とゲート電極との間でシリサイド化などを始めとする好ましくない反応が起こるのを防ぐことができる。また、イオン注入後の熱処理などによって、ゲート電極中の不純物がゲート絶縁膜、さらにはシリコン基板へと拡散するのを防ぐこともできる。したがって、ゲート絶縁膜の特性低下を防止して、電気的特性および信頼性に優れた半導体装置を製造することができる。   According to the present embodiment, by providing the metal nitride film between the second insulating film as the High-k film and the gate electrode, silicidation or the like is started between the High-k film and the gate electrode. It is possible to prevent an undesirable reaction from occurring. Further, it is possible to prevent the impurities in the gate electrode from diffusing into the gate insulating film and further into the silicon substrate by heat treatment after ion implantation. Therefore, it is possible to manufacture a semiconductor device that is excellent in electrical characteristics and reliability by preventing deterioration in characteristics of the gate insulating film.

１つの例として、シリコン基板上に膜厚０．８ｎｍのＳｉＯ２膜を形成し、この上にＡＬＤ法によって膜厚２．５ｎｍのＨｆＯ２膜を形成した。続いて、ＰＤＡ処理を施した後、ＨｆＯ２膜上にＡＬＤ法によって膜厚０．５ｎｍのＡｌＮ膜を形成した。次に、膜厚１５０ｎｍのポリシリコン膜からなるゲート電極を形成した後、このゲート電極をマスクとしてシリコン基板内にＢ＋をイオン注入した。この際の注入エネルギーは５ｋｅＶ、注入量は３×１０１５ｃｍ−２であった。その後、Ｎ２雰囲気中において、１，０５０℃で１秒間の熱処理を行い活性化した。 As one example, an SiO 2 film having a thickness of 0.8 nm was formed on a silicon substrate, and an HfO 2 film having a thickness of 2.5 nm was formed thereon by the ALD method. Subsequently, after PDA treatment, an AlN film having a thickness of 0.5 nm was formed on the HfO 2 film by ALD. Next, after forming a gate electrode made of a polysilicon film having a thickness of 150 nm, B + ions were implanted into the silicon substrate using the gate electrode as a mask. The implantation energy at this time was 5 keV, and the implantation amount was 3 × 10 15 cm −2 . Thereafter, activation was performed by heat treatment at 1,050 ° C. for 1 second in an N 2 atmosphere.

上記の例について、Ｂａｃｋ−ｓｉｄｅ ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ、二次イオン質量分析）によって、ＨｆＯ２膜、ＳｉＯ２膜およびシリコン基板の各界面を分析したところ、Ｂは全く検出されなかった。また、シリコン酸化膜換算膜厚の増加などの特性低下も見られず、６５ｎｍ世代以降のＭＯＳトランジスタとして十分なゲート絶縁膜容量を有していた。さらには、ＰＭＯＳの閾値電圧を測定したところ、Ｖｔｈ＝−０．３Ｖ〜０Ｖ程度であった。 When each of the interfaces of the HfO 2 film, the SiO 2 film and the silicon substrate was analyzed by Back-side SIMS (Secondary Ion Mass Spectrometry) for the above example, B was not detected at all. In addition, there was no deterioration in characteristics such as an increase in the equivalent thickness of the silicon oxide film, and the gate insulating film capacity was sufficient as a MOS transistor after the 65 nm generation. Furthermore, when the threshold voltage of the PMOS was measured, it was about V th = −0.3 V to 0 V.

比較例として、シリコン基板上に膜厚０．８ｎｍのＳｉＯ２膜を形成し、この上にＡＬＤ法によって膜厚２．５ｎｍのＨｆＯ２膜を形成した。続いて、ＰＤＡ処理を施した後、膜厚１５０ｎｍのポリシリコン膜からなるゲート電極を形成した。その後、このゲート電極をマスクとしてシリコン基板内にＢ＋をイオン注入した。この際の注入エネルギーは５ｋｅＶ、注入量は３×１０１５ｃｍ−２であった。その後、Ｎ２雰囲気中において、１，０５０℃で１秒間の熱処理を行い活性化した。 As a comparative example, an SiO 2 film having a thickness of 0.8 nm was formed on a silicon substrate, and an HfO 2 film having a thickness of 2.5 nm was formed thereon by the ALD method. Subsequently, after PDA treatment, a gate electrode made of a polysilicon film having a thickness of 150 nm was formed. Thereafter, B + ions were implanted into the silicon substrate using this gate electrode as a mask. The implantation energy at this time was 5 keV, and the implantation amount was 3 × 10 15 cm −2 . Thereafter, activation was performed by heat treatment at 1,050 ° C. for 1 second in an N 2 atmosphere.

上記の比較例について、Ｂｓｃｋ−ｓｉｄｅ ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ、二次イオン質量分析）によって、ＨｆＯ２膜、ＳｉＯ２膜およびシリコン基板の各界面を分析したところ、全体で１×１０１８ａｔｏｍｓ／ｃｍ３の濃度のＢが検出された。また、ＰＭＯＳの閾値電圧を測定したところ、Ｖｔｈ＝−１．０Ｖ〜−０．７Ｖ程度であった。 When each interface of the HfO 2 film, the SiO 2 film, and the silicon substrate was analyzed by Bsck-side SIMS (Secondary Ion Mass Spectrometry, secondary ion mass spectrometry) for the above comparative example, a total of 1 × 10 18 atoms / B with a concentration of cm 3 was detected. Further, when the threshold voltage of the PMOS was measured, V th was about −1.0 V to −0.7 V.

実施の形態２．
図１１は、本実施の形態にかかる半導体装置の断面図の一例である。 Embodiment 2. FIG.
FIG. 11 is an example of a cross-sectional view of the semiconductor device according to this embodiment.

図１１に示すように、シリコン基板２１には、拡散層２２、素子分離領域２３、ソース・ドレイン領域２４およびエクステンション領域２５が形成されている。また、シリコン基板２１の上には、ゲート絶縁膜２６およびゲート電極２７が形成されており、さらにこれらの側壁にはサイドウォール２８が形成されている。また、ゲート絶縁膜２６は、第１の絶縁膜２９と、第１の絶縁膜２９の上に形成された第２の絶縁膜３０と、第２の絶縁膜３０の上に形成された金属窒化膜３１とからなる。尚、図１１において、３２は層間絶縁膜、３３はコンタクト、３４は配線層である。   As shown in FIG. 11, a diffusion layer 22, an element isolation region 23, a source / drain region 24 and an extension region 25 are formed on the silicon substrate 21. A gate insulating film 26 and a gate electrode 27 are formed on the silicon substrate 21, and sidewalls 28 are formed on the side walls thereof. The gate insulating film 26 includes a first insulating film 29, a second insulating film 30 formed on the first insulating film 29, and a metal nitride formed on the second insulating film 30. It consists of a film 31. In FIG. 11, 32 is an interlayer insulating film, 33 is a contact, and 34 is a wiring layer.

本実施の形態においては、金属窒化膜３１が２以上の金属の窒化物からなる混合膜であることを特徴とする。例えば、ＡｌＮ膜とＨｆ３Ｎ４膜との混合膜である、Ａｌ、ＨｆおよびＮからなる膜を用いることもできる。 In the present embodiment, the metal nitride film 31 is a mixed film made of two or more metal nitrides. For example, a film made of Al, Hf, and N, which is a mixed film of an AlN film and an Hf 3 N 4 film, can also be used.

第１の絶縁膜２９および第２の絶縁膜３０は、実施の形態１と同様のものを用いることができる。   The first insulating film 29 and the second insulating film 30 can be the same as those in the first embodiment.

第１の絶縁膜２９の膜厚は、０．５ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．５ｎｍ〜１．０ｎｍ）であることが好ましい。一方、第２の絶縁膜３０の膜厚は、使用する膜の比誘電率によって異なるが、例えば、ＨｆＯ２膜（比誘電率２５程度）の場合には５ｎｍ以下（シリコン酸化膜換算膜厚で０．８ｎｍ以下）であることが好ましく、ＨｆＡｌＯｘ膜またはＨｆＳｉＯｘ膜（比誘電率１５程度）の場合には３ｎｍ以下（シリコン酸化膜換算膜厚で０．８ｎｍ以下）であることが好ましい。さらに、金属窒化膜３１の膜厚は、０．３ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．１ｎｍ〜０．４ｎｍ）であることが好ましい。ここで、ゲート絶縁膜２６全体のシリコン酸化膜換算膜厚は、１．２ｎｍ〜１．５ｎｍの範囲内にあるようにする。 The film thickness of the first insulating film 29 is preferably 0.5 nm to 1.0 nm (0.5 nm to 1.0 nm in terms of silicon oxide film thickness). On the other hand, the film thickness of the second insulating film 30 varies depending on the relative dielectric constant of the film to be used. For example, in the case of an HfO 2 film (relative dielectric constant of about 25), it is 5 nm or less (in terms of the silicon oxide film equivalent film thickness). 0.8 nm or less), and in the case of an HfAlO x film or an HfSiO x film (relative dielectric constant of about 15), it is preferably 3 nm or less (0.8 nm or less in terms of silicon oxide film thickness). Furthermore, the film thickness of the metal nitride film 31 is preferably 0.3 nm to 1.0 nm (0.1 nm to 0.4 nm as a silicon oxide film equivalent film thickness). Here, the equivalent silicon oxide film thickness of the entire gate insulating film 26 is set in the range of 1.2 nm to 1.5 nm.

図１２〜図１４を用いて、本実施の形態にかかる半導体装置の製造方法について説明する。尚、これらの図において、図１１と同じ符号を付した部分は同じ部分であることを示している。   A method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS. In these drawings, the portions denoted by the same reference numerals as those in FIG. 11 indicate the same portions.

まず、実施の形態１で説明した図２および図３に示す方法に従って、シリコン基板２１に素子分離領域２３および拡散層２２を形成した後、この上に第１の絶縁膜２９および第２の絶縁膜３０を形成して図１２の構造とする。   First, after the element isolation region 23 and the diffusion layer 22 are formed on the silicon substrate 21 in accordance with the method shown in FIGS. 2 and 3 described in the first embodiment, the first insulating film 29 and the second insulation are formed thereon. A film 30 is formed to have the structure of FIG.

次に、第２の絶縁膜３０の上に金属窒化膜３１を形成し、図１３に示す構造とする。例えば、金属窒化膜３１としてＡｌＮとＨｆ３Ｎ４とからなる混合膜を用い、これをＡＬＤ法によって形成する場合には次のようにして行うことができる。 Next, a metal nitride film 31 is formed on the second insulating film 30 to obtain the structure shown in FIG. For example, when a mixed film made of AlN and Hf 3 N 4 is used as the metal nitride film 31 and this is formed by the ALD method, it can be performed as follows.

まず、第２の絶縁膜３０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３（トリメチルアルミニウム）と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、ＮＨ３（アンモニア）と不活性ガスを供給する（第３の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。以上の４つの素工程を複数回繰り返すことによって、所望の膜厚を有するＡｌＮ膜を成膜する。 First, Al (CH 3 ) 3 (trimethylaluminum) as a source gas and an inert gas are supplied to the surface of the second insulating film 30 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, NH 3 (ammonia) and an inert gas are supplied (third step). Finally, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). By repeating the above four elementary processes a plurality of times, an AlN film having a desired film thickness is formed.

次に、Ｈｆ３Ｎ４膜の形成工程に移る。まず、上で形成されたＡｌＮ膜の表面に、原料ガスとしてのＨｆＣｌ４（ハフニウムテトラクロライド）と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＨｆＣｌ４および副生成物を除去する（第２の工程）。続いて、ＮＨ３（アンモニア）と不活性ガスを供給する（第３の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。以上の４つの素工程を複数回繰り返すことによって、所望の膜厚を有するＨｆ３Ｎ４膜を成膜する。 Next, the process proceeds to a process for forming the Hf 3 N 4 film. First, HfCl 4 (hafnium tetrachloride) as a source gas and an inert gas are supplied to the surface of the AlN film formed above (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and excess HfCl 4 and by-products are removed (second step). Subsequently, NH 3 (ammonia) and an inert gas are supplied (third step). Finally, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). By repeating the above four elementary processes a plurality of times, an Hf 3 N 4 film having a desired film thickness is formed.

上記の混合膜の形成は、Ｈｆ３Ｎ４膜を形成した後にＡｌＮ膜を形成することによって行ってもよい。 The mixed film may be formed by forming an AlN film after forming the Hf 3 N 4 film.

また、混合膜の形成は、ＡｌＮ膜の形成とＨｆ３Ｎ４膜の形成とを交互に繰り返すことによって行ってもよい。例えば、上記のＡｌＮ膜形成のための反応サイクルをｎ１回行った後、Ｈｆ３Ｎ４膜形成のための反応サイクルをｎ２回行う。そして、このＡｌＮ膜の反応サイクルｎ１回とＨｆ３Ｎ４膜の反応サイクルｎ２回を１つのサイクルとし、全体でＮ回のサイクルを繰り返して行うことによって混合膜を形成してもよい。尚、Ｈｆ３Ｎ４膜の反応サイクルをｎ２回行った後にＡｌＮ膜の反応サイクルをｎ１回行い、これをＮ回繰り返すことによって混合膜を形成してもよい。 The mixed film may be formed by alternately repeating the formation of the AlN film and the formation of the Hf 3 N 4 film. For example, after the reaction cycle for forming the AlN film is performed n 1 times, the reaction cycle for forming the Hf 3 N 4 film is performed n 2 times. Then, the AlN film of the reaction cycle n 1 times the Hf 3 N 4 film reaction cycle n 2 times the as one cycle, mixed film may be formed by repeatedly performing N cycles in total. The mixed film may be formed by performing the reaction cycle of the AlN film n 1 times after performing the reaction cycle of the Hf 3 N 4 film n 2 times and repeating this N times.

また、上記の混合膜は、シリコン基板２１の表面温度を４２０℃程度に維持した状態で原料を熱分解することにより形成してもよい。さらに、シリコン基板２１の表面温度を３００℃程度に維持した状態でＮＨ３ガスを間欠的に供給する際、プラズマを発生させて励起種（ＮＨ、ＮＨ２、ＮＨ３などのラジカル）を生成し、これをＡｌおよびＨｆと反応させることによって形成してもよい。 The mixed film may be formed by thermally decomposing the raw material in a state where the surface temperature of the silicon substrate 21 is maintained at about 420 ° C. Further, when NH 3 gas is intermittently supplied with the surface temperature of the silicon substrate 21 maintained at about 300 ° C., plasma is generated to generate excited species (radicals such as NH, NH 2 , NH 3 ). This may be formed by reacting with Al and Hf.

尚、Ｈｆ３Ｎ４膜の原料としては、ＨｆＣｌ４以外に、Ｈｆ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４（テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム）、Ｈｆ［ＯＣ（ＣＨ３）３］４（テトラ−ｔ−ブトキシハフニウム）、Ｈｆ［Ｎ（ＣＨ３）２］４（テトラキス（ジメチルアミノ）ハフニウム）、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４（テトラキス（ジエチルアミノ）ハフニウム）、Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４（テトラキス（エチルメチルアミノ）ハフニウム）、Ｈｆ（ＮＯ３）４（ハフニウムナイトレート）、Ｈｆ（Ｃ１１Ｈ１９Ｏ２）４（テトラキス（ジピバロイルメタナト）ハフニウム）などを用いてもよい。 As a raw material for the Hf 3 N 4 film, in addition to HfCl 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 (tetrakis (1-methoxy-2-methyl-2-propoxy) hafnium), Hf [OC (CH 3 ) 3 ] 4 (tetra-t-butoxyhafnium), Hf [N (CH 3 ) 2 ] 4 (tetrakis (dimethylamino) hafnium), Hf [N (C 2 H 5 ) 2 ] 4 ( Tetrakis (diethylamino) hafnium), Hf [N (C 2 H 5 ) (CH 3 )] 4 (tetrakis (ethylmethylamino) hafnium), Hf (NO 3 ) 4 (hafnium nitrate), Hf (C 11 H 19 O 2 ) 4 (tetrakis (dipivaloylmethanato) hafnium) or the like may be used.

第２の絶縁膜３０と金属窒化膜３１とは、それぞれ同一のチャンバ内で成膜してもよいし、異なるチャンバ内で成膜してもよい。異なるチャンバ内で成膜する場合には、第２の絶縁膜３０を形成するチャンバから真空を破らない状態で、金属窒化膜３１を形成するチャンバへと基板を移すことが好ましい。基板を大気に曝さないようにすることによって、ゴミなどの異物や水などが基板に付着するのを防ぐことができる。   The second insulating film 30 and the metal nitride film 31 may be formed in the same chamber or in different chambers. When the film is formed in a different chamber, it is preferable to transfer the substrate from the chamber in which the second insulating film 30 is formed to the chamber in which the metal nitride film 31 is formed without breaking the vacuum. By preventing the substrate from being exposed to the atmosphere, it is possible to prevent foreign matters such as dust or water from adhering to the substrate.

金属窒化膜３１を形成した後は、実施の形態１で説明した図４〜図１０に示す方法に従って、ゲート電極２７、ゲート絶縁膜２６、エクステンション領域２５、サイドウォール２８およびソース・ドレイン領域２４を形成し、図１４に示す構造とする。その後、層間絶縁膜３２、コンタクト３３および配線３４を形成することによって、図１１に示す構造を得ることができる。   After the metal nitride film 31 is formed, the gate electrode 27, the gate insulating film 26, the extension region 25, the sidewall 28, and the source / drain region 24 are formed according to the method shown in FIGS. 4 to 10 described in the first embodiment. The structure shown in FIG. 14 is formed. Thereafter, the structure shown in FIG. 11 can be obtained by forming the interlayer insulating film 32, the contact 33 and the wiring 34.

本実施の形態によれば、Ｈｉｇｈ−ｋ膜としての第２の絶縁膜とゲート電極との間に、２以上の金属窒化物からなる混合膜を設けることによって、Ｈｉｇｈ−ｋ膜とゲート電極との間でシリサイド化反応などが起こるのを防ぐことができる。また、イオン注入後の熱処理などによって、ゲート電極中の不純物がゲート絶縁膜、さらにはシリコン基板へと拡散するのを防ぐこともできる。また、ＰＭＯＳの閾値電圧の絶対値を小さくすることもできる。したがって、ゲート絶縁膜の特性低下を防止して、電気的特性および信頼性に優れた半導体装置を製造することができる。   According to the present embodiment, a high-k film and a gate electrode are provided by providing a mixed film made of two or more metal nitrides between the second insulating film as the High-k film and the gate electrode. It is possible to prevent a silicidation reaction or the like from occurring. Further, it is possible to prevent the impurities in the gate electrode from diffusing into the gate insulating film and further into the silicon substrate by heat treatment after ion implantation. Also, the absolute value of the PMOS threshold voltage can be reduced. Therefore, it is possible to manufacture a semiconductor device that is excellent in electrical characteristics and reliability by preventing deterioration in characteristics of the gate insulating film.

また、本実施の形態によれば、混合膜を構成する金属窒化物の混合比を変えることによって、金属窒化膜の比誘電率などを変化させることができる。すなわち、金属窒化物の混合比を変えることにより、シリコン酸化膜換算膜厚や閾値電圧などのゲート絶縁膜の特性を制御することが可能となる。   Further, according to the present embodiment, the relative dielectric constant of the metal nitride film can be changed by changing the mixing ratio of the metal nitride constituting the mixed film. That is, by changing the mixing ratio of the metal nitride, it is possible to control the characteristics of the gate insulating film such as the equivalent thickness of the silicon oxide film and the threshold voltage.

実施の形態３．
図１５は、本実施の形態にかかる半導体装置の断面図の一例である。 Embodiment 3 FIG.
FIG. 15 is an example of a cross-sectional view of the semiconductor device according to this embodiment.

図１５に示すように、シリコン基板４１には、拡散層４２、素子分離領域４３、ソース・ドレイン領域４４およびエクステンション領域４５が形成されている。また、シリコン基板４１の上には、ゲート絶縁膜４６およびゲート電極４７が形成されており、さらにこれらの側壁にはサイドウォール４８が形成されている。本実施の形態においては、ゲート絶縁膜４６は、第１の絶縁膜４９と、第１の絶縁膜４９の上に形成された第２の絶縁膜５０と、第２の絶縁膜５０の上に形成された金属酸窒化膜５１とからなることを特徴とする。尚、図１５において、５２は層間絶縁膜、５３はコンタクト、５４は配線層である。   As shown in FIG. 15, a diffusion layer 42, an element isolation region 43, a source / drain region 44 and an extension region 45 are formed in the silicon substrate 41. A gate insulating film 46 and a gate electrode 47 are formed on the silicon substrate 41, and sidewalls 48 are formed on the side walls thereof. In the present embodiment, the gate insulating film 46 is formed on the first insulating film 49, the second insulating film 50 formed on the first insulating film 49, and the second insulating film 50. The metal oxynitride film 51 is formed. In FIG. 15, 52 is an interlayer insulating film, 53 is a contact, and 54 is a wiring layer.

第１の絶縁膜４９および第２の絶縁膜５０は、実施の形態１と同様のものを用いることができる。   The first insulating film 49 and the second insulating film 50 can be the same as those in the first embodiment.

金属酸窒化膜５１としては、例えば、ＡｌＯＮ膜（酸窒化アルミニウム膜）またはＨｆＯＮ膜（酸窒化ハフニウム膜）などを用いることができる。   As the metal oxynitride film 51, for example, an AlON film (aluminum oxynitride film) or an HfON film (hafnium oxynitride film) can be used.

第１の絶縁膜４９の膜厚は、０．５ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．５ｎｍ〜１．０ｎｍ）であることが好ましい。一方、第２の絶縁膜５０の膜厚は、使用する膜の比誘電率によって異なるが、例えば、ＨｆＯ２膜（比誘電率２５程度）の場合には５ｎｍ以下（シリコン酸化膜換算膜厚で０．８ｎｍ以下）であることが好ましく、ＨｆＡｌＯｘ膜またはＨｆＳｉＯｘ膜（比誘電率１５程度）の場合には３ｎｍ以下（シリコン酸化膜換算膜厚で０．８ｎｍ以下）であることが好ましい。さらに、金属酸窒化膜５１の膜厚は、０．３ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．１ｎｍ〜０．４ｎｍ）であることが好ましい。ここで、ゲート絶縁膜４６全体のシリコン酸化膜換算膜厚は、１．２ｎｍ〜１．５ｎｍの範囲内にあるようにする。 The film thickness of the first insulating film 49 is preferably 0.5 nm to 1.0 nm (0.5 nm to 1.0 nm as a silicon oxide film equivalent film thickness). On the other hand, the film thickness of the second insulating film 50 differs depending on the relative dielectric constant of the film to be used. For example, in the case of an HfO 2 film (relative dielectric constant of about 25), the film thickness is 5 nm or less (in terms of a silicon oxide film equivalent film thickness). 0.8 nm or less), and in the case of an HfAlO x film or an HfSiO x film (relative dielectric constant of about 15), it is preferably 3 nm or less (0.8 nm or less in terms of silicon oxide film thickness). Furthermore, the film thickness of the metal oxynitride film 51 is preferably 0.3 nm to 1.0 nm (0.1 nm to 0.4 nm in terms of silicon oxide film thickness). Here, the equivalent silicon oxide film thickness of the entire gate insulating film 46 is set in the range of 1.2 nm to 1.5 nm.

図１６〜図１８を用いて、本実施の形態にかかる半導体装置の製造方法について説明する。尚、これらの図において、図１５と同じ符号を付した部分は同じ部分であることを示している。   A method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals as those in FIG. 15 indicate the same parts.

まず、実施の形態１で説明した図２および図３に示す方法に従って、シリコン基板４１に素子分離領域４３および拡散層４２を形成した後、この上に第１の絶縁膜４９および第２の絶縁膜５０を形成して図１６の構造とする。   First, after the element isolation region 43 and the diffusion layer 42 are formed on the silicon substrate 41 in accordance with the method shown in FIGS. 2 and 3 described in the first embodiment, the first insulating film 49 and the second insulation are formed thereon. A film 50 is formed to have the structure of FIG.

次に、第２の絶縁膜５０の上に金属酸窒化膜５１を形成し、図１７に示す構造とする。例えば、金属酸窒化膜５１としてＡｌＯＮ膜を用い、これをＡＬＤ法によって形成する場合には次のようにして行うことができる。   Next, a metal oxynitride film 51 is formed on the second insulating film 50 to obtain the structure shown in FIG. For example, when an AlON film is used as the metal oxynitride film 51 and formed by the ALD method, it can be performed as follows.

まず、第２の絶縁膜５０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３（トリメチルアルミニウム）と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、ＮＨ３（アンモニア）と不活性ガスを供給する（第３の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。以上の４つの素工程を複数回繰り返すことによって、所望の膜厚を有するＡｌＮ膜を成膜する。 First, Al (CH 3 ) 3 (trimethylaluminum) as a source gas and an inert gas are supplied to the surface of the second insulating film 50 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, NH 3 (ammonia) and an inert gas are supplied (third step). Finally, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). By repeating the above four elementary processes a plurality of times, an AlN film having a desired film thickness is formed.

次に、微量の酸素を添加したＮ２ガス雰囲気中でＰＤＡ処理を施す。これにより、Ｈｉｇｈ−ｋ膜としての第２の絶縁膜５０の改質を図ることができるとともに、ＡｌＮ膜を酸化してＡｌＯＮ膜とすることができる。すなわち、低温で成膜したＡｌＮ膜に加熱処理を行うことによって、緻密なＡｌＮ膜またはＡｌＯＮ膜を形成することができる。ＡｌＮ膜を緻密化することによって、電気的および物理的により薄い膜であってもＢ（ボロン）などの不純物の突き抜けを抑制できるため、シリコン酸化膜換算膜厚の小さい高性能なトランジスタの実現が可能となる。 Next, PDA treatment is performed in an N 2 gas atmosphere to which a small amount of oxygen is added. As a result, the second insulating film 50 as the high-k film can be modified and the AlN film can be oxidized to form an AlON film. That is, a dense AlN film or AlON film can be formed by performing heat treatment on the AlN film formed at a low temperature. By densifying the AlN film, it is possible to suppress the penetration of impurities such as B (boron) even if it is an electrically and physically thinner film, so that it is possible to realize a high-performance transistor with a small equivalent silicon oxide film thickness. It becomes possible.

また、金属酸窒化膜５１としてＨｆＯＮ膜を用いる場合にも同様にして形成することができる。すなわち、第２の絶縁膜５０の表面に、原料ガスとしてのＨｆＣｌ４（ハフニウムテトラクロライド）と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＨｆＣｌ４および副生成物を除去する（第２の工程）。続いて、ＮＨ３（アンモニア）と不活性ガスを供給する（第３の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。以上の４つの素工程を複数回繰り返すことによって、所望の膜厚を有するＨｆ３Ｎ４膜を成膜する。その後、微量の酸素を添加したＮ２ガス雰囲気中でＰＤＡ処理を施す。これにより、Ｈｉｇｈ−ｋ膜としての第２の絶縁膜５０の改質を図ることができるとともに、Ｈｆ３Ｎ４膜を酸化してＨｆＯＮ膜とすることができる。 In addition, when an HfON film is used as the metal oxynitride film 51, it can be formed similarly. That is, HfCl 4 (hafnium tetrachloride) as a source gas and an inert gas are supplied to the surface of the second insulating film 50 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and excess HfCl 4 and by-products are removed (second step). Subsequently, NH 3 (ammonia) and an inert gas are supplied (third step). Finally, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). By repeating the above four elementary processes a plurality of times, an Hf 3 N 4 film having a desired film thickness is formed. Thereafter, PDA treatment is performed in an N 2 gas atmosphere to which a small amount of oxygen is added. As a result, the second insulating film 50 as the High-k film can be modified and the Hf 3 N 4 film can be oxidized to form an HfON film.

また、金属酸窒化膜５１の形成は次の方法によって行うこともできる。   The metal oxynitride film 51 can also be formed by the following method.

例えば、金属酸窒化膜５１としてＡｌＯＮ膜を用いる場合には、まず、第２の絶縁膜５０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、ＮＨ３と不活性ガスを供給する（第３の工程）。次に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。次に、酸化剤と不活性ガスを供給する（第５の工程）。最後に、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第６の工程）。以上の６つの素工程を複数回繰り返すことによって、所望の膜厚を有するＡｌＯＮ膜を成膜することができる。Ａｌ（ＣＨ３）３の代わりにＨｆＣｌ４を原料に用い、同様の工程を繰り返すことによって、ＨｆＯＮ膜を形成することもできる。 For example, when an AlON film is used as the metal oxynitride film 51, first, Al (CH 3 ) 3 and an inert gas as a source gas are supplied to the surface of the second insulating film 50 (first process) ). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, NH 3 and an inert gas are supplied (third step). Next, only the inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). Next, an oxidizing agent and an inert gas are supplied (fifth step). Finally, only the inert gas is introduced in a state where the supply of the oxidant is stopped, and excess oxidant and by-products are removed (sixth step). By repeating the above six elementary processes a plurality of times, an AlON film having a desired film thickness can be formed. By using HfCl 4 instead of Al (CH 3 ) 3 as a raw material and repeating the same process, an HfON film can be formed.

また、第２の絶縁膜５０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、酸化剤と不活性ガスを供給する（第３の工程）。次に、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第４の工程）。次に、ＮＨ３と不活性ガスを供給する（第５の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第６の工程）。以上の６つの素工程を複数回繰り返すことによって、所望の膜厚を有するＡｌＯＮ膜を成膜することができる。Ａｌ（ＣＨ３）３の代わりにＨｆＣｌ４を原料に用い、同様の工程を繰り返すことによって、ＨｆＯＮ膜を形成することもできる。 In addition, Al (CH 3 ) 3 and an inert gas as a source gas are supplied to the surface of the second insulating film 50 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, an oxidizing agent and an inert gas are supplied (third step). Next, only the inert gas is guided while the supply of the oxidant is stopped, and excess oxidant and by-products are removed (fourth step). Next, NH 3 and an inert gas are supplied (fifth step). Finally, only the inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (sixth step). By repeating the above six elementary processes a plurality of times, an AlON film having a desired film thickness can be formed. By using HfCl 4 instead of Al (CH 3 ) 3 as a raw material and repeating the same process, an HfON film can be formed.

また、第２の絶縁膜５０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、ＮＨ３と不活性ガスを供給する（第３の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。以上の４つの素工程を複数回繰り返すことによってＡｌＮ膜を形成した後、Ａｌ２Ｏ３膜の形成工程を行う。まず、上記のＡｌＮ膜の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、酸化剤と不活性ガスを供給する（第３の工程）。最後に、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第４の工程）。以上の４つの素工程を複数回繰り返すことによってＡｌ２Ｏ３膜を形成する。その後、上記のＡｌＮ膜形成工程およびＡｌ２Ｏ３膜形成工程をそれぞれ所定回数繰り返すことによって、所望の膜厚を有するＡｌＯＮ膜を成膜することができる。Ａｌ（ＣＨ３）３の代わりにＨｆＣｌ４を原料に用い、同様の工程を繰り返すことによって、ＨｆＯＮ膜を形成することもできる。 In addition, Al (CH 3 ) 3 and an inert gas as a source gas are supplied to the surface of the second insulating film 50 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, NH 3 and an inert gas are supplied (third step). Finally, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). After the AlN film is formed by repeating the above four elementary processes a plurality of times, an Al 2 O 3 film forming process is performed. First, Al (CH 3 ) 3 and an inert gas as a source gas are supplied to the surface of the AlN film (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, an oxidizing agent and an inert gas are supplied (third step). Finally, only the inert gas is introduced in a state where the supply of the oxidant is stopped, and excess oxidant and by-products are removed (fourth step). The Al 4 O 3 film is formed by repeating the above four elementary steps a plurality of times. Thereafter, an AlON film having a desired film thickness can be formed by repeating the AlN film formation step and the Al 2 O 3 film formation step a predetermined number of times. By using HfCl 4 instead of Al (CH 3 ) 3 as a raw material and repeating the same process, an HfON film can be formed.

さらには、第２の絶縁膜５０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、ＮＨ３と不活性ガスを供給する（第３の工程）。最後に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。以上の４つの素工程をｎ１回繰り返すことによってＡｌＮ膜を形成する。次に、Ａｌ２Ｏ３膜の形成工程を行う。まず、上記のＡｌＮ膜の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、酸化剤と不活性ガスを供給する（第３の工程）。最後に、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第４の工程）。以上の４つの素工程をｎ２回繰り返すことによってＡｌ２Ｏ３膜を形成する。そして、上記のＡｌＮ膜の反応サイクルｎ１回とＡｌ２Ｏ３膜の反応サイクルｎ２回を１つのサイクルとし、全体でＮ回のサイクルを繰り返して行うことによって、所望の膜厚を有するＡｌＯＮ膜を形成することができる。尚、Ａｌ（ＣＨ３）３の代わりにＨｆＣｌ４を原料に用い、同様の工程を繰り返すことによって、ＨｆＯＮ膜を形成することもできる。 Further, Al (CH 3 ) 3 and an inert gas as source gases are supplied to the surface of the second insulating film 50 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, NH 3 and an inert gas are supplied (third step). Finally, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). The AlN film is formed by repeating the above four elementary steps n 1 times. Next, an Al 2 O 3 film forming process is performed. First, Al (CH 3 ) 3 and an inert gas as a source gas are supplied to the surface of the AlN film (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, an oxidizing agent and an inert gas are supplied (third step). Finally, only the inert gas is introduced in a state where the supply of the oxidant is stopped, and excess oxidant and by-products are removed (fourth step). The Al 4 O 3 film is formed by repeating the above four elementary steps n 2 times. Then, the reaction cycle n 2 reaction cycles n 1 once and the Al 2 O 3 film of the above AlN film as one cycle, by repeatedly performing N cycles throughout, AlON having a desired film thickness A film can be formed. Note that the HfON film can also be formed by repeating the same process using HfCl 4 instead of Al (CH 3 ) 3 as a raw material.

上記の工程において使用される酸化剤としては、例えば、Ｈ２Ｏ（水蒸気）、Ｏ２（酸素）またはＯ３（オゾン）などを挙げることができる。また、プラズマにより活性化させたＯ２（酸素）を用いてもよい。 The oxidizing agent used in the above process, for example, H 2 O (water vapor), O 2 (oxygen) or O 3 (ozone) and the like. Alternatively, O 2 (oxygen) activated by plasma may be used.

また、本実施の形態においては、金属酸窒化膜５１は２以上の金属の酸窒化膜であってもよい。   In the present embodiment, the metal oxynitride film 51 may be an oxynitride film of two or more metals.

例えば、金属酸窒化膜５１として、Ａｌ、Ｈｆ、ＮおよびＯからなる膜を用いることができる。具体的には、まず、実施の形態２で説明した方法に従ってＡｌＮ膜とＨｆ３Ｎ４膜との混合膜を形成する。次に、微量の酸素を添加したＮ２ガス雰囲気中でＰＤＡ処理を施す。これにより、Ａｌ、Ｈｆ、ＮおよびＯからなる金属酸窒化膜を形成することができる。 For example, as the metal oxynitride film 51, a film made of Al, Hf, N, and O can be used. Specifically, first, a mixed film of an AlN film and an Hf 3 N 4 film is formed according to the method described in the second embodiment. Next, PDA treatment is performed in an N 2 gas atmosphere to which a small amount of oxygen is added. Thereby, a metal oxynitride film made of Al, Hf, N and O can be formed.

上記の金属酸窒化膜５１は、次の方法によって形成することもできる。まず、第２の絶縁膜５０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、ＮＨ３と不活性ガスを供給する（第３の工程）。次に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第４の工程）。その後、酸化剤と不活性ガスを供給した後（第５の工程）、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第６の工程）。次に、原料ガスとしてのＨｆＣｌ４と不活性ガスを供給する（第７の工程）。そして、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＨｆＣｌ４および副生成物を除去する（第８の工程）。続いて、ＮＨ３と不活性ガスを供給する（第９の工程）。次に、ＮＨ３の供給を停止した状態で不活性ガスのみを導入し、余剰のＮＨ３および副生成物を除去する（第１０の工程）。その後、酸化剤と不活性ガスを供給してから（第１１の工程）、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第１２の工程）。以上の１２の素工程を複数回繰り返すことによって、Ａｌ、Ｈｆ、ＮおよびＯからなる金属酸窒化膜５１を形成することができる。尚、この場合、第１の工程のＡｌ（ＣＨ３）３をＨｆＣｌ４を代え、第７の工程のＨｆＣｌ４をＡｌ（ＣＨ３）３に代えてもよい。 The metal oxynitride film 51 can also be formed by the following method. First, Al (CH 3 ) 3 and an inert gas as a source gas are supplied to the surface of the second insulating film 50 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, NH 3 and an inert gas are supplied (third step). Next, only the inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (fourth step). Thereafter, after supplying the oxidizing agent and the inert gas (fifth step), only the inert gas is guided in a state where the supply of the oxidizing agent is stopped, and the excess oxidizing agent and by-products are removed (sixth step). Process). Next, HfCl 4 and an inert gas as source gases are supplied (seventh step). Then, only the inert gas is guided while the supply of the source gas is stopped, and excess HfCl 4 and by-products are removed (eighth step). Subsequently, NH 3 and an inert gas are supplied (ninth step). Next, only an inert gas is introduced in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (tenth step). Thereafter, after supplying the oxidant and the inert gas (11th step), only the inert gas is guided in a state where the supply of the oxidant is stopped, and the excess oxidant and by-products are removed (the twelfth step). Process). By repeating the above 12 elementary processes a plurality of times, the metal oxynitride film 51 made of Al, Hf, N and O can be formed. In this case, the Al (CH 3) 3 in the first step instead of the HfCl 4, may be replaced with HfCl 4 in the seventh step to Al (CH 3) 3.

また、上記の第１の工程から第６の工程までをｎ１回行い、第７の工程から第１２の工程までをｎ２回行う。そして、このＡｌＯＮ膜（または、ＨｆＯＮ膜）の反応サイクルｎ１回と、ＨｆＯＮ膜（または、ＡｉＯＮ膜）の反応サイクルｎ２回を１つのサイクルとして、全体でＮ回のサイクルを繰り返して行う。このようにすることによっても、所望の膜厚を有する金属酸窒化膜５１を形成することができる。 In addition, the first to sixth steps are performed n 1 times, and the seventh to twelfth steps are performed n 2 times. Then, the AlON film (or, HfON film) and reaction cycles n 1 times, HfON film (or, Aion film) as one cycle reaction cycle n 2 times, and repeatedly performs N cycles in total. Also by doing so, the metal oxynitride film 51 having a desired film thickness can be formed.

さらには、次のようにして、Ａｌ、Ｈｆ、ＮおよびＯからなる金属酸窒化膜５１を形成してもよい。   Further, the metal oxynitride film 51 made of Al, Hf, N and O may be formed as follows.

まず、第２の絶縁膜５０の表面に、原料ガスとしてのＡｌ（ＣＨ３）３と不活性ガスを供給する（第１の工程）。次に、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＡｌ（ＣＨ３）３および副生成物を除去する（第２の工程）。続いて、酸化剤と不活性ガスを供給する（第３の工程）。次に、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第４の工程）。その後、ＮＨ３と不活性ガスを供給した後（第５の工程）、ＮＨ３の供給を停止した状態で不活性ガスのみを導き、余剰のＮＨ３および副生成物を除去する（第６の工程）。次に、原料ガスとしてのＨｆＣｌ４と不活性ガスを供給する（第７の工程）。そして、原料ガスの供給を停止した状態で不活性ガスのみを導き、余剰のＨｆＣｌ４および副生成物を除去する（第８の工程）。続いて、酸化剤と不活性ガスを供給する（第９の工程）。次に、酸化剤の供給を停止した状態で不活性ガスのみを導き、余剰の酸化剤および副生成物を除去する（第１０の工程）。その後、ＮＨ３と不活性ガスを供給した後（第１１の工程）、ＮＨ３の供給を停止した状態で不活性ガスのみを導き、余剰のＮＨ３および副生成物を除去する（第１２の工程）。以上の１２の素工程を複数回繰り返すことによって、所望の膜厚を有する金属酸窒化膜５１を形成することができる。尚、この場合、第１の工程のＡｌ（ＣＨ３）３をＨｆＣｌ４を代え、第７の工程のＨｆＣｌ４をＡｌ（ＣＨ３）３に代えてもよい。 First, Al (CH 3 ) 3 and an inert gas as a source gas are supplied to the surface of the second insulating film 50 (first step). Next, only the inert gas is guided while the supply of the raw material gas is stopped, and surplus Al (CH 3 ) 3 and by-products are removed (second step). Subsequently, an oxidizing agent and an inert gas are supplied (third step). Next, only the inert gas is guided while the supply of the oxidant is stopped, and excess oxidant and by-products are removed (fourth step). Then, after supplying NH 3 and an inert gas (fifth step), only the inert gas is guided in a state where the supply of NH 3 is stopped, and excess NH 3 and by-products are removed (sixth step). Process). Next, HfCl 4 and an inert gas as source gases are supplied (seventh step). Then, only the inert gas is guided while the supply of the source gas is stopped, and excess HfCl 4 and by-products are removed (eighth step). Then, an oxidizing agent and an inert gas are supplied (9th process). Next, only the inert gas is guided while the supply of the oxidant is stopped, and the excess oxidant and by-products are removed (tenth step). Thereafter, after supplying NH 3 and an inert gas (eleventh step), only the inert gas is guided in a state where supply of NH 3 is stopped, and excess NH 3 and by-products are removed (the twelfth step). Process). By repeating the above 12 elementary processes a plurality of times, the metal oxynitride film 51 having a desired film thickness can be formed. In this case, the Al (CH 3) 3 in the first step instead of the HfCl 4, may be replaced with HfCl 4 in the seventh step to Al (CH 3) 3.

また、上記の第１の工程から第６の工程までをｎ１回行い、第７の工程から第１２の工程までをｎ２回行う。そして、このＡｌＯＮ膜（または、ＨｆＯＮ膜）の反応サイクルｎ１回と、ＨｆＯＮ膜（または、ＡｉＯＮ膜）の反応サイクルｎ２回を１つのサイクルとして、全体でＮ回のサイクルを繰り返して行う。このようにすることによっても、所望の膜厚を有する金属酸窒化膜５１を形成することができる。 In addition, the first to sixth steps are performed n 1 times, and the seventh to twelfth steps are performed n 2 times. Then, the AlON film (or, HfON film) and reaction cycles n 1 times, HfON film (or, Aion film) as one cycle reaction cycle n 2 times, and repeatedly performs N cycles in total. Also by doing so, the metal oxynitride film 51 having a desired film thickness can be formed.

尚、Ｈｆ３Ｎ４膜の原料としては、ＨｆＣｌ４以外に、Ｈｆ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４（テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム）、Ｈｆ［ＯＣ（ＣＨ３）３］４（テトラ−ｔ−ブトキシハフニウム）、Ｈｆ［Ｎ（ＣＨ３）２］４（テトラキス（ジメチルアミノ）ハフニウム）、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４（テトラキス（ジエチルアミノ）ハフニウム）、Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４（テトラキス（エチルメチルアミノ）ハフニウム）、Ｈｆ（ＮＯ３）４（ハフニウムナイトレート）、Ｈｆ（Ｃ１１Ｈ１９Ｏ２）４（テトラキス（ジピバロイルメタナト）ハフニウム）などを用いてもよい。 As a raw material for the Hf 3 N 4 film, in addition to HfCl 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 (tetrakis (1-methoxy-2-methyl-2-propoxy) hafnium), Hf [OC (CH 3 ) 3 ] 4 (tetra-t-butoxyhafnium), Hf [N (CH 3 ) 2 ] 4 (tetrakis (dimethylamino) hafnium), Hf [N (C 2 H 5 ) 2 ] 4 ( Tetrakis (diethylamino) hafnium), Hf [N (C 2 H 5 ) (CH 3 )] 4 (tetrakis (ethylmethylamino) hafnium), Hf (NO 3 ) 4 (hafnium nitrate), Hf (C 11 H 19 O 2 ) 4 (tetrakis (dipivaloylmethanato) hafnium) or the like may be used.

第２の絶縁膜５０と金属酸窒化膜５１とは、それぞれ同一のチャンバ内で成膜してもよいし、異なるチャンバ内で成膜してもよい。異なるチャンバ内で成膜する場合には、第２の絶縁膜５０を形成するチャンバから真空を破らない状態で、金属酸窒化膜５１を形成するチャンバへと基板を移すことが好ましい。基板を大気に曝さないようにすることによって、カーボンなどの異物や水などが基板に付着するのを防ぐことができる。   The second insulating film 50 and the metal oxynitride film 51 may be formed in the same chamber or in different chambers. When forming the film in a different chamber, it is preferable to transfer the substrate from the chamber in which the second insulating film 50 is formed to the chamber in which the metal oxynitride film 51 is formed without breaking the vacuum. By preventing the substrate from being exposed to the atmosphere, foreign matters such as carbon and water can be prevented from adhering to the substrate.

金属酸窒化膜５１を形成した後は、実施の形態１で説明した図４〜図１０に示す方法に従って、ゲート電極４７、ゲート絶縁膜４６、エクステンション領域４５、サイドウォール４８およびソース・ドレイン領域４４を形成し、図１８に示す構造とする。その後、層間絶縁膜５２、コンタクト５３および配線５４を形成することによって、図１５に示す構造を得ることができる。   After the metal oxynitride film 51 is formed, the gate electrode 47, the gate insulating film 46, the extension region 45, the sidewall 48, and the source / drain region 44 are formed according to the method shown in FIGS. To form the structure shown in FIG. Thereafter, the structure shown in FIG. 15 can be obtained by forming the interlayer insulating film 52, the contact 53 and the wiring 54.

本実施の形態によれば、Ｈｉｇｈ−ｋ膜としての第２の絶縁膜とゲート電極との間に、金属酸窒化膜を設けることによって、Ｈｉｇｈ−ｋ膜とゲート電極との間でシリサイド化反応などが起こるのを防ぐことができる。また、イオン注入後の熱処理などによって、ゲート電極中の不純物がゲート絶縁膜、さらにはシリコン基板へと拡散するのを防ぐこともできる。また、ＰＭＯＳの閾値電圧の絶対値を小さくするとともに、ＮＭＯＳおよびＰＭＯＳの閾値電圧を制御することもできる。したがって、ゲート絶縁膜の特性低下を防止して、電気的特性および信頼性に優れた半導体装置を製造することができる。   According to the present embodiment, a silicidation reaction is performed between the high-k film and the gate electrode by providing the metal oxynitride film between the second insulating film as the high-k film and the gate electrode. Can be prevented. Further, it is possible to prevent the impurities in the gate electrode from diffusing into the gate insulating film and further into the silicon substrate by heat treatment after ion implantation. In addition, the absolute value of the PMOS threshold voltage can be reduced, and the threshold voltages of the NMOS and PMOS can be controlled. Therefore, it is possible to manufacture a semiconductor device that is excellent in electrical characteristics and reliability by preventing deterioration in characteristics of the gate insulating film.

また、本実施の形態によれば、金属酸窒化膜中の酸素と窒素の比率を制御することにより、金属酸窒化膜とＨｉｇｈ−ｋ膜とで材料組成が変化するのに起因して、これらの間に界面準位が形成されるのを抑制することができる。   In addition, according to the present embodiment, by controlling the ratio of oxygen and nitrogen in the metal oxynitride film, the material composition changes between the metal oxynitride film and the high-k film. It is possible to suppress the formation of interface states between the two.

実施の形態４．
図１９は、本実施の形態にかかる半導体装置の断面図の一例である。 Embodiment 4 FIG.
FIG. 19 is an example of a cross-sectional view of the semiconductor device according to this embodiment.

図１９に示すように、シリコン基板６１には、拡散層６２、素子分離領域６３、ソース・ドレイン領域６４およびエクステンション領域６５が形成されている。また、シリコン基板６１の上には、ゲート絶縁膜６６およびゲート電極６７が形成されており、さらにこれらの側壁にはサイドウォール６８が形成されている。尚、図１において、６９は層間絶縁膜、７０はコンタクト、７１は配線層である。   As shown in FIG. 19, a diffusion layer 62, an element isolation region 63, a source / drain region 64 and an extension region 65 are formed in the silicon substrate 61. A gate insulating film 66 and a gate electrode 67 are formed on the silicon substrate 61, and sidewalls 68 are formed on the side walls thereof. In FIG. 1, 69 is an interlayer insulating film, 70 is a contact, and 71 is a wiring layer.

本実施の形態においては、ゲート絶縁膜６６が、シリコンを含む酸化膜７２と、シリコンを含む酸化膜７２の上に形成された金属窒化膜７３とからなることを特徴とする。   The present embodiment is characterized in that the gate insulating film 66 includes an oxide film 72 containing silicon and a metal nitride film 73 formed on the oxide film 72 containing silicon.

シリコンを含む酸化膜７２としては、例えば、ウェット酸化によって形成された酸化物（ｃｈｅｍｉｃａｌ ｏｘｉｄｅ）、ランプアニール処理によって形成されたＲＴＯ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｏｘｉｄｅ）膜、ＩＳＳＧ（Ｉｎ−Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）膜またはＨ２（水素）およびＯ２（酸素）若しくはＨ２およびＮ２Ｏ（一酸化二窒素）から形成された絶縁膜若しくはＳｉＯＮ膜（シリコン酸窒化膜）などが挙げられる。特に、膜密度が大きいことからＳｉＯＮ膜を用いることが好ましい。尚、シリコンを含む酸化膜７２は、１の酸化物のみからなる膜に限らず、２以上の酸化物が積層された膜であってもよい。例えば、ＳｉＯＮ膜とＳｉＯ２膜とからなる積層膜であってもよい。 Examples of the oxide film 72 containing silicon include an oxide formed by wet oxidation (chemical oxide), an RTO (rapid thermal oxide) film formed by lamp annealing, an ISSG (In-Situ Steam Generation) film, or an H Examples thereof include an insulating film or a SiON film (silicon oxynitride film) formed from 2 (hydrogen) and O 2 (oxygen) or H 2 and N 2 O (dinitrogen monoxide). In particular, it is preferable to use a SiON film because of its high film density. The oxide film 72 containing silicon is not limited to a film made of only one oxide, and may be a film in which two or more oxides are stacked. For example, a laminated film composed of a SiON film and a SiO 2 film may be used.

金属窒化膜７３は、１の金属の窒化物からなる膜であってもよいし、２以上の金属の窒化物からなる混合膜であってもよい。例えば、ＡｌＮ膜若しくはＨｆ３Ｎ４膜またはこれらの膜の混合膜を用いることができる。 The metal nitride film 73 may be a film made of one metal nitride or a mixed film made of two or more metal nitrides. For example, an AlN film, an Hf 3 N 4 film, or a mixed film of these films can be used.

本実施の形態におけるシリコンを含む酸化膜は、実施の形態１および２における第１の絶縁膜に対応する。ここで、実施の形態１および２では、第１の絶縁膜と金属窒化膜との間にＨｉｇｈ−ｋ膜としての第２の絶縁膜が形成されていた。これに対して、本実施の形態では、シリコンを含む酸化膜の上に直接金属窒化膜を形成する構造とする。このようにすることによって、シリコンを含む酸化膜の膜厚を厚くして、移動度の大きいゲート絶縁膜を形成することができる。   The oxide film containing silicon in this embodiment corresponds to the first insulating film in the first and second embodiments. Here, in the first and second embodiments, the second insulating film as the High-k film is formed between the first insulating film and the metal nitride film. On the other hand, in this embodiment, a structure in which a metal nitride film is formed directly on an oxide film containing silicon is employed. Thus, a gate insulating film having high mobility can be formed by increasing the thickness of the oxide film containing silicon.

また、金属窒化膜は比較的比誘電率の大きい膜であることから、ゲート絶縁膜をシリコンを含む酸化膜と金属窒化膜との積層構造とすることによって、ゲートリーク電流を抑制しつつゲート絶縁膜の薄膜化を図ることが可能となる。   In addition, since the metal nitride film is a film having a relatively large relative dielectric constant, the gate insulating film has a stacked structure of an oxide film containing silicon and a metal nitride film, thereby suppressing gate leakage current while suppressing gate leakage current. It is possible to reduce the thickness of the film.

また、本実施の形態によれば、シリコンを含む酸化膜とゲート電極との間に金属窒化膜を設けることによって、イオン注入後の熱処理などにより、ゲート電極中の不純物がゲート絶縁膜からシリコン基板へと拡散するのを防ぐことができる。これにより、ゲート絶縁膜の特性低下を防止することができる。   In addition, according to the present embodiment, by providing a metal nitride film between the oxide film containing silicon and the gate electrode, impurities in the gate electrode are transferred from the gate insulating film to the silicon substrate by heat treatment after ion implantation. Can be prevented from spreading into Thereby, it is possible to prevent deterioration of the characteristics of the gate insulating film.

さらに、本実施の形態によれば、ＰＭＯＳの閾値電圧の絶対値を小さくするとともに、ＮＭＯＳおよびＰＭＯＳの閾値電圧を制御することもできる。   Furthermore, according to the present embodiment, the absolute value of the PMOS threshold voltage can be reduced, and the NMOS and PMOS threshold voltages can be controlled.

シリコンを含む酸化膜７２の膜厚は、１．０ｎｍ〜１．２ｎｍ（シリコン酸化膜換算膜厚で１．０ｎｍ〜１．２ｎｍ）であることが好ましい。一方、金属窒化膜７３の膜厚は、０．３ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．１ｎｍ〜０．４ｎｍ）であることが好ましい。ここで、ゲート絶縁膜６６全体のシリコン酸化膜換算膜厚は、１．２ｎｍ〜１．５ｎｍの範囲内にあるようにする。   The thickness of the oxide film 72 containing silicon is preferably 1.0 nm to 1.2 nm (1.0 nm to 1.2 nm in terms of a silicon oxide film thickness). On the other hand, the thickness of the metal nitride film 73 is preferably 0.3 nm to 1.0 nm (0.1 nm to 0.4 nm in terms of silicon oxide film thickness). Here, the equivalent silicon oxide film thickness of the entire gate insulating film 66 is set in the range of 1.2 nm to 1.5 nm.

図２０〜図２２を用いて、本実施の形態にかかる半導体装置の製造方法について説明する。尚、これらの図において、図１９と同じ符号を付した部分は同じ部分であることを示している。   A method for manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals as those in FIG. 19 indicate the same parts.

まず、実施の形態１で説明した図２および図３に示す方法に従って、シリコン基板６１に素子分離領域６３および拡散層６２を形成した後、この上にシリコンを含む酸化膜７２を形成して図２０の構造とする。   First, in accordance with the method shown in FIGS. 2 and 3 described in the first embodiment, an element isolation region 63 and a diffusion layer 62 are formed on a silicon substrate 61, and then an oxide film 72 containing silicon is formed thereon. The structure is 20.

次に、シリコンを含む酸化膜７２の上に金属窒化膜７３を形成し、図２１に示す構造とする。   Next, a metal nitride film 73 is formed on the oxide film 72 containing silicon to obtain the structure shown in FIG.

金属窒化膜７３としてＡｌＮ膜またはＨｆ３Ｎ４膜を用いる場合には、実施の形態１と同様にして形成することができる。また、金属窒化膜７３としてＡｌＮとＨｆ３Ｎ４とからなる混合膜を用いる場合には、実施の形態２と同様にして形成することができる。 When an AlN film or an Hf 3 N 4 film is used as the metal nitride film 73, it can be formed in the same manner as in the first embodiment. When a mixed film made of AlN and Hf 3 N 4 is used as the metal nitride film 73, it can be formed in the same manner as in the second embodiment.

金属窒化膜７３を形成した後は、実施の形態１で説明した図４〜図１０に示す方法に従って、ゲート電極６７、ゲート絶縁膜６６、エクステンション領域６５、サイドウォール６８およびソース・ドレイン領域６４を形成し、図２２に示す構造とする。その後、層間絶縁膜６９、コンタクト７０および配線７１を形成することによって、図１９に示す構造を得ることができる。   After forming the metal nitride film 73, the gate electrode 67, the gate insulating film 66, the extension region 65, the sidewall 68, and the source / drain region 64 are formed according to the method shown in FIGS. 4 to 10 described in the first embodiment. The structure shown in FIG. 22 is formed. After that, by forming the interlayer insulating film 69, the contact 70, and the wiring 71, the structure shown in FIG. 19 can be obtained.

実施の形態５．
図２３は、本実施の形態にかかる半導体装置の断面図の一例である。 Embodiment 5 FIG.
FIG. 23 is an example of a cross-sectional view of the semiconductor device according to this embodiment.

図２３に示すように、シリコン基板８１には、拡散層８２、素子分離領域８３、ソース・ドレイン領域８４およびエクステンション領域８５が形成されている。また、シリコン基板８１の上には、ゲート絶縁膜８６およびゲート電極８７が形成されており、さらにこれらの側壁にはサイドウォール８８が形成されている。尚、図２３において、８９は層間絶縁膜、９０はコンタクト、９１は配線層である。   As shown in FIG. 23, a diffusion layer 82, an element isolation region 83, a source / drain region 84 and an extension region 85 are formed in the silicon substrate 81. A gate insulating film 86 and a gate electrode 87 are formed on the silicon substrate 81, and sidewalls 88 are formed on the side walls thereof. In FIG. 23, 89 is an interlayer insulating film, 90 is a contact, and 91 is a wiring layer.

本実施の形態においては、ゲート絶縁膜８６が、シリコンを含む酸化膜９２と、シリコンを含む酸化膜９２の上に形成された金属酸窒化膜９３とからなることを特徴とする。   The present embodiment is characterized in that the gate insulating film 86 includes an oxide film 92 containing silicon and a metal oxynitride film 93 formed on the oxide film 92 containing silicon.

シリコンを含む酸化膜９２としては、例えば、ウェット酸化によって形成された酸化物（ｃｈｅｍｉｃａｌｏｘｉｄｅ）、ランプアニール処理によって形成されたＲＴＯ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｏｘｉｄｅ）膜、Ｈ２（水素）およびＯ２（酸素）若しくはＨ２およびＮ２Ｏ（一酸化二窒素）から形成された絶縁膜またはＳｉＯＮ膜（シリコン酸窒化膜）などが挙げられる。特に、膜密度が大きいことからＳｉＯＮ膜を用いることが好ましい。尚、シリコンを含む酸化膜９２は、１の酸化物のみからなる膜に限らず、２以上の酸化物が積層された膜であってもよい。例えば、ＳｉＯＮ膜とＳｉＯ２膜とからなる積層膜であってもよい。 Examples of the oxide film 92 containing silicon include an oxide formed by wet oxidation (chemical oxide), an RTO (rapid thermal oxide) film formed by lamp annealing, and H 2 (hydrogen) and O 2 (oxygen) or Examples thereof include an insulating film made of H 2 and N 2 O (dinitrogen monoxide) or a SiON film (silicon oxynitride film). In particular, it is preferable to use a SiON film because of its high film density. The oxide film 92 containing silicon is not limited to a film made of only one oxide, and may be a film in which two or more oxides are stacked. For example, a laminated film composed of a SiON film and a SiO 2 film may be used.

金属酸窒化膜９３は、１の金属の酸窒化物からなる膜であってもよいし、２以上の金属の酸窒化物からなる混合膜であってもよい。例えば、ＡｌＯＮ膜若しくはＨｆＯＮ膜またはこれらの膜の混合膜を用いることができる。   The metal oxynitride film 93 may be a film made of one metal oxynitride or a mixed film made of two or more metal oxynitrides. For example, an AlON film, an HfON film, or a mixed film of these films can be used.

本実施の形態におけるシリコンを含む酸化膜は、実施の形態３における第１の絶縁膜に対応する。ここで、実施の形態３では、第１の絶縁膜と金属酸窒化膜との間に、Ｈｉｇｈ−ｋ膜としての第２の絶縁膜が形成されていた。これに対して、本実施の形態では、シリコンを含む酸化膜の上に直接金属酸窒化膜を形成する構造とする。このようにすることによって、シリコンを含む酸化膜の膜厚を厚くして、移動度の大きいゲート絶縁膜を形成することができる。   The oxide film containing silicon in this embodiment corresponds to the first insulating film in Embodiment 3. Here, in the third embodiment, the second insulating film as the High-k film is formed between the first insulating film and the metal oxynitride film. On the other hand, in this embodiment mode, a metal oxynitride film is formed directly on an oxide film containing silicon. Thus, a gate insulating film having high mobility can be formed by increasing the thickness of the oxide film containing silicon.

シリコンを含む酸化膜９２の膜厚は、１．０ｎｍ〜１．２ｎｍ（シリコン酸化膜換算膜厚で１．０ｎｍ〜１．２ｎｍ）であることが好ましい。一方、金属酸窒化膜９３の膜厚は、０．３ｎｍ〜１．０ｎｍ（シリコン酸化膜換算膜厚で０．１ｎｍ〜０．４ｎｍ）であることが好ましい。ここで、ゲート絶縁膜８６全体のシリコン酸化膜換算膜厚は、１．２ｎｍ〜１．５ｎｍの範囲内にあるようにする。   The thickness of the oxide film 92 containing silicon is preferably 1.0 nm to 1.2 nm (1.0 nm to 1.2 nm in terms of a silicon oxide film thickness). On the other hand, the metal oxynitride film 93 preferably has a film thickness of 0.3 nm to 1.0 nm (as a silicon oxide film equivalent film thickness of 0.1 nm to 0.4 nm). Here, the equivalent silicon oxide film thickness of the entire gate insulating film 86 is set in the range of 1.2 nm to 1.5 nm.

図２４〜図２６を用いて、本実施の形態にかかる半導体装置の製造方法について説明する。尚、これらの図において、図２３と同じ符号を付した部分は同じ部分であることを示している。   A method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals as those in FIG. 23 indicate the same parts.

まず、実施の形態１で説明した図２および図３に示す方法に従って、シリコン基板８１に素子分離領域８３および拡散層８２を形成した後、この上にシリコンを含む酸化膜９２を形成して図２４の構造とする。   First, according to the method shown in FIGS. 2 and 3 described in the first embodiment, an element isolation region 83 and a diffusion layer 82 are formed on a silicon substrate 81, and then an oxide film 92 containing silicon is formed thereon. The structure is 24.

次に、シリコンを含む酸化膜９２の上に金属酸窒化膜９３を形成し、図２５に示す構造とする。   Next, a metal oxynitride film 93 is formed on the oxide film 92 containing silicon to obtain a structure shown in FIG.

金属酸窒化膜９３としてＡｌＯＮ膜、ＨｆＯＮ膜またはこれらの混合膜を用いる場合には、実施の形態３と同様にして形成することができる。   When an AlON film, an HfON film, or a mixed film thereof is used as the metal oxynitride film 93, it can be formed in the same manner as in the third embodiment.

金属酸窒化膜９３を形成した後は、実施の形態１で説明した図４〜図１０に示す方法に従って、ゲート電極８７、ゲート絶縁膜８６、エクステンション領域８５、サイドウォール８８およびソース・ドレイン領域８４を形成し、図２６に示す構造とする。その後、層間絶縁膜８９、コンタクト９０および配線９１を形成することによって、図２３に示す構造を得ることができる。   After the formation of the metal oxynitride film 93, the gate electrode 87, the gate insulating film 86, the extension region 85, the sidewall 88, and the source / drain region 84 are performed in accordance with the method shown in FIGS. To form the structure shown in FIG. Thereafter, the structure shown in FIG. 23 can be obtained by forming the interlayer insulating film 89, the contact 90 and the wiring 91.

本実施の形態によれば、金属酸窒化膜は比較的比誘電率の大きい膜であることから、ゲート絶縁膜をシリコンを含む酸化膜と金属酸窒化膜との積層構造とすることによって、ゲートリーク電流を抑制しつつゲート絶縁膜の薄膜化を図ることが可能となる。   According to the present embodiment, since the metal oxynitride film is a film having a relatively large relative dielectric constant, the gate insulating film has a stacked structure of a silicon-containing oxide film and a metal oxynitride film, whereby the gate It is possible to reduce the thickness of the gate insulating film while suppressing leakage current.

また、本実施の形態によれば、シリコンを含む酸化膜とゲート電極との間に金属酸窒化膜を設けることによって、イオン注入後の熱処理などにより、ゲート電極中の不純物がゲート絶縁膜からシリコン基板へと拡散するのを防ぐことができる。これにより、ゲート絶縁膜の特性低下を防止することができる。   In addition, according to the present embodiment, by providing a metal oxynitride film between the oxide film containing silicon and the gate electrode, impurities in the gate electrode are transferred from the gate insulating film to the silicon by heat treatment after ion implantation. It is possible to prevent diffusion to the substrate. Thereby, it is possible to prevent deterioration of the characteristics of the gate insulating film.

また、本実施の形態によれば、ＰＭＯＳの閾値電圧の絶対値を小さくするとともに、ＮＭＯＳおよびＰＭＯＳの閾値電圧を制御することもできる。   Further, according to the present embodiment, the absolute value of the PMOS threshold voltage can be reduced, and the NMOS and PMOS threshold voltages can be controlled.

さらに、本実施の形態によれば、金属酸窒化膜中の酸素と窒素の比率を制御することにより、金属酸窒化膜とＨｉｇｈ−ｋ膜とで材料組成が異なるのに起因して、これらの間に界面準位が形成されるのを抑制することができる。   Furthermore, according to the present embodiment, by controlling the ratio of oxygen and nitrogen in the metal oxynitride film, the metal oxynitride film and the high-k film have different material compositions. It is possible to suppress the formation of interface states therebetween.

実施の形態１〜５においては、ゲート電極材料としてポリシリコン膜を用いた例について述べたが、本発明はこれに限られるものではない。アモルファスシリコンまたはポリシリコンゲルマニウムなどのシリコンを含む膜であれば、ゲート電極材料として用いることができる。また、多層構造を有するゲート電極であって、その一部にポリシリコン膜、アモルファスシリコン膜またはポリシリコンゲルマニウム膜などが含まれていてもよい。   In the first to fifth embodiments, the example using the polysilicon film as the gate electrode material has been described, but the present invention is not limited to this. Any film containing silicon such as amorphous silicon or polysilicon germanium can be used as the gate electrode material. In addition, the gate electrode may have a multilayer structure, and a part thereof may include a polysilicon film, an amorphous silicon film, a polysilicon germanium film, or the like.

実施の形態１にかかる半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を示す断面図である。7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment; FIG. 実施の形態２にかかる半導体装置の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device according to a second embodiment. 実施の形態２にかかる半導体装置の製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the second embodiment; 実施の形態２にかかる半導体装置の製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the second embodiment; 実施の形態２にかかる半導体装置の製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the second embodiment; 実施の形態３にかかる半導体装置の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device according to a third embodiment. 実施の形態３にかかる半導体装置の製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the third embodiment; 実施の形態３にかかる半導体装置の製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the third embodiment; 実施の形態３にかかる半導体装置の製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the third embodiment; 実施の形態４にかかる半導体装置の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device according to a fourth embodiment. 実施の形態４にかかる半導体装置の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the fourth embodiment; 実施の形態４にかかる半導体装置の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the fourth embodiment; 実施の形態４にかかる半導体装置の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the fourth embodiment; 実施の形態５にかかる半導体装置の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device according to a fifth embodiment. 実施の形態５にかかる半導体装置の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing process of a semiconductor device according to a fifth embodiment; 実施の形態５にかかる半導体装置の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing process of a semiconductor device according to a fifth embodiment; 実施の形態５にかかる半導体装置の製造工程を示す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing process of a semiconductor device according to a fifth embodiment;

符号の説明Explanation of symbols

１，２１，４１，６１，８１ シリコン基板
２，２２，４２，６２，８２ 拡散層
３，２３，４３，６３，８３ 素子分離領域
４，２４，４４，６４，８４ ソース・ドレイン領域
５，２５，４５，６５，８５ エクステンション領域
６，２６，４６，６６，８６ ゲート絶縁膜
７，２７，４７，６７，８７ ゲート電極
８，２８，４８，６８，８８ サイドウォール
９，２９，４９ 第１の絶縁膜
１０，３０，５０ 第２の絶縁膜
１１，３１，７３金属窒化膜
１２，３２，５２，６９，８９ 層間絶縁膜
１３，３３，５３，７０，９０ コンタクト
１４，３４，５４，７１，９１ 配線層
７２，９２ シリコンを含む酸化膜
５１，９３ 金属酸窒化膜 1, 2, 41, 61, 81 Silicon substrate 2, 22, 42, 62, 82 Diffusion layer 3, 23, 43, 63, 83 Element isolation region 4, 24, 44, 64, 84 Source / drain region 5, 25 , 45, 65, 85 Extension regions 6, 26, 46, 66, 86 Gate insulating films 7, 27, 47, 67, 87 Gate electrodes 8, 28, 48, 68, 88 Side walls 9, 29, 49 First Insulating film 10, 30, 50 Second insulating film 11, 31, 73 Metal nitride film 12, 32, 52, 69, 89 Interlayer insulating film 13, 33, 53, 70, 90 Contact 14, 34, 54, 71, 91 Wiring layer 72, 92 Oxide film containing silicon 51, 93 Metal oxynitride film

Claims (18)

シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、
前記ゲート絶縁膜は第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された金属窒化膜とからなることを特徴とする半導体装置。 In a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film,
The gate insulating film includes a first insulating film,
A second insulating film formed on the first insulating film;
A semiconductor device comprising: a metal nitride film formed on the second insulating film. 前記金属窒化膜はＡｌＮ膜およびＨｆ３Ｎ４膜のいずれか一方である請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the metal nitride film is one of an AlN film and an Hf 3 N 4 film. 前記金属窒化膜は２種以上の金属の窒化物からなる膜である請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the metal nitride film is a film made of a nitride of two or more kinds of metals. 前記金属窒化膜はＡｌおよびＨｆの窒化物からなる膜である請求項３に記載の半導体装置。   The semiconductor device according to claim 3, wherein the metal nitride film is a film made of a nitride of Al and Hf. シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、
前記ゲート絶縁膜は第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された金属酸窒化膜とからなることを特徴とする半導体装置。 In a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film,
The gate insulating film includes a first insulating film,
A second insulating film formed on the first insulating film;
A semiconductor device comprising: a metal oxynitride film formed on the second insulating film. 前記金属酸窒化膜はＡｌＯＮ膜およびＨｆＯＮ膜のいずれか一方である請求項５に記載の半導体装置。   The semiconductor device according to claim 5, wherein the metal oxynitride film is one of an AlON film and an HfON film. 前記金属酸窒化膜は２種以上の金属の酸窒化物からなる膜である請求項５に記載の半導体装置。   6. The semiconductor device according to claim 5, wherein the metal oxynitride film is a film made of two or more kinds of metal oxynitrides. 前記金属酸窒化膜はＡｌおよびＨｆの酸窒化物からなる膜である請求項７に記載の半導体装置。   The semiconductor device according to claim 7, wherein the metal oxynitride film is a film made of Al and Hf oxynitride. 前記第１の絶縁膜は、ＳｉＯＮ膜およびＳｉＯ２膜の少なくとも一方からなる膜である請求項１〜８のいずれか１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the first insulating film is a film made of at least one of a SiON film and a SiO 2 film. 前記第２の絶縁膜は高誘電率絶縁膜である請求項１〜９のいずれか１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the second insulating film is a high dielectric constant insulating film. 前記高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料からなる膜である請求項１０に記載の半導体装置。 The high dielectric constant insulating film, MgO, Sc 2 O 3, Y 2 O 3, La 2 O 3, Pr 2 O 3, Nd 2 O 3, Sm 2 O 3, EuO, Gd 2 O 3, Tb 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2, and Al 2 O 3. The semiconductor device according to claim 10, which is a film. 前記高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料からなる膜とＳｉＯ２膜との積層膜である請求項１０に記載の半導体装置。 The high dielectric constant insulating film, MgO, Sc 2 O 3, Y 2 O 3, La 2 O 3, Pr 2 O 3, Nd 2 O 3, Sm 2 O 3, EuO, Gd 2 O 3, Tb 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2, and Al 2 O 3. The semiconductor device according to claim 10, which is a laminated film of a film and a SiO 2 film. 前記高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜である請求項１０に記載の半導体装置。 The high dielectric constant insulating film, MgO, Sc 2 O 3, Y 2 O 3, La 2 O 3, Pr 2 O 3, Nd 2 O 3, Sm 2 O 3, EuO, Gd 2 O 3, Tb 2 O 3 , at least one material selected from the group consisting of Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3. The semiconductor device according to claim 10, which is a film made of a material in which 2 is mixed. 前記高誘電率絶縁膜は、ＭｇＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、ＥｕＯ、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｌｕ２Ｏ３、ＺｒＯ２、ＨｆＯ２およびＡｌ２Ｏ３よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜とＳｉＯ２膜との積層膜である請求項１０に記載の半導体装置。 The high dielectric constant insulating film, MgO, Sc 2 O 3, Y 2 O 3, La 2 O 3, Pr 2 O 3, Nd 2 O 3, Sm 2 O 3, EuO, Gd 2 O 3, Tb 2 O 3 , at least one material selected from the group consisting of Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Lu 2 O 3 , ZrO 2 , HfO 2 and Al 2 O 3. 2 is a laminated film of a film and the SiO 2 film made of a mixed material of a semiconductor device according to claim 10. シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、
前記ゲート絶縁膜はシリコンを含む酸化膜と、
前記シリコンを含む酸化膜の上に形成された金属窒化膜とからなることを特徴とする半導体装置。 In a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film,
The gate insulating film includes an oxide film containing silicon;
A semiconductor device comprising: a metal nitride film formed on the oxide film containing silicon. シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、
前記ゲート絶縁膜はシリコンを含む酸化膜と、
前記シリコンを含む酸化膜の上に形成された金属酸窒化膜とからなることを特徴とする半導体装置。 In a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film,
The gate insulating film includes an oxide film containing silicon;
A semiconductor device comprising: a metal oxynitride film formed on the oxide film containing silicon. 前記シリコンを含む酸化膜は、ＳｉＯＮ膜およびＳｉＯ２膜の少なくとも一方からなる膜である請求項１５または１６に記載の半導体装置。 The semiconductor device according to claim 15, wherein the oxide film containing silicon is a film made of at least one of a SiON film and a SiO 2 film. 前記ゲート電極は、ポリシリコンおよびポリシリコンゲルマニウムの少なくとも一方からなる請求項１〜１７のいずれか１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the gate electrode is made of at least one of polysilicon and polysilicon germanium.
JP2003294264A 2003-08-18 2003-08-18 Semiconductor device Withdrawn JP2005064317A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003294264A JP2005064317A (en) 2003-08-18 2003-08-18 Semiconductor device
US10/901,997 US20050051857A1 (en) 2003-08-18 2004-07-30 Semiconductor device
KR1020040064481A KR20050020635A (en) 2003-08-18 2004-08-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003294264A JP2005064317A (en) 2003-08-18 2003-08-18 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005064317A true JP2005064317A (en) 2005-03-10

Family

ID=34225057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003294264A Withdrawn JP2005064317A (en) 2003-08-18 2003-08-18 Semiconductor device

Country Status (3)

Country Link
US (1) US20050051857A1 (en)
JP (1) JP2005064317A (en)
KR (1) KR20050020635A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328059A (en) * 2004-05-14 2005-11-24 Internatl Business Mach Corp <Ibm> Threshold and flat-band voltage stabilization layer for field effect transistor with high permeability gate oxide
JP2007281453A (en) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd Semiconductor field effect transistor, and method for manufacturing same
JP2008005186A (en) * 2006-06-22 2008-01-10 Ube Ind Ltd Thin film piezoelectric resonator and thin film piezoelectric filter
JP2008141178A (en) * 2006-10-23 2008-06-19 Interuniv Micro Electronica Centrum Vzw Method of fabricating semiconductor device, and semiconductor device thus obtained
JP2009514218A (en) * 2005-10-26 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Low threshold voltage semiconductor device having dual threshold voltage control means
JP2010268007A (en) * 2007-12-26 2010-11-25 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device, and method and apparatus of processing substrate
US8030717B2 (en) 2008-09-18 2011-10-04 Tokyo Electron Limited Semiconductor device
KR20140043879A (en) * 2012-10-03 2014-04-11 도쿄엘렉트론가부시키가이샤 Film forming method and film forming apparatus
JP2015198185A (en) * 2014-04-02 2015-11-09 東京エレクトロン株式会社 Deposition apparatus and deposition method
JP2016516301A (en) * 2013-03-13 2016-06-02 クアルコム，インコーポレイテッド Metal oxide semiconductor (MOS) isolation scheme and related methods having continuous active regions divided by dummy gates
JP2017038088A (en) * 2016-11-09 2017-02-16 東京エレクトロン株式会社 Deposition method and deposition device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040168627A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of oxide film
US8163087B2 (en) * 2005-03-31 2012-04-24 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
TW200742076A (en) * 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
JP2011003664A (en) * 2009-06-17 2011-01-06 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
US8674457B2 (en) * 2010-08-11 2014-03-18 Globalfoundries Singapore Pte., Ltd. Methods to reduce gate contact resistance for AC reff reduction
US9231203B1 (en) * 2014-12-09 2016-01-05 Intermolecular, Inc. Doped narrow band gap nitrides for embedded resistors of resistive random access memory cells
US10748774B2 (en) * 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251761B1 (en) * 1998-11-24 2001-06-26 Texas Instruments Incorporated Process for polycrystalline silicon gates and high-K dielectric compatibility
JP2001015748A (en) * 1999-07-01 2001-01-19 Toshiba Corp Semiconductor device and manufacture thereof
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6380104B1 (en) * 2000-08-10 2002-04-30 Taiwan Semiconductor Manufacturing Company Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer
US6831339B2 (en) * 2001-01-08 2004-12-14 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
JP3792589B2 (en) * 2001-03-29 2006-07-05 富士通株式会社 Manufacturing method of semiconductor device
US6534360B2 (en) * 2001-04-04 2003-03-18 Applied Materials, Inc. Process for depositing layers on a semiconductor wafer
CN100468638C (en) * 2001-12-18 2009-03-11 松下电器产业株式会社 Method for mfg. semiconductor elements
JP3637332B2 (en) * 2002-05-29 2005-04-13 株式会社東芝 Semiconductor device and manufacturing method thereof
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328059A (en) * 2004-05-14 2005-11-24 Internatl Business Mach Corp <Ibm> Threshold and flat-band voltage stabilization layer for field effect transistor with high permeability gate oxide
JP2009514218A (en) * 2005-10-26 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Low threshold voltage semiconductor device having dual threshold voltage control means
JP2007281453A (en) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd Semiconductor field effect transistor, and method for manufacturing same
JP2008005186A (en) * 2006-06-22 2008-01-10 Ube Ind Ltd Thin film piezoelectric resonator and thin film piezoelectric filter
JP2008141178A (en) * 2006-10-23 2008-06-19 Interuniv Micro Electronica Centrum Vzw Method of fabricating semiconductor device, and semiconductor device thus obtained
JP2013251578A (en) * 2007-12-26 2013-12-12 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device and substrate processing device
JP2010268007A (en) * 2007-12-26 2010-11-25 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device, and method and apparatus of processing substrate
US8030717B2 (en) 2008-09-18 2011-10-04 Tokyo Electron Limited Semiconductor device
KR20140043879A (en) * 2012-10-03 2014-04-11 도쿄엘렉트론가부시키가이샤 Film forming method and film forming apparatus
JP2014075451A (en) * 2012-10-03 2014-04-24 Tokyo Electron Ltd Deposition method and deposition device
KR102117127B1 (en) * 2012-10-03 2020-05-29 도쿄엘렉트론가부시키가이샤 Film forming method and film forming apparatus
JP2016516301A (en) * 2013-03-13 2016-06-02 クアルコム，インコーポレイテッド Metal oxide semiconductor (MOS) isolation scheme and related methods having continuous active regions divided by dummy gates
US9997617B2 (en) 2013-03-13 2018-06-12 Qualcomm Incorporated Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods
JP2015198185A (en) * 2014-04-02 2015-11-09 東京エレクトロン株式会社 Deposition apparatus and deposition method
JP2017038088A (en) * 2016-11-09 2017-02-16 東京エレクトロン株式会社 Deposition method and deposition device

Also Published As

Publication number Publication date
KR20050020635A (en) 2005-03-04
US20050051857A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
JP4212435B2 (en) Semiconductor device and manufacturing method thereof
US8022486B2 (en) CMOS semiconductor device
JP4938262B2 (en) Semiconductor device and manufacturing method thereof
CN1992274B (en) High performance cmos circuits and methods for fabricating the same
KR100618815B1 (en) Semiconductor device having different gate dielectric layers and method for manufacturing the same
CN101427386B (en) Selective implementation of barrier layers to achieve threshold voltage control in cmos device fabrication with high k dielectrics
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP5135250B2 (en) Manufacturing method of semiconductor device
JP2005064317A (en) Semiconductor device
JP2005191482A (en) Semiconductor device and its manufacturing method
US7939396B2 (en) Base oxide engineering for high-K gate stacks
JP2005079223A (en) Semiconductor device and its manufacturing method
KR100596487B1 (en) Semiconductor device and method of manufacturing the same
JP2005101529A (en) Manufacturing method for semiconductor device, and semiconductor device
WO2007091302A1 (en) Semiconductor device and process for producing the same
KR20140029304A (en) Method of forming a material layer in a semiconductor structure
US20070032008A1 (en) MOS semiconductor devices having polysilicon gate electrodes and high dielectric constant gate dielectric layers and methods of manufacturing such devices
JP2007123662A (en) Semiconductor device and manufacturing method thereof
JP2005158998A (en) Manufacturing method of semiconductor device
WO2004097922A1 (en) Production method for semiconductor device
JP2005032908A (en) Method for forming thin film
JP2004247474A (en) Semiconductor device and its manufacturing method, and deposition method
JP4997809B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR100790567B1 (en) Semiconductor device having high-k composite gate insulating layer and method of fabricating the same
JP5141321B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090226