JP2005064314A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005064314A JP2005064314A JP2003294206A JP2003294206A JP2005064314A JP 2005064314 A JP2005064314 A JP 2005064314A JP 2003294206 A JP2003294206 A JP 2003294206A JP 2003294206 A JP2003294206 A JP 2003294206A JP 2005064314 A JP2005064314 A JP 2005064314A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- memory cell
- cmp
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 周辺回路部上の層間絶縁膜を厚く残し且つ層間絶縁膜の平坦性を向上させた半導体装置及びその製造方法を提供する。
【解決手段】 本発明に係る半導体装置の製造方法は、シリコン基板1上にメモリセル27及び該メモリセルより高さの低い周辺回路のトランジスタ26を形成する工程と、前記メモリセル及び前記トランジスタの上に層間絶縁膜28を形成する工程と、セリアスラリーを用いて層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、前記トランジスタ上の層間絶縁膜を覆うレジストパターンを形成し、このレジストパターンをマスクとしてメモリセル27上の層間絶縁膜をエッチングする工程と、レジストパターンを除去し、層間絶縁膜28をCMPで研磨することにより、メモリセル27とトランジスタ26との高さの違いによる層間絶縁膜の段差を平坦化する工程と、を具備する。
【選択図】 図5
【解決手段】 本発明に係る半導体装置の製造方法は、シリコン基板1上にメモリセル27及び該メモリセルより高さの低い周辺回路のトランジスタ26を形成する工程と、前記メモリセル及び前記トランジスタの上に層間絶縁膜28を形成する工程と、セリアスラリーを用いて層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、前記トランジスタ上の層間絶縁膜を覆うレジストパターンを形成し、このレジストパターンをマスクとしてメモリセル27上の層間絶縁膜をエッチングする工程と、レジストパターンを除去し、層間絶縁膜28をCMPで研磨することにより、メモリセル27とトランジスタ26との高さの違いによる層間絶縁膜の段差を平坦化する工程と、を具備する。
【選択図】 図5
Description
本発明は、層間絶縁膜をCMPで研磨した半導体装置及びその製造方法に関する。特には、全体的な段差の低い側の層間絶縁膜を厚く残し且つ層間絶縁膜の平坦性を向上させた半導体装置及びその製造方法に関する。
近年、フラッシュメモリなどの半導体集積回路装置の製造工程では、CMP(Chemical Mechanical Polishing)を行うことによって、層間絶縁膜を平坦化することが、配線の微細化の上で重要な要素の一つとなっている。CMPは、研磨液に通常の研磨材を懸濁させただけでなく、被研磨部材を化学的にエッチングする性質を持たせたもので、通常の機械研磨より研磨速度が速い。
この目的のために、通常、最上層のゲート電極を形成した後に、シリコン酸化膜からなる層間絶縁膜を成長させ、この層間絶縁膜に対しCMPを行い、層間絶縁膜の平坦性を高めるという手法が採用されている。
しかしながら、この手法では、積層ゲート構造のメモリセル部の高さが周辺回路部に比べて高く段差が大きくなっているため、層間絶縁膜の膜厚がきわめて厚くなる。このため、CMPによる研磨量が増える。層間絶縁膜の成長及び研磨による層間絶縁膜の膜厚バラツキは、それぞれ膜厚、研磨量が増えるほど大きくなり、製造工程における膜厚の制御性、均一性に関し、十分とは言えない。
しかしながら、この手法では、積層ゲート構造のメモリセル部の高さが周辺回路部に比べて高く段差が大きくなっているため、層間絶縁膜の膜厚がきわめて厚くなる。このため、CMPによる研磨量が増える。層間絶縁膜の成長及び研磨による層間絶縁膜の膜厚バラツキは、それぞれ膜厚、研磨量が増えるほど大きくなり、製造工程における膜厚の制御性、均一性に関し、十分とは言えない。
そこで、例えば、メモリセル部の反転マスクを用い、周辺回路部より高さがあるメモリセル部上に形成された層間絶縁膜のみをリバースエッチングすることによって、CMP前におけるメモリセル部と周辺回路部との段差を小さくしておいてから、CMPを行って、層間絶縁膜を形成する方法が広く行われている。この技術は、CMPにおける研磨量を低減しているので、CMPに際しての研磨膜厚バラツキの抑制に一応の効果を奏している。つまり、周辺回路部はメモリセル部より高さが低いので、周辺回路部上に層間絶縁膜が厚く残るように研磨することが要求され、上記の技術はこの要求に対する研磨マージンの向上に関して一応の効果を奏するものである。
しかしながら、前述したようなリバースエッチングの技術を用いても、周辺回路部上に層間絶縁膜が厚く残るように研磨することは容易ではない。リバースエッチング量を増やせば増やす程、周辺回路部上の層間絶縁膜を厚く残すことができるが、その場合は層間絶縁膜に残る段差が大きくなってしまう。従って、層間絶縁膜に段差が残るのを抑制しつつ、周辺回路部上の層間絶縁膜を厚く残すように研磨することが要求され、この要求に対する研磨マージンをより向上させることが求められている。
本発明は上記のような事情を考慮してなされたものであり、その目的は、メモリセル部及び周辺回路部の上に形成した層間絶縁膜をCMPで研磨する場合、周辺回路部上の層間絶縁膜を厚く残し且つ層間絶縁膜の平坦性を向上させた半導体装置及びその製造方法を提供することにある。
また、本発明の他の目的は、局所的な段差及び全体的な段差を有する層間絶縁膜をCMPで研磨する場合、全体的な段差の低い側の層間絶縁膜を厚く残し且つ層間絶縁膜の平坦性を向上させた半導体装置及びその製造方法を提供することにある。
また、本発明の他の目的は、局所的な段差及び全体的な段差を有する層間絶縁膜をCMPで研磨する場合、全体的な段差の低い側の層間絶縁膜を厚く残し且つ層間絶縁膜の平坦性を向上させた半導体装置及びその製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板上に第1の素子及び該第1の素子より高さの低い第2の素子を形成する工程と、
前記第1の素子及び前記第2の素子の上に層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記第1の素子上の前記層間絶縁膜の一部を除去する工程と、
前記層間絶縁膜をCMPで研磨することにより、前記第1の素子と前記第2の素子との高さの違いによる該層間絶縁膜の段差を平坦化する工程と、
を具備する。
前記第1の素子及び前記第2の素子の上に層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記第1の素子上の前記層間絶縁膜の一部を除去する工程と、
前記層間絶縁膜をCMPで研磨することにより、前記第1の素子と前記第2の素子との高さの違いによる該層間絶縁膜の段差を平坦化する工程と、
を具備する。
上記半導体装置の製造方法によれば、層間絶縁膜の局所的な段差を局所的段差解消用スラリーによるCMPで研磨して解消している。このため、後の工程で第1の素子上の層間絶縁膜の一部を除去し、層間絶縁膜をCMPで研磨した際、第2の素子上の層間絶縁膜を従来技術に比べて厚く残すことができ、且つ、層間絶縁膜の平坦性を向上させることができる。
また、本発明に係る半導体装置の製造方法においては、前記第1の素子がメモリセル部であり、前記第2の素子が周辺回路部であることも可能である。
本発明に係る半導体装置の製造方法は、半導体基板上にメモリセル及び該メモリセルより高さの低い周辺回路のトランジスタを形成する工程と、
前記メモリセル及び前記周辺回路のトランジスタの上に層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記周辺回路のトランジスタ上の前記層間絶縁膜を覆うレジストパターンを形成し、このレジストパターンをマスクとして前記メモリセル上の前記層間絶縁膜をエッチングする工程と、
前記レジストパターンを除去し、前記層間絶縁膜をCMPで研磨することにより、前記メモリセルと前記トランジスタとの高さの違いによる該層間絶縁膜の段差を平坦化する工程と、
を具備する。
前記メモリセル及び前記周辺回路のトランジスタの上に層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記周辺回路のトランジスタ上の前記層間絶縁膜を覆うレジストパターンを形成し、このレジストパターンをマスクとして前記メモリセル上の前記層間絶縁膜をエッチングする工程と、
前記レジストパターンを除去し、前記層間絶縁膜をCMPで研磨することにより、前記メモリセルと前記トランジスタとの高さの違いによる該層間絶縁膜の段差を平坦化する工程と、
を具備する。
上記半導体装置の製造方法によれば、層間絶縁膜の局所的な段差を局所的段差解消用スラリーによるCMPで研磨して解消している。このため、後の工程でメモリセル上の層間絶縁膜をエッチングした後、層間絶縁膜をCMPで研磨した際、周辺回路のトランジスタ上の層間絶縁膜を従来技術に比べて厚く残すことができ、且つ、層間絶縁膜の平坦性を向上させることができる。
また、本発明に係る半導体装置の製造方法において、前記メモリセルはポリシリコン膜と該ポリシリコン膜上に形成された窒化シリコン膜とを有し、前記トランジスタはポリシリコン膜を有することが好ましい。
また、本発明に係る半導体装置の製造方法において、前記エッチングする工程は、前記窒化シリコン膜が露出しないように前記層間絶縁膜をエッチングする工程であることが好ましい。
また、本発明に係る半導体装置の製造方法において、前記エッチングする工程は、前記窒化シリコン膜が露出しないように前記層間絶縁膜をエッチングする工程であることが好ましい。
また、本発明に係る半導体装置の製造方法において、前記平坦化する工程は、前記窒化シリコン膜をストッパーとしてCMP研磨する工程であることが好ましい。
本発明に係る半導体装置の製造方法は、半導体基板上に局所的な段差及び全体的な段差を有する層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記全体的な段差における高い領域の前記層間絶縁膜の一部を除去する工程と、
前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜における前記全体的な段差を平坦化する工程と、
を具備する。
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記全体的な段差における高い領域の前記層間絶縁膜の一部を除去する工程と、
前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜における前記全体的な段差を平坦化する工程と、
を具備する。
上記半導体装置の製造方法によれば、層間絶縁膜の局所的な段差を局所的段差解消用スラリーによるCMPで研磨して解消している。このため、後の工程で全体的な段差による高い領域の層間絶縁膜の一部を除去した後、層間絶縁膜をCMPで研磨した際、全体的な段差の低い側の層間絶縁膜を厚く残すことができ、且つ、層間絶縁膜の平坦性を向上させることができる。
また、本発明に係る半導体装置の製造方法においては、前記局所的段差解消用スラリーがセリアスラリーであることが好ましい。
また、本発明に係る半導体装置の製造方法においては、前記局所的段差解消用スラリーがセリアスラリーであることが好ましい。
本発明に係る半導体装置は、半導体基板上に形成された第1の素子と、
前記半導体基板上に形成された、前記第1の素子より高さの低い第2の素子と、
前記第1の素子及び前記第2の素子の上に形成された層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記第1の素子上の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記第1の素子と前記第2の素子との高さの違いによる段差を平坦化したものである。
前記半導体基板上に形成された、前記第1の素子より高さの低い第2の素子と、
前記第1の素子及び前記第2の素子の上に形成された層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記第1の素子上の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記第1の素子と前記第2の素子との高さの違いによる段差を平坦化したものである。
本発明に係る半導体装置は、半導体基板上に形成されたメモリセルと、
前記半導体基板上に形成された、前記メモリセルより高さの低い周辺回路のトランジスタと、
前記メモリセル及び前記周辺回路のトランジスタの上に形成された層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記メモリセル上の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記メモリセルと前記トランジスタとの高さの違いによる段差を平坦化したものである。
前記半導体基板上に形成された、前記メモリセルより高さの低い周辺回路のトランジスタと、
前記メモリセル及び前記周辺回路のトランジスタの上に形成された層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記メモリセル上の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記メモリセルと前記トランジスタとの高さの違いによる段差を平坦化したものである。
本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成され、局所的な段差及び全体的な段差を有する層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記全体的な段差における高い領域の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記全体的な段差を平坦化したものである。
前記半導体基板上に形成され、局所的な段差及び全体的な段差を有する層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記全体的な段差における高い領域の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記全体的な段差を平坦化したものである。
以下、図面を参照して本発明の実施の形態について説明する。
図1乃至図6は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。半導体装置の一例としてMONOS型のフラッシュメモリを挙げて説明する。
図1乃至図6は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。半導体装置の一例としてMONOS型のフラッシュメモリを挙げて説明する。
まず、図1(A)に示すように、シリコン基板1の表面にトレンチアイソレーション法によって素子分離領域2,3を形成する。次いで、シリコン基板1の表面に熱酸化法によりゲート絶縁膜4を形成する。次いで、ゲート絶縁膜4の上にゲート電極となるドープトポリシリコン膜5を堆積する。次いで、ドープトポリシリコン膜5の上に窒化シリコン膜(ESN膜)6を形成する。このESN膜6は、後のCMP工程におけるストッパー膜として作用する。
この後、図1(B)に示すように、ESN膜6の上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光、現像することにより、ESN膜6上にはレジストパターンが形成される。このレジストパターンは、周辺回路部20の全てを覆い、さらに、メモリセル部10の一部にまで張り出したパターンである。次いで、このレジストパターンをマスクとしてESN膜6をエッチング加工する。その後、パターニングされたESN膜6をマスクとしてドープトポリシリコン膜5をエッチング加工する。これにより、メモリセル部10では、ドープトポリシリコン膜5がパターニングされてゲート電極5a〜5cとなる。一方、この工程では、周辺回路部20内のドープトポリシリコン膜5はパターニングされない。
次に、図2(A)に示すように、ESN膜5を含む全面上にONO膜7を形成する。ONO膜7は、ESN膜6の上面及び側面、ゲート電極5a〜5cの側面ゲート絶縁膜4上、ドープトポリシリコン膜5の側面を覆うように形成される。ONO膜7は、第1の酸化シリコン膜、窒化シリコン膜及び第2の酸化シリコン膜を順次堆積して形成した積層構造膜である。第1の酸化シリコン膜は例えば熱酸化法、CVD法を用いて成膜し、窒化シリコン膜は例えばCVD法によって成膜し、第2の酸化シリコン膜はCVD法、具体的には高温酸化法(HTO)を用いて成膜することが好ましい。これらの各膜を成膜した後、アニール処理を行い、各膜を緻密化することが好ましい。
この後、図2(B)に示すように、ONO膜7の上にドープトポリシリコン膜8を形成する。次いで、ドープトポリシリコン膜8の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ドープトポリシリコン膜8上にはレジストパターン9が形成される。
次に、図3(A)に示すように、レジストパターン9をマスクとしてドープトポリシリコン膜8を異方性エッチングすることにより、コンタクト導電膜8a、第1及び第2のコントロールゲート8b,8cを形成する。
すなわち、このエッチング工程によって、メモリセル部10の開口部の側面に沿って、サイドウォール状のコントロールゲート8b,8cが形成される。これと同時に、レジストパターン9でマスクされた部分には、コンタクト導電膜8aが形成される。一方、周辺回路部20内に堆積されたドープトポリシリコン膜8は完全に除去される。但し、メモリセル部10と周辺回路部20の境界領域においては、ドープトポリシリコン膜5の一方の端部(メモリセル部10側)の側面に、ドープトポリシリコン膜8がサイドウォール状に残存することになる。その後、レジストパターン9は削除される。
すなわち、このエッチング工程によって、メモリセル部10の開口部の側面に沿って、サイドウォール状のコントロールゲート8b,8cが形成される。これと同時に、レジストパターン9でマスクされた部分には、コンタクト導電膜8aが形成される。一方、周辺回路部20内に堆積されたドープトポリシリコン膜8は完全に除去される。但し、メモリセル部10と周辺回路部20の境界領域においては、ドープトポリシリコン膜5の一方の端部(メモリセル部10側)の側面に、ドープトポリシリコン膜8がサイドウォール状に残存することになる。その後、レジストパターン9は削除される。
この後、図3(B)に示すように、メモリセル部10の全てを覆い、さらに周辺回路部20の一部にまで張り出したレジストパターン11を形成する。次いで、このレジストパターン11をマスクとして周辺回路部20におけるONO膜7及びESN膜6をエッチングして除去する。このエッチング工程によって、境界領域を除く周辺回路部20内のESN膜6は全て除去される。
次に、図4(A)に示すように、レジストパターン11を除去した後、ONO膜7及びドープトポリシリコン膜5を含む全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ONO膜7及びドープトポリシリコン膜5の上にレジストパターン12が形成される。レジストパターン12は、メモリセル部10の全てと周辺回路部20内の所定の部分とを覆うように形成される。次いで、このレジストパターン12及びESN膜6をマスクとしてドープトポリシリコン膜5をエッチングすることにより、周辺回路部20におけるシリコン基板1上にはゲート絶縁膜4を介してドープトポリシリコン膜からなるゲート電極5e及び境界部5dが形成される。
次いで、ゲート電極5eをマスクとしてシリコン基板1にN型不純物をドーピングすることにより、周辺回路部20においてソース領域及びドレイン領域のエクステンション層13,14が形成される。
この後、図4(B)に示すように、レジストパターン12を除去した後、メモリセル部10及び周辺回路部20において酸化シリコン又は窒化酸化シリコンなどの絶縁膜15を全面上に形成する。次いで、
この後、図4(B)に示すように、レジストパターン12を除去した後、メモリセル部10及び周辺回路部20において酸化シリコン又は窒化酸化シリコンなどの絶縁膜15を全面上に形成する。次いで、
次に、図5(A)に示すように、絶縁膜15を全面的に異方性エッチングすることにより、周辺回路部20においてゲート電極5eの両側面にサイドウォール絶縁膜15aが形成される。これと共に、境界部5dの周辺回路部20側の側面にサイドウォール絶縁膜15bが形成される。また、コントロールゲート8b,8c上には絶縁膜15cが残存する。また、コンタクト導電膜8aを覆うコンタクト絶縁膜15dが形成される。さらに、このエッチングによって、後の工程でシリサイド膜が形成される領域に堆積された絶縁膜は除去され、シリコン基板が露出する。
次いで、N型不純物をイオン注入することにより、シリコン基板1内にメモリセル部10のソース領域とドレイン領域を構成する不純物層16,17及び周辺回路部20のソース領域とドレイン領域を構成する不純物層18,19を形成する。
次いで、シリサイド形成用の金属を全面上に堆積させる。シリサイド形成用の金属とは、例えば、チタンやコバルトである。その後、不純物層16〜19とゲート電極5eとの上に形成された金属をシリサイド化反応させることにより、不純物層16,17の上面にシリサイド層21,22を形成させ、不純物層18,19の上面にシリサイド層23,24を形成させ、ゲート電極5eの上面にシリサイド層25を形成させる。従って、このシリサイド工程によって、周辺回路部20のMOSトランジスタ26は、ゲート電極5eとソース及びドレイン領域18,19とが共に自己整合的にシリサイド化される。また、同一のシリサイド工程によって、メモリセル部10のメモリセル27は、ソース領域及びドレイン領域の表面が自己整合的にシリサイド化される。
この後、メモリセル部10及び周辺回路部20の全面上に酸化シリコン又は窒化酸化シリコンなどの層間絶縁膜28を高密度プラズマCVD法により80nm程度堆積させる。このとき、ESN膜6及びゲート電極5eなどによってシリコン基板の表面に凹凸が形成されているため、層間絶縁膜28の表面にも局所的に段差が形成される。また、周辺回路部20のゲート電極5eの高さがメモリセル部10のESN膜6の高さに比べて低いため、それに応じた段差が層間絶縁膜28の表面に形成される。
次に、図5(B)に示すように、層間絶縁膜28の表面の局所的な段差(ローカル段差)を解消するために、セリアスラリーを用いたCMPにより層間絶縁膜28を研磨する。セリアスラリーは段差解消性の高いスラリーであるため、これを用いてCMPで研磨するとローカル段差を解消することができる。
上記の研磨は、図7に示すCMP装置110を用いて行われる。このCMP装置110は次のような構造となっている。
図7に示すように、CMP装置110は円盤形状のターンテーブル111を有しており、このターンテーブル111の下面には回転軸を介して回転モータ(図示せず)が配置されている。ターンテーブル111は、通常は中心軸124の回りに回転するようになっている。ターンテーブル111の上面上には研磨クロス113が張り付けられている。この研磨クロス113は裏張り層120及びカバー層122を有する。ターンテーブル111の上方にはウエハ保持手段としての研磨ヘッド117が配置されており、この研磨ヘッド117の上部には回転軸118を介して回転モータ(図示せず)が配置されている。研磨ヘッド117は中心軸126の回りに回転するようになっている。回転軸118はアーム128を介して保持されている。また、ターンテーブル111の上方にはスラリー(図示せず)を吐出するノズル(図示せず)が配置されている。
図7に示すように、CMP装置110は円盤形状のターンテーブル111を有しており、このターンテーブル111の下面には回転軸を介して回転モータ(図示せず)が配置されている。ターンテーブル111は、通常は中心軸124の回りに回転するようになっている。ターンテーブル111の上面上には研磨クロス113が張り付けられている。この研磨クロス113は裏張り層120及びカバー層122を有する。ターンテーブル111の上方にはウエハ保持手段としての研磨ヘッド117が配置されており、この研磨ヘッド117の上部には回転軸118を介して回転モータ(図示せず)が配置されている。研磨ヘッド117は中心軸126の回りに回転するようになっている。回転軸118はアーム128を介して保持されている。また、ターンテーブル111の上方にはスラリー(図示せず)を吐出するノズル(図示せず)が配置されている。
上記CMP装置110において被研磨基板としてのウエハ(シリコン基板)1を研磨する場合、まず、ウエハ1の裏面を研磨ヘッド117の下部に真空吸着すし、回転モータによってターンテーブル111を図7に示す矢印の方向に回転させ、ノズルからセリアスラリーを吐出し、そのセリアスラリーを研磨クロス113の中央付近に滴下する。次に、回転モータによって研磨ヘッド117を中心軸126の回りに回転させ、ウエハ1の表面(研磨面)を研磨クロス113に押圧し、さらに研磨ヘッド117によってウエハの裏面にエアー圧をかけて押圧してウエハ1上の層間絶縁膜28を研磨する。そして、ローカル段差(初期段差)を解消すると研磨を停止する。これにより、図5(B)に示すように、ローカル段差を解消した層間絶縁膜28を得ることができる。但し、層間絶縁膜28の全体的な段差については残されている。尚、本実施の形態では、ローカル段差を解消するスラリーとしてセリアスラリーを用いているが、ローカル段差を解消できるスラリーであれば、セリアスラリー以外のスラリーを用いることも可能である。
この後、図6(A)に示すように、メモリセル部10の層間絶縁膜28をリバースエッチングする。すなわち、層間絶縁膜28の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜28の上にはレジストパターン29が形成される。このレジストパターン29は周辺回路部20を覆うように形成されている。次いで、このレジストパターン29をマスクとして層間絶縁膜28をエッチングする。この際、メモリセル部10のESN膜6の上に層間絶縁膜28が僅かに残る程度でエッチングを停止する。
次に、図6(B)に示すように、レジストパターン29を除去した後、図7に示すCMP装置を用いてコロイダルシリカのスラリーを用いたCMPにより層間絶縁膜28を研磨する。この際、ESN膜6はストッパーとして作用し、ESN膜6が露出した時に研磨を終了させる。層間絶縁膜28にリバースエッチングを行っているため、周辺回路部20の層間絶縁膜28が必要以上に研磨されることがなく、周辺回路部20のMOSトランジスタ26の上に層間絶縁膜28を十分に厚く残すことができると共に層間絶縁膜28の平坦性を向上させることができる。
上記実施の形態によれば、メモリセル部10及び周辺回路部20に層間絶縁膜28を形成し、この層間絶縁膜28のローカル段差をセリアスラリーによるCMPで研磨して解消している。このため、後の工程でメモリセル部10の層間絶縁膜28をリバースエッチングし、層間絶縁膜28をCMPで研磨した際、周辺回路部20上の層間絶縁膜28を従来技術に比べて厚く残すことができ、且つ、層間絶縁膜28の平坦性を向上させることができる。
また、本実施の形態では、層間絶縁膜28のローカル段差をセリアスラリーによるCMPで研磨して解消し、メモリセル部10の層間絶縁膜28をリバースエッチングし、層間絶縁膜28をCMPで研磨するため、CMPの研磨マージンを広げることができる。その結果、量産向きの流動が可能となる。
尚、本発明は上述した実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態では、メモリセル部10及び周辺回路部20を有する半導体装置に本発明を適用しているが、メモリセル部10及び周辺回路部20に限定されるものではなく、高さの異なる素子を有する半導体装置、即ち第1の素子及び該第1の素子より高さの低い第2の素子を有する半導体装置に本発明を適用することも可能であし、また、局所的な段差及び全体的な段差を有する層間絶縁膜を備えた半導体装置に本発明を適用することも可能である。
1…シリコン基板(ウエハ)、2,3…素子分離領域、4…ゲート絶縁膜、5…ドープトポリシリコン膜、5a〜5c,5e…ゲート電極、5d…境界部、6…窒化シリコン膜(ESN膜)、7…ONO膜、8…ドープトポリシリコン膜、8a…コンタクト導電膜、8b,8c…第1及び第2のコントロールゲート、9…レジストパターン、10…メモリセル部、11,12…レジストパターン、13,14…ソース領域及びドレイン領域、15…絶縁膜、16〜19…不純物層、20…周辺回路部、21〜25…シリサイド層、26…周辺回路部のMOSトランジスタ、27…メモリセル、28…層間絶縁膜、29…レジストパターン、110…CMP装置、111…ターンテーブル、113…研磨クロス、117…研磨ヘッド、118…回転軸、120…裏張り層、122…カバー層、124…回転軸、126…回転軸、128…アーム
Claims (11)
- 半導体基板上に第1の素子及び該第1の素子より高さの低い第2の素子を形成する工程と、
前記第1の素子及び前記第2の素子の上に層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記第1の素子上の前記層間絶縁膜の一部を除去する工程と、
前記層間絶縁膜をCMPで研磨することにより、前記第1の素子と前記第2の素子との高さの違いによる該層間絶縁膜の段差を平坦化する工程と、
を具備する半導体装置の製造方法。 - 前記第1の素子がメモリセル部であり、前記第2の素子が周辺回路部である請求項1に記載の半導体装置の製造方法。
- 半導体基板上にメモリセル及び該メモリセルより高さの低い周辺回路のトランジスタを形成する工程と、
前記メモリセル及び前記周辺回路のトランジスタの上に層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記周辺回路のトランジスタ上の前記層間絶縁膜を覆うレジストパターンを形成し、このレジストパターンをマスクとして前記メモリセル上の前記層間絶縁膜をエッチングする工程と、
前記レジストパターンを除去し、前記層間絶縁膜をCMPで研磨することにより、前記メモリセルと前記トランジスタとの高さの違いによる該層間絶縁膜の段差を平坦化する工程と、
を具備する半導体装置の製造方法。 - 前記メモリセルはポリシリコン膜と該ポリシリコン膜上に形成された窒化シリコン膜とを有し、前記トランジスタはポリシリコン膜を有する請求項3に記載の半導体装置の製造方法。
- 前記エッチングする工程は、前記窒化シリコン膜が露出しないように前記層間絶縁膜をエッチングする工程である請求項4に記載の半導体装置の製造方法。
- 前記平坦化する工程は、前記窒化シリコン膜をストッパーとしてCMP研磨する工程である請求項4又は5に記載の半導体装置の製造方法。
- 半導体基板上に局所的な段差及び全体的な段差を有する層間絶縁膜を形成する工程と、
局所的段差解消用スラリーを用いて前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜の局所的な段差を解消する工程と、
前記全体的な段差における高い領域の前記層間絶縁膜の一部を除去する工程と、
前記層間絶縁膜をCMPで研磨することにより、該層間絶縁膜における前記全体的な段差を平坦化する工程と、
を具備する半導体装置の製造方法。 - 前記局所的段差解消用スラリーがセリアスラリーである請求項1乃至7のうちのいずれか一項に記載の半導体装置の製造方法。
- 半導体基板上に形成された第1の素子と、
前記半導体基板上に形成された、前記第1の素子より高さの低い第2の素子と、
前記第1の素子及び前記第2の素子の上に形成された層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記第1の素子上の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記第1の素子と前記第2の素子との高さの違いによる段差を平坦化したものである半導体装置。 - 半導体基板上に形成されたメモリセルと、
前記半導体基板上に形成された、前記メモリセルより高さの低い周辺回路のトランジスタと、
前記メモリセル及び前記周辺回路のトランジスタの上に形成された層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記メモリセル上の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記メモリセルと前記トランジスタとの高さの違いによる段差を平坦化したものである半導体装置。 - 半導体基板と、
前記半導体基板上に形成され、局所的な段差及び全体的な段差を有する層間絶縁膜と、
を具備する半導体装置であって、
前記層間絶縁膜は、局所的段差解消用スラリーを用いてCMPで研磨して局所的な段差を解消し、前記全体的な段差における高い領域の前記層間絶縁膜の一部を除去し、前記層間絶縁膜をCMPで研磨して前記全体的な段差を平坦化したものである半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003294206A JP2005064314A (ja) | 2003-08-18 | 2003-08-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003294206A JP2005064314A (ja) | 2003-08-18 | 2003-08-18 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064314A true JP2005064314A (ja) | 2005-03-10 |
Family
ID=34370832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003294206A Withdrawn JP2005064314A (ja) | 2003-08-18 | 2003-08-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064314A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211162A (ja) * | 2007-02-01 | 2008-09-11 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
US7534678B2 (en) | 2007-03-27 | 2009-05-19 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby |
US7781276B2 (en) | 2006-11-16 | 2010-08-24 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuits that utilize insulating layers with high stress characteristics to improve NMOS and PMOS transistor carrier mobilities |
US7785951B2 (en) | 2006-09-28 | 2010-08-31 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having tensile and compressive stress layers therein and devices formed thereby |
US7825027B2 (en) | 2007-11-26 | 2010-11-02 | Seiko Epson Corporation | Method for manufacturing memory device |
US7902082B2 (en) | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
US7923365B2 (en) | 2007-10-17 | 2011-04-12 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon |
-
2003
- 2003-08-18 JP JP2003294206A patent/JP2005064314A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7785951B2 (en) | 2006-09-28 | 2010-08-31 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having tensile and compressive stress layers therein and devices formed thereby |
US7781276B2 (en) | 2006-11-16 | 2010-08-24 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuits that utilize insulating layers with high stress characteristics to improve NMOS and PMOS transistor carrier mobilities |
JP2008211162A (ja) * | 2007-02-01 | 2008-09-11 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
US7534678B2 (en) | 2007-03-27 | 2009-05-19 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby |
US7800134B2 (en) | 2007-03-27 | 2010-09-21 | Samsung Electronics Co., Ltd. | CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein |
US7902082B2 (en) | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
US7923365B2 (en) | 2007-10-17 | 2011-04-12 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon |
US7825027B2 (en) | 2007-11-26 | 2010-11-02 | Seiko Epson Corporation | Method for manufacturing memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
US7166506B2 (en) | Poly open polish process | |
JPH1116877A (ja) | 半導体素子の形成方法 | |
JP3340333B2 (ja) | 半導体装置及びその製造方法 | |
JP3556437B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2000058637A (ja) | 半導体基板に浅いトレンチ絶縁構造を形成する方法 | |
KR100281892B1 (ko) | 광역평탄화된반도체장치의제조방법 | |
WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
US6723655B2 (en) | Methods for fabricating a semiconductor device | |
US20020048884A1 (en) | Vertical source/drain contact semiconductor | |
JPH10214809A (ja) | 半導体装置の製造方法 | |
JP2005064314A (ja) | 半導体装置及びその製造方法 | |
US6265325B1 (en) | Method for fabricating dual gate dielectric layers | |
US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
US7906418B2 (en) | Semiconductor device having substantially planar contacts and body | |
JP2009295649A (ja) | 半導体装置の製造方法 | |
US6238997B1 (en) | Method of fabricating shallow trench isolation | |
US6569747B1 (en) | Methods for trench isolation with reduced step height | |
US6087262A (en) | Method for manufacturing shallow trench isolation structure | |
US8288280B2 (en) | Conductor removal process | |
JP2848481B2 (ja) | 半導体装置の製造方法 | |
US6303461B1 (en) | Method for fabricating a shallow trench isolation structure | |
JPH0621054A (ja) | 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法 | |
JP2006196512A (ja) | 半導体装置の製造方法 | |
JP2007019428A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |