JP3451020B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3451020B2 JP3451020B2 JP23717198A JP23717198A JP3451020B2 JP 3451020 B2 JP3451020 B2 JP 3451020B2 JP 23717198 A JP23717198 A JP 23717198A JP 23717198 A JP23717198 A JP 23717198A JP 3451020 B2 JP3451020 B2 JP 3451020B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- heat dissipation
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、更に詳細には半導体素子の電極端子が形成さ
れたアクティブ面が封止された封止樹脂の表面に、一面
側が露出する金属製の放熱部が設けられて成る半導体装
置の製造方法に関する。
法に関し、更に詳細には半導体素子の電極端子が形成さ
れたアクティブ面が封止された封止樹脂の表面に、一面
側が露出する金属製の放熱部が設けられて成る半導体装
置の製造方法に関する。
【0002】
【従来の技術】半導体装置には、半導体素子と実質的に
同一サイズに形成されたCSP(ChipSize Package) が
ある。このCSPは、図7に示す様に、半導体素子10
0の電極端子102が形成された一面側にエラストマー
層104が接合されており、エラストマー層104上に
引き回された再配線パターン106によって、電極端子
102と外部接続端子108とが電気的に接続されてい
る。但し、再配線パターン106の電極端子102側の
部分は、エラストマー層104から延出されてS字状に
曲折されていると共に、封止樹脂110によって封止さ
れている。かかるCSPには、その放熱性を向上すべ
く、図7に示す様に、封止樹脂110から露出する半導
体素子100の他端面側に、金属製の放熱板112が接
着されることがある。
同一サイズに形成されたCSP(ChipSize Package) が
ある。このCSPは、図7に示す様に、半導体素子10
0の電極端子102が形成された一面側にエラストマー
層104が接合されており、エラストマー層104上に
引き回された再配線パターン106によって、電極端子
102と外部接続端子108とが電気的に接続されてい
る。但し、再配線パターン106の電極端子102側の
部分は、エラストマー層104から延出されてS字状に
曲折されていると共に、封止樹脂110によって封止さ
れている。かかるCSPには、その放熱性を向上すべ
く、図7に示す様に、封止樹脂110から露出する半導
体素子100の他端面側に、金属製の放熱板112が接
着されることがある。
【0003】
【発明が解決しようとする課題】図7に示すCSPは、
金属製の放熱板112が半導体素子100に接着されて
いないCSPに比較して放熱性は向上される。ところ
で、一般的に、半導体素子においては、電極端子が形成
されている一面側は回路パターン等が形成されているア
クティブ面である。このため、半導体素子での発熱は主
として電極端子が形成されているアクティブ面でなされ
る。一方、図7に示すCSPでは、半導体素子100の
アクティブ面で発生した熱は、主として半導体素子10
0を伝熱して放熱板112から放熱される。しかしなが
ら、半導体素子100を形成するシリコンは、銅等の金
属に比較して熱伝導性が劣るものである。しかも、CS
Pは、放熱板112も通常の半導体装置よりも小面積と
なるため、放熱効率も低下することが懸念される。この
ため、CSPを含む半導体装置において、半導体素子の
アクティブ面で発生した熱が半導体装置内に蓄積され易
く、半導体素子の誤動作等の原因となるおそれがある。
そこで、本発明の課題は、半導体素子のアクティブ面で
発生した熱を迅速に放熱し得る半導体装置の製造方法を
提供することにある。
金属製の放熱板112が半導体素子100に接着されて
いないCSPに比較して放熱性は向上される。ところ
で、一般的に、半導体素子においては、電極端子が形成
されている一面側は回路パターン等が形成されているア
クティブ面である。このため、半導体素子での発熱は主
として電極端子が形成されているアクティブ面でなされ
る。一方、図7に示すCSPでは、半導体素子100の
アクティブ面で発生した熱は、主として半導体素子10
0を伝熱して放熱板112から放熱される。しかしなが
ら、半導体素子100を形成するシリコンは、銅等の金
属に比較して熱伝導性が劣るものである。しかも、CS
Pは、放熱板112も通常の半導体装置よりも小面積と
なるため、放熱効率も低下することが懸念される。この
ため、CSPを含む半導体装置において、半導体素子の
アクティブ面で発生した熱が半導体装置内に蓄積され易
く、半導体素子の誤動作等の原因となるおそれがある。
そこで、本発明の課題は、半導体素子のアクティブ面で
発生した熱を迅速に放熱し得る半導体装置の製造方法を
提供することにある。
【0004】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく検討を重ねた結果、半導体素子のアクティ
ブ面を覆うパッシベイション膜に、封止樹脂の表面に一
面側が露出する金属製の放熱部を直接接合することによ
って、半導体装置の放熱性を向上できることを見出し、
本発明に到達した。すなわち、本発明は、半導体素子の
電極端子が形成されたアクティブ面が封止された封止樹
脂の表面に、一面側が露出する金属製の放熱部が設けら
れて成る半導体装置を製造する際に、該半導体素子のア
クティブ面の表面を覆うパッシベイション膜上に、前記
パッシベイション膜を覆う金属層を形成した後、前記金
属層を給電層とする電解めっきによって前記パッシベイ
ション膜に直接接合された放熱部を形成し、次いで、前
記金属層にエッチングを施して前記放熱部を電気的に絶
縁した後、前記放熱部の一面側が封止樹脂の表面に露出
するように、前記半導体素子を樹脂封止することを特徴
とする半導体装置の製造方法でもある。かかる本発明に
おいて、金属層を給電層とする電解めっきによって、前
記金属層上に再配線パターンに倣ってパターン用金属層
を形成した後、外部接続端子を端面に接合する柱状ポス
トと放熱部とを形成し、次いで、前記金属層にエッチン
グを施して前記放熱部を電気的に絶縁すると共に、半導
体素子の電極端子と前記柱状ポストとを電気的に接続す
る再配線パターンを形成することによって、放熱部と柱
状ポストとを同時に形成できる。
を解決すべく検討を重ねた結果、半導体素子のアクティ
ブ面を覆うパッシベイション膜に、封止樹脂の表面に一
面側が露出する金属製の放熱部を直接接合することによ
って、半導体装置の放熱性を向上できることを見出し、
本発明に到達した。すなわち、本発明は、半導体素子の
電極端子が形成されたアクティブ面が封止された封止樹
脂の表面に、一面側が露出する金属製の放熱部が設けら
れて成る半導体装置を製造する際に、該半導体素子のア
クティブ面の表面を覆うパッシベイション膜上に、前記
パッシベイション膜を覆う金属層を形成した後、前記金
属層を給電層とする電解めっきによって前記パッシベイ
ション膜に直接接合された放熱部を形成し、次いで、前
記金属層にエッチングを施して前記放熱部を電気的に絶
縁した後、前記放熱部の一面側が封止樹脂の表面に露出
するように、前記半導体素子を樹脂封止することを特徴
とする半導体装置の製造方法でもある。かかる本発明に
おいて、金属層を給電層とする電解めっきによって、前
記金属層上に再配線パターンに倣ってパターン用金属層
を形成した後、外部接続端子を端面に接合する柱状ポス
トと放熱部とを形成し、次いで、前記金属層にエッチン
グを施して前記放熱部を電気的に絶縁すると共に、半導
体素子の電極端子と前記柱状ポストとを電気的に接続す
る再配線パターンを形成することによって、放熱部と柱
状ポストとを同時に形成できる。
【0005】本発明によって得られた半導体装置では、
封止樹脂の表面に一面側が露出する金属製の放熱部の他
面側が、半導体素子のアクティブ面を覆うパッシベイシ
ョン膜に直接接合されている。このため、半導体素子の
アクティブ面で発生した熱の多くは、シリコンから成る
半導体素子よりも熱伝導性に優れている金属製の放熱部
から放熱することができる。その結果、本発明によって
得られた半導体装置によれば、従来の半導体装置の如
く、半導体素子の一面側であるアクティブ面で発生した
熱を半導体素子の他面側で放熱する場合に比較して、半
導体素子のアクティブ面で発生した熱を迅速に放熱でき
る。
封止樹脂の表面に一面側が露出する金属製の放熱部の他
面側が、半導体素子のアクティブ面を覆うパッシベイシ
ョン膜に直接接合されている。このため、半導体素子の
アクティブ面で発生した熱の多くは、シリコンから成る
半導体素子よりも熱伝導性に優れている金属製の放熱部
から放熱することができる。その結果、本発明によって
得られた半導体装置によれば、従来の半導体装置の如
く、半導体素子の一面側であるアクティブ面で発生した
熱を半導体素子の他面側で放熱する場合に比較して、半
導体素子のアクティブ面で発生した熱を迅速に放熱でき
る。
【0006】
【発明の実施の形態】本発明によって得られる半導体装
置の一例を図1に示す。図1は、半導体素子10と同一
サイズの半導体装置(CSP)であって、半導体素子1
0には、電極端子12、12・・が形成されたアクティ
ブ面を実質的に覆うパッシベイション膜(図示せず)が
形成されている。このパッシベイション膜上には、銅か
ら成る放熱部14と外部接続用端子部16とが形成され
ている。かかる放熱部14は、半導体素子の電極端子1
2等を封止する封止樹脂18の表面に一面側が露出して
いると共に、他端面側がパッシベイション膜に直接接合
されている。また、外部接続用端子部16は、半導体素
子10の電極端子12から延出して形成された再配線パ
ターン20に接続されている金属製の柱状ポスト22
と、柱状ポスト22の端面に接合されているはんだボー
ル等の外部接続端子24とから形成されている。更に、
半導体素子10のアクティブ面を覆うパッシベイション
膜と半導体素子10の電極端子12から延出して形成さ
れた再配線パターン20との間には、電極端子12、1
2と対応する部分及び放熱部14が形成された部分を除
いて樹脂製の保護膜26が形成されている。
置の一例を図1に示す。図1は、半導体素子10と同一
サイズの半導体装置(CSP)であって、半導体素子1
0には、電極端子12、12・・が形成されたアクティ
ブ面を実質的に覆うパッシベイション膜(図示せず)が
形成されている。このパッシベイション膜上には、銅か
ら成る放熱部14と外部接続用端子部16とが形成され
ている。かかる放熱部14は、半導体素子の電極端子1
2等を封止する封止樹脂18の表面に一面側が露出して
いると共に、他端面側がパッシベイション膜に直接接合
されている。また、外部接続用端子部16は、半導体素
子10の電極端子12から延出して形成された再配線パ
ターン20に接続されている金属製の柱状ポスト22
と、柱状ポスト22の端面に接合されているはんだボー
ル等の外部接続端子24とから形成されている。更に、
半導体素子10のアクティブ面を覆うパッシベイション
膜と半導体素子10の電極端子12から延出して形成さ
れた再配線パターン20との間には、電極端子12、1
2と対応する部分及び放熱部14が形成された部分を除
いて樹脂製の保護膜26が形成されている。
【0007】図1に示すCSPでは、シリコンから成る
半導体素子10は、銅から成る放熱部14よりも熱伝導
性に劣るため、半導体素子10のアクティブ面で発生し
た熱の殆どは、アクティブ面直近のパッシベイション膜
に接合されている熱伝導性に優れている銅製の放熱部1
4から放熱される。この様に、図1のCSPは、図7に
示すCSPの如く、半導体素子のアクティブ面で発生し
た熱が、その反対側面まで伝熱することを要しないた
め、図7に示すCSPに比較して放熱性を良好にでき
る。ここで、図1に示すCSPは、はんだボール等の外
部接続端子24によって実装基板に実装されるが、放熱
部14の放熱性を確保すべく、実装基板と封止樹脂18
との間をアンダーフィル材等で充填しないことが好まし
い。
半導体素子10は、銅から成る放熱部14よりも熱伝導
性に劣るため、半導体素子10のアクティブ面で発生し
た熱の殆どは、アクティブ面直近のパッシベイション膜
に接合されている熱伝導性に優れている銅製の放熱部1
4から放熱される。この様に、図1のCSPは、図7に
示すCSPの如く、半導体素子のアクティブ面で発生し
た熱が、その反対側面まで伝熱することを要しないた
め、図7に示すCSPに比較して放熱性を良好にでき
る。ここで、図1に示すCSPは、はんだボール等の外
部接続端子24によって実装基板に実装されるが、放熱
部14の放熱性を確保すべく、実装基板と封止樹脂18
との間をアンダーフィル材等で充填しないことが好まし
い。
【0008】かかる図1に示すCSPは、図2に示す製
造方法で製造できる。先ず、半導体素子10の電極端子
12等を除きアクティブ面を覆うパッシベイション膜上
に、ポリイミドから成る保護膜26を形成する〔図2
(a)〕。但し、保護膜26は、電極端子12と対応す
る部分28及び放熱部14を形成する部分30は除かれ
ている。次いで、保護膜26等が形成された半導体素子
10のアクティブ面側には、全面に亘って金属層32を
形成する〔図2(b)〕。かかる金属層32は、薄膜状
のクロム層をスパッタして形成した後、更に薄膜状の銅
層をスパッタして形成した二層の薄膜状金属層である。
更に、金属層32上に塗布して形成したレジスト34
に、形成する再配線パターン20に倣ってパターニング
を施し、底面に金属層32が露出する凹部33を形成し
た後、金属層32を給電層とする電解めっきを施し、金
属層32上に銅等の金属層21を形成する。〔図2
(c)〕。その後、レジスト34を剥離して新たなレジ
スト23を塗布し、放熱部12を形成する部分及び柱状
ポスト22を形成する部分に、底面に金属層32又は金
属層21が露出する凹部36、38を形成する。更に、
金属層32を給電層とする電解めっきによって、凹部3
6、38に銅を積層(充填)して放熱部14及び柱状ポ
スト22を形成する〔図2(d)〕。
造方法で製造できる。先ず、半導体素子10の電極端子
12等を除きアクティブ面を覆うパッシベイション膜上
に、ポリイミドから成る保護膜26を形成する〔図2
(a)〕。但し、保護膜26は、電極端子12と対応す
る部分28及び放熱部14を形成する部分30は除かれ
ている。次いで、保護膜26等が形成された半導体素子
10のアクティブ面側には、全面に亘って金属層32を
形成する〔図2(b)〕。かかる金属層32は、薄膜状
のクロム層をスパッタして形成した後、更に薄膜状の銅
層をスパッタして形成した二層の薄膜状金属層である。
更に、金属層32上に塗布して形成したレジスト34
に、形成する再配線パターン20に倣ってパターニング
を施し、底面に金属層32が露出する凹部33を形成し
た後、金属層32を給電層とする電解めっきを施し、金
属層32上に銅等の金属層21を形成する。〔図2
(c)〕。その後、レジスト34を剥離して新たなレジ
スト23を塗布し、放熱部12を形成する部分及び柱状
ポスト22を形成する部分に、底面に金属層32又は金
属層21が露出する凹部36、38を形成する。更に、
金属層32を給電層とする電解めっきによって、凹部3
6、38に銅を積層(充填)して放熱部14及び柱状ポ
スト22を形成する〔図2(d)〕。
【0009】かかる放熱部14及び柱状ポスト22を形
成した後、レジスト23を剥離してから放熱部14や再
配線パターン20に倣って形成された金属層21の周囲
の金属層32をエッチングによって除去し、放熱部14
を絶縁すると共に、再配線パターン20を形成する〔図
2(e)〕。この金属層32をエッチングによって除去
する際に、金属層32は薄膜状のクロム層上に薄膜状の
銅層が形成されているものであるため、薄膜状の銅層を
エッチングによって除去した後、薄膜状のクロム層をエ
ッチングによって除去する。ここで、金属層32を形成
する薄膜状の銅層をエッチングによって除去する際、再
配線パターン20等を形成する銅層も同時にエッチング
されるが、金属層32を形成する薄膜状の銅層は、再配
線パターン20等を形成する銅層に比較して極めて薄い
ため、再配線パターン20等が断線することはない。ま
た、金属層32を形成する薄膜状のクロム層をエッチン
グする際には、銅をエッチングしないエッチング液を用
いてエッチングを行うことによって、再配線パターン2
0等を形成する銅層に更なるエッチングを施すことを防
止できる。
成した後、レジスト23を剥離してから放熱部14や再
配線パターン20に倣って形成された金属層21の周囲
の金属層32をエッチングによって除去し、放熱部14
を絶縁すると共に、再配線パターン20を形成する〔図
2(e)〕。この金属層32をエッチングによって除去
する際に、金属層32は薄膜状のクロム層上に薄膜状の
銅層が形成されているものであるため、薄膜状の銅層を
エッチングによって除去した後、薄膜状のクロム層をエ
ッチングによって除去する。ここで、金属層32を形成
する薄膜状の銅層をエッチングによって除去する際、再
配線パターン20等を形成する銅層も同時にエッチング
されるが、金属層32を形成する薄膜状の銅層は、再配
線パターン20等を形成する銅層に比較して極めて薄い
ため、再配線パターン20等が断線することはない。ま
た、金属層32を形成する薄膜状のクロム層をエッチン
グする際には、銅をエッチングしないエッチング液を用
いてエッチングを行うことによって、再配線パターン2
0等を形成する銅層に更なるエッチングを施すことを防
止できる。
【0010】この再配線パターン20は、電極端子12
と柱状ポスト22とを電気的に接続しており、封止樹脂
18によってモールドされる〔図2(f)〕。このモー
ルドの際に、封止樹脂18の表面に放熱部14及び柱状
ポスト22の一面側を露出させる。この様なモールドに
おいては、半導体素子10等を金型内にインサートして
モールドするため、金型等による半導体素子10等に対
する衝撃を保護膜26によって緩和することができる。
その後、封止樹脂18の表面に露出している柱状ポスト
22の一面側に、はんだボール等の外部接続端子24を
接合することによって、図1に示すCSPを得ることが
できる。尚、図2においては、ウェハーから個片に切断
された半導体素子10を用いてCSPを形成している
が、ウェハーの各半導体素子部分に放熱部14及び柱状
ポスト22等を造り込みモールドした後、ダイシングし
て個々のCSPに分割してもよい。
と柱状ポスト22とを電気的に接続しており、封止樹脂
18によってモールドされる〔図2(f)〕。このモー
ルドの際に、封止樹脂18の表面に放熱部14及び柱状
ポスト22の一面側を露出させる。この様なモールドに
おいては、半導体素子10等を金型内にインサートして
モールドするため、金型等による半導体素子10等に対
する衝撃を保護膜26によって緩和することができる。
その後、封止樹脂18の表面に露出している柱状ポスト
22の一面側に、はんだボール等の外部接続端子24を
接合することによって、図1に示すCSPを得ることが
できる。尚、図2においては、ウェハーから個片に切断
された半導体素子10を用いてCSPを形成している
が、ウェハーの各半導体素子部分に放熱部14及び柱状
ポスト22等を造り込みモールドした後、ダイシングし
て個々のCSPに分割してもよい。
【0011】図2においては、放熱部14と柱状ポスト
22とを同一金属で形成したが、両者は別金属であって
もよい。この場合、放熱部14と柱状ポスト22とを別
々に形成することが必要となる。例えば、図2(c)の
工程において、金属層32上に、形成する再配線パター
ン20に倣った銅等の金属層21を形成した後、図3
(a)に示す様に、塗布したレジスト34に柱状ポスト
22、22を形成する部分のみに、底面に金属層21が
露出する凹部38、38を形成する。更に、金属層32
を給電層とする電解めっきによって、柱状ポスト22、
22のみを形成する。次いで、レジスト34を除去した
後、形成した柱状ポスト22、22を覆うようにレジス
ト35を塗布し、このレジスト35に放熱部14のみが
形成される凹部36を形成する。この凹部36の底面に
は金属層32が露出する。かかる金属層32を給電層と
する電解めっきによって、図3(b)に示す様に、放熱
部14のみを形成する。その後、レジスト35を剥離し
てから放熱部14や再配線パターン20に倣って形成さ
れた金属層21の周囲の金属層32をエッチングによっ
て除去し、放熱部14を絶縁すると共に、再配線パター
ン20を形成する図2(e)に示す以降の工程を経由す
ることによって所定のCSPを得ることができる。
22とを同一金属で形成したが、両者は別金属であって
もよい。この場合、放熱部14と柱状ポスト22とを別
々に形成することが必要となる。例えば、図2(c)の
工程において、金属層32上に、形成する再配線パター
ン20に倣った銅等の金属層21を形成した後、図3
(a)に示す様に、塗布したレジスト34に柱状ポスト
22、22を形成する部分のみに、底面に金属層21が
露出する凹部38、38を形成する。更に、金属層32
を給電層とする電解めっきによって、柱状ポスト22、
22のみを形成する。次いで、レジスト34を除去した
後、形成した柱状ポスト22、22を覆うようにレジス
ト35を塗布し、このレジスト35に放熱部14のみが
形成される凹部36を形成する。この凹部36の底面に
は金属層32が露出する。かかる金属層32を給電層と
する電解めっきによって、図3(b)に示す様に、放熱
部14のみを形成する。その後、レジスト35を剥離し
てから放熱部14や再配線パターン20に倣って形成さ
れた金属層21の周囲の金属層32をエッチングによっ
て除去し、放熱部14を絶縁すると共に、再配線パター
ン20を形成する図2(e)に示す以降の工程を経由す
ることによって所定のCSPを得ることができる。
【0012】かかる図3(a)(b)の工程を経由して
得られたCSPは、放熱部14と柱状ポスト22とを異
なる金属で形成できるため、例えば放熱部14を銅によ
って形成すると共に、柱状ポスト22をはんだによって
形成することによって、柱状ポスト22の端面にはんだ
ボール等の外部接続端子24を接合しなくてもよい場合
がある。また、放熱部14と柱状ポスト22とを銅等の
同一金属で形成するとき、図2に示す工程では、電解め
っきの条件等によって両者の高さが異なる場合がある
が、図3に示す方法では、放熱部14と柱状ポスト22
とを別々に形成するため、最適の高さの放熱部14と柱
状ポスト22とを形成できる。
得られたCSPは、放熱部14と柱状ポスト22とを異
なる金属で形成できるため、例えば放熱部14を銅によ
って形成すると共に、柱状ポスト22をはんだによって
形成することによって、柱状ポスト22の端面にはんだ
ボール等の外部接続端子24を接合しなくてもよい場合
がある。また、放熱部14と柱状ポスト22とを銅等の
同一金属で形成するとき、図2に示す工程では、電解め
っきの条件等によって両者の高さが異なる場合がある
が、図3に示す方法では、放熱部14と柱状ポスト22
とを別々に形成するため、最適の高さの放熱部14と柱
状ポスト22とを形成できる。
【0013】また、図1に示すCSPにおいても、図4
に示す様に、半導体素子10のアクティブ面に対して反
対面となる半導体素子10の他面側に放熱板36が接着
剤37によって接合されていてもよい。更に、図5に示
す様に、中央部近傍に電極端子12、12が形成されて
いる半導体素子10では、放熱部14を半導体素子10
の周縁部に形成してもよい。また、半導体素子10のア
クティブ面には電気的に絶縁性のパッシベイション膜が
形成されているため、パッシベイション膜上に直接に再
配線パターン20を形成してもよい。以上、図1〜図5
はCSP及びその製造方法について説明してきたが、本
発明は通常の半導体装置、例えば図6に示すリードフレ
ーム40を用いた半導体装置の製造方法にも適用でき
る。図6において、封止樹脂50の表面側に一面側が露
出された放熱板44の他面側に搭載されている半導体素
子42は、その電極端子とリードフレーム40の先端部
とがワイヤ46によって接続されている。かかる電極端
子が形成された半導体素子42のアクティブ面を覆うパ
ッシベイション膜に、一端側が接合されている放熱部4
8の他端側は、封止樹脂50の表面に露出している。か
かる図6に示す半導体装置においても、半導体素子42
のアクティブ面で発生した熱は、主として放熱部48を
経由して放熱されると共に、一部の熱は放熱板44から
も放熱される。
に示す様に、半導体素子10のアクティブ面に対して反
対面となる半導体素子10の他面側に放熱板36が接着
剤37によって接合されていてもよい。更に、図5に示
す様に、中央部近傍に電極端子12、12が形成されて
いる半導体素子10では、放熱部14を半導体素子10
の周縁部に形成してもよい。また、半導体素子10のア
クティブ面には電気的に絶縁性のパッシベイション膜が
形成されているため、パッシベイション膜上に直接に再
配線パターン20を形成してもよい。以上、図1〜図5
はCSP及びその製造方法について説明してきたが、本
発明は通常の半導体装置、例えば図6に示すリードフレ
ーム40を用いた半導体装置の製造方法にも適用でき
る。図6において、封止樹脂50の表面側に一面側が露
出された放熱板44の他面側に搭載されている半導体素
子42は、その電極端子とリードフレーム40の先端部
とがワイヤ46によって接続されている。かかる電極端
子が形成された半導体素子42のアクティブ面を覆うパ
ッシベイション膜に、一端側が接合されている放熱部4
8の他端側は、封止樹脂50の表面に露出している。か
かる図6に示す半導体装置においても、半導体素子42
のアクティブ面で発生した熱は、主として放熱部48を
経由して放熱されると共に、一部の熱は放熱板44から
も放熱される。
【0014】
【発明の効果】本発明によれば、半導体素子で発生した
熱を迅速に放熱し得るため、半導体素子で発生した熱が
半導体装置内に蓄積ることに因る、半導体素子の誤動作
等の原因を解消でき、半導体装置の信頼性を向上でき
る。特に、通常の半導体装置よりも放熱面積が少なくな
るCSPでは、従来よりも放熱性を向上でき、CSPの
信頼性の向上を図ることができる。
熱を迅速に放熱し得るため、半導体素子で発生した熱が
半導体装置内に蓄積ることに因る、半導体素子の誤動作
等の原因を解消でき、半導体装置の信頼性を向上でき
る。特に、通常の半導体装置よりも放熱面積が少なくな
るCSPでは、従来よりも放熱性を向上でき、CSPの
信頼性の向上を図ることができる。
【図1】本発明によって得られる半導体装置の一例を説
明するための縦断面図である。
明するための縦断面図である。
【図2】図1に示す半導体装置の製造方法を説明するた
めの工程図である。
めの工程図である。
【図3】他の半導体装置の製造方法を説明するための工
程図である。
程図である。
【図4】本発明によって得られる半導体装置の他の例を
説明するための縦断面図である。
説明するための縦断面図である。
【図5】本発明によって得られる半導体装置の他の例を
説明するための縦断面図である。
説明するための縦断面図である。
【図6】本発明によって得られる半導体装置の他の例を
説明するための縦断面図である。
説明するための縦断面図である。
【図7】従来の半導体装置を説明するための部分縦断面
図である。
図である。
10 半導体素子
12 電極端子
14 放熱部
16 外部接続用端子部
18 封止樹脂
20 再配線パターン
22 柱状ポスト
23、34、35 レジスト
24 外部接続端子
26 保護膜
32 金属層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 北原 祐一
長野県長野市大字栗田字舎利田711番地
新光電気工業株式会社内
(56)参考文献 特開 平7−288298(JP,A)
特開 平6−342794(JP,A)
特開 平10−92865(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 23/34 - 23/473
Claims (3)
- 【請求項1】 半導体素子の電極端子が形成されたアク
ティブ面が封止された封止樹脂の表面に、一面側が露出
する金属製の放熱部が設けられて成る半導体装置を製造
する際に、 該半導体素子のアクティブ面の表面を覆うパッシベイシ
ョン膜上に、前記パッシベイション膜を覆う金属層を形
成した後、 前記金属層を給電層とする電解めっきによって前記パッ
シベイション膜に直接接合された放熱部を形成し、 次いで、前記金属層にエッチングを施して前記放熱部を
電気的に絶縁した後、前記放熱部の一面側が封止樹脂の
表面に露出するように、前記半導体素子を樹脂封止する
ことを特徴とする半導体装置の製造方法。 - 【請求項2】 金属層を給電層とする電解めっきによっ
て、前記金属層上に再配線パターンに倣ってパターン用
金属層を形成した後、外部接続端子を端面に接合する柱
状ポストと放熱部とを形成し、 次いで、前記金属層にエッチングを施して前記放熱部を
電気的に絶縁すると共に、半導体素子の電極端子と前記
柱状ポストとを電気的に接続する再配線パターンを形成
する 請求項1記載の半導体装置の製造方法。 - 【請求項3】 半導体素子のアクティブ面を覆うパッシ
ベイション膜上に、前記半導体素子の電極端子と放熱部
を形成する箇所を除いて樹脂製の保護膜を形成した後、
前記保護膜を含む半導体素子のアクティブ面側の全面を
覆う金属層を形成する請求項1又は請求項2記載の半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23717198A JP3451020B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23717198A JP3451020B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068423A JP2000068423A (ja) | 2000-03-03 |
JP3451020B2 true JP3451020B2 (ja) | 2003-09-29 |
Family
ID=17011440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23717198A Expired - Fee Related JP3451020B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3451020B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3446826B2 (ja) | 2000-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP4571679B2 (ja) * | 2008-01-18 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体装置 |
CN110634824B (zh) * | 2018-06-22 | 2021-11-26 | 何崇文 | 芯片封装结构及其制作方法 |
-
1998
- 1998-08-24 JP JP23717198A patent/JP3451020B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000068423A (ja) | 2000-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5442368B2 (ja) | 直付リード線を備えるicチップパッケージ | |
US6847103B1 (en) | Semiconductor package with exposed die pad and body-locking leadframe | |
US6271060B1 (en) | Process of fabricating a chip scale surface mount package for semiconductor device | |
US6596564B2 (en) | Semiconductor device and method of manufacturing the same | |
US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
US7682877B2 (en) | Substrate based unmolded package | |
US5889324A (en) | Package for a semiconductor device | |
US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
US6255140B1 (en) | Flip chip chip-scale package | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
US6559537B1 (en) | Ball grid array packages with thermally conductive containers | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
JP3189799B2 (ja) | 半導体装置の製造方法 | |
JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
JP3451020B2 (ja) | 半導体装置の製造方法 | |
JP4084737B2 (ja) | 半導体装置 | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
WO2006041013A1 (ja) | 半導体装置 | |
JP4921645B2 (ja) | ウエハレベルcsp | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP3366506B2 (ja) | 半導体装置の製造方法 | |
JP2005057125A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |