JP2005045204A - リセスを備えたｓｏｉ構造の半導体素子及びその製造方法 - Google Patents
リセスを備えたｓｏｉ構造の半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005045204A JP2005045204A JP2004079138A JP2004079138A JP2005045204A JP 2005045204 A JP2005045204 A JP 2005045204A JP 2004079138 A JP2004079138 A JP 2004079138A JP 2004079138 A JP2004079138 A JP 2004079138A JP 2005045204 A JP2005045204 A JP 2005045204A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- film
- soi transistor
- vertical double
- double channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 170
- 230000008569 process Effects 0.000 title claims abstract description 115
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 238000002955 isolation Methods 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 claims description 111
- 239000012535 impurity Substances 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000009977 dual effect Effects 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 16
- 230000010354 integration Effects 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910015900 BF3 Inorganic materials 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 リセスを備えたＳＯＩ構造の半導体素子及びその製造方法を提供することにある。
【解決手段】 基板に形成された素子分離膜により定義される活性領域の一部にリセスを形成する段階と、第１方向に前記リセスの側壁の一部及び底部上部の一部にゲート絶縁膜を形成し、前記リセスに前記ゲート絶縁膜を介して前記活性領域に接触され、前記第１方向側壁に対し実質的に直角をなす前記リセスの第２方向側壁とは一定距離だけ離隔されるようにゲート電極を形成する段階と、前記リセスの第１方向側壁のうち前記ゲート絶縁膜が形成された領域を除き互いに対向された前記第１方向側壁に、前記第１方向において前記ゲート電極を介してそれぞれソース領域及びドレイン領域を形成する段階と、を含む。
【選択図】 図１
【解決手段】 基板に形成された素子分離膜により定義される活性領域の一部にリセスを形成する段階と、第１方向に前記リセスの側壁の一部及び底部上部の一部にゲート絶縁膜を形成し、前記リセスに前記ゲート絶縁膜を介して前記活性領域に接触され、前記第１方向側壁に対し実質的に直角をなす前記リセスの第２方向側壁とは一定距離だけ離隔されるようにゲート電極を形成する段階と、前記リセスの第１方向側壁のうち前記ゲート絶縁膜が形成された領域を除き互いに対向された前記第１方向側壁に、前記第１方向において前記ゲート電極を介してそれぞれソース領域及びドレイン領域を形成する段階と、を含む。
【選択図】 図１
Description
本発明は、半導体素子の製造に係るもので、詳しくはリセスを備えたＳＯＩ構造の半導体素子及びその製造方法に関する。
一般に、ＳＯＩ構造は向後の高性能低電力素子の基板として一番適合したもので、段々注目されている。前記ＳＯＩ基板はベース基板層に形成された埋没酸化膜と前記埋没酸化膜の上部に形成された単結晶シリコン層とからなる積層構造のシリコンオンインシュレーター構造から構成される。このような構造において絶縁層の埋没酸化膜は、前記ベース基板層が前記単結晶シリコン層の半導体層に影響を与えることを排除することにより、半導体層の加工、効率及び特性を大幅に向上させることになる。従って、ＳＯＩ基板を採用する際、超微細回路加工が可能になり、寄生容量が減少し、また、完成された素子の性能が改善されることにより、高集積化、高耐圧化、高機能素子化、耐放射線、高付加価値などを期待することができる。
このようなＳＯＩ基板としてはＳＩＭＯＸウェハ及び接合されたウェハが主に知られている。前記ＳＩＭＯＸウェハは単結晶シリコン基板の内部に酸素イオンを注入し、前記基板にアニーリング処理を行って、これら酸素イオンとシリコン原子とを化学反応させることにより、基板上に埋没された酸化層ＢＯＸを形成させて得るＳＯＩ基板である。
しかし、前記ＳＩＭＯＸウェハの形成方法は、ＳＯＩ基板を形成するために酸素イオンを注入し、熱処理工程を行った後、再び素子分離のために局部的酸化方式（ＬＯＣＯＳ）を適用するか、またはトレンチ酸化膜などを形成しなければならないため、その工程が複雑になり、製造原価が大きくなるという問題点があった。
一方、接合されたウェハは２枚の単結晶シリコンウェハに酸化層を介して接合し、その２枚のうち片方のウェハを薄膜化して得られる基板である。しかし、この接合方法はウェハの接着に際して熱処理が求められ、接合部位にボイドが発生するという問題点があった。また、ウェハを研磨する段階が求められて、その工程が複雑で難しくなり、バルク基板に比べＳＯＩ基板の製造費用が顕著に大きくなるという問題点があった。
従来の垂直チャンネルを有するＳＯＩトランジスタの製造技術の中の一つとしては、図１２に示すように、よしひろみやざわの他、多数人に特許査定された特許文献１（１９９４．５．１７）が題目「ＳＯＩタイプの垂直チャンネル電界効果トランジスタ及びその製造方法（ＳＯＩ type vertical channel field effect transistor and process of manufacturing the same）」の下に開示されている。
図１２においては、ドレイン１２と該ドレイン１２に電気的に連結されるドレイン電極１５とが形成され、ソース１９と該ソース１９に電気的に連結されるソース電極２４とが形成され、基板に形成された開口（groove）２０にゲート絶縁膜２１及びゲート電極２２が形成される。また、チャンネル１１ａが基板１８に対し垂直に形成される。前記トランジスタは接合形ＳＯＩ基板上にトランジスタが形成された構造であって、ベース基板１８上部に絶縁層１６があり、絶縁層１６上部の素子が形成される単結晶基板に垂直チャンネルを有するトランジスタが形成される。
前記垂直チャンネルを有するトランジスタは、接合形ＳＯＩ基板製造技術を用いて形成されるので、接合形ＳＯＩ基板の製造に所要される費用に基因して原価負担が大きくなり、トランジスタの形成される面積が大きくなって、高集積化のためのデザイン縮小に制限があるという問題がある。また、製造工程が比較的に複雑で、工程再現性が相当に難しいという問題がある。
従来のＳＯＩ基板を用いたプラナータイプ（planner type）のトランジスタ製造技術の中の一つとしては、図１３に示すように、James R. Schwankのほか多数人に特許査定された特許文献２（２００１．７．３１）が題目「耐放射線のために改善されたボディータイズを有するＳＯＩ電界効果トランジスタ（Silicon-On-Insulator field effect transistor with body ties for rad-hard applications）」下で開示されている。
図１３に示すように、単結晶シリコンベース基板１８に埋没酸化膜２０が形成され、埋没酸化膜２０上に素子が形成された単結晶シリコン基板２２からなるＳＯＩ基板１６が存在する。前記ＳＯＩ基板１６はＳＩＭＯＸ方法または接合形の通常のＳＯＩ基板製造方法により形成される。前記ＳＯＩ基板１６に形成されたトランジスタ１２、１４は素子分離膜３０により定義された活性領域にゲート３８、ソース領域５２、ドレイン領域５４及びＬＤＤ領域４８を具備する。
米国特許第５，３１２，７８２号明細書
米国特許第６，２６８，６３０号明細書
しかしながら、前記プラナータイプのトランジスタは通常のＳＯＩ基板製造技術であり、製造されたＳＩＭＯＸまたは接合形ＳＯＩ基板を用いるため、ＳＯＩ基板の製造の際に原価負担が大きくなり、トランジスタの形態上水平チャンネルを有することにより、多くの面積を占めるに従い、高集積化のためのデザインルールの縮小に制限がある。
上述のように、ＳＯＩ基板を採用する垂直チャンネルトランジスタ及びプラナータイプトランジスタの両方はＳＯＩ基板の製造に従う原価負担が大きくなり、工程が比較的複雑になり、トランジスタ素子のサイズ縮小に限界があって、高集積化に制限要素として作用するという問題がある。
従って、ＳＯＩ基板を別途に製作せずにも、ＳＯＩ基板構造が有するトランジスタの動作上の利点を有し、高集積化の趨勢に適合するようにサイズの縮小が可能であり、電流駆動能力及び素子パフォマースに優れた新しいトランジスタの構造及び改善された製造方法が本分野で強く且つ切実に求められている。
本発明の目的は、従来の技術の問題点を克服する垂直二重チャンネルを有するトランジスタの製造方法及びその構造を提供することにある。
本発明の他の目的は、通常のバルクタイプ基板においてＳＯＩ構造を実現する垂直二重チャンネルを有するトランジスタの製造方法及びその構造を提供することにある。
本発明のまた他の目的は、トランジスタのボディーの厚さ及びトランジスタの幅を容易にコントロールできる垂直二重チャンネルを有するトランジスタの製造方法及びその構造を提供することにある。
本発明のまた他の目的は、トランジスタのチャンネルを二重に形成することにより、チャンネルに流れる電流を増加させる垂直二重チャンネルを有するトランジスタの製造方法及びその構造を提供することにある。
本発明のまた他の目的は、トランジスタの製造に際して、製造原価を減らし、高集積化に適合した垂直二重チャンネルを有するトランジスタの製造方法及びその構造を提供することにある。
本発明のまた他の目的は、トランジスタの製造に際して、工程の単純化を図り得る垂直二重チャンネルを有するトランジスタの製造方法及びその構造を提供することにある。
このような課題を解決するため本発明による垂直二重チャンネルを有するＳＯＩトランジスタの製造方法は、基板に形成された素子分離膜により定義される活性領域の一部にリセスを形成する段階と、第１方向に向けて前記リセスの側壁の一部及び底部の上部の一部にゲート絶縁膜を形成し、前記リセスに前記ゲート絶縁膜を介して前記活性領域に接触し、前記第１方向の側壁に対し実質的に直角をなす前記リセスの第２方向の側壁とは一定距離だけ離隔されるようにゲート電極を形成する段階と、前記リセスの第１方向側壁のうち前記ゲート絶縁膜が形成された領域を除き互いに対向された前記第１方向側壁に、前記第１方向に向けて前記ゲート電極を介してそれぞれソース領域及びドレイン領域を形成する段階と、を含むことを特徴とする。
好ましくは、前記基板はバルク半導体基板が適当で、前記ゲート電極の上部にゲートキャッピング膜を形成することができる。また、好ましくは、前記リセスの底部及び第１方向側壁にしきい電圧調節用不純物層を形成する段階をさらに含むことができ、前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度が前記リセスの第１方向側壁に形成された不純物層の濃度よりも高くなるように形成することができる。また、前記ソース及びドレイン領域が形成された基板に前記ソース及びドレイン領域と電気的に連結されるソース及びドレイン電極をさらに形成することができる。
上記の目的を達成するための本発明による垂直二重チャンネルを有するＳＯＩトランジスタの製造方法は、基板に定義された活性領域が絶縁されるように覆い、且つ前記活性領域の最上部と段差を有するようにするために前記基板の表面上部よりも高く素子分離膜を前記基板に形成する段階と、前記段差が存在する前記素子分離膜の側壁に沿って側壁スペーサーを形成する段階と、前記素子分離膜及び側壁スペーサーを食刻マスクとして用いて前記活性領域のうち露出された活性領域を所定深さまでに食刻することにより、前記活性領域の一部にリセスを形成する段階と、前記リセスの底部及び第１方向側壁にゲート絶縁膜を形成し、前記ゲート絶縁膜上に前記リセスを充分に充填するようにゲート電極を形成すると共に、前記ゲート電極上にゲートキャッピング膜を形成する段階と、前記リセスの第１方向側壁のうち前記ゲート電極が形成された領域を除き互いに対向された前記第１方向側壁に前記第１方向に前記ゲート電極を介してそれぞれソース領域及びドレイン領域を形成する段階と、を含むことを特徴とする。
好ましくは、前記基板はバルク半導体基板が適当であり、前記リセスの底部及び第１方向側壁にしきい電圧調節用不純物層を形成する段階がさらに含まれ、前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度が前記リセスの第１方向側壁に形成された不純物層の濃度よりも一層高くなるように形成することができる。また、前記ソース及びドレイン領域が形成された基板に前記ソース及びドレイン領域と電気的に連結されるソース及びドレイン電極をさらに形成することができる。
また、本発明による垂直二重チャンネルを有するトランジスタの製造方法は、バルク半導体基板に定義された活性領域が絶縁されるように覆い、且つ前記活性領域の最上部と段差を有するように前記半導体基板の表面上部よりも高く酸化膜材質の素子分離膜を前記半導体基板に形成する段階と、前記段差が存在する前記素子分離膜の側壁に沿って酸化膜材質の側壁スペーサーを形成する段階と、前記側壁スペーサー及び素子分離膜を食刻マスクとして用いて前記活性領域のうち露出された活性領域を所定深さまでに異方性食刻することにより、前記活性領域の一部にリセスを形成する段階と、前記リセスの底部及び第１方向側壁にゲート酸化膜を形成し、前記ゲート酸化膜が形成された基板の全面に前記リセスを十分に充填するようにドーピングされたポリシリコン膜及び窒化膜を順次積層する段階と、前記窒化膜及びドーピングされたポリシリコン膜が形成された前記基板に写真及び食刻工程を行うことによりゲート電極及びゲートキャッピング膜を形成する段階と、前記リセスの第１方向側壁のうち前記ゲート電極が形成された領域を除き互いに対向された前記第１方向の側壁に前記第１方向に前記ゲート電極を介して、それぞれ高濃度でドーピングされたソース領域及びドレイン領域を形成する段階と、前記ソース及びドレイン領域が形成された基板の全面に、前記リセスを充填し前記ゲートキャッピング膜の上部とその高さが同じになるように酸化膜を積層する段階と、前記酸化膜に前記ソース及びドレイン領域が露出されるようにコンタクトホールを形成する段階と、前記コンタクトホールにポリシリコン材質の導電物質を充填してソース及びドレイン電極を形成する段階と、を含むことを特徴とする。
また、本発明による垂直二重チャンネルを有するＳＯＩトランジスタの構造は、基板に形成された素子分離膜により定義され一部にリセスが形成された活性領域と、第１方向に前記リセスの側壁の一部及び底部の上部の一部に形成されたゲート絶縁膜と、前記リセスの第１方向側壁とは前記ゲート絶縁膜を介して接触し、前記第１方向側壁に対し実質的に直角をなす前記リセスの第２方向側壁とは一定距離だけ離隔されたままで前記リセスに形成されたゲート電極と、前記第１方向側壁のうち前記ゲート絶縁膜が形成された領域を除き互いに対向された前記第１方向側壁に、前記第１方向に前記ゲート電極を介してそれぞれ形成されたソース領域及びドレイン領域と、を備えることを特徴とする。
好ましくは、前記基板はバルク半導体基板が適当であり、前記ゲート電極の上部にゲートキャッピング膜を具備することが好ましい。また、前記リセスの第１方向側壁及びリセスの底部にしきい電圧調節用不純物層が形成され、前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度は前記リセスの第１方向側壁に形成された不純物層の濃度よりも一層高いことを特徴とする。また、前記トランジスタは第２絶縁膜により覆われ、前記ソース及びドレイン領域の一部と電気的に連結されるソース電極及びドレイン電極をさらに具備することができる。
また、本発明による垂直二重チャンネルを有するＳＯＩトランジスタの構造は、基板に形成された素子分離膜により定義され一部にリセスが形成された活性領域と、前記リセスの側壁のうち互いに対向された第１方向側壁をなす前記活性領域に選択的に形成されたソース領域と、前記ソース領域に対し設定されたゲート長さだけ第１方向に離隔され、前記第１方向側壁をなす前記活性領域に形成されたドレイン領域と、第１方向に前記ソース領域及び前記ドレイン領域を除いた前記第１方向側壁、及び前記ソース領域及び前記ドレイン領域を除いた前記第１方向側壁に対し垂直をなす前記リセスの底部の上部に形成されたゲート絶縁膜と、前記リセスの第１方向側壁及び前記リセスの底部の上部とは前記ゲート絶縁膜を介して接触し、前記ドレイン領域と前記ソース領域との間に形成されたゲート電極と、を備えることを特徴とする。
好ましくは、前記基板はバルク半導体基板が適当であり、前記ゲート電極の上部にゲートキャッピング膜を具備することが好ましい。また、前記リセスの第１方向側壁及びリセスの底部にしきい電圧調節用不純物層が形成され、前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度は前記リセスの第１方向側壁に形成された不純物層の濃度よりも一層高いことを特徴とする。また、前記トランジスタは第２絶縁膜により覆われ、前記ソース及びドレイン領域の一部と電気的に連結されるソース電極及びドレイン電極をさらに具備することができる。
本発明により実現されるトランジスタは、バルク基板で水平方向にＳＯＩ構造を実現することにより、ＳＯＩ基板の製造に際してその工程が省略され、基板に対し垂直に形成された二重チャンネルを有することにより、チャンネルを通じて流れる電流が増加されることになる。
以下、本発明による垂直二重チャンネルを有するトランジスタ製造方法及びその構造を図面を用いて説明し、後述される本発明の徹底した理解を提供する意図の他、別の意図はなく、図１乃至図１１ｄを参照して説明する。
図１は、本発明の実施例による垂直二重チャンネルを有するトランジスタの斜視図を示す。図２ａ乃至図１１ｄは図１のトランジスタの製造を順次示した工程順序図である。前記断面図は切断面で現れる構造自体だけを図示し、切断面で表れる部分が空間となり、その切断面で延長された部分の構造が前記空間を通じて当接しているように見える場合でも、その部分は空いた空間として図示される。また、前記平面図は最上位構造だけを示し、その最上位構造のうち空いた空間においてその下部構造がみえるとしても空いた空間として示した。前記平面図は工程過程において平面に変化がある場合のみに図示した。また、以下で頻繁に用いられる第１方向とはゲート長さ方向をさす。
図１は本発明の実施例により完成されたトランジスタの斜視図である。図１に示すように、基板１１０に素子分離膜１１２が形成され、前記素子分離膜１１２により定義された活性領域の一部にスペーサー１１４を食刻マスクとしてリセスが形成される。前記リセスの側壁のうち互いに対向された第１方向側壁に選択的にソース領域及びドレイン領域をなす高濃度ドーピング層１２１ａが形成される。前記第１方向側壁の中央に前記第１方向側壁を互いに連結するゲートキャッピング膜１２０及びゲート電極１１８が形成され、前記ソース及びドレイン領域１２１ａと電気的に連結されてゲートキャッピング膜１２０の高さと同じになるように形成されたソース及びドレイン電極１２４ａ、１２４ｂが第２絶縁膜１２２により覆われたままで形成されていることがわかる。そして、前記リセスの底部にはしきい電圧が高く設定されたしきい電圧調節用不純物層１１３ｂがハイドーズ（high dose）として形成される。
前記トランジスタはバルク半導体基板１１０に形成され、第１方向側壁に形成された二重チャンネルを有する。前記素子分離膜１１２が通常のＳＯＩ基板での絶縁層、即ち、埋没酸化膜の役割をするため、バルク基板１１０でＳＯＩ構造が実現されることになる。また、基板１１０に対し垂直な第１方向側壁に形成された二重チャンネルを備えるため、チャンネル電流が増加し、トランジスタの形成の際にトランジスタの形成面積が少なくなって高集積化を図り得る。前記基板はウェル領域の形成された基板とすることができる。ここで、第１方向とはゲート長さ方向をさす。
図２ａ乃至図２ｄは基板１１０上に活性領域及び非活性領域を定義する素子分離膜１１２を形成する段階を説明する概略図である。図２ａは図１でのＡ−Ｂ−Ｃの現在工程の断面図で、図２ｂは図１でのＤ−Ｄ′の現在工程の断面図で、図２ｃは図１でのＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程の断面図で、図２ｄは現在工程の平面図である。前記素子分離膜１１２はＳＴＩ方法により形成されることが好ましい。
図２ａ乃至図２ｄに示すように、基板１１０に活性領域を限定する素子分離予定領域が露出されるようにマスクパターン１１３が形成される。前記マスクパターン１１３はシリコン窒化膜ＳｉＮを前記基板１１０に蒸着しパターニングすることにより形成される。前記シリコン窒化膜はＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法またはＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により蒸着される。前記シリコン窒化膜は５００Å乃至１０００Åの厚さに形成され、これはトレンチを形成するためのマスクとして用いられるだけでなく、後続工程でトレンチに絶縁物質を埋め込むように前記基板１１０の全面に第１絶縁膜を蒸着した後、化学的機械的研磨工程を進行するときに研磨阻止層として用いられる。また、前記素子分離膜１１２に前記基板１１０に対し形成される段差は前記マスクパターン１１３の厚さだけ高く形成される。
前記マスクパターン１１３を食刻マスクとして用いて前記基板１１０の一部を異方性食刻することによりトレンチが形成される。前記異方性食刻は乾式食刻、ＲＩＥ（Reactive Ion Etching）またはプラズマを用いた食刻方法などが用いられる。次いで、化学気相蒸着方法のような蒸着法を用いて前記トレンチが形成された基板１１０に第１絶縁膜を蒸着する。前記トレンチを完全に埋め込む第１絶縁膜はＵＳＧ（Undoped Silicate Glass）膜またはＨＤＰ−ＣＶＤ（High Density Plasma-Chemical Vapor Deposition）法を用いた酸化膜で形成されることが好ましい。前記第１絶縁膜が形成された前記基板１１０に前記マスクパターン１１３が露出されるまで化学的機械的研磨（ＣＭＰ）工程を用いて平坦化工程を行う。前記素子分離膜１１２は２０００Å乃至３０００Åの深さに形成されることが好ましい。本発明での素子分離膜１１２は活性領域を定義するだけでなく、ＳＯＩ基板での埋没酸化膜の役割をする。
ここで、ウェル領域（図示せず）を形成することもできるが、この場合は基板１１０に第１導電形の不純物を注入してウェル領域を形成する。例えば、ＮＭＯＳトランジスタ製造の場合には、ホウ素（Ｂ）イオンを注入した後所定の熱工程を施して第１導電形のＰウェル領域を形成し、ＰＭＯＳトランジスタを製造する場合にはＮウェル領域を形成する。第１導電形のウェル領域が形成された基板１１０の所定領域に活性領域及び非活性領域を定義する素子分離膜を形成する。前記第１導電形のウェル領域は素子分離膜１１２を形成した後に形成することもできる。
図３ａ乃至図３ｃは基板１１０上に活性領域及び非活性領域を定義する素子分離膜１１２が形成された後、前記マスクパターン１１３が除去された段階を説明するための概略図である。図３ａは図１でのＡ−Ｂ−Ｃの現在工程の断面図で、図３ｂは図１でのＤ−Ｄ′の現在工程の断面図で、図３ｃは図１でのＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程の断面図である。
図３ａ乃至図３ｃに示すように、素子分離膜１１２が形成された後に前記マスクパターン１１３を除去する。前記マスクパターン１１３はリン酸のようなエッチング液を用いて湿式食刻により除去されるか、またはプラズマアッシング方法を用いて除去される。前記素子分離膜１１２は前記基板１１０の表面上部よりも一定厚さの段差を有して形成される。前記素子分離膜１１２の段差は前記マスクパターン１１３の厚さに従い決定され、５００Å乃至１０００Åに形成されることが好ましい。前記段差は後続工程でスペーサーを形成するために用いられる。
次いで、前記マスクパターン１１３を除去した後に前記基板の全面にしきい電圧調節用不純物層１１３ａ、１１３ｂを形成する段階を追加することができる。前記しきい電圧調節用不純物層１１３ａ、１１３ｂはイオン注入方法により形成される。前記リセスの第１方向側壁に形成されるしきい電圧不純物層１１３ａはセルトランジスタのしきい電圧を０．７乃至１．２Ｖに調節するために第１導電形の不純物を注入することにより形成される。ＮＭＯＳトランジスタの製造の際にはｐ型の不純物、例えば、ホウ素（Ｂ）またはフッ化ホウ素（ＢＦ２）イオンを１．０×１０１３ion atoms／ｃｍ２のドーズで注入し、ＰＭＯＳトランジスタの製造の際にはＮ型の不純物、例えば、砒素（Ａｓ）または燐（Ｐ）イオンを１．０×１０１３ion atoms／ｃｍ２のドーズで注入して、後工程で形成されるリセスの第１方向側壁にしきい電圧不純物層１１３ａが形成されるように注入する。そして、後工程で形成されるリセスの底部にもしきい電圧不純物層１１３ｂが形成され、前記リセスの底部に形成されるしきい電圧調節用不純物層１１３ｂはしきい電圧が２．０Ｖ乃至３．０Ｖになるようにハイドーズで注入することにより形成される。これは第１方向側壁だけをチャンネルとして用いるので、前記リセスの底部がチャンネルとして用いられることを防止することができる。但し、均一なイオン注入のためにプラズマドーピング方法を用いることが可能である。プラズマドーピング方法を用いる場合、プラズマ密度が高濃度であるので、適当な低濃度のドーピング層を形成するためにドーピング時間を極めて短く制御することが重要である。
図４ａ乃至図４ｃは素子分離膜１１２の段差が存在する側壁に沿って側壁スペーサーを形成する段階を説明するための概略図である。図４ａは図１でのＡ−Ｂ−Ｃの現在工程での断面図で、図４ｂは図１でのＤ−Ｄ′の現在工程での断面図で、図４ｃは図１でのＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。
図４ａ乃至図４ｃに示すように、前記段差が存在する素子分離膜１１２の側壁に沿って側壁スペーサー１１４が形成される。前記側壁スペーサー１１４は素子分離膜１１２が形成された基板１１０に段差塗布性に優れた絶縁膜、例えば、ＣＶＤ酸化膜またはＣＶＤ窒化膜を５００Å乃至８００Åの厚さに形成し、これを異方性食刻した後にＣＭＰ工程またはエッチバック工程などを用いた平坦化工程を行うことにより、素子分離膜１１２の側壁にスペーサー１１４が形成される。
前記スペーサー１１４の厚さに従って後工程で形成されるチャンネルのボディー厚さが決定される。即ち、前記スペーサー１１４の厚さを調節することにより、後工程で形成されるリセスの側壁厚さ、即ち、空乏領域が決定される。従って、前記スペーサー１１４の厚さを調節することにより、ＦＤ（Fully-Depleted）ＳＯＩトランジスタを形成するか、またはＰＤ（Partially-Depleted）ＳＯＩトランジスタを形成することが可能である。
図５ａ乃至図５ｃは前記側壁スペーサー１１４を用いてリセスを形成する段階を説明するための概略図である。図５ａは図１においてＡ−Ｂ−Ｃの現在工程での断面図で、図５ｂは図１においてＤ−Ｄ′の現在工程での断面図で、図５ｃは図１においてＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。
図５ａ乃至図５ｃに示すように、前記素子分離膜１１２の側壁に形成された側壁スペーサー１１４及び前記素子分離膜１１２を食刻マスクとして用いて前記基板１１０の活性領域のうち露出された活性領域を所定深さまで食刻することによりリセスが形成される。前記リセス形成のための食刻は異方性食刻方法により行われ、乾式食刻、ＲＩＥ（Reactive Ion Etching）またはプラズマを用いた食刻方法などが用いられる。前記リセスは１０００Å乃至２０００Åの深さに形成されることが好ましい。前記リセスの第１方向側壁はトランジスタのチャンネルとして用いられ、リセスの深さに従って第１方向側壁に形成されるチャンネルの幅が決定される。前記リセスを形成するための食刻工程により前記基板１１０が影響を受けることがあるため、これを排除する工程のアニーリング工程を追加して行うことができる。
図６ａ乃至図６ｃはリセスが形成された基板に対ししきい電圧調節用不純物層１１３ａ、１１３ｂが形成される段階を説明するための概略図である。図６ａは図１においてＡ−Ｂ−Ｃの現在工程での断面図で、図６ｂは図１においてＤ−Ｄ′の現在工程での断面図で、図６ｃは図１においてＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。
図６ａ乃至図６ｃに示すように、前記基板１１０に形成されたリセスの底部及び第１方向側壁にしきい電圧調節用不純物層１１３ａ、１１３ｂが形成される。前記しきい電圧調節用不純物層１１３ａ、１１３ｂの形成はイオン注入方法が用いられる。前記リセス形成の前にしきい電圧調節用不純物層１１３ａ、１１３ｂが形成された場合、本段階でのしきい電圧調節用不純物層１１３ａ、１１３ｂを形成する段階は省略することができる。
前記しきい電圧調節用不純物層１１３ａはセルトランジスタのしきい電圧を０．７乃至１．２Ｖに調節するために第１導電形の不純物を、前記リセスの第１方向側壁に注入することにより形成される。ＮＭＯＳトランジスタの製造時にはｐ型の不純物、例えば、ホウ素またはフッ化ホウ素（ＢＦ２）イオンを１．０×１０１３ion atoms／ｃｍ２のドーズで注入し、ＰＭＯＳトランジスタの製造の際にはＮ型の不純物、例えば、砒素（Ａｓ）または燐（Ｐ）イオンを１．０×１０１３ion atoms／ｃｍ２のドーズで注入して、リセスの第１方向側壁にしきい電圧不純物層１１３ａが形成されるようにする。そして、リセスの底部にもしきい電圧不純物層１１３ｂが形成され、前記リセスの底部に形成されるしきい電圧調節用不純物層はしきい電圧が２．０Ｖ乃至３．０Ｖの範囲を有するようにハイドーズで注入することにより形成される。リセスの底部をチャンネルとして用いると、トランジスタの動作の際に短チャンネル効果が甚だしくなるが、リセス底部のしきい電圧を上昇させることによって、リセス底部のチャンネル形成が防止されることになる。
第１方向側壁に対するしきい電圧調節用不純物層１１３ａの形成はチルトイオン注入方法が用いられる。但し、チルトイオン注入方法を用いる場合、しきい電圧調節用不純物層１１３ａ、１１３ｂを形成する過程において密度が均一に調節されない場合が発生し、また、素子の集積度が増加するに従いシャドー(shadow)現象が生じる。従って、上記のイオン注入方法の代わりにプラズマドーピング方法を用いることができる。プラズマドーピング工程においてはプラズマ密度が高濃度であるので、適当な低濃度のドーピング層を形成するためにはドーピング時間が極めて短くなければならない。
図７ａ乃至図７ｄはゲート絶縁膜１１６、ゲート電極１１８、及びゲートキャッピング膜１２０を形成する段階を説明するための概略図である。図７ａは図１においてＡ−Ｂ−Ｃの現在工程での断面図で、図７ｂは図１においてＤ−Ｄ′の現在工程での断面図で、図７ｃは図１においてＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。また、図７ｄは現在工程での平面図である。
図７ａ乃至図７ｄに示すように、前記しきい電圧調節用不純物層１１３ａ、１１３ｂが形成された前記リセスの底部及び第１方向側壁の一部にゲート絶縁膜１１６が形成される。前記ゲート絶縁膜は５０Å乃至１００Åの薄い熱酸化膜で形成されることが好ましい。次いで、前記ゲート絶縁膜１１６が形成された結果物の全面に、ゲート電極１１８を形成するための導電膜が形成される。例えば、ＬＰＣＶＤ工程またはＰＥＣＶＤ工程を用いてドーピングされたポリシリコン膜またはタングステンポリサイド膜を蒸着して形成される。前記導電膜は前記リセスを充填する程度の充分な厚さで素子分離膜１１２の上部よりも高くなるように形成され、前記導電膜の形成後にＣＭＰのような平坦化工程を追加することができる。前記導電膜の上部にキャッピング膜を形成する。前記キャッピング膜はシリコン窒化膜などをＬＰＣＶＤ工程またはＰＥＣＶＤ工程で蒸着し平坦化工程を行うことにより形成される。
このようなキャッピング膜の上部にハードマスク（図示せず）が形成される。このようなハードマスクはシリコン酸化物で形成され、前記キャッピング膜及び導電膜を順次食刻して、ゲートをパターニングする際に食膜マスクとして用いられる。写真及び食刻工程によりキャッピング膜及び下部の導電膜を順次食刻することにより、ゲートキャッピング膜１２０及びゲート電極１１８が形成される。このようなゲート絶縁膜１１６、ゲート電極１１８及びゲートキャッピング膜１２０は前記リセスの互いに対向する第１方向側壁を互いに連結し、前記リセスの第１方向側壁及びリセスの底部の中央に位置して形成される。
図８ａ乃至図８ｃは前記リセスの第１方向側壁にソース及びドレイン領域１２１ａ、１２１ｂが形成される段階を説明するための概略図である。図８ａは図１においてＡ−Ｂ−Ｃの現在工程での断面図で、図８ｂは図１においてＤ−Ｄ′の現在工程での断面図である。図８ｃは図１においてＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。
図８ａ乃至図８ｃに示すように、ゲート絶縁膜１１６、ゲート電極１１８及びゲートキャッピング膜１２０が形成された基板１１０にソース及びドレイン領域１２１ａ、１２１ｂが形成される。前記ソース及びドレイン領域１２１ａ、１２１ｂは前記ゲートキャッピング膜１２０及び素子分離膜１１２をイオン注入マスクとしてリセスの第１方向側壁に、第２導電形不純物を高濃度にドーピングすることにより形成される。前記ソース及びドレイン領域１２１ａ、１２１ｂの形成はチルトイオン注入方法を用いる。例えば、ＮＭＯＳトランジスタ形成の場合は砒素（Ａｓ）、燐（Ｐ）、またはこれらの混合物が用いられ、１０乃至５０ＫｅＶ範囲のイオン注入エネルギーで１．０×１０１４乃至１．０×１０１６ion atoms／ｃｍ２ドーズ量の砒素を注入するか、５乃至２０ＫｅＶ範囲のイオン注入エネルギーで１．０×１０１４乃至１．０×１０１６ion atoms／ｃｍ２ドーズ量の燐を注入する。混合物の場合には１０乃至５０ＫｅＶ範囲のイオン注入エネルギーで砒素及び燐の混合物をまず注入し、５乃至２０ＫｅＶ範囲のイオン注入エネルギーで１．０×１０１４乃至１．０×１０１６ion atoms／ｃｍ２ドーズ量の燐を順次注入して形成する。ＰＭＯＳトランジスタ形成の場合はホウ素、フッ化ホウ素、またはこれらの混合物が用いられ、２乃至５ＫｅＶ範囲のイオン注入エネルギーで１．０×１０１４乃至１．０×１０１６ion atoms／ｃｍ２ドーズ量のホウ素を注入するか、または１０乃至４０ＫｅＶ範囲のイオン注入エネルギーで１．０×１０１４乃至１．０×１０１６ion atoms／ｃｍ２ドーズ量のフッ化ホウ素を注入し、混合物の場合は１０乃至４０ＫｅＶ範囲のイオン注入エネルギーでホウ素及びフッ化ホウ素の混合物をまず注入した後、２乃至５ＫｅＶ範囲のイオン注入エネルギーで１．０×１０１４乃至１．０×１０１６ion atoms／ｃｍ２ドーズ量のホウ素を順次注入して形成する。
但し、チルトイオン注入方法を用いる場合にソース及びドレイン領域１２１ａ、１２１ｂの形成に際しては、前記ソース及びドレイン領域１２１ａ、１２１ｂに均一にイオン注入されない場合が発生し、また、素子の集積度が増加するに従いシャドー現象が発生することになる。それで、前記イオン注入方法の代わりにプラズマドーピング方法を用いることができる。前記プラズマドーピング方法は第２導電形不純物を含有したガスを真空チャンバー内に導入してプラズマを発生させ、前記プラズマを用いて第２導電形の不純物をソース及びドレインが形成されるべき領域にドーピングする工程によりなされる。プラズマドーピング方法を用いる場合、低廉且つ局部的な工程が可能である。
図９ａ乃至図９ｄは前記ゲート絶縁膜１１６、ゲート電極１１８及びゲートキャッピング膜１２０が形成された基板１００全面に第２絶縁膜を形成する段階を説明するための概略図である。図９ａは図１においてＡ−Ｂ−Ｃの現在工程での断面図で、図９ｂは図１においてＤ−Ｄ′の現在工程での断面図で、図９ｃは図１においてＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。また、図９ｄは現在工程での平面図である。
図９ａ乃至図９ｄに示すように、前記ゲート電極１１８、ゲートキャッピング膜１２０、ソース及びドレイン領域１２１ａ、１２１ｂが形成された基板１１０全面に前記リセスを完全に充填するように第２絶縁膜１２２を形成する。前記第２絶縁膜１２２は前記基板１１０に比べ高い食刻選択比を有する多様な絶縁物質、例えば、シリコン酸化物などで形成され、多様な種類の絶縁膜が積層されて形成され得る。このように第２絶縁膜１２２はＬＰＣＶＤ工程またはＰＥＣＶＤ工程を用いてゲートキャッピング膜１２０及び前記リセスを完全に覆うように形成される。次いで、ゲートキャッピング膜１２０を平坦化阻止膜として第２絶縁膜１２２の表面を平坦化する平坦化工程が行われる。このとき、平坦化工程は化学機械的研磨またはエッチバック工程などを用いて進行される。前記第２絶縁膜１２２はゲート絶縁膜１１６及びゲート電極１１８と後工程で形成されるソース及びドレイン電極１２４ａ、１２４ｂとの間を絶縁する役割をする。
図１０ａ乃至図１０ｄは第２絶縁膜１２２をパターニングしてソース及びドレイン電極１２４ａ、１２４ｂを形成するためのコンタクトホールを形成する段階を説明するための概略図である。図１０ａは図１においてＡ−Ｂ−Ｃの現在工程での断面図で、図１０ｂは図１においてＤ−Ｄ′の現在工程での断面図で、図１０ｃは図１においてＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。また、図１０ｄは現在工程での平面図である。
図１０ａ乃至図１０ｄに示すように、前記第２絶縁膜１２２をパターニングしてコンタクトホールを形成する。具体的に、前記第２絶縁膜１２２を写真食刻工程及び自己整列コンタクト（SAC；Self Align Contact）食刻工程を用いてパターニングして、基板１１０のソース及びドレイン領域１２１ａ、１２１ｂの一部を露出させるコンタクトホールを形成する。前記コンタクトホールは写真工程を用いて絶縁膜上にこのようなコンタクトホールが形成される位置を露出するフォトレジストパターン（図示せず）などのような食刻マスクを形成した後、露出された第２絶縁膜１２２部分を食刻して形成される。このとき、前記素子分離膜の側壁に形成されたスペーサー１１４の材質と前記第２絶縁膜１２２の材質とが同じである場合、前記スペーサー１１４も前記コンタクトホールの形成時に共に食刻される。前記コンタクトホールは異方性食刻方法、即ち、乾式食刻、ＲＩＥ（Reactive Ion Etching）またはプラズマを用いた食刻方法などを行うことにより形成され、第１方向側壁に形成されたソース及びドレイン領域１２１ａ、１２１ｂの一部だけを露出させるように形成される。前記コンタクトホールがソース及びドレイン領域１２１ａ、１２１ｂの一部を露出させることにより、前記リセスの底部がチャンネルとして動作することを防止することができる。他の実施例によると、前記コンタクトホールは前記ソース及びドレイン領域１２１ａ、１２１ｂの一部を露出させるだけでなく、前記リセスの底部の一部も露出させるように形成することができる。一方、このようなコンタクトホール領域に含まれずに第２絶縁膜で覆われている部分はゲートの幅方向にゲート絶縁膜１１６及びゲート電極１１８の側面を覆った状態を維持する。
図１１ａ乃至図１１ｄは前記形成されたコンタクトホールに導電物質を充填してソース及びドレイン電極１２４ａ、１２４ｂを形成する段階を説明するための概略図である。図１１ａは図１においてＡ−Ｂ−Ｃの現在工程での断面図で、図１１ｂは図１においてＤ−Ｄ′の現在工程での断面図で、図１１ｃは図１においてＥ−Ｆ−Ｇ−Ｈ−Ｉ−Ｊの現在工程での断面図である。また、図１１ｄは現在工程での平面図である。
図１１ａ乃至図１１ｄに示すように、前記コンタクトホールが形成された基板１１０全面に前記コンタクトホールを充填しながら、前記コンタクトホールにより露出されたソース及びドレイン領域１２１ａ、１２１ｂと電気的に接触して連結される導電膜を形成する。このような導電膜はドーピングされたポリシリコン膜またはタングステンポリサイド膜をＬＰＣＶＤ工程またはＰＥＣＶＤ工程を用いて蒸着することにより形成される。前記導電膜に平坦化工程を行うことにより、それぞれのソース及びドレイン電極１２４ａ、１２４ｂが形成される。平坦化工程は化学機械的研磨またはエッチバックなどで行われる。また、このような平坦化工程はゲートキャッピング膜１２０が露出されるまで行われることが好ましい。前記導電膜がポリシリコン膜で形成されると、ソース及びドレイン領域１２１ａ、１２１ｂに発生する寄生抵抗を防止することができる。そして、前記ソース及びドレイン電極は以後の工程においてビットライン（図示せず）に連結されるか、またはキャパシタのストレージ電極（図示せず）に連結され得る。
上述の工程に従い、基板に形成された素子分離膜により定義され、その一部にリセスが形成された活性領域と、第１方向に前記リセスの側壁の一部及び底部の上部の一部に形成されたゲート絶縁膜と、前記リセスの第１方向側壁とは前記ゲート絶縁膜を介して接触し、前記第１方向側壁に対し実質的に直角をなす前記リセスの第２方向側壁とは一定距離だけ離隔されたままで前記リセスに形成されたゲート電極と、前記第１方向側壁のうち前記ゲート絶縁膜が形成された領域を除き互いに対向された前記第１方向側壁に前記第１方向において前記ゲート電極を介してそれぞれ形成されたソース領域及びドレイン領域と、を具備するトランジスタであって、基板に対し水平方向にＳＯＩ構造を有し、リセスの第１方向側壁に二重のチャンネルを有するトランジスタが完成される。
上記の実施例の説明は本発明の徹底した理解を提供するために図面を参照として例をあげたものに過ぎないため、本発明を限定する意味で解釈してはならない。また、本発明の技術分野で通常の知識を有するものは本発明の基本的原理を外れない範囲内で多様な変化及び変更をすることができる。例えば、思案に従いトランジスタ形成過程において、基板の形状、ゲート電極の形状、リセスの形状または膜質の構成が変更されるか、または製造工程が加減され得る。
以上説明したように、本発明によると、ＳＯＩ基板を別途に製造する工程が必要なく、バルク基板において素子分離膜が埋没酸化膜の役割をするため、基板に対し水平をなすＳＯＩ構造のトランジスタを形成することができるという効果がある。
また、本発明によると、トランジスタのチャンネルを二重に形成することにより、チャンネルに流れる電流が増加し、同じチャンネル電流を有するトランジスタに比べ高集積化することができる。
また、本発明によると、スペーサーの厚さを調節することによりトランジスタのボディーの厚さの調節が可能で、リセスの深さを調節することによりトランジスタの幅を調節することができる。
また、本発明によると、トランジスタの製造においてＳＯＩ基板を製造する工程が不必要なので、製造原価を減らし、工程の単純化を図ることができる。
そこで、本発明に従い形成されたトランジスタは、ＳＯＩ基板を別途に製作せずとも、ＳＯＩ基板構造が有するトランジスタの動作上の利点があり、高集積化の趨勢に適合するようにサイズの縮小が可能であり、電流駆動能力及び素子パーフォマンスが一層優れることになる。
１１０ 基板
１１２ 素子分離膜
１１３ａ、１１３ｂ しきい電圧調節用不純物層
１１４ 側壁スペーサー
１１６ ゲート絶縁膜
１１８ ゲート電極
１２０ ゲートキャッピング膜
１２１ａ、１２１ｂ ソース及びドレイン領域
１２２ 絶縁膜
１２４ａ、１２４ｂ ソース及びドレイン電極
１１２ 素子分離膜
１１３ａ、１１３ｂ しきい電圧調節用不純物層
１１４ 側壁スペーサー
１１６ ゲート絶縁膜
１１８ ゲート電極
１２０ ゲートキャッピング膜
１２１ａ、１２１ｂ ソース及びドレイン領域
１２２ 絶縁膜
１２４ａ、１２４ｂ ソース及びドレイン電極
Claims (64)
- 基板に形成された素子分離膜により定義される活性領域の一部にリセスを形成する段階と、
第１方向に前記リセスの側壁の一部及び底部上部の一部にゲート絶縁膜を形成し、前記リセスに前記ゲート絶縁膜を介して前記活性領域に接触し、前記第１方向側壁に対して実質的に直角をなす前記リセスの第２方向側壁とは一定距離だけ離隔されるようにゲート電極を形成する段階と、
前記リセスの第１方向側壁のうち前記ゲート絶縁膜が形成された領域を除き互いに対向された前記第１方向側壁に、前記第１方向において前記ゲート電極を介してそれぞれソース領域及びドレイン領域を形成する段階と、
を含むことを特徴とする垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。 - 前記素子分離膜はＳＴＩ方法で形成されることを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記素子分離膜の材質はＵＳＧ膜またはＨＤＰ−ＣＶＤ法を用いた酸化膜であることを特徴とする請求項２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記素子分離膜の深さは２０００Å乃至３０００Åであることを特徴とする請求項３に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの深さは１０００Å乃至２０００Åであることを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲート絶縁膜の材質は酸化膜であることを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲート絶縁膜は熱酸化により形成されることを特徴とする請求項６に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲート電極の材質はドーピングされたポリシリコン膜またはタングステンポリサイド膜であることを特徴とする請求項７に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲート電極の形成と同時に前記ゲート電極の上部にゲートキャッピング膜が形成されることを特徴とする請求項８に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲートキャッピング膜の材質はシリコン窒化膜であることを特徴とする請求項９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記活性領域にリセスを形成する前に、後工程で形成されるリセスの第１方向側壁及びリセスの底部に形成されるように前記活性領域にしきい電圧調節用不純物層を形成する段階をさらに含むことを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスを形成した後にゲート絶縁膜を形成する前に、前記リセスの底部及び第１方向側壁にしきい電圧調節用不純物層を形成する段階をさらに含むことを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度が前記リセスの第１方向側壁に形成された不純物層の濃度よりも一層高くなるように形成されることを特徴とする請求項１１または１２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記しきい電圧調節用不純物層はイオン注入方法により形成されることを特徴とする請求項１３に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの第１方向側壁に形成されたしきい電圧調節用不純物層はチルトイオン注入方法を行うことにより形成されることを特徴とする請求項１４に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの底部及び第１方向側壁に形成されるしきい電圧調節用不純物層はプラズマドーピング方法を行うことにより形成されることを特徴とする請求項１３に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの第１方向側壁に形成されるソース及びドレイン領域はチルトイオン注入方法を行うことにより形成されることを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの第１方向側壁に形成されるソース及びドレイン領域はプラズマドーピング方法を行うことにより形成されることを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ソース及びドレイン領域が形成された基板に前記ソース及びドレイン領域と電気的に連結されるソース及びドレイン電極を形成する段階をさらに含むことを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ソース及びドレイン電極はドーピングされたポリシリコン膜またはタングステンポリサイド膜で形成されることを特徴とする請求項１９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記基板はバルク半導体基板であることを特徴とする請求項１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 基板に定義された活性領域が絶縁されるように覆いながら、前記活性領域の最上部と段差を有するようにするために前記基板の表面上部よりも高く素子分離膜を前記基板に形成する段階と、
前記段差が存在する前記素子分離膜の側壁に沿って側壁スペーサーを形成する段階と、
前記側壁スペーサー及び素子分離膜を食刻マスクとして用いて前記活性領域のうち露出された活性領域を所定深さまでに食刻することにより、前記活性領域の一部にリセスを形成する段階と、
前記リセスの底部の上部及び第１方向側壁の一部にゲート絶縁膜を形成し、前記ゲート絶縁膜の上部に前記リセスを充分に充填するようにゲート電極を形成すると共に、前記ゲート電極の上部にゲートキャッピング膜を形成する段階と、
前記リセスの第１方向側壁のうち前記ゲート電極が形成された領域を除き互いに対向された前記第１方向の側壁に、前記第１方向に前記ゲート電極を介してそれぞれソース領域及びドレイン領域を形成する段階と、
を含むことを特徴とする垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。 - 前記段差は５００Å乃至１０００Åであることを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記素子分離膜は、
基板に活性領域を限定する素子分離予定領域が露出されるようにマスクパターンを形成する段階と、
前記マスクパターンを用いて前記基板の一部にトレンチを形成する段階と、
前記トレンチを完全に埋め立て、前記マスクパターンの上部の高さと同一になるように素子分離膜用第１絶縁膜を形成する段階と、
前記マスクパターンを除去する段階と、
を含んで形成されることを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。 - 前記素子分離膜の材質はＵＳＧ膜またはＨＤＰ−ＣＶＤ法を用いた酸化膜であることを特徴とする請求項２４に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記素子分離膜の深さは２０００Å乃至３０００Åであることを特徴とする請求項２５に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記マスクパターンの厚さは５００Å乃至１０００Åであることを特徴とする請求項２６に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記マスクパターンの材質は窒化膜であることを特徴とする請求項２７に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの深さは１０００Å乃至２０００Åであることを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセス形成のための食刻は異方性食刻であることを特徴とする請求項２９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記スペーサーの材質は酸化膜または窒化膜であることを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲート電極及びゲートキャッピング膜は、
前記ゲート絶縁膜が形成された基板の全面にゲート電極用導電膜及びゲートキャッピング膜用物質膜を順次積層する段階と、
前記ゲートキャッピング膜用物質膜、ゲート電極用導電膜が順次形成された基板に写真及び食刻工程を行ってゲート電極及びゲートキャッピング膜を形成する段階と、
を含んで形成されることを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。 - 前記ゲート絶縁膜の材質は酸化膜であることを特徴とする請求項３２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲート絶縁膜は熱酸化膜により形成されることを特徴とする請求項３３に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ゲート電極はドーピングされたポリシリコン膜またはタングステンポリサイド膜で形成されることを特徴とする請求項３４に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記素子分離膜に側壁スペーサーを形成する前に、後工程で形成されるリセスの第１方向側壁及びリセスの底部に形成されるように前記活性領域にしきい電圧調節用不純物層を形成する段階をさらに含むことを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスを形成しゲート絶縁膜を形成する前に、前記リセスの底部と第１方向側壁とにしきい電圧調節用不純物層を形成する段階をさらに含むことを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度は前記リセスの第１方向側壁に形成された不純物層の濃度よりも一層高くなるように形成されることを特徴とする請求項３６または３７に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記しきい電圧調節用不純物層はイオン注入方法により形成されることを特徴とする請求項３８に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの第１方向側壁に形成されるしきい電圧調節用不純物層はチルトイオン注入方法を行うことにより形成されることを特徴とする請求項３９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセス部の底部及び第１方向側壁に形成されるしきい電圧調節用不純物層はプラズマドーピング方法を行うことにより形成されることを特徴とする請求項３８に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの第１方向側壁に形成されるソース及びドレイン領域はチルトイオン注入方法を行うことにより形成されること特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記リセスの第１方向側壁に形成されるソース及びドレイン領域はプラズマドーピング方法を行うことにより形成されることを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ソース及びドレイン領域が形成された基板の全面に前記リセスを充填し、前記ゲートキャッピング膜の上部とその高さが同じである第２絶縁膜を形成する段階と、
前記第２絶縁膜に前記ソース及びドレイン領域が露出されるようにコンタクトホールを形成する段階と、
前記コンタクトホールに導電物質を充填してソース及びドレイン電極を形成する段階と、
をさらに含むことを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。 - 前記第２絶縁膜の材質は酸化膜であることを特徴とする請求項４４に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記ソース及びドレイン電極はドーピングされたポリシリコン膜またはタングステンポリサイド膜で形成されることを特徴とする請求項４５に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- 前記基板はバルク半導体基板であることを特徴とする請求項２２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。
- バルク半導体基板に定義された活性領域が絶縁されるように覆い、前記活性領域の最上部と段差を有するようにするために前記半導体基板の表面上部よりも高く酸化膜材質の素子分離膜を前記半導体基板に形成する段階と、
前記段差が存在する前記素子分離膜の側壁に沿って酸化膜材質の側壁スペーサーを形成する段階と、
前記側壁スペーサー及び素子分離膜を食刻マスクとして用いて前記活性領域中で露出された活性領域を所定深さまでに異方性食刻することにより、前記活性領域の一部にリセスを形成する段階と、
前記リセスの底部及び第１方向側壁にゲート酸化膜を形成し、前記ゲート酸化膜が形成された基板の全面に前記リセスを充分に充填するようにドーピングされたポリシリコン膜及び窒化膜を順次積層する段階と、
前記窒化膜及びドーピングされたポリシリコン膜が形成された前記基板に写真及び食刻工程を行うことによりゲート電極及びゲートキャッピング膜を形成する段階と、
前記リセスの第１方向側壁のうち前記ゲート電極が形成された領域を除き互いに対向された前記第１方向側壁に、前記第１方向において前記ゲート電極を介してそれぞれ高濃度でドーピングされたソース領域及びドレイン領域を形成する段階と、
前記ソース及びドレイン領域が形成された基板の全面に前記リセスを充填し前記ゲートキャッピング膜の上部とその高さが同じになるように酸化膜を積層する段階と、
前記酸化膜に前記ソース及びドレイン領域が露出されるようにコンタクトホールを形成する段階と、
前記コンタクトホールにポリシリコン材質の導電物質を充填してソース及びドレイン電極を形成する段階と、
を含むことを特徴とする垂直二重チャンネルを有するＳＯＩトランジスタの製造方法。 - 基板に形成された素子分離膜により定義されその一部にリセスが形成された活性領域と、
第１方向に前記リセスの側壁の一部及び底部の上部の一部に形成されたゲート絶縁膜と、
前記リセスの第１方向側壁とは前記ゲート絶縁膜を介して接触され、前記第１方向側壁に対して実質的に直角をなす前記リセスの第２方向側壁とは一定距離だけ離隔されたままで前記リセスに形成されたゲート電極と、
前記第１方向側壁のうち前記ゲート絶縁膜が形成された領域を除き互いに対向された前記第１方向側壁に、前記第１方向に前記ゲート電極を介してそれぞれ形成されたソース領域及びドレイン領域と、
を備えることを特徴とする垂直二重チャンネルを有するＳＯＩトランジスタの構造。 - 前記素子分離膜の深さは２０００Å乃至３０００であることを特徴とする請求項４９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記リセスの深さは１０００Å乃至２０００Åであることを特徴とする請求項４９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記ゲート電極の上部にゲートキャッピング膜がさらに具備されることを特徴とする請求項４９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記基板は前記リセスの第１方向側壁及びリセスの底部にしきい電圧調節用不純物層が形成された基板であることを特徴とする請求項４９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度は前記リセスの第１方向側壁に形成された不純物層の濃度よりも一層高いことを特徴とする請求項５３に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記トランジスタは絶縁膜により覆われ、前記ソース及びドレイン領域の一部と電気的に連結されるソース電極及びドレイン電極をさらに具備することを特徴とする請求項４９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記基板はバルク半導体基板であることを特徴とする請求項４９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 基板に形成された素子分離膜により定義されその一部にリセスが形成された活性領域と、
前記リセスの側壁のうち互いに対向された第１方向側壁をなす前記活性領域に選択的に形成されたソース領域と、
前記ソース領域に対し設定されたゲート長さだけ第１方向に離隔され、前記第１方向側壁をなす前記活性領域に形成されたドレイン領域と、
第１方向に前記ソース領域及び前記ドレイン領域を除いて形成された前記第１方向側壁、及び前記ソース領域及び前記ドレイン領域を除いた前記第１方向側壁に対して垂直をなす前記リセスの底部の上部に形成されたゲート絶縁膜と、
前記リセスの第１方向側壁及び前記リセスの底部上部とは前記ゲート絶縁膜を介して接触し、前記ドレイン領域と前記ソース領域との間に形成されたゲート電極と、
を備えることを特徴とする垂直二重チャンネルを有するＳＯＩトランジスタの構造。 - 前記素子分離膜の深さは２０００Å乃至３０００Åであることを特徴とする請求項５７に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記リセスの深さは１０００Å乃至２０００Åであることを特徴とする請求項５８に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記ゲート電極の上部にゲートキャッピング膜がさらに具備されることを特徴とする請求項５９に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記基板は前記リセスの第１方向側壁及びリセスの底部にしきい電圧調節用不純物層が形成された基板であることを特徴とする請求項６０に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記リセスの底部に形成されたしきい電圧調節用不純物層の濃度は前記リセスの第１方向側壁に形成されたしきい電圧不純物層の濃度よりも一層高いことを特徴とする請求項６１に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記トランジスタは絶縁膜により覆われ、前記ソース及びドレイン領域の一部と電気的に連結されるソース電極及びドレイン電極をさらに具備することを特徴とする請求項６２に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
- 前記基板はバルク半導体基板であることを特徴とする請求項６３に記載の垂直二重チャンネルを有するＳＯＩトランジスタの構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050938A KR100568858B1 (ko) | 2003-07-24 | 2003-07-24 | 수직 이중 채널을 갖는 ｓｏｉ 트랜지스터의 제조 방법 및그에 따른 구조 |
| KR2003-050938 | 2003-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005045204A true JP2005045204A (ja) | 2005-02-17 |
| JP4754176B2 JP4754176B2 (ja) | 2011-08-24 |
Family
ID=34074967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004079138A Expired - Fee Related JP4754176B2 (ja) | 2003-07-24 | 2004-03-18 | リセスを備えたｓｏｉ構造の半導体素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6960507B2 (ja) |
| JP (1) | JP4754176B2 (ja) |
| KR (1) | KR100568858B1 (ja) |
| IT (1) | ITMI20041047A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287187A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | ステップｓｔｉプロファイルを用いたｎａｎｄフラッシュメモリ素子のトランジスタ形成方法 |
| JP2007258660A (ja) * | 2006-03-23 | 2007-10-04 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285466B2 (en) * | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
| KR101172853B1 (ko) * | 2005-07-22 | 2012-08-10 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
| TWI278067B (en) * | 2006-01-09 | 2007-04-01 | Nanya Technology Corp | Method for fabricating a recessed-gate MOS transistor device |
| DE102006007053B4 (de) * | 2006-02-15 | 2008-08-14 | Infineon Technologies Austria Ag | Optimierte dielektrische Isolationsstrukturen und Verfahren zu deren Herstellung |
| TWI309067B (en) * | 2006-03-15 | 2009-04-21 | Nanya Technology Corp | Method for fabricating a recessed-gate mos transistor device |
| US7625776B2 (en) * | 2006-06-02 | 2009-12-01 | Micron Technology, Inc. | Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon |
| US7628932B2 (en) | 2006-06-02 | 2009-12-08 | Micron Technology, Inc. | Wet etch suitable for creating square cuts in si |
| US7709341B2 (en) * | 2006-06-02 | 2010-05-04 | Micron Technology, Inc. | Methods of shaping vertical single crystal silicon walls and resulting structures |
| US7560344B2 (en) * | 2006-11-15 | 2009-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having a pair of fins and method of manufacturing the same |
| US7772651B2 (en) * | 2008-01-11 | 2010-08-10 | International Business Machines Corporation | Semiconductor-on-insulator high-voltage device structures, methods of fabricating such device structures, and design structures for high-voltage circuits |
| US7790524B2 (en) * | 2008-01-11 | 2010-09-07 | International Business Machines Corporation | Device and design structures for memory cells in a non-volatile random access memory and methods of fabricating such device structures |
| US7786535B2 (en) * | 2008-01-11 | 2010-08-31 | International Business Machines Corporation | Design structures for high-voltage integrated circuits |
| US7790543B2 (en) * | 2008-01-11 | 2010-09-07 | International Business Machines Corporation | Device structures for a metal-oxide-semiconductor field effect transistor and methods of fabricating such device structures |
| DE102008045037B4 (de) * | 2008-08-29 | 2010-12-30 | Advanced Micro Devices, Inc., Sunnyvale | Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren |
| US20110177154A1 (en) * | 2008-09-15 | 2011-07-21 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Tubular nanostructure targeted to cell membrane |
| CN102412295A (zh) * | 2010-09-21 | 2012-04-11 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN102412299A (zh) * | 2010-09-21 | 2012-04-11 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN103779222A (zh) * | 2012-10-23 | 2014-05-07 | 中国科学院微电子研究所 | Mosfet的制造方法 |
| US9748381B1 (en) | 2016-10-11 | 2017-08-29 | International Business Machines Corporation | Pillar formation for heat dissipation and isolation in vertical field effect transistors |
| KR102350485B1 (ko) * | 2017-08-18 | 2022-01-14 | 삼성전자주식회사 | 반도체 소자 |
| KR102343347B1 (ko) * | 2020-05-12 | 2021-12-24 | 울산과학기술원 | 전자 소자 및 전자 소자 제조 방법 |
| CN113506738A (zh) * | 2021-04-20 | 2021-10-15 | 芯盟科技有限公司 | T型双沟道晶体管及制造方法、半导体器件及制造方法 |
| US11817497B2 (en) * | 2021-08-25 | 2023-11-14 | International Business Machines Corporation | Vertical field effect transistor inverter with single fin device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04250667A (ja) * | 1991-01-28 | 1992-09-07 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH04354138A (ja) * | 1991-05-31 | 1992-12-08 | Oki Electric Ind Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JPH05198817A (ja) * | 1991-08-28 | 1993-08-06 | Sharp Corp | 半導体装置の構造および製造方法 |
| JPH0832066A (ja) * | 1994-07-19 | 1996-02-02 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
| JPH11330462A (ja) * | 1998-05-14 | 1999-11-30 | Miyagi Oki Denki Kk | 半導体装置の製造方法 |
| JP2001274381A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002151686A (ja) * | 2000-11-15 | 2002-05-24 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002343734A (ja) * | 2001-04-30 | 2002-11-29 | Hynix Semiconductor Inc | レーザアニーリングを用いた極浅接合形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010963A (ko) * | 1990-11-23 | 1992-06-27 | 오가 노리오 | Soi형 종채널 fet 및 그 제조방법 |
| DE4244154C1 (de) * | 1992-12-24 | 1994-05-05 | Duerkopp Adler Ag | Antriebselement für die Lastträger einer Hängeförderanlage |
| JPH11150265A (ja) | 1997-11-17 | 1999-06-02 | Toshiba Corp | 半導体装置 |
| US6268630B1 (en) * | 1999-03-16 | 2001-07-31 | Sandia Corporation | Silicon-on-insulator field effect transistor with improved body ties for rad-hard applications |
| WO2001086726A1 (en) | 2000-05-10 | 2001-11-15 | Koninklijke Philips Electronics N.V. | A semiconductor device |
| KR100365411B1 (ko) | 2000-06-30 | 2002-12-18 | 주식회사 하이닉스반도체 | 절연층상의 실리콘 금속 산화물 전계 효과 트랜지스터의제조 방법 |
| US6706571B1 (en) | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
| US6709982B1 (en) | 2002-11-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Double spacer FinFET formation |
-
2003
- 2003-07-24 KR KR1020030050938A patent/KR100568858B1/ko active IP Right Grant
-
2004
- 2004-01-20 US US10/759,239 patent/US6960507B2/en not_active Expired - Lifetime
- 2004-03-18 JP JP2004079138A patent/JP4754176B2/ja not_active Expired - Fee Related
- 2004-05-25 IT IT001047A patent/ITMI20041047A1/it unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04250667A (ja) * | 1991-01-28 | 1992-09-07 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH04354138A (ja) * | 1991-05-31 | 1992-12-08 | Oki Electric Ind Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JPH05198817A (ja) * | 1991-08-28 | 1993-08-06 | Sharp Corp | 半導体装置の構造および製造方法 |
| JPH0832066A (ja) * | 1994-07-19 | 1996-02-02 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
| JPH11330462A (ja) * | 1998-05-14 | 1999-11-30 | Miyagi Oki Denki Kk | 半導体装置の製造方法 |
| JP2001274381A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002151686A (ja) * | 2000-11-15 | 2002-05-24 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002343734A (ja) * | 2001-04-30 | 2002-11-29 | Hynix Semiconductor Inc | レーザアニーリングを用いた極浅接合形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287187A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | ステップｓｔｉプロファイルを用いたｎａｎｄフラッシュメモリ素子のトランジスタ形成方法 |
| JP2007258660A (ja) * | 2006-03-23 | 2007-10-04 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI20041047A1 (it) | 2004-08-25 |
| US20050017289A1 (en) | 2005-01-27 |
| JP4754176B2 (ja) | 2011-08-24 |
| KR100568858B1 (ko) | 2006-04-10 |
| US6960507B2 (en) | 2005-11-01 |
| KR20050011881A (ko) | 2005-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4754176B2 (ja) | リセスを備えたｓｏｉ構造の半導体素子及びその製造方法 | |
| US11133387B2 (en) | FinFETs having dielectric punch-through stoppers | |
| US8263444B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| US6593192B2 (en) | Method of forming a dual-gated semiconductor-on-insulator device | |
| US7494895B2 (en) | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer | |
| JP2006253684A (ja) | トレンチ・キャパシタ・アレイを含む構造およびその形成方法（ｓｏｉチップ用の簡略化した埋込プレート構造およびプロセス） | |
| US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
| JP2011243948A (ja) | 半導体装置及びその製造方法 | |
| US20120132986A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| US7081387B2 (en) | Damascene gate multi-mesa MOSFET | |
| JP2009004425A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11967626B2 (en) | Field effect transistors with gate fins and method of making the same | |
| KR100549005B1 (ko) | 선택적 에피성장층을 채택하여 비대칭 소오스/드레인트랜지스터를 제조하는 방법 및 그것에 의해 제조된비대칭 소오스/드레인 트랜지스터 | |
| KR20130050160A (ko) | 반도체 소자의 제조 방법 | |
| JP2009009988A (ja) | 半導体装置及びその製造方法 | |
| US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
| US20230083560A1 (en) | Field effect transistors with gate fins and method of making the same | |
| KR100473189B1 (ko) | 반도체소자 제조방법 | |
| JP2006066573A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009049315A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20040060288A (ko) | 반도체소자의 형성방법 | |
| KR20020032190A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4754176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |