JP2005037263A - エンコード信号処理装置およびr/dコンバータ - Google Patents
エンコード信号処理装置およびr/dコンバータ Download PDFInfo
- Publication number
- JP2005037263A JP2005037263A JP2003275086A JP2003275086A JP2005037263A JP 2005037263 A JP2005037263 A JP 2005037263A JP 2003275086 A JP2003275086 A JP 2003275086A JP 2003275086 A JP2003275086 A JP 2003275086A JP 2005037263 A JP2005037263 A JP 2005037263A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- encode
- circuit
- frequency
- resolver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
【課題】 簡単な構成で、かつコストアップすることなく、所定の回転速度範囲で発生する速度リップルを低減することができるモータ制御技術を提供する。
【解決手段】
R/Dコンバータからのエンコード信号A1を基準として、PLL回路101においてエンコード信号A1に同期した周波数f0の信号を発生させる。この信号を第2分周回路106で分周し、その分周信号に基づいて、2相信号発生回路107において位相が90°ずれた方形波AH,BHを生成し、回転方向切り替え回路108からエンコード信号A2,B2として出力する。第2分周回路106での分周比を選択することで、R/Dコンバータからのエンコード信号のビット数を拡張したエンコード信号A2,B2を得ることができる。
【選択図】 図3
【解決手段】
R/Dコンバータからのエンコード信号A1を基準として、PLL回路101においてエンコード信号A1に同期した周波数f0の信号を発生させる。この信号を第2分周回路106で分周し、その分周信号に基づいて、2相信号発生回路107において位相が90°ずれた方形波AH,BHを生成し、回転方向切り替え回路108からエンコード信号A2,B2として出力する。第2分周回路106での分周比を選択することで、R/Dコンバータからのエンコード信号のビット数を拡張したエンコード信号A2,B2を得ることができる。
【選択図】 図3
Description
この発明は、レゾルバを利用したモータの回転制御技術に適用して有用な技術に関する。
レゾルバとR/Dコンバータを用いたモータの制御技術が知られている。レゾルバは、回転トランスの一種であり、2個のステータ巻線と1個のロータ巻線を備えている。2個のステータ巻線は、90度ずらして配置されている。ステータ巻線との結合により得られる信号の振幅は、ロータ軸の回転角度とステータとの相対位置の関数になる。このため、レゾルバからは、軸角度のサイン(正弦波)およびコサイン(余弦波)で変調された、次式(1)および(2)で示される2種類の出力電圧(正弦波出力(S1),余弦波出力(S2))が得られる。
R/Dコンバータは、レゾルバからアナログ信号として出力されるS1およびS2をエンコード信号と呼ばれるデジタル信号に変換するコンバータである。サーボ制御系では、R/Dコンバータから出力されるエンコード信号を利用してモータの回転位置の制御や回転速度の制御が行なわれる。
R/Dコンバータを利用した角度検出の技術としては、|S1|>|S2|であれば、S1/S2=tanθを求め、|S1|<|S2|であれば、S2/S1=cotθを求め、tanθあるいはcotθの値から角度θを算出する例が知られている。(たとえば、特許文献1参照)
レゾルバを用いたモータの回転制御では、速度リップルの発生という問題がある。速度リップルとは、モータで発生する一種の回転ムラである。速度リップルの発生を抑える方法として、R/Dコンバータからのエンコード信号の分解能を高くする方法がある。しかしながら、この方法は、R/Dコンバータを構成するD/Aコンバータをより高性能なもの(よりビット数の大きい高分解能なもの)にしなくてはならず、コスト高となる。
本発明は、簡単な構成で、かつコストアップすることなく、速度リップルの発生を抑制できる技術を提供することを目的とする。
本発明のエンコード信号処理装置は、レゾルバからの出力をA/D変換したエンコード信号が基準信号として入力されるPLL回路と、前記PLL回路の発振信号を利用して前記エンコード信号に同期したパルス信号を生成するパルス信号生成回路とを備えることを特徴とする。
本発明によれば、PLL(Phase Locked Loop)技術を利用することで、R/Dコンバータからのエンコード信号に同期し、ビット拡張したエンコードパルスを生成することができる。
PLL回路とは、電圧制御発振器、電圧制御発振器で発振された信号を分周する分周回路、基準信号と分周回路の出力とを比較する比較器、および一種の積分器であるループフィルタ(ローパスフィルタ)を基本構成要素として備えた一種の発振器である。比較器は、基準信号と電圧制御発振器で発振される信号を分周した信号とを比較し、2つの信号の位相に差があれば、位相誤差信号を出力する。この位相誤差信号はループフィルタで平均化され電圧制御発振器を制御する制御電圧に変換される。電圧制御発振器は、この制御電圧によって制御されて、比較される2つの信号の位相が一致するように、発振周波数を制御する。この結果、電圧制御発振器の発振信号を分周した信号は、基準信号と同じ周波数、同じ位相となる。
上記の制御の結果、電圧制御発振器の発振信号は、基準信号の2n倍の周波数を有し、基準信号に同期したものとなる。したがって、発振信号の分周回数の範囲内において、電圧制御発振器の発振信号を別途分周すれば、n≧mとして、基準信号に同期し、基準信号の2m倍の逓倍信号を得ることができる。
本発明は、この原理を利用することで、R/Dコンバータからのエンコード信号のビット拡張を行なう。すなわち、レゾルバからの出力をA/D変換したエンコード信号を基準信号としてPLL回路に入力し、エンコード信号に同期し、エンコード信号の周波数が逓倍された信号をPLL回路で生成する。そして、このPLL回路で生成された信号を利用して、エンコード信号に対して2n倍の周波数でエンコード信号に同期した信号を得る。こうしてR/Dコンバータからのエンコード信号をビット拡張した信号を得ることができる。
後述するように、速度リップルが問題となる回転数におけるR/Dコンバータからのエンコード信号の周波数は十数kHz程度である。そのためPLL技術を用いたエンコード信号の逓倍信号の生成は、8逓倍程度が容易に行なえる。つまり、本発明によれば、3ビット程度のビット拡張を容易に行なうことができる。
エンコード信号のビット拡張は、DSP(Digital Signal Processor)を用いたデジタル演算により行うこともできる。しかしながら、DSPを用いる構成は、DSPの処理速度に限界がある。またDSPの処理速度を大きくしようとすると、構成の複雑化、信頼性の低下、著しい高コスト化といった点が目立つようになる。また、DSPを用いた場合、レゾルバの急激な回転の変化に際して、演算時間に起因する応答の遅れが発生する問題もある。
本発明では、移動体通信機やオーディオ・ビジュアル装置等に利用するためのLSI化された安価なPLL回路を利用できるので、シンプルな構成のものを低コストで作製することができる。また、数十〜数百MHzの発振が可能な電圧制御発振器も容易に入手できるので、DSPを用いた場合に比較して低コストで高い周波数逓倍数を確保でき、容易に高ビット化を実現できる。また、ソフトウェアによる処理ではないので、高ビット化しても演算時間の遅れはDSPに比較して小さいという優位性がある。
エンコード信号のビット拡張を行なうことで、サーボ制御されるモータの速度リップルを低減することができる。レゾルバの出力には回転周波数の整数倍の高調波成分が含まれる。これがレゾルバの誤差である。この高調波成分を微分すると速度リップルとなる。この誤差成分はエンコード信号の精度を低下させ、モータの正確な制御に悪影響を与えてトルクリップルの発生原因となる。
この高調波成分はローパスフィルタにより除去されるのであるが、そのカットオフ周波数を高調波成分の周波数より小さくしないと、効果的な高調波成分の除去は行えず、速度リップルは低減できない。他方で、上記誤差成分を除去するためにローパスフィルタのカットオフ周波数を低くすると、オープンループ利得が低下するので、フィードバック制御系の応答が遅くなる。
本発明によれば、ビット拡張により、エンコード信号の周波数を高くするので、レゾルバの出力に含まれる高調波成分を除去するためのローパスフィルタのカットオフ周波数をその分高くでき、そのためフィードバック制御系の応答速度を高く維持できる。これにより、レゾルバの出力からのノイズの除去効果とフィードバック制御系の高い応答速度とを両立させることができ、速度リップルの発生を抑えることができる。
本発明では、パルス信号生成回路として2相信号発生回路を採用することが好ましい。2相信号発生回路は、入力信号に基づいて、位相が90°ずれた2相の信号を発生する回路である。2相信号発生回路を用いることで、レゾルバの正弦波出力または余弦波出力の一方のエンコード出力から、ビット拡張された正弦波エンコード出力と余弦波エンコード出力を生成することができる。
この態様によれば、レゾルバの寸法精度等の問題から、レゾルバからの正弦波出力と余弦波出力とが正確に位相差90°の関係にない場合でも、位相が正確に90°ずれた正弦波エンコード出力と余弦波エンコード出力とを得ることができる。
また、本発明では、レゾルバの回転速度を計測する手段と、レゾルバの回転速度が所定の回転速度の範囲にある場合には、パルス信号生成回路からの信号を出力し、それ以外の回転速度にある場合には、エンコード信号を出力する出力選択手段とをさらに備えることを好ましい態様としている。ここで、所定の回転速度の範囲は、400rpm〜1200rpmが好適である。この態様によれば、速度リップルの発生が問題となる回転速度の範囲において、エンコード出力のビット拡張を行なうことができる。
また、本発明のR/Dコンバータは、レゾルバからの出力に基づいてエンコード信号を生成するエンコード信号生成手段と、前記エンコード信号が基準信号として入力されるPLL回路と、前記PLL回路の発振信号を利用して前記エンコード信号に同期したパルス信号を生成するパルス信号生成回路とを備えることを特徴とする。
本発明によれば、簡単な構成で、かつコストアップすることなく、速度リップルの発生を抑制できる技術が提供される。
次に図面を参照して本発明の実施形態について説明する。
1.実施形態の構成
図1は、本発明の一実施形態におけるサーボ制御システムの概要を示すブロック図である。図1に示すサーボ制御システムは、モータ制御回路1によってモータ2の回転が制御され、その回転の状態はレゾルバ3で検出される。レゾルバ3の出力はR/Dコンバータ4でエンコード信号に変換され、エンコード信号はエンコード信号処理回路5でビット数が拡張されたエンコード信号として出力される。R/Dコンバータからのエンコード信号、またはビット数が拡張されたエンコード信号を微分回路6で微分し、レゾルバの回転速度を検出し、その検出結果に基づいてモータ制御回路1はモータの回転を制御する。
1.実施形態の構成
図1は、本発明の一実施形態におけるサーボ制御システムの概要を示すブロック図である。図1に示すサーボ制御システムは、モータ制御回路1によってモータ2の回転が制御され、その回転の状態はレゾルバ3で検出される。レゾルバ3の出力はR/Dコンバータ4でエンコード信号に変換され、エンコード信号はエンコード信号処理回路5でビット数が拡張されたエンコード信号として出力される。R/Dコンバータからのエンコード信号、またはビット数が拡張されたエンコード信号を微分回路6で微分し、レゾルバの回転速度を検出し、その検出結果に基づいてモータ制御回路1はモータの回転を制御する。
図2は、図1の実施形態におけるエンコード信号処理回路5の概要を示すブロック図である。エンコード信号処理回路5は、エンコードパルス発生回路10、MCU(Micro Controller Unit)20およびマルチプレクサ30を備えている。
R/Dコンバータ4は、レゾルバ3(図1参照)から出力される正弦波出力および余弦波出力をA/D変換し、周知の手法に従って、レゾルバ3の軸回転角度に関する情報を含んだエンコード信号A1とエンコード出力B1を出力する。ここで、エンコード出力A1がレゾルバ3のエンコード出力であり、エンコード出力B1がレゾルバ3のエンコード出力である。また、R/Dコンバータ4からはレゾルバ3の回転方向に関する信号Dirが出力される。
エンコードパルス発生回路10は、PLL技術を用いて、R/Dコンバータ4からのエンコード出力A1からエンコード出力A1のビット数をビット拡張したエンコード信号A2、および同じくビット数が拡張されたエンコード信号B2を生成する。例えば、エンコード出力A1の分解能が12ビットである場合、エンコードパルス発生回路10は、エンコード出力A1に同期した13ビット以上のパルス信号をエンコード信号A2として生成する。
MCU20は、パルスの周期を計測するワンチップマイコンである。MCU20で計測されたレゾルバ3の回転周期からレゾルバ3の回転数が得られ、その回転数に従って、マルチプレクサ30は、R/Dコンバータ4のエンコード出力A1,B1と、エンコードパルス発生回路10で生成された出力A2,B2の何れかを選択する。つまり、マルチプレクサ30は、レゾルバ3の回転数が所定の範囲内である場合には、R/Dコンバータからのエンコード出力をビット拡張した信号を選択し、レゾルバ3の回転数が所定の範囲以外である場合には、R/Dコンバータ4からのエンコード出力を選択する。こうすることで、特定の回転速度範囲において、ビット拡張したエンコード信号を得ることができる。
例えば、マルチプレクサ30は、レゾルバ3の回転数が400rpm〜1200rpmである場合に、出力A2,B2を選択し、レゾルバ3の回転数が400rpm未満または1200rpmを超える値である場合に、出力A1,B1を選択する。このような選択をするのは、回転数が400rpm〜1200rpmの範囲において、モータ2における速度リップルが問題になるので、その範囲におけるエンコード出力のビット拡張が有効となるからである。なお、モータ2の回転数が400rpm未満では、サーボ制御の効きが良く、速度リップルの発生が抑制され、他方で1200rpmを超える回転数では、慣性モーメントが大きくなり、速度リップルの発生が抑えられる。
図2では、R/Dコンバータ4とエンコード信号処理回路5とを別構成としているが、R/Dコンバータ4の中にエンコード信号処理回路5を取り込んだ構成としてもよい。この場合、エンコード信号処理回路5の機能を有したR/Dコンバータが得られる。
図3は、エンコードパルス発生回路10の概要を示すブロック図である。エンコードパルス発生回路10は、PLL回路101、第2分周回路106、2相信号発生回路107および回転方向切り替え回路108を備えている。PLL回路101は、位相―周波数比較器(PFC:Phase-Frequency Comparator)102、ローパスフィルタ103、第1分周回路104および電圧制御発振回路(VCO:Voltage Controlled Oscillator)105を備えている。
位相―周波数比較器102は、R/Dコンバータ4(図1または図2参照)からのエンコード信号A1(周波数:fE)が基準信号として入力され、この基準信号と電圧制御発振回路105で生成された方形波出力信号(周波数:f0)を第1分周回路104でN0分周(N0は2の倍数)した信号とを比較する。位相―周波数比較器102では、基準信号であるエンコード信号A1と第1分周回路104の出力とを比較し、2つの周波数の位相がずれていると、そのずれ具合に応じて正パルスまたは負パルスを出力する。この出力をローパスフィルタ105に通すことで、制御電圧を生成し、その電圧によって電圧制御発振回路105が制御される。
この仕組みによれば、位相―周波数比較器102において比較される2つの信号の位相差がなくなるように、電圧制御発振器105で発振される信号の周波数が制御される。つまり、第1分周回路104で分周された信号の位相がエンコード信号A1の位相に一致するように、位相―周波数比較器102の出力によって電圧制御発振器105が制御される。このようにして、(fE)と(f0/N)とが同じ周波数、同じ位相になるように、電圧制御発振回路105が制御される。
他方、電圧制御発振回路105の出力は、第2分周回路106で(N1)分周される。なお、N1は、N1<N0を満足する2の倍数である。PLL制御の機能からfE=(f0/N0)となるので、第2分周回路106の出力信号の周波数(f0/N1)は、エンコード信号A1の周波数(fE)より大きくなる
2相信号発生回路107は、第2分周回路106で生成された第2分周信号を利用してエンコード信号A1に同期したパルス信号を生成するパルス信号生成回路である。上述したように、電圧制御発振器105で発振される信号は、エンコード信号A1に同期している。従って、2相信号発生回路107で生成される信号もエンコード信号A1に同期した信号となる。
図4は、2相信号発生回路107の一例を示す回路記号図である。図4に示す2相信号発生回路は、T型フリップ・フロップ回路を2つ用いて構成されている。図5は、図4に示される2相信号発生回路における各信号の波形の関係を示すタイムチャートである。図5に示すように、CLK端子にCLK(クロック)を入力すると、Q1とQ2に、位相が90°ずれ周波数がCLKの(1/4)倍の2つの方形波が出力される。
図3の2相信号発生回路107は、第2分周回路106の出力をCLKとして利用することで、周波数がf0/4N1で、位相が90°ずれた2つの方形波信号AHとBHを生成する。ここで、CLKとして利用される第2分周回路106の出力は、PLL回路101の機能により、エンコード信号A1に同期したものであるから、図5に示すタイミング関係で生成されるAH,BHもエンコード信号A1に同期したものとなる。また、後述するように、N0とN1を選択することで、AH,BHをR/Dコンバータ4からのエンコード信号A1の周波数を逓倍した信号として得ることができる。
エンコード信号A1に同期し、かつ逓倍された信号AHと、信号AHと90°位相のずれた信号BHを得た場合、信号AH,BHは、エンコード信号A1,B1のビット拡張をしたエンコード信号となる。
回転方向切り替え回路108は、R/Dコンバータ4から出力されるレゾルバ3の回転方向を示す信号Dirによって、AHとBHを切り替え、一方をレゾルバ3のエンコード信号A2、他方をレゾルバ3のエンコード信号B2として出力する。例えば、回転方向切り替え回路108は、レゾルバのロータが正回転時に、AHをA2、BHをB2として出力し、レゾルバのロータが逆回転時に、AHをB2、BHをA2として出力する。
次に、第1分周回路104における分周比と第2分周回路106における分周比の関係を適当に選ぶことで、エンコード信号A1をビット拡張したエンコード信号A2と、エンコード信号B1をビット拡張したエンコード信号B2を得ることができる点について説明する。
例えば、3ビットの拡張をする場合を説明する。この場合、エンコード信号の周波数を23=8倍にした同期信号を得ればよい。本実施形態においては、エンコード信号A1,B1の周波数はf0/N0であり、エンコード信号A2,B2の周波数はf0/4N1である。よって、この場合下記数3が成立する。
数3を解くと、N0=32N1が得られる。これは、第1分周回路での分周比N0に対して、第2分周回路での分周比N1を1/32にすれば、エンコード信号A1,B1から、8倍の周波数のエンコード信号A2,B2が得られることを意味している。
以下、3ビット拡張の一例を説明する。例えば、図2のR/Dコンバータ4の分解能が12ビットである場合、A1,B1はレゾルバの1回転が212/4=1024分割されたパルス数となる。仮にモータ2の回転数を1000rpmとすると、回転周波数は、1000/60=16.66・・Hzとなり、A1,B1の周波数は1024×16.66・・Hzとなる。つまり、図3において、fE≒17.067kHzとなる。
ここで、第1分周回路104での分周比をN0=512とすると、f0=512×1024×16.66・・Hzとなるので、この周波数を発振できる電圧制御発振器105を採用するとする。そして、第2分周回路106での分周比をN1=16とする。この場合、2相信号発生回路107で生成される信号AH,BHの周波数は、f0/4N1=136.53332・・kHzとなる。
ここで想定しているのは、モータ2の回転周波数が16.66・・Hzの場合であるから、信号AH,BHの分解能(1回転あたりのパルス数)は、136533.32・・/16.66・・=8192パルスとなる。8192=213であるから、これは、13ビットの分解能ということになる。つまり、N0=512、N1=16とすることで、A2,B2は、A1,B1のビット数10ビットに対して3ビットのビット拡張をした信号となる。
図6は、上述の例におけるエンコードパルスのタイミングチャートである。上述の例の場合、R/Dコンバータ4(図1参照)からのエンコード信号A1,B1を利用して、エンコード処理回路5において、図6に示すように、3ビットのビット拡張がされたエンコード信号A2,B2が生成される。
このようにPLL技術を利用し、分周比N0,N1を適宜選択することで、R/Dコンバータから出力されるエンコード信号をビット拡張することができる。
上述の説明から明らかなように、2つの分周回路における分周比の比率(N0/N1)を大きな値とすれば、さらに高いビット数への拡張を容易に行なうことができる。なお、分周比が小さいと、ジッタ(パルスの時間的なゆらぎ)の影響が出るので、電圧制御発振器105の発振周波数をある程度高くし、N0,N1を大きな値にすることが好ましい。図3において、第1分周回路104と第2分周回路106とを別構成としているが、一つの分周回路から2つの分周出力を得る構成としてもよい。
2.実施形態の動作
次に、本発明の実施形態におけるサーボ制御システムの動作について図1〜図3を参照して説明する。
次に、本発明の実施形態におけるサーボ制御システムの動作について図1〜図3を参照して説明する。
まず、モータ2の回転はレゾルバ3で検出され、レゾルバ3の正弦波出力および余弦波出力はR/Dコンバータ4に取り込まれてエンコード信号A1,B1に変換される。エンコードパルス発生回路10では、エンコード信号A1に基づいて、エンコード信号A1,B1に同期し、かつビット拡張されたエンコード信号A2,B2を生成する。
マルチプレクサ30は、MCU20で検出されたレゾルバ3の回転数が400rpm〜1200rpmである場合に、エンコード信号としてA2,B2を選択し、レゾルバ3の回転数がそれ以外である場合にエンコード信号としてA1,B1を選択する。
エンコード信号処理回路5から出力されたエンコード信号は、微分回路6で微分されてモータ1の回転状態(回転速度の変化等)が検出され、モータ制御回路1は、その検出結果に基づいてモータ2の回転を制御する。
このようにして、モータ2の回転速度が400rpm〜1200rpmである場合に、ビット拡張されたエンコード出力を用いてサーボ制御を行なう。こうすることで、速度リップルの発生が問題となる回転数の範囲において、モータ2の制御性を高め、速度リップルの発生を抑制する。
本実施形態では、レゾルバの正弦波出力のエンコード信号A1を基準信号として位相―周波数比較器102に入力しているが、レゾルバの余弦波出力のエンコード信号B1を位相―周波数比較器102に入力してもよい。
1…モータ制御回路、2…モータ、3…レゾルバ、4…R/Dコンバータ、5…エンコード信号処理回路、6…微分回路、10…エンコードパルス発生回路、20…MCU(Micro Controller Unit)、30…マルチプレクサ、101…PLL回路、102…位相―周波数比較器、103…ローパスフィルタ、104…第1分周回路、105…電圧制御発振器、106…第2分周回路、107…2相信号発生回路、108…回転方向切り替え回路。
Claims (8)
- レゾルバからの出力をA/D変換したエンコード信号が基準信号として入力されるPLL回路と、
前記PLL回路の発振信号を利用して前記エンコード信号に同期したパルス信号を生成するパルス信号生成回路と
を備えることを特徴とするエンコード信号処理装置。 - 前記パルス信号生成回路は、2相信号発生回路であることを特徴とする請求項1に記載のエンコード信号処理装置。
- 前記レゾルバの回転速度を計測する手段と、
前記レゾルバの回転速度が所定の回転速度の範囲にある場合には、前記パルス信号生成回路からの信号を出力し、それ以外の回転速度にある場合には、前記エンコード信号を出力する出力選択手段と
をさらに備えることを特徴とする請求項1または2に記載のエンコード信号処理装置。 - 前記PLL回路において、前記エンコード信号に同期し、その周波数が逓倍された信号が生成されることを特徴とする請求項1〜3のいずれかに記載のエンコード信号処理装置。
- レゾルバからの出力に基づいてエンコード信号を生成するエンコード信号生成手段と、
前記エンコード信号が基準信号として入力されるPLL回路と、
前記PLL回路の発振信号を利用して前記エンコード信号に同期したパルス信号を生成するパルス信号生成回路と
を備えることを特徴とするR/Dコンバータ。 - 前記パルス信号生成回路は、2相信号発生回路であることを特徴とする請求項5に記載のR/Dコンバータ。
- 前記レゾルバの回転速度を計測する手段と、
前記レゾルバの回転速度が所定の回転速度の範囲にある場合には、前記パルス信号生成回路からの信号を出力し、それ以外の回転速度にある場合には、前記エンコード信号を出力する出力選択手段と
をさらに備えることを特徴とする請求項5または6に記載のR/Dコンバータ。 - 前記PLL回路において、前記エンコード信号に同期し、その周波数が逓倍された信号が生成されることを特徴とする請求項5〜7のいずれかに記載のR/Dコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003275086A JP2005037263A (ja) | 2003-07-16 | 2003-07-16 | エンコード信号処理装置およびr/dコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003275086A JP2005037263A (ja) | 2003-07-16 | 2003-07-16 | エンコード信号処理装置およびr/dコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005037263A true JP2005037263A (ja) | 2005-02-10 |
Family
ID=34211838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003275086A Pending JP2005037263A (ja) | 2003-07-16 | 2003-07-16 | エンコード信号処理装置およびr/dコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005037263A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012225679A (ja) * | 2011-04-15 | 2012-11-15 | Hitachi Automotive Systems Steering Ltd | トルクセンサおよびパワーステアリング装置 |
-
2003
- 2003-07-16 JP JP2003275086A patent/JP2005037263A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012225679A (ja) * | 2011-04-15 | 2012-11-15 | Hitachi Automotive Systems Steering Ltd | トルクセンサおよびパワーステアリング装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907023B2 (en) | Phase lock loop with a multiphase oscillator | |
KR102427375B1 (ko) | 넓은 대역폭을 갖는 위상 동기 루프 회로 | |
US7859254B2 (en) | Clock generation circuit, analog-digital angle converter using the same, and angle detection apparatus | |
US11662205B2 (en) | MEMS gyroscope control circuit | |
US6121747A (en) | Electric motor controller | |
JP2005191831A (ja) | ディジタルvco、vco回路、pll回路、情報記録装置及び同期クロック信号生成方法 | |
JPH0661851A (ja) | 周波数シンセサイザ | |
JPS6331476A (ja) | Pwmインバ−タの制御方法および装置 | |
WO2010047005A1 (ja) | デジタルpll回路及び通信装置 | |
JP2021052258A (ja) | 回路装置、物理量測定装置、電子機器及び移動体 | |
JPH06177651A (ja) | 周波数シンセサイザ | |
JP2008236831A (ja) | モータ駆動制御装置 | |
JPH07231688A (ja) | Pllシステム | |
JP2004056663A (ja) | クロック逓倍回路 | |
JP2005037263A (ja) | エンコード信号処理装置およびr/dコンバータ | |
JP2011061929A (ja) | モータ速度制御装置 | |
JP2007074291A (ja) | 周波数シンセサイザ | |
JP2000341100A (ja) | 多相クロック信号発生回路、移相クロック信号発生回路及び逓倍クロック信号発生回路 | |
JPH11178380A (ja) | モータ速度制御装置 | |
JP2010230439A (ja) | 制御回路 | |
JPH1041816A (ja) | 信号発生器 | |
JP3944354B2 (ja) | モータ制御装置 | |
JP2007336653A (ja) | モータの速度制御回路 | |
JP2004069614A (ja) | 変位情報生成装置および駆動制御装置 | |
JP4651931B2 (ja) | シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081203 |