JP2005033192A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2005033192A JP2005033192A JP2004174437A JP2004174437A JP2005033192A JP 2005033192 A JP2005033192 A JP 2005033192A JP 2004174437 A JP2004174437 A JP 2004174437A JP 2004174437 A JP2004174437 A JP 2004174437A JP 2005033192 A JP2005033192 A JP 2005033192A
- Authority
- JP
- Japan
- Prior art keywords
- implantation
- blocking material
- forming
- pattern
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】 シリコン基板1上に第一の注入阻止材9を成膜し、レジストパターン2をマスクとするエッチングにより第一の注入阻止材をパタニングし、レジストを除去した後第一の注入阻止材のパターンをマスクとして第一のイオン注入により第一の不純物領域4を形成し、第二の注入阻止材10を第一の注入阻止材のエッチングされた領域を埋め込んで成膜し、第二の注入阻止材をエッチングして第一の注入阻止材を露出させた後、第一の注入阻止材を選択的にエッチングすることにより第二の注入阻止材のパターンを形成し、第二の注入阻止材のパターンをマスクとして第二のイオン注入により第二の不純物領域7を形成する。
【選択図】 図1B
Description
前記保護膜上に第一の注入阻止材を形成する工程と、前記第一の注入阻止材上にレジストのパターンを形成する工程と、前記レジストのパターンをマスクとして前記第一の注入阻止材をエッチングする工程と、前記レジストを除去する工程と、前記第一の注入阻止材のパターンをマスクとして前記半導体基板に第一のイオンを注入して第一の不純物領域を形成する工程と、第二の注入阻止材を前記第一の注入阻止材のパターンにおけるエッチングされた領域を埋め込むように成膜する工程と、前記第二の注入阻止材を前記第一の注入阻止材が露出するまでエッチングする工程と、前記第一の注入阻止材を前記第二の注入阻止材と前記保護膜とに対して選択的にエッチングすることにより前記第二の注入阻止材のパターンを形成する工程と、前記第二の注入阻止材のパターンをマスクとして前記半導体基板に第二のイオンを注入して第二の不純物領域を形成する工程とを有する。
図1Aおよび図1Bは、実施の形態1における固体撮像素子の製造方法の要部、すなわち、イオン注入により不純物領域を形成する工程を示す断面図である。この工程により、共通の注入領域の無い2種類の不純物領域を形成する。
図2は、実施の形態2におけるイオン注入による不純物領域の形成工程を示す断面図である。この方法は、図1A、Bに示した実施の形態1の方法の一部を変更した例である。すなわち、実施の形態1の方法では、シリコン基板1の表面は、必ず、第一の不純物領域4か第二の不純物領域7かのどちらかになり、どちらの不純物領域でもない領域を形成できないが、本実施の形態は、どちらの不純物領域でもない領域を容易に形成する方法を提供する。
図3は、実施の形態3におけるイオン注入による不純物領域の形成工程を示す断面図である。この方法も、図1A、Bに示した実施の形態1の方法を一部の変更した例である。すなわち、実施の形態1の方法の場合、第一の不純物領域4と第二の不純物領域7は必ず隣接しており、その間に第一の不純物領域4でも第二の不純物領域7でもない領域を形成することができないが、本実施の形態は、どちらの不純物領域でもない領域を容易に形成する方法を提供する。
図4は、実施の形態4におけるイオン注入による不純物領域の形成工程を示す断面図である。この方法も、図1A、Bに示した実施の形態1の方法を一部の変更した例である。すなわち、実施の形態1の方法の場合、第一の不純物領域4と第二の不純物領域7は必ず隣接しており、その間に第一の不純物領域4でも第二の不純物領域7でもない領域を形成することができないが、本実施の形態は、どちらの不純物領域でもない領域を容易に形成する方法を提供する。
2 第一のレジスト
3 第一のイオン
4 第一の不純物領域
5 第二のレジスト
6 第二のイオン
7 第二の不純物領域
8 シリコン基板の保護膜
9 第一の注入阻止材
10 第二の注入阻止材
11 注入阻止のためのレジスト
12 サイドウオール
Claims (6)
- 共通の注入領域の無い不純物領域をイオン注入により形成する工程を含む半導体素子の製造方法において、前記工程が、
半導体基板上に第一の注入阻止材を形成する工程と、
前記第一の注入阻止材上にレジストのパターンを形成する工程と、
前記レジストのパターンをマスクとして前記第一の注入阻止材をエッチングする工程と、
前記レジストを除去する工程と、
前記第一の注入阻止材のパターンをマスクとして前記半導体基板に第一のイオンを注入して第一の不純物領域を形成する工程と、
第二の注入阻止材を前記第一の注入阻止材のパターンにおけるエッチングされた領域を埋め込むように成膜する工程と、
前記第二の注入阻止材を前記第一の注入阻止材が露出するまでエッチングする工程と、
前記第一の注入阻止材を前記第二の注入阻止材に対して選択的にエッチングすることにより前記第二の注入阻止材のパターンを形成する工程と、
前記第二の注入阻止材のパターンをマスクとして前記半導体基板に第二のイオンを注入して第二の不純物領域を形成する工程とを有する半導体素子の製造方法。 - 共通の注入領域の無い不純物領域をイオン注入により形成する工程を含む半導体素子の製造方法において、前記工程が、
半導体基板の表面に保護膜を形成する工程と、
前記保護膜上に第一の注入阻止材を形成する工程と、
前記第一の注入阻止材上にレジストのパターンを形成する工程と、
前記レジストのパターンをマスクとして前記第一の注入阻止材をエッチングする工程と、
前記レジストを除去する工程と、
前記第一の注入阻止材のパターンをマスクとして前記半導体基板に第一のイオンを注入して第一の不純物領域を形成する工程と、
第二の注入阻止材を前記第一の注入阻止材のパターンにおけるエッチングされた領域を埋め込むように成膜する工程と、
前記第二の注入阻止材を前記第一の注入阻止材が露出するまでエッチングする工程と、
前記第一の注入阻止材を前記第二の注入阻止材と前記保護膜とに対して選択的にエッチングすることにより前記第二の注入阻止材のパターンを形成する工程と、
前記第二の注入阻止材のパターンをマスクとして前記半導体基板に第二のイオンを注入して第二の不純物領域を形成する工程とを有する半導体素子の製造方法。 - 前記第二の注入阻止材のパターンを形成する工程の次に、一部領域に対する注入阻止のためのレジストのパターンを、そのパターンの端が前記第二の注入阻止材の上に位置するようにマスク合わせにより形成し、
その後、前記第二の注入阻止材のパターン及び前記注入阻止のためのレジストのパターンをマスクとして、前記第二の不純物領域を形成する工程における前記第二のイオンの注入を行う請求項1または2に記載の半導体素子の製造方法。 - 前記第二の注入阻止材のパターンを形成する工程の次に、前記第二の注入阻止材の側壁に注入阻止材からなるサイドウオールを形成し、
その後、前記第二の注入阻止材と前記サイドウオールとをマスクとして、前記第二の不純物領域を形成する工程における前記第二のイオン注入を行う請求項1または2に記載の半導体素子の製造方法。 - 前記第二の不純物領域を形成する工程において、前記第二の注入阻止材のパターンをマスクとして、前記半導体基板と第二の注入阻止材に対して斜めに前記第二のイオン注入を行う請求項1または2に記載の半導体素子の製造方法。
- 半導体素子が固体撮像素子である請求項1〜5のいずれか1項に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004174437A JP2005033192A (ja) | 2003-06-16 | 2004-06-11 | 半導体素子の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171267 | 2003-06-16 | ||
JP2004174437A JP2005033192A (ja) | 2003-06-16 | 2004-06-11 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005033192A true JP2005033192A (ja) | 2005-02-03 |
Family
ID=34219898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004174437A Pending JP2005033192A (ja) | 2003-06-16 | 2004-06-11 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005033192A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141940A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ |
JP2007273588A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009194162A (ja) * | 2008-02-14 | 2009-08-27 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
WO2011010608A1 (ja) * | 2009-07-24 | 2011-01-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129818A (ja) * | 1989-10-16 | 1991-06-03 | Nec Corp | 半導体装置の製造方法 |
JPH08321561A (ja) * | 1995-05-26 | 1996-12-03 | Ricoh Co Ltd | 半導体メモリ装置とその製造方法 |
JPH1050992A (ja) * | 1996-08-01 | 1998-02-20 | Toshiba Corp | 半導体装置及びその製造方法及びその半導体装置を利用したメモリセル |
JPH113870A (ja) * | 1997-06-10 | 1999-01-06 | Sony Corp | 半導体装置の製造方法 |
JP2002289840A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-06-11 JP JP2004174437A patent/JP2005033192A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129818A (ja) * | 1989-10-16 | 1991-06-03 | Nec Corp | 半導体装置の製造方法 |
JPH08321561A (ja) * | 1995-05-26 | 1996-12-03 | Ricoh Co Ltd | 半導体メモリ装置とその製造方法 |
JPH1050992A (ja) * | 1996-08-01 | 1998-02-20 | Toshiba Corp | 半導体装置及びその製造方法及びその半導体装置を利用したメモリセル |
JPH113870A (ja) * | 1997-06-10 | 1999-01-06 | Sony Corp | 半導体装置の製造方法 |
JP2002289840A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141940A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ |
JP2007273588A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009194162A (ja) * | 2008-02-14 | 2009-08-27 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
WO2011010608A1 (ja) * | 2009-07-24 | 2011-01-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
US8367536B2 (en) | 2009-07-24 | 2013-02-05 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
JP5474068B2 (ja) * | 2009-07-24 | 2014-04-16 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7696045B2 (en) | Method of manufacturing semiconductor device | |
JP4598047B2 (ja) | 半導体装置の製造方法 | |
JP2007013074A (ja) | 半導体素子の製造方法 | |
TW200531147A (en) | Method for manufacturing semiconductor device | |
JP5064687B2 (ja) | 半導体素子の製造方法 | |
JP2006135067A (ja) | 半導体装置およびその製造方法 | |
JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
JP3958199B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005033192A (ja) | 半導体素子の製造方法 | |
JP2003243293A (ja) | 半導体装置の製造方法 | |
JP2009094379A (ja) | 半導体装置の製造方法 | |
KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
US7422955B2 (en) | Method for manufacturing a semiconductor device, as well as a semiconductor substrate | |
JP2008124399A (ja) | 半導体装置の製造方法 | |
KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
JP4180809B2 (ja) | 半導体装置の製造方法 | |
JP3285146B2 (ja) | 半導体装置の製造方法 | |
JP2008166704A (ja) | 高電圧シーモス素子及びその製造方法 | |
KR20050117330A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20060076498A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
JP2006186275A (ja) | 半導体素子の製造方法 | |
KR100770534B1 (ko) | 반도체 소자의 제조 방법 | |
KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 | |
KR100831676B1 (ko) | 반도체 디바이스의 소자 분리막 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |