JP2005033163A - 半導体素子の金属配線形成方法 - Google Patents
半導体素子の金属配線形成方法 Download PDFInfo
- Publication number
- JP2005033163A JP2005033163A JP2003413091A JP2003413091A JP2005033163A JP 2005033163 A JP2005033163 A JP 2005033163A JP 2003413091 A JP2003413091 A JP 2003413091A JP 2003413091 A JP2003413091 A JP 2003413091A JP 2005033163 A JP2005033163 A JP 2005033163A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- forming
- interlayer insulating
- insulating film
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 55
- 239000002184 metal Substances 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 35
- 239000007789 gas Substances 0.000 claims description 12
- 239000005368 silicate glass Substances 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 4
- 230000000996 additive effect Effects 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 claims description 2
- 150000004760 silicates Chemical class 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 239000010949 copper Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】金属プラグと金属配線間の寄生スペーサーにより接触面積が減少する現象を防止し、これら間の接触抵抗を改善させることが可能な半導体素子の金属配線形成方法を提供する。
【解決手段】所定の半導体構造物層が形成された半導体基板上に第１層間絶縁膜、エッチング停止層及び第２層間絶縁膜を順次形成する段階と、コンタクトホール用エッチングマスクを用いたエッチング工程によって前記半導体構造物層の一部が露出されるコンタクトホールを形成する段階と、前記コンタクトホールが埋め込まれるように金属プラグを形成する段階と、全体構造上部に拡散防止膜及び第３層間絶縁膜を順次形成する段階と、トレンチ用エッチングマスクを用いたエッチング工程を行うが、前記エッチング停止層をエッチングバリアとして用いて前記第２層間絶縁膜をオーバーエッチングすることによりトレンチを形成する段階と、前記トレンチが埋め込まれるように金属配線を形成する段階とを含む。
【選択図】図６
【解決手段】所定の半導体構造物層が形成された半導体基板上に第１層間絶縁膜、エッチング停止層及び第２層間絶縁膜を順次形成する段階と、コンタクトホール用エッチングマスクを用いたエッチング工程によって前記半導体構造物層の一部が露出されるコンタクトホールを形成する段階と、前記コンタクトホールが埋め込まれるように金属プラグを形成する段階と、全体構造上部に拡散防止膜及び第３層間絶縁膜を順次形成する段階と、トレンチ用エッチングマスクを用いたエッチング工程を行うが、前記エッチング停止層をエッチングバリアとして用いて前記第２層間絶縁膜をオーバーエッチングすることによりトレンチを形成する段階と、前記トレンチが埋め込まれるように金属配線を形成する段階とを含む。
【選択図】図６
Description
本発明は、半導体素子の金属配線形成方法に係り、特に、金属プラグと金属配線間の寄生スペーサーにより接触面積が減少する現象を防止し、これら間の接触抵抗を改善させることが可能な半導体素子の金属配線形成方法に関する。
半導体素子や電子素子などにおいては、金属配線形成技術として、絶縁膜上にアルミニウムＡｌ又はタングステンＷなどの導電体膜を蒸着した後前記導電体膜を通常のフォトリソグラフィ工程及びドライエッチング工程によってパターニングすることにより金属配線を形成する技術が確立され、この分野で広く用いられている。特に、最近は、半導体素子の中でも高集積化と高性能化が要求される論理素子を中心としてＲＣ遅延を減らすための一環として、アルミニウム又はタングステンの代りに銅Ｃｕの如く比抵抗の低い金属を配線として用いる方法が研究されている。前記ＲＣにおいて、「Ｒ」は配線抵抗を示し、「Ｃ」は絶縁膜の誘電率を示す。
銅を用いた金属配線形成工程では、アルミニウム又はタングステンに比べてパターニング工程が難しい。これにより、まずトレンチを形成した後、前記トレンチが埋め込まれるように金属配線を形成する、いわゆる「ダマシン(damascene)」工程が使用されている。
現在、一般に使用される工程としてはシングルダマシン(single damascene)工程とデュアルダマシン(dual damascene)工程がある。シングルダマシン工程はビアホールを形成した後、導電材料で前記ビアホールを埋め込み、その上部に配線用トレンチを形成した後、さらに配線材料で前記トレンチを埋め込んで金属配線を形成する方法である。デュアルダマシン工程は、ビアホールと配線用トレンチを形成した後、配線材料で同時にビアホールと配線用トレンチを埋め込んで金属配線を形成する方法である。この他にも様々な方法が提示されている。
ところが、銅はシリコン内のインタスティシャルサイト(interstitial site)を介した拡散が非常に速く行われてトランジスターの飽和電流(saturation current)、しきい値電圧(threshold voltage)及び漏洩電流(leakage current)など特性を劣化させる問題が発生する。これにより、シリコン基板との接触のための、すなわちメタルコンタクト(metal contact)工程ではプラグとして銅金属層が使用できなくなる。したがって、メタルコンタクトのためのコンタクトホール内にはタングステンプラグが埋め込まれた後、ＣＭＰ(Chemical Mechanical Polishing)を用いた平坦化工程が行われる。このようにメタルコンタクトをタングステンプラグで形成する場合には、図７に示すように、タングステンプラグと銅金属配線との間に寄生スペーサー（円形の点線内）が発生て接触面積が減少するという結果が発生する。このような結果は、配線抵抗の増加をもたらし、配線の信頼性を低下させる。しかも、配線用トレンチのラインエンドショートニング(line-end-shortening)による影響と３０ｎｍ以上の露光装備のオーバーレイマージン(overlay margin)を考慮すると、０.１３μｍ以下のテクノロジーでは容易に発見することができる。
従って、本発明の目的は、金属プラグと金属配線間の寄生スペーサーにより接触面積が減少する現象を防止し、これら間の接触抵抗を改善させることが可能な半導体素子の金属配線形成方法を提供することにある。
上記目的を達成するために、本発明の一側面によれば、所定の半導体構造物層が形成された半導体基板上に第１層間絶縁膜、エッチング停止層及び第２層間絶縁膜を順次形成する段階と、コンタクトホール用エッチングマスクを用いたエッチング工程によって前記半導体構造物層の一部が露出されるコンタクトホールを形成する段階と、前記コンタクトホールが埋め込まれるように金属プラグを形成する段階と、全体構造上部に拡散防止膜及び第３層間絶縁膜を順次形成する段階と、トレンチ用エッチングマスクを用いたエッチング工程を行うが、前記エッチング停止層をエッチングバリアとして用いて前記第２層間絶縁膜をオーバーエッチングすることによりトレンチを形成する段階と、前記トレンチが埋め込まれるように金属配線を形成する段階とを含む半導体素子の金属配線形成方法が提供される。
本発明によれば、層間絶縁膜の間にエッチング停止層を蒸着した後、後続トレンチを形成するためのエッチング工程の際に前記エッチング停止層をエッチングバリアとして用いてオーバーエッチングすることにより、前記トレンチの内部に発生する寄生スペーサーを抑えることができる。
以下、添付図面を参照して本発明の好適な実施例を説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々な変形実施が可能である。これらの実施例は発明の開示を完全にし、本当技術分野で通常の知識を有する者に発明の範疇をより完全に知らせるために提供されるものである。
図１ないし図６は本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。ここで、図１ないし図６に示した参照符号のうち、互いに同一の参照符号は同一の機能を行う同一の構成要素である。
図１を参照すると、様々なウェル領域としきい値電圧イオン注入領域が含まれる半導体構造物層（図示せず）が形成された半導体基板１０を提供する。次に、全体構造上部にはゲート酸化膜１２、ポリシリコン膜１４及び金属シリサイド層（例えば、タングステンシリサイド層（示せず））を順次蒸着した後、パターニングしてゲート電極１６を形成する。その後、ゲート電極１６の両側壁にはＬＤＤ(Lightly Doped Drain)スペーサーを形成する。次に、ソース／ドレインイオン注入工程を行い、ゲート電極１６の両側に露出される半導体基板１０にはソース／ドレイン領域１８を形成する。これにより、ゲート電極１６及びソース／ドレイン領域１８を含むトランジスターが形成される。
前記トランジスターが形成された後、全体構造上部には第１層間絶縁膜(interlayer dielectric)２０を形成する。この際、前記第１層間絶縁膜２０は、ゲート電極１６に起因した段差を減少させて平坦化するために、１段階として、例えばＢＰＳＧ(Boron Phosphorus silicate Glass)、ＰＳＧ(Phosphorus Silicate Glass)、ＵＳＧ(Un-doped Silicate Glass)又はＦＳＧ(Fluorinated Silicate Glass)等で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐などが結合(substitutional)もしくは挿入(interstitial)された膜で蒸着した後、その上部に２段階としてＣＶＤ−ＴＥＯＳ(Chemical Vapor Deposition-TEOS)、ＰＥＣＶＤ−ＴＥＯＳ(Plasma Enhanced CVD-TEOS)などの酸化膜を蒸着して形成する。ここで、前記第１層間絶縁膜２０は３０００Å〜９０００Åの厚さにする。その後、前記第１層間絶縁膜２０はＣＭＰ工程によって平坦化することができる。
前記第１層間絶縁膜２０を形成した後、全体構造上部にはエッチング停止層(etch stopping layer)２２を形成する。この際、前記エッチング停止層２２はＳｉＣ、ＳｉＮ又はＳｉＯＮなどで形成することができる。ここで、前記エッチング停止層２２は５０Å〜１０００Åの厚さにする。その後、前記エッチング停止層２２上には第２層間絶縁膜２４を蒸着する。この際、第２層間絶縁膜２４はＢＰＳＧ、ＰＳＧ、ＵＳＧ又はＦＳＧ等で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐などが結合もしくは挿入された膜で蒸着する。ここで、前記第２層間絶縁膜２４は５０Å〜３０００Åの厚さにする。その後、前記第２層間絶縁膜２４はＣＭＰ工程によって平坦化することができる。
図２を参照すると、全体構造上部にはフォトレジストを全面塗布した後、フォトマスクを用いた露光工程及現像工程を順次行い、第２層間絶縁膜２４の一部が露出されるコンタクトホール形成用マスクとしてフォトレジストパターン(photoresist pattern)（図示せず）を形成する。その後、前記フォトレジストパターンをエッチングマスクとして用いたエッチング工程をドライエッチング方式とし、露出される第２層間絶縁膜２４、エッチング停止層２２及び第１層間絶縁膜２０を順次パターニングする。これにより、ソース／ドレイン領域１８が露出されるコンタクトホール２６を形成する。この際、前記エッチング工程は、ＣｘＨｙＦｚ（ｘ、ｙ、ｚは０又は自然数）ガスを主エッチングガスとし、Ｏ２、Ｎ２、ＳＦ６、Ａｒ又はＨｅ等の不活性気体原子又は分子を添加ガスとして行う。前記エッチング停止層２２との選択比を低めようとする場合には、Ｃ／Ｆ比を低めれば可能であるため、添加ガスを増加させるか、或いはＣｘＨｙＦｚにおいて「ｘ」減少させるか又は「ｚ」増加させるかの方法を用いればよい。また、エッチング停止層２２と層間絶縁膜２０及び２４のドライエッチングを多段階で行おうとする場合にも、前記列挙したＣ／Ｆ比の調整で可能である。その後、前記フォトレジストパターンをストリップ工程によって除去する。また、洗浄工程を行う場合もある。
図３を参照すると、図２でコンタクトホール２６が形成された後、第１バリア膜（図示せず）を形成する。前記第１バリア膜は接着層(glue layer)としての機能、拡散防止層としての機能を行う。この際、前記第１バリア膜はＴａ、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴａＳｉ２、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、ＷＮ、Ｃｏ及びＣｏＳｉ２のいずれか一つからなる単層膜、或いはこれらが積層された２層膜で形成できる。その後、前記コンタクトホールが埋め込まれるように金属物質（図示せず）を蒸着した後、ＣＭＰ工程の代りに、ＳＦ６／Ｃｌ２／ＢＣｌ３等のガスを主エッチングガスとし、Ｏ２、Ｎ２、Ａｒ又はＨｅガス等の添加ガスを用いたドライエッチング方式、すなわちエッチバック(etchback)工程によって金属プラグ２８を形成する。この際、前記金属プラグ２８はタングステンＷ、アルミニウムＡｌ又はその他の金属物質で形成することができ、好ましくは、タングステンで形成する。
図４を参照すると、図３で金属プラグ２８が形成された後、全体構造上部には拡散防止膜３０を形成する。この際、前記拡散防止膜３０はＳｉＯＮ、ＳｉＮ又はＳｉＣ等の物質で形成することができる。その後、前記拡散防止膜３０上には第３層間絶縁膜３２を形成する。この際、前記第３層間絶縁膜３２はＢＰＳＧ、ＰＳＧ、ＵＳＧ又はＦＳＧ等で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐などが結合もしくは挿入された膜で蒸着する。
図５を参照すると、図４で第３層間絶縁膜３２が蒸着された後、全体構造上部にはフォトレジストを全面塗布し、その後フォトマスクを用いた露光工程及び現像工程を順次行い、第３層間絶縁膜３２の一部が露出されるトレンチ形成用エッチングマスクとしてフォトレジストパターン３４を形成する。その後、前記フォトレジストパターン３４をエッチングマスクとして用いたエッチング工程を行い、トレンチ３６を形成する。前記エッチング工程の際、エッチング停止層２２をバリアとして用いることにより、オーバーエッチングが可能である。これにより、図７の寄生スペーサー（円形の点線内）が形成されない。すなわち、図１で第１層間絶縁膜２０、エッチング停止層２２及び第２層間絶縁膜２４が順次蒸着された後、トレンチ３６を形成するためのエッチング工程の際に前記エッチング停止層２２をバリアとして十分オーバーエッチングする。この場合、トレンチ３６エッチング工程の際にエッチング停止層２２によって下方のエッチングが抑制されることにより、側壁エッチングが誘導される。これにより、この部位における寄生スペーサーが発生しない。このような過程によって図５のようなトレンチ３６のプロファイルが形成される。
図６を参照すると、図５でトレンチ３６が形成された後、前記トレンチ３６の内部面（すなわち、内側面と底面）に第２バリア膜（図示せず）を形成する。例えば、第２バリア膜は前記第１バリア膜と同一の物質で形成することができる。例えば、Ｔａ、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴａＳｉ２、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、ＷＮ、Ｃｏ及びＣｏＳｉ２のいずれか一つからなる単層膜、或いはこれらが積層された二層膜で形成することができる。その後、前記トレンチが埋め込まれるように金属配線３８を形成する。前記金属配線３８は銅金属層で形成することが好ましい。ところが、この他にもＡｌ、Ｐｔ(platinum)、Ｐｄ(Palladium)、Ｒｕ(Rubidium)、Ｓｔ(Strontium)、Ｒｈ(Rhodium)及びＣｏのいずれか一つからなる金属層で形成することもできる。この際、前記金属配線３８は電気メッキ方式を用いて形成することもできる。前記電気メッキ方式は、銅金属層の場合、前記第２バリア膜上に銅金属物質としてシード層（図示せず）を形成した後、前記シード層をシード(seed)としてシード層上に銅金属物質を蒸着することにより形成する。その後、ＣＭＰ方式を用いた平坦化工程を行い、トレンチが埋め込まれるように銅金属層を平坦化して金属配線３８を形成する。
上述した本発明の技術的思想は、好適な実施例で具体的に記述されたが、これらの実施例は本発明を説明するためのもので、制限するものではない。また、本発明は、当技術分野で通常の知識を有する者であれば、様々な実施が可能であることを理解すべきである。
１０ 半導体基板
１２ ゲート酸化膜
１４ ポリシリコン膜
１６ ゲート電極
１８ ソース／ドレイン領域
２０ 第１層間絶縁膜
２２ エッチング停止層
２４ 第２層間絶縁膜
２６ コンタクトホール
２８ 金属プラグ
３０ 拡散防止膜
３２ 第３層間絶縁膜
３４ フォトレジストパターン
３６ トレンチ
３８ 金属配線
１２ ゲート酸化膜
１４ ポリシリコン膜
１６ ゲート電極
１８ ソース／ドレイン領域
２０ 第１層間絶縁膜
２２ エッチング停止層
２４ 第２層間絶縁膜
２６ コンタクトホール
２８ 金属プラグ
３０ 拡散防止膜
３２ 第３層間絶縁膜
３４ フォトレジストパターン
３６ トレンチ
３８ 金属配線
Claims (4)
- （ａ）所定の半導体構造物層が形成された半導体基板上に第１層間絶縁膜、エッチング停止層及び第２層間絶縁膜を順次形成する段階と、
（ｂ）コンタクトホール用エッチングマスクを用いたエッチング工程によって前記半導体構造物層の一部が露出されるコンタクトホールを形成する段階と、
（ｃ）前記コンタクトホールが埋め込まれるように金属プラグを形成する段階と、
（ｄ）全体構造上部に拡散防止膜及び第３層間絶縁膜を順次形成する段階と、
（ｅ）トレンチ用エッチングマスクを用いたエッチング工程を行うが、前記エッチング停止層をエッチングバリアとして用いて前記第２層間絶縁膜をオーバーエッチングすることによりトレンチを形成する段階と、
（ｆ）前記トレンチが埋め込まれるように金属配線を形成する段階とを含む半導体素子の金属配線形成方法。 - 前記エッチング停止層はＳｉＣ、ＳｉＮ又はＳｉＯＮで形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記第１及び第２層間絶縁膜はＢＰＳＧ(Boron Phosphorus silicate Glass)、ＰＳＧ(Phosphorus Silicate Glass)、ＵＳＧ(Un-doped Silicate Glass)又はＦＳＧ(Fluorinated Silicate Glass)で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐が結合(substitutional)もしくは挿入(interstitial)された膜で蒸着することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
- 前記（ｂ）段階において、前記エッチング工程はＣｘＨｙＦｚ(ｘ、ｙ、ｚは０又は自然数)ガスを主エッチングガスとして用い、Ｏ２、Ｎ２、ＳＦ６、Ａｒ又はＨｅの不活性気体原子又は分子を添加ガスとして用いることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0047117A KR100539444B1 (ko) | 2003-07-11 | 2003-07-11 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033163A true JP2005033163A (ja) | 2005-02-03 |
| JP4638139B2 JP4638139B2 (ja) | 2011-02-23 |
Family
ID=33562988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003413091A Expired - Fee Related JP4638139B2 (ja) | 2003-07-11 | 2003-12-11 | 半導体素子の金属配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7018921B2 (ja) |
| JP (1) | JP4638139B2 (ja) |
| KR (1) | KR100539444B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278436A (ja) * | 2005-03-28 | 2006-10-12 | Tokyo Electron Ltd | プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151314B2 (en) * | 2004-11-17 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with superimposed poly-silicon plugs |
| US7655570B2 (en) * | 2005-01-13 | 2010-02-02 | Tokyo Electron Limited | Etching method, program, computer readable storage medium and plasma processing apparatus |
| KR100833423B1 (ko) * | 2006-04-06 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100818437B1 (ko) * | 2006-10-09 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선간 층간 절연막 구조 및 그 제조방법 |
| KR100866449B1 (ko) * | 2007-05-16 | 2008-10-31 | 주식회사 동부하이텍 | 반도체 장치 형성 방법 |
| KR101051808B1 (ko) * | 2008-10-21 | 2011-07-27 | 매그나칩 반도체 유한회사 | 국부연결배선을 이용한 반도체장치 제조 방법 |
| KR101034929B1 (ko) | 2008-12-24 | 2011-05-17 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172071A (ja) * | 1995-12-18 | 1997-06-30 | Nec Corp | 半導体装置の製造方法 |
| JPH10242271A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000082738A (ja) * | 1998-09-04 | 2000-03-21 | Nec Corp | シングルダマシン構造の埋め込み配線及びその形成方法 |
| JP2002064140A (ja) * | 2000-08-22 | 2002-02-28 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003060030A (ja) * | 2001-08-10 | 2003-02-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350672B1 (en) * | 1997-07-28 | 2002-02-26 | United Microelectronics Corp. | Interconnect structure with gas dielectric compatible with unlanded vias |
| US6133139A (en) | 1997-10-08 | 2000-10-17 | International Business Machines Corporation | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof |
| KR100283028B1 (ko) | 1998-03-19 | 2001-03-02 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
| US6133287A (en) * | 1998-03-24 | 2000-10-17 | Allelix Biopharmaceuticals Inc. | Piperidine-indole compounds having 5-HT6 affinity |
| US6387287B1 (en) | 1998-03-27 | 2002-05-14 | Applied Materials, Inc. | Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window |
| US6303486B1 (en) * | 2000-01-28 | 2001-10-16 | Advanced Micro Devices, Inc. | Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal |
| US6376366B1 (en) * | 2001-05-21 | 2002-04-23 | Taiwan Semiconductor Manufacturing Company | Partial hard mask open process for hard mask dual damascene etch |
-
2003
- 2003-07-11 KR KR10-2003-0047117A patent/KR100539444B1/ko active IP Right Grant
- 2003-12-01 US US10/724,093 patent/US7018921B2/en not_active Expired - Lifetime
- 2003-12-11 JP JP2003413091A patent/JP4638139B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172071A (ja) * | 1995-12-18 | 1997-06-30 | Nec Corp | 半導体装置の製造方法 |
| JPH10242271A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000082738A (ja) * | 1998-09-04 | 2000-03-21 | Nec Corp | シングルダマシン構造の埋め込み配線及びその形成方法 |
| JP2002064140A (ja) * | 2000-08-22 | 2002-02-28 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003060030A (ja) * | 2001-08-10 | 2003-02-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278436A (ja) * | 2005-03-28 | 2006-10-12 | Tokyo Electron Ltd | プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体 |
| JP4663368B2 (ja) * | 2005-03-28 | 2011-04-06 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050009321A1 (en) | 2005-01-13 |
| JP4638139B2 (ja) | 2011-02-23 |
| KR100539444B1 (ko) | 2005-12-27 |
| KR20050007639A (ko) | 2005-01-21 |
| US7018921B2 (en) | 2006-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382729B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
| US11127630B2 (en) | Contact plug without seam hole and methods of forming the same | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| JP2005005669A (ja) | 半導体素子の製造方法 | |
| US20070218684A1 (en) | Method for fabricating storage node contact plug of semiconductor device | |
| JP4638139B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| US20230011792A1 (en) | Self-Aligned Interconnect Structure And Method Of Forming The Same | |
| JP3677755B2 (ja) | 半導体装置及びその製造方法 | |
| JP5178025B2 (ja) | 半導体メモリ素子の製造方法 | |
| KR101021176B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101005737B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100539443B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6780763B2 (en) | Method for fabricating semiconductor device capable of improving gap-fill property | |
| KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100784074B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100539446B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR101005738B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100996163B1 (ko) | 반도체 소자의 제조방법 | |
| JP2015133382A (ja) | 半導体装置の製造方法 | |
| KR20050009896A (ko) | 반도체 소자의 제조방법 | |
| KR20050116489A (ko) | 반도체 소자의 도전패턴 형성 방법 | |
| KR20090057549A (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100402 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4638139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |