JP2005033081A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005033081A
JP2005033081A JP2003272407A JP2003272407A JP2005033081A JP 2005033081 A JP2005033081 A JP 2005033081A JP 2003272407 A JP2003272407 A JP 2003272407A JP 2003272407 A JP2003272407 A JP 2003272407A JP 2005033081 A JP2005033081 A JP 2005033081A
Authority
JP
Japan
Prior art keywords
signal line
semiconductor device
vicinity
electrode
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003272407A
Other languages
English (en)
Inventor
Makio Komaru
真喜雄 小丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003272407A priority Critical patent/JP2005033081A/ja
Publication of JP2005033081A publication Critical patent/JP2005033081A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 配線層を増やさずに、立体交差する2つの配線層間のクロストークを抑制できる半導体装置を提供する。
【解決手段】 本発明による半導体装置は、半導体基板上に、配線層として互いに立体交差する少なくとも2つの第1及び第2の信号線路(14,16)を備ええる。そして、第1の信号線路(14)と同一層上における第1の信号線路(14)の近傍、及び第2の信号線路(16)と同一層上における第2の信号線路(16)の近傍の少なくとも一方に、接地電極(30,32,34,36)が設けられる。
【選択図】 図1

Description

本発明は、半導体装置に関し、特に、立体交差する信号線路を備える半導体装置に関する。
トランジスタ等の能動素子と、容量や抵抗等の受動素子が同一の半導体基板上に形成されたモノリシックマイクロ波集積回路(以下、「MMIC」という。)は、移動体通信や衛生通信等の1GHz以上の高周波帯通信に用いられる。MMICは、高密度化を目的として、一般に、その配線構造が多層化される。このとき、2つの異なる配線層(信号線路)が立体的に交差する場合がある。
上述のように配線層が交差するとき、2つの配線層間で信号が漏れる、いわゆるクロストークが生じるおそれがある。このため、従来の半導体装置では、例えば、2つの配線層間に、シールドとして接地された別の配線層を設けることにより、クロストークを抑制している(例えば、特許文献1−3)。
特開2002−299440号公報 特開平5−109913号公報 特開平5−047943号公報
しかし、特許文献1−3に開示される半導体装置では、2つの配線層間に新たに別の配線層を設ける必要がある。配線層数が増大すると、パターンニングやエッチング等の製造工程が増えるともに、製造コストが高くなるという問題がある。
本発明の目的は、配線層を増やさずに、立体交差する2つの配線層間のクロストークを抑制できる半導体装置を提供することである。
本発明による半導体装置は、半導体基板上に、配線層として互いに立体交差する少なくとも2つの第1及び第2の信号線路を備える。そして、前記の第1の信号線路と同一層上における前記の第1の信号線路の近傍、及び前記の第2の信号線路と同一層上における前記の第2の信号線路の近傍の少なくとも一方に、接地電極が設けられる。また、上記接地電極の代わりに、2つの前記の信号線路が立体交差する部分の近傍に、接地電極に接続されたバイアホールが設けられてもよい。
本発明による半導体装置によれば、半導体基板上に、配線層として互いに立体交差する少なくとも2つの第1及び第2の信号線路と、第1の信号線路と同一層上における第1の信号線路の近傍、及び第2の信号線路と同一層上における第2の信号線路の近傍の少なくとも一方に設けられる接地電極とを備えるので、配線層を増やさずに、立体交差する2つの配線層間のクロストークを抑制できる。
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
実施の形態1.
本実施の形態による半導体装置は、2つの信号線路が互いに立体交差する場合に、各々の信号線路と同一層上に接地電極を設けることにより、クロストークを抑制しようというものである。
図1は、本実施の形態による半導体装置において2つの配線層が立体交差する部分(以下、「立体交差部」という。)を図式的に示す。また、図2は、図1に示された立体交差部の破線における断面図である。図2の(a)、(b)及び(c)は、それぞれ、図1に示された破線A、破線B及び破線Cにおける断面図を示す。図2に示されるように、半導体基板2の表面には、トランジスタ等の能動素子4や容量等の受動素子6が形成される。そして、半導体基板2上には、配線層8及び配線層10が設けられる。配線層8,10の上下には、絶縁層12が設けられ、配線層8及び配線層10は互いに絶縁される。ここで、配線層8の一部である信号線路14と、配線層10の一部である信号線路16が互いに立体交差(直交)する。信号線路14と信号線路16は、絶縁層12によって互いに絶縁される。なお、信号線路14は、図2の(b)に示されるように、配線層10の一部である信号線路18及び信号線路20と、それぞれ、バイアホール22及びバイアホール24によって接続される。これにより、信号線路14、信号線路18及び信号線路20は互いに接続されて、1つの信号線路を構成する。
また、配線層8の一部として、電極30及び電極32が、信号線路14の近傍に配置される。電極30及び電極32は、信号線路14の両側に信号線路14と平行に配置される。また、配線層10の一部として、電極34及び電極36が、信号線路16の近傍に配置される。電極34及び電極36は、信号線路16の両側に信号線路16と平行に配置される。ここで、電極30,32の各々は、バイアホールによって、電極34,36に電気的に接続される。例えば電極32について説明すると、図2(c)に示されるように、電極32は、バイアホール40によって電極34に接続され、バイアホール42によって電極36に接続される。これは、電極30についても同様である。これにより、電極30,32,34,36は、互いに電気的に接続され、同電位に保持できる。
さらに、配線層10の一部として、電極44が設けられる。電極44は、電極34に接続される。この電極44は、バイアホール46によって、半導体基板2の裏面に設けられた接地電極48に接続される。これにより、電極30,32,34,36は、全て接地電極として作用する。
一般に、近接する信号線路に対して接地電極が共通で、かつ、その接地電極が、それらの信号線路から離れて位置されると、信号線路間の相互インダクタンスが大きくなり、クロストークが大きくなる。本実施の形態による半導体装置によれば、立体交差する各々の信号線路の近傍に接地電極を配置するので、信号線路間の相互インダクタンスが低減され、結果として、信号線路間のクロストークを抑制することができる。
また、本実施の形態による半導体装置においては、接地電極を、各々の信号線路の両側に平行に設ける。これにより、信号線路間の相互インダクタンスがより低減されることはもちろん、それらの接地電極がシールドの役目を果たして、信号線路間の高周波的な結合を防止するので、クロストークが抑制される。
本実施の形態による半導体装置によれば、接地電極を信号線路と同一層上に設ける、すなわち、コプレーナ線路を採用することにより、信号線路間のアイソレーション特性を改善するので、配線層を増やすことなく、信号線路間のクロストークを抑制することができる。
なお、本実施の形態による半導体装置おいて、接地電極は、各々の信号線路の両側に設けたが、必ずしもこのようにする必要はない。例えば、接地電極を、一方の信号線路には両側に設け、他方の信号線路には片側にのみ設けてもよい(図3及び図4参照)。この場合であっても、信号線路間の相互インダクタンスを低減し、信号線路間のクロストークを抑制することができる。また、この場合の立体交差部は、図1の立体交差部と比較して、構成が簡単になるため、半導体装置の製造が容易になるという利点がある。
また、接地電極を、各々の信号線路の近傍に設けるのではなく、一方の信号線路の近傍のみに設けてもよい。さらに、その一方の信号線路の両側に設けても(図5,図6参照)、片側のみに設けてもよい(図7,図8参照)。立体交差する信号線路の少なくとも1つの近傍に接地電極を配置すれば、信号線路間の相互インダンクタンスを低減でき、信号線路間のクロストークを抑制することができる。なお、接地電極を、一方の信号線路の近傍のみに設け、かつ、その信号線路の両側に設ける場合は、2つの接地電極を互いに接続できないので、各々の接地電極に接続する別個のバイアホールが必要である(図5,図6参照)。
実施の形態2.
図9は、本実施の形態による半導体装置において2つの配線層が立体交差する立体交差部を図式的に示す。図9において、図1の立体交差部と同一の構成要素には同一の符号を付している。本実施の形態による半導体装置は、立体交差部の近傍に、接地電極に接続された2つのバイアホール46を設けることにより、クロストークを抑制する。
本実施の形態による半導体装置によれば、立体交差部の近傍に、接地電極に接続されたバイアホールを配置することにより、信号線路間の相互インダクタンスを低減して、信号線路間のクロストークを抑制する。よって、配線層を増やさずに、クロストークの抑制を実現できる。
なお、本実施の形態による半導体装置では、立体交差部の近傍にバイアホールを2個設けたが、バイアホールは、3個以上であっても、1個だけであってもよい。それらの場合であっても、信号線路間のクロストークが抑制できる。また、バイアホールに接続される接地電極は、基板の裏面に限らず、半導体装置の任意の位置に設けられてよい。
なお、実施の形態1で説明された、立体交差する各々の信号線路の近傍に接地電極が配置された半導体装置において、さらに、その立体交差部の近傍に、接地電極に接続されたバイアホールを設けることも可能である。
本発明の実施の形態1による信号線路交差部の構成を示す図式的な図。 図1の交差部の断面図。 図1の信号線路交差部の第1の変形例を示す図。 図1の信号線路交差部の第2の変形例を示す図。 図1の信号線路交差部の第3の変形例を示す図。 図1の信号線路交差部の第4の変形例を示す図。 図1の信号線路交差部の第5の変形例を示す図。 図1の信号線路交差部の第6の変形例を示す図。 本発明の実施の形態2による信号線路交差部の構成を示す図式的な図。
符号の説明
14,16 信号線路、 30,32,34,36 接地電極、 46 バイアホール

Claims (3)

  1. 半導体基板上に、
    配線層として互いに立体交差する少なくとも2つの第1及び第2の信号線路と、
    前記第1の信号線路と同一層上における前記第1の信号線路の近傍、及び前記第2の信号線路と同一層上における前記第2の信号線路の近傍の少なくとも一方に設けられる接地電極と
    を備える半導体装置。
  2. 前記第1の信号線路の近傍に設けられる前記接地電極は、前記第1の信号線路の片側又は両側に、前記第1の信号線路に平行に設けられ、
    前記第2の信号線路の近傍に設けられる前記接地電極は、前記第2の信号線路の片側又は両側に、前記第2の信号線路に平行に設けられることを特徴とする請求項1に記載の半導体装置。
  3. 半導体基板上に、
    配線層として互いに立体交差する少なくとも2つの信号線路と、
    2つの前記信号線路が立体交差する部分の近傍に設けられ、かつ、接地電極に接続されたバイアホールと
    を備える半導体装置。
JP2003272407A 2003-07-09 2003-07-09 半導体装置 Pending JP2005033081A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003272407A JP2005033081A (ja) 2003-07-09 2003-07-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003272407A JP2005033081A (ja) 2003-07-09 2003-07-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2005033081A true JP2005033081A (ja) 2005-02-03

Family

ID=34209978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003272407A Pending JP2005033081A (ja) 2003-07-09 2003-07-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2005033081A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114697A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp 交差回路及びそれを用いた180度ハイブリッド回路
JP2013074075A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114697A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp 交差回路及びそれを用いた180度ハイブリッド回路
JP2013074075A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4916300B2 (ja) 多層配線基板
JP6168943B2 (ja) Ebg構造体、半導体デバイスおよび回路基板
JP5694251B2 (ja) Ebg構造体および回路基板
JP5019033B2 (ja) コモンモード電流抑制ebgフィルタ
JP2010506380A (ja) 多層基板
JP2011100989A (ja) 半導体装置
JP2007174075A (ja) 差動伝送路構造および配線基板
JP2007035710A (ja) 多層プリント配線板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US10856405B2 (en) 3D electromagnetic bandgap circuit
JP3781178B2 (ja) 高周波半導体装置の多層配線構造
JP2005033081A (ja) 半導体装置
JP6187011B2 (ja) プリント回路基板
JP2000208939A (ja) 多層配線基板およびそれを用いた電子装置
US9526165B2 (en) Multilayer circuit substrate
JP6131600B2 (ja) 層間接続穴を備えたプリント基板、および、配置方法
JP2007305756A (ja) 回路基板
JP4919475B2 (ja) 半導体集積回路の製造方法
WO2012153835A1 (ja) プリント配線基板
JP2007158243A (ja) 多層プリント回路基板
JP5234527B2 (ja) 部品内蔵基板
JP4357768B2 (ja) 半導体集積回路
JP3211756B2 (ja) 半導体集積回路装置
JP2681425B2 (ja) 半導体集積回路装置
JP2007067590A (ja) 差動並走線路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

RD03 Notification of appointment of power of attorney

Effective date: 20080131

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A977 Report on retrieval

Effective date: 20090119

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090127

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407