JP2005033081A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005033081A JP2005033081A JP2003272407A JP2003272407A JP2005033081A JP 2005033081 A JP2005033081 A JP 2005033081A JP 2003272407 A JP2003272407 A JP 2003272407A JP 2003272407 A JP2003272407 A JP 2003272407A JP 2005033081 A JP2005033081 A JP 2005033081A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- semiconductor device
- vicinity
- electrode
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 本発明による半導体装置は、半導体基板上に、配線層として互いに立体交差する少なくとも2つの第1及び第2の信号線路(14,16)を備ええる。そして、第1の信号線路(14)と同一層上における第1の信号線路(14)の近傍、及び第2の信号線路(16)と同一層上における第2の信号線路(16)の近傍の少なくとも一方に、接地電極(30,32,34,36)が設けられる。
【選択図】 図1
Description
実施の形態1.
本実施の形態による半導体装置は、2つの信号線路が互いに立体交差する場合に、各々の信号線路と同一層上に接地電極を設けることにより、クロストークを抑制しようというものである。
図9は、本実施の形態による半導体装置において2つの配線層が立体交差する立体交差部を図式的に示す。図9において、図1の立体交差部と同一の構成要素には同一の符号を付している。本実施の形態による半導体装置は、立体交差部の近傍に、接地電極に接続された2つのバイアホール46を設けることにより、クロストークを抑制する。
Claims (3)
- 半導体基板上に、
配線層として互いに立体交差する少なくとも2つの第1及び第2の信号線路と、
前記第1の信号線路と同一層上における前記第1の信号線路の近傍、及び前記第2の信号線路と同一層上における前記第2の信号線路の近傍の少なくとも一方に設けられる接地電極と
を備える半導体装置。 - 前記第1の信号線路の近傍に設けられる前記接地電極は、前記第1の信号線路の片側又は両側に、前記第1の信号線路に平行に設けられ、
前記第2の信号線路の近傍に設けられる前記接地電極は、前記第2の信号線路の片側又は両側に、前記第2の信号線路に平行に設けられることを特徴とする請求項1に記載の半導体装置。 - 半導体基板上に、
配線層として互いに立体交差する少なくとも2つの信号線路と、
2つの前記信号線路が立体交差する部分の近傍に設けられ、かつ、接地電極に接続されたバイアホールと
を備える半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003272407A JP2005033081A (ja) | 2003-07-09 | 2003-07-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003272407A JP2005033081A (ja) | 2003-07-09 | 2003-07-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005033081A true JP2005033081A (ja) | 2005-02-03 |
Family
ID=34209978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003272407A Pending JP2005033081A (ja) | 2003-07-09 | 2003-07-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005033081A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012114697A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | 交差回路及びそれを用いた180度ハイブリッド回路 |
JP2013074075A (ja) * | 2011-09-27 | 2013-04-22 | Toshiba Corp | 半導体装置 |
-
2003
- 2003-07-09 JP JP2003272407A patent/JP2005033081A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012114697A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | 交差回路及びそれを用いた180度ハイブリッド回路 |
JP2013074075A (ja) * | 2011-09-27 | 2013-04-22 | Toshiba Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4916300B2 (ja) | 多層配線基板 | |
JP6168943B2 (ja) | Ebg構造体、半導体デバイスおよび回路基板 | |
JP5694251B2 (ja) | Ebg構造体および回路基板 | |
JP5019033B2 (ja) | コモンモード電流抑制ebgフィルタ | |
JP2010506380A (ja) | 多層基板 | |
JP2011100989A (ja) | 半導体装置 | |
JP2007174075A (ja) | 差動伝送路構造および配線基板 | |
JP2007035710A (ja) | 多層プリント配線板 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
US10856405B2 (en) | 3D electromagnetic bandgap circuit | |
JP3781178B2 (ja) | 高周波半導体装置の多層配線構造 | |
JP2005033081A (ja) | 半導体装置 | |
JP6187011B2 (ja) | プリント回路基板 | |
JP2000208939A (ja) | 多層配線基板およびそれを用いた電子装置 | |
US9526165B2 (en) | Multilayer circuit substrate | |
JP6131600B2 (ja) | 層間接続穴を備えたプリント基板、および、配置方法 | |
JP2007305756A (ja) | 回路基板 | |
JP4919475B2 (ja) | 半導体集積回路の製造方法 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
JP5234527B2 (ja) | 部品内蔵基板 | |
JP4357768B2 (ja) | 半導体集積回路 | |
JP3211756B2 (ja) | 半導体集積回路装置 | |
JP2681425B2 (ja) | 半導体集積回路装置 | |
JP2007067590A (ja) | 差動並走線路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20080131 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A977 | Report on retrieval |
Effective date: 20090119 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090127 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |