【０００１】
【発明の属する技術分野】
本発明は、導電性シートに関する。より詳細には、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板、ＩＣカード等に好適に用いることができる導電性シートに関する。
【０００２】
【従来の技術】
電気、電子部品用回路基板や半導体用回路基板として使用されるＦＰＣ（フレキシブルプリント回路基板、Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）基板としては、絶縁性基体に導電層となる銅箔を貼り合わせた構成の導電性シートが用いられてきた（特許文献１）。
【０００３】
このような構成の導電性シートは、絶縁性基体と銅箔とを密着性高く接着させることが必要であり、たとえば絶縁性基体に接着剤を塗布して銅箔を貼り合わせたり、あるいは銅箔に接着剤を塗布したものを絶縁性基体に貼り合わせたりして製造されていた。そして、これらの絶縁性基体と銅箔との密着性をさらに向上させるために、種々の接着剤が選定されたり、銅箔表面に銅の粒状物を付着させて凹凸状の突起を形成させたりすることが試みられてきた。
【０００４】
これらの方法によりある程度両者の密着性を向上することができるものの、回路パターンのファイン化に伴なって上記いずれの方法においても次のような問題が指摘されている。すなわち、接着剤を用いる場合、その接着剤の種類にかかわらず塗布厚が１０〜３０μｍにおよび、導電性シート全体の厚みが厚くなることから回路パターンのファイン化に不利な要因となる。また、導電層をエッチングしてファイン化された回路パターンを形成するとき、この接着剤層がエッチングを妨げる場合がある。さらに、銅箔表面に銅の粒状物を付着させて凹凸状の突起を形成させる場合、該粒状物が回路パターンのファイン化を妨げることがある。
【０００５】
一方、上記のような接着剤や凹凸状の突起を介さずに、絶縁性基体に導電層を直接形成する方法も種々検討されており、たとえばスパッタリング、蒸着、無電解めっきまたは電気めっきにより導電層を形成したものが知られている。このような方法により導電層を形成したものは、回路パターンのファイン化に伴なう上記のような問題は解消されるものの、逆に導電層と絶縁性基体との間の密着性という観点からは未だ改善の余地が残されている現状にある。
【０００６】
【特許文献１】
特開平４−２８６３９４号公報
【０００７】
【発明が解決しようとする課題】
本発明は、上述の現状に鑑みてなされたものであって、その目的とするところは、絶縁性基体と導電層間の密着性の向上と、回路パターンのファイン化とを両立させた導電性シートを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の導電性シートは、絶縁性基体の表裏両面に導電層が直接形成され、その表裏両面に存在する１以上の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールまたはビアホールを介して他方の面に存在する導電層と電気的に接続されている導電性シートであって、該絶縁性基体の表裏両面にはその同一の表面内の他の導電層とは電気的に接続していない導電層が少なくとも１以上形成されており、該導電層の１以上が形成されている絶縁性基体の相当部分において、スルホールまたはビアホールを２以上形成したことを特徴としている。
【０００９】
また、本発明の導電性シートは、絶縁性基体の表裏両面に導電層が直接形成され、その表裏両面に存在する１以上の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールまたはビアホールを介して他方の面に存在する導電層と電気的に接続されている導電性シートであって、該絶縁性基体の表裏両面にはその同一の表面内の他の導電層とは電気的に接続していない導電層が少なくとも１以上形成されており、該導電層は他方の面に存在する導電層と電気的に接続していない導電層を含み、かつ該導電層の１以上が形成されている絶縁性基体の相当部分において、該絶縁性基体を貫通するようにして開孔されているアンカーホールを１以上形成し、該アンカーホールはそれを介しては他方の面に存在する導電層と電気的に接続することはなく、かつその壁面に導電層を有するかまたはその内部に導電層が充填されていることを特徴としている。
【００１０】
上記アンカーホールは、上記絶縁性基体の表裏両面において開孔面積が異なったものであることが好ましい。
【００１１】
また、上記導電性シートにおいては、電気的接続を目的とせず、上記導電層の上記絶縁性基体への密着性の向上を目的とするアンカー層が、上記アンカーホールを介して他方の面の導電層と接続されていることが好ましい。
【００１２】
また、本発明は、上記の導電性シートを用いた半導体製品、電気製品、電子製品、自動車、太陽電池、アンテナ回路基板またはＩＣカードに関する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。本明細書の図面において同一の参照符号を付したものは、同一部分または相当部分を示す。
【００１４】
＜導電性シートおよびその用途＞
図１に示したように、本発明の導電性シート１は、絶縁性基体２の表裏両面に導電層３が直接形成され、その表裏両面に存在する１以上の導電層３が該絶縁性基体２を貫通するようにして開孔されているスルホールまたはビアホール４を介して他方の面に存在する導電層３と電気的に接続された構成を有するものであり、また図２に示すように、該絶縁性基体２の表裏両面にはその同一の表面内の他の導電層３ｂおよび３ｃとは電気的に接続していない導電層３ａが少なくとも１以上形成された構成を有する。なお、図１は、図２の導電層３ａが形成されている部分の概略断面図である。
【００１５】
このような構成を有する本発明の導電性シートは、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板、ＩＣカード等に好適に用いることができる。したがって、本発明は、このような導電性シートを用いた各種半導体製品、電気製品、電子製品、自動車、太陽電池、アンテナ回路基板またはＩＣカードにも関する。以下、本発明の導電性シートの各構成について説明する。
【００１６】
＜絶縁性基体＞
本発明の導電性シートの基材として用いられる絶縁性基体としては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。特に、薄い厚みを有するフイルムの形状のものが好適である。後述の導電層の形成に適しているとともに、ロールのような長尺の連続状のものとして加工することが可能となり生産効率を向上させることができるからである。
【００１７】
このような絶縁性基体の一例を挙げると、たとえばＰＥＴ、ＰＥＮ等のポリエステル、ポリイミド、アラミド、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルムを挙げることができる。これらの中でも特に柔軟性に優れ高性能化の可能なポリイミドやガラス繊維強化エポキシ樹脂からなるフィルムを用いることが好ましい。
【００１８】
なお、ここでいうフィルムとは、その厚みが４〜３００μｍ、好ましくは１２〜５０μｍ程度のものが好適である。４μｍ未満では、強度が弱く加工に耐えられない場合があり、３００μｍを超えると後述のようにスルホールやビアホール、またはアンカーホールに対して導電層を形成する際に支障をきたす場合があるからである。
【００１９】
また、このように絶縁性基体の形状は、フィルム状のものが特に適しているが、フィルム状の形状であれば枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特にその製造における加工効率の観点からロールのような長尺の連続状のものを用いることが好適である。
【００２０】
＜スルホール＞
本発明におけるスルホールとは、前記絶縁性基体の表裏を物理的に貫通するように設けられている小孔であって、このスルホールを介して該絶縁性基体の表裏両面に形成される後述の導電層を互いに電気的に接続することができる。
【００２１】
本発明においては、絶縁性基体に対してこのスルホールを形成した後に後述の導電層を形成することが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール内の導電層とを一体的に形成することが可能となり、生産効率の向上に資することができるとともに、信頼性の高い電気的接続を保証することができる。
【００２２】
このようなスルホールの形状は、前記絶縁性基体の表裏を貫通する限り特に限定されることはなく、たとえばその断面形状を円形のものや多角形状のものとすることができる。該スルホールは、その内径が５〜３００μｍ、好ましくは１０〜２００μｍとすることが好適である。その内径が５μｍ未満である場合、開孔が困難となり加工コストが高くなるとともに、３００μｍを超えると導電層の幅方向の長さに対するスルホールの径が大きくなり過ぎ有効な回路スペースの確保や電気的接続に問題を生じる場合がある。したがって、スルホールの内径は、加工コストが高くならない範囲内で小さく形成する方が回路設計上有利である。
【００２３】
また、このようなスルホールは、該絶縁性基体の表面において島状に存在する導電層１つ当りに２以上、好ましくは２〜５、更に好ましくは２〜３、その導電層が形成されている絶縁性基体の相当部分において形成されていることが好ましい。島状に存在する導電層１つ当りにスルホールを１つだけ形成すると、導電層と絶縁性基体間の密着性に問題があるとともに、電気的接続性にも問題を生ずる場合があるからである。また、あまりに多数のスルホールを形成すると、導電層に占めるスルホールの面積が大きくなり、回路設計上の自由度が低下するとともに、加工効率も低下することとなるため、島状に存在する導電層１つ当りに５つ程度までとすることが好ましい。
【００２４】
ここで、島状に存在する導電層とは、該絶縁性基体の表裏いずれかの面において、その同一表面内の他の導電層と電気的に接続していない各導電層をいうものとする。
【００２５】
すなわち、図２に示すように、該絶縁性基体２の表裏両面には、その同一の表面内の他の導電層３ｂおよび３ｃとは電気的に接続していない導電層３ａが少なくとも１以上形成されており、該導電層の１以上（図２においては少なくとも導電層３ａまたは導電層３ｂ、３ｃ）が形成されている絶縁性基体の相当部分において、上記スルホールが２以上形成されていることが好ましい。このように島状に存在する導電層１つ当りに２以上のスルホールを形成することにより、該導電層は電気的接続性に対する信頼性が高まるとともに、絶縁性基体に対する密着性も高められる。
【００２６】
このようなスルホールは、従来公知の開孔方法（穴開け加工方法）であれば特に限定することなくいずれの方法によっても開孔することができる。たとえば、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等の各種レーザ、ドリル、パンチ、プレスなどの開孔手段により絶縁性基体を貫通するようにして開孔される。特にスルホールの内径が８０μｍよりも小さくなる場合は、各種レーザにより開孔することが好ましい。
【００２７】
＜ビアホール＞
本発明におけるビアホールとは、前記絶縁性基体の表裏を物理的に貫通するように設けられている小孔であって、このビアホールを介して該絶縁性基体の表裏両面に形成される後述の導電層を互いに電気的に接続することができる。このようにビアホールは、上記スルホールと同様の作用を有するものであるが、上記スルホールがその壁面のみに導電層が形成され中心部に空洞状の部分が残る形態をとるのに対して、このビアホールはホール内部が全て導電層により充填されて空洞状の部分を有さない点においてその形態が異なっている。
【００２８】
本発明の導電性シートにおいて、絶縁性基体の表裏両面の導電層をスルホールを介して電気的に接続するか、あるいはビアホールを介して電気的に接続するかは、回路パターンの形状や大きさ等により任意に選択することができ、これら両者を各単独でまたは併用して形成することができる。
【００２９】
本発明においては、スルホールの場合と同様、絶縁性基体に対してこのビアホールを形成した後に後述の導電層を形成することが好ましい。これにより、絶縁性基体の表裏両面の導電層とビアホール内に充填される導電層とを一体的に形成することが可能となり、生産効率の向上に資することができるとともに、信頼性の高い電気的接続を保証することができる。
【００３０】
このようなビアホールの形状は、前記絶縁性基体の表裏を貫通する限り特に限定されることはなく、たとえばその断面形状を円形のものや多角形状のものとすることができる。該ビアホールは、その内径が５〜１００μｍ、好ましくは１０〜２５μｍとすることが好適である。その内径が５μｍ未満である場合、開孔が困難となり加工コストが高くなるとともに、１００μｍを超えると導電層によりホール内部を充填するのに長時間を要し、生産効率を悪化させることになる。なお、このようなビアホールの内径は、加工コストが高くならない範囲内で小さく形成する方が回路設計上有利である。
【００３１】
また、このようなビアホールは、該絶縁性基体の表面において島状に存在する導電層１つ当りに２以上、好ましくは２〜５、更に好ましくは２〜３、その導電層が形成されている絶縁性基体の相当部分に形成されていることが好ましい。島状に存在する導電層１つ当りにビアホールを１つだけ形成すると、導電層と絶縁性基体間の密着性に問題があるとともに、電気的接続性にも問題を生ずる場合があるからである。また、あまりに多数のビアホールを形成すると、導電層に占めるビアホールの面積が大きくなり、回路設計上の自由度が低下するとともに、加工効率も低下することとなるため、島状に存在する導電層１つ当りに５つ程度までとすることが好ましい。なお、該ビアホールが、スルホールとともに形成される場合には、両者の合計数が、２以上、好ましくは２〜５、更に好ましくは２〜３形成されていることが好ましい。
【００３２】
ここで、島状に存在する導電層とは、前記同様の導電層をいうものとする。すなわち、図２に示すように、該絶縁性基体２の表裏両面には、その同一の表面内の他の導電層３ｂおよび３ｃとは電気的に接続していない導電層３ａが少なくとも１以上形成されており、該導電層の１以上（図２においては少なくとも導電層３ａまたは導電層３ｂ、３ｃ）が形成されている絶縁性基体の相当部分において、上記ビアホールが２以上形成されていることが好ましい。このように島状に存在する導電層１つ当りに２以上のビアホールを形成することにより、該導電層は電気的接続性に対する信頼性が高まるとともに、絶縁性基体に対する密着性も高められる。
【００３３】
このようなビアホールは、従来公知の開孔方法（穴開け加工方法）であれば特に限定することなくいずれの方法によっても開孔することができる。たとえば、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等の各種レーザにより絶縁性基体を貫通するようにして開孔される。
【００３４】
＜導電層＞
本発明の導電層は、前記絶縁性基体の表裏両面に直接形成され、その表裏両面に存在する１以上の導電層が該絶縁性基体を貫通するようにして開孔されている前記スルホールまたはビアホールを介して他方の面に存在する導電層と電気的に接続されている（図１参照）。また、該絶縁性基体の表裏両面にはその同一の表面内の他の導電層とは電気的に接続していない導電層が少なくとも１以上形成されており（図２参照）、該導電層の１以上が形成されている絶縁性基体の相当部分において、前述の通りスルホールまたはビアホールを２以上形成したことを特徴としている。
【００３５】
また、本発明の導電層は、絶縁性基体の他方の面に存在する導電層と電気的に接続していない導電層を含んでいても良く、また後述のアンカーホールを１以上含むことができる。すなわち、該導電層には、それが形成されている絶縁性基体の相当部分にスルホールまたはビアホールが形成されていないものも含まれ得、よってスルホールまたはビアホールと、アンカーホールとの両者が形成されるものがあるとともに、これら両者のうちいずれか一方のもののみが形成されるものもある。
【００３６】
このような導電層は、前記絶縁性基体の表裏両面に直接形成されるとともに、前記スルホール等（後述のアンカーホールを含む、以下同じ）の壁面にも形成され、またビアホール等（後述のアンカーホールを含む、以下同じ）に対してはその内部を充填するようにして形成されるものである。また、該導電層は、該スルホール等の壁面または該ビアホール等の内部と、該絶縁性基体の表裏両面とにおいて同一の構成を有するようにして形成される。
【００３７】
ここで、該導電層が絶縁性基体上に直接形成されるとは、接着剤などを介さずに直接絶縁性基体と接するようにして形成されることを意味し、絶縁性基体の表裏両面だけではなくスルホールやビアホール等においても絶縁性基体と直接接するようにして形成されるものである。これにより、従来接着剤を使用することに起因して発生していた諸問題を解消することに成功したものであり、特に回路パターンのファイン化を可能としたものである。
【００３８】
このような絶縁性基体の表裏両面の導電層は、スルホールまたはビアホールを介して互いに電気的に接続されるものであるが、ここでスルホールを介して電気的に接続されるとは、具体的にはこのように絶縁性基体の表裏両面に直接形成されている導電層がスルホールの壁面に形成される同一構成の導電層により電気的に接続されていることを意味している。また、ビアホールを介して電気的に接続されるとは、このように絶縁性基体の表裏両面に直接形成されている導電層が、ビアホールの内部に充填される同一構成の導電層により電気的に接続されていることを意味している。このように、スルホールの壁面の導電層またはビアホールの内部に充填される導電層と、絶縁性基体の表裏両面の導電層とが同一の構成を有することにより、信頼性の高い電気的接続が可能となる。
【００３９】
このような導電層は、電気導電性の作用を有する限りその組成が特に限定されるものではないが、Ｃｕ、Ｎｉ、Ｃｒ、Ａｇ、Ａｕ、Ｚｎ、Ｔｉ、Ｐｄ、Ｓｎ、ＢｉおよびＣｏからなる群から選ばれた少なくとも一種の金属または前記金属を少なくとも一種含む合金により構成されることが好ましく、単一層として形成することができるとともに、同一組成のものあるいは異なった組成のものを複数層積層して形成することもできる。
【００４０】
上記導電層がスルホール等の壁面またはビアホール等の内部と、絶縁性基体の表裏両面とにおいて同一の構成を有するとは、上記のような積層状態が同一であることを意味し、必ずしもその層の厚さまでもが同一であることを意味するものではない。
【００４１】
また、上記導電層は、前記スルホールの壁面または前記ビアホールの内部と、前記絶縁性基体の表裏両面とにおいて、同一の工程で形成されることが好ましい。なお、同一の工程で形成する方法については、後述する。
【００４２】
このような導電層は、スパッタリング法または蒸着法により形成される第１導電層と、無電解めっき法または電気めっき法により形成される第２導電層とを含むことができる。本発明においては、これらの第１導電層および第２導電層がそれぞれ単層または複数層積層されて、導電層を構成することができる。
【００４３】
＜第１導電層＞
本発明の第１導電層は、前記絶縁性基体上に直接形成されるものであり、上記に示した金属または該金属を少なくとも一種含む合金、より好ましくはＣｕ、Ａｇ、Ｓｎ、Ｎｉ、Ｃｒ、Ｃｏ、ＴｉまたはＺｎから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金をスパッタリング法または蒸着法により形成することができる。この第１導電層は、後述の第２導電層を形成するための言わば下地層としての作用を有するものであり、第２導電層の絶縁性基体に対する密着性を向上させる作用を有するものである。
【００４４】
このような第１導電層は、５００〜５０００Å、好ましくは１０００〜３０００Åの厚みで形成することが好適である。５００Å未満では、後述の第２導電層の密着性を向上させる作用を十分に示すことができず、また５０００Åを超えても第２導電層の密着性に大差なく却ってコスト的に不利となる。
【００４５】
このような第１導電層は、前述の通り１層（単層）または２層以上（複数層）積層して形成することができ、２層以上積層される場合は全体として上記厚みを有するものとすることができる。
【００４６】
なお、この第１導電層を２層以上積層する場合は、絶縁性基体上にまずＮｉ、Ｃｒ、Ｔｉ、ＺｎまたはＣｏから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金を積層し、その上にＣｕ、Ａｇ、ＳｎまたはＺｎから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金を積層させることが好ましい。
【００４７】
前記Ｃｕ、Ａｇ、ＳｎまたはＺｎから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金は、良好な電気特性を有しかつ第２導電層との密着性にも優れ、また比較的安価であることからこのような用途に用いることが有利であるが、容易に酸化され電気特性が害されるという問題を有している。そこで、この酸化の問題を解消するためにこのような層の下に（すなわち絶縁性基体との間に）耐酸化性を有する金属、たとえばＮｉ、Ｃｒ、Ｔｉ、ＺｎまたはＣｏから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金を形成すれば、酸化による経時的な密着力の劣化を防止することができる。
【００４８】
このような耐酸化性を有する金属からなる層は、その厚みを１０〜２００Å、好ましくは３０〜７０Åとすることが好適である。１０Å未満の場合は、耐酸化性の作用を十分に示さない場合があり、また２００Åを超えると回路パターンを形成する際にエッチングが困難となる場合がある。
【００４９】
＜第２導電層＞
本発明の第２導電層は、前記第１導電層上に形成されるものであり、導電層として上記に示した金属または該金属を少なくとも一種含む合金、より好ましくはＣｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉまたはＺｎから選ばれる少なくとも一種の金属または該金属を少なくとも一種含む合金を無電解めっき法または電気めっき法により適用することにより形成されるものである。これらの金属または合金の中でも、特に好ましくはＣｕであり、硫酸銅を電気めっきして形成するものが特に好ましい。コスト的に安価であり、電気的接続の信頼度が高く、また生産効率にも優れるからである。
【００５０】
このような第２導電層は、前記第１導電層よりも厚く形成することにより主として電気導電性および機械的強度を付与する作用を奏するものである。また、この第２導電層は、電気導電性を示すことから絶縁性基体の表裏両面で対向するように配置すればコンデンサとしての作用も示すことができる。
【００５１】
このような第２導電層は、０．５〜５０μｍ、好ましくは４〜３８μｍの厚みで形成することが好適である。０．５μｍ未満では、十分な電気導電性が得られず電気抵抗が大きくなり過ぎるという問題があり、また５０μｍを超えても電気導電性に大差なく却ってコスト的に不利となる。
【００５２】
このような第２導電層は、前述の通り１層（単層）または２層以上（複数層）積層して形成することができ、２層以上積層される場合は全体として上記厚みを有するものとすることができる。
【００５３】
なお、この第２導電層は、比較的厚く形成させる場合には電気めっき法を採用して形成することが好ましく、また比較的薄く形成させる場合には、無電解めっき法を採用して形成することが好ましい。
【００５４】
＜アンカーホール＞
本発明におけるアンカーホールとは、前記絶縁性基体の表裏を物理的に貫通するように設けられている小孔であるが、前述のスルホールまたはビアホールと異なりこのアンカーホールを介しては、前記導電層は絶縁性基体の他方の面に存在する導電層と電気的に接続することはない。
【００５５】
このようなアンカーホールは、その壁面に導電層を有するか、またはその内部に導電層が充填されていることにより、前記導電層の前記絶縁性基体に対する密着性を向上させる作用を奏するものである。たとえば、図３（ａ）に示すようにアンカーホール５の壁面には、スルホールのように導電層３を形成することができ、また図３（ｂ）に示すようにアンカーホール５の内部には、ビアホールのように導電層３を充填することもできる。
【００５６】
本発明においては、前述のスルホールやビアホールと同様、絶縁性基体に対してこのアンカーホールを形成した後に前記導電層を形成することが好ましい。これにより、絶縁性基体の表裏両面の導電層とアンカーホール内の導電層とを一体的に形成することが可能となり、生産効率の向上に資することができるとともに、導電層と絶縁性基体間の密着性をさらに向上させることができる。
【００５７】
このようなアンカーホールの形状は、前記絶縁性基体の表裏を貫通する限り特に限定されることはないが、好ましくは前記絶縁性基体の表裏両面において開孔面積が異なっていることが好ましい。すなわち、図３（ｃ）に示したように前記導電層が形成される方の面の開孔面積を、導電層が形成されていない方の面の開孔面積よりも小さくすることにより、導電層の絶縁性基体に対する密着性を更に向上させることができる。
【００５８】
このようなアンカーホールの内径は、５〜３００μｍ、好ましくは１０〜２００μｍとすることが好適である。その内径が５μｍ未満である場合、開孔が困難となり加工コストが高くなるとともに、３００μｍを超えると導電層の幅方向の長さに対するアンカーホールの径が大きくなり過ぎ有効な回路スペースの確保や電気的接続に問題を生じる場合がある。したがって、アンカーホールの内径は、加工コストが高くならない範囲内で小さく形成する方が回路設計上有利である。
【００５９】
また、このようなアンカーホールは、該絶縁性基体の表面において島状に存在する導電層１つ当りに１以上、好ましくは１〜３０、更に好ましくは３〜１０、その導電層が形成されている絶縁性基体の相当部分において形成されていることが好ましい。島状に存在する導電層１つ当りにアンカーホールを全く形成しないと、導電層と絶縁性基体間の密着性に問題が生じる場合があり、またあまりに多数のアンカーホールを形成すると、導電層に占めるアンカーホールの面積が大きくなり、回路設計上の自由度が低下するとともに、加工効率も低下することとなるため、島状に存在する導電層１つ当りに３０個程度までとすることが好ましい。
【００６０】
ここで、島状に存在する導電層とは、前記で説明したのと同様の導電層を意味する。すなわち、図２に示すように、該絶縁性基体２の表裏両面には、その同一の表面内の他の導電層３ｂおよび３ｃとは電気的に接続していない導電層３ａが少なくとも１以上形成されており、該導電層の１以上（図２においては少なくとも導電層３ａまたは導電層３ｂ、３ｃ）が形成されている絶縁性基体の相当部分において、上記アンカーホール５が１以上形成されていることが好ましい。
【００６１】
また、このようなアンカーホール５は、絶縁性基体２において上記導電層の屈曲部７や、長い直線状の場所に相当する部分に形成することが特に有効である。また、導電層の幅が狭い場所や、はんだ付け部８等に相当する部分に形成することも有効である。導電層のそのような場所において、絶縁性基体との密着性が不足する傾向にあるからである。
【００６２】
このようなアンカーホールは、従来公知の開孔方法（穴開け加工方法）であれば特に限定することなくいずれの方法によっても開孔することができる。たとえば、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等の各種レーザ、ドリル、パンチ、プレスなどの開孔手段により絶縁性基体を貫通するようにして開孔される。特にスルホールの内径が８０μｍよりも小さくなる場合は、各種レーザにより開孔することが好ましい。
【００６３】
＜アンカー層＞
本発明のアンカー層は、電気的接続を目的とせず、導電層の絶縁性基体への密着性の向上を目的として形成されるものである。図３（ａ）（ｂ）に示したように、該アンカー層６は、アンカーホール５を介して他方の面の導電層３と接続されているが、同一の面内に存在する導電層と接続することはない。
【００６４】
このようなアンカー層は、前記導電層と同様の組成および同様の積層構成（第１導電層および第２導電層と同様の組成および厚みのものを含み得る）を有するものであって、上記アンカーホールが開孔された後に導電層と同一の工程で形成後、エッチング等されることにより同一面内の導電層と絶縁されるようにして形成することが好ましい。なお、導電層の詳細な形成方法については、次に説明する。
【００６５】
＜導電層の形成方法＞
本発明の前記導電層は、前記絶縁性基体にスルホール、ビアホールまたはアンカーホールが開孔された後、該絶縁性基体の表裏両面と該スルホール等（アンカーホールを含む、以下同じ）の壁面またはビアホール等（アンカーホールを含む、以下同じ）の内部とにおいて同一工程で形成されるものとすることが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール等の壁面またはビアホール等の内部の導電層とを一体的に形成することが可能となり、生産効率の向上に資することができるとともに、信頼性の高い電気的接続を保証することができる。また、導電層と絶縁性基体との密着性の向上にも資するものとなる。
【００６６】
ここで、導電層が同一工程で形成されるとは、該絶縁性基体の表裏両面と、該スルホール等の壁面または該ビアホール等の内部とにおいて該導電層が同時的かつ一体的に形成されることを意味している。
【００６７】
すなわち、たとえば該導電層が第１導電層と第２導電層とを含む場合、まず第１導電層が該絶縁性基体の表裏両面と該スルホール等の壁面または該ビアホール等の内部とに対してスパッタリング法または蒸着法により同時的かつ一体的に形成され、続いて第２導電層が該第１導電層上に対して無電解めっき法または電気めっき法により同時的かつ一体的に形成されるような場合が含まれる。なお、該ビアホール等の内部を該絶縁性基体の表裏両面と同時的かつ一体的に導電層により充填する場合、第１導電層は主としてビアホールの壁面に形成され、その第１導電層上に形成される第２導電層によりホール内が充填され、空洞部が埋められることになる。
【００６８】
このように、導電層が第１導電層と第２導電層を含む場合や、それぞれの層が複数層積層される場合には、各層が上記のように同時的かつ一体的に形成される限り、導電層が同一工程で形成されるものとする。
【００６９】
なお、該導電層がスパッタリング法や蒸着法により形成される場合であって、加工装置の特性等により絶縁性基体の表裏両面を一度に処理することができない場合において、表と裏それぞれについて二回の操作で導電層が形成されるとしても、表裏両面の導電層と、スルホール等の壁面またはビアホール等の内部の導電層とは同一工程で形成されるものとする。またこの場合、スルホール等の壁面またはビアホール等の内部の導電層は、この二回の操作のそれぞれの操作によりホールの中位の高さ（深さ）まで形成されると考えられ、結局二回の操作によりスルホール等の壁面またはビアホール等の内部全体に導電層が形成されるものと考えられる。また、該ホールの中位の高さ（深さ）部分において導電層が加重的に積層されていたとしても、その部分の構成は絶縁性基体の表面部の導電層の構成と同一の構成とみなすものとする。
【００７０】
このように導電層を同一工程で形成することにより、従来、絶縁性基体の表裏両面にまず導電層を形成させた後、スルホールまたはビアホールを開孔させ、その後改めてそのスルホールの壁面またはビアホールの内部に対して導電層を形成させていた方法と比較して、導電層の形成工程の回数を半減化することができるため、生産効率を大きく向上させることが可能となった。しかも、同一工程で一体的に形成されるため、信頼性の高い接続効果が得られる。
【００７１】
また、上記のような従来法においては、スルホールの壁面またはビアホールの内部のみに対して選択的に導電層を形成させることは困難であり、どうしても絶縁性基体上に予め形成されている導電層の上にまで回り込む形で導電層が形成されてしまう。しかし、これでは導電層の厚みが加重されて形成されることとなり、このように絶縁性基体上の導電層の厚みが厚くなると、回路を形成する加工が困難となり寸法精度そのものも悪化する。これに対して、本発明の上記形成方法によれば、導電層の厚みが加重されることがなく、もって可能な限り導電層の厚みを薄くすることが可能となり、回路パターンのファイン化に資するとともに寸法精度を悪化することもない。
【００７２】
なお、前記アンカーホールを介して絶縁性基体の表裏両面に導電層が形成されることはないため、導電層を形成しない方の表面に存在する導電層は、エッチング等により除去される。あるいは、アンカーホールの該当箇所に予めマスクをしておき、その箇所に導電層が形成されないようにすることもできる。また、そのような導電層をエッチングにより完全に除去するのではなく、一部残存させることによりアンカー層が形成できることは前述の通りである。
【００７３】
＜その他＞
本発明の絶縁性基体には、アライメントマークを形成することができる。当該アライメントマークはスルホールやビアホール等の所定の位置を決定する基準となるものであり、通常絶縁性基体の両端（スルホールやビアホール等の設けられていない位置）に形成するのが好適である。
【００７４】
このようなアライメントマークは光学的、電子的、磁気的、目視的あるいはその他の読み取り手段によりスルホールやビアホール等の所定の位置を決定できるものであればいかなるものであっても差し支えなく、またその形成方法としても特に限定されるものではない。たとえば、目視的に読み取る場合にはこのアライメントマークとして絶縁性基体の両端にこの基体を貫通させるようにしてホールを開けたものが好適である。そしてこのホール（アライメントホールと呼ぶ）はさらに好ましくは一定の間隔を持って連続的に開孔させるのが好適である。このような構成を取ることによりスルホールの位置をさらに簡単に決定することができるようになるからである。
【００７５】
このようなアライメントホールの大きさとしては、通常５μｍ〜３ｍｍ程度とするのが好ましく、各種レーザ、ドリル、パンチ、プレスなどにより開孔させることが可能である。このようなアライメントホールが、８０μｍよりも小さい場合には、各種レーザを用いることが好ましい。
【００７６】
また、このようなアライメントホールは上記のスルホールと同様、その内壁面に導電層が形成されていても差し支えない。
【００７７】
一方、前記導電層上には、集積回路用結合層や酸化防止層を形成することができる。該集積回路用結合層は、集積回路（ＩＣチップやＬＳＩ）を絶縁性基体に搭載させることを容易化する作用を有するものであり、上記導電層と集積回路を直接電気的に接続するものである。また、該酸化防止層は、導電層が酸化され導電性が示されなくなったり、絶縁性基体との密着性が不良となることを防止する作用を有するものである。
【００７８】
このような層は、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、ＺｎおよびＣｒからなる群から選ばれた少なくとも一種の金属または前記金属を少なくとも一種含む合金により構成することが好ましい。
【００７９】
また、その厚みは、集積回路用結合層の場合、０．２〜１５μｍ、好ましくは０．５〜５μｍとすることが好適である。０．２μｍ未満の場合には、集積回路の搭載容易化という効果が示されなくなるとともに、１５μｍを超えても集積回路の搭載容易化という効果に大差なく、却ってコストが高くなるため好ましくない。
【００８０】
また、酸化防止層の場合、その厚みは０．０１〜２μｍ、好ましくは０．０５〜１μｍとすることが好適である。０．０１μｍ未満の場合には、上記のような作用が示されなくなるとともに、２μｍを超えても上記作用に大差なく、却ってコストが高くなるため好ましくない。
【００８１】
このような層は、無電解めっき法、電気めっき法またはクロメート法のいずれかの方法により、導電層上の全面またはバンプのように部分に、単層または複数層として形成することができる。
【００８２】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００８３】
＜実施例１＞
本発明の導電性シートについて図１および２を用いて説明する。
【００８４】
まず、絶縁性基体２として、厚み５０μｍ、幅２５０ｍｍ、長さ１００ｍのポリイミドフィルム（商品名：アピカル、カネボウ製）を、ＣＯ２レーザ加工機（三菱電機製）にセットした。そして、この加工機により図１および２に示したように、導電層３ａの先端部９に相当する部分に該ポリイミドフィルムの表裏両面を貫通するようにして内径８０μｍのスルホールを３ホール１セット（各ホール間の距離は１２０μｍ）として開孔させるとともに、導電層３ｂの所定位置に相当する部分にもスルホールを開孔させた。
【００８５】
また同時に、導電層３ａの屈曲部７となる相当部分２箇所に、該ポリイミドフィルムの表裏両面を貫通するようにして内径５０μｍのアンカーホール５を２ホール１セット（各ホール間の距離は１００μｍ）としてそれぞれ開孔させるとともに、導電層３ａのはんだ付け部８に相当する部分に、同じく該ポリイミドフィルムの表裏両面を貫通するようにして内径５０μｍのアンカーホール５を３ホール１セット（各ホール間の距離は１００μｍ）として開孔させた。また、導電層３ｂ、３ｃの所定位置に相当する部分にも同じようにしてアンカーホール５を開孔させた。
【００８６】
続いて、上記のようにしてＣＯ２レーザにより開孔処理がされた絶縁性基体２に対して、該処理時に開孔部およびその周辺に生成した炭化物を取除くため以下の処理を行なった。すなわち、該絶縁性基体２をディスミャ装置にセットし、液温６０℃の５０ｇ／ｌの過マンガン酸カリウム水溶液の浸漬浴に６０秒間浸漬した後、純水による洗浄を５回繰り返して行なった。
【００８７】
その後さらに、液温４０℃の４％の硫酸の浸漬浴に２分間浸漬させることにより中和処理した後、再度純水による洗浄を５回繰り返して行なった。続いて、高性能フィルタ（フィルタの開孔部の大きさが０．５μｍ以下）を通した１０５℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、上記で生成した炭化物を除去した。その後、絶縁性基体２をディスミャ装置から取出した。
【００８８】
次いで、このように炭化物が除去された絶縁性基体２の一端をスパッタリング装置の送出しシャフトにセットし、他端を巻取りシャフトにセットした。一方、このスパッタリング装置の４つのターゲットには、ターゲットＮｏ．１としてＮｉを、ターゲットＮｏ．２〜４としてＣｕをそれぞれ取付けた。
【００８９】
その後該スパッタリング装置のチャンバーを閉じ、真空ポンプにより真空度を１×１０−４Ｐａとした後、Ｎｉを取付けたターゲットＮｏ．１に対してはアルゴンガスの注入量１８０ｃｃ／分、ターゲット電流０．６ｋＷ／ｄｍ２、およびＣｕを取付けたターゲットＮｏ．２〜４に対してはアルゴンガスの注入量各２５０ｃｃ／分、ターゲット電流各１．２ｋＷ／ｄｍ２の条件下でこれらの金属をスパッタリングさせることにより、絶縁性基体の一方の表面上に第１導電層を直接形成した。その後、該スパッタリング装置の真空状態を解除した。
【００９０】
続いて、上記の絶縁性基体２の第１導電層が形成されていない方の表面に対して上記と同様の第１導電層が形成できるように、上記絶縁性基体の表裏を逆にして再度該スパッタリング装置にセットしなおした。そして、上記と同一の条件でスパッタリングを行なうことにより絶縁性基体のもう一方の表面に上記と同じ第１導電層を直接形成した。
【００９１】
これにより、絶縁性基体２の表裏両面とスルホールおよびアンカーホール５の壁面に対して第１導電層が直接形成され、この第１導電層は絶縁性基体２上にＮｉ層がまず積層されその上にＣｕ層が積層された構成となっている。そしてこの構成は絶縁性基体上の表裏両面とスルホールおよびアンカーホール５の壁面とにおいて同一の構成となっている。
【００９２】
また、上記の絶縁性基体２の一方の端から１０ｍ、５０ｍおよび９０ｍの地点においてサンプリングを行ない、ＦＩＢ装置を用いて断面をカットしその厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で、Ｎｉ層が７０Å、Ｃｕ層は２９００Åであった。
【００９３】
続いて、数回の純水による洗浄を行なった後、表裏両面に上記のようにして第１導電層を形成した絶縁性基体２を連続めっき装置にセットし、以下の条件で電気めっきを行なった。すなわち、まず７％の硫酸が充填されている液温２８℃の酸活性化槽に上記絶縁性基体を６０秒間連続的に浸漬することにより、上記第１導電層に対して酸活性化処理を行なった。
【００９４】
次いで、純水による水洗を３回繰り返した後、上記装置のめっき浴にめっき液（硫酸銅１００ｇ／ｌ、硫酸１６０ｇ／ｌ、塩素６０ｐｐｍおよびトップルチナ３８０Ｈ（奥野製薬工業（株）製）１０ｃｃ／ｌからなるもの）を充填し、上記絶縁性基体を１．０ｍ／分の移動速度で連続的に浸漬させ、液温２８℃、電流密度４Ａ／ｄｍ２の条件下で１１分間電気めっきすることにより、前記第１導電層上にＣｕからなる第２導電層を形成した。
【００９５】
これにより、絶縁性基体２の表裏両面とスルホールおよびアンカーホール５の壁面に対して第１導電層が形成され、その第１導電層上に第２導電層が形成されることにより導電層３が形成された。なお、第２導電層の構成は絶縁性基体２上の表裏両面とスルホールおよびアンカーホール５の壁面とにおいて同一の構成となっている。したがって、該導電層３は第１導電層と第２導電層とを含み、該絶縁性基体２の表裏両面と該スルホールおよび該アンカーホール５の壁面とにおいて同一の構成を有する導電層３が形成されていることになる。
【００９６】
続いて、このように第２導電層が形成された絶縁性基体２に対して純水による水洗を５回繰り返して行なった。次いで、高性能フィルタ（フィルタの開孔部の大きさが０．５μｍ以下）を通した１０５℃の乾燥エアにより水切りを行ない、充分に乾燥させた。
【００９７】
また、このようにして得られた導電層３を形成した絶縁性基体２の一方の端から１０ｍ、５０ｍおよび９０ｍの地点においてサンプリングを行ない、ＦＩＢ装置を用いて断面をカットし第２導電層の厚みを測定したところ、各地点（絶縁性基体の表面およびスルホール、アンカーホールの壁面）とも絶縁性基体の表裏両面共通で、１０μｍ±５％以内であった。
【００９８】
また、ピール試験装置（ＭＯＤＥＬ １３０５Ｎ、アイコーエンジニアリング（株）製）を用いて、導電層の絶縁性基体に対する密着性を測定したところ、アンカーホールのあるところでは３ｋｇ／ｃｍ２の密着強度が示されたのに対して、アンカーホールのないところでは０．９ｋｇ／ｃｍ２の密着強度であった。これにより、アンカーホールによる密着性の向上効果が確認された。
【００９９】
次いで、上記の絶縁性基体２の第２導電層上の全面にレジストとしてドライフィルム（商品名：ＮＩＴ２１５、ニチゴーモートン製）を、温度１１０℃、圧力２ｋｇ／ｃｍ２の条件下でラミネートさせたることにより、第２導電層上にレジストを形成した。
【０１００】
続いて、上記の絶縁性基体２の表裏両面において所望の回路パターン（アンカー層となる部分もエッチングされずに残るようにデザインされている）をあらわしたマスクを上記のレジスト上に重ね合わせた後、平均露光機（自社製）を用いて光量１２０ｍＪで露光した。次いで、回路を形成しない部分（マスクにより露光されなかった部分）のレジストを除去するため、現像装置を用いて炭酸ソーダ０．５ｇ／ｌ、温度２８℃、スプレー圧１．５ｋｇ／ｃｍ２の条件下で現像することによりレジストを除去した。その後、純水による水洗を５回繰り返して行なった。
【０１０１】
次いで、レジストを除去した部分の導電層（第１導電層と第２導電層を含む）をエッチングにより除去するため、エッチング装置を用いて塩化第２鉄４７％、温度５０℃、スプレー圧２．５ｋｇ／ｃｍ２の条件下でエッチングすることにより導電層を除去した。その後、純水による水洗を５回繰り返して行なった。
【０１０２】
そして、上記でエッチングされていない導電層およびアンカー層上のレジストを剥離するため、レジスト剥離装置を用いて苛性ソーダ１００ｇ／ｌ、温度６０℃、スプレー圧２．０ｋｇ／ｃｍ２の条件下でレジストを剥離することにより、本発明の導電性シート１を得た。
【０１０３】
このようにして得られた導電性シート１について、導電層により形成される回路パターンと、スルホール、アンカーホールおよびアンカー層の位置確認を行なったところ、いずれも設計寸法に対して±５％以内であり、極めて寸法精度に優れるとともに回路パターンのファイン化が可能なものであった。また、導電層が同時的かつ一体的に形成されるものであるため、生産効率にも優れていた。
【０１０４】
また、該導電性シートは、導電層が形成されている絶縁性基体の相当部分において２以上のスルホールが形成されていることにより信頼性の高い電気的接続性を有しているとともに、導電層と絶縁性基体との密着性がアンカーホールにより極めて高められたものであった。
【０１０５】
＜実施例２＞
実施例１において、スルホールの内径とアンカーホールの内径をそれぞれ２０μｍとすることを除き、他は全て実施例１と同様にして導電性シートを得た。
【０１０６】
このようにして得られた導電性シートにおいては、実施例１でスルホールであったものがビアホールの形態を呈するとともに、アンカーホールにおいてもビアホールのようにその内部が充填されていた。
【０１０７】
該導電性シートは、実施例１のものと同様、極めて寸法精度に優れているとともに回路パターンのファイン化を可能とするものであった。また、信頼性の高い電気的接続性を有し、導電層と絶縁性基体との密着性もアンカーホールにより極めて高められたものであるとともに、生産効率にも優れていた。
【０１０８】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０９】
【発明の効果】
本発明の導電性シートは、絶縁性基体と導電層間の密着性の向上と、回路パターンのファイン化とを両立させたとともに、信頼性の高い電気的接続性を有し、かつ優れた生産効率と寸法精度を有するものである。
【０１１０】
したがって、本発明の導電性シートは、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板、ＩＣカード等、広範囲の用途に適用することができる。すなわち、該導電性シートは、ある大きさにカットするか、あるいはカットせず連続状の形態で複数の回路パターンを形成することができ、上記各種用途に用いることができる。
【図面の簡単な説明】
【図１】本発明の導電性シートの概略断面図である。
【図２】本発明の導電性シートの概略平面図である。
【図３】アンカーホールの概略断面図であって、（ａ）はスルホールのように壁面に導電層を有するものを示し、（ｂ）はビアホールのように内部に導電層が充填されているものを示し、（ｃ）は絶縁性基体の表裏両面で開孔面積が異なっているものを示す。
【符号の説明】
１ 導電性シート、２ 絶縁性基体、３，３ａ，３ｂ，３ｃ 導電層、４ スルホールまたはビアホール、５ アンカーホール、６ アンカー層、７ 屈曲部、８ はんだ付け部、９ 先端部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a conductive sheet. More specifically, the present invention relates to a conductive sheet that can be suitably used for semiconductor substrates, circuit boards for electric and electronic parts, various packaging, automobile parts, solar cells, antenna circuit boards, IC cards, and the like.
[0002]
[Prior art]
For FPC (Flexible Printed Circuit) and TAB (Tape Automated Bonding) substrates used as circuit boards for electrical and electronic components and semiconductors, a copper foil serving as a conductive layer is attached to an insulating substrate. A conductive sheet having a combined structure has been used (Patent Document 1).
[0003]
The conductive sheet having such a configuration requires that the insulating base and the copper foil be bonded with high adhesion. For example, an adhesive is applied to the insulating base and the copper foil is bonded or the copper foil is bonded. In other words, an adhesive is applied to an insulating substrate. In order to further improve the adhesion between the insulating base and the copper foil, various adhesives are selected, or copper bumps are attached to the surface of the copper foil to form uneven projections. There have been attempts to do so.
[0004]
Although the adhesion between the two can be improved to some extent by these methods, the following problems are pointed out in any of the above methods as the circuit pattern is refined. That is, when an adhesive is used, the coating thickness is 10 to 30 μm regardless of the type of the adhesive, and the entire conductive sheet becomes thick, which is a disadvantageous factor for fine circuit patterns. In addition, when the conductive layer is etched to form a fine circuit pattern, the adhesive layer may hinder the etching. Furthermore, when a copper granular material is adhered to the surface of the copper foil to form uneven projections, the granular material may hinder the refinement of the circuit pattern.
[0005]
On the other hand, various methods for directly forming a conductive layer on an insulating substrate without using the adhesive or the uneven projection as described above have been studied. For example, the conductive layer is formed by sputtering, vapor deposition, electroless plating, or electroplating. Is known. In the case where the conductive layer is formed by such a method, the above-mentioned problems associated with the refinement of the circuit pattern are solved, but conversely from the viewpoint of adhesion between the conductive layer and the insulating substrate. There is still room for improvement.
[0006]
[Patent Document 1]
JP-A-4-286394
[0007]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described present situation, and an object of the present invention is to provide a conductive sheet that achieves both improved adhesion between an insulating substrate and a conductive layer and finer circuit patterns. Is to provide.
[0008]
[Means for Solving the Problems]
The conductive sheet of the present invention is a through hole in which conductive layers are directly formed on both front and back surfaces of an insulating substrate, and one or more conductive layers present on both front and back surfaces are opened so as to penetrate the insulating substrate. Or a conductive sheet electrically connected to a conductive layer on the other surface through a via hole, and the other surface of the insulating substrate is electrically connected to other conductive layers on the same surface. One or more conductive layers that are not connected to each other are formed, and two or more through holes or via holes are formed in a substantial portion of the insulating substrate on which one or more of the conductive layers are formed.
[0009]
In the conductive sheet of the present invention, conductive layers are directly formed on both front and back surfaces of an insulating substrate, and one or more conductive layers present on both front and back surfaces are opened so as to penetrate the insulating substrate. A conductive sheet electrically connected to a conductive layer existing on the other surface through a through hole or via hole, and the other surface of the insulating substrate is connected to another conductive layer in the same surface. At least one conductive layer that is not electrically connected is formed, the conductive layer includes a conductive layer that is not electrically connected to the conductive layer existing on the other surface, and one of the conductive layers In a substantial portion of the insulating base formed as described above, one or more anchor holes are formed so as to penetrate the insulating base, and the anchor hole is formed on the other surface through the anchor hole. Electrical connection with the existing conductive layer Not Rukoto and or inside the conductive layer that has a conductive layer on the wall surface thereof is characterized in that it is filled.
[0010]
It is preferable that the anchor holes have different opening areas on both the front and back surfaces of the insulating base.
[0011]
Further, in the conductive sheet, the anchor layer for the purpose of improving the adhesion of the conductive layer to the insulating substrate is not intended for electrical connection, and the other surface is electrically connected via the anchor hole. It is preferably connected to the layer.
[0012]
The present invention also relates to a semiconductor product, electrical product, electronic product, automobile, solar cell, antenna circuit board, or IC card using the conductive sheet.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings of the present specification, the same reference numerals denote the same or corresponding parts.
[0014]
<Conductive sheet and its use>
As shown in FIG. 1, in the conductive sheet 1 of the present invention, a conductive layer 3 is directly formed on both front and back surfaces of an insulating substrate 2, and one or more conductive layers 3 existing on both front and back surfaces are formed on the insulating substrate. 2 has a structure electrically connected to the conductive layer 3 existing on the other surface through a through hole or via hole 4 which is opened so as to penetrate through the hole 2, and as shown in FIG. At least one or more conductive layers 3a that are not electrically connected to the other conductive layers 3b and 3c in the same surface are formed on both front and back surfaces of the insulating substrate 2. FIG. 1 is a schematic cross-sectional view of a portion where the conductive layer 3a of FIG. 2 is formed.
[0015]
The conductive sheet of the present invention having such a configuration can be suitably used for semiconductor substrates, circuit boards for electric and electronic components, various packaging, automobile parts, solar cells, antenna circuit boards, IC cards, and the like. . Therefore, the present invention also relates to various semiconductor products, electrical products, electronic products, automobiles, solar cells, antenna circuit boards, or IC cards using such conductive sheets. Hereinafter, each structure of the electroconductive sheet of this invention is demonstrated.
[0016]
<Insulating substrate>
As the insulating substrate used as the base material of the conductive sheet of the present invention, any conventionally known substrate that can be used for this kind of application can be used without any particular limitation. In particular, a film having a thin thickness is preferable. This is because it is suitable for forming a conductive layer described later, and can be processed as a long continuous material such as a roll, thereby improving production efficiency.
[0017]
Examples of such an insulating substrate include, for example, polyesters such as PET and PEN, polyimide, aramid, polysulfone, polyetherimide, polyphenylene oxide, liquid crystal polymer, glass fiber reinforced epoxy resin, phenol resin, acrylic resin, and the like. A film can be mentioned. Among these, it is particularly preferable to use a film made of polyimide or glass fiber reinforced epoxy resin which has excellent flexibility and high performance.
[0018]
In addition, the film here has a thickness of 4 to 300 μm, preferably about 12 to 50 μm. If the thickness is less than 4 μm, the strength is weak and may not be able to withstand processing. If the thickness exceeds 300 μm, there may be a problem in forming a conductive layer on the through hole, via hole, or anchor hole as described later. .
[0019]
In addition, the shape of the insulating substrate is particularly suitable for the shape of the insulating substrate as described above. However, if the shape is a film shape, even if it is in the form of a single wafer, it is a long continuous shape like a roll. It may be in the form. In the present invention, it is particularly preferable to use a long continuous material such as a roll from the viewpoint of processing efficiency in the production.
[0020]
<Through hole>
The through-hole in the present invention is a small hole provided so as to physically penetrate the front and back of the insulating substrate, and the conductive material described later is formed on both the front and back surfaces of the insulating substrate through the through-hole. The layers can be electrically connected to each other.
[0021]
In the present invention, it is preferable to form a conductive layer, which will be described later, after forming this through hole on the insulating substrate. As a result, the conductive layers on both sides of the insulating substrate and the conductive layer in the through hole can be integrally formed, which can contribute to the improvement of production efficiency and guarantee a highly reliable electrical connection. can do.
[0022]
The shape of such a through hole is not particularly limited as long as it penetrates the front and back of the insulating substrate. For example, the cross-sectional shape thereof can be circular or polygonal. The through hole has an inner diameter of 5 to 300 μm, preferably 10 to 200 μm. When the inner diameter is less than 5 μm, it is difficult to open the hole and the processing cost is increased, and when it exceeds 300 μm, the diameter of the through-hole with respect to the length in the width direction of the conductive layer becomes too large to secure an effective circuit space and May cause connection problems. Therefore, it is more advantageous in terms of circuit design to make the inner diameter of the through hole smaller within a range where the processing cost does not increase.
[0023]
In addition, there are two or more, preferably 2 to 5, more preferably 2 to 3, such conductive holes are formed for each conductive layer present in an island shape on the surface of the insulating substrate. It is preferably formed in a substantial part of the insulating substrate. This is because if only one through hole is formed for each island-shaped conductive layer, there is a problem in the adhesion between the conductive layer and the insulating substrate, and there may be a problem in electrical connectivity. . In addition, if too many through holes are formed, the area of the through holes in the conductive layer increases, the degree of freedom in circuit design decreases, and the processing efficiency also decreases. Therefore, the conductive layer 1 existing in an island shape It is preferable that the number is about 5 per one.
[0024]
Here, the island-like conductive layer means each conductive layer that is not electrically connected to other conductive layers in the same surface on either the front or back surface of the insulating substrate. .
[0025]
That is, as shown in FIG. 2, at least one or more conductive layers 3a not electrically connected to the other conductive layers 3b and 3c in the same surface are formed on the front and back surfaces of the insulating base 2. 2 or more of the through holes are formed in a corresponding portion of the insulating substrate on which one or more of the conductive layers (at least the conductive layer 3a or the conductive layers 3b and 3c in FIG. 2) are formed. preferable. Thus, by forming two or more through holes for each conductive layer present in an island shape, the conductive layer is improved in reliability with respect to electrical connectivity, and is also improved in adhesion to an insulating substrate.
[0026]
Such a through hole can be formed by any method without particular limitation as long as it is a conventionally known opening method (drilling method). For example, CO 2 Opening is performed so as to penetrate through the insulating substrate by various lasers such as laser, YAG laser, excimer laser, etc., and opening means such as a drill, punch, and press. In particular, when the through hole has an inner diameter of less than 80 μm, it is preferable to open the holes with various lasers.
[0027]
<Beer Hall>
The via hole in the present invention is a small hole provided so as to physically penetrate the front and back surfaces of the insulating substrate, and the conductive material described later is formed on both the front and back surfaces of the insulating substrate through the via hole. The layers can be electrically connected to each other. In this way, the via hole has the same function as the through hole. However, the via hole has a form in which a conductive layer is formed only on the wall surface and a hollow portion remains in the central portion. Is different in that the inside of the hole is completely filled with a conductive layer and does not have a hollow portion.
[0028]
In the conductive sheet of the present invention, whether the conductive layers on both sides of the insulating substrate are electrically connected through a through hole or a via hole depends on the shape and size of the circuit pattern, etc. Can be selected arbitrarily, and both of these can be formed alone or in combination.
[0029]
In the present invention, as in the case of the through hole, it is preferable to form a conductive layer described later after forming the via hole in the insulating substrate. As a result, the conductive layers on both sides of the insulating substrate and the conductive layers filled in the via holes can be integrally formed, which can contribute to improvement of production efficiency and highly reliable electrical Connection can be guaranteed.
[0030]
The shape of such a via hole is not particularly limited as long as it penetrates the front and back surfaces of the insulating substrate. For example, the cross-sectional shape can be circular or polygonal. The via hole has an inner diameter of 5 to 100 μm, preferably 10 to 25 μm. When the inner diameter is less than 5 μm, it is difficult to open the hole and the processing cost is increased, and when it exceeds 100 μm, it takes a long time to fill the inside of the hole with the conductive layer, thereby deteriorating the production efficiency. In addition, it is more advantageous in terms of circuit design that the inner diameter of such a via hole is formed smaller within a range where the processing cost does not increase.
[0031]
In addition, the number of such via holes is 2 or more, preferably 2 to 5, more preferably 2 to 3, per conductive layer present in an island shape on the surface of the insulating substrate. It is preferable to be formed in a substantial part of the insulating substrate. This is because if only one via hole is formed for each island-shaped conductive layer, there is a problem in the adhesion between the conductive layer and the insulating substrate, and there may be a problem in electrical connectivity. . In addition, if too many via holes are formed, the area of the via holes in the conductive layer increases, the degree of freedom in circuit design decreases, and the processing efficiency also decreases. Therefore, the conductive layer 1 existing in an island shape It is preferable that the number is about 5 per one. When the via hole is formed together with the through hole, the total number of both is preferably 2 or more, preferably 2 to 5, more preferably 2 to 3.
[0032]
Here, the conductive layer existing in an island shape refers to the same conductive layer as described above. That is, as shown in FIG. 2, at least one or more conductive layers 3a not electrically connected to the other conductive layers 3b and 3c in the same surface are formed on the front and back surfaces of the insulating base 2. 2 or more of the via holes are formed in a corresponding portion of the insulating substrate on which one or more of the conductive layers (at least the conductive layer 3a or the conductive layers 3b and 3c in FIG. 2) are formed. preferable. Thus, by forming two or more via holes for each conductive layer present in the shape of an island, the conductive layer is improved in reliability with respect to electrical connectivity and also in adhesion to an insulating substrate.
[0033]
Such a via hole can be opened by any method without particular limitation as long as it is a conventionally known opening method (drilling method). For example, CO 2 A hole is formed by penetrating the insulating substrate by various lasers such as a laser, a YAG laser, and an excimer laser.
[0034]
<Conductive layer>
The conductive layer of the present invention is directly formed on both front and back surfaces of the insulating substrate, and the through hole or via hole in which one or more conductive layers existing on both the front and back surfaces are opened so as to penetrate the insulating substrate. And electrically connected to the conductive layer on the other surface (see FIG. 1). Moreover, at least one or more conductive layers that are not electrically connected to other conductive layers in the same surface are formed on the front and back surfaces of the insulating substrate (see FIG. 2). As described above, two or more through holes or via holes are formed in a corresponding portion of the insulating base on which one or more are formed.
[0035]
In addition, the conductive layer of the present invention may include a conductive layer that is not electrically connected to the conductive layer existing on the other surface of the insulating substrate, and may include one or more anchor holes described below. . That is, the conductive layer may include those in which a through hole or a via hole is not formed in a substantial part of the insulating substrate on which the conductive layer is formed, and thus both the through hole or the via hole and the anchor hole are formed. In some cases, only one of them is formed.
[0036]
Such a conductive layer is formed directly on both the front and back surfaces of the insulating base, and is also formed on the wall surface of the through hole (including an anchor hole described later, the same applies hereinafter), and also a via hole (an anchor hole described later). Including the same, the same shall apply hereinafter). Further, the conductive layer is formed so as to have the same structure on the wall surface such as the through hole or the inside of the via hole and the both surfaces of the insulating substrate.
[0037]
Here, that the conductive layer is directly formed on the insulating substrate means that the conductive layer is formed so as to be in direct contact with the insulating substrate without using an adhesive or the like, and only the front and back surfaces of the insulating substrate are formed. Instead, the through holes and via holes are formed so as to be in direct contact with the insulating substrate. As a result, it has succeeded in solving various problems that have occurred due to the use of adhesives in the past, and in particular, it has become possible to refine circuit patterns.
[0038]
The conductive layers on both the front and back surfaces of such an insulating substrate are electrically connected to each other through a through hole or a via hole. This means that the conductive layers directly formed on the front and back surfaces of the insulating base are electrically connected by the conductive layers having the same configuration formed on the wall surfaces of the through holes. In addition, the electrical connection through the via hole means that the conductive layer directly formed on both the front and back surfaces of the insulating base is electrically connected by the conductive layer having the same configuration filled in the via hole. It means that it is connected. In this way, a highly reliable electrical connection is possible because the conductive layer on the wall surface of the through hole or the conductive layer filled in the via hole and the conductive layer on both the front and back surfaces of the insulating substrate have the same configuration. It becomes.
[0039]
The composition of such a conductive layer is not particularly limited as long as it has an electrical conductivity effect, but is composed of Cu, Ni, Cr, Ag, Au, Zn, Ti, Pd, Sn, Bi, and Co. It is preferably composed of at least one metal selected from the group or an alloy containing at least one of the above metals, and can be formed as a single layer, and a plurality of layers having the same composition or different compositions can be laminated. It can also be formed.
[0040]
The fact that the conductive layer has the same structure on the inside of a wall surface such as a through hole or a via hole and both the front and back surfaces of the insulating substrate means that the stacked state as described above is the same, and the layer does not necessarily have It does not mean that the thickness is the same.
[0041]
Moreover, it is preferable that the said conductive layer is formed in the same process in the wall surface of the said through hole or the inside of the said via hole, and the front and back both surfaces of the said insulating base | substrate. Note that a method of forming in the same process will be described later.
[0042]
Such a conductive layer can include a first conductive layer formed by a sputtering method or an evaporation method and a second conductive layer formed by an electroless plating method or an electroplating method. In the present invention, each of the first conductive layer and the second conductive layer may be laminated as a single layer or a plurality of layers to constitute a conductive layer.
[0043]
<First conductive layer>
The first conductive layer of the present invention is directly formed on the insulating substrate, and preferably includes the metal described above or an alloy containing at least one of the metals, more preferably Cu, Ag, Sn, Ni, Cr, At least one metal selected from Co, Ti, or Zn or an alloy containing at least one metal can be formed by sputtering or vapor deposition. This first conductive layer has a function as a so-called underlayer for forming a second conductive layer to be described later, and has a function of improving the adhesion of the second conductive layer to the insulating substrate. .
[0044]
Such a first conductive layer is preferably formed with a thickness of 500 to 5000 mm, preferably 1000 to 3000 mm. If it is less than 500 mm, the effect of improving the adhesion of the second conductive layer, which will be described later, cannot be sufficiently exhibited, and if it exceeds 5000 mm, the adhesion of the second conductive layer is not greatly different, and it is disadvantageous in terms of cost.
[0045]
Such a first conductive layer can be formed by laminating one layer (single layer) or two or more layers (multiple layers) as described above. When two or more layers are laminated, the first conductive layer has the above thickness as a whole. It can be.
[0046]
In the case of laminating two or more first conductive layers, first, at least one metal selected from Ni, Cr, Ti, Zn or Co or an alloy containing at least one metal is laminated on the insulating substrate, It is preferable to stack thereon at least one metal selected from Cu, Ag, Sn, or Zn or an alloy containing at least one metal.
[0047]
The at least one metal selected from Cu, Ag, Sn or Zn or an alloy containing at least one of the metals has good electrical characteristics and excellent adhesion to the second conductive layer, and is relatively inexpensive. For this reason, it is advantageous to be used for such applications, but it has a problem that it is easily oxidized and its electrical properties are impaired. Therefore, in order to eliminate this oxidation problem, at least one selected from metals having oxidation resistance under such a layer (that is, between insulating layers), for example, Ni, Cr, Ti, Zn or Co. If an alloy containing at least one of these metals or an alloy containing the metal is formed, it is possible to prevent deterioration of the adhesion force over time due to oxidation.
[0048]
Such a layer made of a metal having oxidation resistance has a thickness of 10 to 200 mm, preferably 30 to 70 mm. When the thickness is less than 10 mm, the oxidation resistance may not be sufficiently exhibited. When the thickness exceeds 200 mm, etching may be difficult when forming a circuit pattern.
[0049]
<Second conductive layer>
The second conductive layer of the present invention is formed on the first conductive layer, and the metal shown above as the conductive layer or an alloy containing at least one of the metals, more preferably Cu, Ag, Sn, Ni It is formed by applying at least one metal selected from Bi, Zn or an alloy containing at least one metal by electroless plating or electroplating. Among these metals or alloys, Cu is particularly preferable, and one formed by electroplating copper sulfate is particularly preferable. This is because the cost is low, the reliability of electrical connection is high, and the production efficiency is excellent.
[0050]
By forming the second conductive layer thicker than the first conductive layer, the second conductive layer mainly has an effect of imparting electrical conductivity and mechanical strength. In addition, since the second conductive layer exhibits electrical conductivity, it can also function as a capacitor if it is disposed so as to face both the front and back surfaces of the insulating substrate.
[0051]
Such a second conductive layer is preferably formed with a thickness of 0.5 to 50 μm, preferably 4 to 38 μm. If it is less than 0.5 μm, there is a problem that sufficient electric conductivity cannot be obtained and the electric resistance becomes too large, and if it exceeds 50 μm, there is no great difference in electric conductivity, which is disadvantageous in cost.
[0052]
Such a second conductive layer can be formed by laminating one layer (single layer) or two or more layers (multiple layers) as described above. When two or more layers are laminated, the second conductive layer has the above thickness as a whole. It can be.
[0053]
The second conductive layer is preferably formed by employing an electroplating method when formed to be relatively thick, and is formed by employing an electroless plating method when formed to be relatively thin. It is preferable.
[0054]
<Anchor Hall>
The anchor hole in the present invention is a small hole provided so as to physically penetrate the front and back of the insulating substrate, but unlike the above-described through hole or via hole, the conductive layer is formed through the anchor hole. Is not electrically connected to the conductive layer present on the other surface of the insulating substrate.
[0055]
Such an anchor hole has an effect of improving the adhesion of the conductive layer to the insulating substrate by having a conductive layer on the wall surface or being filled with a conductive layer. . For example, as shown in FIG. 3A, the conductive layer 3 can be formed on the wall surface of the anchor hole 5 like a through hole, and as shown in FIG. The conductive layer 3 can be filled like a via hole.
[0056]
In the present invention, it is preferable to form the conductive layer after forming the anchor hole in the insulating substrate, as in the case of the above-described through hole or via hole. This makes it possible to integrally form the conductive layers on both the front and back surfaces of the insulating substrate and the conductive layers in the anchor holes, contributing to improvement in production efficiency, and between the conductive layer and the insulating substrate. Adhesion can be further improved.
[0057]
The shape of such an anchor hole is not particularly limited as long as it penetrates the front and back of the insulating substrate, but it is preferable that the opening area is different on both the front and back surfaces of the insulating substrate. That is, as shown in FIG. 3C, the opening area of the surface on which the conductive layer is formed is made smaller than the opening area of the surface on which the conductive layer is not formed. The adhesion of the layer to the insulating substrate can be further improved.
[0058]
The inner diameter of such an anchor hole is 5 to 300 μm, preferably 10 to 200 μm. If the inner diameter is less than 5 μm, it is difficult to open the hole and the processing cost is increased. May cause problems with global connections. Therefore, it is more advantageous in terms of circuit design that the inner diameter of the anchor hole is made smaller as long as the processing cost does not increase.
[0059]
In addition, such an anchor hole has one or more, preferably 1 to 30, more preferably 3 to 10, conductive layers formed per island in the form of islands on the surface of the insulating substrate. It is preferably formed in a substantial portion of the insulating substrate. If anchor holes are not formed at all for each island-like conductive layer, there may be a problem with the adhesion between the conductive layer and the insulating substrate. If too many anchor holes are formed, the conductive layer Since the area of the anchor hole occupied is increased, the degree of freedom in circuit design is reduced, and the processing efficiency is also reduced. Therefore, it is preferable that the number is about 30 per conductive layer existing in an island shape. .
[0060]
Here, the conductive layer existing in an island shape means the same conductive layer as described above. That is, as shown in FIG. 2, at least one or more conductive layers 3a not electrically connected to the other conductive layers 3b and 3c in the same surface are formed on the front and back surfaces of the insulating base 2. One or more anchor holes 5 are formed in a corresponding portion of the insulating substrate on which one or more of the conductive layers (at least the conductive layer 3a or the conductive layers 3b and 3c in FIG. 2) are formed. It is preferable.
[0061]
In addition, it is particularly effective to form such anchor holes 5 in the insulating substrate 2 in the bent portions 7 of the conductive layer or in portions corresponding to long linear locations. It is also effective to form the conductive layer in a narrow area or a portion corresponding to the soldering portion 8 or the like. This is because, in such a place of the conductive layer, the adhesion with the insulating substrate tends to be insufficient.
[0062]
Such an anchor hole can be formed by any method without particular limitation as long as it is a conventionally known opening method (drilling method). For example, CO 2 Opening is performed so as to penetrate through the insulating substrate by various lasers such as laser, YAG laser, excimer laser, etc., and opening means such as a drill, punch, and press. In particular, when the through hole has an inner diameter of less than 80 μm, it is preferable to open the holes with various lasers.
[0063]
<Anchor layer>
The anchor layer of the present invention is formed not for the purpose of electrical connection but for the purpose of improving the adhesion of the conductive layer to the insulating substrate. As shown in FIGS. 3 (a) and 3 (b), the anchor layer 6 is connected to the conductive layer 3 on the other surface via the anchor hole 5, but the conductive layer existing in the same plane is There is no connection.
[0064]
Such an anchor layer has the same composition as that of the conductive layer and the same layered structure (may include the same composition and thickness as those of the first conductive layer and the second conductive layer). After forming the hole, it is preferably formed so as to be insulated from the conductive layer in the same plane by etching or the like after forming in the same step as the conductive layer. A detailed method for forming the conductive layer will be described next.
[0065]
<Method for forming conductive layer>
In the conductive layer of the present invention, after through holes, via holes, or anchor holes are formed in the insulating base, both the front and back surfaces of the insulating base and the wall surfaces or via holes of the through holes and the like (including anchor holes, the same applies hereinafter) Etc. (including anchor holes, the same shall apply hereinafter) and the like. As a result, the conductive layers on both the front and back surfaces of the insulating substrate and the inner conductive layers such as wall surfaces such as through holes or via holes can be integrally formed, which can contribute to improvement in production efficiency and reliability. High electrical connection can be guaranteed. It also contributes to improving the adhesion between the conductive layer and the insulating substrate.
[0066]
Here, the conductive layer is formed in the same process means that the conductive layer is formed simultaneously and integrally on both the front and back surfaces of the insulating substrate and the wall surface of the through hole or the inside of the via hole. It means that.
[0067]
That is, for example, when the conductive layer includes a first conductive layer and a second conductive layer, the first conductive layer is first against both the front and back surfaces of the insulating base and the wall surface of the through hole or the inside of the via hole. It is formed simultaneously and integrally by sputtering or vapor deposition, and then the second conductive layer is formed simultaneously and integrally on the first conductive layer by electroless plating or electroplating. Is included. When the interior of the via hole or the like is filled with the conductive layer simultaneously and integrally with the front and back surfaces of the insulating substrate, the first conductive layer is mainly formed on the wall surface of the via hole and formed on the first conductive layer. The inside of the hole is filled with the second conductive layer, and the cavity is filled.
[0068]
As described above, when the conductive layer includes the first conductive layer and the second conductive layer, or when each layer is stacked in plural layers, as long as each layer is formed simultaneously and integrally as described above. The conductive layer is formed in the same process.
[0069]
In the case where the conductive layer is formed by sputtering or vapor deposition, and the front and back surfaces of the insulating substrate cannot be processed at a time due to the characteristics of the processing apparatus, etc., each of the front and back surfaces is performed twice. Even if the conductive layers are formed by the above operation, the conductive layers on both the front and back surfaces and the inner conductive layers such as wall surfaces such as through holes or via holes are formed in the same process. Also, in this case, it is considered that the wall surface of the through hole or the inner conductive layer such as the via hole is formed up to the middle height (depth) of the hole by each of these two operations. It is considered that the conductive layer is formed on the entire interior of the wall surface such as the through hole or the via hole by the above operation. Further, even if the conductive layer is weightedly stacked in the middle height (depth) portion of the hole, the configuration of the portion is the same as the configuration of the conductive layer on the surface portion of the insulating substrate. Shall be deemed.
[0070]
By forming the conductive layer in the same process in this manner, conventionally, after first forming the conductive layer on both the front and back surfaces of the insulating substrate, a through hole or a via hole is opened, and then the wall surface of the through hole or the inside of the via hole is again formed. Compared with the method in which the conductive layer is formed, the number of steps of forming the conductive layer can be halved, so that the production efficiency can be greatly improved. And since it forms integrally in the same process, a highly reliable connection effect is acquired.
[0071]
Further, in the conventional method as described above, it is difficult to selectively form the conductive layer only on the wall surface of the through hole or the inside of the via hole, and the conductive layer formed on the insulating substrate is inevitably formed. The conductive layer is formed so as to wrap around to the top. However, in this case, the thickness of the conductive layer is formed by weighting, and when the thickness of the conductive layer on the insulating substrate is increased as described above, it is difficult to form a circuit and the dimensional accuracy itself deteriorates. On the other hand, according to the above-described forming method of the present invention, the thickness of the conductive layer is not weighted, and thus the thickness of the conductive layer can be reduced as much as possible, which contributes to fine circuit patterns. At the same time, the dimensional accuracy is not deteriorated.
[0072]
Since the conductive layer is not formed on both the front and back surfaces of the insulating base via the anchor hole, the conductive layer existing on the surface where the conductive layer is not formed is removed by etching or the like. Alternatively, it is possible to mask a corresponding portion of the anchor hole in advance so that the conductive layer is not formed at that portion. Further, as described above, the anchor layer can be formed by leaving a part of the conductive layer instead of completely removing it by etching.
[0073]
<Others>
An alignment mark can be formed on the insulating substrate of the present invention. The alignment mark serves as a reference for determining a predetermined position such as a through hole or a via hole, and is usually preferably formed at both ends of the insulating substrate (a position where no through hole or via hole is provided).
[0074]
Such an alignment mark may be any one that can determine a predetermined position such as a through hole or a via hole by optical, electronic, magnetic, visual, or other reading means, and its formation. The method is not particularly limited. For example, in the case of visual reading, it is preferable that the alignment mark has a hole opened through both ends of the insulating substrate. The holes (referred to as alignment holes) are more preferably opened continuously with a constant interval. This is because the position of the through hole can be determined more easily by taking such a configuration.
[0075]
The size of such an alignment hole is usually preferably about 5 μm to 3 mm, and can be opened by various lasers, drills, punches, presses and the like. When such an alignment hole is smaller than 80 μm, it is preferable to use various lasers.
[0076]
Further, such an alignment hole may have a conductive layer formed on its inner wall surface, similar to the above-mentioned through hole.
[0077]
On the other hand, an integrated circuit coupling layer or an antioxidant layer can be formed on the conductive layer. The coupling layer for an integrated circuit has an effect of facilitating mounting of an integrated circuit (IC chip or LSI) on an insulating substrate, and directly connects the conductive layer and the integrated circuit. is there. The anti-oxidation layer has a function of preventing the conductive layer from being oxidized and exhibiting no conductivity, or the adhesion with the insulating substrate from being deteriorated.
[0078]
Such a layer is preferably composed of at least one metal selected from the group consisting of Sn, Ni, Au, Ag, Zn and Cr, or an alloy containing at least one of the above metals.
[0079]
In the case of an integrated circuit coupling layer, the thickness is preferably 0.2 to 15 μm, and more preferably 0.5 to 5 μm. If the thickness is less than 0.2 μm, the effect of facilitating the mounting of the integrated circuit is not shown, and if it exceeds 15 μm, the effect of facilitating the mounting of the integrated circuit is not greatly different, and the cost increases.
[0080]
In the case of the antioxidant layer, the thickness is preferably 0.01 to 2 μm, preferably 0.05 to 1 μm. When the thickness is less than 0.01 μm, the above-described effects are not exhibited, and when the thickness exceeds 2 μm, the above-described effects are not significantly different, and the cost increases.
[0081]
Such a layer can be formed as a single layer or a plurality of layers on the entire surface of the conductive layer or a portion like a bump by any method of electroless plating, electroplating, or chromate.
[0082]
【Example】
EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.
[0083]
<Example 1>
The conductive sheet of the present invention will be described with reference to FIGS.
[0084]
First, as the insulating substrate 2, a polyimide film (trade name: Apical, manufactured by Kanebo) having a thickness of 50 μm, a width of 250 mm, and a length of 100 m is used. 2 It was set on a laser processing machine (Mitsubishi Electric). As shown in FIGS. 1 and 2, with this processing machine, one set of three holes each having an inner diameter of 80 μm is inserted in the portion corresponding to the tip 9 of the conductive layer 3a so as to penetrate both the front and back surfaces of the polyimide film ( The distance between each hole was set to 120 μm), and through holes were also formed in portions corresponding to predetermined positions of the conductive layer 3b.
[0085]
At the same time, two sets of anchor holes 5 having an inner diameter of 50 μm so as to penetrate both the front and back surfaces of the polyimide film are provided in two portions corresponding to the bent portions 7 of the conductive layer 3a (the distance between each hole is 100 μm). In the portion corresponding to the soldering portion 8 of the conductive layer 3a, three sets of anchor holes 5 having an inner diameter of 50 μm are formed so as to penetrate both the front and back surfaces of the polyimide film (between each hole). The distance was 100 μm). Similarly, anchor holes 5 were formed in portions corresponding to predetermined positions of the conductive layers 3b and 3c.
[0086]
Subsequently, as described above, CO 2 The following treatment was performed on the insulating substrate 2 that had been subjected to the opening treatment by the laser in order to remove the carbide generated in the opening portion and the periphery thereof. That is, the insulating substrate 2 was set in a transmitter device, immersed in an immersion bath of 50 g / l potassium permanganate aqueous solution having a liquid temperature of 60 ° C. for 60 seconds, and then washed with pure water five times.
[0087]
Thereafter, the mixture was further neutralized by immersing it in a 4% sulfuric acid immersion bath having a liquid temperature of 40 ° C. for 2 minutes, and then washing with pure water was repeated 5 times. Subsequently, draining was performed with dry air at 105 ° C. that passed through a high-performance filter (the size of the aperture of the filter was 0.5 μm or less), and the carbides generated above were removed by sufficiently drying. Thereafter, the insulating substrate 2 was taken out from the dismy device.
[0088]
Next, one end of the insulating substrate 2 from which the carbides were removed in this way was set on the feed shaft of the sputtering apparatus, and the other end was set on the winding shaft. On the other hand, the target No. 1 as Ni, and target No. Cu was attached as 2-4, respectively.
[0089]
Then, the chamber of the sputtering apparatus is closed, and the degree of vacuum is set to 1 × 10 using a vacuum pump. -4 After setting to Pa, the target No. attached with Ni was set. 1, the argon gas injection rate is 180 cc / min, and the target current is 0.6 kW / dm. 2 , And a target No. attached with Cu. For 2-4, argon gas injection rate 250cc / min each, target current 1.2kW / dm each 2 The first conductive layer was directly formed on one surface of the insulating substrate by sputtering these metals under the conditions described above. Thereafter, the vacuum state of the sputtering apparatus was released.
[0090]
Subsequently, the insulating base 2 is turned upside down again so that a first conductive layer similar to the above can be formed on the surface of the insulating base 2 on which the first conductive layer is not formed. It was set in the sputtering apparatus again. Then, the same first conductive layer as that described above was directly formed on the other surface of the insulating substrate by performing sputtering under the same conditions as described above.
[0091]
As a result, the first conductive layer is directly formed on both the front and back surfaces of the insulating substrate 2 and the wall surfaces of the through holes and the anchor holes 5. The first conductive layer is formed by first depositing a Ni layer on the insulating substrate 2. Cu layer is laminated on the top. And this structure is the same structure in the front and back both surfaces on an insulating base | substrate, and the wall surface of a through hole and the anchor hole 5. FIG.
[0092]
Further, sampling was performed at points 10 m, 50 m, and 90 m from one end of the insulating base 2, and the cross section was cut using a FIB apparatus and the thickness thereof was measured. In common, the Ni layer was 70 mm and the Cu layer was 2900 mm.
[0093]
Subsequently, after washing with pure water several times, the insulating substrate 2 having the first conductive layer formed on both the front and back surfaces as described above is set in a continuous plating apparatus, and electroplating is performed under the following conditions. It was. That is, first, the first conductive layer is subjected to an acid activation treatment by continuously immersing the insulating substrate in an acid activation bath filled with 7% sulfuric acid at a liquid temperature of 28 ° C. for 60 seconds. I did it.
[0094]
Then, after washing with pure water three times, the plating solution (copper sulfate 100 g / l, sulfuric acid 160 g / l, chlorine 60 ppm and Top Lucina 380H (Okuno Pharmaceutical Co., Ltd.) 10 cc / l was added to the plating bath of the above apparatus. And the above-mentioned insulating substrate is continuously immersed at a moving speed of 1.0 m / min, liquid temperature is 28 ° C., and current density is 4 A / dm. 2 A second conductive layer made of Cu was formed on the first conductive layer by electroplating for 11 minutes under the above conditions.
[0095]
Thereby, a 1st conductive layer is formed with respect to the front and back both surfaces of the insulating base | substrate 2, and the wall surface of a through hole and the anchor hole 5, and the conductive layer 3 is formed by forming a 2nd conductive layer on the 1st conductive layer. Been formed. The structure of the second conductive layer is the same on both the front and back surfaces of the insulating substrate 2 and the wall surfaces of the through holes and anchor holes 5. Therefore, the conductive layer 3 includes the first conductive layer and the second conductive layer, and the conductive layer 3 having the same configuration is formed on both the front and back surfaces of the insulating substrate 2 and the wall surfaces of the through holes and the anchor holes 5. Will be.
[0096]
Subsequently, the insulating substrate 2 on which the second conductive layer was formed as described above was repeatedly washed with pure water five times. Next, draining was performed with 105 ° C. dry air that passed through a high-performance filter (the aperture size of the filter was 0.5 μm or less), and the film was sufficiently dried.
[0097]
In addition, sampling is performed at points 10 m, 50 m, and 90 m from one end of the insulating base 2 on which the conductive layer 3 obtained in this way is formed, and the cross section is cut using an FIB apparatus to form the second conductive layer. When the thickness was measured, each point (the surface of the insulating substrate and the wall surface of the through hole and anchor hole) was within 10 μm ± 5% for both the front and back surfaces of the insulating substrate.
[0098]
Further, when the adhesion of the conductive layer to the insulating substrate was measured using a peel test apparatus (MODEL 1305N, manufactured by Aiko Engineering Co., Ltd.), it was 3 kg / cm where the anchor hole was present. 2 The adhesion strength was shown, whereas in the absence of anchor holes, 0.9 kg / cm 2 The adhesion strength was. Thereby, the adhesive improvement effect by an anchor hole was confirmed.
[0099]
Next, a dry film (trade name: NIT215, manufactured by Nichigo Morton) is applied as a resist on the entire surface of the second conductive layer of the insulating substrate 2 at a temperature of 110 ° C. and a pressure of 2 kg / cm. 2 By laminating under the conditions, a resist was formed on the second conductive layer.
[0100]
Subsequently, after overlaying a mask showing a desired circuit pattern (designed so that the anchor layer portion is left unetched) on both sides of the insulating base 2 on the resist. Then, the exposure was performed at an amount of light of 120 mJ using an average exposure machine (made in-house). Next, in order to remove the resist in the part where the circuit is not formed (the part not exposed by the mask), sodium carbonate 0.5 g / l, temperature 28 ° C., spray pressure 1.5 kg / cm using a developing device. 2 The resist was removed by developing under the conditions of Thereafter, washing with pure water was repeated 5 times.
[0101]
Next, in order to remove the conductive layer (including the first conductive layer and the second conductive layer) from which the resist has been removed by etching, ferric chloride is 47%, temperature is 50 ° C., spray pressure is 2. 5kg / cm 2 The conductive layer was removed by etching under the conditions. Thereafter, washing with pure water was repeated 5 times.
[0102]
Then, in order to remove the resist on the conductive layer and the anchor layer which are not etched as described above, caustic soda 100 g / l, temperature 60 ° C., spray pressure 2.0 kg / cm using a resist peeling apparatus. 2 The conductive sheet 1 of the present invention was obtained by peeling the resist under the conditions.
[0103]
Regarding the conductive sheet 1 obtained in this way, the position of the circuit pattern formed by the conductive layer and the position of the through hole, anchor hole and anchor layer was confirmed. All were within ± 5% of the design dimension. The circuit pattern was extremely excellent in dimensional accuracy and the circuit pattern could be refined. Moreover, since the conductive layer is formed simultaneously and integrally, the production efficiency was excellent.
[0104]
In addition, the conductive sheet has highly reliable electrical connectivity because two or more through holes are formed in a corresponding portion of the insulating substrate on which the conductive layer is formed. The adhesion between the substrate and the insulating substrate was extremely enhanced by the anchor hole.
[0105]
<Example 2>
In Example 1, a conductive sheet was obtained in the same manner as Example 1 except that the inner diameter of the through hole and the inner diameter of the anchor hole were each 20 μm.
[0106]
In the conductive sheet thus obtained, what was a through hole in Example 1 exhibited the form of a via hole, and the anchor hole was filled in like the via hole.
[0107]
The conductive sheet, as in Example 1, was extremely excellent in dimensional accuracy and enabled fine circuit patterns. In addition, it has highly reliable electrical connectivity, the adhesion between the conductive layer and the insulating substrate is extremely enhanced by the anchor hole, and is excellent in production efficiency.
[0108]
It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0109]
【The invention's effect】
The conductive sheet of the present invention has both improved adhesion between the insulating substrate and the conductive layer and finer circuit pattern, and has highly reliable electrical connectivity, and excellent production efficiency. And has a dimensional accuracy.
[0110]
Therefore, the conductive sheet of the present invention can be applied to a wide range of uses such as semiconductor substrates, circuit boards for electrical and electronic parts, various packaging, automobile parts, solar cells, antenna circuit boards, IC cards and the like. That is, the conductive sheet can be cut into a certain size, or a plurality of circuit patterns can be formed in a continuous form without being cut, and can be used for the above various applications.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a conductive sheet of the present invention.
FIG. 2 is a schematic plan view of the conductive sheet of the present invention.
FIG. 3 is a schematic cross-sectional view of an anchor hole, where (a) shows a wall having a conductive layer like a through hole, and (b) shows a via hole filled with a conductive layer. (C) shows that the opening area is different between the front and back surfaces of the insulating substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Conductive sheet, 2 Insulating base | substrate, 3, 3a, 3b, 3c Conductive layer, 4 Through hole or via hole, 5 Anchor hole, 6 Anchor layer, 7 Bending part, 8 Soldering part, 9 Tip part.
