JP3747897B2 - Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same - Google Patents
Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same Download PDFInfo
- Publication number
- JP3747897B2 JP3747897B2 JP2002244863A JP2002244863A JP3747897B2 JP 3747897 B2 JP3747897 B2 JP 3747897B2 JP 2002244863 A JP2002244863 A JP 2002244863A JP 2002244863 A JP2002244863 A JP 2002244863A JP 3747897 B2 JP3747897 B2 JP 3747897B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- semiconductor device
- tape
- double
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、TABテープをはじめとする両面配線フレキシブルプリント基板{以下、2メタルFPC(Flexible Printed Circuit)と略す}を、半導体パッケージ(半導体装置)を構成する部材として用いる電子部品全般に適用される半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置に関する。
【0002】
【従来の技術】
従来技術を携帯電話機等の携帯機器用として用いられているCOFテープを例に上げて説明する。図4は、従来の両面配線構造のCOFテープ(以下、2メタルCOFテープと称す)のスルーホール製造工程の一例を示す断面図である。
【0003】
まず、(A)に示すポリイミドテープ10にドリルやパンチングによって、(B)に示す所定の径の貫通穴11を形成する。この後、ポリイミドテープ10との密着性を向上させるために、まず、ニッケルやクロム等をスパッタリングし、その直後に銅をスパッタリングすることによって、(c)に示す数100Å〜数μmの厚みの膜である第1のシード層12を形成し、さらに数μmの厚みの銅メッキによる第2のシード層13を形成する。
【0004】
さらに、全面銅メッキを施すことによって(D)に示す銅メッキ層14を形成した後、フォトレジスト塗布、所定パターンの露光、現像、塩化第二鉄溶液や塩化第二銅溶液等の液によりエッチングすることによって、(E)に示す銅パターン15を形成するといった、フォトファブリケーションプロセスを適用することにより、スルーホールを形成する。
【0005】
また、貫通穴を設けず、予めポリイミド表裏両面の全面にスパッタ膜を形成し、この時点で貫通穴加工を行い、さらに、導電性皮膜を付与する処理、および銅メッキ処理を行うことによりスルーホールを完成させる場合もある。
【0006】
さらには、用いる基材として、上記のようにスパッタリング等の手法ではなく、銅箔上にワニス状のポリイミド樹脂を塗布し、加熱硬化させる方法により製作されたものや、熱可塑性接着剤や熱硬化型接着剤を、予めポリイミドテープに塗布したものと、別途製作された銅箔とをロールラミネート法にて製作されたものを用いる場合もある。
【0007】
【発明が解決しようとする課題】
しかし、従来の半導体装置用テープキャリア(2メタルCOFテープ)の製造方法においては、次の▲1▼〜▲4▼に記述する問題があった。
【0008】
▲1▼スパッタリングや真空蒸着にて第1および第2のシード層12,13を形成した基材の場合、ポリイミド等の樹脂層(ポリイミドテープ10)と、その表面に形成された金属膜との密着性が低く、特に150℃程度の高温中に長時間放置すると、金属/樹脂界面でのピール強度が極端に低下するという問題がある。
【0009】
▲2▼ポリイミドテープ10上には、例えばニッケル/銅の異種金属が積層された状態であり、配線パターン(銅パターン15)形成後に、無電解錫メッキ処理時に、この異種金属周辺から局所的な電位差による異常析出が発生しやすいという問題がある。
【0010】
▲3▼一方、キャスティングやロールラミネート法により製作される基材を用いた場合は、上記▲1▼および▲2▼の問題は発生しない。しかし、銅箔として、一般的に電解銅箔または圧延銅箔が用いられるが、現状容易に入手可能な銅箔の厚みは、最小12μmが限界である。この厚さの基材に、スルーホール銅メッキにより数μmの両面メッキを施すことにより、総銅箔厚みから50μm以下のファインピッチの形成は困難であるという問題がある。
【0011】
▲4▼貫通穴11の加工をパンチングで行う際、貫通穴11に発生した図示せぬバリやダレを除去しなければ、その部分にも銅メッキが施され、後工程での銅メッキ脱落によるショート不良、銅メッキの際の電流密度集中による異常析出の原因になるという問題がある。
【0012】
本発明は、かかる点に鑑みてなされたものであり、銅箔とポリイミド等の樹脂界面の密着強度が高く、無電解錫メッキ時に異種金属の存在による異常析出を発生させることなく、ファインピッチの形成および信頼性の高いスルーホールを形成することができる半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置用テープキャリアの製造方法は、キャスティング法またはロールラミネート法で製造された両面銅箔付き樹脂テープにパンチング法により多数の貫通穴を開けた後、酸系薬品を用いて化学研磨し、前記両面銅箔付き樹脂テープの両面の銅箔を所定の厚みまでエッチング除去した後、両面銅メッキを行うことを特徴としている。
【0015】
また、前記両面銅箔付き樹脂テープの両面の銅箔を、所定の厚みまでエッチング除去する薬品として、硫酸一過酸化水素および過硫酸ナトリウムの何れか一方、または、塩化第二銅および塩化第二鉄の何れか一方を主成分とした薬品を用いることを特徴としている。
【0016】
また、前記両面銅箔付き樹脂テープは、キャスティング法またはロールラミネート法で製造されており、その両面の銅箔は、電解銅箔であり、且つその厚みが5〜35μmであり、前記エッチング除去厚みが3〜30μmであることを特徴としている。
【0017】
また、前記両面銅箔付き樹脂テープの樹脂部分がポリイミドであり、その厚みが12〜125μmであることを特徴としている。
【0018】
また、本発明の半導体装置用テープキャリアを用いた半導体装置は、キャスティング法またはロールラミネート法で製造された両面銅箔付き樹脂テープにパンチング法により多数の貫通穴が開口された材料が、酸系薬品による化学研磨後、前記銅箔が所定の厚みまでエッチング除去され、両面銅メッキが施された半導体装置用テープキャリアを、用いたことを特徴としている。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0020】
(実施の形態)
図1は、本発明の実施の形態に係る半導体装置用テープキャリアを用いた半導体装置の構成を示す断面図である。
【0021】
この図1に示す半導体装置は、スパッタリング法又は真空蒸着法ではない方法で製造された2層CCL(Copper Clad Laminate)材、例えば、下地の銅箔22が両面に施されたポリイミドフィルム21に、後工程で銅メッキ23が施されることによりスルーホール20となる貫通穴が形成された半導体装置用テープキャリアを用いたものである。このテープキャリアの貫通穴を含む両面に銅メッキ23が施され、この銅メッキ23に所定の配線パターンが形成された後、錫メッキ24が施され、これら下面にスルーホール20を覆うカバーレイ25が形成され、上面の所定配線パターン部分にアンダーフィル26が生成されるようにLSIチップ27が実装されると共に、上面の所定箇所にディスクリート部品28が実装され、これ以外の上面にスルーホール20を覆ってソルダレジスト29が形成されることにより構成されている。
【0022】
次に、このような半導体装置に用いられている本実施の形態の特徴要素である半導体装置用テープキャリアの製造方法を説明する。
【0023】
まず、銅箔12μm/ポリイミド25μm/銅箔12μmのキャスティングにより製造された幅105mmの基材に、パーフォレーションホールと呼ばれるガイド穴を、金型を用いパンチングを行うことによって形成した。そのパンチングと同時に、Φ0.15mmの真円状の貫通穴(スルーホール)も同時に形成した。但し、金型のパンチとダイとのクリアランスは、2〜4μmになるように金型を製作してある。
【0024】
貫通穴には、図2に示すような銅箔22のダレ30およびバリ31が発生している。このダレ30およびバリ31の大きさは、通常の貫通穴加工ではかなり極端な例であり、今回発生したものの大きさは、図2中のa=1〜10μm、b=1〜5μmであった。
【0025】
上記パンチング後の基材を硫酸−過酸化水素系溶液中に、基材の片面の銅箔22が約7μm溶解除去できる時間(ここでは約60秒)浸漬した。全面浸漬することにより、表裏面の銅箔22がそれぞれ約7μm溶解されたことにより、銅箔5μm/ポリイミド25μm/銅箔5μmとなったため、基材の総厚は約35μmとなった。
【0026】
この酸浸漬処理を行つた後、貫通穴を観察した結果、図2に示したようなダレ30およびバリ31は、銅箔22の表面が溶解すると同時に全ての穴から溶解除去されていた。
【0027】
次に、この基材に、錫−パラジウム系の導電化処理を施す。この導電化処理とは、ポリイミドが絶縁体であることから、電気銅メッキ時に銅メッキが析出するようにするため、ポリイミド表面に導電性の皮膜を形成することをいう。この処理後、さらに硫酸銅系の銅メッキ液を用いて電気銅メッキを行った。この電気銅メッキによって、図3に示すように、貫通穴内壁にも銅メッキ23が施され、スルーホール20が形成される。また、銅メッキの条件は、銅メッキ23の厚さが片面当たり約10μmとなるよう設定した。即ち、貫通穴内壁の銅メッキ23の厚さも同様に約10μm厚さに形成することができ、銅箔22の表面での厚さも、初期厚7μm+10μm=17μmと目的通りの厚さに仕上げることができた。
【0028】
上記のように、酸浸漬処理を行いパンチングによるダレ30およびバリ31を除去したことにより、スルーホール20の銅メッキ23の偏りや、部分的な盛り上がり(バリ、ダレがあることによりその部分に電流集中が発生し針状にメッキが析出する)が無くなり、断面形状的には全く問題は認められなかった。
【0029】
さらに、銅メッキ23後の基材の表裏面に、厚さ10μmのドライフィルムをロールラミネーターにより両面同時に貼り付け、所定の配線パターンの表裏面露光、現像を実施した。このパターンは、配線ピッチをリード幅L/スペースS=10/10、15/15、20/20というように、それぞれ5μm刻みで変化させた試験用パターンである。
【0030】
そして、塩化第二鉄系の溶液にて、両面に同時にシャワーを吹き付けることによりドライフィルムの開口部分に露出している銅箔22を溶解除去し、水酸化ナトリウムなどのアルカリ溶液にてドライフィルムを剥離した。この結果、L/S=20/20μmの配線幅までは正常なリード形成を保っており、40μmピッチまでは形成可能であることが確認できた。但し、酸浸漬処理を行う基材の銅箔22の厚みとしては、酸浸漬除去時間の短縮のため、12μmであることが望ましい。
【0031】
このように、実施の形態の半導体装置用テープキャリアを用いた半導体装置によれば、スパッタや真空蒸着によりポリイミド等の樹脂テープ上に形成された銅箔層を持つ基材ではなく、キャスティングやロールラミネート法により形成された密着強度の高い両面銅箔付き樹脂テープ(ポリイミドフィルム21)を用い、このテープに、パンチングにより貫通穴を形成した後、酸系の薬液によりパンチングで発生した銅のバリ31およびダレ30を除去し、かつ銅箔22を溶解することにより薄くし、ファインピッチが形成できる厚みにするようにした。
【0032】
これによって、銅箔とポリイミド等の樹脂界面の密着強度が高く、無電解錫メッキ時に異種金属の存在による異常析出を発生させることなく、ファインピッチの形成および信頼性の高いスルーホールを形成することができる。
【0033】
この他、基材の樹脂としては、ポリイミドに限定する必要はなく、例えば液晶ポリマーやエポキシ樹脂など全ての有機樹脂テープであれば適用可能である。
【0034】
【発明の効果】
以上説明したように、本発明によれば、スパッタリング法又は真空蒸着法ではない方法で製造された両面銅箔付き樹脂テープにパンチング法により多数の貫通穴を開けた後、酸系薬品を用いて化学研磨し、前記両面銅箔付き樹脂テープの両面の銅箔を所定の厚みまでエッチング除去した後、両面銅メッキを行うようにしたので、銅箔とポリイミド等の樹脂界面の密着強度が高く、無電解錫メッキ時に異種金属の存在による異常析出を発生させることなく、ファインピッチの形成および信頼性の高いスルーホールを形成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置用テープキャリアを用いた半導体装置の構成を示す断面図である。
【図2】半導体装置用テープキャリアを形成する基材(2層CCL材)のパンチングによる貫通穴のダレおよびバリを示す図である。
【図3】半導体装置用テープキャリアにおける銅メッキ後のスルーホールを示す図である。
【図4】従来の両面配線構造のCOFテープのスルーホール製造工程の一例を示す断面図である。
【符号の説明】
10 ポリイミドテープ
11 貫通穴
12 第1のシード層
13 第2のシード層
14 銅メッキ層
15 銅パターン
20 スルーホール
21 ポリイミドフィルム
22 銅箔
23 銅メッキ
24 錫メッキ
25 カバーレイ
26 アンダーフィル
27 LSIチップ
28 ディスクリート部品
29 ソルダレジスト
30 ダレ
31 バリ[0001]
BACKGROUND OF THE INVENTION
The present invention is applied to all electronic components that use a double-sided wiring flexible printed circuit board (hereinafter abbreviated as two-metal FPC (Flexible Printed Circuit)) including a TAB tape as a member constituting a semiconductor package (semiconductor device). The present invention relates to a method for manufacturing a semiconductor device tape carrier and a semiconductor device using the same.
[0002]
[Prior art]
The prior art will be described by taking as an example a COF tape used for a portable device such as a cellular phone. FIG. 4 is a cross-sectional view showing an example of a through hole manufacturing process for a conventional double-sided wiring structure COF tape (hereinafter referred to as a two-metal COF tape).
[0003]
First, the through-hole 11 having a predetermined diameter shown in (B) is formed in the polyimide tape 10 shown in (A) by drilling or punching. Thereafter, in order to improve the adhesion with the polyimide tape 10, first, nickel, chromium or the like is sputtered, and copper is sputtered immediately thereafter, whereby a film having a thickness of several hundreds of μm to several μm shown in (c). The first seed layer 12 is formed, and a second seed layer 13 is formed by copper plating having a thickness of several μm.
[0004]
Further, after the copper plating layer 14 shown in (D) is formed by performing copper plating on the entire surface, photoresist coating, exposure of a predetermined pattern, development, etching with a liquid such as a ferric chloride solution or a cupric chloride solution Thus, a through hole is formed by applying a photofabrication process such as forming the copper pattern 15 shown in FIG.
[0005]
Also, a through-hole is not formed, and a sputtered film is formed on the entire surface of both sides of the polyimide in advance, through-hole processing is performed at this point, and a process for applying a conductive film and a copper plating process are performed. May be completed.
[0006]
Furthermore, as a base material to be used, not a method such as sputtering as described above, but a method in which a varnish-like polyimide resin is applied on a copper foil and heat-cured, or a thermoplastic adhesive or thermosetting is used. In some cases, a mold adhesive previously applied to a polyimide tape and a copper foil manufactured separately are manufactured by a roll laminating method.
[0007]
[Problems to be solved by the invention]
However, the conventional method for manufacturing a semiconductor device tape carrier (2-metal COF tape) has the following problems (1) to (4).
[0008]
(1) In the case of a base material on which the first and second seed layers 12 and 13 are formed by sputtering or vacuum deposition, a resin layer such as polyimide (polyimide tape 10) and a metal film formed on the surface thereof There is a problem that the peel strength at the metal / resin interface is extremely lowered when the adhesiveness is low, especially when left in a high temperature of about 150 ° C. for a long time.
[0009]
(2) On the polyimide tape 10, for example, a nickel / copper dissimilar metal is laminated, and after forming the wiring pattern (copper pattern 15), during the electroless tin plating process, a local area from the dissimilar metal is locally exposed. There is a problem that abnormal precipitation is likely to occur due to a potential difference.
[0010]
(3) On the other hand, when a base material produced by casting or roll laminating is used, the problems (1) and (2) do not occur. However, although an electrolytic copper foil or a rolled copper foil is generally used as the copper foil, the thickness of a copper foil that is readily available at present is limited to a minimum of 12 μm. There is a problem that it is difficult to form a fine pitch of 50 μm or less from the total copper foil thickness by performing double-sided plating of several μm on the base material of this thickness by through-hole copper plating.
[0011]
(4) When the through hole 11 is processed by punching, if a burr or sag (not shown) generated in the through hole 11 is not removed, the portion is also subjected to copper plating, and the copper plating is dropped in a later process. There are problems such as short-circuit defects and abnormal precipitation due to current density concentration during copper plating.
[0012]
The present invention has been made in view of such points, and has high adhesion strength at the resin interface such as copper foil and polyimide, and does not cause abnormal precipitation due to the presence of dissimilar metals during electroless tin plating. It is an object of the present invention to provide a method for manufacturing a tape carrier for a semiconductor device capable of forming a through hole with high formation and reliability, and a semiconductor device using the same.
[0013]
[Means for Solving the Problems]
In order to solve the above problems, the manufacturing method of the tape carrier for a semiconductor device of the present invention, after opening a large number of through holes by a punching method on a double-sided copper foil resin tape manufactured by a casting method or a roll laminating method , and chemical polishing with an acid-based chemicals, after etching away both sides of a copper foil of the double-sided copper foil-out resin tape to a predetermined thickness, is characterized by performing the double-sided copper-plated.
[0015]
Further, as a chemical for etching and removing the copper foil on both sides of the resin tape with double-sided copper foil to a predetermined thickness, either one of sulfuric acid hydrogen peroxide and sodium persulfate, or cupric chloride and cupric chloride It is characterized by using a chemical whose main component is any one of iron.
[0016]
The resin tape with double-sided copper foil is manufactured by a casting method or a roll laminating method, the copper foils on both sides are electrolytic copper foils, and the thickness thereof is 5 to 35 μm, and the etching removal thickness Is 3 to 30 μm.
[0017]
Moreover, the resin part of the said resin tape with a double-sided copper foil is a polyimide, The thickness is 12-125 micrometers, It is characterized by the above-mentioned.
[0018]
In addition, the semiconductor device using the tape carrier for a semiconductor device of the present invention is a material in which a large number of through holes are opened by a punching method on a resin tape with a double-sided copper foil manufactured by a casting method or a roll laminating method. It is characterized by using a tape carrier for a semiconductor device in which the copper foil is etched and removed to a predetermined thickness after chemical polishing with a chemical and subjected to double-sided copper plating.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0020]
(Embodiment)
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device using a tape carrier for a semiconductor device according to an embodiment of the present invention.
[0021]
The semiconductor device shown in FIG. 1 has a two-layer CCL (Copper Clad Laminate) material manufactured by a method other than the sputtering method or the vacuum deposition method, for example, a
[0022]
Next, a method for manufacturing a semiconductor device tape carrier, which is a characteristic element of the present embodiment used in such a semiconductor device, will be described.
[0023]
First, a guide hole called a perforation hole was formed on a base material having a width of 105 mm manufactured by casting of copper foil 12 μm / polyimide 25 μm / copper foil 12 μm by punching using a mold. Simultaneously with the punching, a Φ0.15 mm perfect circular through hole (through hole) was also formed at the same time. However, the die is manufactured so that the clearance between the die punch and the die is 2 to 4 μm.
[0024]
A sagging 30 and a burr 31 of the
[0025]
The base material after punching was immersed in a sulfuric acid-hydrogen peroxide system solution for a time period (about 60 seconds in this case) in which the
[0026]
As a result of observing the through holes after this acid immersion treatment, the sagging 30 and burrs 31 as shown in FIG. 2 were dissolved and removed from all the holes at the same time as the surface of the
[0027]
Next, this base material is subjected to a tin-palladium conductive treatment. This conductive treatment means that a conductive film is formed on the polyimide surface so that copper plating is deposited during electrolytic copper plating since polyimide is an insulator. After this treatment, electrolytic copper plating was further performed using a copper sulfate-based copper plating solution. By this electrolytic copper plating, as shown in FIG. 3, copper plating 23 is also applied to the inner wall of the through hole, and the through
[0028]
As described above, by performing the acid dipping treatment and removing the sagging 30 and the burrs 31 by punching, unevenness of the copper plating 23 of the through
[0029]
Further, a dry film having a thickness of 10 μm was simultaneously attached to the front and back surfaces of the base material after copper plating 23 by a roll laminator, and exposure and development of a predetermined wiring pattern were performed. This pattern is a test pattern in which the wiring pitch is changed in increments of 5 μm, such as lead width L / space S = 10/10, 15/15, and 20/20.
[0030]
Then, in the ferric chloride-based solution, the
[0031]
Thus, according to the semiconductor device using the tape carrier for a semiconductor device of the embodiment, not a base material having a copper foil layer formed on a resin tape such as polyimide by sputtering or vacuum deposition, but a casting or roll Using a resin tape with double-sided copper foil (polyimide film 21) with high adhesive strength formed by a laminating method, through holes were formed in this tape by punching, and then copper burrs generated by punching with an acid chemical solution 31 Further, the sagging 30 is removed, and the
[0032]
As a result, the adhesion strength between the copper foil and the resin interface such as polyimide is high, and fine pitch formation and reliable through-holes are formed without causing abnormal precipitation due to the presence of dissimilar metals during electroless tin plating. Can do.
[0033]
In addition, the base resin is not limited to polyimide, and any organic resin tape such as a liquid crystal polymer or an epoxy resin can be used.
[0034]
【The invention's effect】
As described above, according to the present invention, after punching a large number of through holes in a resin tape with a double-sided copper foil produced by a method other than the sputtering method or the vacuum evaporation method, an acid chemical is used. After chemically polishing and removing the copper foil on both sides of the resin tape with double-sided copper foil by etching to a predetermined thickness, the double-sided copper plating is performed, so the adhesive strength of the resin interface such as copper foil and polyimide is high, Fine pitch formation and highly reliable through-holes can be formed without causing abnormal precipitation due to the presence of different metals during electroless tin plating.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device using a tape carrier for a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a view showing sagging and burrs of a through hole due to punching of a base material (two-layer CCL material) forming a tape carrier for a semiconductor device.
FIG. 3 is a view showing through-holes after copper plating in a tape carrier for a semiconductor device.
FIG. 4 is a cross-sectional view showing an example of a through hole manufacturing process for a conventional COF tape having a double-sided wiring structure.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Polyimide tape 11 Through-hole 12 1st seed layer 13 2nd seed layer 14 Copper plating layer 15
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002244863A JP3747897B2 (en) | 2002-08-26 | 2002-08-26 | Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002244863A JP3747897B2 (en) | 2002-08-26 | 2002-08-26 | Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087658A JP2004087658A (en) | 2004-03-18 |
JP3747897B2 true JP3747897B2 (en) | 2006-02-22 |
Family
ID=32053216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002244863A Expired - Fee Related JP3747897B2 (en) | 2002-08-26 | 2002-08-26 | Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3747897B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007242790A (en) * | 2006-03-07 | 2007-09-20 | Hitachi Cable Ltd | Double-sided wiring tape carrier for semiconductor device, and its manufacturing method |
JP2007250694A (en) * | 2006-03-14 | 2007-09-27 | Hitachi Cable Ltd | Method of manufacturing tape carrier for mounting semiconductor device |
-
2002
- 2002-08-26 JP JP2002244863A patent/JP3747897B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004087658A (en) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7523548B2 (en) | Method for producing a printed circuit board | |
TWI392428B (en) | Method for manufacturing double sided flexible printed wiring board | |
JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
KR20060047598A (en) | Wired circuit board and production method thereof | |
JPH04309290A (en) | Manufacture of printed circuit board | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP5256747B2 (en) | Manufacturing method of copper wiring insulating film by semi-additive method, and copper wiring insulating film manufactured therefrom | |
JP2009176770A (en) | Method of manufacturing copper wiring insulation film, and copper wiring insulation film manufactured from the same | |
JPH1187931A (en) | Manufacture of printed circuit board | |
JP3747897B2 (en) | Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same | |
JP4137279B2 (en) | Printed wiring board and manufacturing method thereof | |
JP3500977B2 (en) | Manufacturing method of double-sided circuit board | |
JP2012028517A (en) | Resist formation wiring substrate and method of manufacturing electronic circuit | |
JP2003110211A (en) | Circuit board and method of manufacturing the same | |
JPH1187886A (en) | Production of printed wiring board | |
JP6884333B2 (en) | Manufacturing method of flexible printed wiring board | |
JP2006128291A (en) | Multilayered printed wiring board, manufacturing method thereof and electronic device | |
JPS63280496A (en) | Manufacture for multilayer circuit board | |
JPH08139435A (en) | Manufacture of printed wiring board | |
JP3077255B2 (en) | Wiring board and its manufacturing method | |
JP4359990B2 (en) | Film carrier manufacturing method | |
JP2647007B2 (en) | Manufacturing method of printed wiring board | |
JP4359992B2 (en) | Film carrier manufacturing method | |
JP4359991B2 (en) | Film carrier manufacturing method | |
JPH0642594B2 (en) | Method for manufacturing printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |