JP2005032755A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005032755A
JP2005032755A JP2003192878A JP2003192878A JP2005032755A JP 2005032755 A JP2005032755 A JP 2005032755A JP 2003192878 A JP2003192878 A JP 2003192878A JP 2003192878 A JP2003192878 A JP 2003192878A JP 2005032755 A JP2005032755 A JP 2005032755A
Authority
JP
Japan
Prior art keywords
film
holes
resin film
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003192878A
Other languages
English (en)
Inventor
Akiko Katsuyama
亜希子 勝山
Taichi Koizumi
太一 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003192878A priority Critical patent/JP2005032755A/ja
Publication of JP2005032755A publication Critical patent/JP2005032755A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】均一な厚さを有する溝パターンを形成する。
【解決手段】半導体基板1の上に、塩基成分を放出する性質を有するSiOC膜2とTEOS膜3とからなる積層膜10を形成し、積層膜10を貫通するホール4を形成する。次に、基板上に、架橋剤と熱酸発生剤とを含む第1の樹脂膜5を塗布する。次に、熱処理を行うことにより、熱酸発生剤から酸が発生して、第1の樹脂膜5が架橋される。このとき、ホール4のうちパターン密度の低い孤立ホール4i内の方が、パターン密度の高い密集ホール4dよりも塩基濃度が高いので、架橋反応が進行しにくい。したがって、その後に第1の樹脂膜5に対してエッチバックを行うと、密集ホール4dよりも孤立ホール4iの方が多く除去されることになる。その後、基板上に、ホールを埋める有機反射防止膜を形成する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子等を製造するときに用いられるパターンの形成方法を含む半導体装置の製造方法に関し、特に、ホールパターンが形成された半導体基板上に、溝パターンを形成するときのパターン形成工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来から、配線を形成する技術として、デュアルダマシン等の埋め込み配線を形成する方法が使用されている。一般的に、デュアルダマシンを形成する方法では、ホールパターンが開口された絶縁膜に対して、溝パターンを形成するためのリソグラフィ工程を行う。
【0003】
具体的にいうと、半導体基板の上に設けられ、ホールパターンを有する絶縁膜の上に、有機反射防止膜などの樹脂膜を塗布する。なお、この有機反射防止膜は、露光がレジスト膜によって反射されるのを防止するためや、レジスト膜の膜厚のばらつきを低減するために形成するものである。次に、樹脂膜の上にレジストを塗布して、露光および現像を行うことにより、レジストパターンを形成する(例えば、非特許文献1参照)。その後、レジストパターンをマスクとしてエッチングを行うことにより、有機反射防止膜を貫通して絶縁膜のうち一部を除去してなる溝パターンを形成する。
【0004】
ところで、この絶縁膜の材料としては、SiOC等の低誘電率膜が実用化されようとしている。一般に、SiOC等の低誘電率膜は、密塩基成分を発生しやすいといわれており、同時に、密度が低く、ガスの透過性や吸湿性が高いという特徴を有している。
【0005】
【非特許文献1】
S. Deshpande, et. al., ”Advancement in Organic Anti−Reflective Coatings For Dual Damascene Processes”, Proc. of SPIE, USA, 2000, Vol. 3998, p.797−805
【0006】
【発明が解決しようとする課題】
しかしながら、従来のパターン形成方法においては、以下のような不具合が生じていた。
【0007】
通常、絶縁膜には、ホールのパターン密度が疎である領域と密である領域とが混在している。このような絶縁膜の上に有機反射防止膜等の樹脂膜を塗布すると、樹脂は基板面積に対して均一に供給されるため、疎である領域におけるホールは埋まりやすく、密である領域におけるホールは埋まりにくい。そのため、疎である領域におけるホールが埋まる量の樹脂を塗布すると、密である領域におけるホールが充分に埋め込まれない。このように樹脂膜を形成した場合には、後の工程で塗布するレジストに膜厚ばらつきが生じるので、現像残渣や寸法ばらつきが生じてしまい、正常なレジストパターンを形成することが出来ない。
【0008】
一方、密である領域におけるホールがほぼ完全に埋まる量の樹脂を塗布すると、疎である領域における樹脂の膜厚が厚くなる。このような膜厚ばらつきが存在すると、後の工程で、ホールパターンを埋めこんだ塗布層および絶縁膜を除去して溝パターンを形成する際に、溝パターンの深さにばらつきが生じてしまう。その結果、配線の電気容量にばらつきが生じるので、高性能な半導体装置の製造が困難になるという不具合があった。
【0009】
また、樹脂を厚く形成するためには、粘性の高い樹脂を用いる必要がある。しかしながら、粘性の高い樹脂でホール内を埋め込むと、気泡が生じやすくなってしまう。
【0010】
本発明の目的は、ホールパターンに、反射防止膜などの有機膜を均一な厚さで埋め込む手段を講ずることにより、均一な深さを有する溝パターンを形成することにある。
【0011】
【課題を解決するための手段】
本発明の第1の半導体装置の製造方法は、基板上に設けられ、塩基成分を含む層に、複数のホールを形成する工程(a)と、上記塩基成分を含む層の上に、酸発生剤を含み、酸触媒により架橋する性質を有する第1の樹脂膜を形成する工程(b)と、上記第1の樹脂膜の架橋反応を進行させる工程(c)と、上記第1の樹脂膜のうち上記複数のホールを埋める部分の一部を除去する工程(d)と、上記複数のホールの上記一部を埋める第2の樹脂膜を形成する工程(e)と、上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(f)とを含む。
【0012】
これにより、複数のホールのなかに、パターン密度の高い密集ホールと、パターン密度の低い孤立ホールがある場合において、工程(c)において、孤立ホール内のほうが、ホールの側壁から放出される塩基の濃度が高くなるので、その領域に位置する第1の樹脂膜の架橋反応が阻害されて、架橋密度が低くなる。そのため、工程(d)において、第1の樹脂膜のうち孤立ホールを埋める部分のほうが、密集ホールを埋める部分よりも深く除去される。したがって、工程(e)では、ほぼ同程度の高さまでホールを埋めることができる。
【0013】
上記工程(b)では、上記酸発生剤として熱酸発生剤を用い、上記工程(c)では、上記第1の樹脂膜に対して熱処理を行うことができる。
【0014】
上記工程(b)では、上記酸発生剤として光酸発生剤を用い、上記工程(c)では、上記第1の樹脂膜に対して露光を行うことができる。
【0015】
上記工程(d)では、酸素プラズマによるドライエッチングを行うことができる。
【0016】
上記工程(d)では、有機溶剤、または塩基性溶液による湿式エッチングを行うことができる。
【0017】
上記塩基成分を含む層は、SiOC、BPSG、PSG、またはFSGであることが好ましい。
【0018】
本発明の第2の半導体装置の製造方法は、基板上に、ガス透過性の膜と、上記ガス透過性の膜の上に位置するガス非透過性の膜とを含む積層膜を形成する工程(a)と、上記積層膜を貫通する複数のホールを形成する工程(b)と、上記複数のホールの側壁に、酸性または塩基性の物質を接触させる工程(c)と、上記物質によって架橋が促進される性質を有し、上記複数のホール内を埋める第1の樹脂膜を形成する工程(d)と、上記第1の樹脂膜の架橋反応を進行させる工程(e)と、上記第1の樹脂膜のうち少なくとも上記ガス非透過性の膜の上方および側方に位置する部分を除去する工程(f)と、上記積層膜と、上記複数のホール内に露出する上記第1の樹脂膜との上に、第2の樹脂膜を形成する工程(g)と、上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(h)とを含む。
【0019】
これにより、複数のホールのなかに、パターン密度の高い密集ホールと、パターン密度の低い孤立ホールがある場合において、工程(c)において、ガス透過性の膜の方が、ガス非透過性の膜よりも酸性または塩基性の物質を多く吸収する。したがって、工程(e)では、第1の樹脂膜のうちガス透過性の膜に近い領域の方がガス非透過性の膜に近い領域よりも、上記物質が多く供給されるので、架橋反応が進行して架橋密度が高くなる。そのため、工程(f)において、第1の樹脂膜は、ガス透過性の膜に近い方が除去されにくくなるので、孤立ホールと密集ホールとの両方において、同程度の高さまで除去されることになる。このとき、ホールのうちほとんどの高さまでが第1の樹脂膜によって埋められているので、工程(g)では、孤立ホールと密集ホールとの両方を、ほぼ同程度の高さまで埋めることができる。
【0020】
上記工程(c)では、上記複数のホールの側壁に対して、酸性または塩基性の分子を含む溶液による液相処理を行うことが好ましい。
【0021】
本発明の第3の半導体装置の製造方法は、基板上に、塩基成分を含むガス透過性の膜と、上記ガス透過性の膜の上に位置するガス非透過性の膜とを含む積層膜を形成する工程(a)と、上記積層膜を貫通する複数のホールを形成する工程(b)と、塩基成分によって架橋が促進される性質を有し、上記複数のホール内を埋める第1の樹脂膜を形成する工程(c)と、上記第1の樹脂膜の架橋反応を進行させる工程(d)と、上記第1の樹脂膜のうち少なくとも上記ガス非透過性の膜の上方および側方に位置する部分を除去する工程(e)と、上記積層膜と、上記複数のホール内に露出する上記第1の樹脂膜との上に、第2の樹脂膜を形成する工程(f)と、上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(g)とを含む。
【0022】
これにより、複数のホールのなかに、パターン密度の高い密集ホールと、パターン密度の低い孤立ホールがある場合において、工程(d)では、ガス透過性の膜からは塩基成分が放出されるので、第1の樹脂膜のうちガス透過性の膜に近い領域の方では、架橋反応が進行して架橋密度が高くなる。そのため、工程(e)において、第1の樹脂膜は、ガス透過性の膜に近い方が除去されにくくなるので、孤立ホールと密集ホールとの両方において、同程度の高さまで除去されることになる。このとき、ホールのうちほとんどの高さまでが第1の樹脂膜によって埋められているので、工程(f)では、孤立ホールと密集ホールとの両方を、ほぼ同程度の高さまで埋めることができる。
【0023】
上記ガス透過性の膜は、SiOC、BPSG、PSGまたはFSGであることが好ましい。
【0024】
上記ガス非透過性の膜は、酸化膜、窒化膜、または酸窒化膜であることが好ましい。
【0025】
上記第1の樹脂膜のうち少なくとも上記ガス非透過性の膜の上方および側方に位置する部分を除去する工程では、有機溶剤または塩基性溶液によって湿式エッチングを行うことができる。
【0026】
本発明の第4の半導体装置の製造方法は、基板上に、ガス透過性の膜と、上記ガス透過性の膜の上に位置するガス非透過性の膜とを含む積層膜を形成する工程(a)と、上記積層膜を貫通するホールを形成する工程(b)と、光酸発生剤を含み、酸触媒により架橋し、上記ホールを埋める第1の樹脂膜を形成する工程(c)と、上記第1の樹脂膜に、選択的な露光を行う工程(d)と、現像を行う工程(e)と、上記第1の樹脂膜のうち上記複数のホールを埋める部分の一部を除去する工程(f)と、上記複数のホールの上記一部を埋める第2の樹脂膜を形成する工程(g)と、上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(h)とを含む。
【0027】
これにより、複数のホールのなかに、パターン密度の高い密集ホールと、パターン密度の低い孤立ホールがある場合において、工程(d)では、輪帯照明を用いることにより、隣接するホール同士の間隔が小さくなるほど到達する光の強度が強くなるので、そのホール内において像が結ばれやすくなり、架橋反応が進行しやすくなる。したがって、工程(e)では、孤立ホールのほうが密集ホールよりも深く除去されることになり、工程(g)では、孤立ホールと密集ホールとの両方を、ほぼ同程度の高さまで埋めることができる。
【0028】
上記工程(d)では、上記基板に対して斜め方向から上記露光を行うことが好ましい。
【0029】
本発明の第5の半導体装置の製造方法は、基板上に設けられた絶縁膜に、複数のホールを形成する工程(a)と、上記絶縁膜の上に、光酸発生剤を含み、酸触媒により架橋し、上記複数のホールを埋める第1の樹脂膜を形成する工程(b)と、上記第1の樹脂膜に、上記基板に対して斜め方向から選択的な露光を行う工程(c)と、現像を行う工程(d)と、上記第1の樹脂膜のうち上記複数のホールを埋める部分の少なくとも一部を除去する工程(e)と、上記複数のホールの上記一部を埋める第2の樹脂膜を形成する工程(f)と、上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(g)とを含む。
【0030】
これにより、複数のホールのなかに、パターン密度の高い密集ホールと、パターン密度の低い孤立ホールがある場合において、工程(c)では、ホールのうち開口部に近い領域にのみ光が到達し、その領域の下には光が到達しなくなる。したがって、工程(e)では、ホールのうち開口部に近い領域のみが主に除去される。このとき、ホールのうちほとんどの高さまでが第1の樹脂膜によって埋められているので、工程(f)では、孤立ホールと密集ホールとの両方を、ほぼ同程度の高さまで埋めることができる。
【0031】
上記第2の樹脂膜は、露光光の反射を防止する性質を有する膜であることが好ましい。
【0032】
【発明の実施の形態】
(第1の実施形態)
図1(a)〜(d)および図2(a)〜(d)は、第1の実施形態におけるパターン形成方法の工程を示す断面図である。
【0033】
まず、図1(a)に示す工程で、MISFETやメモリなどの素子が設けられた半導体基板1の上に、低誘電率膜である厚さ500nmのSiOC膜2と厚さ100nmのTEOS膜3とからなる積層膜10を形成する。その後、積層膜10を貫通する、直径0.14μmのホール4を形成する。なお、ホール4はランダムに形成されており、積層膜10のうちどの領域に位置するかによってそのパターン密度は異なる。本実施形態では、説明を簡単にするために、ホール4が、パターン密度の低い孤立ホール部4iと、孤立ホール部4iよりもパターン密度の高い密集ホール部4dとの2種類に分けられる場合について説明する。
【0034】
次に、図1(b)に示す工程で、上述のような被処理基板に、ポリヒドロキシスチレンを主成分とする樹脂と、トリアジン誘導体からなる架橋剤と熱酸発生剤とを含む樹脂組成物を塗布することにより、第1の樹脂膜5を形成する。
【0035】
次に、図1(c)に示す工程で、基板を熱板6の上に載せることにより、第1の樹脂膜5に対して180℃の温度で90分間の熱処理を行う。この時、第1の樹脂膜5に含まれる熱酸発生剤から酸が発生し、酸触媒により樹脂が架橋される。この熱処理は、180℃の温度でなくても架橋反応が進行する温度で行えばよく、例えば、120℃以上220℃以下の範囲で行えばよい。
【0036】
ところで、SiOC膜2は、多くの塩基性物質を含み、SiOC膜2のうち各ホール4の側壁に露出する部分からは塩基性物質が放出される。各ホール4に放出される塩基性物質は、基板の単位面積あたりにおける開口部の少ない孤立ホール部4iで多くなり、開口部の多い密集ホール部4dで少なくなる。そのため、塩基性物質の濃度は、第1の樹脂膜5のうち孤立ホール部4iを埋める部分では高くなり、密集ホール部4dを埋める部分では低くなる。この状態で熱処理を行うと、第1の樹脂膜5に含まれる架橋剤の働きにより架橋反応が起こる。この架橋反応は、酸触媒反応であるので、塩基性物質の存在によって阻害される。そのため、第1の樹脂膜5のうち孤立ホール部4i内に位置する部分は、塩基性物質の濃度が高いので、低密度架橋部5bとなる。一方、第1の樹脂膜5のうち密集ホール部4d内に位置する部分は、塩基性物質の濃度が低いので、高密度架橋部5aとなる。
【0037】
次に、図1(d)に示す工程で、酸素プラズマ処理によってエッチバックを行う。このとき、第1の樹脂膜5のうち低密度架橋部5bは容易にエッチバックされるが、第1の樹脂膜5のうち高密度架橋部5aは高いエッチング耐性を有するので、エッチバックされにくい。このようにエッチングが進行すると、密集ホール部4d内に、高密度架橋部5aのうちの一部が残存することになる。
【0038】
次に、図2(a)に示す工程で、基板上に有機反射防止膜7を形成する。有機反射防止膜7を基板の単位面積あたりほぼ同じ量ずつ供給すると、1つあたりのホール4に供給される量は、密集ホール部4dでは少なくなり、孤立ホール部4iでは多くなる。そのため、密集ホール部4d内に高密度架橋部5aの一部が残存している状態で有機反射防止膜7の形成を開始すると、密集ホール部4d内と、孤立ホール部4i内とは、有機反射防止膜7によって同じような高さまで埋め込まれることになる。
【0039】
次に、図2(b)に示す工程で、有機反射防止膜7の上に、ArFエキシマレーザ用レジストを塗布してレジスト膜8を形成する。その後、図2(c)に示す工程で、マスク9を介してArFエキシマレーザ光により露光を行い、図2(d)に示す工程で現像処理を行うことにより、レジストパターン8pを形成する。その後、図には示さないが、レジストパターン8pをマスクとしてエッチングを行うことにより、溝パターンを形成する。
【0040】
本実施形態では、領域によってホール4のパターン密度が異なる場合においても、ホール4に、有機反射防止膜7を均一な厚さで埋め込むことができる。そして、平坦な上面を有する有機反射防止膜7の上に溝パターンを形成するためのレジストパターン8pを形成することができる。これにより、レジストパターン8pの膜厚を均一にすることができるので、現像残渣を少なくすることができ、寸法ばらつきの値を少なくすることができる。このようなレジストパターン8pをマスクとしてエッチングを行うことにより、均一な深さを有する溝パターンを形成することができる。これにより、配線の電気容量のばらつきを少なくすることができるので、高性能な半導体装置を形成することができる。
【0041】
なお、本実施形態では、酸素プラズマによってエッチバックを行ったが、本発明では、有機溶剤や塩基性溶液などによるウエットエッチングを行っても、同様の効果を得ることができる。
【0042】
また、本実施形態では、SiOC膜2とTEOS膜3との積層膜10を形成したが、本発明では、SiOC膜2を形成してTEOS膜3を形成しなくても、従来よりは、密集ホール部4dと孤立ホール部4iとの均一な埋め込みが可能であるという効果を得ることができる。
【0043】
また、本実施形態では、図1(d)に示す工程で、低密度架橋部5bが完全に除去され、高密度架橋部5aの一部が残存する場合について述べた。しかし、本発明においては、低密度架橋部5bと高密度架橋部5aとの両方の一部が残存していても、その量に違いがあればよい。この場合にも、図2(a)において有機反射防止膜7を形成するときに、従来よりも膜厚の差を低減することができるからである。
【0044】
また、本実施形態では露光の光源としてArFを用いたが、本発明では、光源としてKrFやF を用いてもよい。なお、SiOCはArFやF の発する波長の光を吸収するので、ArF光源やF 光源を用いた場合には、図2(a)に示す工程で、有機反射防止膜7のかわりに、ArFやF が発する波長の光を反射するような物質の膜を形成した場合でも、図2(d)に示す工程の後に溝パターンを形成することができる。
【0045】
なお、本実施形態では、SiOC膜2を用いる場合について説明した。SiOCは、塩基成分を多く放出し、誘電率が低い等の性質を有しているため、特に本発明に適している。しかしながら、本発明では、SiOCのかわりとして、BPSG(Boron−Phospho Silicate Glass)、PSG(Phospho Silicate Glass)またはFSG(Fluorinated Silicate Glass)を用いてもよい。
【0046】
(第2の実施形態)
図3(a)〜(d)および図4(a)〜(d)は、第2の実施形態におけるパターン形成方法の工程を示す断面図である。
【0047】
まず、図3(a)に示す工程で、MISFETやメモリなどの素子が設けられた半導体基板21の上に、低誘電率膜である厚さ500nmのSiOC膜22と厚さ100nmのTEOS膜23とからなる積層膜30を形成する。その後、積層膜30を貫通する、直径0.14μmのホール24を形成する。なお、ホール24はランダムに形成されており、積層膜30のうちどの領域に位置するかによってそのパターン密度は異なる。本実施形態では、説明を簡単にするために、ホール24が、パターン密度の低い孤立ホール部24iと、孤立ホール24iよりもパターン密度の高い密集ホール部24dとの2種類に分けられる場合について説明する。
【0048】
次に、図3(b)に示す工程で、上述のような被処理基板に、ポリヒドロキシスチレンを主成分とする樹脂と、トリアジン誘導体からなる架橋剤と光酸発生剤とを含む樹脂組成物を塗布することにより、第1の樹脂膜25を形成する。この時、第1の樹脂膜25を、孤立ホール部24iではその開口部までを埋め、密集ホール部24dではその開口部付近にくぼみを残して埋めるように塗布する。
【0049】
次に、図3(c)に示す工程で、第1の樹脂膜25に対して、紫外線の全面露光を行う。この時、第1の樹脂膜25に含まれる光酸発生剤から酸が発生し、酸触媒により樹脂が架橋される。
【0050】
ところで、SiOC膜22は、多くの塩基性物質を含み、SiOC膜22のうち各ホール24の側壁に露出する部分からは塩基性物質が放出される。各ホール24に放出される塩基性物質は、基板の単位面積あたりにおける開口部の少ない孤立ホール24iで多くなり、開口部の多い密集ホール部24dで少なくなる。そのため、塩基性物質の濃度は、第1の樹脂膜25のうち孤立ホール部24iを埋める部分では高くなり、密集ホール部24dを埋める部分では低くなる。この状態で露光を行うと、第1の樹脂膜25に含まれる架橋剤の働きにより架橋反応が起こる。この架橋反応は、酸触媒反応であるので、塩基性物質の存在によって阻害される。第1の樹脂膜25のうち孤立ホール部24i内に位置する部分は、塩基性物質の濃度が高いので、低密度架橋部25bとなる。一方、第1の樹脂膜25のうち密集ホール部24d内に位置する部分は、塩基性物質の濃度が低いので、高密度架橋部25aとなる。
【0051】
次に、図3(d)に示す工程で、酸素プラズマ処理によってエッチバックを行う。このとき、第1の樹脂膜25のうち低密度架橋部25bは容易にエッチバックされるが、第1の樹脂膜25のうち高密度架橋部25aは高いエッチング耐性を有するのでエッチバックされにくい。このようにエッチングが進行すると、密集ホール部24d内に、高密度架橋部25aのうちの一部が残存する。
【0052】
次に、図4(a)に示す工程で、基板上に有機反射防止膜27を形成する。有機反射防止膜27を基板の単位面積あたりほぼ同じ量ずつ供給すると、1つあたりのホール24に供給される量は、密集ホール部24dでは少なくなり、孤立ホール部24iでは多くなる。そのため、密集ホール部24d内に高密度架橋部25aの一部が残存している状態で有機反射防止膜27の形成を開始すると、密集ホール部24d内と孤立ホール部24i内とは、有機反射防止膜27によって同じような高さまで埋め込まれることになる。
【0053】
次に、図4(b)に示す工程で、有機反射防止膜27の上に、ArFエキシマレーザ用レジストを塗布してレジスト膜28を形成する。その後、図4(c)に示す工程で、マスク29を介してArFエキシマレーザ光により露光を行い、図4(d)に示す工程で現像処理を行うことにより、レジストパターン28pを形成する。その後、図には示さないが、レジストパターン28pをマスクとしてエッチングを行うことにより、溝パターンを形成する。
【0054】
本実施形態では、領域によってホール24のパターン密度が異なる場合においても、ホール24に、有機反射防止膜27を均一な厚さで埋め込むことができる。そして、平坦な上面を有する有機反射防止膜27の上に溝パターンを形成するためのレジストパターン28pを形成することができる。これにより、レジストパターン28pの膜厚を均一にすることができるので、現像残渣を少なくすることができ、寸法ばらつきの値を少なくすることができる。このようなレジストパターン28pをマスクとしてエッチングを行うことにより、均一な深さを有する溝パターンを形成することができる。これにより、配線の電気容量のばらつきを少なくすることができるので、高性能な半導体装置を形成することができる。
【0055】
なお、本実施形態では、酸素プラズマによってエッチバックを行ったが、本発明では、有機溶剤や塩基性溶液などによるウエットエッチングを行っても、同様の効果を得ることができる。
【0056】
また、本実施形態では、SiOC膜22とTEOS膜23との積層膜30を形成したが、本発明では、SiOC膜22を形成してTEOS膜23を形成しなくても、従来よりは、密集ホール部24dと孤立ホール部24iとの均一な埋め込みが可能であるという効果を得ることができる。
【0057】
また、本実施形態では、図3(d)に示す工程で、孤立ホール部24i内の第1の樹脂膜25が除去され、密集ホール部24d内の第1の樹脂膜25の一部が残存する場合について述べた。しかし、本発明においては、孤立ホール24i内および密集ホール部24d内の両方において、第1の樹脂膜25の一部が残存していても、その量に違いがあればよい。この場合にも、図4(a)において有機反射防止膜27を形成するときに、従来よりも膜厚の差を低減することができるからである。
【0058】
また、本実施形態では露光の光源としてArFを用いたが、本発明では、光源としてKrFやF を用いてもよい。なお、SiOCはArFやF の発する波長の光を吸収するので、ArF光源やF 光源を用いた場合には、図4(a)に示す工程で、有機反射防止膜27のかわりに、ArFやF が発する波長の光を反射するような物質の膜を形成した場合でも、図4(d)の後に溝パターンを形成する工程で、SiOC膜22の一部を除去することができる。
【0059】
なお、本実施形態では、SiOC膜22を用いる場合について説明した。SiOCは、塩基成分を多く放出し、誘電率が低い等の性質を有しているため、特に本発明に適している。しかしながら、本発明では、SiOCのかわりとして、BPSG(Boron−Phospho Silicate Glass)、PSG(Phospho Silicate Glass)またはFSG(Fluorinated Silicate Glass)を用いてもよい。
【0060】
(第3の実施形態)
図5(a)〜(e)および図6(a)〜(d)は、第3の実施形態におけるパターン形成方法の工程を示す断面図である。
【0061】
まず、図5(a)に示す工程で、MISFETやメモリなどの素子が設けられた半導体基板41の上に、低誘電率膜である厚さ500nmのSiOC膜42と厚さ30nmのTEOS膜43とからなる積層膜50を形成する。なお、ホール44はランダムに形成されており、積層膜50のうちどの領域に位置するかによってそのパターン密度は異なる。本実施形態では、説明を簡単にするために、ホール44が、パターン密度の低い孤立ホール44iと、孤立ホール44iよりもパターン密度の高い密集ホール44dとの2種類に分けられる場合について説明する。
【0062】
次に、図5(b)に示す工程で、上述のような被処理基板を、トリフルオロメタンスルホン酸を含む酸性溶液52によって酸処理する。具体的には、被処理基板の上面上に、ホール44を覆うように酸性溶液52を供給する。ここで、TEOS膜43は酸分子が浸透しやすい性質を有し、SiOC膜42は酸分子が浸透しにくい性質を有しているので、ホール44の側面に露出するTEOS膜43内よりもSiOC膜42内のほうが酸性が強くなる。
【0063】
次に、図5(c)に示す工程で、ポリヒドロキシスチレンを主成分とする樹脂と、トリアジン誘導体からなる架橋剤とを含む樹脂組成物を塗布することにより、第1の樹脂膜45を形成する。このとき、第1の樹脂膜45を、密集ホール44d内および孤立ホール44i内を埋めるように形成する。ただし、密集ホール44dにおいても、TEOS膜43の少なくとも1部と接する高さまで形成すればよい。
【0064】
次に、図5(d)に示す工程で、基板を熱板46の上に配置して、120℃の温度で90分間の熱処理を行う。この時、SiOC膜42に含まれる酸分子が第1の樹脂膜45内に拡散するため、第1の樹脂膜45のうちSiOC膜42と接する部分の付近において樹脂と架橋剤が架橋反応を起こし、架橋部45aとなる。一方、ほぼ中性に保たれているTEOS膜43内には酸分子がほとんど含まれていないため、第1の樹脂膜45のうちTEOS膜43と接する部分の付近においては架橋反応は進行しない。
【0065】
次に、図5(e)に示す工程で、基板に、テトラメチルアンモニウムハイドロキサイドの2.38%アルカリ水溶液を用いて60秒間の処理を行う。これにより、第1の樹脂膜45のうち架橋反応が進行していない部分が除去される。これにより、ホール44内のうち側面にSiOC膜42が露出する部分には架橋部45aが残り、TEOS膜43の側面および上面は露出する。SiOC膜42およびTEOS膜43はほぼ均一な膜厚で形成されているため、孤立ホール44iおよび密集ホール44dにおいて残存する架橋部45aの高さは、ほぼ均一となる。
【0066】
次に、図6(a)に示す工程で、基板上に有機反射防止膜47を形成する。このとき、孤立ホール44iおよび密集ホール44d内において、架橋部45aはほぼ均一な高さで設けられているので、その上に、均一な厚さで有機反射防止膜47を塗布することができる。
【0067】
その後、図6(b)に示す工程で、有機反射防止膜47の上に、ArFエキシマレーザ用のレジスト膜48を形成し、図6(c)に示す工程で、マスク49を介してArFエキシマレーザ光により露光を行い、図6(d)に示す工程で、現像処理を行うことにより、レジストパターン48pを形成する。その後、図には示さないが、レジストパターン48pをマスクとしてエッチングを行うことにより、溝パターンを形成する。
【0068】
本実施形態では、領域によってホール44のパターン密度が異なる場合においても、ホール44に、有機反射防止膜47を均一な厚さで埋め込むことができる。そして、平坦な上面を有する有機反射防止膜47の上に溝パターンを形成するためのレジストパターン48pを形成することができる。これにより、レジストパターン48pの膜厚を均一にすることができるので、現像残渣を少なくすることができ、寸法ばらつきの値を少なくすることができる。このようなレジストパターン48pをマスクとしてエッチングを行うことにより、均一な深さを有する溝パターンを形成することができる。これにより、配線の電気容量のばらつきを少なくすることができるので、高性能な半導体装置を形成することができる。
【0069】
なお、本実施形態では、図5(b)に示す工程で、トリフルオロメタンスルホン酸の溶液によって酸処理を行ったが、本発明では、その他の酸をもちいて液相あるいは気相における処理を行っても、SiOC膜42のうちホール44の側面に露出する部分を酸化することができる。
【0070】
また、本実施形態では、図5(e)に示す工程で、アルカリ水溶液を用いて未反応部分を除去したが、有機溶剤を用いても、第1の樹脂膜45のうち架橋反応が進行していない部分を除去することができる。
【0071】
なお、本実施形態では、SiOC膜42を用いる場合について説明した。SiOCは誘電率が低いという性質を有しているため、特に本発明に適している。しかしながら、本発明では、SiOCのかわりとして、BPSG(Boron−Phospho Silicate Glass)、PSG(Phospho Silicate Glass)またはFSG(Fluorinated Silicate Glass)を用いてもよい。
【0072】
また、本実施形態では、ホール44の側面に露出するSiOC膜42を酸性にする処理を行った後に、ホール44内を酸触媒で架橋する樹脂組成物で埋めた。しかし、本発明では、ホール44の側面に露出するSiOC膜42を塩基性にする処理を行った後に、ホール44内を塩基触媒によって架橋する樹脂組成物で埋めてもよい。この場合にも、後の工程で樹脂組成物をエッチングすると、密集ホール部および孤立ホール部に、ほぼ均一な高さ分だけ樹脂組成物を残存させることができる。
【0073】
また、塩基触媒によって架橋する樹脂組成物を用いる場合であって、積層膜のうち下に位置する層としてSiOCを用いる場合には、ホールの側壁を塩基性にする処理(図5(b)に相当する)は行わなくてもよい。具体的にいうと、SiOC膜自体が塩基成分を放出する性質を有するので、図5(b)に相当する工程でホールの側壁を塩基性にしなくても、図5(e)に示す工程では架橋部45aを残すことができるためである。
【0074】
また、本実施形態では露光の光源としてArFを用いたが、本発明では、光源としてKrFやF を用いてもよい。なお、SiOCはArFやF の発する波長の光を吸収する。そのため、図6(c)でArF光源やF 光源を用いる場合には、図6(a)に示す工程で、有機反射防止膜47のかわりに、ArFやF が発する波長の光を反射するような物質の膜を形成してもよい。この場合にも、図6(c)に示す工程で、SiOC膜42に光を吸収させることができるからである。
【0075】
(第4の実施形態)
図7(a)〜(d)および図8(a)〜(d)は、第4の実施形態におけるパターン形成方法の工程を示す断面図である。
【0076】
まず、図7(a)に示す工程で、MISFETやメモリなどの素子が設けられた半導体基板61の上に、低誘電率膜である厚さ500nmのSiOC膜62と厚さ100nmのTEOS膜63とからなる積層膜70を形成する。その後、積層膜70を貫通する、直径0.14μmのホール64を形成する。なお、ホール64はランダムに形成されており、積層膜70のうちどの領域に位置するかによってそのパターン密度は異なる。本実施形態では、説明を簡単にするために、ホール64が、パターン密度の低い孤立ホール64iと、孤立ホール64iよりもパターン密度の高い密集ホール64dとの2種類に分けられる場合について説明する。
【0077】
次に、図7(b)に示す工程で、上述のような被処理基板に、ポリヒドロキシスチレンを主成分とする樹脂と、トリアジン誘導体からなる架橋剤と、例えばオニウム塩からなる光酸発生剤とを含む樹脂組成物を塗布することにより、第1の樹脂膜65を形成する。
【0078】
次に、図7(c)に示す工程で、マスク71を用いて、輪帯照明を用いて露光を行なう。このときのマスク71および光源(図示せず)としては、図7(a)においてホール64を形成したマスク(図示せず)および光源(図示せず)と同じものを用いる。これにより、第1の樹脂膜65のうち露光光が達した領域において選択的に架橋反応が進行する。輪帯照明を用いることにより、隣接するホール64同士の間隔(ピッチ)が小さくなるほど到達する光の強度が強くなるので、そのホール64内において像が結ばれやすくなる。したがって、第1の樹脂膜65のうち密集ホール64d内に位置する部分は高密度架橋部65aとなり、孤立ホール64i内に位置する部分では、低密度架橋部65bとなる。
【0079】
次に、図7(d)に示す工程で、テトラメチルアンモニウムハイドロキサイドの2.38%アルカリ水溶液を用いて60秒間の処理を行う。第1の樹脂膜65は、その架橋密度が低い方がこの処理によって除去されやすい。そのため、高密度架橋部65aよりも低密度架橋部65bのほうが、深く除去されることになる。
【0080】
次に、図8(a)に示す工程で、基板上に有機反射防止膜67を形成する。有機反射防止膜67を基板の単位面積あたりほぼ同じ量ずつ供給すると、1つあたりのホール64に供給される量は、密集ホール64dでは少なくなり、孤立ホール64iでは多くなる。そのため、孤立ホール64i内の方が底面が低くなっている状態から有機反射防止膜67の供給を開始すると、密集ホール64d内と孤立ホール64i内とは、有機反射防止膜67によって同じような高さまで埋め込まれることになる。
【0081】
次に、図8(b)に示す工程で、有機反射防止膜67の上に、ArFエキシマレーザ用レジストを塗布してレジスト膜68を形成する。その後、図8(c)に示す工程で、マスク69を介してArFエキシマレーザ光により露光を行い、図8(d)に示す工程で現像処理を行うことにより、レジストパターン68pを形成する。その後、図には示さないが、レジストパターン68pをマスクとしてエッチングを行うことにより、溝パターンを形成する。
【0082】
本実施形態では、領域によってホール64のパターン密度が異なる場合においても、ホール64に、有機反射防止膜67を均一な厚さで埋め込むことができる。そして、平坦な上面を有する有機反射防止膜67の上に溝パターンを形成するためのレジストパターン68pを形成することができる。これにより、レジストパターン68pの膜厚を均一にすることができるので、現像残渣を少なくすることができ、寸法ばらつきの値を少なくすることができる。このようなレジストパターン68pをマスクとしてエッチングを行うことにより、均一な深さを有する溝パターンを形成することができる。これにより、配線の電気容量のばらつきを少なくすることができるので、高性能な半導体装置を形成することができる。
【0083】
なお、本実施形態では、図7(d)に示す工程で、アルカリ水溶液を用いて第1の樹脂膜65のうち架橋が進行していない部分を除去したが、有機溶剤を用いても同様の除去を行うことができる。
【0084】
また、本実施形態では露光の光源としてArFを用いたが、本発明では、光源としてKrFやF を用いてもよい。なお、SiOCはArFやF の発する波長の光を吸収する。そのため、図8(c)に示す工程でArF光源やF 光源を用いる場合には、有機反射防止膜67のかわりに、ArFやF が発する波長の光を吸収しないような物質の膜を用いてもよい。この場合にも、図8(c)に示す工程で、SiOC膜62に光を吸収させることができるからである。
【0085】
(第5の実施形態)
図9(a)〜(d)および図10(a)〜(d)は、第5の実施形態におけるパターン形成方法の工程を示す断面図である。
【0086】
図9(a)に示す工程で、MISFETやメモリなどの素子が設けられた半導体基板61の上には、低誘電率膜である厚さ500nmのSiOC膜82と厚さ100nmのTEOS膜83とからなる積層膜90を形成する。その後、積層膜90を貫通する、直径0.14μmのホール84を形成する。なお、ホール84はランダムに形成されており、積層膜90のうちどの領域に位置するかによってそのパターン密度は異なる。本実施形態では、説明を簡単にするために、ホール84が、パターン密度の低い孤立ホール84iと、孤立ホール84iよりもパターン密度の高い密集ホール84dとの2種類に分けられる場合について説明する。
【0087】
次に、図9(b)に示す工程で、上述のような被処理基板に、ポジ型レジストからなる第1の樹脂膜85を形成する。
【0088】
次に、図9(c)に示す工程で、基板に対して斜め上方(例えば、鉛直方向からの傾きが60度)から、遠紫外線を照射する。この時、基板に対して斜め方向から露光すると、ホール84のうち開口部に近い領域にのみ光が到達し、その領域の下には光が到達しないようになる。そのため、ホール84のうちその深さより浅い領域において反応が進行し、その領域における第1の樹脂膜85が現像液に対して可溶性に変化する。この反応が進行する深さは、露光する傾きの大きさによって変化するが、ホール84のピッチ(隣接するホール同士の間隔)には依存しない。そのため、密集ホール84dと孤立ホール84iとにおいて、同程度の深さまで反応が進行する。
【0089】
次に、図9(d)に示す工程で、現像液として、テトラメチルアンモニウムハイドロオキサイドの2.38%水溶液を用いて60秒間の処理を行う。すると、第1の樹脂膜85のうち架橋密度が高い部分、つまり、積層膜90の上に位置する部分と、ホール84のうち開口部に近い部分とが除去される。
【0090】
次に、図10(a)に示す工程で、基板上に有機反射防止膜87を形成する。このとき、第1の樹脂膜85は、孤立ホール4iおよび密集ホール84d内においてほぼ均一な高さで設けられているので、その上に、均一な厚さで有機反射防止膜87を塗布することができる。
【0091】
その後、図10(b)に示す工程で、ArFエキシマレーザ用のレジスト膜88を形成し、図10(c)に示す工程で、マスク89を介してArFエキシマレーザ光により露光を行い、図10(d)に示す工程で、現像処理を行なうことにより、レジストパターン88pを形成する。その後、図には示さないが、レジストパターン88pをマスクとしてエッチングを行うことにより、溝パターンを形成する。
【0092】
本実施形態では、領域によってホール84のパターン密度が異なる場合においても、ホール84に、有機反射防止膜87を均一な厚さで埋め込むことができる。そして、平坦な上面を有する有機反射防止膜87の上に溝パターンを形成するためのレジストパターン88pを形成することができる。これにより、レジストパターン88pの膜厚を均一にすることができるので、現像残渣を少なくすることができ、寸法ばらつきの値を少なくすることができる。このようなレジストパターン88pをマスクとしてエッチングを行うことにより、均一な深さを有する溝パターンを形成することができる。これにより、配線の電気容量のばらつきを少なくすることができるので、高性能な半導体装置を形成することができる。
【0093】
また、本実施形態では、図9(d)に示す工程で、アルカリ水溶液を用いて未反応部分を除去したが、有機溶剤を用いても、第1の樹脂膜85のうち架橋反応が進行していない部分を除去することができる。
【0094】
また、本実施形態では露光の光源としてArFを用いたが、本発明では、光源としてKrFやF を用いてもよい。なお、SiOCはArFやF の発する波長の光を吸収する。そのため、図9(c)でArF光源やF 光源を用いる場合には、図10(a)に示す工程で、有機反射防止膜87のかわりに、ArFやF が発する波長の光を吸収しないような物質の膜を形成してもよい。この場合にも、図10(c)に示す工程で、SiOC膜82に光を吸収させることができるからである。
【0095】
【発明の効果】
本発明のパターン形成方法では、パターン密度が異なるホールを有する基板の上にも、均一な膜厚で樹脂膜を形成することが可能になる。そのため、樹脂膜の上にレジストを塗布し、露光および現像を行うと、安定して良好なレジストパターンを形成することが可能になる。
【図面の簡単な説明】
【図1】(a)〜(d)は、第1の実施形態におけるパターン形成方法の工程を示す断面図である。
【図2】(a)〜(d)は、第1の実施形態におけるパターン形成方法の工程を示す断面図である。
【図3】(a)〜(d)は、第2の実施形態におけるパターン形成方法の工程を示す断面図である。
【図4】(a)〜(d)は、第2の実施形態におけるパターン形成方法の工程を示す断面図である。
【図5】(a)〜(e)は、第3の実施形態におけるパターン形成方法の工程を示す断面図である。
【図6】(a)〜(d)は、第3の実施形態におけるパターン形成方法の工程を示す断面図である。
【図7】(a)〜(d)は、第4の実施形態におけるパターン形成方法の工程を示す断面図である。
【図8】(a)〜(d)は、第4の実施形態におけるパターン形成方法の工程を示す断面図である。
【図9】(a)〜(d)は、第5の実施形態におけるパターン形成方法の工程を示す断面図である。
【図10】(a)〜(d)は、第5の実施形態におけるパターン形成方法の工程を示す断面図である。
【符号の説明】
1 半導体基板
2 SiOC膜
3 TEOS膜
4 ホール
4d 密集ホール部
4i 孤立ホール部
5 第1の樹脂膜
5a 高密度架橋部
5b 低密度架橋部
6 熱板
7 有機反射防止膜
8 レジスト膜
8p レジストパターン
9 マスク
10 積層膜
21 半導体基板
22 SiOC膜
23 TEOS膜
24 ホール
24d 密集ホール部
24i 孤立ホール部
25 第1の樹脂膜
25a 高密度架橋部
25b 低密度架橋部
27 有機反射防止膜
28p レジストパターン
29 マスク
30 積層膜
41 基板
42 SiOC膜
43 TEOS膜
44 ホール
44d 密集ホール
44i 孤立ホール
45 第1の樹脂膜
45a 架橋部
46 熱板
47 有機反射防止膜
48 レジスト膜
48p レジストパターン
49 マスク
50 積層膜
52 酸性溶液
61 半導体基板
62 SiOC膜
63 TEOS膜
64 ホール
64d 密集ホール
64i 孤立ホール
65 第1の樹脂膜
65a 高密度架橋部
65b 低密度架橋部
67 有機反射防止膜
68 レジスト膜
68p レジストパターン
69 マスク
70 積層膜
71 マスク
82 SiOC膜
83 TEOS膜
84 ホール
84d 密集ホール
84i 孤立ホール
85 第1の樹脂膜
87 有機反射防止膜
88 レジスト膜
88p レジストパターン
90 積層膜

Claims (16)

  1. 基板上に設けられ、塩基成分を含む層に、複数のホールを形成する工程(a)と、
    上記塩基成分を含む層の上に、酸発生剤を含み、酸触媒により架橋する性質を有する第1の樹脂膜を形成する工程(b)と、
    上記第1の樹脂膜の架橋反応を進行させる工程(c)と、
    上記第1の樹脂膜のうち上記複数のホールを埋める部分の一部を除去する工程(d)と、
    上記複数のホールの上記一部を埋める第2の樹脂膜を形成する工程(e)と、
    上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(f)と
    を含む半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    上記工程(b)では、上記酸発生剤として熱酸発生剤を用い、
    上記工程(c)では、上記第1の樹脂膜に対して熱処理を行う、半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    上記工程(b)では、上記酸発生剤として光酸発生剤を用い、
    上記工程(c)では、上記第1の樹脂膜に対して露光を行う、半導体装置の製造方法。
  4. 請求項1〜3のうちいずれか1つに記載の半導体装置の製造方法において、
    上記工程(d)では、酸素プラズマによるドライエッチングを行う、半導体装置の製造方法。
  5. 請求項1〜3のうちいずれか1つに記載の半導体装置の製造方法において、
    上記工程(d)では、有機溶剤、または塩基性溶液による湿式エッチングを行う、半導体装置の製造方法。
  6. 請求項1〜5のうちいずれか1項に記載の半導体装置の製造方法において、
    上記塩基成分を含む層は、SiOC、BPSG、PSG、またはFSGである、半導体装置の製造方法。
  7. 基板上に、ガス透過性の膜と、上記ガス透過性の膜の上に位置するガス非透過性の膜とを含む積層膜を形成する工程(a)と、
    上記積層膜を貫通する複数のホールを形成する工程(b)と、
    上記複数のホールの側壁に、酸性または塩基性の物質を接触させる工程(c)と、
    上記物質によって架橋が促進される性質を有し、上記複数のホール内を埋める第1の樹脂膜を形成する工程(d)と、
    上記第1の樹脂膜の架橋反応を進行させる工程(e)と、
    上記第1の樹脂膜のうち少なくとも上記ガス非透過性の膜の上方および側方に位置する部分を除去する工程(f)と、
    上記積層膜と、上記複数のホール内に露出する上記第1の樹脂膜との上に、第2の樹脂膜を形成する工程(g)と
    上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(h)と
    を含む半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    上記工程(c)では、上記複数のホールの側壁に対して、酸性または塩基性の分子を含む溶液による液相処理を行う、半導体装置の製造方法。
  9. 基板上に、塩基成分を含むガス透過性の膜と、上記ガス透過性の膜の上に位置するガス非透過性の膜とを含む積層膜を形成する工程(a)と、
    上記積層膜を貫通する複数のホールを形成する工程(b)と、
    塩基成分によって架橋が促進される性質を有し、上記複数のホール内を埋める第1の樹脂膜を形成する工程(c)と、
    上記第1の樹脂膜の架橋反応を進行させる工程(d)と、
    上記第1の樹脂膜のうち少なくとも上記ガス非透過性の膜の上方および側方に位置する部分を除去する工程(e)と、
    上記積層膜と、上記複数のホール内に露出する上記第1の樹脂膜との上に、第2の樹脂膜を形成する工程(f)と
    上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(g)と
    を含む半導体装置の製造方法。
  10. 請求項7〜9のうちいずれか1項に記載の半導体装置の製造方法において、
    上記ガス透過性の膜は、SiOC、BPSG、PSGまたはFSGである、半導体装置の製造方法。
  11. 請求項7〜10のうちいずれか1項に記載の半導体装置の製造方法において、
    上記ガス非透過性の膜は、酸化膜、窒化膜、または酸窒化膜である、半導体装置の製造方法。
  12. 請求項7〜11のうちいずれか1項に記載の半導体装置の製造方法において、
    上記第1の樹脂膜のうち少なくとも上記ガス非透過性の膜の上方および側方に位置する部分を除去する工程では、有機溶剤または塩基性溶液によって湿式エッチングを行う、半導体装置の製造方法。
  13. 基板上に、ガス透過性の膜と、上記ガス透過性の膜の上に位置するガス非透過性の膜とを含む積層膜を形成する工程(a)と、
    上記積層膜を貫通するホールを形成する工程(b)と、
    光酸発生剤を含み、酸触媒により架橋し、上記ホールを埋める第1の樹脂膜を形成する工程(c)と、
    上記第1の樹脂膜に選択的な露光を行う工程(d)と、
    現像を行う工程(e)と、
    上記第1の樹脂膜のうち上記複数のホールを埋める部分の一部を除去する工程(f)と、
    上記複数のホールの上記一部を埋める第2の樹脂膜を形成する工程(g)と
    上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(h)と
    を含む半導体装置の製造方法。
  14. 請求項13に記載の半導体装置の製造方法において、
    上記工程(d)では、上記基板に対して斜め方向から上記露光を行う、半導体装置の製造方法。
  15. 基板上に設けられた絶縁膜に、複数のホールを形成する工程(a)と、
    上記絶縁膜の上に、光酸発生剤を含み、酸触媒により架橋し、上記複数のホールを埋める第1の樹脂膜を形成する工程(b)と、
    上記第1の樹脂膜に、上記基板に対して斜め方向から選択的な露光を行う工程(c)と、
    現像を行う工程(d)と、
    上記第1の樹脂膜のうち上記複数のホールを埋める部分の少なくとも一部を除去する工程(e)と、
    上記複数のホールの上記一部を埋める第2の樹脂膜を形成する工程(f)と
    上記第2の樹脂膜を形成した後に、上記複数のホールの上方に開口部を有するレジスト膜を形成して、露光、現像を行う工程(g)と
    を含む半導体装置の製造方法。
  16. 請求項1〜15のうちいずれか1項に記載の半導体装置の製造方法において、
    上記第2の樹脂膜は、露光光の反射を防止する性質を有する膜である、半導体装置の製造方法。
JP2003192878A 2003-07-07 2003-07-07 半導体装置の製造方法 Pending JP2005032755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003192878A JP2005032755A (ja) 2003-07-07 2003-07-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192878A JP2005032755A (ja) 2003-07-07 2003-07-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005032755A true JP2005032755A (ja) 2005-02-03

Family

ID=34204545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192878A Pending JP2005032755A (ja) 2003-07-07 2003-07-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005032755A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723524B1 (ko) 2006-01-27 2007-05-30 삼성전자주식회사 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723524B1 (ko) 2006-01-27 2007-05-30 삼성전자주식회사 금속 화학기계적 연마과정에서 절연막 침식이 감소된반도체 소자 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US9601331B2 (en) Pattern forming method and manufacturing method of semiconductor device
JP4476979B2 (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
US20060154185A1 (en) Method for forming a finely patterned resist
US7846623B2 (en) Resist pattern and reflow technology
US20070283883A1 (en) System and method for imprint lithography to facilitate dual damascene integration with two imprint acts
TW200403750A (en) Dual-damascene semiconductor device
US8268535B2 (en) Pattern formation method
TW201703138A (zh) 開放式特徵部中用以建立介電隔離結構之消去法
US20040029386A1 (en) Method of patterning inter-metal dielectric layers
US7078348B1 (en) Dual layer patterning scheme to make dual damascene
JP2007140075A (ja) バリア膜形成用材料及びそれを用いたパターン形成方法
KR101024143B1 (ko) 마이크로패턴 형성 방법
JP2005032755A (ja) 半導体装置の製造方法
US6872513B2 (en) Photoresist edge correction
US7622403B2 (en) Semiconductor processing system with ultra low-K dielectric
US5356758A (en) Method and apparatus for positively patterning a surface-sensitive resist on a semiconductor wafer
JPH07335519A (ja) パタン形成方法
US20090325104A1 (en) Process for manufacturing semiconductor device
US7087518B2 (en) Method of passivating and/or removing contaminants on a low-k dielectric/copper surface
Kondo et al. The optimizations of resist shrink process using track-based technology
JP2011029662A (ja) 半導体装置
US7799514B1 (en) Surface treatment with an acidic composition to prevent substrate and environmental contamination
JP2006186020A (ja) 半導体装置の製造方法
JP2005114973A (ja) 微細レジストパターンの形成方法
JP2004363482A (ja) 半導体装置の製造方法