【０００１】
【発明の属する技術分野】
本発明は、少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネルギモード用電源による動作を可能にした省エネルギモード（以下、省エネモードという）を備えた機器に関するものである。
【０００２】
【従来の技術】
現在、一般的な電気機器には、省エネモードと呼ばれる制御機能が設けられているものが多い。省エネモードとは、電気機器が稼動していない場合、通常の稼動状態に設定される通常モードから移行して、機器を構成する各部における消費電力を抑えるように制御するものである。また、この省エネモードから通常モードに復帰できるようになっている。
【０００３】
前記省エネモードおよび前記通常モードを確実かつ良好に設定するため、従来、種々の発明がなされ、実施されている（特許文献１〜３参照）。
【０００４】
【特許文献１】
特開平８−２５４９２２号公報
【特許文献２】
特開２０００−１９６７８９号公報
【特許文献３】
特開２０００−３０７７７９号公報
【０００５】
【発明が解決しようとする課題】
ところで、従来、省エネモードを具備した電気機器において、通常回路用電源をオフして、省エネモード用電源による動作を可能にした構成のものでは、通常モードから省エネモードへの移行時、あるいは省エネモードから通常モードへの復帰時に発生する電流変動によって、省エネモード駆動用電源は電圧低下を生じる。
【０００６】
これは、実際の消費電流あるいは電解コンデンサによる突入電流によるものである。この省エネモード用電源はリセット回路などにも接続されることが多いために、電圧降下時にはシステムにリセットが発生したり、また接続される半導体部品における電圧が許容範囲以下になり、動作を保証できなくなることがある。
【０００７】
また、電源回路によっては、低負荷出力時にＡＣ（交流）／ＤＣ（直流）変換制御回路の発振クロックを低下させたり、間欠発振させたりする構成のものもあるが、この場合には、前記電圧降下が、より発生しやすくなる。
【０００８】
本発明は、前記従来の課題を解決し、省エネモードと通常モード間の復帰または移行時に発生する電流変動による省エネモード駆動用電源の電圧低下を防止することができる省エネモードを備えた機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、請求項１に記載の発明は、少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネモード用電源による動作を可能にした省エネモードを備えた機器において、省エネモード時にはオフされる前記通常回路用電源の各系統にそれぞれ設けられた電源供給回路を、省エネモードから通常モードへの復帰時に、順次オンさせる制御手段を設けたことを特徴とし、この構成によって、省エネモード時にはオフされている通常回路用電源への電源供給回路を順序性を持たせてオンすることにより、省エネモード駆動用電源の電圧低下を防止することができる。
【００１０】
請求項２に記載の発明は、少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネモード用電源による動作を可能にした省エネモードを備えた機器において、省エネモード時にはオフされる前記通常回路用電源の各系統にそれぞれ設けられた電源供給回路を、通常モードから省エネモードへの移行時に、順次オフさせる制御手段を設けたことを特徴とし、この構成によって、省エネモード時にはオフされる通常回路用電源への電源供給回路を順序性を持たせてオフすることにより、省エネモード駆動用電源の電圧低下を防止することができる。
【００１１】
請求項３に記載の発明は、請求項１または２記載の省エネモードを備えた機器において、制御手段が、１つの制御線から少なくとも２つの制御線を生成して各電源供給回路を制御する制御回路であることを特徴とし、この構成によって、制御構成を簡略化することが可能になる。
【００１２】
請求項４に記載の発明は、請求項３記載の省エネモードを備えた機器において、制御回路が、ＡＣ／ＤＣ変換制御回路の発振クロックに基づいて動作することを特徴とし、この構成によって、低負荷時に周波数低下させたり、間欠発振させたりする発振クロックで動作可能なＡＣ／ＤＣ変換制御回路の発振クロックに基づいて動作させているため、省エネモード中の消費電力を低減することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１４】
図１は本発明の実施形態を説明するための画像形成装置の基本構成を示すブロック図であり、１はＣＰＵ（中央演算処理ユニット）、２と３はシステムプログラムあるいは入力データなどが記憶されるメモリであるＲＯＭとＲＡＭ、４は画像メモリ、５は画像処理部、６はオペレータにより操作される外部入出力用の操作部、７は各種電装部材をコントロールする電装制御部、８は各種電源を出力する電源部、９は省エネモード中の各種制御を行う省エネモード制御部である。
【００１５】
図１において、本装置はＣＰＵ１により全制御される。すなわち、ＣＰＵ１はＲＯＭ２およびＲＡＭ３との間でデータの授受を行って装置全体の制御を行う。また画像処理プログラムが格納されている画像処理部５において、画像データを記憶する画像メモリ４とによって画像加工処理を行う。
【００１６】
電装制御部７では、本装置に設置されている電装部材の機械的コントロール制御全般のインターフェイスを行う。電源部８では、ＡＣ入力電源を装置内部で使用するＤＣ電源に変換して、各種電源（後述する通常回路用電源ＶＳ１，ＶＳ２、あるいは省エネモード用電源ＶＥ）を出力する。さらに、省エネモード制御部９では省エネモード中の各種制御を行う。このようにして、装置全体のシステム制御が行われる。
【００１７】
図２は省エネモード／通常モード制御の実施形態１を説明する電源部に関する構成を示すブロック図であり、省エネモード用電源ＶＥは、省エネモード制御部９の省エネモードＯＮ部１０、およびＣＰＵ１に供給される。ただし、ＣＰＵ１は通常回路用電源ＶＳ１またはＶＳ２のいずれかにより動作する構成にしてもよい。
【００１８】
省エネモード用電源ＶＥは、第１ＦＥＴ（電界効果トランジスタ）１１，第２ＦＥＴ１２によりＯＮ／ＯＦＦされて、ＶＳ１，ＶＳ２として、省エネモード制御部９の第１省エネモードＯＦＦ部１３と第２省エネモードＯＦＦ部１４との２系統に供給される。それぞれの消費電流は、本例では第１省エネモードＯＦＦ部１３＜第２省エネモードＯＦＦ部１４であると設定している。
【００１９】
なお、第１ＣＮＴ１５，第２ＣＮＴ１６は、それぞれ制御線を示している。
【００２０】
図３は実施形態１における通常モードから省エネモードへの移行時における制御動作に係るフローチャートであり、省エネモード移行時（Ｓ１）、まずＣＰＵ１は、第２ＣＮＴ１６をＯＦＦさせて、第２ＦＥＴ１２をＯＦＦさせる（Ｓ２）。その後、あらかじめ設定した時間が経過した後に（Ｓ３）、第１ＣＮＴ１５をＯＦＦさせて、第１ＦＥＴ１１をＯＦＦさせる（Ｓ４）。
【００２１】
図４は実施形態１における省エネモードから通常モードへの復帰時における制御動作に係るフローチャートであり、通常モード復帰時（Ｓ１１）、まずＣＰＵ１は第１ＣＮＴ１５をＯＮさせて、第１ＦＥＴ１１をＯＮさせる（Ｓ１２）。その後、あらかじめ設定した時間が経過した後に（Ｓ１３）、第２ＣＮＴ１６をＯＮさせて、第２ＦＥＴ１２をＯＮさせる（Ｓ１４）。
【００２２】
図５は省エネモード／通常モード制御の実施形態２を説明する電源部に関する構成を示すブロック図であり、図１，図２にて説明した部材には同一符号を付して詳しい説明は省略する。
【００２３】
図５において、１７は、制御線ＣＮＴ０を介してＣＰＵ１からコントロールを受けて、第１ＣＮＴ１５あるいは第２ＣＮＴ１６のいずれかを選択的に使用する制御線変換回路、１８はＡＣ／ＤＣ変換回路、１９はＡＣ／ＤＣ変換制御回路である。
【００２４】
図６は実施形態２におけるモード制御動作に係るフローチャートであり、省エネモードへの移行時（Ｓ２１）には、まずＣＰＵ１はＣＮＴ０をＯＦＦさせる（Ｓ２２）。すると制御線変換回路１７では、図３で説明したタイミングで第１ＣＮＴ１５，第２ＣＮＴ１６をＯＦＦさせる（Ｓ２３〜Ｓ２５）。次に、省エネモードへの復帰時（Ｓ２６）には、ＣＰＵ１はＣＮＴ０をＯＮさせる（Ｓ２７）。これにより、制御線変換回路１７は、図４で説明したタイミングで第１ＣＮＴ１５，第２ＣＮＴ１６をＯＮさせる（Ｓ２８〜Ｓ３０）。
【００２５】
このように実施形態２では、制御線は１種類（ＣＮＴ０）で、２種（第１ＣＮＴ１５，第２ＣＮＴ１６）のタイミング制御が可能になる。
【００２６】
また、実施形態２において、制御線変換回路１７はロジック回路などを想定しているが、この回路の動作クロックを電源回路内のＡＣ／ＤＣ変換回路１８を制御するＡＣ／ＤＣ変換制御回路１９で発生している発振クロックを使用している。
【００２７】
なお、前記発振クロックは、低負荷出力時（省エネモードなど）には発振周波数を低下させたり、間欠発振させたりすることがある。本実施形態では、この発振クロックを使用することにより、制御線変換回路１７における消費電力を低下させ、よって、省エネモードにおける消費電力を低下させることができる。
【００２８】
すなわち、本実施形態において、省エネモードへの移行／通常モードへの復帰時には、低負荷出力時（省エネモードなど）にＡＣ／ＤＣ変換回路１８を制御するＡＣ／ＤＣ変換制御回路１９で発生している発振クロックが、発振周波数を低下させたり間欠発振させたりすると、ＡＣ／ＤＣ変換回路１８は急激な出力電流変化に対応できずに、第１ＦＥＴ１１，第２ＦＥＴ１２によるＯＮ／ＯＦＦによりＶＥ電源の低下を招くことになる。
【００２９】
したがって、本実施形態では、発振周波数を低下させたり、間欠発振している状態で急激な大電流を導通させることを防止するために、電源ＶＳ１，ＶＳ２のタイミング制御を行っている（小負荷であるＶＳ１がＯＮした状態で、大負荷であるＶＳ２のＯＮ／ＯＦＦ制御を行う）。
【００３０】
図７に前記実施形態における各モードの電源制御のタイミングチャートを示した。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、通常モードへの復帰時／省エネモードへの移行時、複数系統の通常回路用電源への電源供給回路を順序性を持たせてオン／オフすることにより、省エネモード駆動用電源の電圧低下を防止することができ、動作の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための画像形成装置の基本構成を示すブロック図
【図２】省エネモード／通常モード制御の実施形態１を説明する電源部に関する構成を示すブロック図
【図３】実施形態１における通常モードから省エネモードへの移行時における制御動作に係るフローチャート
【図４】実施形態１における省エネモードから通常モードへの復帰時における制御動作に係るフローチャート
【図５】省エネモード／通常モード制御の実施形態２を説明する電源部に関する構成を示すブロック図
【図６】実施形態２におけるモード制御動作に係るフローチャート
【図７】本実施形態における各モードの電源制御のタイミングチャート
【符号の説明】
１ ＣＰＵ（中央演算処理ユニット）
７ 電装制御部
８ 電源部
９ 省エネモード制御部
１０ 省エネモードＯＮ部
１１，１２ ＦＥＴ
１３，１４ 省エネモードＯＦＦ部
１５，１６ 制御線
１７ 制御線変換回路
１８ ＡＣ／ＤＣ変換回路
１９ ＡＣ／ＤＣ変換制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a device provided with an energy saving mode (hereinafter referred to as an energy saving mode) that enables operation by an energy saving mode power supply that turns off at least two normal circuit power supplies and reduces power consumption. .
[0002]
[Prior art]
Currently, many general electric devices are provided with a control function called an energy saving mode. In the energy saving mode, when the electric device is not in operation, control is performed so as to shift from the normal mode set to the normal operation state to suppress power consumption in each part constituting the device. In addition, the energy saving mode can be returned to the normal mode.
[0003]
In order to set the energy saving mode and the normal mode reliably and satisfactorily, various inventions have been made and implemented in the past (see Patent Documents 1 to 3).
[0004]
[Patent Document 1]
JP-A-8-254922 [Patent Document 2]
JP 2000-196789 A [Patent Document 3]
JP 2000-307779 A
[Problems to be solved by the invention]
By the way, in the case of an electric device having an energy saving mode that has been configured so that the power supply for the normal circuit is turned off and the operation by the power source for the energy saving mode is enabled, the energy saving mode is switched from the normal mode to the energy saving mode. Due to the current fluctuation that occurs at the time of returning from the normal mode to the normal mode, the power supply for driving in the energy saving mode drops.
[0006]
This is due to actual consumption current or inrush current due to electrolytic capacitors. Since the power supply for energy saving mode is often connected to a reset circuit, etc., the system can be reset when the voltage drops, or the voltage at the connected semiconductor components falls below the allowable range, ensuring operation. It may disappear.
[0007]
In addition, some power supply circuits have a configuration in which the oscillation clock of the AC (alternating current) / DC (direct current) conversion control circuit is lowered or intermittently oscillated at the time of low load output. A descent is more likely to occur.
[0008]
The present invention solves the above-mentioned conventional problems and provides an apparatus equipped with an energy saving mode that can prevent a voltage drop of the power supply for driving the energy saving mode due to a current fluctuation that occurs at the time of return or transition between the energy saving mode and the normal mode. The purpose is to do.
[0009]
[Means for Solving the Problems]
In order to achieve the above-mentioned object, the invention according to claim 1 is an apparatus having an energy saving mode in which at least two systems of normal circuit power supplies are turned off to enable operation by an energy saving mode power supply that reduces power consumption. The power supply circuit provided in each system of the normal circuit power supply that is turned off in the energy saving mode is provided with a control means for sequentially turning on when returning from the energy saving mode to the normal mode. Thus, by turning on the power supply circuit to the normal circuit power supply that is turned off in the energy saving mode in order, it is possible to prevent a voltage drop of the power supply for driving the energy saving mode.
[0010]
The invention according to claim 2 is turned off at the time of the energy saving mode in the equipment having the energy saving mode which enables the operation by the power source for the energy saving mode to reduce the power consumption by turning off at least two systems of the normal circuit power source. The power supply circuit provided in each system of the normal circuit power supply is provided with a control means for sequentially turning off the power supply circuit when shifting from the normal mode to the energy saving mode. With this configuration, the power supply circuit is turned off in the energy saving mode. By turning off the power supply circuit to the normal circuit power supply in order, it is possible to prevent a voltage drop of the power supply for driving in the energy saving mode.
[0011]
According to a third aspect of the present invention, in the device having the energy saving mode according to the first or second aspect, the control means generates at least two control lines from one control line and controls each power supply circuit. It is a circuit, and this configuration can simplify the control configuration.
[0012]
According to a fourth aspect of the present invention, in the device having the energy saving mode according to the third aspect, the control circuit operates based on the oscillation clock of the AC / DC conversion control circuit. Since the operation is performed based on the oscillation clock of the AC / DC conversion control circuit that can operate with an oscillation clock that lowers the frequency during loading or intermittently oscillates, power consumption during the energy saving mode can be reduced.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0014]
FIG. 1 is a block diagram showing a basic configuration of an image forming apparatus for explaining an embodiment of the present invention. Reference numeral 1 denotes a CPU (Central Processing Unit), and 2 and 3 store system programs or input data. ROM and RAM, which are memories, 4 is an image memory, 5 is an image processing unit, 6 is an external input / output operation unit operated by an operator, 7 is an electrical control unit that controls various electrical components, and 8 is a power source. An output power supply unit 9 is an energy saving mode control unit that performs various controls during the energy saving mode.
[0015]
In FIG. 1, this apparatus is fully controlled by a CPU 1. That is, the CPU 1 controls the entire apparatus by exchanging data between the ROM 2 and the RAM 3. In the image processing unit 5 in which an image processing program is stored, image processing is performed with the image memory 4 that stores image data.
[0016]
The electrical control unit 7 provides an interface for general mechanical control control of electrical components installed in the apparatus. The power supply unit 8 converts the AC input power into a DC power used inside the apparatus, and outputs various power supplies (normal circuit power supplies VS1 and VS2 or energy saving mode power supply VE described later). Further, the energy saving mode control unit 9 performs various controls during the energy saving mode. In this way, system control of the entire apparatus is performed.
[0017]
FIG. 2 is a block diagram showing a configuration related to the power supply unit for explaining the first embodiment of the energy saving mode / normal mode control. The energy saving mode power supply VE is supplied to the energy saving mode ON unit 10 of the energy saving mode control unit 9 and the CPU 1. Is done. However, the CPU 1 may be configured to operate with either the normal circuit power supply VS1 or VS2.
[0018]
The energy saving mode power supply VE is turned on / off by the first FET (field effect transistor) 11 and the second FET 12, and is designated as VS1 and VS2 as the first energy saving mode OFF portion 13 and the second energy saving mode OFF portion of the energy saving mode control portion 9. 14 and two systems. In this example, the respective current consumptions are set such that the first energy saving mode OFF section 13 <the second energy saving mode OFF section 14.
[0019]
Note that the first CNT 15 and the second CNT 16 indicate control lines, respectively.
[0020]
FIG. 3 is a flowchart relating to the control operation when shifting from the normal mode to the energy saving mode in the first embodiment. At the time of shifting to the energy saving mode (S1), the CPU 1 first turns off the second CNT 16 and turns off the second FET 12 ( S2). Thereafter, after a preset time has elapsed (S3), the first CNT 15 is turned off and the first FET 11 is turned off (S4).
[0021]
FIG. 4 is a flowchart relating to the control operation when returning from the energy saving mode to the normal mode in the first embodiment. When returning to the normal mode (S11), the CPU 1 first turns on the first CNT 15 and turns on the first FET 11 (S12). ). Thereafter, after a preset time has elapsed (S13), the second CNT 16 is turned on and the second FET 12 is turned on (S14).
[0022]
FIG. 5 is a block diagram showing a configuration related to the power supply unit for explaining the second embodiment of the energy saving mode / normal mode control. The members described in FIGS. .
[0023]
In FIG. 5, 17 is a control line conversion circuit that receives control from the CPU 1 via the control line CNT0 and selectively uses either the first CNT15 or the second CNT16, 18 is an AC / DC conversion circuit, 19 is AC / DC conversion control circuit.
[0024]
FIG. 6 is a flowchart relating to the mode control operation in the second embodiment. When shifting to the energy saving mode (S21), the CPU 1 first turns off CNT0 (S22). Then, the control line conversion circuit 17 turns off the first CNT 15 and the second CNT 16 at the timing described with reference to FIG. 3 (S23 to S25). Next, when returning to the energy saving mode (S26), the CPU 1 turns on CNT0 (S27). As a result, the control line conversion circuit 17 turns on the first CNT 15 and the second CNT 16 at the timing described in FIG. 4 (S28 to S30).
[0025]
Thus, in the second embodiment, one type of control line (CNT0) is used, and two types (first CNT15 and second CNT16) of timing control can be performed.
[0026]
In the second embodiment, the control line conversion circuit 17 is assumed to be a logic circuit or the like, but an AC / DC conversion control circuit 19 for controlling the AC / DC conversion circuit 18 in the power supply circuit is used as the operation clock of this circuit. The generated oscillation clock is used.
[0027]
The oscillation clock may reduce the oscillation frequency or intermittently oscillate at the time of low load output (energy saving mode or the like). In this embodiment, by using this oscillation clock, the power consumption in the control line conversion circuit 17 can be reduced, and thus the power consumption in the energy saving mode can be reduced.
[0028]
In other words, in the present embodiment, when shifting to the energy saving mode / returning to the normal mode, it is generated by the AC / DC conversion control circuit 19 that controls the AC / DC conversion circuit 18 at the time of low load output (such as the energy saving mode). If the oscillation clock decreases the oscillation frequency or intermittently oscillates, the AC / DC conversion circuit 18 cannot cope with a sudden change in output current, and the VE power supply is lowered by ON / OFF by the first FET 11 and the second FET 12. Will be invited.
[0029]
Therefore, in the present embodiment, timing control of the power sources VS1 and VS2 is performed (with a small load) in order to prevent a sudden large current from being conducted in a state where the oscillation frequency is lowered or intermittently oscillated. (When a certain VS1 is turned on, VS2 which is a heavy load is turned on / off).
[0030]
FIG. 7 shows a timing chart of power control in each mode in the embodiment.
[0031]
【The invention's effect】
As described above, according to the present invention, when returning to the normal mode / shifting to the energy saving mode, the power supply circuits to the power supplies for the plurality of normal circuits are turned on / off in order. As a result, it is possible to prevent a voltage drop of the power supply for driving in the energy saving mode, and to improve operation reliability.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a basic configuration of an image forming apparatus for explaining an embodiment of the present invention. FIG. 2 is a block diagram showing a configuration relating to a power supply unit for explaining Embodiment 1 of energy saving mode / normal mode control. FIG. 3 is a flowchart related to a control operation when shifting from the normal mode to the energy saving mode in the first embodiment. FIG. 4 is a flowchart related to a control operation when returning from the energy saving mode to the normal mode according to the first embodiment. FIG. 6 is a block diagram showing a configuration relating to a power supply unit for explaining a second embodiment of mode / normal mode control. FIG. 6 is a flowchart relating to mode control operation in the second embodiment. FIG. 7 is a timing chart of power control in each mode in the present embodiment. [Explanation of symbols]
1 CPU (Central Processing Unit)
7 Electrical control section 8 Power supply section 9 Energy saving mode control section 10 Energy saving mode ON section 11, 12 FET
13, 14 Energy saving mode OFF section 15, 16 Control line 17 Control line conversion circuit 18 AC / DC conversion circuit 19 AC / DC conversion control circuit
