JP2005019817A

JP2005019817A - Semiconductor device and its manufacturing method, circuit board and electronic apparatus

Info

Publication number: JP2005019817A
Application number: JP2003184576A
Authority: JP
Inventors: Shuichi Amamiya; 修一雨宮
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-06-27
Filing date: 2003-06-27
Publication date: 2005-01-20

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device in which coating can be eliminated from a part being connected electrically. <P>SOLUTION: A semiconductor chip 10 having an integrated circuit 12 and a plurality of electrodes 14 is fixed to a substrate 20 such that the electrode 14 faces the substrate 20. A wiring pattern 30 is formed on the side of the substrate 20 opposite to the semiconductor chip 10. When the wiring pattern 30 is formed, through holes 22 are formed in the substrate 20 in the regions corresponding to respective electrodes 14. The wiring pattern 30 is formed through the through hole 22 from above the electrode 14. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特表平１１−５０３５６５号公報
【０００４】
【発明の背景】
半導体チップの実装形態として、ワイヤボンディングによれば、ワイヤを被覆するために樹脂等でこれを封止することが必要であった。また、従来のフェースダウンボンディングによれば、配線基板の半導体チップが搭載される面に配線パターンが形成されていたので、配線パターンを被覆するソルダレジストが必要であった。
【０００５】
本発明の目的は、電気的な接続を図る部分の被覆を省略することができる半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、集積回路及び複数の電極が形成されてなる半導体チップを、基板に、前記電極が前記基板に対向するように取り付けること、及び、その後、
前記基板の、前記半導体チップとは反対側の面に、配線パターンを形成すること、
を含み、
前記配線パターンを形成するときに、前記基板には、それぞれの前記電極に対応する領域内に貫通穴が形成されており、
前記配線パターンを、前記貫通穴を通して、前記電極上から形成する。本発明によれば、貫通穴は電極に対応する領域内に形成されているので、基板に半導体チップが取り付けられると、貫通穴は半導体チップによって覆われて露出しない。したがって、配線パターンの貫通穴内の部分が、半導体チップが取り付けられる面からは露出しないので、配線パターンの被覆を省略することができる。なお、半導体チップとは反対側の面では、配線パターンは、電極として使用することができる。
（２）この半導体装置の製造方法は、
前記半導体チップを前記基板に取り付けた後であって、前記配線パターンを形成する前に、前記基板に前記貫通穴を形成することをさらに含んでもよい。
（３）この半導体装置の製造方法において、
導電性微粒子を含む分散液を吐出して前記配線パターンを形成してもよい。
（４）この半導体装置の製造方法において、
前記配線パターンを、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成してもよい。
（５）この半導体装置の製造方法において、
前記配線パターンを、複数の配線からなるように形成し、
隣同士の前記配線を、前記複数の電極よりもピッチが広くなる部分を有するように形成してもよい。
（６）この半導体装置の製造方法は、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
前記第１の配線パターンを形成した後に、前記第１の基板を、第２の配線パターンが形成された第２の基板に、前記第１及び第２の配線パターンがオーバーラップする部分を有するように取り付けることをさらに含んでもよい。
（７）この半導体装置の製造方法は、
前記配線パターンを形成した後に、前記基板を、リードを有するリードフレームに、前記配線パターンと前記リードがオーバーラップする部分を有するように取り付けることをさらに含んでもよい。
（８）本発明に係る半導体装置は、集積回路及び複数の電極が形成されてなる半導体チップと、
前記半導体チップが搭載され、それぞれの前記電極に対応する領域内に貫通穴が形成され、前記貫通穴を通して前記電極上から前記半導体チップとは反対側の面に配線パターンが形成されてなる基板と、
を有する。本発明によれば、貫通穴は電極に対応する領域内に形成されているので、基板に半導体チップが取り付けられると、貫通穴は半導体チップによって覆われて露出しない。したがって、配線パターンの貫通穴内の部分が、半導体チップが取り付けられる面からは露出しないので、配線パターンの被覆を省略することができる。なお、半導体チップとは反対側の面では、配線パターンは、電極として使用することができる。
（９）この半導体装置において、
前記配線パターンは、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成されていてもよい。
（１０）この半導体装置において、
前記配線パターンは、複数の配線からなり、
隣同士の前記配線は、前記複数の電極よりもピッチが広くなる部分を有してもよい。
（１１）この半導体装置は、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
第２の配線パターンが形成され、前記第１及び第２の配線パターンがオーバーラップする部分を有するように、前記第１の基板に取り付けられてなる第２の基板をさらに有してもよい。
（１２）この半導体装置は、
前記配線パターンに対向するように取り付けられてなるリードをさらに有してもよい。
（１３）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１４）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００８】
（第１の実施の形態）
図１〜図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【０００９】
本実施の形態では、半導体チップ１０を使用する。半導体チップ１０には、集積回路１２が形成されている。集積回路１２は、半導体チップ１０の表層部に作り込まれている。半導体チップ１０には、図３に拡大して示すように、複数の電極（又はパッド）１４が形成されている。電極１４は、半導体チップ１０の内部に電気的に接続されている。電極１４は、集積回路１２に電気的に接続された配線の一部（端部）であってもよい。複数の電極１４は、半導体チップ１０の表面の周縁部（端部）に形成されていてもよい。複数の電極１４は、半導体チップ１０の表面の四辺に沿って配列されていてもよいし、二辺に沿って配列されていてもよい。電極１４は、例えばＡｌで形成されている。電極１４は、集積回路１２が作り込まれた側の面上に形成されている。本実施の形態では、電極１４に熱や力を加えないことができ、その場合、電極１４を集積回路１２の上方に形成してもよい。
【００１０】
なお、電極１４が形成された面には、少なくとも１層からなるパッシベーション膜（図示せず）が形成されていてもよい。パッシベーション膜は電気的絶縁膜である。パッシベーション膜は、樹脂でない材料（例えばＳｉＯ_２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。パッシベーション膜には、電極１４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜は、電極１４の少なくとも中央部を避けて形成されている。電極１４の端部にパッシベーション膜が載っていてもよい。パッシベーション膜は、電極１４が形成された面の全周縁部を覆っていてもよい。
【００１１】
また、電極１４は、半導体チップ１０の表面（例えばパッシベーション膜の表面）から突出しないようになっていてもよい。例えば、電極１４は、バンプを有しない形状（例えば、パッドのみからなる形状）であってもよい。
【００１２】
本実施の形態では、基板２０を使用する。基板２０は、可撓性基板であってもよく、リジット基板であってもよい。基板２０は、有機系又は無機系のいずれの材料で形成されていてもよく、これらの複合構造からなるものであってもよい。基板２０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板２０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）あるいはＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）で使用されるテープを使用してもよい。また、無機系の材料から形成された基板２０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。基板２０は、半導体チップ１０よりも大きい。例えば、基板２０の中央部に半導体チップ１０を重ねたときに、半導体チップ１０を囲むように基板２０の端部（周縁部）が位置してもよい。基板２０は、光透過性を有していてもよい。
【００１３】
図１に示すように、半導体チップ１０を基板２０に貼り付ける。詳しくは、電極１４（又はそれが形成された面）が基板２０に対向するように、半導体チップ１０を基板２０に貼り付ける。貼り付けには、図示しない接着剤や粘着剤を使用してもよいし、基板２０を溶融させて、これを半導体チップ１０に密着させることで両者を貼り付けてもよい。半導体チップ１０と基板２０との界面は、少なくとも電極１４の周囲では、液密状態あるいは気密状態が維持される程度に密着していてもよい。
【００１４】
図２に示すように、半導体チップ１０が貼り付けられた基板２０には、貫通穴２２が形成されている。貫通穴２２は、電極１４に対応する領域に形成されている。すなわち、貫通穴２２から電極１４（その一部）が露出するようになっている。貫通穴２２は、半導体チップ１０が貼り付けられた後に基板２０に形成してもよい。その場合、基板２０の、電極１４に対向する領域に貫通穴２２を形成する。その形成には、エッチング（ウェットエッチング又はドライエッチング）を適用してもよいし、レーザ（ＹＡＧレーザ又はＣＯ_２レーザ）を使用してもよい。貫通穴２２は、半導体チップ１０を基板２０に貼り付ける前に、予め基板２０に形成しておいてもよい。その場合、貫通穴２２と電極１４を、両者がオーバーラップするように（例えば、電極１４の領域内に貫通穴２２が位置するように）位置合わせする。
【００１５】
次に、基板２０の、半導体チップ１０とは反対側の面に配線パターン３０（図５（Ａ）参照）を形成する。配線パターン３０を形成するときには、基板２０には貫通穴２２が形成されている。配線パターン３０は、貫通穴２２を通して電極１４上から形成する。
【００１６】
例えば、図３に示すように、インクジェット法やバブルジェット（登録商標）法等を適用して、導電性微粒子を含む分散液（例えば、金属インク）３２の吐出（例えば、その液滴の吐出）により配線パターン３０を形成してもよい。導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。導電性微粒子は、分散媒中に均一に分散していてもよい。分散媒は、乾燥しにくく再溶解性のあるものであってもよい。金の微粒子を含む分散液として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む分散液として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。なお、導電性微粒子を含む分散液３２の吐出の代わりに、マスク印刷やスクリーン印刷を適用してもよい。こうして、貫通穴２２内に、導電性微粒子を含む分散液３２を充填する。
【００１７】
図４に示すように、導電性微粒子を含む分散液３２を、基板２０上に設ける。こうして、図５（Ａ）に示すように、配線パターン３０を形成する。なお、図５（Ｂ）は、図５（Ａ）のＶＢ−ＶＢ線断面図である。なお、基板２０上に設けられた分散液３２から、分散媒を揮発させ、導電性微粒子（あるいは導電性微粒子及びコート材）を残してもよい。乾燥は、加熱せずに行ってもよいし、室温以上１００℃以下の温度で行ってもよい。または、例えば２００℃程度で分散液３２を加熱してもよい。これにより、導電性微粒子を被覆するコート材を分解してもよい。本実施の形態によれば、電極１４にバンプを形成する工程を省略することができる。
【００１８】
配線パターン３０は、複数の配線３４からなるように形成されている。隣同士の配線３４は、複数の電極１４よりもピッチが広くなる部分を有するように形成してもよい。例えば、隣り合って配置された一対の配線３４は、複数の電極１４に接続（接合）された第１の部分３６と、第１の部分３６から引き出された第２の部分（例えば端部）３８と、を有する。第２の部分３８は、基板２０の端部に配列されていてもよい。第１の部分３６は、複数の電極１４に対応した（あるいは複数の電極１４と同じ）ピッチで形成されている。第２の部分３８は、複数の電極１４よりもピッチが広くなるように形成されている。本実施の形態によれば、配線パターン３０が、ピッチ変換を行うように形成されているので、配線パターン３０の一部（第２の部分３８）と、他の配線との位置合わせを容易に行うことができる。
【００１９】
以上の工程により、半導体装置を製造することができる。半導体装置の詳細は、上述した内容から導き出すことができる。本実施の形態によれば、貫通穴２２は電極１４に対応する領域内に形成されているので、基板２０に半導体チップ１０が取り付けられると、貫通穴２２の一方の開口は半導体チップ１０によって覆われて露出しない。したがって、配線パターン３０の貫通穴２２内の部分が、半導体チップ１０が取り付けられる面からは露出しないので、配線パターン３０の被覆を省略することができる。なお、半導体チップ１０とは反対側の面では、配線パターン３０は、電極として使用することができる。
【００２０】
図６に示すように、さらに、配線パターン（第１の配線パターン）３０が形成された基板（第１の基板）２０を、第２の配線パターン４２が形成された第２の基板４０に取り付けてもよい。詳しくは、第１及び第２の配線パターン３２，４２がオーバーラップする部分を有するように、第１及び第２の基板３０，４０を取り付ける。上述したように、第１の配線パターン３０がピッチ変換されているので、第１及び第２の配線パターン３２，４２は、オーバーラップするように位置合わせしやすい。
【００２１】
第２の基板４０には、第１の基板２０の内容を適用してもよい。第２の配線パターン４２は、銅箔などの金属箔をエッチングして形成してもよいし、スパッタリングや蒸着等によって成膜して形成してもよい。第２の配線パターン４２は、第２の基板４０の一方の面にのみ形成してもよいし、両面に形成してもよい。第２の配線パターン４２が第２の基板４０の両面に形成される場合、両面の第２の配線パターン４２を、スルーホールを介して電気的に接続してもよい。第２の配線パターン４２は、図示しない複数のランドを含んでもよい。第２の配線パターン４２が形成された第２の基板４０は、ＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）用のテープであってもよいし、ＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）用のフィルムであってもよい。
【００２２】
第１及び第２の基板３０，４０は、接着剤４４によって接着してもよい。接着剤４４は、異方性導電材料（例えば異方性導電膜又は異方性導電ペースト）であってもよい。その場合、導電性粒子によって第１及び第２の配線パターン３２，４２の電気的接続を図ってもよい。接着剤４４は、絶縁性であってもよい。その場合、第１及び第２の配線パターン３２，４２を圧接させ、接着剤４４の収縮力で、第１及び第２の配線パターン３２，４２の圧接状態を保持してもよい。
【００２３】
図７に示すように、接着剤４４を、第１の基板２０からはみ出させ、第２の基板４０において第１の基板２０の周囲領域と、第１の基板２０の端面と、に至るように形成してもよい。こうすることで、第１及び第２の基板２０，４０の界面を、接着剤４４によって覆うことができ、水分の進入を防止することができる。あるいは、第１の基板２０の周囲に樹脂を設けて、第１及び第２の基板２０，４０の取り付け部を封止してもよい。以上の工程により、半導体装置１を製造することができる。半導体装置１の詳細は、上述した内容から導き出すことができる。
【００２４】
図８は、本発明の実施の形態に係る半導体装置の応用例を説明する図である。図８には、表示モジュールが示されている。表示モジュールは、表示パネル（液晶パネル又は有機エレクトロルミネセンスパネル等）５０を有し、これに、図７に示す半導体装置１が取り付けられ、電気的に接続されている。
【００２５】
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る半導体装置を示す図である。本実施の形態では、配線パターン６０が、半導体チップ１０の電極１４が形成された面とオーバーラップする領域（基板２０の領域）を通るように形成されてなる。製造方法では、そのように配線パターン６０を形成する。こうすることで、基板２０の表面を有効的に使用することができ、配線パターン６０を比較的自由に延設することができる。その他の内容について、本実施の形態には、第１の実施の形態で説明した内容を適用することができる。
【００２６】
（第３の実施の形態）
図１０は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１の実施の形態で説明したように、基板２０に配線パターン３０を形成した後に、基板２０をリードフレーム７０に取り付ける。リードフレーム７０は、リード（例えば、インナーリード及びアウターリード）７２を有しており、配線パターン３０とリード（例えばインナーリード）７２を電気的に接続する。例えば、配線パターン３０とリード７２がオーバーラップする部分を有するように、両者の電気的接続を図る。電気的接続は、金属接合を適用してもよい。これによれば、ワイヤボンディングを行わないので、半導体チップ１０に衝撃を加えないようになっている。その後、リードフレームを使用した半導体装置の製造方法で一般に行われる工程（例えば、樹脂封止工程、トリミング工程、フォーミング工程、メッキ工程等）を行う。製造方法について、その他の内容について、本実施の形態には、第１及び第２の実施の形態で説明した内容を適用することができる。
【００２７】
図１１は、本発明の第３の実施の形態に係る半導体装置を示す図である。本実施の形態では、配線パターン３０に対向するようにリード７２が取り付けられている。また、半導体チップ１０、基板２０、配線パターン３０及びリード７２の一部（インナーリード）は、樹脂部７４によって封止されている。半導体装置についても、その他の内容について、本実施の形態には、第１及び第２の実施の形態で説明した内容を適用することができる。
【００２８】
図１２には、図１１に示す半導体装置２が実装された回路基板１０００が示されている。本発明の実施の形態に係る半導体装置を有する電子機器として、図１３にはノート型パーソナルコンピュータ２０００、図１４には携帯電話３０００が示されている。
【００２９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５（Ａ）及び図５（Ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の応用例を説明する図である。
【図９】図９は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図１０】図１０は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１は、本発明の第３の実施の形態に係る半導体装置を示す図である。
【図１２】図１２は、本発明の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１３】図１３は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１…半導体装置２…半導体装置１０…半導体チップ１２…集積回路１４…電極２０…基板２２…貫通穴３０…配線パターン３２…分散液３４…配線３６…第１の部分３８…第２の部分４０…第２の基板４２…第２の配線パターン４４…接着剤６０…配線パターン７０…リードフレーム
７２…リード７４…樹脂部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a manufacturing method thereof, a circuit board, and an electronic device.
[0002]
[Prior art]
[0003]
[Patent Document 1]
Japanese National Patent Publication No. 11-503565 [0004]
BACKGROUND OF THE INVENTION
As a mounting form of a semiconductor chip, according to wire bonding, it is necessary to seal it with a resin or the like in order to cover the wire. In addition, according to the conventional face-down bonding, since the wiring pattern is formed on the surface of the wiring substrate on which the semiconductor chip is mounted, a solder resist that covers the wiring pattern is required.
[0005]
An object of the present invention is to provide a semiconductor device capable of omitting the covering of a portion to be electrically connected.
[0006]
[Means for Solving the Problems]
(1) In the method of manufacturing a semiconductor device according to the present invention, a semiconductor chip formed with an integrated circuit and a plurality of electrodes is attached to a substrate so that the electrodes face the substrate, and thereafter
Forming a wiring pattern on a surface of the substrate opposite to the semiconductor chip;
Including
When forming the wiring pattern, through holes are formed in the substrate in regions corresponding to the electrodes,
The wiring pattern is formed on the electrode through the through hole. According to the present invention, since the through hole is formed in the region corresponding to the electrode, when the semiconductor chip is attached to the substrate, the through hole is covered with the semiconductor chip and is not exposed. Accordingly, since the portion in the through hole of the wiring pattern is not exposed from the surface to which the semiconductor chip is attached, the covering of the wiring pattern can be omitted. Note that the wiring pattern can be used as an electrode on the surface opposite to the semiconductor chip.
(2) The manufacturing method of this semiconductor device is as follows:
The method may further include forming the through hole in the substrate after the semiconductor chip is attached to the substrate and before the wiring pattern is formed.
(3) In this method of manufacturing a semiconductor device,
The wiring pattern may be formed by discharging a dispersion liquid containing conductive fine particles.
(4) In this method of manufacturing a semiconductor device,
You may form the said wiring pattern so that it may pass through the area | region which overlaps with the surface in which the said electrode of the said semiconductor chip was formed.
(5) In this method of manufacturing a semiconductor device,
The wiring pattern is formed to include a plurality of wirings,
You may form the said adjacent wiring so that it may have a part where a pitch becomes wider than these electrodes.
(6) A manufacturing method of this semiconductor device is as follows:
The substrate is a first substrate, the wiring pattern is a first wiring pattern,
After forming the first wiring pattern, the first substrate has a portion where the first and second wiring patterns overlap with the second substrate on which the second wiring pattern is formed. It may further include attaching.
(7) A manufacturing method of this semiconductor device is as follows:
After forming the wiring pattern, the method may further include attaching the substrate to a lead frame having leads so as to have a portion where the wiring pattern and the leads overlap.
(8) A semiconductor device according to the present invention includes a semiconductor chip in which an integrated circuit and a plurality of electrodes are formed;
A substrate on which the semiconductor chip is mounted, a through hole is formed in a region corresponding to each of the electrodes, and a wiring pattern is formed on the surface opposite to the semiconductor chip from the electrode through the through hole; ,
Have According to the present invention, since the through hole is formed in the region corresponding to the electrode, when the semiconductor chip is attached to the substrate, the through hole is covered with the semiconductor chip and is not exposed. Accordingly, since the portion in the through hole of the wiring pattern is not exposed from the surface to which the semiconductor chip is attached, the covering of the wiring pattern can be omitted. Note that the wiring pattern can be used as an electrode on the surface opposite to the semiconductor chip.
(9) In this semiconductor device,
The wiring pattern may be formed so as to pass through a region overlapping the surface of the semiconductor chip on which the electrode is formed.
(10) In this semiconductor device,
The wiring pattern comprises a plurality of wirings,
The adjacent wirings may have a portion whose pitch is wider than that of the plurality of electrodes.
(11) This semiconductor device
The substrate is a first substrate, the wiring pattern is a first wiring pattern,
You may further have the 2nd board | substrate attached to the said 1st board | substrate so that it may have a part with which the 2nd wiring pattern is formed and the said 1st and 2nd wiring pattern overlaps.
(12) This semiconductor device
You may further have a lead attached so that it may oppose the said wiring pattern.
(13) A circuit board according to the present invention has the semiconductor device mounted thereon.
(14) An electronic apparatus according to the present invention includes the semiconductor device.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0008]
(First embodiment)
1 to 7 are views for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention.
[0009]
In the present embodiment, the semiconductor chip 10 is used. An integrated circuit 12 is formed on the semiconductor chip 10. The integrated circuit 12 is built in the surface layer portion of the semiconductor chip 10. A plurality of electrodes (or pads) 14 are formed on the semiconductor chip 10 as shown in an enlarged view in FIG. The electrode 14 is electrically connected to the inside of the semiconductor chip 10. The electrode 14 may be a part (end portion) of a wiring electrically connected to the integrated circuit 12. The plurality of electrodes 14 may be formed on the peripheral edge (end) of the surface of the semiconductor chip 10. The plurality of electrodes 14 may be arranged along four sides of the surface of the semiconductor chip 10 or may be arranged along two sides. The electrode 14 is made of, for example, Al. The electrode 14 is formed on the surface on the side where the integrated circuit 12 is formed. In the present embodiment, heat and force can be applied to the electrode 14, and in that case, the electrode 14 may be formed above the integrated circuit 12.
[0010]
Note that a passivation film (not shown) including at least one layer may be formed on the surface on which the electrode 14 is formed. The passivation film is an electrically insulating film. The passivation film may be formed only of a material that is not a resin (for example, SiO ₂ or SiN), and may further include a film made of a resin (for example, a polyimide resin) on the passivation film. In the passivation film, an opening exposing at least a part (for example, the central portion) of the electrode 14 is formed. That is, the passivation film is formed avoiding at least the central portion of the electrode 14. A passivation film may be placed on the end of the electrode 14. The passivation film may cover the entire periphery of the surface on which the electrode 14 is formed.
[0011]
Further, the electrode 14 may not protrude from the surface of the semiconductor chip 10 (for example, the surface of the passivation film). For example, the electrode 14 may have a shape having no bump (for example, a shape including only a pad).
[0012]
In the present embodiment, the substrate 20 is used. The substrate 20 may be a flexible substrate or a rigid substrate. The substrate 20 may be formed of any organic or inorganic material, or may be composed of a composite structure thereof. As the substrate 20, for example, a substrate or film made of polyethylene terephthalate (PET) may be used. Alternatively, a flexible substrate made of a polyimide resin may be used as the substrate 20. As the flexible substrate, a tape used in FPC (Flexible Printed Circuit), TAB (Tape Automated Bonding), or COF (Chip On Film) may be used. Examples of the substrate 20 formed from an inorganic material include a ceramic substrate and a glass substrate. An example of a composite structure of organic and inorganic materials is a glass epoxy substrate. The substrate 20 is larger than the semiconductor chip 10. For example, when the semiconductor chip 10 is stacked on the central portion of the substrate 20, the end portion (peripheral portion) of the substrate 20 may be positioned so as to surround the semiconductor chip 10. The substrate 20 may have light transparency.
[0013]
As shown in FIG. 1, the semiconductor chip 10 is attached to the substrate 20. Specifically, the semiconductor chip 10 is attached to the substrate 20 so that the electrode 14 (or the surface on which the electrode 14 is formed) faces the substrate 20. For bonding, an adhesive or a pressure-sensitive adhesive (not shown) may be used, or both may be bonded by melting the substrate 20 and bringing it into close contact with the semiconductor chip 10. The interface between the semiconductor chip 10 and the substrate 20 may be in close contact at least around the electrode 14 to such an extent that the liquid-tight state or the air-tight state is maintained.
[0014]
As shown in FIG. 2, a through hole 22 is formed in the substrate 20 to which the semiconductor chip 10 is attached. The through hole 22 is formed in a region corresponding to the electrode 14. That is, the electrode 14 (a part thereof) is exposed from the through hole 22. The through hole 22 may be formed in the substrate 20 after the semiconductor chip 10 is attached. In that case, a through hole 22 is formed in a region of the substrate 20 facing the electrode 14. For the formation thereof, etching (wet etching or dry etching) may be applied, or a laser (YAG laser or CO ₂ laser) may be used. The through hole 22 may be formed in the substrate 20 in advance before the semiconductor chip 10 is attached to the substrate 20. In that case, the through hole 22 and the electrode 14 are aligned so that they overlap (for example, the through hole 22 is located in the region of the electrode 14).
[0015]
Next, a wiring pattern 30 (see FIG. 5A) is formed on the surface of the substrate 20 opposite to the semiconductor chip 10. When the wiring pattern 30 is formed, a through hole 22 is formed in the substrate 20. The wiring pattern 30 is formed on the electrode 14 through the through hole 22.
[0016]
For example, as shown in FIG. 3, by applying an ink jet method, a bubble jet (registered trademark) method, or the like, discharge of a dispersion liquid (for example, metal ink) 32 containing conductive fine particles (for example, discharge of the droplet) The wiring pattern 30 may be formed by the above. The conductive fine particles may be formed of a material that is difficult to oxidize, such as gold or silver, and has low electric resistance. The conductive fine particles may be coated with a coating material in order to suppress the reaction. The conductive fine particles may be uniformly dispersed in the dispersion medium. The dispersion medium may be hard to dry and re-dissolvable. “Perfect Gold” from Vacuum Metallurgical Co., Ltd. may be used as a dispersion containing gold fine particles, and “Perfect Silver” from the same may be used as a dispersion containing silver fine particles. The fine particles are not particularly limited in size, and are particles that can be discharged together with the dispersion medium. Note that mask printing or screen printing may be applied instead of discharging the dispersion liquid 32 containing conductive fine particles. Thus, the dispersion liquid 32 containing conductive fine particles is filled into the through holes 22.
[0017]
As shown in FIG. 4, a dispersion liquid 32 containing conductive fine particles is provided on the substrate 20. In this way, a wiring pattern 30 is formed as shown in FIG. Note that FIG. 5B is a cross-sectional view taken along line VB-VB in FIG. Note that the dispersion medium may be volatilized from the dispersion liquid 32 provided on the substrate 20 to leave conductive fine particles (or conductive fine particles and a coating material). Drying may be performed without heating, or may be performed at a temperature of room temperature to 100 ° C. Or you may heat the dispersion liquid 32, for example at about 200 degreeC. Thereby, you may decompose | disassemble the coating material which coat | covers electroconductive fine particles. According to the present embodiment, the step of forming bumps on the electrode 14 can be omitted.
[0018]
The wiring pattern 30 is formed to include a plurality of wirings 34. The adjacent wirings 34 may be formed so as to have a portion whose pitch is wider than that of the plurality of electrodes 14. For example, the pair of wirings 34 arranged adjacent to each other includes a first portion 36 connected (joined) to the plurality of electrodes 14 and a second portion (for example, an end portion) drawn from the first portion 36. 38. The second portion 38 may be arranged at the end of the substrate 20. The first portions 36 are formed at a pitch corresponding to the plurality of electrodes 14 (or the same as the plurality of electrodes 14). The second portion 38 is formed to have a wider pitch than the plurality of electrodes 14. According to the present embodiment, since the wiring pattern 30 is formed so as to perform pitch conversion, it is easy to align a part of the wiring pattern 30 (second part 38) with other wirings. It can be carried out.
[0019]
Through the above steps, a semiconductor device can be manufactured. Details of the semiconductor device can be derived from the above-described contents. According to the present embodiment, since the through hole 22 is formed in the region corresponding to the electrode 14, when the semiconductor chip 10 is attached to the substrate 20, one opening of the through hole 22 is covered by the semiconductor chip 10. It will not be exposed. Therefore, since the part in the through hole 22 of the wiring pattern 30 is not exposed from the surface to which the semiconductor chip 10 is attached, the covering of the wiring pattern 30 can be omitted. Note that the wiring pattern 30 can be used as an electrode on the surface opposite to the semiconductor chip 10.
[0020]
Further, as shown in FIG. 6, the substrate (first substrate) 20 on which the wiring pattern (first wiring pattern) 30 is formed is attached to the second substrate 40 on which the second wiring pattern 42 is formed. May be. Specifically, the first and second substrates 30 and 40 are attached so that the first and second wiring patterns 32 and 42 have overlapping portions. As described above, since the pitch of the first wiring pattern 30 is converted, the first and second wiring patterns 32 and 42 are easily aligned so as to overlap.
[0021]
The contents of the first substrate 20 may be applied to the second substrate 40. The second wiring pattern 42 may be formed by etching a metal foil such as a copper foil, or may be formed by sputtering or vapor deposition. The second wiring pattern 42 may be formed only on one surface of the second substrate 40 or on both surfaces. When the second wiring pattern 42 is formed on both surfaces of the second substrate 40, the second wiring patterns 42 on both surfaces may be electrically connected through a through hole. The second wiring pattern 42 may include a plurality of lands that are not shown. The second substrate 40 on which the second wiring pattern 42 is formed may be a tape for TCP (Tape Carrier Package) or a film for COF (Chip On Film).
[0022]
The first and second substrates 30 and 40 may be bonded by an adhesive 44. The adhesive 44 may be an anisotropic conductive material (for example, an anisotropic conductive film or an anisotropic conductive paste). In that case, the first and second wiring patterns 32 and 42 may be electrically connected by conductive particles. The adhesive 44 may be insulative. In that case, the first and second wiring patterns 32 and 42 may be brought into pressure contact with each other, and the pressure contact state of the first and second wiring patterns 32 and 42 may be maintained by the contraction force of the adhesive 44.
[0023]
As shown in FIG. 7, the adhesive 44 protrudes from the first substrate 20, and reaches the peripheral region of the first substrate 20 and the end surface of the first substrate 20 in the second substrate 40. It may be formed. By doing so, the interface between the first and second substrates 20 and 40 can be covered with the adhesive 44, and moisture can be prevented from entering. Alternatively, a resin may be provided around the first substrate 20 to seal the attachment portions of the first and second substrates 20 and 40. The semiconductor device 1 can be manufactured through the above steps. Details of the semiconductor device 1 can be derived from the above-described contents.
[0024]
FIG. 8 is a diagram for explaining an application example of the semiconductor device according to the embodiment of the present invention. FIG. 8 shows the display module. The display module includes a display panel (liquid crystal panel or organic electroluminescence panel) 50, to which the semiconductor device 1 shown in FIG. 7 is attached and electrically connected.
[0025]
(Second Embodiment)
FIG. 9 is a diagram showing a semiconductor device according to the second embodiment of the present invention. In the present embodiment, the wiring pattern 60 is formed so as to pass through a region (region of the substrate 20) that overlaps the surface of the semiconductor chip 10 on which the electrodes 14 are formed. In the manufacturing method, the wiring pattern 60 is formed as such. By doing so, the surface of the substrate 20 can be used effectively, and the wiring pattern 60 can be extended relatively freely. Regarding the other contents, the contents described in the first embodiment can be applied to the present embodiment.
[0026]
(Third embodiment)
FIG. 10 illustrates a method for manufacturing a semiconductor device according to the third embodiment of the present invention. In the present embodiment, as described in the first embodiment, after the wiring pattern 30 is formed on the substrate 20, the substrate 20 is attached to the lead frame 70. The lead frame 70 has leads (for example, inner leads and outer leads) 72 and electrically connects the wiring pattern 30 and the leads (for example, inner leads) 72. For example, electrical connection between the wiring pattern 30 and the lead 72 is made so as to have an overlapping portion. The electrical connection may apply a metal joint. According to this, since wire bonding is not performed, an impact is not applied to the semiconductor chip 10. Thereafter, processes (for example, a resin sealing process, a trimming process, a forming process, a plating process, etc.) that are generally performed in a semiconductor device manufacturing method using a lead frame are performed. Regarding the other contents of the manufacturing method, the contents described in the first and second embodiments can be applied to the present embodiment.
[0027]
FIG. 11 is a diagram showing a semiconductor device according to the third embodiment of the present invention. In the present embodiment, leads 72 are attached so as to face the wiring pattern 30. Further, the semiconductor chip 10, the substrate 20, the wiring pattern 30, and part of the leads 72 (inner leads) are sealed with a resin portion 74. For the semiconductor device, the contents described in the first and second embodiments can be applied to the present embodiment for other contents.
[0028]
FIG. 12 shows a circuit board 1000 on which the semiconductor device 2 shown in FIG. 11 is mounted. As an electronic device having a semiconductor device according to an embodiment of the present invention, FIG. 13 shows a notebook personal computer 2000, and FIG.
[0029]
The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment of the invention.
FIG. 2 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 3 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 4 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
5A and 5B are diagrams for explaining a method for manufacturing a semiconductor device according to the first embodiment of the present invention. FIG.
FIG. 6 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 7 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 8 is a diagram illustrating an application example of a semiconductor device according to an embodiment of the present invention.
FIG. 9 is a diagram showing a semiconductor device according to a second embodiment of the present invention.
FIG. 10 is a diagram for explaining the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
FIG. 11 is a diagram illustrating a semiconductor device according to a third embodiment of the present invention.
FIG. 12 is a diagram showing a circuit board on which a semiconductor device according to an embodiment of the present invention is mounted.
FIG. 13 is a diagram illustrating an electronic apparatus including the semiconductor device according to the present embodiment.
FIG. 14 is a diagram illustrating an electronic apparatus including the semiconductor device according to the present embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device 2 ... Semiconductor device 10 ... Semiconductor chip 12 ... Integrated circuit 14 ... Electrode 20 ... Substrate 22 ... Through-hole 30 ... Wiring pattern 32 ... Dispersion liquid 34 ... Wiring 36 ... 1st part 38 ... 2nd part 40 ... Second substrate 42 ... Second wiring pattern 44 ... Adhesive 60 ... Wiring pattern 70 ... Lead frame 72 ... Lead 74 ... Resin part

Claims

集積回路及び複数の電極が形成されてなる半導体チップを、基板に、前記電極が前記基板に対向するように取り付けること、及び、その後、
前記基板の、前記半導体チップとは反対側の面に、配線パターンを形成すること、
を含み、
前記配線パターンを形成するときに、前記基板には、それぞれの前記電極に対応する領域内に貫通穴が形成されており、
前記配線パターンを、前記貫通穴を通して、前記電極上から形成する半導体装置の製造方法。Attaching an integrated circuit and a semiconductor chip formed with a plurality of electrodes to a substrate such that the electrodes face the substrate; and thereafter
Forming a wiring pattern on a surface of the substrate opposite to the semiconductor chip;
Including
When forming the wiring pattern, through holes are formed in the substrate in regions corresponding to the electrodes,
A method of manufacturing a semiconductor device, wherein the wiring pattern is formed from above the electrode through the through hole.

請求項１記載の半導体装置の製造方法において、
前記半導体チップを前記基板に取り付けた後であって、前記配線パターンを形成する前に、前記基板に前記貫通穴を形成することをさらに含む半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, further comprising forming the through hole in the substrate after the semiconductor chip is attached to the substrate and before forming the wiring pattern.

請求項１又は請求項２記載の半導体装置の製造方法において、
導電性微粒子を含む分散液を吐出して前記配線パターンを形成する半導体装置の製造方法。In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
A method for manufacturing a semiconductor device, wherein the wiring pattern is formed by discharging a dispersion liquid containing conductive fine particles.

請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記配線パターンを、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成する半導体装置の製造方法。In the manufacturing method of the semiconductor device in any one of Claims 1-3,
A method of manufacturing a semiconductor device, wherein the wiring pattern is formed so as to pass through a region overlapping with a surface of the semiconductor chip on which the electrode is formed.

請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記配線パターンを、複数の配線からなるように形成し、
隣同士の前記配線を、前記複数の電極よりもピッチが広くなる部分を有するように形成する半導体装置の製造方法。In the manufacturing method of the semiconductor device in any one of Claims 1-4,
The wiring pattern is formed to include a plurality of wirings,
A method for manufacturing a semiconductor device, wherein the adjacent wirings are formed so as to have a portion whose pitch is wider than that of the plurality of electrodes.

請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
前記第１の配線パターンを形成した後に、前記第１の基板を、第２の配線パターンが形成された第２の基板に、前記第１及び第２の配線パターンがオーバーラップする部分を有するように取り付けることをさらに含む半導体装置の製造方法。In the manufacturing method of the semiconductor device in any one of Claims 1-5,
The substrate is a first substrate, the wiring pattern is a first wiring pattern,
After forming the first wiring pattern, the first substrate has a portion where the first and second wiring patterns overlap with the second substrate on which the second wiring pattern is formed. A method of manufacturing a semiconductor device, further comprising attaching to the semiconductor device.

請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記配線パターンを形成した後に、前記基板を、リードを有するリードフレームに、前記配線パターンと前記リードがオーバーラップする部分を有するように取り付けることをさらに含む半導体装置の製造方法。In the manufacturing method of the semiconductor device in any one of Claims 1-5,
A method of manufacturing a semiconductor device, further comprising: after forming the wiring pattern, attaching the substrate to a lead frame having leads so that the wiring pattern and the leads overlap each other.

集積回路及び複数の電極が形成されてなる半導体チップと、
前記半導体チップが搭載され、それぞれの前記電極に対応する領域内に貫通穴が形成され、前記貫通穴を通して前記電極上から前記半導体チップとは反対側の面に配線パターンが形成されてなる基板と、
を有する半導体装置。A semiconductor chip formed with an integrated circuit and a plurality of electrodes;
A substrate on which the semiconductor chip is mounted, a through hole is formed in a region corresponding to each of the electrodes, and a wiring pattern is formed on the surface opposite to the semiconductor chip from the electrode through the through hole; ,
A semiconductor device.

請求項８記載の半導体装置において、
前記配線パターンは、前記半導体チップの前記電極が形成された面とオーバーラップする領域を通るように形成されてなる半導体装置。The semiconductor device according to claim 8.
The said wiring pattern is a semiconductor device formed so that it may pass through the area | region which overlaps with the surface in which the said electrode of the said semiconductor chip was formed.

請求項８又は請求項９記載の半導体装置において、
前記配線パターンは、複数の配線からなり、
隣同士の前記配線は、前記複数の電極よりもピッチが広くなる部分を有する半導体装置。The semiconductor device according to claim 8 or 9,
The wiring pattern comprises a plurality of wirings,
The adjacent wiring includes a semiconductor device having a portion whose pitch is wider than that of the plurality of electrodes.

請求項８から請求項１０のいずれかに記載の半導体装置において、
前記基板を第１の基板とし、前記配線パターンを第１の配線パターンとして、
第２の配線パターンが形成され、前記第１及び第２の配線パターンがオーバーラップする部分を有するように、前記第１の基板に取り付けられてなる第２の基板をさらに有する半導体装置。The semiconductor device according to any one of claims 8 to 10,
The substrate is a first substrate, the wiring pattern is a first wiring pattern,
A semiconductor device further comprising a second substrate attached to the first substrate so that a second wiring pattern is formed and the first and second wiring patterns have overlapping portions.

請求項８から請求項１０のいずれかに記載の半導体装置において、
前記配線パターンに対向するように取り付けられてなるリードをさらに有する半導体装置。The semiconductor device according to any one of claims 8 to 10,
A semiconductor device further comprising a lead attached so as to face the wiring pattern.

請求項８から請求項１２のいずれかに記載の半導体装置が実装されてなる回路基板。A circuit board on which the semiconductor device according to claim 8 is mounted.

請求項８から請求項１２のいずれかに記載の半導体装置を有する電子機器。An electronic apparatus comprising the semiconductor device according to claim 8.