JP2005006386A - スイッチング電源制御用半導体装置 - Google Patents
スイッチング電源制御用半導体装置 Download PDFInfo
- Publication number
- JP2005006386A JP2005006386A JP2003165820A JP2003165820A JP2005006386A JP 2005006386 A JP2005006386 A JP 2005006386A JP 2003165820 A JP2003165820 A JP 2003165820A JP 2003165820 A JP2003165820 A JP 2003165820A JP 2005006386 A JP2005006386 A JP 2005006386A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- output
- switching element
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】軽負荷時の電力損失を低減することができるスイッチング電源制御用半導体装置を提供する。
【解決手段】制御回路の電源電圧ＶＣＣとあらかじめ設定された基準電圧Ｖｂ１との差である誤差電圧信号ＶＥＡＯと、スイッチング素子１を流れる電流信号とを比較し、誤差電圧信号ＶＥＡＯが軽負荷検出下限電圧ＶＲ１よりも小さくなったときに、スイッチング素子１のスイッチング動作を停止させ、誤差電圧信号ＶＥＡＯが軽負荷検出上限電圧ＶＲ２よりも大きくなったときにスイッチング素子１のスイッチング動作を再開させるように制御する。スイッチング素子１のスイッチング動作停止時にスイッチング電源制御用半導体装置の所定の回路における動作電源電流を抑制することにより、軽負荷停止期間の回路消費電流を小さく抑えて、軽負荷時の電力損失を低減することができる。
【選択図】 図１
【解決手段】制御回路の電源電圧ＶＣＣとあらかじめ設定された基準電圧Ｖｂ１との差である誤差電圧信号ＶＥＡＯと、スイッチング素子１を流れる電流信号とを比較し、誤差電圧信号ＶＥＡＯが軽負荷検出下限電圧ＶＲ１よりも小さくなったときに、スイッチング素子１のスイッチング動作を停止させ、誤差電圧信号ＶＥＡＯが軽負荷検出上限電圧ＶＲ２よりも大きくなったときにスイッチング素子１のスイッチング動作を再開させるように制御する。スイッチング素子１のスイッチング動作停止時にスイッチング電源制御用半導体装置の所定の回路における動作電源電流を抑制することにより、軽負荷停止期間の回路消費電流を小さく抑えて、軽負荷時の電力損失を低減することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源制御用半導体装置に関し、特に、軽負荷時における消費電力の削減を実現することができるスイッチング電源制御用半導体装置に関する。
【０００２】
【従来の技術】
従来のスイッチング電源制御用半導体装置について図７，図８，図９を用いて説明する。
【０００３】
図７は従来のスイッチング電源制御用半導体装置の構成を示す回路図、図８は従来のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図、図９は従来のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャートである。
【０００４】
図７において、半導体装置３３では、パワーＭＯＳＦＥＴなどのスイッチング素子１とスイッチング素子１のスイッチング制御を行うための回路がワンチップに集積化されており、スイッチング素子１の高電圧端子（ＤＲＡＩＮ端子）とＧＮＤ端子（ＳＯＵＲＣＥ端子）および制御信号を入力するための制御端子（ＣＯＮＴＲＯＬ端子）の３端子で構成されている。
【０００５】
２は誤差増幅器で、半導体装置３３の電源電圧ＶＣＣがマイナス入力として与えられ、この誤差増幅器２のプラス入力端子には、予め設定された所定の基準電圧Ｖｂ１が与えられており、誤差増幅器２は、入力される電源電圧ＶＣＣと基準電圧Ｖｂ１とを比較して、電源電圧ＶＣＣが基準電圧Ｖｂ１を下回った場合に、誤差電圧信号ＶＥＡＯが、ドレイン電流検出用比較器４および軽負荷検出用比較器１２のプラス入力となるように出力される。
【０００６】
ドレイン電流検出用比較器４のマイナス入力には、スイッチング素子１のドレインに接続されたドレイン電流検出回路３から出力される検出電圧ＶＣＬが与えられている。ドレイン電流検出回路３は、スイッチング素子１に流れる電流を検出し、検出した電流を電圧信号に変換して、検出電圧ＶＣＬとして出力する。
【０００７】
ドレイン電流検出用比較器４は、スイッチング素子１に流れる電流の検出信号ＶＣＬと誤差電圧信号ＶＥＡＯとを比較して、両者の信号が等しくなったときに、出力信号をＲＳフリップフロップ回路１４のリセット端子へ出力する。
【０００８】
誤差増幅器２から出力される誤差電圧信号ＶＥＡＯは、過電流保護回路５によって、その誤差電圧信号ＶＥＡＯの最大値を固定されるようになっており、この過電流保護回路５によって、スイッチング素子１に過電流が流れることを防止している。
【０００９】
発振器６は、スイッチング素子１のスイッチング周波数を決定するためのクロック信号８と、スイッチング素子１の最大デューティーサイクルを決定するための最大デューティーサイクル信号９とをそれぞれ出力する。
【００１０】
また、誤差増幅器２の出力が与えられる軽負荷検出回路２０が設けられており、この軽負荷検出回路２０には、軽負荷検出用比較器１２が設けられている。軽負荷検出用比較器１２のプラス入力としては、誤差増幅器２から出力される出力電圧ＶＥＡＯが与えられており、マイナス入力としては、基準電圧源１１から出力される基準電圧ＶＲが与えられている。軽負荷検出用比較器１２は、入力される出力電圧ＶＥＡＯと基準電圧ＶＲとを比較して、出力電圧ＶＥＡＯが基準電圧ＶＲを上回った場合に、ＡＮＤ回路１３に所定の信号を出力するようになっている。
【００１１】
また、軽負荷検出用比較器１２の出力は、基準電圧源１１にも与えられており、基準電圧源１１は、軽負荷検出用比較器１２の出力信号を受けて出力電圧ＶＲが変化するようになっている。
【００１２】
スイッチング素子１のドレイン端子には、半導体装置３３の電源電流を供給するための内部回路電流供給回路１６が接続されている。内部回路電流供給回路１６は、半導体装置３３の起動および停止を制御する起動／停止回路１０によって、電源投入時などの電源電圧ＶＣＣが起動電圧よりも低いときにのみ動作するようになっている。起動／停止回路１０の出力は、ＮＡＮＤ回路１８に入力されている。
【００１３】
過熱保護回路１７は、半導体装置３３のチップ温度が設定値以上に上昇した場合に、スイッチング素子１の発振を停止させるための回路であり、過熱保護回路１７の出力は、ＮＡＮＤ回路１８に入力されている。
【００１４】
ＡＮＤ回路１３には、発振器６から出力されるクロック信号８が他の入力として与えられており、ＡＮＤ回路１３の出力が、ＲＳフリップフロップ回路１４のセット端子に与えられている。ＲＳフリップフロップ回路１４の出力は、ＮＡＮＤ回路１８へ出力されている。従って、ＮＡＮＤ回路１８には、ＲＳフリップフロップ回路１４の出力信号と、発振器６から出力されるスイッチング素子１の最大デューティーサイクル信号９と、起動／停止回路１０からの出力信号と、過熱保護回路１７の出力とが、それぞれ入力されている。そして、ＮＡＮＤ回路１８の出力が、スイッチング素子１のスイッチング制御信号として、ドライブ回路１９を介してスイッチング素子１に与えられている。スイッチング素子１は、ドライブ回路１９から出力されるスイッチング制御信号によってスイッチング制御される。
【００１５】
図８において、このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器２２により整流されて入力コンデンサ２３にて平滑化されることにより、直流電圧ＶＩＮとされて、電力変換用トランス２４に与えられている。電力変換用のトランス２４は、一次巻線２４ａ、補助巻線２４ｂおよび、二次巻線２４ｃとを有しており、直流電圧ＶＩＮが一次巻線２４ａに与えられる。
【００１６】
トランス２４の一次巻線２４ａに与えられた直流電力は、半導体装置３３内に設けられたスイッチング素子１によりスイッチングされる。そして、そのスイッチング素子１のスイッチング動作によって、トランス２４の二次巻線２４ｃに電流が取り出される。二次巻線２４ｃに取り出された電流は、二次巻線２４ｃに接続されたダイオード２７およびコンデンサ２８により、整流および平滑化され、出力電圧ＶＯの直流電力として負荷２９へ供給される。
【００１７】
トランス２４の補助巻線２４ｂにも、一次巻線２４ａから出力される直流電力が与えられている。補助巻線２４ｂから出力される直流電流は、補助電源部であるダイオード２５およびコンデンサ２６により整流および平滑化されて補助電源電圧ＶＣＣとして出力される。そして、補助電源部から出力される補助電源電圧ＶＣＣが、半導体装置３３の制御端子（ＣＯＮＴＲＯＬ端子）に入力され、半導体装置３３の電源電圧として用いられている。この補助電源電圧ＶＣＣは、トランス２４の二次巻線２４ｃから負荷２９に供給される出力電圧ＶＯと比例する電圧であり、出力電圧ＶＯを安定化させるための帰還信号としても用いられている。
【００１８】
このように構成されたスイッチング電源装置の動作を以下に説明する。
整流器２２に商用電源からの交流電流が入力されると、入力された交流電流が整流器２２とコンデンサ２３とにより、整流および平滑化されて、直流電圧ＶＩＮに変換される。この直流電圧ＶＩＮがトランス２４の一次巻線２４ａに印加される。また、直流電圧ＶＩＮは、補助電源電圧ＶＣＣが半導体装置３３内の起動停止回路１０で設定された起動電圧に達するまでの間は、半導体装置３３内の起動／停止回路１０によって起動された内部回路電流供給回路１６を介しＤＲＡＩＮ端子より入力される電流で、補助電源電圧ＶＣＣ用のコンデンサ２６を充電する。
【００１９】
その後、補助電源電圧ＶＣＣが半導体装置３３内の起動停止回路１０で設定された起動電圧に達すると内部回路が起動し、スイッチング素子１によるスイッチング動作の制御が開始されると共に、起動／停止回路１０によって、内部回路電流供給回路１６が停止される。このような動作により、通常動作時における半導体装置３３の消費電力が低く抑えられている。
【００２０】
半導体装置３３は、負荷２９に対する出力電圧ＶＯが、所定の電圧にて安定化するように、補助電源電圧ＶＣＣに基づいて、スイッチング素子１によるスイッチング動作を制御している。負荷２９に対する出力電圧ＶＯと、補助電源電圧ＶＣＣとは、トランス２４の補助巻線２４ｂと二次巻線２４ｃの巻数比に比例した電圧になっている。
【００２１】
すなわち、図９のタイミングチャートに示すように、負荷２９への電流供給が小さくなると（図９（ａ））、出力電圧Ｖｏが若干上昇して（図９（ｂ））、補助電源電圧Ｖｃｃが上昇して（図９（ｃ））、誤差増幅器２の出力電圧ＶＥＡＯが低下するが（図９（ｄ））、この誤差増幅器２の出力電圧ＶＥＡＯとスイッチング素子１を流れる電流検出電圧ＶＣＬが等しくなると、ドレイン電流検出用比較器４から、ＲＳフリップフロップ回路１４のリセット端子へリセット信号が出力される。これにより、ＮＡＮＤ回路１８からは、スイッチング素子１をオフにする信号が出力される。その結果、スイッチング素子１は、スイッチング制御において、オン時間が短くなり、スイッチング素子１を流れる電流ＩＤが低下する（図９（ｈ））。
【００２２】
このように、半導体装置３３は、負荷２９に供給される電流に応じて、スイッチング素子１に流れる電流の大きさが制御される電流モード制御方式になっている。
【００２３】
誤差増幅器２の出力電圧ＶＥＡＯと、基準電圧源１１の出力電圧ＶＲとを比較する。基準電圧源１１の出力電圧ＶＲは、当初、軽負荷検出下限電圧ＶＲ１となっている（図９（ｆ））。負荷２９への電流供給がさらに小さくなる待機時の場合等においては（図９（ａ））、出力電圧Ｖｏがさらに上昇して（図９（ｂ））、補助電源電圧ＶＣＣが上昇して（図９（ｃ））、誤差増幅器２の出力電圧ＶＥＡＯが低下する（図９（ｄ））。そして、誤差増幅器２の出力電圧ＶＥＡＯが軽負荷検出下限電圧ＶＲ１よりも小さくなると、軽負荷検出状態となり、軽負荷検出用比較器１２の出力電圧Ｖｏｎ＿ｏｆｆはローレベルになる（図９（ｅ））。これにより、ＡＮＤ回路１３の出力はローレベルになり、発振器６からのクロック信号８が無効となるため、スイッチング素子１のスイッチング動作が停止する。このとき同時に、軽負荷検出用比較器１２の出力を受けて、基準電圧源１１の出力電圧ＶＲは、軽負荷検出下限電圧ＶＲ１から軽負荷検出上限電圧ＶＲ２へ変更される（図９（ｆ））。
【００２４】
スイッチング素子１によるスイッチング動作が停止して、スイッチング素子１がオフ状態になると、スイッチング素子１には電流が流れない状態になる（図９（ｈ））。これにより、トランス２４の一次巻線２４ａを介した二次巻線２４ｃへの電力供給が行われなくなるため、負荷２９への電力供給はコンデンサ２８からのみとなり、出力電圧Ｖｏは徐々に低下する。これにより、誤差増幅器２の出力電圧ＶＥＡＯが徐々に上昇するが、基準電圧源１１の出力電圧は、軽負荷検出下限電圧ＶＲ１よりも高い軽負荷検出上限電圧ＶＲ２になっているため、図９に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。そして、さらに出力電圧Ｖｏが低下して、誤差増幅器２の出力電圧ＶＥＡＯが軽負荷検出上限電圧ＶＲ２を越えたときには、比較器１２の出力はハイレベルとなり、発振器６からのクロック信号８が有効となるため、スイッチング素子１のオンオフ動作が再開される。
【００２５】
このとき、同時に、基準電圧源１１の出力電圧ＶＲは、軽負荷検出上限電圧ＶＲ２から軽負荷検出下限電圧ＶＲ１へ変更される。
スイッチング素子１によるスイッチング動作が再開されると、スイッチング素子１に流れる電流は、軽負荷検出時の電流値よりも大きくなっているため、負荷２９への電力供給は過剰となり、再び出力電圧Ｖｏが上昇し、誤差増幅器２の出力電圧ＶＥＡＯが低下する。そして再び軽負荷検出されると、スイッチング素子１のオンオフの繰り返しによるスイッチング動作が停止する。
【００２６】
このように、基準電圧源１１からの出力電圧ＶＲが、軽負荷検出することによって、軽負荷検出下限値ＶＲ１から軽負荷検出上限値ＶＲ２へと変化するため、軽負荷を検出している間は、スイッチング素子１のオンオフ動作を繰り返すスイッチング制御は、停止と再開とが繰り返されるといった間欠発振状態となる。
このような間欠発振状態は、負荷２９への電流供給が小さいときにのみ行われ、また、この時の誤差増幅器２の出力電圧ＶＥＡＯは一定以下の低い電圧値となっているため、ドレイン電流検出回路３、および、ドレイン電流検出用比較器４によって、スイッチング素子１に流れる電流値は、一定以下の低い電流値に制御される。従って、軽負荷時の間欠発振状態になっている期間のスイッチング素子１に流れる電流値が、一定以下の低い電流値に制御されるため、間欠発振の周波数が可聴周波数帯域になっても、トランス音を抑制することができ、間欠発振の周波数を可聴周波数以下に低くすることができる。
出力電圧Ｖｏは、この間欠発振の軽負荷停止期間中に低下するが、この低下の度合いは負荷２９の電流と電源回路での電力ロスに依存する。負荷２９での消費電力に対して電源回路での電力ロスが小さい場合においては、負荷２９の電流が小さくなるほど出力電圧Ｖｏの低下が緩やかになり、間欠発振の停止期間は負荷２９の電流が小さいほど長くなり、軽負荷になるほどスイッチング素子１のスイッチング動作が減少することになる。
【００２７】
しかし、半導体装置３３のトータル回路消費電流ＩＣＣは、負荷２９の電流に依存せず一定のため（図９（ｇ））、無負荷状態に近づくほど、つまり、負荷２９への電流供給が小さくなればなるほど、一次側の半導体装置３３の内部回路電流による電力損失が無視できなくなってくる。
【００２８】
【特許文献１】
特開２００１−２２４１６９号公報
【００２９】
【発明が解決しようとする課題】
従来のスイッチング電源制御用半導体装置の構成では、軽負荷時での軽負荷停止期間においては、スイッチング素子のスイッチング動作を停止させることで、スイッチング動作を間引くことによって軽負荷時の電力ロスを低減していた。
【００３０】
しかしながら、近年、携帯電話の充電器等において、待機電力のより一層の低減が求められており、トータルの電力ロスの低減はスイッチングの停止期間を設けることでの電力削減に止まらず、軽負荷時の電力損失のより一層の低減を求めるという課題があった。
【００３１】
本発明の目的は、これらの課題を達成するものであり、軽負荷時の電力損失を、従来よりさらに低減することができるスイッチング電源制御用半導体装置を提供することにある。
【００３２】
【課題を解決するための手段】
本発明の請求項１に記載のスイッチング電源制御用半導体装置は、入力電力からトランスを介して出力電力を生成するスイッチング電源の出力を、前記トランスの補助巻線を介して生成される直流電力によって制御するスイッチング電源制御用半導体装置であって、前記トランスの一次巻線に接続されたスイッチング素子と、複数の構成要素により構成されて前記直流電力により前記スイッチング電源制御用半導体装置内部の電源電圧に基づいて、前記スイッチング素子の制御信号を発生する制御信号発生回路と、前記電源電圧と、あらかじめ設定された基準電圧との誤差電圧信号を生成する誤差増幅器と、前記電源電圧が上昇し、前記誤差増幅器の出力電圧が、第一の基準電圧よりも低くなったときには、前記スイッチング素子のスイッチング動作を停止させ、前記電源電圧が低下し、前記誤差増幅器の出力電圧が、第二の基準電圧よりも高くなったときには、前記スイッチング素子のスイッチング動作を再開させる軽負荷検出回路と、前記軽負荷検出回路の出力を受けて、前記スイッチング素子のスイッチング動作，停止に係らず一定の電流を出力する第一の出力電流および、前記スイッチング素子のスイッチング動作時には前記一定の電流を出力し前記スイッチング素子のスイッチング動作が停止している時には前記一定の電流より低い電流である１または２以上の第二の出力電流を出力する基準定電流変換回路とを有し、前記制御信号発生回路の構成要素のうち常に前記一定の電流を供給する必要のあるものは前記第一の出力電流を供給し、前記制御信号発生回路の構成要素のうち前記スイッチング素子のスイッチング動作が停止した時には前記一定の電流より低い電流しか供給する必要のないものには前記第二の出力電流を供給することにより、前記スイッチング素子のスイッチング動作が停止した時の電力損失を低減することを特徴とする。
【００３３】
請求項２に記載のスイッチング電源制御用半導体装置は、入力電力からトランスを介して出力電力を生成するスイッチング電源の出力を、前記スイッチング電源の出力からのフィードバック信号によって制御するスイッチング電源制御用半導体装置であって、前記トランスの一次巻線に接続されたスイッチング素子と、前記フィードバック信号に応じた電圧を出力するフィードバック信号制御回路と、複数の構成要素により構成されて前記フィードバック信号制御回路の出力電圧に基づいて、前記スイッチング素子の制御信号を発生する制御信号発生回路と、前記フィードバック信号制御回路の出力電圧が、第一の基準電圧よりも低くなったときには、前記スイッチング素子のスイッチング動作を停止させ、前記フィードバック信号制御回路の出力電圧が、第二の基準電圧よりも高くなったときには、前記スイッチング素子のスイッチング動作を再開させる軽負荷検出回路と、前記軽負荷検出回路の出力を受けて、前記スイッチング素子のスイッチング動作，停止に係らず一定の電流を出力する第一の出力電流および、前記スイッチング素子のスイッチング動作時には前記一定の電流を出力し前記スイッチング素子のスイッチング動作が停止している時には前記一定の電流より低い電流である１または２以上の第二の出力電流を出力する基準定電流変換回路とを有し、前記制御信号発生回路の構成要素のうち常に前記一定の電流を供給する必要のあるものは前記第一の出力電流を供給し、前記制御信号発生回路の構成要素のうち前記スイッチング素子のスイッチング動作が停止した時には前記一定の電流より低い電流しか供給する必要のないものには前記第二の出力電流を供給することにより、前記スイッチング素子のスイッチング動作が停止した時の電力損失を低減することを特徴とする。
【００３４】
請求項３記載のスイッチング電源制御用半導体装置は、請求項１または請求項２のいずれかに記載のスイッチング電源制御用半導体装置において、前記スイッチング素子と前記制御回路をワンチップに集積化することを特徴とする。
【００３５】
以上の構成により、軽負荷時の電力損失を、従来よりさらに低減することができる。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を、図１，図２，図３，図４，図５，図６を用いて具体的に説明する。
【００３７】
図１は本発明のスイッチング電源制御用半導体装置の構成を示す回路図である。ここで、図１において、図７に示す従来の半導体装置と同一の構成要素については、同一の符号を付して説明を省略する。図２は本発明のスイッチング電源制御用半導体装置におけるスイッチング素子に流れる電流とトータル回路電流の関係を示すタイミングチャート、図３は本発明のスイッチング電源制御用半導体装置における基準定電流変換回路の回路図、図４は本発明のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図、図５は本発明のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャート、図６は本発明の別の実施例として、フィードバック信号制御回路を用いたスイッチング電源制御用半導体装置の構成を示す回路図である。
【００３８】
図１に示す半導体装置３０には基準定電流変換回路７が備えられており、軽負荷検出回路２０の出力信号Ｖｏｎ＿ｏｆｆによって、あらかじめ設定された基準電流と、それよりも電流値の小さい出力電流ＳＷ１の少なくとも２つの定電流値に変換されて、各回路部へ電流を供給する。ここで、スイッチング素子１の発振が停止している時には基準電流を供給する必要のない回路には出力電流ＳＷ１を供給し、それ以外のスイッチング素子１の発振が停止している時にも基準電流を供給する必要のある回路には基準電流を供給する。基準定電流変換回路７は軽負荷検出回路２０の出力信号Ｖｏｎ＿ｏｆｆがローレベル（Ｌ）の時、スイッチング素子１のスイッチング動作が停止し、同時に基準定電流変換回路７により、軽負荷停止期間において、動作停止可能な各回路部への供給電流が小さくなる。基準定電流変換回路７の出力電流ＳＷ１が、ドレイン電流検出用比較器４、発振器６、起動／停止回路１０、ドライブ回路１９の少なくとも１つの回路部へ出力され、軽負荷停止期間における、これらの回路部への供給電流値を低減している。つまり、図２に示すように、軽負荷停止期間の制御回路へのトータル回路電流値が小さくなる。
【００３９】
図３において、基準定電流変換回路７は、入力端子４０、第一の出力端子４１および第二の出力端子４２を持ち、入力端子４０には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆが入力され、第一の出力端子４１および第二の出力端子４２からそれぞれ各回路部の基準定電流値を決める基準電流および出力電流ＳＷ１が出力される。
【００４０】
基準定電流変換回路７は、基準定電流源５０と、ＮＰＮトランジスタ５１、ＮＰＮトランジスタ５２、ＮＰＮトランジスタ５３、ＮＰＮトランジスタ５５と、Ｐ型ＭＯＳトランジスタ５４、Ｐ型ＭＯＳトランジスタ５６、Ｐ型ＭＯＳトランジスタ５７と、インバータ５８で構成され、基準定電流源５０を基準とした、カレントミラー回路が、ＮＰＮトランジスタ５１、ＮＰＮトランジスタ５２、ＮＰＮトランジスタ５３によって構成されている。ＮＰＮトランジスタ５１とＮＰＮトランジスタ５２によって構成されるカレントミラー回路が、Ｐ型ＭＯＳトランジスタ５４へ接続され、この出力が第一の出力端子４１となっている。ＮＰＮトランジスタ５１とＮＰＮトランジスタ５３によって構成されるカレントミラー回路は、ＮＰＮトランジスタ５５とＰ型ＭＯＳトランジスタ５６を介して、Ｐ型ＭＯＳトランジスタ５７へ接続され、この出力が第二の出力端子４２となっている。インバータ５８の入力は、基準定電流変換回路７の入力端子４０と接続され、Ｐ型ＭＯＳトランジスタ５６のゲートに信号を出力する。
【００４１】
このように構成された、基準定電流変換回路７の動作について、以下に説明する。
ＮＰＮトランジスタ５１、５２および５３によって構成されるカレントミラー回路により、基準定電流源５０で設定された基準電流Ｉ０と等しい電流がＮＰＮトランジスタ５２と５３にそれぞれ流れる。
【００４２】
第一の出力端子４１に接続されたＰ型ＭＯＳトランジスタ５４には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆに関係なく、ＮＰＮトランジスタ５２と同じ電流、つまり、基準電流Ｉ０と等しい電流が流れる。また、第二の出力端子４２に接続されたＰ型ＭＯＳトランジスタ５７には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆによって異なる電流が流れる。すなわち、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがハイレベル（Ｈ）の時には、Ｐ型ＭＯＳトランジスタ５６がオン状態のため、Ｐ型ＭＯＳトランジスタ５７には、Ｐ型ＭＯＳトランジスタ５６とＮＰＮトランジスタ５３を通って基準電流Ｉ０と等しい電流が流れる。一方、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがローレベル（Ｌ）の時には、Ｐ型ＭＯＳトランジスタ５６がオフ状態のため、基準電流Ｉ０と等しい電流は、ＮＰＮトランジスタ５３とＮＰＮトランジスタ５５を通って流れ、Ｐ型ＭＯＳトランジスタ５７には、ＮＰＮトランジスタ５５のベース電流分のわずかな電流しか流れない。
【００４３】
図３に示すように、第一の出力端子４１に接続されたＰ型ＭＯＳトランジスタ５９には、基準電流Ｉ０と等しい電流が流れるが、第二の出力端子４２に接続されたＰ型ＭＯＳトランジスタ６０には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがハイレベル（Ｈ）の時には、基準電流Ｉ０と等しい電流が流れる一方、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがローレベル（Ｌ）の時には、ほとんど電流が流れない。
【００４４】
従って、軽負荷停止期間における、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆはローレベル（Ｌ）であり、この軽負荷停止期間において、第二の出力端子４２を基準とした出力電流がほぼゼロとなり、半導体装置３０における出力電流ＳＷ１が入力される回路の動作が停止するため、トータル回路消費電流ＩＣＣを小さくすることができる。
【００４５】
なお、図３において、ＮＰＮトランジスタをＮ型ＭＯＳトランジスタに、Ｐ型ＭＯＳトランジスタをＰＮＰトランジスタにそれぞれ置き換えて構成してもよい。
【００４６】
図４において、図８に示すスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。図８との違いは、半導体装置３０のみであり、他の構成は全て同一である。
【００４７】
さらに、出力電流ＳＷ１はゼロでなくても良く、対応する回路に応じて必要な電流を確保して複数の出力電流を供給する回路に対応して出力する構成にすることも可能である。
【００４８】
また、本発明のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作は、図５のようになり、図９に示す従来のスイッチング電源装置のタイミングチャートとの違いは、トータル回路消費電流ＩＣＣの変動のみであるが、基準定電流変換回路７によって、軽負荷停止期間における、トータル回路消費電流ＩＣＣが小さくなることで、半導体装置３０における消費電力を削減でき、さらには、負荷が軽くなるほど、軽負荷停止期間が長くなるため、トータル回路消費電流ＩＣＣの削減効果が大きくなる。従って、軽負荷になるほど、半導体装置３０の消費電力を小さくすることができ、スイッチング電源装置の待機時消費電力を大幅に削減することが可能となる。
【００４９】
従来の構成では回路の消費電流が約５００μＡ程度あり、１００ＶＡＣ入力で約５０ｍＷの無負荷時消費電力であったが、ここで、本発明の構成とすることで、回路の消費電流を例えば、１５０μＡ以下にすることができ、電源として１００ＶＡＣ入力時において１０ｍＷ以下の無負荷時消費電力を実現可能である。
【００５０】
図６に示す半導体装置３１は、図１における半導体装置３０の制御端子（ＣＯＮＴＲＯＬ）を、電源端子（ＶＣＣ）と外部から入力されるフィードバック端子（ＦＢ）の２つの機能端子に分け、４端子で構成している。フィードバック端子には、フィードバック信号制御回路２１が接続されており、フォトカプラなどを介して、スイッチング電源装置の出力を安定化させるための制御信号が入力される。フィードバック信号制御回路２１は、図１における誤差増幅器２と同様に、フィードバック端子への入力信号によって、出力電圧ＶＥＡＯを変化させる。フィードバック信号制御回路２１の出力電圧ＶＥＡＯの動作は、図１の半導体装置３０における誤差増幅器２の出力電圧ＶＥＡＯと同様であり、スイッチング電源装置の負荷への供給電流が小さくなると、フィードバック信号制御回路２１の出力電圧が低くなるように制御される。従って、軽負荷時にはフィードバック信号制御回路２１の出力電圧が小さくなり、軽負荷検出回路２０によって、スイッチング素子１のスイッチング動作が停止している軽負荷停止期間において、基準定電流変換回路７によってトータル回路消費電流ＩＣＣが小さくなることで、半導体装置３１における消費電力を削減でき、さらには、負荷が軽くなるほど、軽負荷停止期間が長くなるため、トータル回路消費電流ＩＣＣの削減効果が大きくなる。従って、軽負荷になるほど、半導体装置３１の消費電力を小さくすることができ、スイッチング電源装置の待機時消費電力を大幅に削減することが可能となる。
【００５１】
以上の回路において、半導体装置とスイッチング素子をワンチップ化することにより、スイッチング電源の小型・軽量化を図ることができる。
【００５２】
【発明の効果】
以上のように、本発明のスイッチング電源制御用半導体装置は、制御回路の電源電圧とあらかじめ設定された基準電圧との差である誤差電圧信号と、スイッチング素子を流れる電流信号とを比較し、誤差電圧信号が軽負荷検出下限電圧よりも小さくなったときに、スイッチング素子のスイッチング動作を停止させ、誤差電圧信号が軽負荷検出上限電圧よりも大きくなったときにスイッチング素子のスイッチング動作を再開させるように、スイッチング素子のオンオフの繰り返しであるスイッチング動作を制御すると共に、スイッチング素子のスイッチング動作停止時にスイッチング電源制御用半導体装置の所定の回路への電流供給を抑制することにより、スイッチング素子のスイッチング動作を停止させる軽負荷停止期間における回路消費電流を小さく押さえ、軽負荷時の電力損失を、従来よりさらに低減することができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源制御用半導体装置の構成を示す回路図
【図２】本発明のスイッチング電源制御用半導体装置におけるスイッチング素子に流れる電流とトータル回路電流の関係を示すタイミングチャート
【図３】本発明のスイッチング電源制御用半導体装置における基準定電流変換回路の回路図
【図４】本発明のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図
【図５】本発明のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャート
【図６】本発明の別の実施例である、フィードバック信号制御回路を用いたスイッチング電源制御用半導体装置の構成を示す回路図
【図７】従来のスイッチング電源制御用半導体装置の構成を示す回路図
【図８】従来のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図
【図９】従来のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャート
【符号の説明】
１ スイッチング素子
２ 誤差増幅器
３ ドレイン電流検出回路
４ ドレイン電流検出用比較器
５ 過電流保護回路
６ 発振器
７ 基準定電流変換回路
８ クロック信号
９ 最大デューティーサイクル信号
１０ 起動／停止回路
１１ 基準電圧源
１２ 軽負荷検出用比較器
１３ ＡＮＤ回路
１４ ＲＳフリップフロップ回路
１６ 内部回路電流供給回路
１７ 過熱保護回路
１８ ＮＡＮＤ回路
１９ ドライブ回路
２０ 軽負荷検出回路
２１ フィードバック信号制御回路
２２ 整流器
２３ コンデンサ
２４ トランス
２４ａ 一次巻線
２４ｂ 補助巻線
２４ｃ 二次巻線
２５ ダイオード
２６ コンデンサ
２７ ダイオード
２８ コンデンサ
２９ 負荷
３０ 半導体装置
３１ 半導体装置
３３ 半導体装置
４０ 基準定電流変換回路の入力端子
４１ 基準定電流変換回路の第一の出力端子
４２ 基準定電流変換回路の第二の出力端子
５０ 基準定電流源
５１ ＮＰＮトランジスタ
５２ ＮＰＮトランジスタ
５３ ＮＰＮトランジスタ
５４ Ｐ型ＭＯＳトランジスタ
５５ ＮＰＮトランジスタ
５６ Ｐ型ＭＯＳトランジスタ
５７ Ｐ型ＭＯＳトランジスタ
５８ インバータ
５９ Ｐ型ＭＯＳトランジスタ
６０ Ｐ型ＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、スイッチング電源制御用半導体装置に関し、特に、軽負荷時における消費電力の削減を実現することができるスイッチング電源制御用半導体装置に関する。
【０００２】
【従来の技術】
従来のスイッチング電源制御用半導体装置について図７，図８，図９を用いて説明する。
【０００３】
図７は従来のスイッチング電源制御用半導体装置の構成を示す回路図、図８は従来のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図、図９は従来のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャートである。
【０００４】
図７において、半導体装置３３では、パワーＭＯＳＦＥＴなどのスイッチング素子１とスイッチング素子１のスイッチング制御を行うための回路がワンチップに集積化されており、スイッチング素子１の高電圧端子（ＤＲＡＩＮ端子）とＧＮＤ端子（ＳＯＵＲＣＥ端子）および制御信号を入力するための制御端子（ＣＯＮＴＲＯＬ端子）の３端子で構成されている。
【０００５】
２は誤差増幅器で、半導体装置３３の電源電圧ＶＣＣがマイナス入力として与えられ、この誤差増幅器２のプラス入力端子には、予め設定された所定の基準電圧Ｖｂ１が与えられており、誤差増幅器２は、入力される電源電圧ＶＣＣと基準電圧Ｖｂ１とを比較して、電源電圧ＶＣＣが基準電圧Ｖｂ１を下回った場合に、誤差電圧信号ＶＥＡＯが、ドレイン電流検出用比較器４および軽負荷検出用比較器１２のプラス入力となるように出力される。
【０００６】
ドレイン電流検出用比較器４のマイナス入力には、スイッチング素子１のドレインに接続されたドレイン電流検出回路３から出力される検出電圧ＶＣＬが与えられている。ドレイン電流検出回路３は、スイッチング素子１に流れる電流を検出し、検出した電流を電圧信号に変換して、検出電圧ＶＣＬとして出力する。
【０００７】
ドレイン電流検出用比較器４は、スイッチング素子１に流れる電流の検出信号ＶＣＬと誤差電圧信号ＶＥＡＯとを比較して、両者の信号が等しくなったときに、出力信号をＲＳフリップフロップ回路１４のリセット端子へ出力する。
【０００８】
誤差増幅器２から出力される誤差電圧信号ＶＥＡＯは、過電流保護回路５によって、その誤差電圧信号ＶＥＡＯの最大値を固定されるようになっており、この過電流保護回路５によって、スイッチング素子１に過電流が流れることを防止している。
【０００９】
発振器６は、スイッチング素子１のスイッチング周波数を決定するためのクロック信号８と、スイッチング素子１の最大デューティーサイクルを決定するための最大デューティーサイクル信号９とをそれぞれ出力する。
【００１０】
また、誤差増幅器２の出力が与えられる軽負荷検出回路２０が設けられており、この軽負荷検出回路２０には、軽負荷検出用比較器１２が設けられている。軽負荷検出用比較器１２のプラス入力としては、誤差増幅器２から出力される出力電圧ＶＥＡＯが与えられており、マイナス入力としては、基準電圧源１１から出力される基準電圧ＶＲが与えられている。軽負荷検出用比較器１２は、入力される出力電圧ＶＥＡＯと基準電圧ＶＲとを比較して、出力電圧ＶＥＡＯが基準電圧ＶＲを上回った場合に、ＡＮＤ回路１３に所定の信号を出力するようになっている。
【００１１】
また、軽負荷検出用比較器１２の出力は、基準電圧源１１にも与えられており、基準電圧源１１は、軽負荷検出用比較器１２の出力信号を受けて出力電圧ＶＲが変化するようになっている。
【００１２】
スイッチング素子１のドレイン端子には、半導体装置３３の電源電流を供給するための内部回路電流供給回路１６が接続されている。内部回路電流供給回路１６は、半導体装置３３の起動および停止を制御する起動／停止回路１０によって、電源投入時などの電源電圧ＶＣＣが起動電圧よりも低いときにのみ動作するようになっている。起動／停止回路１０の出力は、ＮＡＮＤ回路１８に入力されている。
【００１３】
過熱保護回路１７は、半導体装置３３のチップ温度が設定値以上に上昇した場合に、スイッチング素子１の発振を停止させるための回路であり、過熱保護回路１７の出力は、ＮＡＮＤ回路１８に入力されている。
【００１４】
ＡＮＤ回路１３には、発振器６から出力されるクロック信号８が他の入力として与えられており、ＡＮＤ回路１３の出力が、ＲＳフリップフロップ回路１４のセット端子に与えられている。ＲＳフリップフロップ回路１４の出力は、ＮＡＮＤ回路１８へ出力されている。従って、ＮＡＮＤ回路１８には、ＲＳフリップフロップ回路１４の出力信号と、発振器６から出力されるスイッチング素子１の最大デューティーサイクル信号９と、起動／停止回路１０からの出力信号と、過熱保護回路１７の出力とが、それぞれ入力されている。そして、ＮＡＮＤ回路１８の出力が、スイッチング素子１のスイッチング制御信号として、ドライブ回路１９を介してスイッチング素子１に与えられている。スイッチング素子１は、ドライブ回路１９から出力されるスイッチング制御信号によってスイッチング制御される。
【００１５】
図８において、このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器２２により整流されて入力コンデンサ２３にて平滑化されることにより、直流電圧ＶＩＮとされて、電力変換用トランス２４に与えられている。電力変換用のトランス２４は、一次巻線２４ａ、補助巻線２４ｂおよび、二次巻線２４ｃとを有しており、直流電圧ＶＩＮが一次巻線２４ａに与えられる。
【００１６】
トランス２４の一次巻線２４ａに与えられた直流電力は、半導体装置３３内に設けられたスイッチング素子１によりスイッチングされる。そして、そのスイッチング素子１のスイッチング動作によって、トランス２４の二次巻線２４ｃに電流が取り出される。二次巻線２４ｃに取り出された電流は、二次巻線２４ｃに接続されたダイオード２７およびコンデンサ２８により、整流および平滑化され、出力電圧ＶＯの直流電力として負荷２９へ供給される。
【００１７】
トランス２４の補助巻線２４ｂにも、一次巻線２４ａから出力される直流電力が与えられている。補助巻線２４ｂから出力される直流電流は、補助電源部であるダイオード２５およびコンデンサ２６により整流および平滑化されて補助電源電圧ＶＣＣとして出力される。そして、補助電源部から出力される補助電源電圧ＶＣＣが、半導体装置３３の制御端子（ＣＯＮＴＲＯＬ端子）に入力され、半導体装置３３の電源電圧として用いられている。この補助電源電圧ＶＣＣは、トランス２４の二次巻線２４ｃから負荷２９に供給される出力電圧ＶＯと比例する電圧であり、出力電圧ＶＯを安定化させるための帰還信号としても用いられている。
【００１８】
このように構成されたスイッチング電源装置の動作を以下に説明する。
整流器２２に商用電源からの交流電流が入力されると、入力された交流電流が整流器２２とコンデンサ２３とにより、整流および平滑化されて、直流電圧ＶＩＮに変換される。この直流電圧ＶＩＮがトランス２４の一次巻線２４ａに印加される。また、直流電圧ＶＩＮは、補助電源電圧ＶＣＣが半導体装置３３内の起動停止回路１０で設定された起動電圧に達するまでの間は、半導体装置３３内の起動／停止回路１０によって起動された内部回路電流供給回路１６を介しＤＲＡＩＮ端子より入力される電流で、補助電源電圧ＶＣＣ用のコンデンサ２６を充電する。
【００１９】
その後、補助電源電圧ＶＣＣが半導体装置３３内の起動停止回路１０で設定された起動電圧に達すると内部回路が起動し、スイッチング素子１によるスイッチング動作の制御が開始されると共に、起動／停止回路１０によって、内部回路電流供給回路１６が停止される。このような動作により、通常動作時における半導体装置３３の消費電力が低く抑えられている。
【００２０】
半導体装置３３は、負荷２９に対する出力電圧ＶＯが、所定の電圧にて安定化するように、補助電源電圧ＶＣＣに基づいて、スイッチング素子１によるスイッチング動作を制御している。負荷２９に対する出力電圧ＶＯと、補助電源電圧ＶＣＣとは、トランス２４の補助巻線２４ｂと二次巻線２４ｃの巻数比に比例した電圧になっている。
【００２１】
すなわち、図９のタイミングチャートに示すように、負荷２９への電流供給が小さくなると（図９（ａ））、出力電圧Ｖｏが若干上昇して（図９（ｂ））、補助電源電圧Ｖｃｃが上昇して（図９（ｃ））、誤差増幅器２の出力電圧ＶＥＡＯが低下するが（図９（ｄ））、この誤差増幅器２の出力電圧ＶＥＡＯとスイッチング素子１を流れる電流検出電圧ＶＣＬが等しくなると、ドレイン電流検出用比較器４から、ＲＳフリップフロップ回路１４のリセット端子へリセット信号が出力される。これにより、ＮＡＮＤ回路１８からは、スイッチング素子１をオフにする信号が出力される。その結果、スイッチング素子１は、スイッチング制御において、オン時間が短くなり、スイッチング素子１を流れる電流ＩＤが低下する（図９（ｈ））。
【００２２】
このように、半導体装置３３は、負荷２９に供給される電流に応じて、スイッチング素子１に流れる電流の大きさが制御される電流モード制御方式になっている。
【００２３】
誤差増幅器２の出力電圧ＶＥＡＯと、基準電圧源１１の出力電圧ＶＲとを比較する。基準電圧源１１の出力電圧ＶＲは、当初、軽負荷検出下限電圧ＶＲ１となっている（図９（ｆ））。負荷２９への電流供給がさらに小さくなる待機時の場合等においては（図９（ａ））、出力電圧Ｖｏがさらに上昇して（図９（ｂ））、補助電源電圧ＶＣＣが上昇して（図９（ｃ））、誤差増幅器２の出力電圧ＶＥＡＯが低下する（図９（ｄ））。そして、誤差増幅器２の出力電圧ＶＥＡＯが軽負荷検出下限電圧ＶＲ１よりも小さくなると、軽負荷検出状態となり、軽負荷検出用比較器１２の出力電圧Ｖｏｎ＿ｏｆｆはローレベルになる（図９（ｅ））。これにより、ＡＮＤ回路１３の出力はローレベルになり、発振器６からのクロック信号８が無効となるため、スイッチング素子１のスイッチング動作が停止する。このとき同時に、軽負荷検出用比較器１２の出力を受けて、基準電圧源１１の出力電圧ＶＲは、軽負荷検出下限電圧ＶＲ１から軽負荷検出上限電圧ＶＲ２へ変更される（図９（ｆ））。
【００２４】
スイッチング素子１によるスイッチング動作が停止して、スイッチング素子１がオフ状態になると、スイッチング素子１には電流が流れない状態になる（図９（ｈ））。これにより、トランス２４の一次巻線２４ａを介した二次巻線２４ｃへの電力供給が行われなくなるため、負荷２９への電力供給はコンデンサ２８からのみとなり、出力電圧Ｖｏは徐々に低下する。これにより、誤差増幅器２の出力電圧ＶＥＡＯが徐々に上昇するが、基準電圧源１１の出力電圧は、軽負荷検出下限電圧ＶＲ１よりも高い軽負荷検出上限電圧ＶＲ２になっているため、図９に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。そして、さらに出力電圧Ｖｏが低下して、誤差増幅器２の出力電圧ＶＥＡＯが軽負荷検出上限電圧ＶＲ２を越えたときには、比較器１２の出力はハイレベルとなり、発振器６からのクロック信号８が有効となるため、スイッチング素子１のオンオフ動作が再開される。
【００２５】
このとき、同時に、基準電圧源１１の出力電圧ＶＲは、軽負荷検出上限電圧ＶＲ２から軽負荷検出下限電圧ＶＲ１へ変更される。
スイッチング素子１によるスイッチング動作が再開されると、スイッチング素子１に流れる電流は、軽負荷検出時の電流値よりも大きくなっているため、負荷２９への電力供給は過剰となり、再び出力電圧Ｖｏが上昇し、誤差増幅器２の出力電圧ＶＥＡＯが低下する。そして再び軽負荷検出されると、スイッチング素子１のオンオフの繰り返しによるスイッチング動作が停止する。
【００２６】
このように、基準電圧源１１からの出力電圧ＶＲが、軽負荷検出することによって、軽負荷検出下限値ＶＲ１から軽負荷検出上限値ＶＲ２へと変化するため、軽負荷を検出している間は、スイッチング素子１のオンオフ動作を繰り返すスイッチング制御は、停止と再開とが繰り返されるといった間欠発振状態となる。
このような間欠発振状態は、負荷２９への電流供給が小さいときにのみ行われ、また、この時の誤差増幅器２の出力電圧ＶＥＡＯは一定以下の低い電圧値となっているため、ドレイン電流検出回路３、および、ドレイン電流検出用比較器４によって、スイッチング素子１に流れる電流値は、一定以下の低い電流値に制御される。従って、軽負荷時の間欠発振状態になっている期間のスイッチング素子１に流れる電流値が、一定以下の低い電流値に制御されるため、間欠発振の周波数が可聴周波数帯域になっても、トランス音を抑制することができ、間欠発振の周波数を可聴周波数以下に低くすることができる。
出力電圧Ｖｏは、この間欠発振の軽負荷停止期間中に低下するが、この低下の度合いは負荷２９の電流と電源回路での電力ロスに依存する。負荷２９での消費電力に対して電源回路での電力ロスが小さい場合においては、負荷２９の電流が小さくなるほど出力電圧Ｖｏの低下が緩やかになり、間欠発振の停止期間は負荷２９の電流が小さいほど長くなり、軽負荷になるほどスイッチング素子１のスイッチング動作が減少することになる。
【００２７】
しかし、半導体装置３３のトータル回路消費電流ＩＣＣは、負荷２９の電流に依存せず一定のため（図９（ｇ））、無負荷状態に近づくほど、つまり、負荷２９への電流供給が小さくなればなるほど、一次側の半導体装置３３の内部回路電流による電力損失が無視できなくなってくる。
【００２８】
【特許文献１】
特開２００１−２２４１６９号公報
【００２９】
【発明が解決しようとする課題】
従来のスイッチング電源制御用半導体装置の構成では、軽負荷時での軽負荷停止期間においては、スイッチング素子のスイッチング動作を停止させることで、スイッチング動作を間引くことによって軽負荷時の電力ロスを低減していた。
【００３０】
しかしながら、近年、携帯電話の充電器等において、待機電力のより一層の低減が求められており、トータルの電力ロスの低減はスイッチングの停止期間を設けることでの電力削減に止まらず、軽負荷時の電力損失のより一層の低減を求めるという課題があった。
【００３１】
本発明の目的は、これらの課題を達成するものであり、軽負荷時の電力損失を、従来よりさらに低減することができるスイッチング電源制御用半導体装置を提供することにある。
【００３２】
【課題を解決するための手段】
本発明の請求項１に記載のスイッチング電源制御用半導体装置は、入力電力からトランスを介して出力電力を生成するスイッチング電源の出力を、前記トランスの補助巻線を介して生成される直流電力によって制御するスイッチング電源制御用半導体装置であって、前記トランスの一次巻線に接続されたスイッチング素子と、複数の構成要素により構成されて前記直流電力により前記スイッチング電源制御用半導体装置内部の電源電圧に基づいて、前記スイッチング素子の制御信号を発生する制御信号発生回路と、前記電源電圧と、あらかじめ設定された基準電圧との誤差電圧信号を生成する誤差増幅器と、前記電源電圧が上昇し、前記誤差増幅器の出力電圧が、第一の基準電圧よりも低くなったときには、前記スイッチング素子のスイッチング動作を停止させ、前記電源電圧が低下し、前記誤差増幅器の出力電圧が、第二の基準電圧よりも高くなったときには、前記スイッチング素子のスイッチング動作を再開させる軽負荷検出回路と、前記軽負荷検出回路の出力を受けて、前記スイッチング素子のスイッチング動作，停止に係らず一定の電流を出力する第一の出力電流および、前記スイッチング素子のスイッチング動作時には前記一定の電流を出力し前記スイッチング素子のスイッチング動作が停止している時には前記一定の電流より低い電流である１または２以上の第二の出力電流を出力する基準定電流変換回路とを有し、前記制御信号発生回路の構成要素のうち常に前記一定の電流を供給する必要のあるものは前記第一の出力電流を供給し、前記制御信号発生回路の構成要素のうち前記スイッチング素子のスイッチング動作が停止した時には前記一定の電流より低い電流しか供給する必要のないものには前記第二の出力電流を供給することにより、前記スイッチング素子のスイッチング動作が停止した時の電力損失を低減することを特徴とする。
【００３３】
請求項２に記載のスイッチング電源制御用半導体装置は、入力電力からトランスを介して出力電力を生成するスイッチング電源の出力を、前記スイッチング電源の出力からのフィードバック信号によって制御するスイッチング電源制御用半導体装置であって、前記トランスの一次巻線に接続されたスイッチング素子と、前記フィードバック信号に応じた電圧を出力するフィードバック信号制御回路と、複数の構成要素により構成されて前記フィードバック信号制御回路の出力電圧に基づいて、前記スイッチング素子の制御信号を発生する制御信号発生回路と、前記フィードバック信号制御回路の出力電圧が、第一の基準電圧よりも低くなったときには、前記スイッチング素子のスイッチング動作を停止させ、前記フィードバック信号制御回路の出力電圧が、第二の基準電圧よりも高くなったときには、前記スイッチング素子のスイッチング動作を再開させる軽負荷検出回路と、前記軽負荷検出回路の出力を受けて、前記スイッチング素子のスイッチング動作，停止に係らず一定の電流を出力する第一の出力電流および、前記スイッチング素子のスイッチング動作時には前記一定の電流を出力し前記スイッチング素子のスイッチング動作が停止している時には前記一定の電流より低い電流である１または２以上の第二の出力電流を出力する基準定電流変換回路とを有し、前記制御信号発生回路の構成要素のうち常に前記一定の電流を供給する必要のあるものは前記第一の出力電流を供給し、前記制御信号発生回路の構成要素のうち前記スイッチング素子のスイッチング動作が停止した時には前記一定の電流より低い電流しか供給する必要のないものには前記第二の出力電流を供給することにより、前記スイッチング素子のスイッチング動作が停止した時の電力損失を低減することを特徴とする。
【００３４】
請求項３記載のスイッチング電源制御用半導体装置は、請求項１または請求項２のいずれかに記載のスイッチング電源制御用半導体装置において、前記スイッチング素子と前記制御回路をワンチップに集積化することを特徴とする。
【００３５】
以上の構成により、軽負荷時の電力損失を、従来よりさらに低減することができる。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を、図１，図２，図３，図４，図５，図６を用いて具体的に説明する。
【００３７】
図１は本発明のスイッチング電源制御用半導体装置の構成を示す回路図である。ここで、図１において、図７に示す従来の半導体装置と同一の構成要素については、同一の符号を付して説明を省略する。図２は本発明のスイッチング電源制御用半導体装置におけるスイッチング素子に流れる電流とトータル回路電流の関係を示すタイミングチャート、図３は本発明のスイッチング電源制御用半導体装置における基準定電流変換回路の回路図、図４は本発明のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図、図５は本発明のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャート、図６は本発明の別の実施例として、フィードバック信号制御回路を用いたスイッチング電源制御用半導体装置の構成を示す回路図である。
【００３８】
図１に示す半導体装置３０には基準定電流変換回路７が備えられており、軽負荷検出回路２０の出力信号Ｖｏｎ＿ｏｆｆによって、あらかじめ設定された基準電流と、それよりも電流値の小さい出力電流ＳＷ１の少なくとも２つの定電流値に変換されて、各回路部へ電流を供給する。ここで、スイッチング素子１の発振が停止している時には基準電流を供給する必要のない回路には出力電流ＳＷ１を供給し、それ以外のスイッチング素子１の発振が停止している時にも基準電流を供給する必要のある回路には基準電流を供給する。基準定電流変換回路７は軽負荷検出回路２０の出力信号Ｖｏｎ＿ｏｆｆがローレベル（Ｌ）の時、スイッチング素子１のスイッチング動作が停止し、同時に基準定電流変換回路７により、軽負荷停止期間において、動作停止可能な各回路部への供給電流が小さくなる。基準定電流変換回路７の出力電流ＳＷ１が、ドレイン電流検出用比較器４、発振器６、起動／停止回路１０、ドライブ回路１９の少なくとも１つの回路部へ出力され、軽負荷停止期間における、これらの回路部への供給電流値を低減している。つまり、図２に示すように、軽負荷停止期間の制御回路へのトータル回路電流値が小さくなる。
【００３９】
図３において、基準定電流変換回路７は、入力端子４０、第一の出力端子４１および第二の出力端子４２を持ち、入力端子４０には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆが入力され、第一の出力端子４１および第二の出力端子４２からそれぞれ各回路部の基準定電流値を決める基準電流および出力電流ＳＷ１が出力される。
【００４０】
基準定電流変換回路７は、基準定電流源５０と、ＮＰＮトランジスタ５１、ＮＰＮトランジスタ５２、ＮＰＮトランジスタ５３、ＮＰＮトランジスタ５５と、Ｐ型ＭＯＳトランジスタ５４、Ｐ型ＭＯＳトランジスタ５６、Ｐ型ＭＯＳトランジスタ５７と、インバータ５８で構成され、基準定電流源５０を基準とした、カレントミラー回路が、ＮＰＮトランジスタ５１、ＮＰＮトランジスタ５２、ＮＰＮトランジスタ５３によって構成されている。ＮＰＮトランジスタ５１とＮＰＮトランジスタ５２によって構成されるカレントミラー回路が、Ｐ型ＭＯＳトランジスタ５４へ接続され、この出力が第一の出力端子４１となっている。ＮＰＮトランジスタ５１とＮＰＮトランジスタ５３によって構成されるカレントミラー回路は、ＮＰＮトランジスタ５５とＰ型ＭＯＳトランジスタ５６を介して、Ｐ型ＭＯＳトランジスタ５７へ接続され、この出力が第二の出力端子４２となっている。インバータ５８の入力は、基準定電流変換回路７の入力端子４０と接続され、Ｐ型ＭＯＳトランジスタ５６のゲートに信号を出力する。
【００４１】
このように構成された、基準定電流変換回路７の動作について、以下に説明する。
ＮＰＮトランジスタ５１、５２および５３によって構成されるカレントミラー回路により、基準定電流源５０で設定された基準電流Ｉ０と等しい電流がＮＰＮトランジスタ５２と５３にそれぞれ流れる。
【００４２】
第一の出力端子４１に接続されたＰ型ＭＯＳトランジスタ５４には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆに関係なく、ＮＰＮトランジスタ５２と同じ電流、つまり、基準電流Ｉ０と等しい電流が流れる。また、第二の出力端子４２に接続されたＰ型ＭＯＳトランジスタ５７には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆによって異なる電流が流れる。すなわち、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがハイレベル（Ｈ）の時には、Ｐ型ＭＯＳトランジスタ５６がオン状態のため、Ｐ型ＭＯＳトランジスタ５７には、Ｐ型ＭＯＳトランジスタ５６とＮＰＮトランジスタ５３を通って基準電流Ｉ０と等しい電流が流れる。一方、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがローレベル（Ｌ）の時には、Ｐ型ＭＯＳトランジスタ５６がオフ状態のため、基準電流Ｉ０と等しい電流は、ＮＰＮトランジスタ５３とＮＰＮトランジスタ５５を通って流れ、Ｐ型ＭＯＳトランジスタ５７には、ＮＰＮトランジスタ５５のベース電流分のわずかな電流しか流れない。
【００４３】
図３に示すように、第一の出力端子４１に接続されたＰ型ＭＯＳトランジスタ５９には、基準電流Ｉ０と等しい電流が流れるが、第二の出力端子４２に接続されたＰ型ＭＯＳトランジスタ６０には、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがハイレベル（Ｈ）の時には、基準電流Ｉ０と等しい電流が流れる一方、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆがローレベル（Ｌ）の時には、ほとんど電流が流れない。
【００４４】
従って、軽負荷停止期間における、軽負荷検出回路２０の出力電圧Ｖｏｎ＿ｏｆｆはローレベル（Ｌ）であり、この軽負荷停止期間において、第二の出力端子４２を基準とした出力電流がほぼゼロとなり、半導体装置３０における出力電流ＳＷ１が入力される回路の動作が停止するため、トータル回路消費電流ＩＣＣを小さくすることができる。
【００４５】
なお、図３において、ＮＰＮトランジスタをＮ型ＭＯＳトランジスタに、Ｐ型ＭＯＳトランジスタをＰＮＰトランジスタにそれぞれ置き換えて構成してもよい。
【００４６】
図４において、図８に示すスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。図８との違いは、半導体装置３０のみであり、他の構成は全て同一である。
【００４７】
さらに、出力電流ＳＷ１はゼロでなくても良く、対応する回路に応じて必要な電流を確保して複数の出力電流を供給する回路に対応して出力する構成にすることも可能である。
【００４８】
また、本発明のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作は、図５のようになり、図９に示す従来のスイッチング電源装置のタイミングチャートとの違いは、トータル回路消費電流ＩＣＣの変動のみであるが、基準定電流変換回路７によって、軽負荷停止期間における、トータル回路消費電流ＩＣＣが小さくなることで、半導体装置３０における消費電力を削減でき、さらには、負荷が軽くなるほど、軽負荷停止期間が長くなるため、トータル回路消費電流ＩＣＣの削減効果が大きくなる。従って、軽負荷になるほど、半導体装置３０の消費電力を小さくすることができ、スイッチング電源装置の待機時消費電力を大幅に削減することが可能となる。
【００４９】
従来の構成では回路の消費電流が約５００μＡ程度あり、１００ＶＡＣ入力で約５０ｍＷの無負荷時消費電力であったが、ここで、本発明の構成とすることで、回路の消費電流を例えば、１５０μＡ以下にすることができ、電源として１００ＶＡＣ入力時において１０ｍＷ以下の無負荷時消費電力を実現可能である。
【００５０】
図６に示す半導体装置３１は、図１における半導体装置３０の制御端子（ＣＯＮＴＲＯＬ）を、電源端子（ＶＣＣ）と外部から入力されるフィードバック端子（ＦＢ）の２つの機能端子に分け、４端子で構成している。フィードバック端子には、フィードバック信号制御回路２１が接続されており、フォトカプラなどを介して、スイッチング電源装置の出力を安定化させるための制御信号が入力される。フィードバック信号制御回路２１は、図１における誤差増幅器２と同様に、フィードバック端子への入力信号によって、出力電圧ＶＥＡＯを変化させる。フィードバック信号制御回路２１の出力電圧ＶＥＡＯの動作は、図１の半導体装置３０における誤差増幅器２の出力電圧ＶＥＡＯと同様であり、スイッチング電源装置の負荷への供給電流が小さくなると、フィードバック信号制御回路２１の出力電圧が低くなるように制御される。従って、軽負荷時にはフィードバック信号制御回路２１の出力電圧が小さくなり、軽負荷検出回路２０によって、スイッチング素子１のスイッチング動作が停止している軽負荷停止期間において、基準定電流変換回路７によってトータル回路消費電流ＩＣＣが小さくなることで、半導体装置３１における消費電力を削減でき、さらには、負荷が軽くなるほど、軽負荷停止期間が長くなるため、トータル回路消費電流ＩＣＣの削減効果が大きくなる。従って、軽負荷になるほど、半導体装置３１の消費電力を小さくすることができ、スイッチング電源装置の待機時消費電力を大幅に削減することが可能となる。
【００５１】
以上の回路において、半導体装置とスイッチング素子をワンチップ化することにより、スイッチング電源の小型・軽量化を図ることができる。
【００５２】
【発明の効果】
以上のように、本発明のスイッチング電源制御用半導体装置は、制御回路の電源電圧とあらかじめ設定された基準電圧との差である誤差電圧信号と、スイッチング素子を流れる電流信号とを比較し、誤差電圧信号が軽負荷検出下限電圧よりも小さくなったときに、スイッチング素子のスイッチング動作を停止させ、誤差電圧信号が軽負荷検出上限電圧よりも大きくなったときにスイッチング素子のスイッチング動作を再開させるように、スイッチング素子のオンオフの繰り返しであるスイッチング動作を制御すると共に、スイッチング素子のスイッチング動作停止時にスイッチング電源制御用半導体装置の所定の回路への電流供給を抑制することにより、スイッチング素子のスイッチング動作を停止させる軽負荷停止期間における回路消費電流を小さく押さえ、軽負荷時の電力損失を、従来よりさらに低減することができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源制御用半導体装置の構成を示す回路図
【図２】本発明のスイッチング電源制御用半導体装置におけるスイッチング素子に流れる電流とトータル回路電流の関係を示すタイミングチャート
【図３】本発明のスイッチング電源制御用半導体装置における基準定電流変換回路の回路図
【図４】本発明のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図
【図５】本発明のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャート
【図６】本発明の別の実施例である、フィードバック信号制御回路を用いたスイッチング電源制御用半導体装置の構成を示す回路図
【図７】従来のスイッチング電源制御用半導体装置の構成を示す回路図
【図８】従来のスイッチング電源制御用半導体装置を用いたスイッチング電源の構成を示す回路図
【図９】従来のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイミングチャート
【符号の説明】
１ スイッチング素子
２ 誤差増幅器
３ ドレイン電流検出回路
４ ドレイン電流検出用比較器
５ 過電流保護回路
６ 発振器
７ 基準定電流変換回路
８ クロック信号
９ 最大デューティーサイクル信号
１０ 起動／停止回路
１１ 基準電圧源
１２ 軽負荷検出用比較器
１３ ＡＮＤ回路
１４ ＲＳフリップフロップ回路
１６ 内部回路電流供給回路
１７ 過熱保護回路
１８ ＮＡＮＤ回路
１９ ドライブ回路
２０ 軽負荷検出回路
２１ フィードバック信号制御回路
２２ 整流器
２３ コンデンサ
２４ トランス
２４ａ 一次巻線
２４ｂ 補助巻線
２４ｃ 二次巻線
２５ ダイオード
２６ コンデンサ
２７ ダイオード
２８ コンデンサ
２９ 負荷
３０ 半導体装置
３１ 半導体装置
３３ 半導体装置
４０ 基準定電流変換回路の入力端子
４１ 基準定電流変換回路の第一の出力端子
４２ 基準定電流変換回路の第二の出力端子
５０ 基準定電流源
５１ ＮＰＮトランジスタ
５２ ＮＰＮトランジスタ
５３ ＮＰＮトランジスタ
５４ Ｐ型ＭＯＳトランジスタ
５５ ＮＰＮトランジスタ
５６ Ｐ型ＭＯＳトランジスタ
５７ Ｐ型ＭＯＳトランジスタ
５８ インバータ
５９ Ｐ型ＭＯＳトランジスタ
６０ Ｐ型ＭＯＳトランジスタ
Claims (3)
- 入力電力からトランスを介して出力電力を生成するスイッチング電源の出力を、前記トランスの補助巻線を介して生成される直流電力によって制御するスイッチング電源制御用半導体装置であって、
前記トランスの一次巻線に接続されたスイッチング素子と、
複数の構成要素により構成されて前記直流電力により前記スイッチング電源制御用半導体装置内部の電源電圧に基づいて、前記スイッチング素子の制御信号を発生する制御信号発生回路と、
前記電源電圧と、あらかじめ設定された基準電圧との誤差電圧信号を生成する誤差増幅器と、
前記電源電圧が上昇し、前記誤差増幅器の出力電圧が、第一の基準電圧よりも低くなったときには、前記スイッチング素子のスイッチング動作を停止させ、前記電源電圧が低下し、前記誤差増幅器の出力電圧が、第二の基準電圧よりも高くなったときには、前記スイッチング素子のスイッチング動作を再開させる軽負荷検出回路と、
前記軽負荷検出回路の出力を受けて、前記スイッチング素子のスイッチング動作，停止に係らず一定の電流を出力する第一の出力電流および、前記スイッチング素子のスイッチング動作時には前記一定の電流を出力し前記スイッチング素子のスイッチング動作が停止している時には前記一定の電流より低い電流である１または２以上の第二の出力電流を出力する基準定電流変換回路と
を有し、前記制御信号発生回路の構成要素のうち常に前記一定の電流を供給する必要のあるものは前記第一の出力電流を供給し、前記制御信号発生回路の構成要素のうち前記スイッチング素子のスイッチング動作が停止した時には前記一定の電流より低い電流しか供給する必要のないものには前記第二の出力電流を供給することにより、前記スイッチング素子のスイッチング動作が停止した時の電力損失を低減することを特徴とするスイッチング電源制御用半導体装置。 - 入力電力からトランスを介して出力電力を生成するスイッチング電源の出力を、前記スイッチング電源の出力からのフィードバック信号によって制御するスイッチング電源制御用半導体装置であって、
前記トランスの一次巻線に接続されたスイッチング素子と、
前記フィードバック信号に応じた電圧を出力するフィードバック信号制御回路と、
複数の構成要素により構成されて前記フィードバック信号制御回路の出力電圧に基づいて、前記スイッチング素子の制御信号を発生する制御信号発生回路と、
前記フィードバック信号制御回路の出力電圧が、第一の基準電圧よりも低くなったときには、前記スイッチング素子のスイッチング動作を停止させ、前記フィードバック信号制御回路の出力電圧が、第二の基準電圧よりも高くなったときには、前記スイッチング素子のスイッチング動作を再開させる軽負荷検出回路と、
前記軽負荷検出回路の出力を受けて、前記スイッチング素子のスイッチング動作，停止に係らず一定の電流を出力する第一の出力電流および、前記スイッチング素子のスイッチング動作時には前記一定の電流を出力し前記スイッチング素子のスイッチング動作が停止している時には前記一定の電流より低い電流である１または２以上の第二の出力電流を出力する基準定電流変換回路と
を有し、前記制御信号発生回路の構成要素のうち常に前記一定の電流を供給する必要のあるものは前記第一の出力電流を供給し、前記制御信号発生回路の構成要素のうち前記スイッチング素子のスイッチング動作が停止した時には前記一定の電流より低い電流しか供給する必要のないものには前記第二の出力電流を供給することにより、前記スイッチング素子のスイッチング動作が停止した時の電力損失を低減することを特徴とするスイッチング電源制御用半導体装置。 - 前記スイッチング素子と前記制御回路をワンチップに集積化することを特徴とする請求項１または請求項２のいずれかに記載のスイッチング電源制御用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003165820A JP4033806B2 (ja) | 2003-06-11 | 2003-06-11 | スイッチング電源制御用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003165820A JP4033806B2 (ja) | 2003-06-11 | 2003-06-11 | スイッチング電源制御用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005006386A true JP2005006386A (ja) | 2005-01-06 |
| JP4033806B2 JP4033806B2 (ja) | 2008-01-16 |
Family
ID=34092154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003165820A Expired - Fee Related JP4033806B2 (ja) | 2003-06-11 | 2003-06-11 | スイッチング電源制御用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033806B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006246664A (ja) * | 2005-03-07 | 2006-09-14 | Fuji Electric Device Technology Co Ltd | スイッチング電源回路の制御方式 |
| JP2006280138A (ja) * | 2005-03-30 | 2006-10-12 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2007174890A (ja) * | 2005-11-28 | 2007-07-05 | Matsushita Electric Ind Co Ltd | スイッチング電源装置とそれに使用される半導体装置 |
| JP2009017629A (ja) * | 2007-07-02 | 2009-01-22 | Fuji Electric Device Technology Co Ltd | スイッチング電源装置 |
| JP2015171274A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
| CN109075714A (zh) * | 2017-03-31 | 2018-12-21 | 雅达电子国际有限公司 | 具有用于减少功耗的突发模式操作的开关模式电源 |
-
2003
- 2003-06-11 JP JP2003165820A patent/JP4033806B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006246664A (ja) * | 2005-03-07 | 2006-09-14 | Fuji Electric Device Technology Co Ltd | スイッチング電源回路の制御方式 |
| JP4617931B2 (ja) * | 2005-03-07 | 2011-01-26 | 富士電機システムズ株式会社 | スイッチング電源回路の制御方式 |
| JP2006280138A (ja) * | 2005-03-30 | 2006-10-12 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| KR100971581B1 (ko) | 2005-03-30 | 2010-07-20 | 산켄덴키 가부시키가이샤 | Ｄｃ-ｄｃ 컨버터 |
| JP4687958B2 (ja) * | 2005-03-30 | 2011-05-25 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| JP2007174890A (ja) * | 2005-11-28 | 2007-07-05 | Matsushita Electric Ind Co Ltd | スイッチング電源装置とそれに使用される半導体装置 |
| JP2009017629A (ja) * | 2007-07-02 | 2009-01-22 | Fuji Electric Device Technology Co Ltd | スイッチング電源装置 |
| JP2015171274A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
| CN109075714A (zh) * | 2017-03-31 | 2018-12-21 | 雅达电子国际有限公司 | 具有用于减少功耗的突发模式操作的开关模式电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4033806B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652351B2 (ja) | スイッチング電源装置 | |
| US7567065B2 (en) | Switching regulator and method for changing output voltages thereof | |
| US7310248B2 (en) | Control method of switching a power supply circuit | |
| JP4013898B2 (ja) | 電源装置起動方法、電源装置の起動回路及び電源装置 | |
| JP3817446B2 (ja) | 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法 | |
| JP4617931B2 (ja) | スイッチング電源回路の制御方式 | |
| US20090302816A1 (en) | Switching power supply and semiconductor device used for the same | |
| US7259973B2 (en) | Semiconductor apparatus for controlling a switching power supply | |
| JP2006034045A (ja) | スイッチング電源装置およびスイッチング電源用半導体装置 | |
| JP2009291066A (ja) | 調整されない休止モードを電力変換器内で実現するための方法および装置 | |
| JP2003333843A (ja) | スイッチング電源装置 | |
| US6246596B1 (en) | Switching power supply | |
| JP4033855B2 (ja) | スイッチング電源制御用半導体装置およびそれを用いたスイッチング電源装置 | |
| JP4064296B2 (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JP4033806B2 (ja) | スイッチング電源制御用半導体装置 | |
| JP3434788B2 (ja) | スイッチング電源用半導体装置 | |
| JP3975828B2 (ja) | 半導体装置 | |
| JP2005020917A (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JP4017432B2 (ja) | スイッチング電源制御用半導体装置 | |
| JP4283977B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| JP3611246B2 (ja) | スイッチング電源回路 | |
| JP4190795B2 (ja) | 電源回路 | |
| JP4878871B2 (ja) | 電源回路 | |
| JP2002315319A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051212 |
|
| A977 | Report on retrieval |
Effective date: 20070518 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070703 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121102 |
|
| LAPS | Cancellation because of no payment of annual fees |