JP2005003663A - 半導体素子テストハンドラの素子収容装置 - Google Patents

Abstract

【課題】 半導体素子が素子収容装置上に収容するとき、収容した半導体素子を自動的に上側から加圧し、収容装置上の素子が異なる作業位置に搬送されるときには、自動的に加圧状態が解除されるようにすることにより、素子が収容装置上に正確かつ確実に圧着され得るようにした半導体素子テストハンドラの素子収容装置を提供する。
【解決手段】 プレート（５０１）と、半導体素子を受けて収容するように前記プレート上に形成された複数個の収容部（５１１）と、前記各収容部の近くで収容部上に収容する半導体素子を加圧するように構成された少なくとも一つのラッチ（５２１）と、前記少なくとも一つのラッチが半導体素子を収容部を加圧するように作動し、前記半導体素子が収容部上から脱去されえるように、ラッチの半導体素子への加圧状態を解除するように作動するラッチ作動ユニット（５２４，５２７）を含む。
【選択図】 図５

Description

本発明は半導体素子をテストするためのハンドラに関するもので、特に、半導体素子をハンドラの所定の作業位置に移送する前に、整列などのために収容装置、例えば素子整列用シャトル上に収容させるとき、素子が収容面上に正確かつ確実に圧着され得るようにした半導体素子テストハンドラの素子収容装置に関する。

一般に、メモリ或いは非メモリ半導体素子などの半導体素子(Ｄｅｖｉｃｅ)及びこれらを適切に一つの基板上に回路的に構成したモジュール(Ｍｏｄｕｌｅ)は、生産された後に各種テスト過程を経てから出荷されるが、ハンドラとは、かかる半導体素子及びモジュールなどを自動的にテストするのに使用される装置を称する。

通常、かかるハンドラのうち、大部分が常温状態における一般的な性能テストばかりでなく、密閉されたチャンバ内を電熱ヒーター及び液化窒素噴射システムを通じて高温及び低温の極限の温度状態の環境にし、半導体素子及びモジュールなどがこのような極限の温度条件でも正常に機能できるかどうかをテストする高温テスト及び低温テストも行えるように構成されている。

添付図面の図１ないし図３は、半導体素子をテストするハンドラ構成の一例を示すもので、まず図１に示すようにハンドラの前方部にはテストする半導体素子を複数個収納している顧客用トレイが搭載されるローディング部１０が取り付けられ、該ローディング部１０の一側部にはテスト済みの半導体素子がテストの結果によって分類されて顧客用トレイに収納されるアンローディング部２０が取り付けられる。

そして、ハンドラの中間部分の両側部には、ローディング部１０から移送されてきた半導体素子を一時的に搭載するバッファ部４０が前後進可能に取り付けられており、これらのバッファ部４０の間にはバッファ部４０のテストする半導体素子を移送してテストトレイＴに再装着する作業と、テストトレイＴのテスト済みの半導体素子をバッファ部４０に装着する作業を行う交換部５０が配設されている。

ローディング部１０及びアンローディング部２０が配置されたハンドラの前方部と、交換部５０及びバッファ部４０が配置されたハンドラ中間部との間には、Ｘ−Ｙ軸に線形運動しながら半導体素子をピックアップして移送する第１ピッカー３１(Ｐｉｃｋｅｒ)及び第２ピッカー３２が各々取り付けられ、第１ピッカー３１はローディング部１０及びアンローディング部２０とバッファ部４０との間を移動しながら半導体素子をピックアップして移送する役割を果し、第２ピッカー３２はバッファ部４０と交換部５０との間を移動しながら半導体素子をピックアップして移送する役割をする。

又、ハンドラの後方部には、余熱チャンバ７１とテストチャンバ７２及びデフロスティング（ｄｅｆｒｏｓｔｉｎｇ）チャンバ７３の多数個に分割された密閉チャンバの中を高温又は低温の環境にした後、半導体素子が装着されたテストトレイＴを各チャンバ間に順次に移送し、所定の温度条件下で半導体素子の性能をテストするテストサイト７０が配置される。

なお、図２及び図３は交換部５０（図１参照）で半導体素子をテストトレイＴの素子装着用キャリア（図示せず）のピッチと同一のピッチに整列するための位置決めシャトルの構造を示すものであって、位置決めシャトル５１は複数個の素子収容ブロック５１ａが一定の間隔、即ち、キャリアのピッチと同一の間隔に配列され、ハンドラのベース上からテストトレイＴ(図１参照)及び第２ピッカー３２(図１参照)の下部位置に往復移動可能に構成され、素子収容ブロック５１ａの上面に半導体素子Ｓが供給されテストトレイ及び第２ピッカー間に半導体素子を整列して移送する。

なお、図示していないが、交換部５０の下部には各位置決めシャトル５１の各素子収容ブロック５１ａに形成される通孔５１ｂを通じて半導体素子Ｓを吸着し、位置決めシャトル５１を上昇させる動作を通じて位置決めシャトル５１上の半導体素子Ｓを水平状態に置かれたテストトレイに装着させる下部プッシングユニット（図示せず）が構成され、交換部５０上側にはテストトレイ上側で各キャリア（図示せず）から半導体素子Ｓを分離して位置決めシャトル５１に装着させる上部プッシングユニット（図示せず）が取り付けられている。

下部プッシングユニットは、そのノズル部２００(図３参照)が素子収容ブロック５１ａの下面と接触して位置決めシャトル５１を昇降させる動作と共に、素子収容ブロック５１ａの通孔５１ｂを通じて真空圧を形成することにより、素子が収容したか否かを感知する動作を共に行う。

しかし、前述したような従来のハンドラは、図３に示すように、位置決めシャトル５１の素子収容ブロック５１ａ上に半導体素子Ｓが収容されるとき、素子が収容する面にほこりなどの異物があるか、または素子が傾いて収容し素子Ｓと収容面の間に割れ目が生じると、これを通じて空気が漏出し下部プッシングユニットのノズル部２００を通じた真空圧が形成されなくなり、これによりハンドラ制御ユニット（図示せず）は位置決めシャトル５１上に素子が収容されたにもかかわらず、素子が収容されないものと判断してハンドラの動作を停止させ、作業者に点検を行わせる。

かかる感知ミスによりハンドラ作動が中止されると、その時間だけのテストを行えなくなるため、生産性が低下し、作業者の作業効率性も低下する問題がある。

本発明は、上記の問題点を解決するためになされたもので、半導体素子が素子収容装置上に収容するとき、収容した半導体素子を自動的に上側から加圧し、収容装置上の素子が異なる作業位置に搬送されるときには、自動的に加圧状態が解除されるようにすることにより、素子が収容装置上に正確かつ確実に圧着され得るようにした半導体素子テストハンドラの素子収容装置を提供することを目的とする。

上記目的を達成するための本発明は、半導体素子が収容する複数個の素子収容部材が形成されたプレートと、前記各素子収容部材の一側に旋回可能に設けられて素子収容部材上に収容した素子の上面を加圧及び解除するラッチと、前記素子収容部材に素子が収容した状態では前記ラッチが素子を加圧し、前記素子収容部材に素子が収容する時及び前記素子収容部材から素子が搬出される時には、前記ラッチが素子を加圧する動作を解除するように前記ラッチを旋回作動させるラッチ作動手段を含んで構成された半導体素子テストハンドラの素子収容装置を提供する。

以上のように本発明によると、半導体素子が素子収容装置上に供給及び搬出される時、ラッチが自動的に開かれた、閉じられながら半導体素子を加圧及び解除するので、半導体素子が素子収容装置の素子収容部材上に確実に面接触できると共に、誤整列の際には整列状態が補正されながら正確な整列が行われるようになる。

従って、前述のように真空圧により収容の可否を感知する素子収容装置の場合には、真空圧を確実に形成できるようになるため、真空圧の感知ミスによるハンドラ作動中断現象がなくなり、テスト効率性が向上する効果が得られる。

以下、本発明による半導体素子テストハンドラの素子収容装置の望ましい実施形態を添付の図面を参照して詳細に説明する。

図４乃至図１０は本発明による半導体素子テストハンドラの素子収容装置の一例であり、図１に示した半導体素子テストハンドラで半導体素子をテストトレイ(図１参照)の各キャリアピッチに合わせて整列するための位置決めシャトル(ａｌｉｇｎ ｓｈｕｔｔｌｅ)の構造を示した図面である。参考に、この実施形態の説明中では、テスト対象となる半導体素子はＢＧＡタイプ(Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ Ｔｙｐｅ)の半導体素子として説明する。

図４乃至図１０に示すように、本発明の素子位置決めシャトル５００は長い矩形のプレート５０１に複数個の素子収容ブロック５１０が一定量上下に移動可能に設けられ、プレート５０１の上部面には、縁に沿って各キャリア１００の位置決め溝１０２(図８，９参照)に対応して挿入される円錐形の位置決め用ピン５０２が取り付けられる。

素子収容ブロック５１０は、上面に素子より少し小さい大きさの凹部５１１が形成され、この凹部５１１の外側部に素子Ｓの各縁部を収容するようになっている。凹部５１１の中央には真空形成のための空気通路の役割をする貫通孔５１２が下端部まで貫通するように形成されている。

又、凹部５１１両側の外側には素子ＳのボールＢのうち、最外郭側に位置したボールＢ列が挿入されるように複数個のボール挿入溝５１３が形成されている。

なお、各素子収容ブロック５１０の両側には、素子収容ブロック５１０上に素子が収容した時、素子の両側部を上側から押圧する役割をする一対のラッチ５２１が上下に旋回可能に取り付けられる。

ラッチ５２１はほぼ‘Ｚ’字形に形成され、中間部分が通孔５０３の外側に固定される固定ブロック５２２にヒンジ軸５２３を中心として回転可能に設けられ、その外側端部には長溝５２６が形成されている。

また、固定ブロック５２２には昇降部５２４が上下に昇降可能に設けられ、固定ブロック５２２の内部には昇降部５２４を弾性的に支持する圧縮スプリング５２７が内設されており、昇降部５２４の側部には固定ブロック５２２を貫通してラッチ５２１の長溝５２６に挿入される連結リブ５２５が突出するように形成されている。

従って、昇降部５２４が昇降すると、昇降部５２４の連結リブ５２５がラッチ５２１の長溝５２６に沿って移動しながらラッチ５２１を旋回させる。

即ち、昇降部５２４に外力が加えられないので、昇降部５２４が上昇した状態では連結リブ５２５がラッチ５２１の長溝５２６の外側に位置しつつ、ラッチ５２１の内側が下側に旋回されて素子を押圧できる状態になり、外力により昇降部５２４が押圧されて下降すると、連結リブ５２５が共に下降し、ラッチ５２１の長溝５２６の内側に移動しながらラッチ５２１が自然に旋回して開くようになっている。

昇降部５２４の昇降動作は位置決めシャトルの上側から昇降部５２４の上端を押圧することにより行われるので、半導体素子をピックアップしたピッカー（図示せず）が、位置決めシャトル上に素子を収容させる位置の位置決めシャトル５００上側に位置決めシャトルを横切るように２つのプレスバー５３０が並んで取り付けられる。従って、位置決めシャトルがピッカーより素子の供給を受けるために一定量上昇する時、各昇降部５２４の上端がプレスバー５３０に同時に接触して押圧されると、ラッチ５２１の旋回作動が行われるようになっている。

また、昇降部５２４は前記プレスバー５３０との接触による昇降動作以外にも、位置決めシャトル上側に配置されるテストトレイ（図示せず）の各キャリア１００によっても昇降動作が行われるが、かかるキャリア１００との接触による昇降部５２４の昇降動作は、位置決めシャトルがテストトレイのキャリアと半導体素子とを交換する際に行われる。

かかる昇降部５２４の昇降動作に関する具体的な説明は、下記の位置決めシャトルの作動に関する説明にてより詳しく述べる。

上述のように構成された位置決めシャトルの動作は次のように行われる。位置決めシャトルで半導体素子を装着及び分離する過程は、図１に示したテストハンドラの構成を参照する。

先ず、位置決めシャトルの各素子収容ブロック５１０に半導体素子を装着する場合、位置決めシャトルは第２ピッカー３２(図１参照)により半導体素子を受けられる位置に整列される。

位置決めシャトル５００が第２ピッカー３２の直下側に整列すると、位置決めシャトル下部に配置される下部プッシングユニット（図示せず）の各ノズル部２００が上昇して素子収容ブロック５１０の下部を押し上げる。

これにより、素子収容ブロック５１０及びプレート５０１が上昇し、図６及び図７に示すように位置決めシャトル５００のプレート５０１上側に固定されたプレスバー５３０に各昇降部５２４の上端が接触しつつ昇降部５２４が下降することになる。

昇降部５２４の下降により、前述のようにラッチ５２１の内側が上側に旋回して開かれる。この状態で第２ピッカー３２(図１参照)が下降して位置決めシャトル上の素子収容ブロック５１０に半導体素子Ｓを載置して再び上昇する。

次に、前記下部プッシングユニット（図示せず）が下降しながら位置決めシャトルも共に下降するが、この時、昇降部５２４とプレスバー５３０の間の接触が解除されながら、昇降部５２４が付勢部材としての圧縮スプリング５２７の弾性力により上昇し、ラッチ５２１の内側端部が下側に下降して半導体素子Ｓの両端部を加圧する。

従って、ラッチ５２１の加圧により半導体素子Ｓは素子収容ブロック５１０の面に確実に圧着される。

前述したように、下部プッシングユニット（図示せず）の下降作動が発生する時、下部プッシングユニットのノズル部２００では素子収容ブロック５１０の貫通孔５１２及び凹部５１１を通じて真空圧が形成され素子の有無を感知するが、この時半導体素子Ｓはラッチ５２１により凹部５１１外側面に確実に圧着されるので、異物質あるいは誤整列により空気が漏出される現状が起きず、よってノズル部２００における真空圧形成が確実に行われ、素子有無に関する感知ミスがなくなる。

なお、位置決めシャトル５００の各素子収容ブロック５１０に半導体素子Ｓが収容されると、位置決めシャトル５００及び下部プッシングユニット（図示せず）はテストトレイの下側に移動し、次いで前述のように下部プッシングユニットのノズル部２００が上昇しながら位置決めシャトルが上昇する。

前述したように、位置決めシャトルの上昇に従い、図８と図９に示すように、昇降部５２４の上端がキャリア１００に接触しながら昇降部５２４が下降し、これによりラッチ５２１が開かれて半導体素子が自由な状態になる。

前述したように、キャリア１００がプレート５０１に連接した状態でノズル部２００が更に上昇すると、プレート５０１に対して収容ブロック５１０がもう少し上昇することになる。

この状態でキャリア１００のラッチ作動ユニット（図示せず）により、キャリアラッチ１０１が開かれた後、閉じられると素子収容ブロック５１０上の半導体素子Ｓの両端部をホールドする。

そして、再び下部プッシングユニットが下降しながら位置決めシャトル５００が下降し、昇降部５２４とキャリア１００との間の接触が解除されながら、昇降部５２４が上昇してラッチ５２１が閉じるようになる。この際にも前述のようにノズル部２００が素子収容ブロック５１０の貫通孔５１２及び凹部５１１を通じて真空圧の形成のための吸入力を発生させるが、この時もし真空圧が形成されると、キャリアが位置決めシャトル上の半導体素子を保持できず、位置決めシャトル上に半導体素子が残留した状態になるので、ノズル部２００ではこれをハンドラ制御ユニット（図示せず）に送信してハンドラの作動を中止させる。

位置決めシャトルがテストトレイ（図示せず）のキャリア１００より半導体素子を受け、第２ピッカー３２に移送する過程は前述した過程を逆順に行えばよいので、これに関する詳細な説明は省略する。

一方、本発明によると、前述のように位置決めシャトル上に半導体素子Ｓを収容させる時、ラッチ５２１の作動により半導体素子が加圧されることにより、異物質による空気漏出が発生しないという利点と共に、図１０に示すように、半導体素子が素子収容ブロック上に傾きながら誤整列された場合、ラッチ５２１が閉じられる時、上側に突出した一側端部が先に接触しながら下降して反対側を上昇させ、結果的に半導体素子が素子収容ブロック５１０上に正確に整列される利点も得られる。

前述した実施形態の説明では前述したように半導体素子が収容される時、素子を押圧するラッチが位置決めシャトルに適用される旨を説明したが、かかるラッチ及びラッチ作動構造は前述した位置決めシャトル以外にも、ある一つの工程を行う前に、半導体素子が一時的に収容し待機又は運搬されるシャトル又はステージなどその他の素子収容装置にも同一又は類似に適用できるものである。

また、前述した実施形態では、ラッチ５２１を作動させるための昇降部５２４を昇降させるプレスバー５３０が位置決めシャトル上側に固定されるように取り付けられ、プレスバー５３０に対する位置決めシャトル５００の相対移動により昇降部５２４がプレスバー５３０に接触して昇降する旨を説明したが、これとは異なり、位置決めシャトル５００が固定された状態でプレスバー５３０が独立的に上下に昇降しながら昇降部５２４を昇降させるように構成することもできる。

一般的な半導体素子ハンドラの一例を概略的に示した平面構成図である。 図１に示すハンドラの位置決めシャトル構成を示した斜視図である。 図２の位置決めシャトルに半導体素子が収容された状態の一例を示した要部断面図である。 本発明による半導体素子収容装置の一例として位置決めシャトルの一実施形態を示した斜視図である。 図４に示した位置決めシャトルの主要部構成を拡大して示した斜視図である。 図４に示した位置決めシャトルの作動例を示した要部断面図である。 図４に示した位置決めシャトルの作動例を示した要部断面図である。 図４に示した位置決めシャトルの作動例を示した要部断面図である。 図４に示した位置決めシャトルの作動例を示した要部断面図である。 図４に示した位置決めシャトルの作動例を示した要部断面図である。

符号の説明

１００ キャリア
１０１ キャリアラッチ
２００ ノズル部
５００ 位置決めシャトル
５０１ プレート
５１０ 素子収容ブロック
５１１ 凹部
５１２ 貫通孔
５２１ ラッチ
５２２ 固定ブロック
５２３ ヒンジ軸
５２４ 昇降部
５２５ 連結リブ
５２６ 長溝
５２７ 圧縮スプリング
５３０ プレスバー
Ｔ テストトレイ
Ｓ 半導体素子
Ｂ ボール

Claims (20)

1. プレートと、
   半導体素子を受けて収容するように前記プレート上に形成された複数個の収容部と、
   前記各収容部の近くで収容部上に収容する半導体素子を加圧するように構成された少なくとも一つのラッチと、
   前記少なくとも一つのラッチが半導体素子を収容部に加圧するように作動し、前記半導体素子が収容部上から除去され得るように、ラッチの半導体素子への加圧状態を解除するように作動するラッチ作動ユニットとを含む、半導体素子テストハンドラの素子収容装置。
2. 前記各収容部は半導体素子が収容部上に真空により吸着されるように、前記収容部と該収容部上に置かれた半導体素子の面との間に真空を形成するための貫通孔を備えることを特徴とする請求項１記載の半導体素子テストハンドラの素子収容装置。
3. 前記収容部はＢＧＡタイプの半導体素子のボールを収容するための複数個のボール挿入溝をさらに含むことを特徴とする請求項２記載の半導体素子テストハンドラの素子収容装置。
4. 前記収容部は上面に形成された溝をさらに含み、前記溝は半導体素子より小さく形成され、収容された半導体素子により完全に遮られるように位置されることを特徴とする請求項３記載の半導体素子テストハンドラの素子収容装置。
5. 前記少なくとも一つのラッチは半導体素子を収容部に加圧する一番目の位置と、収容部から半導体素子の加圧状態を解除する二番目の位置との間で移動可能であることを特徴とする請求項１記載の半導体素子テストハンドラの素子収容装置。
6. 前記ラッチは第１位置と第２位置との間で移動できるように軸を中心として旋回可能に取り付けられ、ラッチ作動ユニットはラッチを第１位置と第２位置との間で旋回運動させることを特徴とする請求項５記載の半導体素子テストハンドラの素子収容装置。
7. 前記ラッチ作動ユニットは作動部材及び付勢部材で構成され、前記作動部材に力が加えられるとき、前記ラッチが前記付勢部材の弾性力に対抗して第２位置に旋回し、前記作動部材に加えられる力が加えられないとき、付勢部材がラッチを第１位置に旋回させることを特徴とする請求項６記載の半導体素子テストハンドラの素子収容装置。
8. 前記ラッチには長孔が形成されており、前記作動部材は前記長孔を通じて延びて長孔内に部分的に挿入されるピンを備え、前記作動部材が第１位置と第２位置との間で動く時、前記ピンが前記長孔に従って動きながらラッチを旋回させることを特徴とする請求項７記載の半導体素子テストハンドラの素子収容装置。
9. ２つのラッチが各収容部の近くで互いに対向するように取り付けられることを特徴とする請求項１記載の半導体素子テストハンドラの素子収容装置。
10. 請求項１による素子収容装置を備えた半導体素子テストハンドラ。
11. 中心部に形成された溝の周辺部に半導体素子が収容する収容面が形成された素子収容ブロックと、
    前記収容面に隣接して運動可能に設けられた少なくとも一つのラッチと；
    前記ラッチに連結されて前記ラッチを開放又は閉鎖位置に運動させるように構成され、前記ラッチが閉鎖位置にあるとき、ラッチが前記収容面に対して半導体素子を加圧するようにする昇降部を含む半導体素子テストハンドラの素子収容装置。
12. 前記昇降部は突出したピンを備え、前記昇降部は第１位置と第２位置との間で動けるように構成され、前記ラッチは前記昇降部のピンが収容されるスロットが形成されたほぼ偏平な部材からなり、前記昇降部が第１位置と第２位置との間で運動することにより、ラッチが開放位置と閉鎖位置との間で移動可能であることを特徴とする請求項１１記載の半導体素子テストハンドラの素子収容装置。
13. 前記ラッチは素子収容ブロックに旋回可能に取り付けられ、前記昇降部が前記ラッチを開放位置と閉鎖位置との間に旋回させることを特徴とする請求項１２記載の半導体素子テストハンドラの素子収容装置。
14. 前記素子収容ブロックに装着され、前記昇降部を第２位置に偏向させることにより、ラッチを閉鎖位置に位置させる付勢部材をさらに含んで構成されることを特徴とする請求項１１記載の半導体素子テストハンドラの素子収容装置。
15. 前記昇降部は前記昇降部の上側に設けられるプレスバーにより、前記付勢部材の弾性力に対抗して第１位置に加圧されながらラッチが開放されるように構成されることを特徴とする請求項１４記載の半導体素子テストハンドラの素子収容装置。
16. 前記収容面は、その上に収容し加圧される半導体素子のバールを収容する複数個のボール用溝を備えることを特徴とする請求項１１記載の半導体素子テストハンドラの素子収容装置。
17. 前記素子収容ブロックは、前記溝の上側に収容する半導体素子の面に真空を形成するための貫通孔をさらに含むことを特徴とする請求項１１記載の半導体素子テストハンドラの素子収容装置。
18. プレートと、
    半導体素子を受けて収容するように前記プレート上に形成された複数個の収容部と、
    半導体素子を前記収容部の上面に解除可能に加圧するための加圧手段と、
    前記収容部上に収容された半導体素子の面に、真空を形成するための真空形成手段を含んで構成された半導体素子テストハンドラの素子収容装置。
19. 前記各収容部は、収容部上に収容された半導体素子のボールを収容するための手段をさらに含んで構成されることを特徴とする請求項１８記載の半導体素子テストハンドラの素子収容装置。
20. 請求項１８による素子収容装置を備えた半導体素子テストハンドラ。

Images