JP2004537185A - 無線通信システムのための遅延ロックループ - Google Patents
無線通信システムのための遅延ロックループ Download PDFInfo
- Publication number
- JP2004537185A JP2004537185A JP2002570437A JP2002570437A JP2004537185A JP 2004537185 A JP2004537185 A JP 2004537185A JP 2002570437 A JP2002570437 A JP 2002570437A JP 2002570437 A JP2002570437 A JP 2002570437A JP 2004537185 A JP2004537185 A JP 2004537185A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- instance
- instances
- error metric
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims abstract description 69
- 230000008859 change Effects 0.000 claims abstract description 11
- 239000000523 sample Substances 0.000 claims description 96
- 230000008569 process Effects 0.000 claims description 25
- 239000012723 sample buffer Substances 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 26
- 238000005070 sampling Methods 0.000 description 24
- 238000012952 Resampling Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 10
- 230000011664 signaling Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
- H04B7/0817—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with multiple receivers and antenna path selection
- H04B7/082—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with multiple receivers and antenna path selection selecting best antenna path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Transmission System (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
【解決手段】所定の伝搬経路のための複数のアンテナ上で受信した複数の信号インスタンスのためのサンプルタイミングを派生させるための技術。１つのスキームにおいて、ＤＬＬは各経路に対して維持され、各ＤＬＬは割当てられた経路のための最良の信号インスタンスのタイミングを追跡する。他のスキームにおいて、ＤＬＬは各経路に対して維持され、各ＤＬＬは、割当てられた経路のための最良の信号の平均タイミングを追跡する。タイミングジッターを低減するために、信号インスタンスのＳＩＮＲは多数の異なるタイムオフセットに対して推定することができる。ＤＬＬのループフィルタは最初にノーマルな方法で更新される。そのサンプルタイミングのために使用されるタイムオフセット内の変化が検出されると、新しいオフセットのためのＳＩＮＲと以前のオフセットのためのＳＩＮＲが比較される。関連するＳＩＮＲがより良いなら、新しいタイムオフセットが使用される、そうでなければ、以前のタイムオフセットが保持され使用される。
【選択図】図４Ｂ
【選択図】図４Ｂ
Description
【技術分野】
【０００１】
この出願は、すべての目的に対してその全体を参照することによりここに組み込まれる、２００１年１月１９日に出願した仮米国出願シリアル番号第６０／２６３，１１８号（発明の名称：「ＲＸダイバーシティおよびＤＬＬ実施に対する変化」(Changes to RX Diversity and DLL Implementation)）の利益を請求する。
【０００２】
［１００１］この発明は一般にデータ通信に関し、特に、無線通信システムに使用するための遅延ロックループ（ＤＬＬ）に関する。
【背景技術】
【０００３】
［１００２］無線通信システムにおいて、送信器からのＲＦ変調された信号は多数の伝搬路（見通し路および/または反射路）を介して受信器に到達するかもしれない。伝搬路の特性は、典型的にフェージングやマルチパスのような多数の要因により時間に対して変化する。有害な経路影響に対してダイバーシティを提供し、性能を改良するために、マルチアンテナを使用して送信された信号を受信することができる。送信アンテナとマルチ受信アンテナとの間の伝搬路が少なくともある程度線形的に独立しているなら、データ送信を正しく受信する可能性はさらなる受信アンテナの使用により増大する。
【０００４】
［１００３］マルチパス環境において、各アンテナで受信した信号は、送信された信号の多数の実現値を含むことができる。受信ダイバーシティを供給するために、マルチ受信アンテナが使用されるなら、各伝搬路は、マルチ受信アンテナの各々において現われる信号インスタンス(instance)を生じる。これらのアンテナが互いに接近して配置されているなら、ある伝搬路のためのこれらのアンテナで受信された複数の信号インスタンスは時間的に接近して合わされるが、受信アンテナのための特定のチャネル利得に依存して異なる（そして恐らく広範囲にわたる）振幅と位相を持つかもしれない。
【０００５】
［１００４］受信器において、各受信された信号は条件づけされ、データサンプルの各ストリームを供給するためにデジタル化される。従って、各受信された信号において、１つ以上の信号インスタンスを処理するためにレーキ受信器を使用することができる。与えられたデータ送信に対してより多くの信号エネルギーが集められるような態様で、複数の受信された信号における種々の信号インスタンスを処理し結合することができるなら、改良された性能を得ることができるかもしれない。
【０００６】
［１００５］高性能を得るための１つの主要な課題は、最高の信号対雑音および干渉比（ＳＩＮＲ）に関連する特定のタイムインスタンス(time instance)に各信号インスタンスを適切にサンプルすることである。受信ダイバーシティが使用されないなら（すなわち唯一つの受信アンテナが採用されるなら）、受信された信号が、最適タイムインスタンスにまたは最適タイムインスタンス付近で効果的にサンプル（または再サンプル）されるように、各信号インスタンスに対してサンプルタイミングを調節するために、遅延ロックループを使用することができる。しかしながら、受信ダイバーシティが使用されるとき、各伝搬路に対して複数のアンテナ上で受信された複数の信号インスタンスのための適切なサンプルタイミングを派生するのにある課題に遭遇する。
【０００７】
［１００６］さらに、ある動作条件のための適切なサンプルタイミングを派生するのにさらなる課題に遭遇する。ＩＳ−９５ＣＤＭＡシステムのように、低いＳＩＮＲｓで動作するように設計された通信システムの場合、信号インスタンスのＳＩＮＲは、サンプルタイミング内のエラーまたはジッター(jitter)に全く敏感でない。しかしながら、ＩＳ−８５６ＣＤＭＡシステムのように、高いＳＩＮＲで動作するように設計されたシステムの場合、サンプルタイミングのエラーまたはジッターは信号インスタンスのＳＩＮＲにおいてより顕著な劣化を生じ、従って性能を劣化させるかもしれない。
【０００８】
［１００７］それゆえ、受信ダイバーシティおよび／または高いＳＩＮＲ動作環境に対して適切なサンプルタイミングを供給するための技術的必要性がある。
【発明の開示】
【課題を解決するための手段】
【０００９】
［１００８］受信ダイバーシティが受信器において採用されるとき、所定の伝搬路に対して、複数のアンテナで受信した複数の信号インスタンスのために使用されるサンプルタイミングを派生するための技術がここに提供される。１つの受信ダイバーシティ遅延ロックループ（ＤＬＬ）スキームにおいて、１つのＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路のための最良の信号インスタンスのタイミングを追跡する。最良の信号インスタンスは、その伝搬路に対して受信した複数の信号インスタンスの中で最高の信号対雑音および干渉比（ＳＩＮＲ）を獲得する信号インスタンスかもしれない。他の受信ダイバーシティＤＬＬスキームにおいて、１つのＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路に対して複数の信号インスタンスの平均タイミングを追跡する。所定の伝搬路に対する平均タイミングは、（１）各信号インスタンスのためのサンプリングタイミング内の誤差を示す誤差測定基準を派生させることにより、（２）複数の信号インスタンスのための誤差測定基準を重み付けすることにより、（３）複合の誤差測定基準を派生させるために各ループ更新期間に対して重み付けされた誤差測定基準を結合することにより、および（４）複合誤差測定基準を用いてＤＬＬのためのループフィルタを更新することにより派生させることができる。両方のＤＬＬスキームの場合、各伝搬路に対する複数の信号インスタンスのためのサンプルタイミングはその伝搬路に対して維持されるＤＬＬにより派生される。これらのＤＬＬスキームおよび他のＤＬＬスキームは以下にさらに詳細に記載される。
【００１０】
［１００９］高度のＳＩＮＲ動作環境に対してジッタを低減させたサンプルタイミングを供給するための技術もここに提供される。受信した信号インスタンスのＳＩＮＲは多数の異なるタイムオフセットに対して推定することができ、各タイムオフセットはその信号インスタンスのための異なるサンプルタイミングに相当する。その信号インスタンスに対して維持されるＤＬＬのためのループフィルタは、最初は、その信号インスタンスのために派生された誤差測定基準に基づいて通常の方法で更新することができる。そのサンプルタイミングのために使用するタイムオフセット内で（例えば１つ以上のｃｈｉｐｘ８タイムユニットの）変化が検出されると、新しいタイムオフセットのためのＳＩＮＲが以前のタイムオフセットのためのＳＩＮＲと比較される。新しいタイムオフセットのためのＳＩＮＲが（例えばｙｄＢだけ）、以前のタイムオフセットのためのＳＩＮＲよりも良ければ、そのサンプリングタイミングに対して新しいタイムオフセットが使用される。そうでなければ、新しいタイムオフセットのためのＳＩＮＲが良くなければ、以前のタイムオフセットが維持され、そのサンプルタイミングのために使用される。この場合も先と同様にこれらの技術の種々の詳細が以下に記載される。
【００１１】
［１０１０］この発明の種々の観点と実施の形態はさらに以下に詳細に記載される。以下に詳細に記載するように、この発明は、この発明の種々の観点、実施の形態および特徴を実施する、方法、プログラムコード、デジタルシグナルプロセッサ（ＤＳＰｓ）、受信器ユニット、端末、基地局、システム、および他の装置およびエレメントをさらに提供する。
【発明を実施するための最良の形態】
【００１２】
［１０１１］この発明の特徴、性質および利点は、同一部に同符号を付した図面とともに以下に述べる詳細な記載からより明白になるであろう。
【００１３】
［１０２３］図１は、この発明の種々の観点および実施の形態を実施することができる受信器ユニット１００の実施の形態のブロック図である。受信器ユニット１００は端末（例えば携帯電話）または基地局内に実現可能である。端末はまた移動局、遠隔端末、アクセス端末またはその他の専門用語でも呼ばれ、基地局も、アクセスポイント、ＵＴＲＡＮ、またはその他の専門用語でも呼ばれる。受信器ユニット１００は、例えばＩＳ−９５、ｃｄｍａ２０００、ＩＳ−８５６およびＷ−ＣＤＭＡシステムのような種々の無線通信システムにおいても使用可能である。明確にするために、種々の観点と実施の形態は、ＩＳ−８５６システムにおける順方向リンクに対して以下に記載される。これは文献３ＧＰＰ２ Ｃ．Ｓ００２４（タイトル：「ｃｄｍａ２０００高レートパケットデータ大気中インターフェース仕様」("cdma2000 High Rate Packet Data Air Interface Specification"))に記載され参照することによりここに組み込まれる。
【００１４】
［１０２４］図１において、１つ以上の送信器（たとえば基地局）から送信された１つ以上のＲＦ変調された信号は、多数の（Ｎ）アンテナ１１２ａ乃至１１２ｎの各々により受信される。一般に、Ｎは１またはそれより大きい整数を取ることができ（即ちＮ≧１）、受信ダイバーシティが採用されるなら、２以上に等しい（即ちＮ≧２）。各アンテナ１１２から受信された信号は、各受信器１１４に供給される。各受信器１１４は、各受信した信号を１つ以上の低雑音増幅器（ＬＮＡ）段で増幅し、増幅されたＲＦ信号をフィルタリングして雑音と偽の信号を除去し、フィルタリングされたＲＦ信号を直交周波数逓降変換して、その受信信号に対する同相（Ｉ）成分および直交ベースバンド成分を供給する。
【００１５】
［１０２５］各受信器１１４からのＩベースバンド成分およびＱベースバンド成分は次にそれぞれの対のアナログ−デジタル変換器（ＡＤＣｓ）１１６によりデジタル化され（複素）ＩサンプルおよびＱサンプルのストリームを供給する。特定の実施の形態において、ＡＤＣｓ１１６はＩおよびＱサンプルをチップレートの２倍（すなわちｃｈｉｐｘ２）で供給し、チップレートは、いくつかのＣＤＭＡシステムに対して１．２２８８Ｍｃｐｓである。各ｃｈｉｐｘ２サンプル期間に対するＩサンプルおよびＱサンプルの対はここでは、ＡＤＣサンプルまたはデータサンプルと呼ばれる。各ＡＤＣｓ１１６の対からのＡＤＣサンプルのストリームは各サンプルバッファ１１８に供給され記憶される。
【００１６】
［１０２６］デジタルシグナルプロセッサ（ＤＳＰ）１２０はサンプルバッファ１１８ａ乃至１１８ｎに記憶されたＡＤＣサンプルを受信し、サンプルをさらに処理する。ＤＳＰ１２０は、フィルタリング、再サンプリング、復調、復号等のような多数の機能を実行する。ＤＳＰ１２０はまた、以下に詳細に記載するように、各受信した信号のために正しいサンプルタイミングを供給するために使用される種々の制御ループも実施することができる。メモリ１２２はＤＳＰ１２０により使用されるデータおよび／またはコードのための記憶を供給するために使用することができる。
【００１７】
［１０２７］クロック回路１２４は受信器ユニット１００の種々のエレメントにより使用されるクロック信号を供給する。例えば、クロック回路１２４は、受信器１１４ａ乃至１１４ｎに対して局部発振器信号を供給し、ＡＤＣｓ１１６ａ乃至１１６ｎに対してサンプリングクロックを供給するように設計することができる。これらの種々のクロック信号の周波数おおよび／または位相はＤＳＰ１２０からの１つ以上のループ制御により調節可能である。
【００１８】
［１０２８］図２は順方向リンクに対してＩＳ−８５６により定義される送信（またはスロット）フォーマットの図である。各アクティブスロットは２つのハーフスロットに分割される。各ハーフスロットはパイロットバースト２１４により分離される２つのデータ区画２１２を含む。データ区画２１２はユーザ固有のデータおよびシグナリングを送信するために使用することができ、パイロットバースト２１４はパイロットを送信するために使用することができる。左ハーフスロットはパイロットバースト２１４ａにより分離されたデータ区画２１２ａおよび２１２ｂを含み、右ハーフスロットはパイロットバースト２１４ｂにより分離されたデータ区画２１２ｃを含む。ＩＳ−８５６の場合、各パイロットバースト２１４はオールゼロデータの９６チップから構成される。
【００１９】
［１０２９］左ハーフスロットはさらにパイロットバースト２１４ａの両側に配置された２つのシグナリングバースト２１６ａおよび２１６ｂを含み、右ハーフスロットはさらにパイロットバースト２１４ｂの両側に配置されたシグナリングバースト２１６ｃおよび２１６ｄを含む。これらのシグナリングバースト２１６は逆電力制御（ＲＰＣ）情報および他の情報を送信するために使用されるＭＡＣチャネルを実現するために使用される。ＲＰＣ情報は、受信する基地局において所望の信号品質を得るために端末の送信電力を上昇または下降するように調節するように端末に指示する。
【００２０】
［１０３０］各アイドルスロットも２つのハーフスロットに分割される。そして各ハーフスロットも同じ幅（例えば９６チップ）の１つのパイロットバースト２１４を含み、アクティブスロット内のハーフスロットの位置を同じ位置に配置される。２つのシグナリングバースト２１６（各々６４チップの持続期間）は各パイロットバースト２１４の両側に位置される。シグナリングバーストは送信なしとパイロット送信との間およびパイロット送信と送信なしの間に過度期を供給する。過度期は（例えば９６チップの）パイロットバーストの期間に対してパイロットリファレンス(pilot reference)を一定値に到達可能にさせるまたは一定値付近にあることを可能にする。アイドルスロットのためのパイロットバーストはアクティブスロットのためのパイロットバーストと本質的に区別できないように意図される。
【００２１】
［１０３１］図３はより高い時間分解能を得るためにＡＤＣサンプルに関して実行される再サンプリングの実施の形態をグラフとして図解する。特定のアンテナから受信した信号は、より高い時間分解能を供給するために複数倍（例えば２倍、４倍、８倍）である初期サンプルレートで典型的にオーバーサンプル(oversampled)される。従ってＡＤＣサンプルは、チップレートの２倍（すなわちｃｈｉｐｘ２）まで縮小することができ、サンプルバッファ１１８に記憶される。より高いレート（例えばｃｈｉｐｘ８）の代わりにｃｈｉｐｘ２サンプルを記憶することは、バッファ要件を低減させる。
【００２２】
［１０３２］受信した信号に特定の信号インスタンスを復調するために、ＡＤＣサンプルはサンプルバッファから検索され、恐らく同じサンプルレート（例えば、ｃｈｉｐｘ２）であるが、受信器ユニットにおける信号インスタンスの到着時刻に相当する特定の時間オフセットで、補間されたサンプルを得るために再サンプルされる。このタイムオフセットは、信号インスタンスのための最高の信号対雑音および干渉比（ＳＩＮＲ）を供給する「最適な」サンプルタイミングの近似である。遅延ロックループ（ＤＬＬ）はその信号インスタンスのための適切なタイムオフセットを供給するために処理される各信号インスタンスに対して維持することができる。再サンプリングを用いることにより、受信された信号において異なる到着時刻を有する複数の信号インスタンスは、これらの信号インスタンスに対して決定される特定のタイムオフセットで同じ系列のＡＤＣサンプルを再サンプリングすることにより処理することができる。
【００２３】
［１０３３］図３に示すように、受信した信号は、ｃｈｉｐｘ２において効果的にサンプルされ、（実線の円により表される）ＡＤＣサンプルはサンプルバッファに記憶される。図３に示す特定の信号インスタンスの場合、最適なサンプリングタイム実現値はｔ０、ｔ１、ｔ２、ｔ３、ｔ４等で生じる。図３に示すように、ＡＤＣサンプルタイミングは、所定の信号インスタンスに対して最適なサンプルタイミングにロックできない。
【００２４】
［１０３４］特定の実施において、再サンプリングは、ｃｈｉｐｘ８時間分解能（すなわちＴｃ／８、但しＴｃは１チップ期間）で実行される。この場合、線形補間を用いて、ｃｈｉｐｘ２ＡＤＣサンプルの各対は、実線の円の間の正方形の箱により表される、３つの他の可能なディスクリートタイムインスタンスにおいて再サンプリングすることができる。ＡＤＣサンプリングタイムインスタンスと信号インスタンスのための最適サンプリングタイムインスタンスとの間の差異は図３において、ｔｄｉｆｆとして示される。しかしながら、この値は、ｃｈｉｐｘ８時間分解能に量子化され、ｔａｄｊのタイムオフセットを生じる。次に、タイムオフセットｔａｄｊに基づいて再サンプリングが行なわれ、陰影のつけられた正方形の箱により表される信号インスタンスのための補間されたサンプルを供給する。
【００２５】
［１０３５］図４ＡはＮ個のアンテナからのＮ個の受信された信号においてパイロットを処理するために使用することができるＤＳＰ１２０ａの一実施の形態のブロック図である。図１に示すように、各受信した信号に対するＡＤＣサンプルはそれぞれのサンプルバッファ１１８に供給され記憶される。従ってＮ個のサンプルバッファは、Ｎ個のアンテナからのＮ個の異なる受信信号に対するＡＤＣサンプルを記憶するために使用することができる。その後、各サンプルバッファからのＡＤＣサンプルは検索することができ、１つ以上のパイロットプロセッサ４１０に供給することができる。各パイロットプロセッサは特定の信号インスタンスを処理するために割当てられる。以下に説明するように、各パイロットプロセッサは、その割当てられた信号インスタンスのためのパイロットを処理し、その信号インスタンスのためのタイミングおよび他の情報（例えば、ＳＩＮＲ）を再生する。
【００２６】
［１０３６］上で述べたように、各伝搬路は、Ｎ個の受信した信号の各々に現われる信号インスタンスを生じる。所定の伝搬路の場合、その伝搬路に対応するＮ個の異なる受信信号においてＮ個の信号インスタンスを処理するためにＮ個のパイロットプロセッサ４１０ａ乃至４１０ｎを割当てることができる。簡単にするために、図４Ａは、１つの伝搬路のための信号インスタンスを処理するために割当てられたパイロットプロセッサを示す。
【００２７】
［１０３７］図４Ａはまたパイロットプロセッサ４１０の特定の実施の形態を示す。各パイロットプロセッサ４１０内において、ＡＤＣサンプルは補間器４２０に供給され（図３に図解するように）再サンプリングされ、処理される信号インスタンスのために補間されたサンプルを供給する。再サンプリングはタイミング発生器４３２により供給されるタイミング制御に基づいて実行される。このタイミング制御は、ＡＤＣサンプルを再サンプルするために使用される特定の時間オフセットｔａｄｊを示し、特定の時間分解能（例えば、ｃｈｉｐｘ８またはＴｃ／８分解能）を備えている。各チップ期間ごとに、補間器４２０は「早く」補間されたサンプルを逆拡散および統合およびダンプ（Ｉ＆Ｄ）エレメント４２２ａに供給し、「遅く」補間されたサンプルを逆拡散Ｉ＆Ｄエレメント４２２ｂに供給し、そして「定刻に」補間されたサンプルを逆拡散Ｉ＆Ｄエレメント４２２ｃに供給する。早いサンプル、遅いサンプルおよび定刻のサンプルは、図３に示すタイミング関係を有し、Ｔｃ／２だけ分離されている。但し、Ｔｃ／２以外のその他の時間差も使用することができ、この発明の範囲内である。
【００２８】
［１０３８］ＰＮ発生器４３４はまた、処理される信号インスタンスの到着時刻に相当する特定のＰＮ状態（またはＰＮ位相）を有するＰＮ系列を各逆拡散Ｉ＆Ｄエレメント４２２に供給する。このＰＮ状態は受信した信号においてサーチャー(searcher)が強い信号インスタンスをサーチすることにより決定することができ、ＰＮ発生器４３４に供給される。次に、各逆拡散Ｉ＆Ｄエレメント４２２はその受信した補間されたサンプルをＰＮ系列を用いて逆拡散し、逆拡散されたサンプルを供給し、さらに、そのパイロットに対して使用されるチャネル化コードを用いてその逆拡散サンプルをデカバー(decover)する。多くのＣＤＭＡシステムの場合、そのパイロットのためのチャネル化コードはゼロ（例えばウオルシュコードゼロ）の系列であり、その場合、デカバリングは省略することができる。図２に示すパイロット構造の場合、各逆拡散Ｉ＆Ｄエレメント４２２は各パイロットバースト毎に９６チップの期間にわたり逆拡散サンプルを蓄積し（すなわち統合し）、そのパイロットバーストに対して１つのパイロットサンプル（すなわちハーフスロット毎に１つのパイロットサンプル）を供給する。
【００２９】
［１０３９］逆拡散Ｉ＆Ｄエレメント４２２ａおよび４２２ｂからのパイロットサンプルはそれぞれマグニチュード二乗器４２４ａおよび４２４ｂに供給される。各マグニチュード二乗器４２４は以下のように各パイロットサンプルのエネルギー（これはＰＩ＋ｊＰＱとして示される複素値）を計算する。
【数１】
【００３０】
マグニチュード二乗器４２４ａは早いサンプルに基づいて派生したパイロットエネルギーＥp,earlyを供給し、およびマグニチュード二乗器４２４ｂは遅いサンプルに基づいて派生したパイロットエネルギーＥp,lateを供給する。ハーフスロット毎に、加算器４２６は早いパイロットサンプルエネルギーＥp,earlyから遅いパイロットサンプルエネルギーＥp,lateを引き算し、その差（すなわち、Ｅp,early−Ｅp,late）をループフィルタ４３０に供給する。
【００３１】
［１０４０］逆拡散Ｉ＆Ｄエレメント４２２ａおよび４２２ｂ、マグニチュ−ド二乗器４２４ａおよび４２４ｂおよび加算器４２６は集合的に早い／遅い弁別器（または早い／遅い検出器）を形成し、一般にサンプルタイミングにおける瞬時誤差を推定するために使用される。他のタイプの弁別器も遅延ロックループに対して使用することができ、これはこの発明の範囲内である。
【００３２】
［１０４１］ループフィルタ４３０は処理される信号インスタンスのために実施される遅延ロックループ（ＤＬＬ）の一部である。加算器４２６からの出力は、早い／遅いパイロットエネルギーに基づいて派生された誤差測定基準、ＥＭであり、信号インスタンスのためのサンプルタイミングにおける瞬時誤差、Δｔを示す。この誤差測定基準はループフィルタ４３０によりフィルタリングされ、ＡＤＣサンプリングタイムインスタンスとこの信号インスタンスのための最適サンプリングタイムインスタンスとの間の（微細な）誤差ｔdiffを示すループ出力を供給する。次にタイミング発生器４３２はループ出力を受信し量子化し、ＡＤＣサンプルを再サンプルするために使用される（きめの粗い）タイムオフセットｔadjを供給する。タイミング発生器４３２は、タイムオフセットｔadjを示すタイミング制御を補間器４２０に供給し、さらに、サンプルバッファから検索される特定のＡＤＣサンプルを示すアドレスをサンプルバッファ１１８に供給する。
【００３３】
［１０４２］逆拡散Ｉ＆Ｄエレメント４２２ｃからの定刻パイロットサンプルはパイロットフィルタ４３６に供給され、特定のロウパスフィルタ応答に基づいてフィルタリングされ、フィルタリングされたパイロットを供給する。フィルタリングされたパイロットは次にコントローラ４４０に供給され、パイロットＳＩＮＲの推定を供給するためにさらに処理することができる。以下の説明の大半において、パイロットＳＩＮＲは信号インスタンスの信号品質の推定値として使用される。しかしながら、信号インスタンスの信号品質を推定するために、他の測定基準を使用してもよく、これはこの発明の範囲内である。逆拡散Ｉ＆Ｄ４２２ｃおよびパイロットフィルタ４３６は信号インスタンスのＳＩＮＲを推定するために使用される信号品質推定器の一部である。
【００３４】
［１０４３］図４Ｂは、所定の伝搬路のすべてのＮ個の信号インスタンスのための遅延ロックループに対して単一のループフィルタが設けられるＤＳＰ１２０ｂの一実施の形態のブロック図である。図４Ａに示す実施の形態と同様に、伝搬路に対して受信された各信号インスタンスを処理するために１つのパイロットプロセッサ４１１を用いてもよく、従って、伝搬路に対してＮ個のアンテナで受信されたＮ個の信号インスタンスに対してＮ個のパイロットプロセッサを使用してもよい。しかしながら、各パイロットプロセッサ４１１はその割当てられた信号インスタンスのタイミングを個々に追跡するためにループフィルタまたはタイミング発生器を含んでいない。代わりに、１つのループフィルタ４３０と１つのタイミング発生器４３２は、（１）最良の信号インスタンスのタイミング、（２）すべてのＮ個の信号インスタンスの平均タイミング、（３）Ｎ個の信号インスタンスの一部の平均タイミング、または（４）その他のタイミング、を追跡するために使用される。次に、タイミング発生器４３２は、すべてのＮ個のパイロットプロセッサ４１１のための補間器４２０のためのタイミング制御およびすべてのＮ個のサンプルバッファ１１８のためのアドレスを供給する。
【００３５】
［１０４４］図５Ａは遅延ロックループのための一次ループフィルタ４３０ａの実施の形態のブロック図である。ループフィルタ４３０ａは図４Ａのループフィルタ４３０の代わりに使用することができ、レジスタ５１２と加算器５１４を用いて実現される単一アキュムレータを含む。ループフィルタ入力（これは、加算器４２６からの誤差測定基準、ＥＭ）が最初に、乗算器５１６により倍率ｃ１を用いて倍率がかけられ、次に倍率のかけられた値はアキュムレータにより蓄積される。アキュムレータからの出力はループ出力ＬＦoutを構成し、これはタイミング発生器４３２ａに供給される。このループ出力はＡＤＣサンプリングタイムインスタンスと最適なサンプリングタイムインスタンスとの間の微細な時間差ｔdiffを示し、いかなるビット数の分解能を有しても良い。一実施の形態において、ループ出力はタイミング発生器４３２ａ内の量子化器５３２によりｃｈｉｐｘ８時間分解能に量子化され補間器のためのタイミング制御（これはきめの粗いタイムオフセットｔadjを示す）を供給する。
【００３６】
［１０４５］図５Ｂは遅延ロックループのための二次ループフィルタ４３０ｂの実施の形態のブロック図である。ループフィルタ４３０ｂは図４Ａのループフィルタ４３０の代わりにも使用することができるが、２つのアキュムレータを含む。第１のアキュムレータはレジスタ５１２ａおよび加算器５１４ａを用いて実現され、第２のアキュムレータは、レジスタ５１２ｂおよび加算器５１４ｂを用いて実現される。ループフィルタ入力は、乗算器５１６ａにより倍率ｃ１を用いて倍率がかけられ、また、乗算器５１６ｂにより倍率ｃ０を用いて倍率がかけられる。乗算器５１６ａからの倍率のかけられた値は第１アキュムレータにより蓄積される。第１アキュムレータからの出力および乗算器５１６ｂからの倍率のかけられた値は加算器５１８により加算され、加算された値はさらに第２アキュムレータによりさらに蓄積される。第２アキュムレータからの出力はループ出力ＬＦoutを構成し、これはタイミング発生器４３２ｂに供給される。第１および第２アキュムレータは各々いかなるビット数の分解能をも持つことが出来る。
【００３７】
［１０４６］一般に、各ループフィルタは、誤差測定基準、ＥＭにより推定される瞬時タイミング誤差を蓄積するための「ループアキュムレータ」としてみることができる。一次ループフィルタ４３０ａの場合、ループアキュムレータは単一のアキュムレータから構成される。そして、二次ループフィルタ４３０ｂの場合、ループアキュムレータは第１および第２のアキュムレータから構成される。
【００３８】
［１０４７］（図４Ａに示すような）早い−遅い弁別器および一次または二次のループフィルタを用いた遅延ロックループの性能は、技術的に入手可能な種々の参考文献に記載されている。そのような参考文献の１つは、参照することによりここに組み込まれる、Ａ．Ｊ．Ｖiterbi著「スペクトル拡散多重アクセス通信の原理("Principles of Spread Spectrum Multiple Access Communications")第２版、McGraw Hill, 1977の本である。
【００３９】
ダイバーシティＤＬＬ
［１０４８］上述したように、受信ダイバーシティが採用されると、Ｎ個の信号インスタンスが各伝搬路に対してＮ個のアンテナ上で受信される。受信アンテナが互いに接近して配置されるなら、これらの信号インスタンスは時間的に接近して合わされる。しかしながら、所定の伝搬路に対して、各受信アンテナは異なるフェージング効果およびマルチパス効果に関連づけることができる。従って、これらのＮ個の信号インスタンスは異なる（恐らく広範囲の）振幅および位相に関連づけることができる。
【００４０】
［１０４９］受信ダイバーシティが採用されるとき、各伝搬路に対して「適切な」サンプルタイミングを派生するために種々のスキームがここに提供される。これらのスキームのいくつかを以下に記載する。
【００４１】
［１０５０］第１のダイバーシティＤＬＬスキームにおいて、ＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路に対して「最良の」信号インスタンスのタイミングを追跡するために動作される。各伝搬路について、残りの信号インスタンスのためのサンプルタイミングは最良の信号インスタンスのサンプルタイミングに対して「スレーブ」である。最良の信号インスタンスは、最良の信号品質（すなわち最高のＳＩＮＲ）または最も強い信号強度を有した信号インスタンスとして定義可能である。特定の信号インスタンスのＳＩＮＲはパイロットのＳＩＮＲに基づいて推定することができ、パイロットのＳＩＮＲは逆拡散Ｉ＆Ｄエレメント４２２ｃからのパイロットサンプルまたはパイロットフィルタ４３６のフィルタリングされたパイロットに基づいて推定することができる。
【００４２】
［１０５１］第１のＤＬＬスキームは、図４Ａに示すパイロットプロセッサ設計を用いて実現することができ、それにより１つのループフィルタ４３０が各パイロットプロセッサ４１０に含まれる。各ループフィルタは最初にその割当てられた信号インスタンスに対して派生された誤差測定基準、ＥＭに基づいて更新される。以下に詳細に記載するように、次に、最良の信号インスタンスのためのループフィルタ値が他の信号インスタンスのためのループフィルタに供給される。
【００４３】
［１０５２］図６Ａは最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生するためのプロセス６００の一実施の形態のフロー図である。この実施の形態の場合、処理される伝搬路に対してＮ個の信号インスタンスの各々に１つのループフィルタが割当てられる（ステップ６１２）。各ループフィルタは最初、受信ダイバーシティが採用されないかのように、動作され、従って図４Ａで上述した、割当てられた信号インスタンスのための早い／遅いパイロットエネルギーから派生された誤差測定基準、ＥＭに基づいてそのループアキュムレータを更新する（ステップ６１４）。各信号インスタンスのＳＩＮＲも（例えば、パイロットサンプルまたはフィルタリングされたパイロットに基づいて）推定される（ステップ６１６）。
【００４４】
［１０５３］ＡＤＣサンプルの個々の系列から派生されたそれぞれの誤差測定基準に基づいてＮ個のループフィルタが更新された後、すべてのＮ個の信号インスタンスのＳＩＮＲｓは（例えばコントローラ４４０）により比較される（ステップ６１８）。次に、最良のＳＩＮＲを有する信号インスタンスが最良の信号インスタンスとして識別され、この信号インスタンスのためのループフィルタ値が検索される（ステップ６２０）。ループフィルタ値は図４ＡのＬfoutとして示されループアキュムレータを実現するために使用されるレジスタ（ｓ）５１２の値（ｓ）から構成される。次に、（図４ＡのＬＦoutxとして示される）最良の信号インスタンスのためのループフィルタが他の（Ｎ−１）信号インスタンスのためのループフィルタに供給され、これらのループフィルタのレジスタ（ｓ）５１２にロードされる（ステップ６２２）。このプロセスは新しい誤差測定基準が派生されるごとに反復することができ、これは、図２に示すパイロット構造の場合、ハーフスロット毎である。
【００４５】
［１０５４］第１のＤＬＬスキームは、図４Ｂに示すパイロットプロセッサ設計を用いて実現することもでき、それにより１つのループフィルタ４３０がＮ個のパイロットプロセッサ４１１に対して供給される。次に、最良の信号インスタンスに対して派生される誤差測定基準、ＥＭに基づいて更新される。
【００４６】
［１０５５］図５Ｃは、所定のマルチパスに対して最良の信号インスタンスのタイミングを追跡するために使用することができる一次ループフィルタの一実施の形態のブロック図である。ループフィルタ４３０ｘは図４Ｂのループフィルタ４３０のために使用することができ、レジスタ５１２および加算器５１４で実現された単一アキュムレータを含む。伝搬路に対して、Ｎ個の信号インスタンスに割当てられたＮ個のパイロットプロセッサ４１１からの誤差測定基準ＥＭ１乃至ＥＭｎはマルチプレクサ５２０に供給される。各誤差測定基準ＥＭｉは、割当てられた信号インスタンスのためのＡＤＣサンプルのそれぞれの系列に基づいてそれぞれのパイロットプロセッサ４１１により派生される。マルチプレクサ５２０は最良の信号インスタンスを示す、制御信号、Ｓｅｌｅｃｔを受信し、最良の信号インスタンスのための誤差測定基準、ＥＭｘを選択し、選択した誤差測定基準、ＥＭｘを乗算器５１６に供給する。レジスタ５１２、加算器５１４および乗算器５１６は、上述したように一次ループフィルタを実現する。
【００４７】
［１０５６］図６Ｂは最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプリングタイムを派生するためのプロセス６３０の他の実施の形態のフロー図である。この実施の形態の場合、図４Ｂおよび５Ｃに示す設計を使用することができ、それにより処理される伝搬路のすべてのＮ個の信号インスタンスに対して１つのループフィルタが維持される。
【００４８】
［１０５７］各ループ更新期間（例えば各ハーフスロット）において、各信号インスタンスのためのパイロットプロセッサは、上述した方法で割当てられた信号インスタンスのための早い／遅いパイロットエネルギーから、誤差測定基準、ＥＭｉを派生する（ステップ６３２）。各信号インスタンスのＳＩＮＲも推定される（ステップ６３４）。次に、（例えばコントローラ４４０において）すべてのＮ個の信号インスタンスのＳＩＮＲｓが比較される（ステップ６３６）。次に、最良のＳＩＮＲを有する信号インスタンスが最良の信号インスタンスとして識別され、この信号インスタンスのための誤差測定基準、ＥＭｘが選択される（ステップ６３８）。次に、最良の信号インスタンスのために選択された誤差測定基準、ＥＭｘはループフィルタに供給され、ループアキュムレータを更新するために使用される（ステップ６４０）。このプロセスはループ更新期間ごとに反復することができる。
【００４９】
［１０５８］第１のＤＬＬスキームの場合、最良の信号インスタンスのタイミングは残りの信号インスタンスのために使用される。このスキームは、所定の伝搬路に対してＮ個の信号インスタンスのＳＩＮＲに大きな差異があれば改良された性能を供給する。これはマルチパス環境においてよくある場合であるが、それにより信号は一方のアンテナにおいて建設的に追加することができ、他方のアンテナにおいて、破壊的に追加することができる。Ｎ個のアンテナで受信された信号インスタンスはそれぞれフェードイン(fade in)およびフェードアウト(fade out)するので、最良の信号インスタンスのタイミングは維持され、さらに良くなる新しい信号インスタンスのために使用される。
【００５０】
［１０５９］第２のダイバーシティＤＬＬスキームにおいて、１つのＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路に対して信号インスタンスのセットの平均タイミングを追跡するように動作される。このセットは割当てられた伝搬路に対してすべてのＮ個の信号インスタンスまたはＮ個の信号インスタンスの一部を含むことができる。第２のＤＬＬスキームは図４Ｂに示すＤＳＰ１２０ｂを用いて実現することができ、それにより、所定の伝搬路のすべてのＮ個の信号インスタンスに対して１つのループが維持され、ループフィルタは、選択された信号インスタンスのために派生された誤差測定基準に基づいて更新される。第２のＤＬＬスキームは、最良の信号インスタンスの代わりに複数の信号インスタンスからの誤差測定基準を使用することにより改良されたサンプルタイミングを供給することができる。
【００５１】
［１０６０］図５Ｄは所定のマルチパスに対して選択された信号インスタンスのセットの平均タイミングを追跡するために使用することができる一次ループフィルタ４３０ｙの一実施の形態のブロック図である。ループフィルタ４３０ｙは図４Ｂのループフィルタ４３０の代わりに使用することができ、レジスタ５１２と加算器５１４で実現される単一のアキュムレータを含む。この伝搬路に対するＮ個の信号インスタンスに割当てられたＮ個のパイロットプロセッサ４１１からの誤差測定基準ＥＭ１乃至ＥＭｎは、ループフィルタ４３０ｙ内のＮ個の乗算器５２２ａ乃至５２２ｎに供給される。各誤差測定基準、ＥＭｉは、割当てられた信号インスタンスのためのＡＤＣサンプルのそれぞれの系列に基づいてそれぞれのパイロットプロセッサ４１１により供給される。
【００５２】
［１０６１］各乗算器５２２はそれぞれの重みｗｉを用いて、受信した誤差測定基準、ＥＭｉに倍率をかけ、倍率のかけられた誤差測定基準を加算器５２４に供給する。次に、加算器５２４はすべてのＮ個の信号インスタンスのための倍率のかけられた誤差測定基準を加算し、複合誤差測定基準、ＥＭｔを乗算器５１６に供給する。上述したように、レジスタ５１２、加算器５１４、および乗算器５１６は一次ループフィルタを実現する。
【００５３】
［１０６２］複合誤差測定基準、ＥＭｔを派生するためにすべてのＮ個の信号インスタンスのためのＮ個の誤差測定基準に重み付けするために種々のスキームを使用することができる。第１の重み付けスキームにおいて、Ｎ個の誤差測定基準は、信号インスタンスの信号品質により重み付けされる（すなわち、ｉ番目の信号インスタンスに対してｗｉ∝ＳＩＮＲｉであり、但しｉ∈｛１，・・・，Ｎ｝）。従って複合誤差測定基準は以下の式により表すことができる。
【数２】
【００５４】
この重み付けスキームは、遅延ロックループが、より良い信号インスタンスのタイミング以上のものを追跡することになる。
【００５５】
［１０６３］第２の重み付けスキームにおいて、Ｎ個の信号インスタンスの誤差測定基準が以下のように線形的に結合される（すなわち、すべての信号インスタンスに対して同じ重み、すなわちｗｉ＝１．０）
【数３】
【００５６】
第２の重み付けスキームは、Ｎ信号インスタンスのＳＩＮＲが特定のレンジ内にあるような、ある動作シナリオにおいて、改良された性能を供給することができる。
【００５７】
［１０６４］すべての重み付けするスキームの場合、質が悪いＳＩＮＲを有する信号インスタンスは、誤差測定基準結合から完全に排除することができる。これは、しきい値ＳＩＮＲに対して、各信号インスタンスのＳＩＮＲを比較し、そのＳＩＮＲがしきい値ＳＩＮＲより下ならば、その信号インスタンスのための重みおよび／または誤差測定基準をゼロ（例えばｗ＝０．０）に設定することにより達成することができる。
【００５８】
［１０６５］図６Ｃは選択された信号インスタンスの平均タイミングに基づいて所定の伝搬路に対するサンプルタイミングを派生するためのプロセス６５０の一実施の形態のフロー図である。この実施の形態の場合、図４Ｂおよび５Ｃに示す設計を使用することができ、それにより処理される伝搬路のすべてのＮ個の信号インスタンスに対して１つのループフィルタが維持される。
【００５９】
［１０６６］ループ更新期間（例えばハーフスロット）ごとに、各信号インスタンスのためのパイロットプロセッサは、上述した方法で割当てられた信号インスタンスのための早い／遅いパイロットエネルギーから誤差測定基準、ＥＭｉを派生する（ステップ６５２）。各信号インスタンスのＳＩＮＲも推定され、その信号インスタンスのための重みを派生するために使用することができる（ステップ６５４）。選択された信号インスタンスのための誤差測定基準はそれぞれの重みにより重み付けされ（ステップ６５６）、重み付けされた誤差測定基準は結合され、現在のループ更新期間のための複合誤差測定基準、ＥＭｔを派生する（ステップ６５８）。次に、複合誤差測定基準、ＥＭｔはループフィルタに供給され、ループアキュムレータを更新するために使用される（ステップ６６０）。このプロセスはループ更新期間ごとに反復できる。
【００６０】
［１０６７］第３のダイバーシティＤＬＬスキームにおいて、処理される各信号インスタンスに対して１つのＤＬＬが維持され、各ＤＬＬは割当てられた信号インスタンスの個々のタイミングを追跡するように動作される。これは、各信号インスタンスに対して１つのループフィルタを動作させることにより達成することができ、各ループフィルタは独立して動作され、もっぱら、その割当てられた信号インスタンスのために派生された誤差測定基準に基づいて更新される。このＤＬＬスキームは図４Ａに示すパイロットプロセッサ設計を用いて実現することができ、それにより、１つのループフィルタ４３０が各パイロットプロセッサ４１０に含まれ、割当てられた信号インスタンスのタイミングを追跡するために使用される。しかしながら、各ループフィルタ内のレジスタには、第１ＤＬＬスキームの場合のように、他のループフィルタからのループフィルタ値がロードされない。
【００６１】
［１０６８］例えば、所定の伝搬路に対してＮ個の信号インスタンスのタイミングに大きな差異があるなら、第３のスキームはある動作シナリオにおいて、改良された性能を供給することができる。この場合、最良の信号インスタンスのタイミングの追跡またはすべてのＮ個の信号インスタンスの平均タイミングの追跡の代わりに各信号インスタンスの個々のタイミングを追跡することは改良された性能を供給することができる。
【００６２】
［１０６９］第４のダイバーシティＤＬＬスキームにおいて、多数の異なるループモードが支持される。各ループモードは、上述したそれぞれのＤＬＬスキームに対応することができる（例えば第１および第２のループモードは第１および第２のＤＬＬスキームに対応させることができる）。所定の伝搬路の対してＮ個の信号インスタンスのタイミングを追跡するために使用する特定のループモードは、これらの信号インスタンスのＳＩＮＲに依存することができる。例えば、最良の信号インスタンスのＳＩＮＲが特定の値（例えば４ｄＢ）だけ、すべての他の信号インスタンスのＳＩＮＲを超えているなら、最良の信号インスタンスのタイミングをすべての信号インスタンス（すなわち第１のＤＬＬスキーム）のために使用することができる。そして、上の条件が真でなければ、その伝搬路のためのすべてのＮ個（または単に選択された）の信号インスタンスの平均タイミングは、これらの信号インスタンスのためのＳＩＮＲが特定のウインドウ（例えば６ｄＢ）内に入るなら、使用することができる。
【００６３】
［１０７０］他のＤＬＬスキームも受信ダイバーシティのために使用することができ、これはこの発明の範囲内である。
【００６４】
高いＳＩＮＲを有した信号のためのＤＬＬ
［１０７１］いくつかの通信システムは、パケットデータの高データレートおよび／または他のサービスを支持するために設計される。そのような通信システムの１つがＩＳ−８５６システムであり、順方向リンクに関して、３８．４Ｋｂｐｓ乃至、２．４５７６Ｍｂｐｓの範囲のデータレートを支持する。高いデータレートが増大するにつれ、目標のパケットエラーレート（ＰＥＲ）を達成するために、対応して高いＳＩＮＲが必要となる。
【００６５】
［１０７２］ＩＳ−８５６システムのように、高いＳＩＮＲで動作するように設計されたシステムの場合、サンプルタイミング内のエラーまたはジッターは信号ＳＩＮＲ内に顕著な劣化を生じ、これが復調および復号の性能を劣化させるかもしれない。ループフィルタによって決定されるＡＤＣサンプリングタイムインスタンスと最適サンプリングタイムインスタンスとの間の微細なタイミング差異、ｔdiffが、その後に、再サンプリングのために使用されるタイムオフセット、ｔadjを得るために粗い（例えばｃｈｉｐｘ８）時間分解能に量子化されるなら、タイミングエラーまたはジッターは悪化するかもしれない。事実、再サンプルタイミングの量子化はＤＬＬジッターの大きな理由の１つであり、その結果性能が劣化することを示している。
【００６６】
［１０７３］図３に戻ると、最適サンプリングタイムインスタンスは、可能な離散的な再サンプルタイムインスタンス間に収まることができ、これは図３に示す例において、ｃｈｉｐｘ８クロックに基づいて派生することができる。この場合再サンプリングは、最適サンプリングタイムインスタンスに最も近いｃｈｉｐｘ８タイムインスタンスにおいて実行される。
【００６７】
［１０７４］特定の遅延ロックループのためのループフィルタが単に、早い／遅い弁別器からの誤差測定基準によって駆動されるなら、ループフィルタは、定常状態で、１つ以上のｃｈｉｐｘ８期間、ディザー(dither)することができる。受信した信号のＳＩＮＲが高いとき、補間されたサンプルから派生された復調された記号のＳＩＮＲ（すなわち復調されたＳＩＮＲ）は、ディザリング(dithering)により生じたサンプルタイミング内のジッターに敏感である。特に、サンプルタイミング内のジッターは復調されたＳＩＮＲ内の分散を増大させ、この結果、平均ＳＩＮＲと２％の最悪のＳＩＮＲとの間の差異がより大きくなる。より高いデータレートにおいて、劣化した復調されたＳＩＮＲはより高いパケットエラーレートを生じるかもしれない。従って、システムスループットは、（１）エラーパケットの再送信、および（２）レート制御のためのバックオフ(back-off)の増大により劣化するかもしれない。従って、高い信号ＳＩＮＲにおいてサンプルタイミングジッターが低減されるなら、改良された性能を達成することができる。
【００６８】
［１０７５］一実施の形態において、遅延ロックループは、通常モードとエンハンスト(enhanced)モードを含む複数の動作モードを支持するように設計することができる。受信ダイバーシティが採用されるなら、例えば、Ｎ個の信号インスタンスのいずれかのＳＩＮＲが特定のしきい値（例えば６ｄＢ）を越えたなら、エンハンストモードを入力することができる。エンハンストモードにおいて、信号インスタンスのためのよりよいＳＩＮＲが生じる場合に限り、ループフィルタのジッターを監視し、サンプルタイミングを調節するために種々の技術を使用することができる。
【００６９】
［１０７６］ＤＬＬがエンハンストモードで動作するか否かを決定するために使用される方針は一般化することができる。例えば、ＳＩＮＲが第１のしきい値Ｔriseを越えたならＤＬＬは通常モードからエンハンストモードに遷移することができる。エンハンストモードにあるときに、ＳＩＮＲが（通常低い）第２のしきい値Ｔfallより下がる場合（すなわちＴfall＜Ｔrise)に限り、ＤＬＬは通常モードに戻るであろう、そうでなければエンハンストモードに留まるであろう。このスキームを用いて、ＤＬＬ動作モード間の遷移はＳＩＮＲヒステリシスにより支配され、このＳＩＮＲヒステリシスは一方のモードから他方のモードへの頻繁な切換えを防止する。３以上の動作モードがＤＬＬに使用されるなら、ヒステリシスは同様に適用可能である。
【００７０】
［１０７７］図４Ｃは高いＳＩＮＲを有した受信信号に対してサンプルタイミングジッターを使用することのできるＤＳＰ１２０ｃの実施の形態のブロック図である。ＤＳＰ１２０Ｃは遅延ロックループのためのエンハンストモードの１つの実施の形態を実施するために使用することができる。この実施の形態において、２つの「スレーブ」パイロットプロセッサ４１２ａおよび４１２ｂが高いＳＮＲを獲得する信号インスタンスに割当てられる。スレーブパイロットプロセッサは、信号インスタンスを処理するために割当てられた「マスタ」パイロットプロセッサ４１３と共に使用される。マスタ指プロセッサは、ＤＳＰ１２０ｃの特定の設計に依存して、パイロットプロセッサ４１０または４１１を用いて実現することができる。
【００７１】
［１０７８］スレーブパイロットプロセッサ４１２ａおよび４１２ｂを用いて、ＡＤＣサンプルを処理し、マスタパイロットプロセッサに関連する時間オフセットと異なる２つの時間オフセットでパイロットＳＩＮＲを決定する。一実施の形態において、スレーブパイロットプロセッサ４１２ａおよび４１２ｂにはそれぞれ＋１ｃｈｉｐｘ８期間のオフセットと、−１ｃｈｉｐｘ８期間のオフセットが割当てられる。各スレーブパイロットプロセッサ４１２は、信号インスタンスのためのそれぞれの「変更された」時間オフセットｔadj,sを受信する。これは、マスタパイロットプロセッサにより信号インスタンスに対して派生された「公称」時間オフセットｔadjに１ｃｈｉｐｘ８単位を加算することによりまたは「公称」時間オフセットから１ｃｈｉｐｘ８単位を減算することにより得ることができる。従って、スレーブパイロットプロセッサ４１２ａおよび４１２ｂに供給される変更された時間オフセットは、それぞれｔadj,s1＝ｔadj−１およびｔadj,s2＝ｔadj＋１として派生することができる。
【００７２】
［１０７９］各スレーブパイロットプロセッサ４１２内において、補間器４２０は、変更された時間オフセットｔadj,sに基づいてＡＤＣサンプルを再サンプルする。従って、逆拡散Ｉ＆Ｄエレメント４２２は（１）ＰＮ系列（同じＰＮ系列が、所定の信号インスタンスを処理するために割当てられたマスタプロセッサおよびスレーブプロセッサに供給される）を用いて補間されたサンプルを逆拡散し、（２）各パイロットバーストにわたって逆拡散したサンプルを蓄積し、および（３）変更された時間オフセットにおける補間されたサンプルに基づいてパイロットバーストのためのパイロットサンプルを供給する。次に、逆拡散Ｉ＆Ｄエレメント４２２からのパイロットサンプルがパイロットフィルタ４３６によりフィルタリングされ、変更された時間オフセットに対しフィルタリングされたパイロットを供給する。スレーブパイロットプロセッサ４１２ａおよび４１２ｂからのフィルタリングされたパイロットはコントローラ４４０に供給され、さらに処理されて、ｔadj,s1およびｔadj,s2の変更された時間オフセットのためのパイロットＳＩＮＲの推定を供給する。従って、スレーブパイロットプロセッサ４１２ａおよび４１２ｂを用いて、マスタパイロットプロセッサにより決定された時間オフセットｔadjから±１ｃｈｉｐｘ８単位におけるパイロットＳＩＮＲｓを決定する。
【００７３】
［１０８０］図６Ｄは受信した信号インスタンスのための提言されたジッターを有するサンプルタイミングを派生するためのプロセッサ６７０の特定の実施の形態のフロー図である。最初に、信号インスタンスのためのパイロットＳＩＮＲが特定のしきい値より大きいかどうか判断する（ステップ６７２）。答えがノーであれば、プロセスはステップ６７２に戻る。そうでなければ、パイロットＳＩＮＲがしきい値より大きければ、遅延ロックループはエンハンストモードに入り、２つのスレーブパイロットプロセッサは信号インスタンスに割当てられる（ステップ６７４）。次に、これらのスレーブパイロットプロセッサの変更された時間オフセットが決定され、スレーブパイロットプロセッサのパイロットＳＩＮＲも初期化される（ステップ６７６）。測定ノイズは、スレーブパイロットプロセッサのパイロットＳＩＮＲをマスタパイロットプロセッサのパイロットＳＩＮＲより一時的に大きくさせる可能性があり、これは恐らくＤＬＬジッターを生じ、スレーブパイロットプロセッサのパイロットＳＩＮＲは、マスタパイロットプロセッサのパイロットＳＩＮＲマイナス特定量に等しく設定されるかも知れない。
【００７４】
［１０８１］マスタパイロットプロセッサのループフィルタは、マスタパイロットプロセッサの早い／遅い弁別器により派生される誤差測定基準に基づいて各ループ更新期間（例えば、ハーフスロット毎）に対して更新される。ループフィルタの出力はジッターのために監視される。ループフィルタ出力が現在時間オフセットの保持を意味するならｔadj（ステップ６８４４）、さらなる処理は必要なく、プロセスはステップ６８２に戻る。そうでなければ、ループフィルタ出力が、タイムオフセットが以前の値から＋１ｃｈｉｘ８単位離れたまたは−１ｃｈｉｐｘ８単位離れた新しい値へのタイムオフセットの変化ｔadjを意味するなら、新しいタイムオフセットに対応するスレーブパイロットプロセッサが識別される（ステップ６８６）。マスタパイロットプロセッサのパイロットＳＩＮＲは、新しいタイムオフセットが以前に割当てられた識別されたスレーブパイロットプロセッサのパイロットＳＩＮＲに対して比較される（ステップ６８８）。
【００７５】
［１０８２］識別されたパイロットプロセッサのパイロットＳＩＮＲがマスタパイロットプロセッサのパイロットＳＩＮＲより良いと見なされるなら（ステップ６９２）、信号インスタンスのためのサンプルタイミングは通常の方法で更新可能である。一実施の形態において、識別されたパイロットプロセッサのパイロットＳＩＮＲがマスタパイロットプロセッサのパイロットＳＩＮＲより特定のデルタ量（例えばｙｄＢ）だけ大きければ、新しいタイムオフセットはより良いと見なされる。このデルタ量は、「より良い」タイムオフセットが２つのオフセット値間で連続的にトグルしないように、ヒステリシスを供給するために、そして測定雑音に対してあるレベルの免疫性を供給するように、ヒステリシスを供給するために使用される。次に、公称時間オフセットに基づいてスレーブパイロットプロセッサに対して新しい変更されたタイムオフセットが決定される（ステップ６９４）。スレーブパイロットプロセッサのパイロットＳＩＮＲは、新しい変更された時間オフセットを用いてそれらの割当てを反映するために初期化される。
【００７６】
［１０８３］そうでなければ、新しいタイムオフセットが良くないと見なされるなら（例えば以前のＳＩＮＲに必要な量の改良を供給しないなら）（ステップ６９２）その信号インスタンスに対するサンプルタイミングは更新することができない。前のループフィルタは（例えば、ループフィルタへの以前の更新を逆転することにより）保持され、タイムオフセットｔadjは変わらない（ステップ６９６）。次に、プロセスはステップ６８２に戻り、ループフィルタは、次のループ更新期間において更新される。
【００７７】
［１０８４］図６Ｄにおいて、パイロットＳＩＮＲがしきい値を越えたならエンハンストモードに入る。他の実施の形態において、ＤＬＬはその他の基準に基づいて（例えば、より高いデータレートがデータ送信のために使用されるなら）、エンハンストモードで動作される。ＤＬＬはまた、タイミング取得期間にノーマルモードで動作することができ、その後、トラッキング期間中にエンハンストモードに切り替わることができる。
【００７８】
［１０８５］上述したエンハンストモードは受信ダイバーシティが採用されようとされまいと使用することができる。受信ダイバーシティが採用されるなら、伝搬路（すなわち経路ＳＩＮＲ）を使用してエンハンストモードに入るか否かを決定することができる。経路ＳＩＮＲは伝搬路のためのＮ個の信号インスタンスに割当てられたすべてのＮ個のパイロットプロセッサの結合された出力のＳＩＮＲに言及する。もう一つの方法として、最良信号のＳＩＮＲを用いてエンハンストモードにはいるかどうか決定することができる。
【００７９】
［１０８６］上述の記載において、ＤＬＬに対して特定の設計が使用され、それにより任意のタイミングフェーズを有するサンプリングクロックに基づいて（すなわち最適のサンプリングタイムに対して）各受信された信号がサンプリングされる。「最適な」サンプリングタイムインスタンスにおいて補間されたサンプルを得るために再サンプリングが実行される。最適サンプリングタイムインスタンスは処理される信号インスタンスのための遅延ロックループにより決定される。
【００８０】
［１０８７］他のＤＬＬ設計において、サンプリングクロックの位相は受信した信号における選択された信号インスタンス（例えば最も強い信号インスタンス）のための遅延ロックループにより調節される。このＤＬＬ設計の場合、選択された信号インスタンスは最適サンプリング時刻またはその付近においてサンプリングされるであろう、そして再サンプリングは、この信号インスタンスに対して必要ないであろう。このＤＬＬ設計は選択された信号インスタンスのためのサンプルタイミング内のジッターの量を低減することができる。このＤＬＬ設計は復調されたデータのＳＩＮＲを改良することができる。再サンプリングは、受信した信号の他の信号インスタンスのために使用することができる。
【００８１】
［１０８８］上述したダイバーシティＤＬＬスキームのいずれかのスキームもこの代替ＤＬＬ設計と共に使用することができる。例えば、すべてのＮ個の受信した信号のためのサンプリングクロックは、Ｎ個の受信した信号内のすべての信号インスタンスからの最良の信号インスタンスのための最適サンプルタイミング（すなわち、最初のダイバーシティＤＬＬスキーム）に基づいて、調節することができる。従って、最良の信号インスタンスを有した伝搬路に対応するＮ個の信号インスタンスに対して再サンプリングは必要ない。サンプリングクロックはまた、最良の信号インスタンスを有した伝搬路に対してＮ個の信号インスタンスの平均サンプルタイミング（すなわち、第２ダイバーシティＤＬＬスキーム）に基づいて、調節することができる。各受信した信号のサンプリングクロックも、受信した信号上の最良の信号インスタンスのためのサンプルタイミング（すなわち、第三ダイバーシティＤＬＬスキーム）に基づいて個々に調節することができる。
【００８２】
［１０８９］ここに記載した遅延ロックループおよびタイミングリカバリーは種々の手段で実現できる。例えば、遅延ロックループは、ハードウエア、ソフトウエアまたはそれらの組合せで実現することができる。ハードウエアで実現する場合、１つ以上の遅延ロックループを実現するために使用されるエレメントは１つ以上の特定用途向け集積回路（ＡＳＩＣ）、デジタルシグナルプロセッサ（ＤＳＰｓ）、デジタル信号処理装置（ＤＳＰＤｓ）、プログラマブル論理装置（ＰＬＤｓ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、ここに記載した機能を実行するように設計された他の電子装置、またはそれらの組合せ内で実現可能である。ＤＳＰはまた、並列にまたは時分割多重方式で複数のパイロットプロセッサを実現する能力を有して設計することができる。
【００８３】
［１０９０］ソフトウエアで実現する場合、遅延ロックループのすべてまたは一部および／またはあるタイミングリカバリー技術はここに記載した機能を実行するモジュール（例えば、手続き、機能等）を用いて実現することができる。ソフトウエアコードはメモリユニット（例えば図１のメモリ１２２）内に記憶することができ、プロセッサ（例えば、ＤＳＰ１２０）により実行することができる。メモリユニットはプロセッサ内部またはプロセッサ外部に実現することができる。プロセッサ外部に実現する場合、技術的に知られた種々の手段を介して、メモリユニットはプロセッサに通信可能に接続することができる。
【００８４】
［１０９１］遅延ロックループは、ハードウエアとソフトウエアの組合せを用いて実現することもできる。例えば、ハードウエアは誤差測定基準を派生し、タイミング制御を発生させるために使用することができ、ソフトウエアはループフィルタを実現するために使用することができる。
【００８５】
［１０９２］ヘディング(Heading)は参照するためにここに含まれ、あるセクションの位置を見つけるために含まれる。これらのヘディングは、ここに記載した概念の範囲を制限することを意図するものではなく、これらの概念は明細書全体を通して他のセクションへの適用性を有することができる。
【００８６】
［１０９３］開示した実施の形態の上述の説明は当業者がこの発明を製作または使用可能にするために提供される。これらの実施の形態に対する種々の変更は当業者には容易に明白であろう、そしてここに定義される包括的原理はこの発明の精神または範囲から逸脱することなく他の実施の形態に適用可能である。従って、この発明はここに示す実施の形態に限定されることを意図したものではなく、ここに開示した原理および新規な特徴に一致する最も広い範囲が許容されるべきである。
【図面の簡単な説明】
【００８７】
【図１】［１０１２］図１は、この発明の種々の観点および実施の形態を実施することができる受信器ユニットの一実施の形態のブロック図である。
【図２】［１０１３］図２は順方向リンクに対してＩＳ−８５６により定義される送信（スロット）フォーマットの図である。
【図３】［１０１４］図３はより高い時間分解能を得るためにデータサンプルに関して実行される再サンプリングの一実施の形態をグラフで図解する。
【図４Ａ】［１０１５］図４Ａは、各々がパイロットプロセッサに割当てられた信号インスタンスのタイミングを追跡するためのループフィルタを有した、多数のパイロットプロセッサを含むＤＳＰの一実施の形態のブロック図である。
【図４Ｂ】［１０１６］図４Ｂは、所定の伝搬路のすべての信号インスタンスのタイミングを追跡するための多数のパイロットプロセッサと単一のループフィルタを含むＤＳＰの実施の形態のブロック図である。
【図４Ｃ】［１０１７］図４Ｃはサンプルタイミングジッターを低減するために使用される１つのマスタパイロットプロセッサと２つのスレーブパイロットプロセッサを含むＤＳＰの実施の形態のブロック図である。
【図５Ａ】［１０１８］図５Ａは遅延ロックループのための一次ループフィルタの実施の形態のブロック図である。
【図５Ｂ】［１０１８］図５Ｂは遅延ロックループのための二次ループフィルタの実施の形態のブロック図である。
【図５Ｃ】［１０１９］図５Ｃは所定の伝搬路に対する複数の信号インスタンスの平均タイミングを追跡するために使用可能な一次ループフィルタの実施の形態のブロック図である。
【図５Ｄ】［１０１９］図５Ｄは、所定の伝搬路に対する複数の信号インスタンスの平均タイミングを追跡するために使用可能な一次ループフィルタの一実施の形態のブロック図である。
【図６Ａ】［１０２０］図６Ａは、最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
【図６Ｂ】［１０２０］図６Ｂは、最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
【図６Ｃ】［１０２１］図６Ｃは信号インスタンスの平均タイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
【図６Ｄ】［１０２２］図６Ｄは受信した信号インスタンスに対して低減したジッターを有したサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
【０００１】
この出願は、すべての目的に対してその全体を参照することによりここに組み込まれる、２００１年１月１９日に出願した仮米国出願シリアル番号第６０／２６３，１１８号（発明の名称：「ＲＸダイバーシティおよびＤＬＬ実施に対する変化」(Changes to RX Diversity and DLL Implementation)）の利益を請求する。
【０００２】
［１００１］この発明は一般にデータ通信に関し、特に、無線通信システムに使用するための遅延ロックループ（ＤＬＬ）に関する。
【背景技術】
【０００３】
［１００２］無線通信システムにおいて、送信器からのＲＦ変調された信号は多数の伝搬路（見通し路および/または反射路）を介して受信器に到達するかもしれない。伝搬路の特性は、典型的にフェージングやマルチパスのような多数の要因により時間に対して変化する。有害な経路影響に対してダイバーシティを提供し、性能を改良するために、マルチアンテナを使用して送信された信号を受信することができる。送信アンテナとマルチ受信アンテナとの間の伝搬路が少なくともある程度線形的に独立しているなら、データ送信を正しく受信する可能性はさらなる受信アンテナの使用により増大する。
【０００４】
［１００３］マルチパス環境において、各アンテナで受信した信号は、送信された信号の多数の実現値を含むことができる。受信ダイバーシティを供給するために、マルチ受信アンテナが使用されるなら、各伝搬路は、マルチ受信アンテナの各々において現われる信号インスタンス(instance)を生じる。これらのアンテナが互いに接近して配置されているなら、ある伝搬路のためのこれらのアンテナで受信された複数の信号インスタンスは時間的に接近して合わされるが、受信アンテナのための特定のチャネル利得に依存して異なる（そして恐らく広範囲にわたる）振幅と位相を持つかもしれない。
【０００５】
［１００４］受信器において、各受信された信号は条件づけされ、データサンプルの各ストリームを供給するためにデジタル化される。従って、各受信された信号において、１つ以上の信号インスタンスを処理するためにレーキ受信器を使用することができる。与えられたデータ送信に対してより多くの信号エネルギーが集められるような態様で、複数の受信された信号における種々の信号インスタンスを処理し結合することができるなら、改良された性能を得ることができるかもしれない。
【０００６】
［１００５］高性能を得るための１つの主要な課題は、最高の信号対雑音および干渉比（ＳＩＮＲ）に関連する特定のタイムインスタンス(time instance)に各信号インスタンスを適切にサンプルすることである。受信ダイバーシティが使用されないなら（すなわち唯一つの受信アンテナが採用されるなら）、受信された信号が、最適タイムインスタンスにまたは最適タイムインスタンス付近で効果的にサンプル（または再サンプル）されるように、各信号インスタンスに対してサンプルタイミングを調節するために、遅延ロックループを使用することができる。しかしながら、受信ダイバーシティが使用されるとき、各伝搬路に対して複数のアンテナ上で受信された複数の信号インスタンスのための適切なサンプルタイミングを派生するのにある課題に遭遇する。
【０００７】
［１００６］さらに、ある動作条件のための適切なサンプルタイミングを派生するのにさらなる課題に遭遇する。ＩＳ−９５ＣＤＭＡシステムのように、低いＳＩＮＲｓで動作するように設計された通信システムの場合、信号インスタンスのＳＩＮＲは、サンプルタイミング内のエラーまたはジッター(jitter)に全く敏感でない。しかしながら、ＩＳ−８５６ＣＤＭＡシステムのように、高いＳＩＮＲで動作するように設計されたシステムの場合、サンプルタイミングのエラーまたはジッターは信号インスタンスのＳＩＮＲにおいてより顕著な劣化を生じ、従って性能を劣化させるかもしれない。
【０００８】
［１００７］それゆえ、受信ダイバーシティおよび／または高いＳＩＮＲ動作環境に対して適切なサンプルタイミングを供給するための技術的必要性がある。
【発明の開示】
【課題を解決するための手段】
【０００９】
［１００８］受信ダイバーシティが受信器において採用されるとき、所定の伝搬路に対して、複数のアンテナで受信した複数の信号インスタンスのために使用されるサンプルタイミングを派生するための技術がここに提供される。１つの受信ダイバーシティ遅延ロックループ（ＤＬＬ）スキームにおいて、１つのＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路のための最良の信号インスタンスのタイミングを追跡する。最良の信号インスタンスは、その伝搬路に対して受信した複数の信号インスタンスの中で最高の信号対雑音および干渉比（ＳＩＮＲ）を獲得する信号インスタンスかもしれない。他の受信ダイバーシティＤＬＬスキームにおいて、１つのＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路に対して複数の信号インスタンスの平均タイミングを追跡する。所定の伝搬路に対する平均タイミングは、（１）各信号インスタンスのためのサンプリングタイミング内の誤差を示す誤差測定基準を派生させることにより、（２）複数の信号インスタンスのための誤差測定基準を重み付けすることにより、（３）複合の誤差測定基準を派生させるために各ループ更新期間に対して重み付けされた誤差測定基準を結合することにより、および（４）複合誤差測定基準を用いてＤＬＬのためのループフィルタを更新することにより派生させることができる。両方のＤＬＬスキームの場合、各伝搬路に対する複数の信号インスタンスのためのサンプルタイミングはその伝搬路に対して維持されるＤＬＬにより派生される。これらのＤＬＬスキームおよび他のＤＬＬスキームは以下にさらに詳細に記載される。
【００１０】
［１００９］高度のＳＩＮＲ動作環境に対してジッタを低減させたサンプルタイミングを供給するための技術もここに提供される。受信した信号インスタンスのＳＩＮＲは多数の異なるタイムオフセットに対して推定することができ、各タイムオフセットはその信号インスタンスのための異なるサンプルタイミングに相当する。その信号インスタンスに対して維持されるＤＬＬのためのループフィルタは、最初は、その信号インスタンスのために派生された誤差測定基準に基づいて通常の方法で更新することができる。そのサンプルタイミングのために使用するタイムオフセット内で（例えば１つ以上のｃｈｉｐｘ８タイムユニットの）変化が検出されると、新しいタイムオフセットのためのＳＩＮＲが以前のタイムオフセットのためのＳＩＮＲと比較される。新しいタイムオフセットのためのＳＩＮＲが（例えばｙｄＢだけ）、以前のタイムオフセットのためのＳＩＮＲよりも良ければ、そのサンプリングタイミングに対して新しいタイムオフセットが使用される。そうでなければ、新しいタイムオフセットのためのＳＩＮＲが良くなければ、以前のタイムオフセットが維持され、そのサンプルタイミングのために使用される。この場合も先と同様にこれらの技術の種々の詳細が以下に記載される。
【００１１】
［１０１０］この発明の種々の観点と実施の形態はさらに以下に詳細に記載される。以下に詳細に記載するように、この発明は、この発明の種々の観点、実施の形態および特徴を実施する、方法、プログラムコード、デジタルシグナルプロセッサ（ＤＳＰｓ）、受信器ユニット、端末、基地局、システム、および他の装置およびエレメントをさらに提供する。
【発明を実施するための最良の形態】
【００１２】
［１０１１］この発明の特徴、性質および利点は、同一部に同符号を付した図面とともに以下に述べる詳細な記載からより明白になるであろう。
【００１３】
［１０２３］図１は、この発明の種々の観点および実施の形態を実施することができる受信器ユニット１００の実施の形態のブロック図である。受信器ユニット１００は端末（例えば携帯電話）または基地局内に実現可能である。端末はまた移動局、遠隔端末、アクセス端末またはその他の専門用語でも呼ばれ、基地局も、アクセスポイント、ＵＴＲＡＮ、またはその他の専門用語でも呼ばれる。受信器ユニット１００は、例えばＩＳ−９５、ｃｄｍａ２０００、ＩＳ−８５６およびＷ−ＣＤＭＡシステムのような種々の無線通信システムにおいても使用可能である。明確にするために、種々の観点と実施の形態は、ＩＳ−８５６システムにおける順方向リンクに対して以下に記載される。これは文献３ＧＰＰ２ Ｃ．Ｓ００２４（タイトル：「ｃｄｍａ２０００高レートパケットデータ大気中インターフェース仕様」("cdma2000 High Rate Packet Data Air Interface Specification"))に記載され参照することによりここに組み込まれる。
【００１４】
［１０２４］図１において、１つ以上の送信器（たとえば基地局）から送信された１つ以上のＲＦ変調された信号は、多数の（Ｎ）アンテナ１１２ａ乃至１１２ｎの各々により受信される。一般に、Ｎは１またはそれより大きい整数を取ることができ（即ちＮ≧１）、受信ダイバーシティが採用されるなら、２以上に等しい（即ちＮ≧２）。各アンテナ１１２から受信された信号は、各受信器１１４に供給される。各受信器１１４は、各受信した信号を１つ以上の低雑音増幅器（ＬＮＡ）段で増幅し、増幅されたＲＦ信号をフィルタリングして雑音と偽の信号を除去し、フィルタリングされたＲＦ信号を直交周波数逓降変換して、その受信信号に対する同相（Ｉ）成分および直交ベースバンド成分を供給する。
【００１５】
［１０２５］各受信器１１４からのＩベースバンド成分およびＱベースバンド成分は次にそれぞれの対のアナログ−デジタル変換器（ＡＤＣｓ）１１６によりデジタル化され（複素）ＩサンプルおよびＱサンプルのストリームを供給する。特定の実施の形態において、ＡＤＣｓ１１６はＩおよびＱサンプルをチップレートの２倍（すなわちｃｈｉｐｘ２）で供給し、チップレートは、いくつかのＣＤＭＡシステムに対して１．２２８８Ｍｃｐｓである。各ｃｈｉｐｘ２サンプル期間に対するＩサンプルおよびＱサンプルの対はここでは、ＡＤＣサンプルまたはデータサンプルと呼ばれる。各ＡＤＣｓ１１６の対からのＡＤＣサンプルのストリームは各サンプルバッファ１１８に供給され記憶される。
【００１６】
［１０２６］デジタルシグナルプロセッサ（ＤＳＰ）１２０はサンプルバッファ１１８ａ乃至１１８ｎに記憶されたＡＤＣサンプルを受信し、サンプルをさらに処理する。ＤＳＰ１２０は、フィルタリング、再サンプリング、復調、復号等のような多数の機能を実行する。ＤＳＰ１２０はまた、以下に詳細に記載するように、各受信した信号のために正しいサンプルタイミングを供給するために使用される種々の制御ループも実施することができる。メモリ１２２はＤＳＰ１２０により使用されるデータおよび／またはコードのための記憶を供給するために使用することができる。
【００１７】
［１０２７］クロック回路１２４は受信器ユニット１００の種々のエレメントにより使用されるクロック信号を供給する。例えば、クロック回路１２４は、受信器１１４ａ乃至１１４ｎに対して局部発振器信号を供給し、ＡＤＣｓ１１６ａ乃至１１６ｎに対してサンプリングクロックを供給するように設計することができる。これらの種々のクロック信号の周波数おおよび／または位相はＤＳＰ１２０からの１つ以上のループ制御により調節可能である。
【００１８】
［１０２８］図２は順方向リンクに対してＩＳ−８５６により定義される送信（またはスロット）フォーマットの図である。各アクティブスロットは２つのハーフスロットに分割される。各ハーフスロットはパイロットバースト２１４により分離される２つのデータ区画２１２を含む。データ区画２１２はユーザ固有のデータおよびシグナリングを送信するために使用することができ、パイロットバースト２１４はパイロットを送信するために使用することができる。左ハーフスロットはパイロットバースト２１４ａにより分離されたデータ区画２１２ａおよび２１２ｂを含み、右ハーフスロットはパイロットバースト２１４ｂにより分離されたデータ区画２１２ｃを含む。ＩＳ−８５６の場合、各パイロットバースト２１４はオールゼロデータの９６チップから構成される。
【００１９】
［１０２９］左ハーフスロットはさらにパイロットバースト２１４ａの両側に配置された２つのシグナリングバースト２１６ａおよび２１６ｂを含み、右ハーフスロットはさらにパイロットバースト２１４ｂの両側に配置されたシグナリングバースト２１６ｃおよび２１６ｄを含む。これらのシグナリングバースト２１６は逆電力制御（ＲＰＣ）情報および他の情報を送信するために使用されるＭＡＣチャネルを実現するために使用される。ＲＰＣ情報は、受信する基地局において所望の信号品質を得るために端末の送信電力を上昇または下降するように調節するように端末に指示する。
【００２０】
［１０３０］各アイドルスロットも２つのハーフスロットに分割される。そして各ハーフスロットも同じ幅（例えば９６チップ）の１つのパイロットバースト２１４を含み、アクティブスロット内のハーフスロットの位置を同じ位置に配置される。２つのシグナリングバースト２１６（各々６４チップの持続期間）は各パイロットバースト２１４の両側に位置される。シグナリングバーストは送信なしとパイロット送信との間およびパイロット送信と送信なしの間に過度期を供給する。過度期は（例えば９６チップの）パイロットバーストの期間に対してパイロットリファレンス(pilot reference)を一定値に到達可能にさせるまたは一定値付近にあることを可能にする。アイドルスロットのためのパイロットバーストはアクティブスロットのためのパイロットバーストと本質的に区別できないように意図される。
【００２１】
［１０３１］図３はより高い時間分解能を得るためにＡＤＣサンプルに関して実行される再サンプリングの実施の形態をグラフとして図解する。特定のアンテナから受信した信号は、より高い時間分解能を供給するために複数倍（例えば２倍、４倍、８倍）である初期サンプルレートで典型的にオーバーサンプル(oversampled)される。従ってＡＤＣサンプルは、チップレートの２倍（すなわちｃｈｉｐｘ２）まで縮小することができ、サンプルバッファ１１８に記憶される。より高いレート（例えばｃｈｉｐｘ８）の代わりにｃｈｉｐｘ２サンプルを記憶することは、バッファ要件を低減させる。
【００２２】
［１０３２］受信した信号に特定の信号インスタンスを復調するために、ＡＤＣサンプルはサンプルバッファから検索され、恐らく同じサンプルレート（例えば、ｃｈｉｐｘ２）であるが、受信器ユニットにおける信号インスタンスの到着時刻に相当する特定の時間オフセットで、補間されたサンプルを得るために再サンプルされる。このタイムオフセットは、信号インスタンスのための最高の信号対雑音および干渉比（ＳＩＮＲ）を供給する「最適な」サンプルタイミングの近似である。遅延ロックループ（ＤＬＬ）はその信号インスタンスのための適切なタイムオフセットを供給するために処理される各信号インスタンスに対して維持することができる。再サンプリングを用いることにより、受信された信号において異なる到着時刻を有する複数の信号インスタンスは、これらの信号インスタンスに対して決定される特定のタイムオフセットで同じ系列のＡＤＣサンプルを再サンプリングすることにより処理することができる。
【００２３】
［１０３３］図３に示すように、受信した信号は、ｃｈｉｐｘ２において効果的にサンプルされ、（実線の円により表される）ＡＤＣサンプルはサンプルバッファに記憶される。図３に示す特定の信号インスタンスの場合、最適なサンプリングタイム実現値はｔ０、ｔ１、ｔ２、ｔ３、ｔ４等で生じる。図３に示すように、ＡＤＣサンプルタイミングは、所定の信号インスタンスに対して最適なサンプルタイミングにロックできない。
【００２４】
［１０３４］特定の実施において、再サンプリングは、ｃｈｉｐｘ８時間分解能（すなわちＴｃ／８、但しＴｃは１チップ期間）で実行される。この場合、線形補間を用いて、ｃｈｉｐｘ２ＡＤＣサンプルの各対は、実線の円の間の正方形の箱により表される、３つの他の可能なディスクリートタイムインスタンスにおいて再サンプリングすることができる。ＡＤＣサンプリングタイムインスタンスと信号インスタンスのための最適サンプリングタイムインスタンスとの間の差異は図３において、ｔｄｉｆｆとして示される。しかしながら、この値は、ｃｈｉｐｘ８時間分解能に量子化され、ｔａｄｊのタイムオフセットを生じる。次に、タイムオフセットｔａｄｊに基づいて再サンプリングが行なわれ、陰影のつけられた正方形の箱により表される信号インスタンスのための補間されたサンプルを供給する。
【００２５】
［１０３５］図４ＡはＮ個のアンテナからのＮ個の受信された信号においてパイロットを処理するために使用することができるＤＳＰ１２０ａの一実施の形態のブロック図である。図１に示すように、各受信した信号に対するＡＤＣサンプルはそれぞれのサンプルバッファ１１８に供給され記憶される。従ってＮ個のサンプルバッファは、Ｎ個のアンテナからのＮ個の異なる受信信号に対するＡＤＣサンプルを記憶するために使用することができる。その後、各サンプルバッファからのＡＤＣサンプルは検索することができ、１つ以上のパイロットプロセッサ４１０に供給することができる。各パイロットプロセッサは特定の信号インスタンスを処理するために割当てられる。以下に説明するように、各パイロットプロセッサは、その割当てられた信号インスタンスのためのパイロットを処理し、その信号インスタンスのためのタイミングおよび他の情報（例えば、ＳＩＮＲ）を再生する。
【００２６】
［１０３６］上で述べたように、各伝搬路は、Ｎ個の受信した信号の各々に現われる信号インスタンスを生じる。所定の伝搬路の場合、その伝搬路に対応するＮ個の異なる受信信号においてＮ個の信号インスタンスを処理するためにＮ個のパイロットプロセッサ４１０ａ乃至４１０ｎを割当てることができる。簡単にするために、図４Ａは、１つの伝搬路のための信号インスタンスを処理するために割当てられたパイロットプロセッサを示す。
【００２７】
［１０３７］図４Ａはまたパイロットプロセッサ４１０の特定の実施の形態を示す。各パイロットプロセッサ４１０内において、ＡＤＣサンプルは補間器４２０に供給され（図３に図解するように）再サンプリングされ、処理される信号インスタンスのために補間されたサンプルを供給する。再サンプリングはタイミング発生器４３２により供給されるタイミング制御に基づいて実行される。このタイミング制御は、ＡＤＣサンプルを再サンプルするために使用される特定の時間オフセットｔａｄｊを示し、特定の時間分解能（例えば、ｃｈｉｐｘ８またはＴｃ／８分解能）を備えている。各チップ期間ごとに、補間器４２０は「早く」補間されたサンプルを逆拡散および統合およびダンプ（Ｉ＆Ｄ）エレメント４２２ａに供給し、「遅く」補間されたサンプルを逆拡散Ｉ＆Ｄエレメント４２２ｂに供給し、そして「定刻に」補間されたサンプルを逆拡散Ｉ＆Ｄエレメント４２２ｃに供給する。早いサンプル、遅いサンプルおよび定刻のサンプルは、図３に示すタイミング関係を有し、Ｔｃ／２だけ分離されている。但し、Ｔｃ／２以外のその他の時間差も使用することができ、この発明の範囲内である。
【００２８】
［１０３８］ＰＮ発生器４３４はまた、処理される信号インスタンスの到着時刻に相当する特定のＰＮ状態（またはＰＮ位相）を有するＰＮ系列を各逆拡散Ｉ＆Ｄエレメント４２２に供給する。このＰＮ状態は受信した信号においてサーチャー(searcher)が強い信号インスタンスをサーチすることにより決定することができ、ＰＮ発生器４３４に供給される。次に、各逆拡散Ｉ＆Ｄエレメント４２２はその受信した補間されたサンプルをＰＮ系列を用いて逆拡散し、逆拡散されたサンプルを供給し、さらに、そのパイロットに対して使用されるチャネル化コードを用いてその逆拡散サンプルをデカバー(decover)する。多くのＣＤＭＡシステムの場合、そのパイロットのためのチャネル化コードはゼロ（例えばウオルシュコードゼロ）の系列であり、その場合、デカバリングは省略することができる。図２に示すパイロット構造の場合、各逆拡散Ｉ＆Ｄエレメント４２２は各パイロットバースト毎に９６チップの期間にわたり逆拡散サンプルを蓄積し（すなわち統合し）、そのパイロットバーストに対して１つのパイロットサンプル（すなわちハーフスロット毎に１つのパイロットサンプル）を供給する。
【００２９】
［１０３９］逆拡散Ｉ＆Ｄエレメント４２２ａおよび４２２ｂからのパイロットサンプルはそれぞれマグニチュード二乗器４２４ａおよび４２４ｂに供給される。各マグニチュード二乗器４２４は以下のように各パイロットサンプルのエネルギー（これはＰＩ＋ｊＰＱとして示される複素値）を計算する。
【数１】
マグニチュード二乗器４２４ａは早いサンプルに基づいて派生したパイロットエネルギーＥp,earlyを供給し、およびマグニチュード二乗器４２４ｂは遅いサンプルに基づいて派生したパイロットエネルギーＥp,lateを供給する。ハーフスロット毎に、加算器４２６は早いパイロットサンプルエネルギーＥp,earlyから遅いパイロットサンプルエネルギーＥp,lateを引き算し、その差（すなわち、Ｅp,early−Ｅp,late）をループフィルタ４３０に供給する。
【００３１】
［１０４０］逆拡散Ｉ＆Ｄエレメント４２２ａおよび４２２ｂ、マグニチュ−ド二乗器４２４ａおよび４２４ｂおよび加算器４２６は集合的に早い／遅い弁別器（または早い／遅い検出器）を形成し、一般にサンプルタイミングにおける瞬時誤差を推定するために使用される。他のタイプの弁別器も遅延ロックループに対して使用することができ、これはこの発明の範囲内である。
【００３２】
［１０４１］ループフィルタ４３０は処理される信号インスタンスのために実施される遅延ロックループ（ＤＬＬ）の一部である。加算器４２６からの出力は、早い／遅いパイロットエネルギーに基づいて派生された誤差測定基準、ＥＭであり、信号インスタンスのためのサンプルタイミングにおける瞬時誤差、Δｔを示す。この誤差測定基準はループフィルタ４３０によりフィルタリングされ、ＡＤＣサンプリングタイムインスタンスとこの信号インスタンスのための最適サンプリングタイムインスタンスとの間の（微細な）誤差ｔdiffを示すループ出力を供給する。次にタイミング発生器４３２はループ出力を受信し量子化し、ＡＤＣサンプルを再サンプルするために使用される（きめの粗い）タイムオフセットｔadjを供給する。タイミング発生器４３２は、タイムオフセットｔadjを示すタイミング制御を補間器４２０に供給し、さらに、サンプルバッファから検索される特定のＡＤＣサンプルを示すアドレスをサンプルバッファ１１８に供給する。
【００３３】
［１０４２］逆拡散Ｉ＆Ｄエレメント４２２ｃからの定刻パイロットサンプルはパイロットフィルタ４３６に供給され、特定のロウパスフィルタ応答に基づいてフィルタリングされ、フィルタリングされたパイロットを供給する。フィルタリングされたパイロットは次にコントローラ４４０に供給され、パイロットＳＩＮＲの推定を供給するためにさらに処理することができる。以下の説明の大半において、パイロットＳＩＮＲは信号インスタンスの信号品質の推定値として使用される。しかしながら、信号インスタンスの信号品質を推定するために、他の測定基準を使用してもよく、これはこの発明の範囲内である。逆拡散Ｉ＆Ｄ４２２ｃおよびパイロットフィルタ４３６は信号インスタンスのＳＩＮＲを推定するために使用される信号品質推定器の一部である。
【００３４】
［１０４３］図４Ｂは、所定の伝搬路のすべてのＮ個の信号インスタンスのための遅延ロックループに対して単一のループフィルタが設けられるＤＳＰ１２０ｂの一実施の形態のブロック図である。図４Ａに示す実施の形態と同様に、伝搬路に対して受信された各信号インスタンスを処理するために１つのパイロットプロセッサ４１１を用いてもよく、従って、伝搬路に対してＮ個のアンテナで受信されたＮ個の信号インスタンスに対してＮ個のパイロットプロセッサを使用してもよい。しかしながら、各パイロットプロセッサ４１１はその割当てられた信号インスタンスのタイミングを個々に追跡するためにループフィルタまたはタイミング発生器を含んでいない。代わりに、１つのループフィルタ４３０と１つのタイミング発生器４３２は、（１）最良の信号インスタンスのタイミング、（２）すべてのＮ個の信号インスタンスの平均タイミング、（３）Ｎ個の信号インスタンスの一部の平均タイミング、または（４）その他のタイミング、を追跡するために使用される。次に、タイミング発生器４３２は、すべてのＮ個のパイロットプロセッサ４１１のための補間器４２０のためのタイミング制御およびすべてのＮ個のサンプルバッファ１１８のためのアドレスを供給する。
【００３５】
［１０４４］図５Ａは遅延ロックループのための一次ループフィルタ４３０ａの実施の形態のブロック図である。ループフィルタ４３０ａは図４Ａのループフィルタ４３０の代わりに使用することができ、レジスタ５１２と加算器５１４を用いて実現される単一アキュムレータを含む。ループフィルタ入力（これは、加算器４２６からの誤差測定基準、ＥＭ）が最初に、乗算器５１６により倍率ｃ１を用いて倍率がかけられ、次に倍率のかけられた値はアキュムレータにより蓄積される。アキュムレータからの出力はループ出力ＬＦoutを構成し、これはタイミング発生器４３２ａに供給される。このループ出力はＡＤＣサンプリングタイムインスタンスと最適なサンプリングタイムインスタンスとの間の微細な時間差ｔdiffを示し、いかなるビット数の分解能を有しても良い。一実施の形態において、ループ出力はタイミング発生器４３２ａ内の量子化器５３２によりｃｈｉｐｘ８時間分解能に量子化され補間器のためのタイミング制御（これはきめの粗いタイムオフセットｔadjを示す）を供給する。
【００３６】
［１０４５］図５Ｂは遅延ロックループのための二次ループフィルタ４３０ｂの実施の形態のブロック図である。ループフィルタ４３０ｂは図４Ａのループフィルタ４３０の代わりにも使用することができるが、２つのアキュムレータを含む。第１のアキュムレータはレジスタ５１２ａおよび加算器５１４ａを用いて実現され、第２のアキュムレータは、レジスタ５１２ｂおよび加算器５１４ｂを用いて実現される。ループフィルタ入力は、乗算器５１６ａにより倍率ｃ１を用いて倍率がかけられ、また、乗算器５１６ｂにより倍率ｃ０を用いて倍率がかけられる。乗算器５１６ａからの倍率のかけられた値は第１アキュムレータにより蓄積される。第１アキュムレータからの出力および乗算器５１６ｂからの倍率のかけられた値は加算器５１８により加算され、加算された値はさらに第２アキュムレータによりさらに蓄積される。第２アキュムレータからの出力はループ出力ＬＦoutを構成し、これはタイミング発生器４３２ｂに供給される。第１および第２アキュムレータは各々いかなるビット数の分解能をも持つことが出来る。
【００３７】
［１０４６］一般に、各ループフィルタは、誤差測定基準、ＥＭにより推定される瞬時タイミング誤差を蓄積するための「ループアキュムレータ」としてみることができる。一次ループフィルタ４３０ａの場合、ループアキュムレータは単一のアキュムレータから構成される。そして、二次ループフィルタ４３０ｂの場合、ループアキュムレータは第１および第２のアキュムレータから構成される。
【００３８】
［１０４７］（図４Ａに示すような）早い−遅い弁別器および一次または二次のループフィルタを用いた遅延ロックループの性能は、技術的に入手可能な種々の参考文献に記載されている。そのような参考文献の１つは、参照することによりここに組み込まれる、Ａ．Ｊ．Ｖiterbi著「スペクトル拡散多重アクセス通信の原理("Principles of Spread Spectrum Multiple Access Communications")第２版、McGraw Hill, 1977の本である。
【００３９】
ダイバーシティＤＬＬ
［１０４８］上述したように、受信ダイバーシティが採用されると、Ｎ個の信号インスタンスが各伝搬路に対してＮ個のアンテナ上で受信される。受信アンテナが互いに接近して配置されるなら、これらの信号インスタンスは時間的に接近して合わされる。しかしながら、所定の伝搬路に対して、各受信アンテナは異なるフェージング効果およびマルチパス効果に関連づけることができる。従って、これらのＮ個の信号インスタンスは異なる（恐らく広範囲の）振幅および位相に関連づけることができる。
【００４０】
［１０４９］受信ダイバーシティが採用されるとき、各伝搬路に対して「適切な」サンプルタイミングを派生するために種々のスキームがここに提供される。これらのスキームのいくつかを以下に記載する。
【００４１】
［１０５０］第１のダイバーシティＤＬＬスキームにおいて、ＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路に対して「最良の」信号インスタンスのタイミングを追跡するために動作される。各伝搬路について、残りの信号インスタンスのためのサンプルタイミングは最良の信号インスタンスのサンプルタイミングに対して「スレーブ」である。最良の信号インスタンスは、最良の信号品質（すなわち最高のＳＩＮＲ）または最も強い信号強度を有した信号インスタンスとして定義可能である。特定の信号インスタンスのＳＩＮＲはパイロットのＳＩＮＲに基づいて推定することができ、パイロットのＳＩＮＲは逆拡散Ｉ＆Ｄエレメント４２２ｃからのパイロットサンプルまたはパイロットフィルタ４３６のフィルタリングされたパイロットに基づいて推定することができる。
【００４２】
［１０５１］第１のＤＬＬスキームは、図４Ａに示すパイロットプロセッサ設計を用いて実現することができ、それにより１つのループフィルタ４３０が各パイロットプロセッサ４１０に含まれる。各ループフィルタは最初にその割当てられた信号インスタンスに対して派生された誤差測定基準、ＥＭに基づいて更新される。以下に詳細に記載するように、次に、最良の信号インスタンスのためのループフィルタ値が他の信号インスタンスのためのループフィルタに供給される。
【００４３】
［１０５２］図６Ａは最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生するためのプロセス６００の一実施の形態のフロー図である。この実施の形態の場合、処理される伝搬路に対してＮ個の信号インスタンスの各々に１つのループフィルタが割当てられる（ステップ６１２）。各ループフィルタは最初、受信ダイバーシティが採用されないかのように、動作され、従って図４Ａで上述した、割当てられた信号インスタンスのための早い／遅いパイロットエネルギーから派生された誤差測定基準、ＥＭに基づいてそのループアキュムレータを更新する（ステップ６１４）。各信号インスタンスのＳＩＮＲも（例えば、パイロットサンプルまたはフィルタリングされたパイロットに基づいて）推定される（ステップ６１６）。
【００４４】
［１０５３］ＡＤＣサンプルの個々の系列から派生されたそれぞれの誤差測定基準に基づいてＮ個のループフィルタが更新された後、すべてのＮ個の信号インスタンスのＳＩＮＲｓは（例えばコントローラ４４０）により比較される（ステップ６１８）。次に、最良のＳＩＮＲを有する信号インスタンスが最良の信号インスタンスとして識別され、この信号インスタンスのためのループフィルタ値が検索される（ステップ６２０）。ループフィルタ値は図４ＡのＬfoutとして示されループアキュムレータを実現するために使用されるレジスタ（ｓ）５１２の値（ｓ）から構成される。次に、（図４ＡのＬＦoutxとして示される）最良の信号インスタンスのためのループフィルタが他の（Ｎ−１）信号インスタンスのためのループフィルタに供給され、これらのループフィルタのレジスタ（ｓ）５１２にロードされる（ステップ６２２）。このプロセスは新しい誤差測定基準が派生されるごとに反復することができ、これは、図２に示すパイロット構造の場合、ハーフスロット毎である。
【００４５】
［１０５４］第１のＤＬＬスキームは、図４Ｂに示すパイロットプロセッサ設計を用いて実現することもでき、それにより１つのループフィルタ４３０がＮ個のパイロットプロセッサ４１１に対して供給される。次に、最良の信号インスタンスに対して派生される誤差測定基準、ＥＭに基づいて更新される。
【００４６】
［１０５５］図５Ｃは、所定のマルチパスに対して最良の信号インスタンスのタイミングを追跡するために使用することができる一次ループフィルタの一実施の形態のブロック図である。ループフィルタ４３０ｘは図４Ｂのループフィルタ４３０のために使用することができ、レジスタ５１２および加算器５１４で実現された単一アキュムレータを含む。伝搬路に対して、Ｎ個の信号インスタンスに割当てられたＮ個のパイロットプロセッサ４１１からの誤差測定基準ＥＭ１乃至ＥＭｎはマルチプレクサ５２０に供給される。各誤差測定基準ＥＭｉは、割当てられた信号インスタンスのためのＡＤＣサンプルのそれぞれの系列に基づいてそれぞれのパイロットプロセッサ４１１により派生される。マルチプレクサ５２０は最良の信号インスタンスを示す、制御信号、Ｓｅｌｅｃｔを受信し、最良の信号インスタンスのための誤差測定基準、ＥＭｘを選択し、選択した誤差測定基準、ＥＭｘを乗算器５１６に供給する。レジスタ５１２、加算器５１４および乗算器５１６は、上述したように一次ループフィルタを実現する。
【００４７】
［１０５６］図６Ｂは最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプリングタイムを派生するためのプロセス６３０の他の実施の形態のフロー図である。この実施の形態の場合、図４Ｂおよび５Ｃに示す設計を使用することができ、それにより処理される伝搬路のすべてのＮ個の信号インスタンスに対して１つのループフィルタが維持される。
【００４８】
［１０５７］各ループ更新期間（例えば各ハーフスロット）において、各信号インスタンスのためのパイロットプロセッサは、上述した方法で割当てられた信号インスタンスのための早い／遅いパイロットエネルギーから、誤差測定基準、ＥＭｉを派生する（ステップ６３２）。各信号インスタンスのＳＩＮＲも推定される（ステップ６３４）。次に、（例えばコントローラ４４０において）すべてのＮ個の信号インスタンスのＳＩＮＲｓが比較される（ステップ６３６）。次に、最良のＳＩＮＲを有する信号インスタンスが最良の信号インスタンスとして識別され、この信号インスタンスのための誤差測定基準、ＥＭｘが選択される（ステップ６３８）。次に、最良の信号インスタンスのために選択された誤差測定基準、ＥＭｘはループフィルタに供給され、ループアキュムレータを更新するために使用される（ステップ６４０）。このプロセスはループ更新期間ごとに反復することができる。
【００４９】
［１０５８］第１のＤＬＬスキームの場合、最良の信号インスタンスのタイミングは残りの信号インスタンスのために使用される。このスキームは、所定の伝搬路に対してＮ個の信号インスタンスのＳＩＮＲに大きな差異があれば改良された性能を供給する。これはマルチパス環境においてよくある場合であるが、それにより信号は一方のアンテナにおいて建設的に追加することができ、他方のアンテナにおいて、破壊的に追加することができる。Ｎ個のアンテナで受信された信号インスタンスはそれぞれフェードイン(fade in)およびフェードアウト(fade out)するので、最良の信号インスタンスのタイミングは維持され、さらに良くなる新しい信号インスタンスのために使用される。
【００５０】
［１０５９］第２のダイバーシティＤＬＬスキームにおいて、１つのＤＬＬは各伝搬路に対して維持され、各ＤＬＬは割当てられた伝搬路に対して信号インスタンスのセットの平均タイミングを追跡するように動作される。このセットは割当てられた伝搬路に対してすべてのＮ個の信号インスタンスまたはＮ個の信号インスタンスの一部を含むことができる。第２のＤＬＬスキームは図４Ｂに示すＤＳＰ１２０ｂを用いて実現することができ、それにより、所定の伝搬路のすべてのＮ個の信号インスタンスに対して１つのループが維持され、ループフィルタは、選択された信号インスタンスのために派生された誤差測定基準に基づいて更新される。第２のＤＬＬスキームは、最良の信号インスタンスの代わりに複数の信号インスタンスからの誤差測定基準を使用することにより改良されたサンプルタイミングを供給することができる。
【００５１】
［１０６０］図５Ｄは所定のマルチパスに対して選択された信号インスタンスのセットの平均タイミングを追跡するために使用することができる一次ループフィルタ４３０ｙの一実施の形態のブロック図である。ループフィルタ４３０ｙは図４Ｂのループフィルタ４３０の代わりに使用することができ、レジスタ５１２と加算器５１４で実現される単一のアキュムレータを含む。この伝搬路に対するＮ個の信号インスタンスに割当てられたＮ個のパイロットプロセッサ４１１からの誤差測定基準ＥＭ１乃至ＥＭｎは、ループフィルタ４３０ｙ内のＮ個の乗算器５２２ａ乃至５２２ｎに供給される。各誤差測定基準、ＥＭｉは、割当てられた信号インスタンスのためのＡＤＣサンプルのそれぞれの系列に基づいてそれぞれのパイロットプロセッサ４１１により供給される。
【００５２】
［１０６１］各乗算器５２２はそれぞれの重みｗｉを用いて、受信した誤差測定基準、ＥＭｉに倍率をかけ、倍率のかけられた誤差測定基準を加算器５２４に供給する。次に、加算器５２４はすべてのＮ個の信号インスタンスのための倍率のかけられた誤差測定基準を加算し、複合誤差測定基準、ＥＭｔを乗算器５１６に供給する。上述したように、レジスタ５１２、加算器５１４、および乗算器５１６は一次ループフィルタを実現する。
【００５３】
［１０６２］複合誤差測定基準、ＥＭｔを派生するためにすべてのＮ個の信号インスタンスのためのＮ個の誤差測定基準に重み付けするために種々のスキームを使用することができる。第１の重み付けスキームにおいて、Ｎ個の誤差測定基準は、信号インスタンスの信号品質により重み付けされる（すなわち、ｉ番目の信号インスタンスに対してｗｉ∝ＳＩＮＲｉであり、但しｉ∈｛１，・・・，Ｎ｝）。従って複合誤差測定基準は以下の式により表すことができる。
【数２】
この重み付けスキームは、遅延ロックループが、より良い信号インスタンスのタイミング以上のものを追跡することになる。
【００５５】
［１０６３］第２の重み付けスキームにおいて、Ｎ個の信号インスタンスの誤差測定基準が以下のように線形的に結合される（すなわち、すべての信号インスタンスに対して同じ重み、すなわちｗｉ＝１．０）
【数３】
第２の重み付けスキームは、Ｎ信号インスタンスのＳＩＮＲが特定のレンジ内にあるような、ある動作シナリオにおいて、改良された性能を供給することができる。
【００５７】
［１０６４］すべての重み付けするスキームの場合、質が悪いＳＩＮＲを有する信号インスタンスは、誤差測定基準結合から完全に排除することができる。これは、しきい値ＳＩＮＲに対して、各信号インスタンスのＳＩＮＲを比較し、そのＳＩＮＲがしきい値ＳＩＮＲより下ならば、その信号インスタンスのための重みおよび／または誤差測定基準をゼロ（例えばｗ＝０．０）に設定することにより達成することができる。
【００５８】
［１０６５］図６Ｃは選択された信号インスタンスの平均タイミングに基づいて所定の伝搬路に対するサンプルタイミングを派生するためのプロセス６５０の一実施の形態のフロー図である。この実施の形態の場合、図４Ｂおよび５Ｃに示す設計を使用することができ、それにより処理される伝搬路のすべてのＮ個の信号インスタンスに対して１つのループフィルタが維持される。
【００５９】
［１０６６］ループ更新期間（例えばハーフスロット）ごとに、各信号インスタンスのためのパイロットプロセッサは、上述した方法で割当てられた信号インスタンスのための早い／遅いパイロットエネルギーから誤差測定基準、ＥＭｉを派生する（ステップ６５２）。各信号インスタンスのＳＩＮＲも推定され、その信号インスタンスのための重みを派生するために使用することができる（ステップ６５４）。選択された信号インスタンスのための誤差測定基準はそれぞれの重みにより重み付けされ（ステップ６５６）、重み付けされた誤差測定基準は結合され、現在のループ更新期間のための複合誤差測定基準、ＥＭｔを派生する（ステップ６５８）。次に、複合誤差測定基準、ＥＭｔはループフィルタに供給され、ループアキュムレータを更新するために使用される（ステップ６６０）。このプロセスはループ更新期間ごとに反復できる。
【００６０】
［１０６７］第３のダイバーシティＤＬＬスキームにおいて、処理される各信号インスタンスに対して１つのＤＬＬが維持され、各ＤＬＬは割当てられた信号インスタンスの個々のタイミングを追跡するように動作される。これは、各信号インスタンスに対して１つのループフィルタを動作させることにより達成することができ、各ループフィルタは独立して動作され、もっぱら、その割当てられた信号インスタンスのために派生された誤差測定基準に基づいて更新される。このＤＬＬスキームは図４Ａに示すパイロットプロセッサ設計を用いて実現することができ、それにより、１つのループフィルタ４３０が各パイロットプロセッサ４１０に含まれ、割当てられた信号インスタンスのタイミングを追跡するために使用される。しかしながら、各ループフィルタ内のレジスタには、第１ＤＬＬスキームの場合のように、他のループフィルタからのループフィルタ値がロードされない。
【００６１】
［１０６８］例えば、所定の伝搬路に対してＮ個の信号インスタンスのタイミングに大きな差異があるなら、第３のスキームはある動作シナリオにおいて、改良された性能を供給することができる。この場合、最良の信号インスタンスのタイミングの追跡またはすべてのＮ個の信号インスタンスの平均タイミングの追跡の代わりに各信号インスタンスの個々のタイミングを追跡することは改良された性能を供給することができる。
【００６２】
［１０６９］第４のダイバーシティＤＬＬスキームにおいて、多数の異なるループモードが支持される。各ループモードは、上述したそれぞれのＤＬＬスキームに対応することができる（例えば第１および第２のループモードは第１および第２のＤＬＬスキームに対応させることができる）。所定の伝搬路の対してＮ個の信号インスタンスのタイミングを追跡するために使用する特定のループモードは、これらの信号インスタンスのＳＩＮＲに依存することができる。例えば、最良の信号インスタンスのＳＩＮＲが特定の値（例えば４ｄＢ）だけ、すべての他の信号インスタンスのＳＩＮＲを超えているなら、最良の信号インスタンスのタイミングをすべての信号インスタンス（すなわち第１のＤＬＬスキーム）のために使用することができる。そして、上の条件が真でなければ、その伝搬路のためのすべてのＮ個（または単に選択された）の信号インスタンスの平均タイミングは、これらの信号インスタンスのためのＳＩＮＲが特定のウインドウ（例えば６ｄＢ）内に入るなら、使用することができる。
【００６３】
［１０７０］他のＤＬＬスキームも受信ダイバーシティのために使用することができ、これはこの発明の範囲内である。
【００６４】
高いＳＩＮＲを有した信号のためのＤＬＬ
［１０７１］いくつかの通信システムは、パケットデータの高データレートおよび／または他のサービスを支持するために設計される。そのような通信システムの１つがＩＳ−８５６システムであり、順方向リンクに関して、３８．４Ｋｂｐｓ乃至、２．４５７６Ｍｂｐｓの範囲のデータレートを支持する。高いデータレートが増大するにつれ、目標のパケットエラーレート（ＰＥＲ）を達成するために、対応して高いＳＩＮＲが必要となる。
【００６５】
［１０７２］ＩＳ−８５６システムのように、高いＳＩＮＲで動作するように設計されたシステムの場合、サンプルタイミング内のエラーまたはジッターは信号ＳＩＮＲ内に顕著な劣化を生じ、これが復調および復号の性能を劣化させるかもしれない。ループフィルタによって決定されるＡＤＣサンプリングタイムインスタンスと最適サンプリングタイムインスタンスとの間の微細なタイミング差異、ｔdiffが、その後に、再サンプリングのために使用されるタイムオフセット、ｔadjを得るために粗い（例えばｃｈｉｐｘ８）時間分解能に量子化されるなら、タイミングエラーまたはジッターは悪化するかもしれない。事実、再サンプルタイミングの量子化はＤＬＬジッターの大きな理由の１つであり、その結果性能が劣化することを示している。
【００６６】
［１０７３］図３に戻ると、最適サンプリングタイムインスタンスは、可能な離散的な再サンプルタイムインスタンス間に収まることができ、これは図３に示す例において、ｃｈｉｐｘ８クロックに基づいて派生することができる。この場合再サンプリングは、最適サンプリングタイムインスタンスに最も近いｃｈｉｐｘ８タイムインスタンスにおいて実行される。
【００６７】
［１０７４］特定の遅延ロックループのためのループフィルタが単に、早い／遅い弁別器からの誤差測定基準によって駆動されるなら、ループフィルタは、定常状態で、１つ以上のｃｈｉｐｘ８期間、ディザー(dither)することができる。受信した信号のＳＩＮＲが高いとき、補間されたサンプルから派生された復調された記号のＳＩＮＲ（すなわち復調されたＳＩＮＲ）は、ディザリング(dithering)により生じたサンプルタイミング内のジッターに敏感である。特に、サンプルタイミング内のジッターは復調されたＳＩＮＲ内の分散を増大させ、この結果、平均ＳＩＮＲと２％の最悪のＳＩＮＲとの間の差異がより大きくなる。より高いデータレートにおいて、劣化した復調されたＳＩＮＲはより高いパケットエラーレートを生じるかもしれない。従って、システムスループットは、（１）エラーパケットの再送信、および（２）レート制御のためのバックオフ(back-off)の増大により劣化するかもしれない。従って、高い信号ＳＩＮＲにおいてサンプルタイミングジッターが低減されるなら、改良された性能を達成することができる。
【００６８】
［１０７５］一実施の形態において、遅延ロックループは、通常モードとエンハンスト(enhanced)モードを含む複数の動作モードを支持するように設計することができる。受信ダイバーシティが採用されるなら、例えば、Ｎ個の信号インスタンスのいずれかのＳＩＮＲが特定のしきい値（例えば６ｄＢ）を越えたなら、エンハンストモードを入力することができる。エンハンストモードにおいて、信号インスタンスのためのよりよいＳＩＮＲが生じる場合に限り、ループフィルタのジッターを監視し、サンプルタイミングを調節するために種々の技術を使用することができる。
【００６９】
［１０７６］ＤＬＬがエンハンストモードで動作するか否かを決定するために使用される方針は一般化することができる。例えば、ＳＩＮＲが第１のしきい値Ｔriseを越えたならＤＬＬは通常モードからエンハンストモードに遷移することができる。エンハンストモードにあるときに、ＳＩＮＲが（通常低い）第２のしきい値Ｔfallより下がる場合（すなわちＴfall＜Ｔrise)に限り、ＤＬＬは通常モードに戻るであろう、そうでなければエンハンストモードに留まるであろう。このスキームを用いて、ＤＬＬ動作モード間の遷移はＳＩＮＲヒステリシスにより支配され、このＳＩＮＲヒステリシスは一方のモードから他方のモードへの頻繁な切換えを防止する。３以上の動作モードがＤＬＬに使用されるなら、ヒステリシスは同様に適用可能である。
【００７０】
［１０７７］図４Ｃは高いＳＩＮＲを有した受信信号に対してサンプルタイミングジッターを使用することのできるＤＳＰ１２０ｃの実施の形態のブロック図である。ＤＳＰ１２０Ｃは遅延ロックループのためのエンハンストモードの１つの実施の形態を実施するために使用することができる。この実施の形態において、２つの「スレーブ」パイロットプロセッサ４１２ａおよび４１２ｂが高いＳＮＲを獲得する信号インスタンスに割当てられる。スレーブパイロットプロセッサは、信号インスタンスを処理するために割当てられた「マスタ」パイロットプロセッサ４１３と共に使用される。マスタ指プロセッサは、ＤＳＰ１２０ｃの特定の設計に依存して、パイロットプロセッサ４１０または４１１を用いて実現することができる。
【００７１】
［１０７８］スレーブパイロットプロセッサ４１２ａおよび４１２ｂを用いて、ＡＤＣサンプルを処理し、マスタパイロットプロセッサに関連する時間オフセットと異なる２つの時間オフセットでパイロットＳＩＮＲを決定する。一実施の形態において、スレーブパイロットプロセッサ４１２ａおよび４１２ｂにはそれぞれ＋１ｃｈｉｐｘ８期間のオフセットと、−１ｃｈｉｐｘ８期間のオフセットが割当てられる。各スレーブパイロットプロセッサ４１２は、信号インスタンスのためのそれぞれの「変更された」時間オフセットｔadj,sを受信する。これは、マスタパイロットプロセッサにより信号インスタンスに対して派生された「公称」時間オフセットｔadjに１ｃｈｉｐｘ８単位を加算することによりまたは「公称」時間オフセットから１ｃｈｉｐｘ８単位を減算することにより得ることができる。従って、スレーブパイロットプロセッサ４１２ａおよび４１２ｂに供給される変更された時間オフセットは、それぞれｔadj,s1＝ｔadj−１およびｔadj,s2＝ｔadj＋１として派生することができる。
【００７２】
［１０７９］各スレーブパイロットプロセッサ４１２内において、補間器４２０は、変更された時間オフセットｔadj,sに基づいてＡＤＣサンプルを再サンプルする。従って、逆拡散Ｉ＆Ｄエレメント４２２は（１）ＰＮ系列（同じＰＮ系列が、所定の信号インスタンスを処理するために割当てられたマスタプロセッサおよびスレーブプロセッサに供給される）を用いて補間されたサンプルを逆拡散し、（２）各パイロットバーストにわたって逆拡散したサンプルを蓄積し、および（３）変更された時間オフセットにおける補間されたサンプルに基づいてパイロットバーストのためのパイロットサンプルを供給する。次に、逆拡散Ｉ＆Ｄエレメント４２２からのパイロットサンプルがパイロットフィルタ４３６によりフィルタリングされ、変更された時間オフセットに対しフィルタリングされたパイロットを供給する。スレーブパイロットプロセッサ４１２ａおよび４１２ｂからのフィルタリングされたパイロットはコントローラ４４０に供給され、さらに処理されて、ｔadj,s1およびｔadj,s2の変更された時間オフセットのためのパイロットＳＩＮＲの推定を供給する。従って、スレーブパイロットプロセッサ４１２ａおよび４１２ｂを用いて、マスタパイロットプロセッサにより決定された時間オフセットｔadjから±１ｃｈｉｐｘ８単位におけるパイロットＳＩＮＲｓを決定する。
【００７３】
［１０８０］図６Ｄは受信した信号インスタンスのための提言されたジッターを有するサンプルタイミングを派生するためのプロセッサ６７０の特定の実施の形態のフロー図である。最初に、信号インスタンスのためのパイロットＳＩＮＲが特定のしきい値より大きいかどうか判断する（ステップ６７２）。答えがノーであれば、プロセスはステップ６７２に戻る。そうでなければ、パイロットＳＩＮＲがしきい値より大きければ、遅延ロックループはエンハンストモードに入り、２つのスレーブパイロットプロセッサは信号インスタンスに割当てられる（ステップ６７４）。次に、これらのスレーブパイロットプロセッサの変更された時間オフセットが決定され、スレーブパイロットプロセッサのパイロットＳＩＮＲも初期化される（ステップ６７６）。測定ノイズは、スレーブパイロットプロセッサのパイロットＳＩＮＲをマスタパイロットプロセッサのパイロットＳＩＮＲより一時的に大きくさせる可能性があり、これは恐らくＤＬＬジッターを生じ、スレーブパイロットプロセッサのパイロットＳＩＮＲは、マスタパイロットプロセッサのパイロットＳＩＮＲマイナス特定量に等しく設定されるかも知れない。
【００７４】
［１０８１］マスタパイロットプロセッサのループフィルタは、マスタパイロットプロセッサの早い／遅い弁別器により派生される誤差測定基準に基づいて各ループ更新期間（例えば、ハーフスロット毎）に対して更新される。ループフィルタの出力はジッターのために監視される。ループフィルタ出力が現在時間オフセットの保持を意味するならｔadj（ステップ６８４４）、さらなる処理は必要なく、プロセスはステップ６８２に戻る。そうでなければ、ループフィルタ出力が、タイムオフセットが以前の値から＋１ｃｈｉｘ８単位離れたまたは−１ｃｈｉｐｘ８単位離れた新しい値へのタイムオフセットの変化ｔadjを意味するなら、新しいタイムオフセットに対応するスレーブパイロットプロセッサが識別される（ステップ６８６）。マスタパイロットプロセッサのパイロットＳＩＮＲは、新しいタイムオフセットが以前に割当てられた識別されたスレーブパイロットプロセッサのパイロットＳＩＮＲに対して比較される（ステップ６８８）。
【００７５】
［１０８２］識別されたパイロットプロセッサのパイロットＳＩＮＲがマスタパイロットプロセッサのパイロットＳＩＮＲより良いと見なされるなら（ステップ６９２）、信号インスタンスのためのサンプルタイミングは通常の方法で更新可能である。一実施の形態において、識別されたパイロットプロセッサのパイロットＳＩＮＲがマスタパイロットプロセッサのパイロットＳＩＮＲより特定のデルタ量（例えばｙｄＢ）だけ大きければ、新しいタイムオフセットはより良いと見なされる。このデルタ量は、「より良い」タイムオフセットが２つのオフセット値間で連続的にトグルしないように、ヒステリシスを供給するために、そして測定雑音に対してあるレベルの免疫性を供給するように、ヒステリシスを供給するために使用される。次に、公称時間オフセットに基づいてスレーブパイロットプロセッサに対して新しい変更されたタイムオフセットが決定される（ステップ６９４）。スレーブパイロットプロセッサのパイロットＳＩＮＲは、新しい変更された時間オフセットを用いてそれらの割当てを反映するために初期化される。
【００７６】
［１０８３］そうでなければ、新しいタイムオフセットが良くないと見なされるなら（例えば以前のＳＩＮＲに必要な量の改良を供給しないなら）（ステップ６９２）その信号インスタンスに対するサンプルタイミングは更新することができない。前のループフィルタは（例えば、ループフィルタへの以前の更新を逆転することにより）保持され、タイムオフセットｔadjは変わらない（ステップ６９６）。次に、プロセスはステップ６８２に戻り、ループフィルタは、次のループ更新期間において更新される。
【００７７】
［１０８４］図６Ｄにおいて、パイロットＳＩＮＲがしきい値を越えたならエンハンストモードに入る。他の実施の形態において、ＤＬＬはその他の基準に基づいて（例えば、より高いデータレートがデータ送信のために使用されるなら）、エンハンストモードで動作される。ＤＬＬはまた、タイミング取得期間にノーマルモードで動作することができ、その後、トラッキング期間中にエンハンストモードに切り替わることができる。
【００７８】
［１０８５］上述したエンハンストモードは受信ダイバーシティが採用されようとされまいと使用することができる。受信ダイバーシティが採用されるなら、伝搬路（すなわち経路ＳＩＮＲ）を使用してエンハンストモードに入るか否かを決定することができる。経路ＳＩＮＲは伝搬路のためのＮ個の信号インスタンスに割当てられたすべてのＮ個のパイロットプロセッサの結合された出力のＳＩＮＲに言及する。もう一つの方法として、最良信号のＳＩＮＲを用いてエンハンストモードにはいるかどうか決定することができる。
【００７９】
［１０８６］上述の記載において、ＤＬＬに対して特定の設計が使用され、それにより任意のタイミングフェーズを有するサンプリングクロックに基づいて（すなわち最適のサンプリングタイムに対して）各受信された信号がサンプリングされる。「最適な」サンプリングタイムインスタンスにおいて補間されたサンプルを得るために再サンプリングが実行される。最適サンプリングタイムインスタンスは処理される信号インスタンスのための遅延ロックループにより決定される。
【００８０】
［１０８７］他のＤＬＬ設計において、サンプリングクロックの位相は受信した信号における選択された信号インスタンス（例えば最も強い信号インスタンス）のための遅延ロックループにより調節される。このＤＬＬ設計の場合、選択された信号インスタンスは最適サンプリング時刻またはその付近においてサンプリングされるであろう、そして再サンプリングは、この信号インスタンスに対して必要ないであろう。このＤＬＬ設計は選択された信号インスタンスのためのサンプルタイミング内のジッターの量を低減することができる。このＤＬＬ設計は復調されたデータのＳＩＮＲを改良することができる。再サンプリングは、受信した信号の他の信号インスタンスのために使用することができる。
【００８１】
［１０８８］上述したダイバーシティＤＬＬスキームのいずれかのスキームもこの代替ＤＬＬ設計と共に使用することができる。例えば、すべてのＮ個の受信した信号のためのサンプリングクロックは、Ｎ個の受信した信号内のすべての信号インスタンスからの最良の信号インスタンスのための最適サンプルタイミング（すなわち、最初のダイバーシティＤＬＬスキーム）に基づいて、調節することができる。従って、最良の信号インスタンスを有した伝搬路に対応するＮ個の信号インスタンスに対して再サンプリングは必要ない。サンプリングクロックはまた、最良の信号インスタンスを有した伝搬路に対してＮ個の信号インスタンスの平均サンプルタイミング（すなわち、第２ダイバーシティＤＬＬスキーム）に基づいて、調節することができる。各受信した信号のサンプリングクロックも、受信した信号上の最良の信号インスタンスのためのサンプルタイミング（すなわち、第三ダイバーシティＤＬＬスキーム）に基づいて個々に調節することができる。
【００８２】
［１０８９］ここに記載した遅延ロックループおよびタイミングリカバリーは種々の手段で実現できる。例えば、遅延ロックループは、ハードウエア、ソフトウエアまたはそれらの組合せで実現することができる。ハードウエアで実現する場合、１つ以上の遅延ロックループを実現するために使用されるエレメントは１つ以上の特定用途向け集積回路（ＡＳＩＣ）、デジタルシグナルプロセッサ（ＤＳＰｓ）、デジタル信号処理装置（ＤＳＰＤｓ）、プログラマブル論理装置（ＰＬＤｓ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、ここに記載した機能を実行するように設計された他の電子装置、またはそれらの組合せ内で実現可能である。ＤＳＰはまた、並列にまたは時分割多重方式で複数のパイロットプロセッサを実現する能力を有して設計することができる。
【００８３】
［１０９０］ソフトウエアで実現する場合、遅延ロックループのすべてまたは一部および／またはあるタイミングリカバリー技術はここに記載した機能を実行するモジュール（例えば、手続き、機能等）を用いて実現することができる。ソフトウエアコードはメモリユニット（例えば図１のメモリ１２２）内に記憶することができ、プロセッサ（例えば、ＤＳＰ１２０）により実行することができる。メモリユニットはプロセッサ内部またはプロセッサ外部に実現することができる。プロセッサ外部に実現する場合、技術的に知られた種々の手段を介して、メモリユニットはプロセッサに通信可能に接続することができる。
【００８４】
［１０９１］遅延ロックループは、ハードウエアとソフトウエアの組合せを用いて実現することもできる。例えば、ハードウエアは誤差測定基準を派生し、タイミング制御を発生させるために使用することができ、ソフトウエアはループフィルタを実現するために使用することができる。
【００８５】
［１０９２］ヘディング(Heading)は参照するためにここに含まれ、あるセクションの位置を見つけるために含まれる。これらのヘディングは、ここに記載した概念の範囲を制限することを意図するものではなく、これらの概念は明細書全体を通して他のセクションへの適用性を有することができる。
【００８６】
［１０９３］開示した実施の形態の上述の説明は当業者がこの発明を製作または使用可能にするために提供される。これらの実施の形態に対する種々の変更は当業者には容易に明白であろう、そしてここに定義される包括的原理はこの発明の精神または範囲から逸脱することなく他の実施の形態に適用可能である。従って、この発明はここに示す実施の形態に限定されることを意図したものではなく、ここに開示した原理および新規な特徴に一致する最も広い範囲が許容されるべきである。
【図面の簡単な説明】
【００８７】
【図１】［１０１２］図１は、この発明の種々の観点および実施の形態を実施することができる受信器ユニットの一実施の形態のブロック図である。
【図２】［１０１３］図２は順方向リンクに対してＩＳ−８５６により定義される送信（スロット）フォーマットの図である。
【図３】［１０１４］図３はより高い時間分解能を得るためにデータサンプルに関して実行される再サンプリングの一実施の形態をグラフで図解する。
【図４Ａ】［１０１５］図４Ａは、各々がパイロットプロセッサに割当てられた信号インスタンスのタイミングを追跡するためのループフィルタを有した、多数のパイロットプロセッサを含むＤＳＰの一実施の形態のブロック図である。
【図４Ｂ】［１０１６］図４Ｂは、所定の伝搬路のすべての信号インスタンスのタイミングを追跡するための多数のパイロットプロセッサと単一のループフィルタを含むＤＳＰの実施の形態のブロック図である。
【図４Ｃ】［１０１７］図４Ｃはサンプルタイミングジッターを低減するために使用される１つのマスタパイロットプロセッサと２つのスレーブパイロットプロセッサを含むＤＳＰの実施の形態のブロック図である。
【図５Ａ】［１０１８］図５Ａは遅延ロックループのための一次ループフィルタの実施の形態のブロック図である。
【図５Ｂ】［１０１８］図５Ｂは遅延ロックループのための二次ループフィルタの実施の形態のブロック図である。
【図５Ｃ】［１０１９］図５Ｃは所定の伝搬路に対する複数の信号インスタンスの平均タイミングを追跡するために使用可能な一次ループフィルタの実施の形態のブロック図である。
【図５Ｄ】［１０１９］図５Ｄは、所定の伝搬路に対する複数の信号インスタンスの平均タイミングを追跡するために使用可能な一次ループフィルタの一実施の形態のブロック図である。
【図６Ａ】［１０２０］図６Ａは、最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
【図６Ｂ】［１０２０］図６Ｂは、最良の信号インスタンスのタイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
【図６Ｃ】［１０２１］図６Ｃは信号インスタンスの平均タイミングに基づいて所定の伝搬路のためのサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
【図６Ｄ】［１０２２］図６Ｄは受信した信号インスタンスに対して低減したジッターを有したサンプルタイミングを派生させるためのプロセスの一実施の形態のフロー図である。
Claims (49)
- 下記を具備する、無線通信システム内の受信器装置において、複数のアンテナで受信した複数の信号インスタンスのためのサンプルタイミングを派生するための方法：
複数の信号インスタンスの各々の信号品質を推定する；
複数の信号インスタンスの前記推定された信号品質を比較する；
前記比較の結果に基づいて前記複数の信号インスタンスの１つを選択する；
選択された信号インスタンスのために派生された誤差測定基準に基づいてループフィルタを更新する；および
ループフィルタの出力に基づいて前記複数の信号インスタンスのためのサンプルタイミングを派生する。 - 早い／遅い弁別器を用いておよび前記選択された信号インスタンスのためのデータサンプルに基づいて前記選択された信号インスタンスのための誤差測定基準を派生することをさらに具備する、請求項１の方法。
- 前記複数の信号インスタンスの各々のための誤差測定基準を派生し；および
前記選択された信号インスタンスのための前記誤差測定基準を選択し、前記ループフィルタを更新する；をさらに具備する、請求項１の方法。 - 前記選択された信号インスタンスのための前記誤差測定基準は前記選択された信号インスタンスのためのサンプルタイミング内の瞬時誤差を示す、請求項１の方法。
- 前記ループフィルタは、前記複数の信号インスタンスのためのサンプルタイミングを派生するために使用される遅延ロックループの一部である、請求項１の方法。
- 前記信号品質は、信号対雑音および干渉比（ＳＩＮＲ）により定量化され、前記選択された信号インスタンスは前記複数の信号インスタンスの中で最も高いＳＩＮＲを有する、請求項１の方法。
- 前記複数の信号インスタンスは単一の伝搬路に関連する、請求項１の方法。
- 前記無線通信システムはＣＤＭＡシステムである、請求項１の方法。
- 前記無線通信システムは、ＩＳ−８５６ＣＤＭＡシステムである、請求項１の方法。
- 下記を具備する、無線通信システム内の受信器ユニットにおいて、複数のアンテナで受信された複数の信号インスタンスのためのサンプルタイミングを派生するための方法：
前記信号インスタンスのために派生された誤差測定基準に基づいて前記複数の信号インスタンスの各々のためのループフィルタを更新する；
前記複数の信号インスタンスの各々の信号品質を推定する；
前記複数の信号インスタンスの前記推定された信号品質を比較する；
前記比較の結果に基づいて前記複数の信号インスタンスの１つを選択する；
前記複数の信号インスタンスの各残りのインスタンスのためのループフィルタに前記選択された信号インスタンスのためのループフィルタ値をロードする；および
前記信号インスタンスのための前記ループフィルタの出力に基づいて各信号インスタンスのためのサンプルタイミングを派生する。 - 早い／遅い弁別器を用いておよび前記信号インスタンスのためのデータサンプルに基づいて各信号インスタンスのための誤差測定基準を派生することをさらに具備する、請求項１０の方法。
- 下記を具備する、ＣＤＭＡ通信システム内の端末において、単一伝搬路に対応し、複数のアンテナで受信された複数の信号インスタンスのためのサンプルタイミングを派生するための方法：
早い／遅い弁別器を用いてかつ前記信号インスタンスのためのデータサンプルに基づいて前記複数の信号インスタンスの各々のための誤差測定基準を派生する；
前記複数の信号インスタンスの各々の信号対雑音および干渉比（ＳＩＮＲ）を推定する；
前記複数の信号インスタンスの前記推定されたＳＩＮＲｓを比較する；
最も高いＳＩＮＲを有する信号インスタンスを選択する；
前記選択された信号インスタンスのために派生された誤差測定基準に基づいてループフィルタを更新する；および
前記ループフィルタの出力に基づいて前記複数の信号インスタンスのためのサンプルタイミングを派生する。 - 前記派生されたサンプルタイミングに基づいて各信号インスタンスのためのデータサンプルを再サンプルし、前記信号インスタンスに対して補間されたサンプルを供給する；および
各信号インスタンスに対して遅く補間された信号および早く補間された信号を処理し、前記信号インスタンスのための誤差測定基準を派生する；
をさらに具備する、請求項１２の方法。 - 各信号インスタンスのために定刻に補間されたサンプルを処理し、前記信号インスタンスの前記推定されたＳＩＮＲを派生することをさらに具備する、請求項１３の方法。
- 下記を具備する、無線通信システム内の受信器ユニットにおいて複数のアンテナで受信された複数の信号インスタンスのためのサンプルタイミングを派生するための方法：
前記複数の信号インスタンスの各々のための誤差測定基準を派生する；
各更新期間に前記複数の信号インスタンスのための誤差測定基準を結合し、前記更新期間に複合誤差測定基準を供給する；
前記複合誤差測定基準に基づいてループフィルタを更新する；および
前記ループフィルタの出力に基づいて、前記複数の信号インスタンスのためのサンプルタイミングを派生する。 - それぞれの重みを用いて各信号インスタンスのための誤差測定基準に倍率をかけることをさらに具備し、前記複数の信号インスタンスのための倍率のかけられた誤差測定基準が結合され、複合誤差測定基準を供給する、請求項１５の方法。
- 各信号インスタンスのための前記重みは、前記信号インスタンスの推定された信号品質に基づいて決定される、請求項１６の方法。
- 前記複数の信号インスタンスの各々の信号品質を推定することをさらに具備し、特定のしきい値を超える推定された信号品質を有する信号インスタンスの誤差測定基準が結合される、請求項１５の方法。
- 各信号インスタンスの信号品質は信号対雑音および干渉比（ＳＩＮＲ）により定量化される、請求項１８の方法。
- 各信号インスタンスのための誤差測定基準は早い／遅い弁別器を用いておよび前記信号インスタンスのためのデータサンプルに基づいて派生される、請求項１５の方法。
- 下記を具備する、無線通信システム内の受信器ユニットにおいて複数のアンテナ上で受信した複数の信号インスタンスのためのサンプルタイミングを派生するための方法：
前記複数の信号インスタンスの各々のための誤差測定基準を派生する；
前記複数の信号インスタンスの各々の信号品質を推定する；
前記複数の信号インスタンスの前記推定された信号品質に基づいて遅延ロックループのための複数の可能なループモードの１つを選択する；
１つ以上の選択された信号インスタンスのための１つ以上の誤差測定基準に基づいて、および前記選択されたループモードに従って前記遅延ロックループのためのループフィルタを更新する；および
前記ループフィルタの出力に基づいて前記複数の信号インスタンスのためのサンプルタイミングを派生する。 - 前記複数の可能なループモードは、前記複数の信号インスタンスのためのサンプルタイミングが、最良の推定された信号品質を有する信号インスタンスの前記誤差測定基準に基づいて派生される第１ループモードを含む、請求項２１の方法。
- 前記複数の可能なループモードは、前記複数の信号インスタンスのためのサンプルタイミングが前記複数の信号インスタンスのための誤差測定基準に基づいて派生される第２ループモードを含む、請求項２１の方法。
- 下記を具備する無線通信システム内の受信器ユニットにおいて、受信した信号インスタンスのためのサンプルタイミングを派生するための方法：
複数の異なるタイムオフセットの各々のための信号インスタンスの信号品質を推定する、各タイムオフセットは前記信号インスタンスのための異なるサンプルタイミングに対応する；
信号インスタンスのために派生された誤差測定基準に基づいてループフィルタを更新する；
前記ループフィルタの出力に基づいて前記信号インスタンスのための前記サンプルタイミングのために使用される公称タイムオフセットを決定する；
現在と以前の公称タイムオフセット間の変化を検出する；
公称タイムオフセット内の変化が検出されたなら、現在の公称タイムオフセットのための前記推定された信号品質を前記以前の公称タイムオフセットのための前記推定された信号品質と比較する；および
現在のタイムオフセットのための前記推定された信号品質が以前の公称タイムオフセットのための前記推定された信号品質より良ければ、現在の公称タイムオフセットを保持する。 - 公称タイムオフセット内の変化が検出されたなら、現在の公称タイムオフセットのための前記推定された信号品質が、前記以前の公称タイムオフセットのための前記推定された信号品質より良くなければ、前記以前の公称タイムオフセットを保持することをさらに具備する、請求項２４の方法。
- 前記信号インスタンスの信号品質は、公称タイムオフセット、公称タイムオフセットから＋１タイムユニットである第２タイムオフセット、および公称タイムオフセットから−１タイムユニットである第３タイムオフセットを含む３つの異なるタイムオフセットから、推定される、請求項２４の方法。
- 現在の公称タイムオフセットと以前の公称タイムオフセット間の差異が１以上のタイムユニットであるなら、変化が検出される、請求項２４の方法。
- １タイムユニットは１チップ期間の１／８である、請求項２６の方法。
- 早い／遅い弁別器を用いておよび公称タイムオフセットに基づいて信号インスタンスのための誤差測定基準を派生することをさらに具備する、請求項２４の方法。
- 現在の公称タイムオフセットのための前記推定された信号品質、ＳＩＮＲａが、以前の公称タイムオフセットのための前記推定された信号品質、ＳＩＮＲｂを特定の量だけ超えているなら、ＳＩＮＲａはＳＩＮＲｂより良いと見なされる、請求項２４の方法。
- 複数のアンテナ上で受信した複数の信号インスタンスの各々の信号品質を推定する；
前記複数の信号インスタンスの前記推定された信号品質を比較する；
前記比較の結果に基づいて前記複数の信号インスタンスの１つを選択する；
前記選択された信号インスタンスのために派生された誤差測定基準に基づいてループフィルタを更新する；および
前記ループフィルタの出力に基づいて前記複数の信号インスタンスのためのサンプルタイミングを派生する；
ためにデジタル情報を解釈することのできるデジタルシグナルプロセッシングデバイス（ＤＳＰＤ）に通信可能に接続されたメモリ。 - 下記を具備する、無線通信システム内の受信器ユニットにおいて受信した信号インスタンスのためのサンプルタイミングを派生するための方法：
前記信号インスタンスの信号品質を推定する；
前記信号インスタンスのための前記サンプルタイミングを供給するために使用される遅延ロックループのために現在の動作モードを決定する、前記遅延ロックループはいつなんどきでも、複数の動作モードの１つで動作可能である；および
前記推定された信号品質が新しい動作モードに関連するしきい値を上回るなら前記遅延ロックループのための前記新しい動作モードに切り替える。 - 前記複数の動作モードは、ノーマルモードおよびエンハンストモードを含む、請求項３２の方法。
- 前記ノーマルモードとエンハンストモードはそれぞれ第１および第２のしきい値に関連し、前記第１のしきい値は前記第２のしきい値より低い、請求項３３の方法。
- 前記推定された信号品質が前記第２のしきい値を超えたなら、前記ノーマルモードから前記エンハンストモードへの切換が行なわれ、前記推定された信号品質が前記第１しきい値を下回るなら前記エンハンストモードからノーマルモードへの切換が行なわれる、請求項３４の方法。
- 複数のアンテナ上で受信した複数の信号インスタンスの各々の信号品質を推定し、各信号インスタンスのためのサンプルタイミング内の誤差を示す誤差測定基準を派生するように動作する少なくとも１つのパイロットプロセッサと；
前記複数の信号インスタンスの前記推定された信号品質を比較し、前記比較の結果に基づいて前記複数の信号インスタンスの１つを選択するように動作するコントローラと；および
前記選択された信号インスタンスのために派生された誤差測定基準を蓄積するように動作するループフィルタであって、前記複数の信号インスタンスのための前記サンプルタイミングが前記ループフィルタの出力に基づいて派生されるループフィルタと；
を具備する、デジタルシグナルプロセッサ。 - 複数のアンテナ上で受信された複数の信号インスタンスの各々のための誤差測定基準を派生するように動作する少なくとも１つのパイロットプロセッサであって、各信号インスタンスのための誤差測定基準は信号インスタンスのためのサンプルタイミング内の誤差を示す少なくとも１つのパイロットプロセッサと；および
各更新期間に前記複数の信号インスタンスのための誤差測定基準を結合し、複合誤差測定基準を供給し、前記複合誤差測定基準を蓄積するように動作するループフィルタであって、前記複数の信号インスタンスのためのサンプルタイミングは前記ループフィルタの出力に基づいて派生されるループフィルタと；を具備するデジタルシグナルプロセッサ。 - 前記ループフィルタは、さらに、それぞれの重みを用いて各信号インスタンスのための前記誤差測定基準に倍率をかけ、前記複数の信号インスタンスのための前記倍率のかけられた誤差測定基準を結合し、複合誤差測定基準を供給するように動作する、請求項３７のデジタルシグナルプロセッサ。
- 複数の異なる時間オフセットの各々に対して受信した信号インスタンスの信号品質を推定し、各タイムオフセットは前記信号インスタンスの異なるサンプルタイミングに相当し、前記信号インスタンスのための前記サンプルタイミング内の誤差を示す誤差測定基準を派生するように動作する少なくとも１つのパイロットプロセッサと；
前記信号インスタンスのために派生された誤差測定基準を蓄積するように動作するループフィルタと；および
ループフィルタの出力に基づいて信号インスタンスのための前記サンプルタイミングのために使用される公称タイムオフセットを決定し、現在と以前の公称タイムオフセット間の変化を検出し、公称タイムオフセット内の変化が検出され、現在の公称タイムオフセットのための前記推定された信号品質が前記以前の公称タイムオフセットのための前記推定された信号品質より良ければ、現在の公称タイムオフセットを保持するように動作する制御装置と；を具備したデジタルシグナルプロセッサ。 - 公称時間オフセット内の変化が検出されたが、現在の公称時間オフセットのための前記推定された信号品質が以前の公称時間オフセットのための前記推定された信号品質よりも良くないなら前記制御装置は、前記以前の公称時間オフセットを保持するようにさらに動作する、請求項３９のデジタルシグナルプロセッサ。
- 受信した信号インスタンスの信号品質を推定し、前記信号インスタンスのためのサンプルタイミング内の誤差を示す誤差測定基準を発生するように動作する少なくとも１つのパイロットプロセッサと；
前記信号インスタンスのために派生された誤差測定基準を蓄積するように動作するループフィルタと；および
前記ループフィルタによって一部分実施される遅延ロックループのための現在の動作モードを決定するように動作し、信号インスタンスのためのサンプルタイミングを供給するために使用される制御装置であって、前記遅延ロックループはいつなんどきでも複数の動作モードの１つで動作可能であり、前記制御装置は、前記推定された信号品質が新しい動作モードに関連したしきい値を上回るなら、前記遅延ロックループのための新しい動作モードに切り替わるようにさらに動作する、制御装置と；を具備する、デジタルシグナルプロセッサ。 - 複数のアンテナ上で受信した複数の信号インスタンスの各々の信号品質を推定し、各信号インスタンスのためのサンプルタイミング内の誤差を示す誤差測定基準を派生するように動作する少なくとも１つのパイロットプロセッサと；
前記複数の信号インスタンスの前記推定された信号品質を比較し、前記比較結果に基づいて複数の信号インスタンスの１つを選択するように動作するコントローラと；および
前記選択された信号インスタンスのための前記誤差測定基準を蓄積するように動作するループフィルタであって、前記複数の信号インスタンスのサンプルタイミングは前記ループフィルタの出力に基づいて派生されるループフィルタと；を具備する無線通信システム内の受信器ユニット。 - 前記複数の信号インスタンスのためのデータサンプルを記憶するように動作する少なくとも１つのサンプルバッファをさらに具備する、請求項４２の受信器ユニット。
- 各パイロットプロセッサは、前記派生されたサンプルタイミングに基づいて特定の信号インスタンスのためのデータサンプルを再サンプルし、補間されたサンプルを供給するように動作する補間器を含む、請求項４２の受信器ユニット。
- 各パイロットプロセッサは、さらに、前記特定信号インスタンスのための遅くおよび早く補間されたサンプルを処理し、前記信号インスタンスのための誤差測定基準を派生するように動作する速い／遅い弁別器を含む、請求項４４の受信器ユニット。
- 各パイロットプロセッサは、さらに、前記特定の信号インスタンスのための定刻に補間されたサンプルを処理し、前記信号インスタンスの前記推定された信号品質を派生するように動作する信号品質推定器を含む、請求項４４の受信器ユニット。
- 請求項４２の受信器ユニットを具備する端末。
- 請求項４２の受信器ユニットを具備する基地局。
- 複数のアンテナ上で受信した複数の信号インスタンスの各々の信号品質を推定する手段と；
前記複数の信号インスタンスの前記推定された信号品質を比較する手段と；
前記比較結果に基づいて前記複数の信号インスタンスの１つを選択する手段と；
前記選択された信号インスタンスのためのサンプルタイミング内の誤差を示す誤差測定基準を派生する手段と；
前記選択された信号インスタンスのための派生された誤差測定基準を蓄積する手段と；および
前記蓄積された誤差測定基準に基づいて前記複数の信号インスタンスのためのサンプルタイミングを派生する手段と；を具備する無線通信システム内の受信器装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26311801P | 2001-01-19 | 2001-01-19 | |
| US10/044,235 US7010073B2 (en) | 2001-01-19 | 2002-01-11 | Delay lock loops for wireless communication systems |
| PCT/US2002/001793 WO2002071647A1 (en) | 2001-01-19 | 2002-01-17 | Delay lock loops for wireless communication systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004537185A true JP2004537185A (ja) | 2004-12-09 |
Family
ID=26721307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002570437A Pending JP2004537185A (ja) | 2001-01-19 | 2002-01-17 | 無線通信システムのための遅延ロックループ |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US7010073B2 (ja) |
| EP (2) | EP1464128B1 (ja) |
| JP (1) | JP2004537185A (ja) |
| KR (2) | KR100924247B1 (ja) |
| CN (1) | CN1498460B (ja) |
| AT (1) | ATE433622T1 (ja) |
| AU (1) | AU2002256982C1 (ja) |
| BR (1) | BR0206571A (ja) |
| CA (3) | CA2435440C (ja) |
| DE (1) | DE60232606D1 (ja) |
| ES (1) | ES2328020T3 (ja) |
| MX (1) | MXPA03006460A (ja) |
| TW (1) | TWI249294B (ja) |
| WO (1) | WO2002071647A1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2826528B1 (fr) * | 2001-06-25 | 2003-10-31 | Agence Spatiale Europeenne | Module discriminateur de trajets multiples pour un systeme de navigation |
| US7106784B2 (en) * | 2002-01-25 | 2006-09-12 | Sasken Communication Technologies Limited | Universal rake receiver |
| TW567682B (en) * | 2002-03-01 | 2003-12-21 | Benq Corp | System and method to adjust searcher threshold parameter of RAKE receiver |
| US7372892B2 (en) * | 2002-04-29 | 2008-05-13 | Interdigital Technology Corporation | Simple and robust digital code tracking loop for wireless communication systems |
| US7808937B2 (en) | 2005-04-07 | 2010-10-05 | Rambus, Inc. | Variable interference cancellation technology for CDMA systems |
| US7876810B2 (en) * | 2005-04-07 | 2011-01-25 | Rambus Inc. | Soft weighted interference cancellation for CDMA systems |
| US8761321B2 (en) * | 2005-04-07 | 2014-06-24 | Iii Holdings 1, Llc | Optimal feedback weighting for soft-decision cancellers |
| CA2509189A1 (en) * | 2002-11-15 | 2004-06-03 | Telecom Italia S.P.A. | Early-late synchronizer having reduced timing jitter |
| KR100956819B1 (ko) * | 2003-04-29 | 2010-05-11 | 엘지전자 주식회사 | 패킷 데이터 레이트를 결정하는 방법 |
| US7315584B1 (en) * | 2003-12-17 | 2008-01-01 | Nortel Networks Limited | Coherent receiver |
| JP2006019886A (ja) * | 2004-06-30 | 2006-01-19 | Nec Corp | 適応伝送レート制御方法／プログラム／記録媒体、無線バースト信号伝送システム、端末局、基地局 |
| KR100823129B1 (ko) * | 2004-08-18 | 2008-04-21 | 삼성전자주식회사 | 이동통신 시스템의 트랙킹 장치 및 방법 |
| KR100689544B1 (ko) | 2004-10-23 | 2007-03-02 | 삼성전자주식회사 | 디지털 방송 수신 단말기에서 안테나를 선택하기 위한장치 및 방법 |
| KR100686130B1 (ko) * | 2004-12-24 | 2007-02-23 | 엘지전자 주식회사 | 이동형 방송 수신기에서의 트래커 |
| KR20070093142A (ko) * | 2004-12-28 | 2007-09-17 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 보상 회로, 보상 방법 및 컴퓨터 프로그램 제품 |
| US7809336B2 (en) | 2005-03-07 | 2010-10-05 | Qualcomm Incorporated | Rate selection for a quasi-orthogonal communication system |
| US7532685B2 (en) * | 2005-03-31 | 2009-05-12 | Alcatel-Lucent Usa Inc. | Methods of controlling tracker bandwidth in wireless communication systems |
| US7826516B2 (en) | 2005-11-15 | 2010-11-02 | Rambus Inc. | Iterative interference canceller for wireless multiple-access systems with multiple receive antennas |
| TWI266489B (en) * | 2005-06-07 | 2006-11-11 | Realtek Semiconductor Corp | Apparatus and method for increasing signal estimation accuraccy |
| KR100768103B1 (ko) * | 2005-12-08 | 2007-10-17 | 한국전자통신연구원 | 직접 시퀀스 대역 확산 방식의 무선 피코셀 통신시스템에서의 샘플 타이밍 추적 장치 및 그 방법 |
| US20070248191A1 (en) * | 2006-04-25 | 2007-10-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Baseband sample selection |
| US8254514B1 (en) * | 2006-12-27 | 2012-08-28 | Marvell International Ltd. | Early-late gate timing recovery |
| EP1983656A1 (en) * | 2007-04-19 | 2008-10-22 | MediaTek Inc. | Shared filter design for pilot symbol averaging in rake fingers in WCDMA systems |
| US8213558B2 (en) * | 2008-01-24 | 2012-07-03 | Ittiam Systems (P) Ltd. | Digital timing correction system, method and apparatus |
| US9143172B2 (en) * | 2009-06-03 | 2015-09-22 | Qualcomm Incorporated | Tunable matching circuits for power amplifiers |
| US8963611B2 (en) * | 2009-06-19 | 2015-02-24 | Qualcomm Incorporated | Power and impedance measurement circuits for a wireless communication device |
| US8750810B2 (en) * | 2009-07-24 | 2014-06-10 | Qualcomm Incorporated | Power amplifier with switched output matching for multi-mode operation |
| US8072272B2 (en) | 2009-08-19 | 2011-12-06 | Qualcomm, Incorporated | Digital tunable inter-stage matching circuit |
| US9559639B2 (en) * | 2009-08-19 | 2017-01-31 | Qualcomm Incorporated | Protection circuit for power amplifier |
| EP2375603B1 (en) | 2010-02-05 | 2018-05-23 | Xieon Networks S.à r.l. | Clock recovery method and clock recovery arrangement for coherent polarisation multiplex receivers |
| US9696429B2 (en) * | 2010-12-28 | 2017-07-04 | Fedex Corporate Services, Inc. | Power management in wireless tracking device operating with restricted power source |
| US20130142057A1 (en) * | 2011-12-01 | 2013-06-06 | Broadcom Corporation | Control Channel Acquisition |
| US8831158B2 (en) * | 2012-03-29 | 2014-09-09 | Broadcom Corporation | Synchronous mode tracking of multipath signals |
| US8878577B2 (en) * | 2012-09-05 | 2014-11-04 | IQ-Analog Corporation | System and method for frequency multiplier jitter correction |
| SG11201510459YA (en) * | 2013-06-21 | 2016-01-28 | Fraunhofer Ges Forschung | Jitter buffer control, audio decoder, method and computer program |
| US10148322B2 (en) * | 2016-04-01 | 2018-12-04 | Intel IP Corporation | Demodulator of a wireless communication reader |
| US11876659B2 (en) | 2017-10-27 | 2024-01-16 | Terawave, Llc | Communication system using shape-shifted sinusoidal waveforms |
| US10791014B2 (en) | 2017-10-27 | 2020-09-29 | Terawave, Llc | Receiver for high spectral efficiency data communications system using encoded sinusoidal waveforms |
| US10756860B2 (en) | 2018-11-05 | 2020-08-25 | XCOM Labs, Inc. | Distributed multiple-input multiple-output downlink configuration |
| US10659112B1 (en) | 2018-11-05 | 2020-05-19 | XCOM Labs, Inc. | User equipment assisted multiple-input multiple-output downlink configuration |
| US10812216B2 (en) | 2018-11-05 | 2020-10-20 | XCOM Labs, Inc. | Cooperative multiple-input multiple-output downlink scheduling |
| US10432272B1 (en) | 2018-11-05 | 2019-10-01 | XCOM Labs, Inc. | Variable multiple-input multiple-output downlink user equipment |
| KR20210087089A (ko) | 2018-11-27 | 2021-07-09 | 엑스콤 랩스 인코퍼레이티드 | 넌-코히어런트 협력 다중 입출력 통신 |
| US10756795B2 (en) | 2018-12-18 | 2020-08-25 | XCOM Labs, Inc. | User equipment with cellular link and peer-to-peer link |
| US11063645B2 (en) | 2018-12-18 | 2021-07-13 | XCOM Labs, Inc. | Methods of wirelessly communicating with a group of devices |
| US11330649B2 (en) | 2019-01-25 | 2022-05-10 | XCOM Labs, Inc. | Methods and systems of multi-link peer-to-peer communications |
| US10756767B1 (en) | 2019-02-05 | 2020-08-25 | XCOM Labs, Inc. | User equipment for wirelessly communicating cellular signal with another user equipment |
| US10735057B1 (en) | 2019-04-29 | 2020-08-04 | XCOM Labs, Inc. | Uplink user equipment selection |
| US10686502B1 (en) | 2019-04-29 | 2020-06-16 | XCOM Labs, Inc. | Downlink user equipment selection |
| US11411778B2 (en) | 2019-07-12 | 2022-08-09 | XCOM Labs, Inc. | Time-division duplex multiple input multiple output calibration |
| US11411779B2 (en) | 2020-03-31 | 2022-08-09 | XCOM Labs, Inc. | Reference signal channel estimation |
| KR20220111774A (ko) | 2021-02-01 | 2022-08-10 | 삼성전자주식회사 | 타이밍 스큐를 보상하도록 구성되는 전자 회로 및 그것의 동작 방법 |
Family Cites Families (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3743941A (en) * | 1971-10-28 | 1973-07-03 | Bell Telephone Labor Inc | Diversity receiver suitable for large scale integration |
| US4221005A (en) * | 1979-05-21 | 1980-09-02 | Nasa | Pseudonoise code tracking loop |
| DE69129768T2 (de) * | 1990-03-30 | 1999-02-25 | Nec Corp | Störungsunempfindlicher Raumdiversityempfänger |
| US5559757A (en) * | 1991-12-18 | 1996-09-24 | Catipovic; Josko A. | Spatial diversity processing for underwater acoustic telemetry |
| US5325403A (en) * | 1992-12-09 | 1994-06-28 | Motorola, Inc. | Method and apparatus for dual-channel diversity reception of a radio signal |
| US5550869A (en) * | 1992-12-30 | 1996-08-27 | Comstream Corporation | Demodulator for consumer uses |
| US5561673A (en) * | 1993-04-16 | 1996-10-01 | Matsushita Electric Industrial Co., Ltd. | Antenna switched diversity reciever |
| US5351274A (en) | 1993-08-20 | 1994-09-27 | General Electric Company | Post detection selection combining diversity receivers for mobile and indoor radio channels |
| US5757844A (en) * | 1993-10-13 | 1998-05-26 | Ntt Mobile Communications Network Inc | Spread spectrum receiver |
| US5659573A (en) * | 1994-10-04 | 1997-08-19 | Motorola, Inc. | Method and apparatus for coherent reception in a spread-spectrum receiver |
| US5477195A (en) * | 1994-12-01 | 1995-12-19 | Stanford Telecommunications, Inc. | Near optimal quasi-coherent delay lock loop (QCDLL) for tracking direct sequence signals and CDMA |
| JP2689926B2 (ja) * | 1994-12-05 | 1997-12-10 | 日本電気株式会社 | ダイバーシティ受信機 |
| US5654979A (en) * | 1995-01-13 | 1997-08-05 | Qualcomm Incorporated | Cell site demodulation architecture for a spread spectrum multiple access communication systems |
| KR0150279B1 (ko) * | 1995-12-18 | 1998-11-02 | 양승택 | 코드확산 통신시스템의 수신기에서의 코드 추적기 |
| JP3576676B2 (ja) * | 1996-01-31 | 2004-10-13 | 三菱電機株式会社 | ダイバーシチ受信機 |
| US5805619A (en) * | 1996-02-16 | 1998-09-08 | Swan Magnetics, Inc. | Method and apparatus for sampled-data partial-response signal timing error detector having zero self-noise |
| JP2820918B2 (ja) * | 1996-03-08 | 1998-11-05 | 株式会社ワイ・アール・ピー移動通信基盤技術研究所 | スペクトル拡散通信装置 |
| US6330273B1 (en) * | 1996-03-28 | 2001-12-11 | Roke Manor Research Limited | Apparatus for code tracking in a direct sequence spread spectrum receiver |
| US6134215A (en) * | 1996-04-02 | 2000-10-17 | Qualcomm Incorpoated | Using orthogonal waveforms to enable multiple transmitters to share a single CDM channel |
| US5930288A (en) * | 1996-05-06 | 1999-07-27 | Motorola, Inc. | Time-shared lock indicator circuit and method for power control and traffic channel decoding in a radio receiver |
| US5754583A (en) * | 1996-05-06 | 1998-05-19 | Motorola, Inc. | Communication device and method for determining finger lock status in a radio receiver |
| US5884148A (en) * | 1996-07-08 | 1999-03-16 | Omnipoint Corporation | Wireless local loop system and method |
| JPH10190526A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 受信装置及び受信方法、並びに無線システムの端末装置 |
| US6335954B1 (en) * | 1996-12-27 | 2002-01-01 | Ericsson Inc. | Method and apparatus for joint synchronization of multiple receive channels |
| US5987073A (en) * | 1997-03-27 | 1999-11-16 | Thomson Consumer Electronics, Inc. | Symbol timing recovery network for a carrierless amplitude phase (CAP) signal |
| US6307906B1 (en) * | 1997-10-07 | 2001-10-23 | Applied Micro Circuits Corporation | Clock and data recovery scheme for multi-channel data communications receivers |
| US6359878B1 (en) * | 1998-07-20 | 2002-03-19 | Wirless Facilities, Inc. | Non-data-aided maximum likelihood based feedforward timing synchronization method |
| US6515977B2 (en) * | 1997-11-05 | 2003-02-04 | Lucent Technologies Inc. | De-assigning signals from the fingers of a rake receiver |
| US6549559B2 (en) * | 1997-12-23 | 2003-04-15 | Koninklijke Philips Electronics N.V. | Apparatus and method for locking onto a psuedo-noise code in an IS-95 spread spectrum communications system |
| US6208632B1 (en) | 1998-01-29 | 2001-03-27 | Sharp Laboratories Of America | System and method for CDMA channel estimation |
| US6085104A (en) | 1998-03-25 | 2000-07-04 | Sharp Laboratories Of America, Inc. | Pilot aided, time-varying finite impulse response, adaptive channel matching receiving system and method |
| US6389040B1 (en) * | 1998-09-11 | 2002-05-14 | Lucent Technologies Inc. | Apparatus and method for generating a frequency offset estimate for communication systems having frequency selecting fading channels |
| US6693953B2 (en) * | 1998-09-30 | 2004-02-17 | Skyworks Solutions, Inc. | Adaptive wireless communication receiver |
| DE19845620A1 (de) * | 1998-10-05 | 2000-04-27 | Systemonic Ag | Verfahren zum Empfang von Spreizspektrumsignalen |
| JP3264259B2 (ja) * | 1998-12-10 | 2002-03-11 | 日本電気株式会社 | Ｃｄｍａ受信装置 |
| US6278725B1 (en) * | 1998-12-18 | 2001-08-21 | Philips Electronics North America Corporation | Automatic frequency control loop multipath combiner for a rake receiver |
| JP3292161B2 (ja) * | 1998-12-24 | 2002-06-17 | 日本電気株式会社 | Ｃｄｍａ方式における受信装置 |
| US6363102B1 (en) * | 1999-04-23 | 2002-03-26 | Qualcomm Incorporated | Method and apparatus for frequency offset correction |
| US6392500B1 (en) * | 1999-04-27 | 2002-05-21 | Sicom, Inc. | Rotationally invariant digital communications |
| SG90052A1 (en) * | 1999-05-28 | 2002-07-23 | Oki Techno Ct Singapore Pte | A cdma receiver |
| US6560299B1 (en) * | 1999-07-30 | 2003-05-06 | Christopher H Strolle | Diversity receiver with joint signal processing |
| US6594286B2 (en) * | 1999-08-12 | 2003-07-15 | Qualcomm Incorporated | Method and apparatus for coherent demodulation in communication system employing a potentially gated pilot signal |
| US6735242B1 (en) * | 1999-08-30 | 2004-05-11 | Nokia Corporation | Time tracking loop for pilot aided direct sequence spread spectrum systems |
| US6545532B1 (en) * | 1999-09-08 | 2003-04-08 | Atmel Corporation | Timing recovery circuit in a QAM demodulator |
| US6608858B1 (en) * | 2000-01-26 | 2003-08-19 | Qualcomm Incorporated | Multipath doppler adjusted frequency tracking loop |
| JP4366808B2 (ja) * | 2000-01-31 | 2009-11-18 | ソニー株式会社 | タイミングエラー検出回路および復調回路とその方法 |
| US6628702B1 (en) * | 2000-06-14 | 2003-09-30 | Qualcomm, Incorporated | Method and apparatus for demodulating signals processed in a transmit diversity mode |
| US6459883B2 (en) * | 2000-07-31 | 2002-10-01 | Morphics Technology, Inc. | Generic finger architecture for spread spectrum applications |
| US6856644B1 (en) * | 2000-10-31 | 2005-02-15 | Motorola, Inc. | Method and apparatus for forward link power control bit generation in a spread-spectrum communication system |
| US6785321B1 (en) * | 2000-10-31 | 2004-08-31 | Motorola, Inc. | Apparatus and method for estimating the time of arrival of a spread spectrum signal in a wireless communication system |
| US6633616B2 (en) * | 2001-02-21 | 2003-10-14 | Magis Networks, Inc. | OFDM pilot tone tracking for wireless LAN |
| US7031411B2 (en) * | 2001-09-19 | 2006-04-18 | Telefonaktiebolaget L.M. Ericsson | Methods and apparatus for canceling co-channel interference in a receiving system using spatio-temporal whitening |
| US6456648B1 (en) * | 2001-10-01 | 2002-09-24 | Interdigital Technology Corporation | Code tracking loop with automatic power normalization |
-
2002
- 2002-01-11 US US10/044,235 patent/US7010073B2/en not_active Expired - Lifetime
- 2002-01-17 WO PCT/US2002/001793 patent/WO2002071647A1/en active Application Filing
- 2002-01-17 CA CA2435440A patent/CA2435440C/en not_active Expired - Fee Related
- 2002-01-17 AU AU2002256982A patent/AU2002256982C1/en not_active Ceased
- 2002-01-17 KR KR1020087028853A patent/KR100924247B1/ko active IP Right Grant
- 2002-01-17 AT AT02726558T patent/ATE433622T1/de not_active IP Right Cessation
- 2002-01-17 MX MXPA03006460A patent/MXPA03006460A/es active IP Right Grant
- 2002-01-17 DE DE60232606T patent/DE60232606D1/de not_active Expired - Lifetime
- 2002-01-17 EP EP02726558A patent/EP1464128B1/en not_active Expired - Lifetime
- 2002-01-17 EP EP09156723.0A patent/EP2071730B1/en not_active Expired - Lifetime
- 2002-01-17 KR KR1020037009603A patent/KR100924244B1/ko active IP Right Grant
- 2002-01-17 CA CA2828227A patent/CA2828227C/en not_active Expired - Fee Related
- 2002-01-17 BR BR0206571-1A patent/BR0206571A/pt not_active Application Discontinuation
- 2002-01-17 CA CA2776873A patent/CA2776873C/en not_active Expired - Fee Related
- 2002-01-17 CN CN028054806A patent/CN1498460B/zh not_active Expired - Fee Related
- 2002-01-17 JP JP2002570437A patent/JP2004537185A/ja active Pending
- 2002-01-17 ES ES02726558T patent/ES2328020T3/es not_active Expired - Lifetime
- 2002-01-18 TW TW091100760A patent/TWI249294B/zh not_active IP Right Cessation
-
2006
- 2006-03-03 US US11/368,115 patent/US7817760B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU2002256982C1 (en) | 2008-08-28 |
| CA2435440A1 (en) | 2002-09-12 |
| CN1498460B (zh) | 2010-04-28 |
| EP2071730B1 (en) | 2014-07-23 |
| KR20080108367A (ko) | 2008-12-12 |
| EP2071730A2 (en) | 2009-06-17 |
| CA2828227A1 (en) | 2002-09-12 |
| KR20030070125A (ko) | 2003-08-27 |
| EP1464128A1 (en) | 2004-10-06 |
| KR100924247B1 (ko) | 2009-10-30 |
| CA2776873C (en) | 2013-12-03 |
| EP2071730A3 (en) | 2013-01-23 |
| US20020127983A1 (en) | 2002-09-12 |
| US7817760B2 (en) | 2010-10-19 |
| CN1498460A (zh) | 2004-05-19 |
| MXPA03006460A (es) | 2004-05-24 |
| EP1464128B1 (en) | 2009-06-10 |
| TWI249294B (en) | 2006-02-11 |
| CA2828227C (en) | 2014-07-08 |
| CA2776873A1 (en) | 2002-09-12 |
| US7010073B2 (en) | 2006-03-07 |
| CA2435440C (en) | 2012-12-18 |
| KR100924244B1 (ko) | 2009-10-30 |
| WO2002071647A1 (en) | 2002-09-12 |
| US20060146918A1 (en) | 2006-07-06 |
| ATE433622T1 (de) | 2009-06-15 |
| ES2328020T3 (es) | 2009-11-06 |
| AU2002256982B2 (en) | 2007-11-29 |
| DE60232606D1 (de) | 2009-07-23 |
| BR0206571A (pt) | 2004-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2435440C (en) | Delay lock loops for wireless communication systems | |
| AU2002256982A1 (en) | Delay lock loops for wireless communication systems | |
| KR100980128B1 (ko) | 무선 통신 시스템을 위한 주파수-타이밍 제어 루프 | |
| JP2937994B1 (ja) | セルラーシステムと移動携帯機、基地局装置、及び最適パス検出方法とその装置 | |
| JP4072556B2 (ja) | 無線通信システムのための単純で頑強性のある符号追跡ループ | |
| US20040266374A1 (en) | Method of and device for antennae diversity switching | |
| CA2345699C (en) | A cdma receiver that shares a tracking device among multiple rake branches | |
| JP2007189720A (ja) | 自動パワー規格化を備えたコードトラッキングループ | |
| WO2004001984A2 (en) | Method and apparatus providing an amplitude independent automatic frequency control circuit | |
| US20050213645A1 (en) | Method and apparatus for detecting signals, and transmitting apparatus and receiving apparatus using the same | |
| JP2003152682A (ja) | 干渉除去方法、干渉除去装置及び受信装置 | |
| KR20040023440A (ko) | 이동통신시스템의 수신단에서의 주파수 오차 추정 및 결합기 |