JP2689926B2 - ダイバーシティ受信機 - Google Patents
ダイバーシティ受信機Info
- Publication number
- JP2689926B2 JP2689926B2 JP6300574A JP30057494A JP2689926B2 JP 2689926 B2 JP2689926 B2 JP 2689926B2 JP 6300574 A JP6300574 A JP 6300574A JP 30057494 A JP30057494 A JP 30057494A JP 2689926 B2 JP2689926 B2 JP 2689926B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- output
- outputs
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 41
- 230000004044 response Effects 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 33
- 238000004364 calculation method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000003786 synthesis reaction Methods 0.000 claims description 14
- 238000007476 Maximum Likelihood Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03184—Details concerning the metric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/0842—Weighted combining
- H04B7/0845—Weighted combining per branch equalization, e.g. by an FIR-filter or RAKE receiver per antenna branch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03375—Passband transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Radio Transmission System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シンボル速度より速い
速度でサンプルされた信号を入力とする最尤系列推定器
に適したダイバーシティ受信機に関する。
速度でサンプルされた信号を入力とする最尤系列推定器
に適したダイバーシティ受信機に関する。
【０００２】
【従来の技術】符号間干渉が生じる通信路を介して受信
した信号を復調するために、最尤系列推定器を備えたダ
イバーシティ受信機が知られている。例えば、特願平２
−８３４７９号明細書に適応型のダイバーシティ受信機
が記載されている。このダイバーシティ受信機を図７に
示す。
した信号を復調するために、最尤系列推定器を備えたダ
イバーシティ受信機が知られている。例えば、特願平２
−８３４７９号明細書に適応型のダイバーシティ受信機
が記載されている。このダイバーシティ受信機を図７に
示す。
【０００３】この図７のダイバーシティ受信機において
は、ダイバーシティブランチ１０００，１００１で受信
された受信信号は、それぞれ所定のシンボル速度のパル
スを発生する発信器１００４，１００５からのパルスに
基づいて入力信号をサンプルするサンプラ１００２，１
００３によってのシンボル速度と同じ速度でサンプルさ
れる。サンプルされた受信信号のそれぞれは、ブランチ
メトリック演算回路通信路１００６，１００７と、通信
路インパルスレスポンス推定回路１００８，１００９と
に入力される。それぞれの通信路インパルスレスポンス
推定回路１００８，１００９は、シンボル速度でサンプ
ルされた系列を入力し、入力系統に対する通信路インパ
ルスレスポンスを推定しその推定結果をブランチメトリ
ック演算回路１００６，１００７にそれぞれ与える。ブ
ランチメトリック演算回路１００６，１００７は、受信
信号と推定結果に基づいてブランチメトリックを演算し
てブランチメトリック合成回路１０１０に与える。ブラ
ンチメトリック合成回路１０１０は、ブランチメトリッ
クを合成してビタビプロセッサ１０１１に与える。
は、ダイバーシティブランチ１０００，１００１で受信
された受信信号は、それぞれ所定のシンボル速度のパル
スを発生する発信器１００４，１００５からのパルスに
基づいて入力信号をサンプルするサンプラ１００２，１
００３によってのシンボル速度と同じ速度でサンプルさ
れる。サンプルされた受信信号のそれぞれは、ブランチ
メトリック演算回路通信路１００６，１００７と、通信
路インパルスレスポンス推定回路１００８，１００９と
に入力される。それぞれの通信路インパルスレスポンス
推定回路１００８，１００９は、シンボル速度でサンプ
ルされた系列を入力し、入力系統に対する通信路インパ
ルスレスポンスを推定しその推定結果をブランチメトリ
ック演算回路１００６，１００７にそれぞれ与える。ブ
ランチメトリック演算回路１００６，１００７は、受信
信号と推定結果に基づいてブランチメトリックを演算し
てブランチメトリック合成回路１０１０に与える。ブラ
ンチメトリック合成回路１０１０は、ブランチメトリッ
クを合成してビタビプロセッサ１０１１に与える。
【０００４】一方、シンボル速度でサンプルされた信号
を入力とする最尤系列推定器では、サンプルタイミング
によって受信特性が大きく異なることが知られている
（例えば、Ｋａｚｕｈｉｒｏ ＯＫＡＮＯＵＥ，Ａｋｉ
ｈｉｓａ Ｕｓｈｉｒｏｋａｗａ，Ｈｉｄｅｈｏ Ｔｏ
ｍｉｔａ ａｎｄ Ｙｕｋｉｔｓｕｎａ Ｆｕｒｕｙ
ａ，“Ｎｅｗ ＭＬＳＥ ｒｅｃｅｉｖｅｒ ｆｒｅｅ
ｆｒｏｍ ｓａｍｐｌｅｔｉｍｉｎｇ ａｎｄ ｉｎ
ｐｕｔ ｌｅｖｅｌ ｃｏｎｔｒｏｌｓ”，１９９３
４３ｒｄ ＩＥＥＥ Ｖｅｈｉｃｕｌａｒ Ｔｅｃｈｎ
ｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ）。この問題点を解
決するために、シンボル速度より速い速度でサンプルさ
れた信号を入力とする最尤系列推定器が知られている
（例えば、特願平３−３１２２４４号明細書に記載され
た最尤系列推定装置）。この最尤系列推定装置を有する
ダイバーシティ受信機の例として、シンボル速度の２倍
の速度でサンプルされた信号を入力とするものを図８に
示す。
を入力とする最尤系列推定器では、サンプルタイミング
によって受信特性が大きく異なることが知られている
（例えば、Ｋａｚｕｈｉｒｏ ＯＫＡＮＯＵＥ，Ａｋｉ
ｈｉｓａ Ｕｓｈｉｒｏｋａｗａ，Ｈｉｄｅｈｏ Ｔｏ
ｍｉｔａ ａｎｄ Ｙｕｋｉｔｓｕｎａ Ｆｕｒｕｙ
ａ，“Ｎｅｗ ＭＬＳＥ ｒｅｃｅｉｖｅｒ ｆｒｅｅ
ｆｒｏｍ ｓａｍｐｌｅｔｉｍｉｎｇ ａｎｄ ｉｎ
ｐｕｔ ｌｅｖｅｌ ｃｏｎｔｒｏｌｓ”，１９９３
４３ｒｄ ＩＥＥＥ Ｖｅｈｉｃｕｌａｒ Ｔｅｃｈｎ
ｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ）。この問題点を解
決するために、シンボル速度より速い速度でサンプルさ
れた信号を入力とする最尤系列推定器が知られている
（例えば、特願平３−３１２２４４号明細書に記載され
た最尤系列推定装置）。この最尤系列推定装置を有する
ダイバーシティ受信機の例として、シンボル速度の２倍
の速度でサンプルされた信号を入力とするものを図８に
示す。
【０００５】この図８のダイバーシティ受信機において
は、ダイバーシティブランチ１０００，１００１で受信
された受信信号は、シンボル速度の２倍の速度のサンプ
ルパルスを発生する発信器１１０２からのパルスに基づ
いて入力信号をサンプルするサンプラ１１０１によって
シンボル速度の２倍の速度でサンプルされる。サンプル
された受信信号のそれぞれは、直列並列変換回路１１０
３で並列信号に変換されてブランチメトリック演算回路
１１０６，１１０７と、通信路インパルスレスポンス推
定回路１１０４，１１０５とに入力される。それぞれの
通信路インパルスレスポンス推定回路１１０４，１００
５は、シンボル速度の２倍の速度でサンプルされた系列
を入力し、入力系統に対する通信路インパルスレスポン
スを推定しその推定結果をブランチメトリック演算回路
１１０６，１１０７にそれぞれ与える。ブランチメトリ
ック演算回路１１０６，１１０７は、受信信号と推定結
果に基づいてブランチメトリックを演算してブランチメ
トリック合成回路１１０８に与える。ブランチメトリッ
ク合成回路１１０８は、ブランチメトリックを合成して
ビタビプロセッサ１１０９に与える。
は、ダイバーシティブランチ１０００，１００１で受信
された受信信号は、シンボル速度の２倍の速度のサンプ
ルパルスを発生する発信器１１０２からのパルスに基づ
いて入力信号をサンプルするサンプラ１１０１によって
シンボル速度の２倍の速度でサンプルされる。サンプル
された受信信号のそれぞれは、直列並列変換回路１１０
３で並列信号に変換されてブランチメトリック演算回路
１１０６，１１０７と、通信路インパルスレスポンス推
定回路１１０４，１１０５とに入力される。それぞれの
通信路インパルスレスポンス推定回路１１０４，１００
５は、シンボル速度の２倍の速度でサンプルされた系列
を入力し、入力系統に対する通信路インパルスレスポン
スを推定しその推定結果をブランチメトリック演算回路
１１０６，１１０７にそれぞれ与える。ブランチメトリ
ック演算回路１１０６，１１０７は、受信信号と推定結
果に基づいてブランチメトリックを演算してブランチメ
トリック合成回路１１０８に与える。ブランチメトリッ
ク合成回路１１０８は、ブランチメトリックを合成して
ビタビプロセッサ１１０９に与える。
【０００６】このダイバーシティ受信機は、まず、入力
信号を２つのシンボル速度でサンプルされた信号とみな
し、それぞれの系列に対してブランチメトリックを求
め、さらに、求められたブランチメトリックを合成した
値に基づいて、入力信号を等化するものである。
信号を２つのシンボル速度でサンプルされた信号とみな
し、それぞれの系列に対してブランチメトリックを求
め、さらに、求められたブランチメトリックを合成した
値に基づいて、入力信号を等化するものである。
【０００７】
【発明が解決しようとする課題】しかしながら、図７の
装置では、異なるダイバーシティブランチからのシンボ
ル速度でサンプルされた信号を用いているため、サンプ
ルタイミングに依存した特性劣化が生じてしまう。一
方、図８の装置では、サンプルタイミングに依存した劣
化は抑圧される。しかし、受信レベルが落ち込んでしま
うようなフェーディングに対しては、受信特性を改善す
ることができなくなってしまう。
装置では、異なるダイバーシティブランチからのシンボ
ル速度でサンプルされた信号を用いているため、サンプ
ルタイミングに依存した特性劣化が生じてしまう。一
方、図８の装置では、サンプルタイミングに依存した劣
化は抑圧される。しかし、受信レベルが落ち込んでしま
うようなフェーディングに対しては、受信特性を改善す
ることができなくなってしまう。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するために、Ｋ（Ｋは２以上の正の整数）本のダイバ
ーシティブランチを有するダイバーシティ受信機におい
て、それぞれのダイバーシティブランチからの受信信号
をサンプルするＫ個のサンプラと、前記Ｋ個のサンプラ
にシンボル速度のＮ（Ｎは２以上の正の整数）倍の速度
のパルスを前記受信信号をサンプルするタイミングを示
すサンプルパルスとして供給するＫ個のパルス発生回路
と、前記Ｋ個のサンプラからＮ個の値が入力される度に
Ｎ個の値を並列にして出力するＫ個の直列並列変換回路
と、前記Ｋ個のサンプラからの出力と判定結果を入力し
て前記ダイバーシティブランチの同期をとって同期のと
れた判定結果を出力する同期設定回路と、前記Ｋ個の直
列並列変換回路からそれぞれ得られる出力と前記同期設
定回路からの前記判定結果を入力して通信路インパルス
レスポンスを推定するＮ×Ｋ個の通信路インパルスレス
ポンス推定回路と、前記Ｋ個の直列並列変換回路からそ
れぞれ得られる出力と前記Ｎ×Ｋ個の通信路インパルス
レスポンス推定回路からの出力を入力してブランチメト
リックを求めて出力するＮ×Ｋ個のブランチメトリック
演算回路と、前記Ｎ×Ｋ個のブランチメトリック演算回
路の出力を合成して出力するブランチメトリック合成回
路と、前記ブランチメトリック合成回路の出力を入力し
て最尤系列推定を行なって前記判定結果を出力し、か
つ、この判定結果を前記同期設定回路に与えるビタビプ
ロセッサとを有することを特徴とする。
決するために、Ｋ（Ｋは２以上の正の整数）本のダイバ
ーシティブランチを有するダイバーシティ受信機におい
て、それぞれのダイバーシティブランチからの受信信号
をサンプルするＫ個のサンプラと、前記Ｋ個のサンプラ
にシンボル速度のＮ（Ｎは２以上の正の整数）倍の速度
のパルスを前記受信信号をサンプルするタイミングを示
すサンプルパルスとして供給するＫ個のパルス発生回路
と、前記Ｋ個のサンプラからＮ個の値が入力される度に
Ｎ個の値を並列にして出力するＫ個の直列並列変換回路
と、前記Ｋ個のサンプラからの出力と判定結果を入力し
て前記ダイバーシティブランチの同期をとって同期のと
れた判定結果を出力する同期設定回路と、前記Ｋ個の直
列並列変換回路からそれぞれ得られる出力と前記同期設
定回路からの前記判定結果を入力して通信路インパルス
レスポンスを推定するＮ×Ｋ個の通信路インパルスレス
ポンス推定回路と、前記Ｋ個の直列並列変換回路からそ
れぞれ得られる出力と前記Ｎ×Ｋ個の通信路インパルス
レスポンス推定回路からの出力を入力してブランチメト
リックを求めて出力するＮ×Ｋ個のブランチメトリック
演算回路と、前記Ｎ×Ｋ個のブランチメトリック演算回
路の出力を合成して出力するブランチメトリック合成回
路と、前記ブランチメトリック合成回路の出力を入力し
て最尤系列推定を行なって前記判定結果を出力し、か
つ、この判定結果を前記同期設定回路に与えるビタビプ
ロセッサとを有することを特徴とする。
【０００９】また、本発明は、Ｋ（Ｋは２以上の正の整
数）本のダイバーシティブランチを有するダイバーシテ
ィ受信機において、前記ダイバーシティブランチのそれ
ぞれからの受信信号をサンプルするタイミングを示すサ
ンプルパルスを供給するシンボル速度のＮ（Ｎは２以上
の正の整数）倍の速度のパルスを発生するパルス発生回
路と、前記パルス発生回路からの前記サンプルパルスを
移相して前記各ダイバーシティブランチに対して異なる
位相のサンプルパルスを供給するＫ個の移相回路と、前
記ダイバーシティブランチのそれぞれからの受信信号を
前記異なる位相のサンプルパルスに基づいてサンプルす
るＫ個のサンプラと、前記Ｋ個のサンプラからＮ個の値
が入力され度にＮ個の値を並列にして出力するＮ個の直
列並列変換回路と、前記Ｋ個のサンプラの出力と判定結
果を入力して前記ダイバーシティブランチの同期をとり
同期のとれた判定結果を出力する同期設定回路と、前記
Ｋ個の直列並列変換回路のそれぞれから得られる出力と
前記同期設定回路からの前記判定結果を入力して通信路
インパルスレスポンスを推定するＮ×Ｋ個の通信路イン
パルスレスポンス推定回路と、前記Ｋ個の直列並列変換
回路のそれぞれから得られる出力と前記Ｎ×Ｋ個の通信
路インパルスレスポンス推定回路からの出力を入力し
て、ブランチメトリックを求めて出力するＮ×Ｋ個のブ
ランチメトリック演算回路と、前記Ｎ×Ｋ個のブランチ
メトリック演算回路の出力を合成して出力するブランチ
メトリック合成回路と、前記ブランチメトリック合成回
路の出力を入力して最尤系列推定を行なって前記判定結
果を出力、かつ、この判定結果を前記同期設定回路に与
えるビタビプロセッサとを有することを特徴とする。
数）本のダイバーシティブランチを有するダイバーシテ
ィ受信機において、前記ダイバーシティブランチのそれ
ぞれからの受信信号をサンプルするタイミングを示すサ
ンプルパルスを供給するシンボル速度のＮ（Ｎは２以上
の正の整数）倍の速度のパルスを発生するパルス発生回
路と、前記パルス発生回路からの前記サンプルパルスを
移相して前記各ダイバーシティブランチに対して異なる
位相のサンプルパルスを供給するＫ個の移相回路と、前
記ダイバーシティブランチのそれぞれからの受信信号を
前記異なる位相のサンプルパルスに基づいてサンプルす
るＫ個のサンプラと、前記Ｋ個のサンプラからＮ個の値
が入力され度にＮ個の値を並列にして出力するＮ個の直
列並列変換回路と、前記Ｋ個のサンプラの出力と判定結
果を入力して前記ダイバーシティブランチの同期をとり
同期のとれた判定結果を出力する同期設定回路と、前記
Ｋ個の直列並列変換回路のそれぞれから得られる出力と
前記同期設定回路からの前記判定結果を入力して通信路
インパルスレスポンスを推定するＮ×Ｋ個の通信路イン
パルスレスポンス推定回路と、前記Ｋ個の直列並列変換
回路のそれぞれから得られる出力と前記Ｎ×Ｋ個の通信
路インパルスレスポンス推定回路からの出力を入力し
て、ブランチメトリックを求めて出力するＮ×Ｋ個のブ
ランチメトリック演算回路と、前記Ｎ×Ｋ個のブランチ
メトリック演算回路の出力を合成して出力するブランチ
メトリック合成回路と、前記ブランチメトリック合成回
路の出力を入力して最尤系列推定を行なって前記判定結
果を出力、かつ、この判定結果を前記同期設定回路に与
えるビタビプロセッサとを有することを特徴とする。
【００１０】
【作用】本発明は、各ダイバーシティブランチからの受
信信号とシンボル速度より速い速度でサンプルされた受
信信号の両方を整合性良く用いる。各ダイバーシティブ
ランチからの受信信号は空間的に異なる地点で受信され
た信号であるから、これらの信号を用いることにより空
間ダイバーシティの効果が得られる。一方、シンボル速
度より速い速度でサンプルされた信号は時間的に異なる
信号となる。このため、これらの信号を用いることによ
り、時間ダイバーシティの効果を得ることができる。
信信号とシンボル速度より速い速度でサンプルされた受
信信号の両方を整合性良く用いる。各ダイバーシティブ
ランチからの受信信号は空間的に異なる地点で受信され
た信号であるから、これらの信号を用いることにより空
間ダイバーシティの効果が得られる。一方、シンボル速
度より速い速度でサンプルされた信号は時間的に異なる
信号となる。このため、これらの信号を用いることによ
り、時間ダイバーシティの効果を得ることができる。
【００１１】本発明では、まず、以上のような異なるダ
イバーシティ効果のある信号に基づいて復調するために
必要なブランチメトリックを求める。さらに、求められ
たブランチメトリックを合成することにより、異なるダ
イバーシティ効果を整合性良く合成することにより、受
信レベルが落ち込むことによる特性劣化を空間ダイバー
シティ効果により抑圧し、サンプルタイミングに依存し
た特性劣化を時間ダイバーシティ効果により抑圧するこ
とが可能になり、高品質なデータ伝送を実現することが
できる。
イバーシティ効果のある信号に基づいて復調するために
必要なブランチメトリックを求める。さらに、求められ
たブランチメトリックを合成することにより、異なるダ
イバーシティ効果を整合性良く合成することにより、受
信レベルが落ち込むことによる特性劣化を空間ダイバー
シティ効果により抑圧し、サンプルタイミングに依存し
た特性劣化を時間ダイバーシティ効果により抑圧するこ
とが可能になり、高品質なデータ伝送を実現することが
できる。
【００１２】
【実施例】次に、本発明の実施例を図面に基いて詳細に
説明する。
説明する。
【００１３】図１は、本発明の第１の実施例を示すブロ
ック図である。この第１の実施例は、２本のブランチの
ダイバーシティ受信機に対し、シンボル速度の２倍の速
度で受信信号をサンプルする装置に適用したものであ
る。図１において、１００，１１０はダイバーシティブ
ランチを示し、１０１，１１１はサンプラを示し、１０
２，１１２はシンボル速度の２倍の速度のパルスを発生
するパルス発生回路を示し、１０３，１１３は直列並列
変換回路を示し、１０４，１０５，１１４，１１５は通
信路インパルスレスポンス推定回路を示し、１０６，１
０７，１１６，１１７はブランチメトリック演算回路を
示し、１２０はブランチメトリック合成回路を示し、１
２１はビタビプロセッサを示し、１２２は出力端子を示
し、かつ、１２３は同期設定回路を示している。
ック図である。この第１の実施例は、２本のブランチの
ダイバーシティ受信機に対し、シンボル速度の２倍の速
度で受信信号をサンプルする装置に適用したものであ
る。図１において、１００，１１０はダイバーシティブ
ランチを示し、１０１，１１１はサンプラを示し、１０
２，１１２はシンボル速度の２倍の速度のパルスを発生
するパルス発生回路を示し、１０３，１１３は直列並列
変換回路を示し、１０４，１０５，１１４，１１５は通
信路インパルスレスポンス推定回路を示し、１０６，１
０７，１１６，１１７はブランチメトリック演算回路を
示し、１２０はブランチメトリック合成回路を示し、１
２１はビタビプロセッサを示し、１２２は出力端子を示
し、かつ、１２３は同期設定回路を示している。
【００１４】ダイバーシティブランチ１００，１１０で
受信された受信信号は、それぞれ、シンボル速度の２倍
の速度のパルスを発生するパルス発生回路１０２，１１
２からのパルスに基づいて入力信号をサンプルするサン
プラ１０１，１１１によってシンボル速度の２倍の速度
でサンプルされる。サンプルされた受信信号のそれぞれ
は、直列並列変換回路１０３，１１３により２つのシン
ボル速度でサンプルされた系列に変換され、シンボル速
度でサンプルされた４つの受信系列に変換される。これ
らの４つのシンボル速度でサンプルされた受信系列は、
それぞれ、通信路インパルスレスポンス推定回路１０
４，１０５，１１４，１１５とブランチメトリック演算
回路１０６，１０７，１１６，１１７に入力される。
受信された受信信号は、それぞれ、シンボル速度の２倍
の速度のパルスを発生するパルス発生回路１０２，１１
２からのパルスに基づいて入力信号をサンプルするサン
プラ１０１，１１１によってシンボル速度の２倍の速度
でサンプルされる。サンプルされた受信信号のそれぞれ
は、直列並列変換回路１０３，１１３により２つのシン
ボル速度でサンプルされた系列に変換され、シンボル速
度でサンプルされた４つの受信系列に変換される。これ
らの４つのシンボル速度でサンプルされた受信系列は、
それぞれ、通信路インパルスレスポンス推定回路１０
４，１０５，１１４，１１５とブランチメトリック演算
回路１０６，１０７，１１６，１１７に入力される。
【００１５】それぞれの通信路インパルスレスポンス推
定回路１０４，１０５，１１４，１１５では、同期設定
回路１２３から得られる同期のとれた判定結果とシンボ
ル速度でサンプルされた系列を入力し、入力系統に対す
る通信路インパルスレスポンスを推定する。通信路イン
パルスレスポンス推定回路１０４，１０５，１１４，１
１５は、例えば、ブロアキス著，“ディジタル コミュ
ニケーションズ”，ＭｃＧｇｒａｗ−Ｈｉｌｌ，１９８
３の第６章図６．７．５に示されるトランスバーサル型
フィルタを用いたもので構成することができる。
定回路１０４，１０５，１１４，１１５では、同期設定
回路１２３から得られる同期のとれた判定結果とシンボ
ル速度でサンプルされた系列を入力し、入力系統に対す
る通信路インパルスレスポンスを推定する。通信路イン
パルスレスポンス推定回路１０４，１０５，１１４，１
１５は、例えば、ブロアキス著，“ディジタル コミュ
ニケーションズ”，ＭｃＧｇｒａｗ−Ｈｉｌｌ，１９８
３の第６章図６．７．５に示されるトランスバーサル型
フィルタを用いたもので構成することができる。
【００１６】また、それぞれのブランチメトリック演算
回路１０６，１０７，１１６，１１７は、シンボル速度
でサンプルされた４つの系列中の１系列とその１系列か
ら推定された通信路インパルスレスポンス推定値が入力
され、入力されたシンボル速度でサンプルされた系列に
対するブランチメトリックを求める。ブランチメトリッ
クは、例えば、プロアキス著“ディジタル コミュニケ
ーションズ”，ＭｃＧｇｒａｗ−Ｈｉｌｌ，１９８３，
第６章式（６．７．１）及び式（６．７．２）の右辺第
２項に示されるように求めることができる。
回路１０６，１０７，１１６，１１７は、シンボル速度
でサンプルされた４つの系列中の１系列とその１系列か
ら推定された通信路インパルスレスポンス推定値が入力
され、入力されたシンボル速度でサンプルされた系列に
対するブランチメトリックを求める。ブランチメトリッ
クは、例えば、プロアキス著“ディジタル コミュニケ
ーションズ”，ＭｃＧｇｒａｗ−Ｈｉｌｌ，１９８３，
第６章式（６．７．１）及び式（６．７．２）の右辺第
２項に示されるように求めることができる。
【００１７】それぞれのブランチメトリック演算回路１
０６，１０７，１１６，１１７で求められたブランチメ
トリックは、ブランチメトリック合成回路１２０に入力
される。ブランチメトリック合成回路１２０は、入力さ
れたブランチメトリックを合成し、合成ブランチメトリ
ックとしてビタビプロセッサ１２１に出力する。ビタビ
プロセッサ１２１では合成されたブランチメトリックに
基づいて最尤系列推定を行ない、判定結果を出力端子１
２２及び前記同期設定回路１２３に供給する。この同期
設定回路１２３には、サンプラ１０１，１１１からの出
力も与えられる。この同期設定回路１２３の出力は、通
信路インパルスレスポンス推定回路１０４，１０５，１
１４，１１５に供給される。
０６，１０７，１１６，１１７で求められたブランチメ
トリックは、ブランチメトリック合成回路１２０に入力
される。ブランチメトリック合成回路１２０は、入力さ
れたブランチメトリックを合成し、合成ブランチメトリ
ックとしてビタビプロセッサ１２１に出力する。ビタビ
プロセッサ１２１では合成されたブランチメトリックに
基づいて最尤系列推定を行ない、判定結果を出力端子１
２２及び前記同期設定回路１２３に供給する。この同期
設定回路１２３には、サンプラ１０１，１１１からの出
力も与えられる。この同期設定回路１２３の出力は、通
信路インパルスレスポンス推定回路１０４，１０５，１
１４，１１５に供給される。
【００１８】図２は本発明の第２の実施例を示すブロッ
ク図である。この第２の実施例は、図１の第１の実施例
において、前記パルス発生器１１２の代わりに移相器１
２４を設けてなるものである。この移相器１２４は、シ
ンボル速度の２倍の速度のパルスを発生する発生回路１
０２からのパルスを移相してサンプラ１１１に与える。
この実施例では、移相器を１つだけ用いているが、サン
プラ１０１に供給されるパルスは、移相＝０の移相器に
よって移相されているととらえる。
ク図である。この第２の実施例は、図１の第１の実施例
において、前記パルス発生器１１２の代わりに移相器１
２４を設けてなるものである。この移相器１２４は、シ
ンボル速度の２倍の速度のパルスを発生する発生回路１
０２からのパルスを移相してサンプラ１１１に与える。
この実施例では、移相器を１つだけ用いているが、サン
プラ１０１に供給されるパルスは、移相＝０の移相器に
よって移相されているととらえる。
【００１９】以上の実施例において、送信信号の多値数
をＩ（Ｉは２以上の正の整数）、考慮する符号間干渉を
与えるシンボル数（Ｍは正の整数）をＭとすると、ビタ
ビプロセッサ１２１内の状態数はＩM となり、ブランチ
数はＩM+1 となるから、ブランチメトリック合成回路１
２１には、それぞれのブランチメトリック演算回路１０
６，１０７，１１６，１１７からは、１シンボルに対す
るブランチメトリックとして、ブランチ数ＩM+1 と等し
いＩM+1 個の値が入力される。ブランチメトリック合成
回路１２０として、各ブランチメトリック演算回路から
ブランチメトリックとして供給されるＩM+1 個の値から
対応するブランチの値を加算合成し、合成されたＩM+1
個の値をブランチメトリックとして出力するように構成
することができる。 このようなブランチメトリック合
成回路１２０を図３に示す。図３は、Ｋ個のダイバーシ
ティブランチを有し、各ダイバーシティブランチではシ
ンボル速度のＮ倍の速度でサンプルしており、送信信号
の多値数をＩとし、考慮する符号間干渉を与えるシンボ
ル数をＭとした場合の構成例である。図３において、３
００−１〜３００−Ｎ＊Ｋはブランチメトリック演算回
路１０６，１０７，１１６，１１７ (図１および図２参
照）からの信号を入力する入力端子を示し、３０１−１
〜３０１−Ｎ＊Ｋは直列並列変換回路を示し、３０２−
１〜３０２−ＩM+1 は加算回路を示し、３０３は並列直
列変換回路を示し、かつ、３０４は出力端子を示してい
る。
をＩ（Ｉは２以上の正の整数）、考慮する符号間干渉を
与えるシンボル数（Ｍは正の整数）をＭとすると、ビタ
ビプロセッサ１２１内の状態数はＩM となり、ブランチ
数はＩM+1 となるから、ブランチメトリック合成回路１
２１には、それぞれのブランチメトリック演算回路１０
６，１０７，１１６，１１７からは、１シンボルに対す
るブランチメトリックとして、ブランチ数ＩM+1 と等し
いＩM+1 個の値が入力される。ブランチメトリック合成
回路１２０として、各ブランチメトリック演算回路から
ブランチメトリックとして供給されるＩM+1 個の値から
対応するブランチの値を加算合成し、合成されたＩM+1
個の値をブランチメトリックとして出力するように構成
することができる。 このようなブランチメトリック合
成回路１２０を図３に示す。図３は、Ｋ個のダイバーシ
ティブランチを有し、各ダイバーシティブランチではシ
ンボル速度のＮ倍の速度でサンプルしており、送信信号
の多値数をＩとし、考慮する符号間干渉を与えるシンボ
ル数をＭとした場合の構成例である。図３において、３
００−１〜３００−Ｎ＊Ｋはブランチメトリック演算回
路１０６，１０７，１１６，１１７ (図１および図２参
照）からの信号を入力する入力端子を示し、３０１−１
〜３０１−Ｎ＊Ｋは直列並列変換回路を示し、３０２−
１〜３０２−ＩM+1 は加算回路を示し、３０３は並列直
列変換回路を示し、かつ、３０４は出力端子を示してい
る。
【００２０】入力端子３００−１〜３００−Ｎ＊Ｋのそ
れぞれに、それぞれのブランチメトリック演算回路１０
６，１０７，１１６，１１７ (図１および図２参照）か
らＩM+1 個の値からなるブランチメトリックが直列に入
力される。直列並列変換回路３０１−１〜３０１−Ｎ＊
Ｋは、入力端子３００−１〜３００−Ｎ＊Ｋに入力され
た直列形式のブランチメトリックをＩM+1 個の並列の値
に変換する。直列並列変換回路３０１−１〜３０１−Ｎ
＊Ｋは、ＩM+1 個の値をそれぞれのブランチに対応して
加算合成する加算回路３０２−１〜３０２−ＩM+1 に対
してＩM+1 個の値を出力する。加算回路３０２−１〜３
０２−ＩM+1 は、直列並列変換回路群３０１−１〜３０
１−Ｎ＊Ｋからの入力信号を加算合成して、ＩM+1 個の
値をブランチメトリックとして出力する。なお、後段の
ビタビプロセッサ１２１が直列形式のブランチメトリッ
クを入力とする場合に、並列直列変換回路３０３を介し
て出力することもできる。
れぞれに、それぞれのブランチメトリック演算回路１０
６，１０７，１１６，１１７ (図１および図２参照）か
らＩM+1 個の値からなるブランチメトリックが直列に入
力される。直列並列変換回路３０１−１〜３０１−Ｎ＊
Ｋは、入力端子３００−１〜３００−Ｎ＊Ｋに入力され
た直列形式のブランチメトリックをＩM+1 個の並列の値
に変換する。直列並列変換回路３０１−１〜３０１−Ｎ
＊Ｋは、ＩM+1 個の値をそれぞれのブランチに対応して
加算合成する加算回路３０２−１〜３０２−ＩM+1 に対
してＩM+1 個の値を出力する。加算回路３０２−１〜３
０２−ＩM+1 は、直列並列変換回路群３０１−１〜３０
１−Ｎ＊Ｋからの入力信号を加算合成して、ＩM+1 個の
値をブランチメトリックとして出力する。なお、後段の
ビタビプロセッサ１２１が直列形式のブランチメトリッ
クを入力とする場合に、並列直列変換回路３０３を介し
て出力することもできる。
【００２１】また、ブランチメトリックの性質として、
ＩM+1 個の値の最大値と最小値の差が大きいほど尤度の
差が大きくなる。尤度の差が大きいほど、シンボルに対
する尤度の信頼性が高いと考えられる。この性質を利用
して、それぞれのブランチメトリック演算回路１０６，
１０７，１１６，１１７（図１および図２参照）からの
ＩM+1 個の値の最大値と最小値の差を求め、その差が大
きくなるブランチメトリックを入力しているブランチメ
トリック演算回路１０６，１０７，１１６，１１７（図
１および図２参照）からの入力に対する重みを大きく
し、その差が小さくなるブランチメトリックを入力して
いるブランチメトリック演算回路１０６，１０７，１１
６，１１７ (図１および図２参照）からの入力に対する
重みを小さくして合成することで、信頼度の高い合成さ
れたブランチメトリックを得ることができる。
ＩM+1 個の値の最大値と最小値の差が大きいほど尤度の
差が大きくなる。尤度の差が大きいほど、シンボルに対
する尤度の信頼性が高いと考えられる。この性質を利用
して、それぞれのブランチメトリック演算回路１０６，
１０７，１１６，１１７（図１および図２参照）からの
ＩM+1 個の値の最大値と最小値の差を求め、その差が大
きくなるブランチメトリックを入力しているブランチメ
トリック演算回路１０６，１０７，１１６，１１７（図
１および図２参照）からの入力に対する重みを大きく
し、その差が小さくなるブランチメトリックを入力して
いるブランチメトリック演算回路１０６，１０７，１１
６，１１７ (図１および図２参照）からの入力に対する
重みを小さくして合成することで、信頼度の高い合成さ
れたブランチメトリックを得ることができる。
【００２２】このようなブランチメトリック合成回路１
２０の構成例を図４に示す。図４は、Ｋ個のダイバーシ
ティブランチを有し、各ダイバーシティブランチではシ
ンボル速度のＮ倍の速度でサンプルしており、送信信号
の多値数をＩとし、考慮する符号間干渉を与えるシンボ
ル数をＭとした場合の構成例である。図４において、４
００−１〜４００−Ｎ＊Ｋはブランチメトリック演算回
路（図１では、Ｎ＝２，Ｋ＝２の場合である）からの信
号を入力するＮ＊Ｋ個の入力端子を示し、４０１−１〜
４０１−Ｎ＊ＫはＮ＊Ｋ個の直列並列変換回路を示し、
４０２−１〜４０２−Ｎ＊ＫはＮ＊Ｋ個の最小値検出回
路を示し、４０３−１〜４０３−Ｎ＊ＫはＮ＊Ｋ個の最
大値検出回路を示し、４０４−１〜４０４−Ｎ＊ＫはＮ
＊Ｋ個の減算回路を示し、４０５−１〜４０５−Ｎ＊Ｋ
はそれぞれがＩM+1 個の乗算回路で構成されるＮ＊Ｋ個
の乗算回路を示し、４０６−１〜４０６−ＩM+1 はＩ
M+1 個の加算回路を示し、４０７は重み発生回路を示
し、かつ、４０８は並列直列変換回路を示し、かつ、４
０９は出力端子である。
２０の構成例を図４に示す。図４は、Ｋ個のダイバーシ
ティブランチを有し、各ダイバーシティブランチではシ
ンボル速度のＮ倍の速度でサンプルしており、送信信号
の多値数をＩとし、考慮する符号間干渉を与えるシンボ
ル数をＭとした場合の構成例である。図４において、４
００−１〜４００−Ｎ＊Ｋはブランチメトリック演算回
路（図１では、Ｎ＝２，Ｋ＝２の場合である）からの信
号を入力するＮ＊Ｋ個の入力端子を示し、４０１−１〜
４０１−Ｎ＊ＫはＮ＊Ｋ個の直列並列変換回路を示し、
４０２−１〜４０２−Ｎ＊ＫはＮ＊Ｋ個の最小値検出回
路を示し、４０３−１〜４０３−Ｎ＊ＫはＮ＊Ｋ個の最
大値検出回路を示し、４０４−１〜４０４−Ｎ＊ＫはＮ
＊Ｋ個の減算回路を示し、４０５−１〜４０５−Ｎ＊Ｋ
はそれぞれがＩM+1 個の乗算回路で構成されるＮ＊Ｋ個
の乗算回路を示し、４０６−１〜４０６−ＩM+1 はＩ
M+1 個の加算回路を示し、４０７は重み発生回路を示
し、かつ、４０８は並列直列変換回路を示し、かつ、４
０９は出力端子である。
【００２３】入力端子４００−１〜４００−Ｎ＊Ｋのそ
れぞれに、それぞれのブランチメトリック演算回路１０
６，１０７，１１６，１１７（図１および図２参照）か
らＩM+1 個の値からなるブランチメトリックが直列に入
力される。直列並列変換回路４０１−１〜４０１−Ｎ＊
Ｋは、入力端子４００−１〜４００−Ｎ＊Ｋに入力され
た直列形式のブランチメトリックをＩM+1 個の並列の値
に変換する。直列並列変換回路４０１−１〜４０１−Ｎ
＊Ｋのそれぞれから出力されるＩM+1 個の値は、最小値
検出回路４０２−１〜４０２−Ｎ＊Ｋ及び最大値検出回
路４０３−１〜４０３−Ｎ＊Ｋに入力される。最小値検
出回路４０２−１〜４０２−Ｎ＊Ｋのそれぞれは入力信
号の最小値を求めて、減算回路４０４−１〜４０４−Ｎ
＊Ｋへ出力する。また、最大値検出回路４０３−１〜４
０３−Ｎ＊Ｋのそれぞれは入力信号の最小値を求めて、
減算回路４０４−１〜４０４−Ｎ＊Ｋへ出力する。減算
回路４０４−１〜４０４−Ｎ＊Ｋのそれぞれは、最大値
検出回路４０３−１〜４０３−Ｎ＊Ｋ及び最小値検出回
路４０２−１〜４０２−Ｎ＊Ｋからの入力の差（最大値
−最小値）を求めて、重み発生回路４０７へ出力する。
れぞれに、それぞれのブランチメトリック演算回路１０
６，１０７，１１６，１１７（図１および図２参照）か
らＩM+1 個の値からなるブランチメトリックが直列に入
力される。直列並列変換回路４０１−１〜４０１−Ｎ＊
Ｋは、入力端子４００−１〜４００−Ｎ＊Ｋに入力され
た直列形式のブランチメトリックをＩM+1 個の並列の値
に変換する。直列並列変換回路４０１−１〜４０１−Ｎ
＊Ｋのそれぞれから出力されるＩM+1 個の値は、最小値
検出回路４０２−１〜４０２−Ｎ＊Ｋ及び最大値検出回
路４０３−１〜４０３−Ｎ＊Ｋに入力される。最小値検
出回路４０２−１〜４０２−Ｎ＊Ｋのそれぞれは入力信
号の最小値を求めて、減算回路４０４−１〜４０４−Ｎ
＊Ｋへ出力する。また、最大値検出回路４０３−１〜４
０３−Ｎ＊Ｋのそれぞれは入力信号の最小値を求めて、
減算回路４０４−１〜４０４−Ｎ＊Ｋへ出力する。減算
回路４０４−１〜４０４−Ｎ＊Ｋのそれぞれは、最大値
検出回路４０３−１〜４０３−Ｎ＊Ｋ及び最小値検出回
路４０２−１〜４０２−Ｎ＊Ｋからの入力の差（最大値
−最小値）を求めて、重み発生回路４０７へ出力する。
【００２４】ブランチメトリック演算回路１０６，１０
７，１１６，１１７（図１および図２）の構成によって
は、ブランチメトリックが大きいほど尤度が高いことを
示す構成、または、ブランチメトリックが小さいほど尤
度が高いことを示す構成となる。本実施例では、ブラン
チメトリック演算回路１０６，１０７，１１６，１１７
（図１および図２）はブランチメトリックが大きいほど
尤度が高いことを示す構成となっている場合について示
す。
７，１１６，１１７（図１および図２）の構成によって
は、ブランチメトリックが大きいほど尤度が高いことを
示す構成、または、ブランチメトリックが小さいほど尤
度が高いことを示す構成となる。本実施例では、ブラン
チメトリック演算回路１０６，１０７，１１６，１１７
（図１および図２）はブランチメトリックが大きいほど
尤度が高いことを示す構成となっている場合について示
す。
【００２５】重み発生回路４０７は、減算回路４０４−
１〜４０４−Ｎ＊Ｋからの差信号が大きいほど尤度の信
頼性が高いと判断し、大きい差信号を与える減算回路４
０４−１〜４０４−Ｎ＊Ｋに接続される直列並列変換回
路４０１−１〜４０１−Ｎ＊Ｋからの出力に対する重み
を大きく設定する。重み発生回路４０７は、例えば、図
５のように構成することができる。図５において、５０
０−１〜５００−Ｎ＊Ｋは入力端子を示し、５０１−１
〜５０１−Ｎ＊Ｋは比較回路を示し、５０２−１〜５０
２−Ｎ＊Ｋは出力端子を示し、５０３はメモリを示し、
５０４−１〜５０４−Ｎ＊Ｋは低域フィルタを示してい
る。入力端子５００−１〜５００−Ｎ＊Ｋには、減算回
路４０４−１〜４０４−Ｎ＊Ｋの出力が入力され、それ
ぞれの入力信号は低域フィルタ５０４−１〜５０４−Ｎ
＊Ｋにより平均化される。低域フィルタ５０４−１〜５
０４−Ｎ＊Ｋの出力は、それぞれ比較回路５０１−１〜
５０１−Ｎ＊Ｋに入力され、メモリ５０３にあらかじめ
記憶されている閾値と比較される。比較回路５０１−１
〜５０１−Ｎ＊Ｋでは、入力信号がメモリ５０３からの
閾値より大きければ「１」を、小さければ「０」を入力
端子５００−１〜５００−Ｎ＊Ｋに信号を供給する減算
回路４０４−１〜４０４−Ｎ＊Ｋに接続される直列並列
変換回路４０１−１〜４０１−Ｎ＊Ｋの出力に対する重
みとして、出力端子５０２−１〜５０２−Ｎ＊Ｋへ出力
する。本実施例では、メモリ５０３に１段階の閾値を定
めておくことにより、「１」または「０」の重みを発生
させているが、メモリ５０３に多段階の閾値を定めるこ
とにより、多段階の重みを発生することも可能である。
１〜４０４−Ｎ＊Ｋからの差信号が大きいほど尤度の信
頼性が高いと判断し、大きい差信号を与える減算回路４
０４−１〜４０４−Ｎ＊Ｋに接続される直列並列変換回
路４０１−１〜４０１−Ｎ＊Ｋからの出力に対する重み
を大きく設定する。重み発生回路４０７は、例えば、図
５のように構成することができる。図５において、５０
０−１〜５００−Ｎ＊Ｋは入力端子を示し、５０１−１
〜５０１−Ｎ＊Ｋは比較回路を示し、５０２−１〜５０
２−Ｎ＊Ｋは出力端子を示し、５０３はメモリを示し、
５０４−１〜５０４−Ｎ＊Ｋは低域フィルタを示してい
る。入力端子５００−１〜５００−Ｎ＊Ｋには、減算回
路４０４−１〜４０４−Ｎ＊Ｋの出力が入力され、それ
ぞれの入力信号は低域フィルタ５０４−１〜５０４−Ｎ
＊Ｋにより平均化される。低域フィルタ５０４−１〜５
０４−Ｎ＊Ｋの出力は、それぞれ比較回路５０１−１〜
５０１−Ｎ＊Ｋに入力され、メモリ５０３にあらかじめ
記憶されている閾値と比較される。比較回路５０１−１
〜５０１−Ｎ＊Ｋでは、入力信号がメモリ５０３からの
閾値より大きければ「１」を、小さければ「０」を入力
端子５００−１〜５００−Ｎ＊Ｋに信号を供給する減算
回路４０４−１〜４０４−Ｎ＊Ｋに接続される直列並列
変換回路４０１−１〜４０１−Ｎ＊Ｋの出力に対する重
みとして、出力端子５０２−１〜５０２−Ｎ＊Ｋへ出力
する。本実施例では、メモリ５０３に１段階の閾値を定
めておくことにより、「１」または「０」の重みを発生
させているが、メモリ５０３に多段階の閾値を定めるこ
とにより、多段階の重みを発生することも可能である。
【００２６】また、通信路インパルスレスポンス推定回
路１０４，１０５，１１４，１１５として、特願平３−
３１２２４４号明細書の最尤系列推定装置の図８に示さ
れるように、通信路インパルスレスポンス推定過程情報
も同時に出力するものを用いることができる。この場合
のブランチメトリック合成回路１２０（図１および図
２）は、図５の重み発生回路の入力端子に通信路インパ
ルスレスポンス推定過程情報を入力することにより実現
できる。ブランチメトリック演算回路は、図４と同じ構
成で実現することができる。
路１０４，１０５，１１４，１１５として、特願平３−
３１２２４４号明細書の最尤系列推定装置の図８に示さ
れるように、通信路インパルスレスポンス推定過程情報
も同時に出力するものを用いることができる。この場合
のブランチメトリック合成回路１２０（図１および図
２）は、図５の重み発生回路の入力端子に通信路インパ
ルスレスポンス推定過程情報を入力することにより実現
できる。ブランチメトリック演算回路は、図４と同じ構
成で実現することができる。
【００２７】また、同期設定回路１２３，２２５は、図
６のような構成で実現することができる。図６におい
て、６００−１〜６００−Ｎ、６０８は入力端子を示
し、６０７は出力端子を示し、６０１−１〜６０１−Ｎ
は電力検出回路を示し、６０２は最大値検出回路を示
し、６０３は第１のスイッチを示し、６０４はフレーム
検出回路を示し、６０５はトレーニング系列発生回路を
示し、かつ、６０６は第２のスイッチを示している。入
力端子６００−１〜６００−Ｎには、各ダイバーシティ
ブランチに接続されるサンプラ１０１，１１１（図１お
よび図２）からの信号が入力される。それぞれの入力信
号は、電力検出回路６０１−１〜６０１−Ｎに入力さ
れ、それぞれのダイバーシティブランチの受信電力が検
出される。検出された電力は、最大値検出回路６０２に
出力される。
６のような構成で実現することができる。図６におい
て、６００−１〜６００−Ｎ、６０８は入力端子を示
し、６０７は出力端子を示し、６０１−１〜６０１−Ｎ
は電力検出回路を示し、６０２は最大値検出回路を示
し、６０３は第１のスイッチを示し、６０４はフレーム
検出回路を示し、６０５はトレーニング系列発生回路を
示し、かつ、６０６は第２のスイッチを示している。入
力端子６００−１〜６００−Ｎには、各ダイバーシティ
ブランチに接続されるサンプラ１０１，１１１（図１お
よび図２）からの信号が入力される。それぞれの入力信
号は、電力検出回路６０１−１〜６０１−Ｎに入力さ
れ、それぞれのダイバーシティブランチの受信電力が検
出される。検出された電力は、最大値検出回路６０２に
出力される。
【００２８】最大値検出回路６０２では、入力信号の最
大値を検出することにより、最も電力が大きい信号を受
信しているダイバーシティブランチが検出し、第１のス
イッチ６０３に対して、最も電力が大きいダイバーシテ
ィブランチからの信号を出力するように制御信号を出力
する。第１のスイッチ６０３では、入力端子６００−１
〜６００−Ｎからの信号と最大値検出回路６０２からの
選択制御信号を入力し、最大値検出回路６０２からの前
記選択制御信号に基づいて入力端子６００−１〜６００
−Ｎからの信号を選択して、フレーム検出回路６０４に
出力する。フレーム検出回路６０４は、入力信号から予
め定められたトレーニング系列のパターンを検出するこ
とによりフレーム同期を検出し、第２のスイッチ６０６
に対して、トレーニング系列発生回路６０５からの信号
を出力端子６０７に出力するように制御信号を出力す
る。
大値を検出することにより、最も電力が大きい信号を受
信しているダイバーシティブランチが検出し、第１のス
イッチ６０３に対して、最も電力が大きいダイバーシテ
ィブランチからの信号を出力するように制御信号を出力
する。第１のスイッチ６０３では、入力端子６００−１
〜６００−Ｎからの信号と最大値検出回路６０２からの
選択制御信号を入力し、最大値検出回路６０２からの前
記選択制御信号に基づいて入力端子６００−１〜６００
−Ｎからの信号を選択して、フレーム検出回路６０４に
出力する。フレーム検出回路６０４は、入力信号から予
め定められたトレーニング系列のパターンを検出するこ
とによりフレーム同期を検出し、第２のスイッチ６０６
に対して、トレーニング系列発生回路６０５からの信号
を出力端子６０７に出力するように制御信号を出力す
る。
【００２９】トレーニング系列発生回路６０５は、通信
路インパルスレスポンス推定回路１０４，１０５，１１
４，１１５（図１および図２参照）の初期設定を行なう
ために、予め定められたトレーニング系列を出力する。
出力されたトレーニング系列は、出力端子６０７を介し
て、通信路インパルスレスポンス推定回路１０４，１０
５，１１４，１１５（図１および図２参照）に出力され
る。トレーニング系列発生回路６０５は、トレーニング
系列の発生を終了すると、第２のスイッチ６０６に制御
信号を出力して入力端子６０８からの信号を出力端子６
０７へ出力するように設定する。
路インパルスレスポンス推定回路１０４，１０５，１１
４，１１５（図１および図２参照）の初期設定を行なう
ために、予め定められたトレーニング系列を出力する。
出力されたトレーニング系列は、出力端子６０７を介し
て、通信路インパルスレスポンス推定回路１０４，１０
５，１１４，１１５（図１および図２参照）に出力され
る。トレーニング系列発生回路６０５は、トレーニング
系列の発生を終了すると、第２のスイッチ６０６に制御
信号を出力して入力端子６０８からの信号を出力端子６
０７へ出力するように設定する。
【００３０】入力端子６０８には、ビタビプロセッサ１
２１（図１および図２）からの判定結果が入力されてお
り、トレーニング区間が終了すると、トレーニング系列
ではなく実際の判定結果が出力端子６０７を介して通信
路インパルスレスポンス推定回路に供給される。以上に
より、全てのダイバーシティブランチに対して同じタイ
ミングで判定結果を供給することが可能になり、各ダイ
バーシティブランチの同期を合わせることができる。
２１（図１および図２）からの判定結果が入力されてお
り、トレーニング区間が終了すると、トレーニング系列
ではなく実際の判定結果が出力端子６０７を介して通信
路インパルスレスポンス推定回路に供給される。以上に
より、全てのダイバーシティブランチに対して同じタイ
ミングで判定結果を供給することが可能になり、各ダイ
バーシティブランチの同期を合わせることができる。
【００３１】本発明は、前記実施例に限定されるもので
なく、Ｋ（Ｋは２以上の正の整数）本のダイバーシティ
ブランチを有するダイバーシティ受信機において、それ
ぞれのダイバーシティブランチからの入力信号をサンプ
ルするＮ（Ｎは２以上の正の整数）個のサンプラを有す
るものに適用することができる。
なく、Ｋ（Ｋは２以上の正の整数）本のダイバーシティ
ブランチを有するダイバーシティ受信機において、それ
ぞれのダイバーシティブランチからの入力信号をサンプ
ルするＮ（Ｎは２以上の正の整数）個のサンプラを有す
るものに適用することができる。
【００３２】以上の実施例は、ディジタル信号処理プロ
セッサ等を用いることによって、ソフトウェアにより実
現することも可能である。さらに、各ダイバーシティブ
ランチにおいて、サンプラ出力を一度メモリに蓄え、蓄
えられた信号に対しても本発明を適用することは可能で
ある。
セッサ等を用いることによって、ソフトウェアにより実
現することも可能である。さらに、各ダイバーシティブ
ランチにおいて、サンプラ出力を一度メモリに蓄え、蓄
えられた信号に対しても本発明を適用することは可能で
ある。
【００３３】
【発明の効果】本発明は、サンプルタイミング抽出を行
わなくとも、通信路における符号間干渉による歪を効率
よく等化することができる。
わなくとも、通信路における符号間干渉による歪を効率
よく等化することができる。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】本発明の第１および第２の実施例におけるブラ
ンチメトリック合成回路の１実施例を示すブロック図で
ある。
ンチメトリック合成回路の１実施例を示すブロック図で
ある。
【図４】本発明の第１および第２の実施例におけるブラ
ンチメトリック合成回路の他の実施例を示すブロック図
である。
ンチメトリック合成回路の他の実施例を示すブロック図
である。
【図５】本発明の第１および第２の実施例における重み
回路を示すブロック図である。
回路を示すブロック図である。
【図６】本発明の第１および第２の実施例における同期
設定回路を示すブロック図である。
設定回路を示すブロック図である。
【図７】従来のダイバーシテイ受信機の１例を示すブロ
ック図である。
ック図である。
【図８】従来のダイバーシテイ受信機の他の例を示すブ
ロック図である。
ロック図である。
１００，１１０ ダイバーシテイブランチ １０１，１１１ サンプラ １０２，１１２ パルス発生回路 １０３，１１３ 直列並列変換回路 １０４，１０５，１１４，１１５ 通信路インパルス
レスポンス推定回路 １０６，１０７，１１６，１１７ ブランチメトリック
演算回路 １２０ ブランチメトリック合成回路 １２１ ビタビプロセッサ １２２ 出力端子 １２３ 同期設定回路 １２４ 移相回路 ３００−１〜３００−Ｎ＊Ｋ 入力端子 ３０１−１〜３０１−Ｎ＊Ｋ 直列並列変換回路 ３０２−１〜３０２−ＩM+1 加算回路 ３０３ 並列直列変換回路 ３０４ 出力端子 ４００−１〜４００−Ｎ＊Ｋ 入力端子 ４０１−１〜４０１−Ｎ＊Ｋ Ｎ＊Ｋ個の直列並列変
換回路 ４０２−１〜４０２−Ｎ＊Ｋ Ｎ＊Ｋ個の最小値検出
回路 ４０３−１〜４０３−Ｎ＊Ｋ Ｎ＊Ｋ個の最大値検出
回路 ４０４−１〜４０４−Ｎ＊Ｋ Ｎ＊Ｋ個の減算回路 ４０５−１〜４０５−Ｎ＊Ｋ 乗算回路群 ４０６−１〜４０６−ＩM+1 加算回路 ４０７ 重み発生回路 ４０８ 並列直列変換回路 ４０９ 出力端子 ５００−１〜５００−Ｎ＊Ｋ 入力端子 ５０１−１〜５０１−Ｎ＊Ｋ 比較回路 ５０２−１〜５０２−Ｎ＊Ｋ 出力端子 ５０３ メモリ ５０４−１〜５０４−Ｎ＊Ｋ 低域フィルタ ６００−１〜６００−Ｎ，６０８ 入力端子 ６０７ 出力端子 ６０１−１〜６０１−Ｎ 電力検出回路 ６０２ 最大値検出回路 ６０３ 第１のスイッチ ６０４ フレーム検出回路 ６０５ トレーニング系列発生回路 ６０６ 第２のスイッチ １０００，１００１ ダイバーシテイブランチ １００２，１００３ サンプラ １００４，１００５ 発信器 １００６，１００７ ブランチメトリック演算回路 １００８，１００９ 通信路インパルスレスポンス推
定回路 １０１０ ブランチメトリック合成回路 １０１１ ビタビプロセッサ １１００ アンテナ １１０１ サンプラ １１０２ 発信器 １１０３ 直列並列変換回路 １１０４，１１０５ 通信路インパルスレスポンス推
定回路 １１０６，１１０７ ブランチメトリック演算回路 １１０８ ブランチメトリック合成回路 １１０９ ビタビプロセッサ
レスポンス推定回路 １０６，１０７，１１６，１１７ ブランチメトリック
演算回路 １２０ ブランチメトリック合成回路 １２１ ビタビプロセッサ １２２ 出力端子 １２３ 同期設定回路 １２４ 移相回路 ３００−１〜３００−Ｎ＊Ｋ 入力端子 ３０１−１〜３０１−Ｎ＊Ｋ 直列並列変換回路 ３０２−１〜３０２−ＩM+1 加算回路 ３０３ 並列直列変換回路 ３０４ 出力端子 ４００−１〜４００−Ｎ＊Ｋ 入力端子 ４０１−１〜４０１−Ｎ＊Ｋ Ｎ＊Ｋ個の直列並列変
換回路 ４０２−１〜４０２−Ｎ＊Ｋ Ｎ＊Ｋ個の最小値検出
回路 ４０３−１〜４０３−Ｎ＊Ｋ Ｎ＊Ｋ個の最大値検出
回路 ４０４−１〜４０４−Ｎ＊Ｋ Ｎ＊Ｋ個の減算回路 ４０５−１〜４０５−Ｎ＊Ｋ 乗算回路群 ４０６−１〜４０６−ＩM+1 加算回路 ４０７ 重み発生回路 ４０８ 並列直列変換回路 ４０９ 出力端子 ５００−１〜５００−Ｎ＊Ｋ 入力端子 ５０１−１〜５０１−Ｎ＊Ｋ 比較回路 ５０２−１〜５０２−Ｎ＊Ｋ 出力端子 ５０３ メモリ ５０４−１〜５０４−Ｎ＊Ｋ 低域フィルタ ６００−１〜６００−Ｎ，６０８ 入力端子 ６０７ 出力端子 ６０１−１〜６０１−Ｎ 電力検出回路 ６０２ 最大値検出回路 ６０３ 第１のスイッチ ６０４ フレーム検出回路 ６０５ トレーニング系列発生回路 ６０６ 第２のスイッチ １０００，１００１ ダイバーシテイブランチ １００２，１００３ サンプラ １００４，１００５ 発信器 １００６，１００７ ブランチメトリック演算回路 １００８，１００９ 通信路インパルスレスポンス推
定回路 １０１０ ブランチメトリック合成回路 １０１１ ビタビプロセッサ １１００ アンテナ １１０１ サンプラ １１０２ 発信器 １１０３ 直列並列変換回路 １１０４，１１０５ 通信路インパルスレスポンス推
定回路 １１０６，１１０７ ブランチメトリック演算回路 １１０８ ブランチメトリック合成回路 １１０９ ビタビプロセッサ
Claims (6)
- 【請求項１】 Ｋ（Ｋは２以上の正の整数）本のダイバ
ーシティブランチを有するダイバーシティ受信機におい
て、 それぞれのダイバーシティブランチからの受信信号をサ
ンプルするＫ個のサンプラと、 前記Ｋ個のサンプラにシンボル速度のＮ（Ｎは２以上の
正の整数）倍の速度のパルスを前記受信信号をサンプル
するタイミングを示すサンプルパルスとして供給するＫ
個のパルス発生回路と、 前記Ｋ個のサンプラからＮ個の値が入力される度にＮ個
の値を並列にして出力するＫ個の直列並列変換回路と、 前記Ｋ個のサンプラからの出力と判定結果を入力して前
記ダイバーシティブランチの同期をとって同期のとれた
判定結果を出力する同期設定回路と、 前記Ｋ個の直列並列変換回路からそれぞれ得られる出力
と前記同期設定回路からの前記判定結果を入力して通信
路インパルスレスポンスを推定するＮ×Ｋ個の通信路イ
ンパルスレスポンス推定回路と、 前記Ｋ個の直列並列変換回路からそれぞれ得られる出力
と前記Ｎ×Ｋ個の通信路インパルスレスポンス推定回路
からの出力を入力してブランチメトリックを求めて出力
するＮ×Ｋ個のブランチメトリック演算回路と、 前記Ｎ×Ｋ個のブランチメトリック演算回路の出力を合
成して出力するブランチメトリック合成回路と、 前記ブランチメトリック合成回路の出力を入力して最尤
系列推定を行なって前記判定結果を出力し、かつ、この
判定結果を前記同期設定回路に与えるビタビプロセッサ
と、 を有することを特徴とするダイバーシティ受信機。 - 【請求項２】 Ｋ（Ｋは２以上の正の整数）本のダイバ
ーシティブランチを有するダイバーシティ受信機におい
て、 前記ダイバーシティブランチのそれぞれからの受信信号
をサンプルするタイミングを示すサンプルパルスを供給
するシンボル速度のＮ（Ｎは２以上の正の整数）倍の速
度のパルスを発生するパルス発生回路と、 前記パルス発生回路からの前記サンプルパルスを移相し
て前記各ダイバーシティブランチに対して異なる位相の
サンプルパルスを供給するＫ個の移相回路と、 前記ダイバーシティブランチのそれぞれからの受信信号
を前記異なる位相のサンプルパルスに基づいてサンプル
するＫ個のサンプラと、 前記Ｋ個のサンプラからＮ個の値が入力され度にＮ個の
値を並列にして出力するＮ個の直列並列変換回路と、 前記Ｋ個のサンプラの出力と判定結果を入力して前記ダ
イバーシティブランチの同期をとり同期のとれた判定結
果を出力する同期設定回路と、 前記Ｋ個の直列並列変換回路のそれぞれから得られる出
力と前記同期設定回路からの前記判定結果を入力して通
信路インパルスレスポンスを推定するＮ×Ｋ個の通信路
インパルスレスポンス推定回路と、 前記Ｋ個の直列並列変換回路のそれぞれから得られる出
力と前記Ｎ×Ｋ個の通信路インパルスレスポンス推定回
路からの出力を入力して、ブランチメトリックを求めて
出力するＮ×Ｋ個のブランチメトリック演算回路と、 前記Ｎ×Ｋ個のブランチメトリック演算回路の出力を合
成して出力するブランチメトリック合成回路と、 前記ブランチメトリック合成回路の出力を入力して最尤
系列推定を行なって前記判定結果を出力、かつ、この判
定結果を前記同期設定回路に与えるビタビプロセッサ
と、を有することを特徴とするダイバーシティ受信機。 - 【請求項３】 請求項１または２に記載のダイバーシテ
ィ受信機において、前記ブランチメトリック合成回路
は、信号の多値数をＩ（Ｉは２以上の正の整数）とし、
考慮する符号間干渉を与えるシンボル数をＭ（Ｍは正の
整数）とすると、 Ｎ×Ｋ個のブランチメトリック合成
回路から１つの復調すべきシンボルに対するブランチメ
トリックが供給されると、ＩM+1 個の状態遷移のそれぞ
れ対応するＩM+1 個のブランチメトリックに分けるＮ×
Ｋ個の直列並列変換回路と、 前記直列並列変換回路の出力を入力し前記それぞれの状
態遷移に対するブランチメトリックを加算合成するＩ
M+1 個の加算回路とを有することを特徴とするダイバー
シティ受信機。 - 【請求項４】 請求項１または２に記載のダイバーシテ
ィ受信機において、前記ブランチメトリック合成回路
は、信号の多値数をＩ（Ｉは２以上の正の整数）とし、
考慮する符号間干渉を与えるシンボル数をＭ（Ｍは正の
整数）とすると、 Ｎ×Ｋ個のブランチメトリック合成回路から１つの復調
すべきシンボルに対するブランチメトリックが供給され
ると、ＩM+1 個の状態遷移のそれぞれに対応するＩM+1
個のブランチメトリックに分けるＮ×Ｋ個の直列並列変
換回路と、 前記Ｎ×Ｋ個の直列並列変換回路のそれぞれから得られ
るＩM+1 個のブランチメトリックを入力し入力信号の最
小値を求めるＮ×Ｋ個の最小値検出回路と、 前記Ｎ×Ｋ個の直列並列変換回路のそれぞれから得られ
るＩM+1 個のブランチメトリックを入力し、入力信号の
最大値を求めるＮ×Ｋ個の最大値検出回路と、 前記Ｎ×Ｋ個の最小値検出回路と前記Ｎ×Ｋ個の最大値
検出回路のうち、同じ前記Ｎ×Ｋ個の直列並列変換回路
に接続されるものの出力を入力して、入力信号の差をブ
ランチメトリック信頼度情報として出力するＮ×Ｋ個の
減算回路と、 前記Ｎ×Ｋ個の減算回路の出力を入力し、前記Ｎ×Ｋ個
の直列変換回路のそれぞれのに対して重みを求め、Ｎ×
Ｋ個の重みを発生する重み発生回路と、 前記Ｎ×Ｋ個の直列並列変換回路のそれぞれから出力さ
れるＩM+1 個のそれぞれに対して、前記重み発生回路か
ら得られる重みを乗算するＩM+1 ×Ｎ×Ｋ個の乗算回路
と、 これらのＩM+1 ×Ｎ×Ｋ個の乗算回路の出力を入力し前
記それぞれの状態遷移に対するブランチメトリックを加
算合成するＩM+1 個の加算回路とを有することを特徴と
するダイバーシティ受信機。 - 【請求項５】 請求項４に記載のダイバーシティ受信機
において、前記重み発生回路は、 前記ブランチメトリック信頼度情報を入力し、入力信号
を平均化するＮ×Ｋ個の低域フィルタと、 予め定められた閾値を記憶しておくメモリと、 前記Ｎ×Ｋ個の低域フィルタ出力と前記閾値を入力し
て、前記閾値と前記Ｎ×Ｋ個の低域フィルタからの値に
基づいて前記それぞれの低域フィルタ出力の重みを発生
するＮ×Ｋ個の比較回路とを有することを特徴とするダ
イバーシティ受信機。 - 【請求項６】 請求項１または２に記載のダイバーシテ
ィ受信機におて、前記同期設定回路は、 前記Ｋ個のサンプラの出力を入力とするＫ個の電力検出
回路と、 前記Ｋ個の電力検出回路の出力を入力して最大値を求め
て前記Ｋ個の電力検出回路の中から最大の電力を供給す
るものを示す選択制御信号を出力する最大値検出回路
と、 前記選択制御信号１と前記Ｋ個のサンプラの出力を入力
して前記選択制御信号１に基づいて前記Ｋ個のサンプラ
出力のうち電力が最大となるものを選択して出力する第
１のスイッチと、 この第１のスイッチからの信号を入力し、復調すべきフ
レームを検出すると、フレーム検出制御信号を出力する
フレーム検出回路と、 前記フレーム検出制御信号が入力されると、まず、トレ
ーニング系列開始信号を出力し、その後予め定められた
トレーニング系列を発生し、トレーニング系列を全て発
生し終ると、トレーニング系列終了信号を出力するトレ
ーニング系列発生回路と、 前記トレーニング系列発生回路からの信号と前記ビタビ
プロセッサからの判定結果を入力し、前記トレーニング
系列開始信号を入力すると、前記トレーニング系列終了
信号を検出するまで、前記トレーニング系列発生回路の
出力を、トレーニング系列終了信号を検出すると前記判
定結果を前記同期のとれた判定結果として出力する第２
のスイッチと、を有することを特徴とするダイバーシテ
ィ受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300574A JP2689926B2 (ja) | 1994-12-05 | 1994-12-05 | ダイバーシティ受信機 |
| EP95308790A EP0716513B1 (en) | 1994-12-05 | 1995-12-05 | Diversity receiver in which reception characteristics can be improved |
| US08/567,669 US5701333A (en) | 1994-12-05 | 1995-12-05 | Diversity receiver in which reception characteristics can be improved |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300574A JP2689926B2 (ja) | 1994-12-05 | 1994-12-05 | ダイバーシティ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08163103A JPH08163103A (ja) | 1996-06-21 |
| JP2689926B2 true JP2689926B2 (ja) | 1997-12-10 |
Family
ID=17886482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6300574A Expired - Lifetime JP2689926B2 (ja) | 1994-12-05 | 1994-12-05 | ダイバーシティ受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5701333A (ja) |
| EP (1) | EP0716513B1 (ja) |
| JP (1) | JP2689926B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991914A (en) * | 1996-02-15 | 1999-11-23 | Nec Corporation | Clock recovery using maximum likelihood sequence estimation |
| US5796788A (en) * | 1996-04-19 | 1998-08-18 | Ericsson Inc. | Method and apparatus for interference decorrelation in time and space |
| FI103539B (fi) * | 1996-07-03 | 1999-07-15 | Nokia Telecommunications Oy | Menetelmä samankanavasignaalien voimakkuuden määrittämiseksi ja vastaa notin |
| FI101917B1 (fi) | 1996-08-15 | 1998-09-15 | Nokia Telecommunications Oy | Menetelmä diversiteettiyhdistelyn suorittamiseksi ja vastaanotin |
| US6115395A (en) * | 1996-11-15 | 2000-09-05 | 3Com Corporation | Method of detecting network impairments for high speed data communication over conventional subscriber lines |
| US6335954B1 (en) | 1996-12-27 | 2002-01-01 | Ericsson Inc. | Method and apparatus for joint synchronization of multiple receive channels |
| IL120222A0 (en) * | 1997-02-14 | 1997-06-10 | D S P C Israel Ltd | Method and apparatus for acquiring and tracking the sampling phase of a signal |
| JP3180761B2 (ja) * | 1997-07-23 | 2001-06-25 | 三菱電機株式会社 | 系列推定方法及び系列推定装置 |
| US6356605B1 (en) * | 1998-10-07 | 2002-03-12 | Texas Instruments Incorporated | Frame synchronization in space time block coded transmit antenna diversity for WCDMA |
| US6574293B1 (en) | 1998-10-28 | 2003-06-03 | Ericsson Inc. | Receivers and methods for reducing interference in radio communications |
| FI982857A (fi) * | 1998-12-31 | 2000-07-01 | Nokia Networks Oy | Vastaanottomenetelmä ja vastaanotin |
| JP3405258B2 (ja) * | 1999-03-12 | 2003-05-12 | 日本電気株式会社 | 軟判定復号用復調結果出力方法及び受信機 |
| CA2279774A1 (en) | 1999-08-09 | 2001-02-09 | Dataradio Inc. | Spatial diversity radio receiver |
| EP1484845B1 (en) * | 1999-09-14 | 2010-12-08 | Fujitsu Limited | CDMA receiver |
| JP2002043990A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | 無線通信用受信装置 |
| US7010073B2 (en) | 2001-01-19 | 2006-03-07 | Qualcomm, Incorporated | Delay lock loops for wireless communication systems |
| US7046719B2 (en) * | 2001-03-08 | 2006-05-16 | Motorola, Inc. | Soft handoff between cellular systems employing different encoding rates |
| US20020131536A1 (en) * | 2001-03-15 | 2002-09-19 | Koninklijke Philips Electronics N.V. | Method and apparatus for timing recovery in signal combiner |
| US7340016B2 (en) * | 2001-05-11 | 2008-03-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Equalizers for multi-branch receiver |
| AU2002319784A1 (en) * | 2001-08-10 | 2003-02-24 | Adaptive Networks, Inc. | Digital equalization process and mechanism |
| US7103090B2 (en) * | 2001-08-13 | 2006-09-05 | Mediatek Inc. | Timing estimation of direct sequence spread spectrum communications systems over frequency-selective, slowly fading channels |
| US7236548B2 (en) * | 2001-12-13 | 2007-06-26 | Koninklijke Philips Electronics N.V. | Bit level diversity combining for COFDM system |
| JP4328626B2 (ja) * | 2002-01-04 | 2009-09-09 | ノキア コーポレイション | 高レート送信ダイバーシティ送信及び受信 |
| US7112994B2 (en) * | 2002-07-08 | 2006-09-26 | Viciciv Technology | Three dimensional integrated circuits |
| US7548597B2 (en) * | 2005-06-28 | 2009-06-16 | Mediatek Inc. | Cascadable diversity receiving system and method thereof |
| JP4700551B2 (ja) * | 2006-04-26 | 2011-06-15 | 三菱電機株式会社 | ダイバーシチ受信装置 |
| JP2009212835A (ja) * | 2008-03-04 | 2009-09-17 | Keio Gijuku | Ｏｆｄｍ受信装置 |
| US8155610B2 (en) | 2008-05-30 | 2012-04-10 | Silicon Laboratories Inc. | Combining multiple frequency modulation (FM) signals in a receiver |
| US9001945B2 (en) | 2011-06-16 | 2015-04-07 | Silicon Laboratories Inc. | Providing phase diversity combining of digital radio broadcast signals |
| US8880986B2 (en) * | 2012-05-30 | 2014-11-04 | Lsi Corporation | Systems and methods for improved data detection processing |
| US9118533B2 (en) | 2013-08-30 | 2015-08-25 | Silicon Laboratories Inc. | Antenna diversity combining for differentially modulated orthogonal frequency division multiplexed (OFDM) signals |
| US9742611B2 (en) | 2013-10-23 | 2017-08-22 | Silicon Laboratories Inc. | Synchronizing orthogonal frequency division multiplexed (OFDM) symbols in a receiver |
| US9166628B2 (en) * | 2013-12-13 | 2015-10-20 | Alcatel Lucent | Use of parity-check coding for carrier-phase estimation in an optical transport system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2591240B2 (ja) * | 1990-03-30 | 1997-03-19 | 日本電気株式会社 | ダイバーシティ受信装置 |
| DE69129768T2 (de) * | 1990-03-30 | 1999-02-25 | Nec Corp | Störungsunempfindlicher Raumdiversityempfänger |
| JPH03293827A (ja) * | 1990-04-11 | 1991-12-25 | Koito Ind Ltd | 光空間伝送装置 |
| JP2683665B2 (ja) * | 1991-11-27 | 1997-12-03 | 日本電気株式会社 | 最尤系列推定装置 |
| JPH07123257B2 (ja) * | 1992-12-25 | 1995-12-25 | 日本電気株式会社 | ディジタルデータ復調装置 |
| EP0637139B1 (en) * | 1993-01-19 | 2003-04-09 | Ntt Mobile Communications Network Inc. | Method for removing interference wave, receiver and communication system which use the method |
| US5499272A (en) * | 1994-05-31 | 1996-03-12 | Ericsson Ge Mobile Communications Inc. | Diversity receiver for signals with multipath time dispersion |
| US5481572A (en) * | 1994-08-02 | 1996-01-02 | Ericsson Inc. | Method of and apparatus for reducing the complexitiy of a diversity combining and sequence estimation receiver |
-
1994
- 1994-12-05 JP JP6300574A patent/JP2689926B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-05 EP EP95308790A patent/EP0716513B1/en not_active Expired - Lifetime
- 1995-12-05 US US08/567,669 patent/US5701333A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08163103A (ja) | 1996-06-21 |
| EP0716513A1 (en) | 1996-06-12 |
| EP0716513B1 (en) | 1998-06-10 |
| US5701333A (en) | 1997-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689926B2 (ja) | ダイバーシティ受信機 | |
| JP2556179B2 (ja) | ダイバーシティ受信方式 | |
| US6862316B2 (en) | Spatial and temporal equalizer and equalization method | |
| EP1110357B1 (en) | Methods and system for reducing co-channel interference using multiple sampling timings for a received signal | |
| EP0544315B1 (en) | Maximum likelihood sequence estimation apparatus | |
| US7471749B2 (en) | Channel parameters estimation in a receiver | |
| WO2005041429A1 (en) | Multi-pass interference reduction in a gsm communication system | |
| WO1994017600A1 (en) | Method for removing interference wave, receiver and communication system which use the method | |
| WO1995033314A1 (en) | Diversity receiver for signals with multipath time dispersion | |
| EP1138136B1 (en) | Synchronization tracking method | |
| EP1067709A1 (en) | Adaptive equalizer and adaptive equalizing method | |
| JPH06197083A (ja) | ディジタルデータ復調装置 | |
| JP2003518340A (ja) | 乗算用ルックアップテーブルを使用するｍｌｓｅ | |
| JP3424723B2 (ja) | 適応等化器 | |
| Hafeez et al. | Co-channel interference cancellation for D-AMPS hand set | |
| JP2600970B2 (ja) | ダイバーシティ受信装置 | |
| EP1128617B1 (en) | Method and receiver for obtaining channel estimated values for equalising digital signals | |
| EP1475933B1 (en) | Method for interference cancellation using iterative semi-blind channel estimation | |
| JP3418967B2 (ja) | 適応等化器 | |
| JP3424724B2 (ja) | 干渉キャンセラ | |
| JP3171041B2 (ja) | ダイバーシチ受信機 | |
| JP2966673B2 (ja) | ダイバーシチ形同期検波回路 | |
| JP2658952B2 (ja) | ダイバーシティ受信機 | |
| EP1475931A1 (en) | Method and apparatus for iterative estimation of channel- or filter-coefficients | |
| JP2591241B2 (ja) | 適応型ダイバーシティ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |