CN107256886A - 沟槽式肖特基二极管及其制作方法 - Google Patents

沟槽式肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN107256886A
CN107256886A CN201710564660.6A CN201710564660A CN107256886A CN 107256886 A CN107256886 A CN 107256886A CN 201710564660 A CN201710564660 A CN 201710564660A CN 107256886 A CN107256886 A CN 107256886A
Authority
CN
China
Prior art keywords
groove
type
oxide layer
layer
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710564660.6A
Other languages
English (en)
Inventor
付妮娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710564660.6A priority Critical patent/CN107256886A/zh
Publication of CN107256886A publication Critical patent/CN107256886A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种沟槽式肖特基二极管及其制作方法。所述沟槽式肖特基二极管包括N型衬底、形成于所述N型衬底表面的N型外延层、形成于所述N型外延层中的多个沟槽、形成于每个沟槽内表面的氧化层、形成于所述沟槽中且设置于所述氧化层表面的多晶硅、形成于相邻的两个沟槽之间的N型外延层表面的P型注入区域、及形成于所述氧化层、所述多晶硅及所述P型注入区域上的金属层。

Description

沟槽式肖特基二极管及其制作方法
【技术领域】
本发明涉及半导体器件制造技术领域，特别地，涉及一种沟槽式肖特基二极管及其制作方法。
【背景技术】
功率二极管是电路***的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制***和仪器仪表设备的军用场合。功率二极管正向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。为了满足低功耗、高频、高温、小型化等应用要求对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。
通常应用的有普通整流二极管、肖特基二极管、PIN二极管。它们相互比较各有特点:肖特基整流管具有较低的通态压降，较大的漏电流，反向恢复时间几乎为零。而PIN快恢复整流管具有较快的反向恢复时间，但其通态压降很高。
沟槽式肖特基二极管,在该器件中,通过电场耗尽作用改变了电场强度分布,将电场强度的最大值从肖特基结位置转移到了硅的内部, 有效地抑制了反向偏压下出现的肖特基势垒降低效应,从而减小了肖特基结的反向漏电流；另一方面,沟槽式肖特基二极管还可以降低有源区中电场强度的最大值,从而实现二极管反向击穿电压的增加,因此,在保证维持同样击穿电压的前提下,可以使用比较高掺杂浓度的外延层,从而实现较低的正向导通电压。然而，如何提高沟槽式肖特基二极管的器件性能是一个重要的课题。
【发明内容】
本发明提出了沟槽式肖特基二极管及其制作方法，提高了器件性能。
一种沟槽式肖特基二极管，其包括N型衬底、形成于所述N型衬底表面的N型外延层、形成于所述N型外延层中的多个沟槽、形成于每个沟槽内表面的氧化层、形成于所述沟槽中且设置于所述氧化层表面的多晶硅、形成于相邻的两个沟槽之间的N型外延层表面的P型注入区域、形成于所述氧化层、及所述多晶硅及所述P型注入区域上的金属层。
在一种实施方式中，所述沟槽包括第一部分及位于所述第一部分上方的第二部分，所述第二部分的沟槽宽度大于所述第一部分的沟槽宽度，所述氧化层形成于所述第一部分沟槽的内表面及所述第二部分的沟槽中。
在一种实施方式中，所述多晶硅位于所述第一部分的沟槽中，所述金属层延伸至所述第二部分的沟槽中。
在一种实施方式中，所述P型注入区连接相邻的两个沟槽的第二部分中的氧化层。
在一种实施方式中，所述P型注入区包括第一区域与第二区域，所述第二区域位于所述第一区域上方，所述第二区域连接所述相邻的两个沟槽的第二部分中的氧化层，所述第一区域位于所述相邻的两个沟槽的第一部分之间。
一种沟槽式肖特基二极管的制作方法，其包括如下步骤：
提供N型衬底，在所述N型衬底表面形成N型外延层，在所述N 型外延层表面制备氧化层；
在所述第一氧化层表面形成第一光刻胶，并对所述第一光刻胶进行光刻，形成掩膜；
利用所述第一光刻胶形成的掩膜对所述第一氧化层进行湿法刻蚀；
利用所述第一光刻胶及所述第一氧化层作为掩膜对所述N型外延层进行干法刻蚀形成位于所述N型外延层中的多个沟槽，去除第一光刻胶；
对所述N型外延层进行热氧化从而在所述多个沟槽表面形成第二氧化层；
在所述多个沟槽中且所述第二氧化层表面形成多晶硅，去除第一氧化层；
在所述多个沟槽之间的N型外延层表面进行P型离子注入形成P 型注入区域；及
在所述P型注入区域、所述第二氧化层及所述多晶硅上形成金属层。
在一种实施方式中，在所述多个沟槽中形成多晶硅，去除第一氧化层的步骤包括：
在所述多个沟槽中及沟槽之间的N型外延层表面形成多晶硅层；及
干法蚀刻所述沟槽之间的N型外延层表面的多晶硅层及所述第一氧化层从而去除所述沟槽之间的N型外延层表面的多晶硅层及所述第一氧化层并获得所述位于沟槽中的多晶硅。
在一种实施方式中，所述沟槽包括第一部分及位于所述第一部分上方的第二部分，所述第二部分的沟槽宽度大于所述第一部分的沟槽宽度，所述第二氧化层形成于所述第一部分沟槽的内表面及所述第二部分的沟槽中。
在一种实施方式中，所述多晶硅位于所述第一部分的沟槽中，所述金属层延伸至所述第二部分的沟槽中，所述P型注入区连接相邻的两个沟槽的第二部分中的第二氧化层。
在一种实施方式中，所述P型注入区包括第一区域与第二区域，所述第二区域位于所述第一区域上方，所述第二区域连接所述相邻的两个沟槽的第二部分中的第二氧化层，所述第一区域位于所述相邻的两个沟槽的第一部分之间。
本发明沟槽式肖特基二极管在传统的沟槽式肖特基二极管结构基础上，在沟槽之间进行离子注入形成P型注入区域形成欧姆接触。与传统沟槽式肖特基二极管相比，在相同电压下本发明器件中的最大场强仍在器件的下部沟槽的底部边缘，但最大场强的值有降低，沟槽之间的欧姆接触受到P型注入区域保护提高耐压能力，所以器件的击穿电压增大。在器件未击穿之前漏电流出现在沟槽和欧姆接触位置，但本发明沟槽式肖特基二极管和传统沟槽式肖特基二极管相比，不同位置处的电场强度值都有所下降，所以可以有效地减弱肖特基势垒降低效应，从而实现更低的漏电流。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明沟槽式肖特基二极管的结构示意图。
图2是图1所示沟槽式肖特基二极管的制作方法的流程图。
图3-图10是图2所示制作方法的各步骤的结构示意图。
【主要元件符号说明】
沟槽式肖特基二极管100；N型衬底101；N型外延层102；沟槽 103；氧化层104、111；多晶硅105；P型注入区域106；金属层107；第一部分1031；第二部分1032；第一区域1061；第二区域1062步骤S1～S8
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明沟槽式肖特基二极管100的结构示意图。所述沟槽式肖特基二极管100包括N型衬底101、形成于所述N 型衬底101表面的N型外延层102、形成于所述N型外延层102中的多个沟槽103、形成于每个沟槽103内表面的氧化层104、形成于所述沟槽103中且设置于所述氧化层104表面的多晶硅105、形成于相邻的两个沟槽103之间的N型外延层102表面的P型注入区域106、及形成于所述氧化层104、所述多晶硅105及所述P型注入区域106上的金属层107。
所述沟槽103包括第一部分1031及位于所述第一部分1031上方的第二部分1032，所述第二部分1032的沟槽宽度大于所述第一部分 1031的沟槽宽度，所述氧化层104形成于所述第一部分1031沟槽的内表面及所述第二部分1032的沟槽中。
所述多晶硅105位于所述第一部分1031的沟槽中，所述金属层 107延伸至所述第二部分1032的沟槽中。
所述P型注入区106连接相邻的两个沟槽103的第二部分1032中的氧化层104。所述P型注入区106包括第一区域1061与第二区域 1062，所述第二区域1062位于所述第一区域1061上方，所述第二区域1062连接所述相邻的两个沟槽103的第二部分1032中的氧化层104，所述第一区域1061位于所述相邻的两个沟槽103的第一部分1031 之间。
请参阅图2-图10，图2是图1所示沟槽式肖特基二极管100的制作方法的流程图，图3-图10是图2所示制作方法的各步骤的结构示意图。所述沟槽式肖特基二极管100的制作方法包括以下步骤S1～S8。
步骤S1，请参阅图3，提供N型衬底101，在所述N型衬底101 表面形成N型外延层102，在所述N型外延层102表面制备第一氧化层111。所述第一氧化层111为二氧化硅层。
步骤S2，请参阅图4，在所述第一氧化层111表面形成第一光刻胶，并对所述第一光刻胶进行光刻，形成掩膜。
步骤S3，请参阅图5，利用所述第一光刻胶形成的掩膜对所述第一氧化层111进行湿法刻蚀，从而在所述第一氧化层111中形成多个贯穿所述第一氧化层111的沟槽刻蚀窗口112。
步骤S4，请参阅图6，利用所述第一光刻胶及所述第一氧化层111 作为掩膜对所述N型外延层102进行干法刻蚀形成位于所述N型外延层102中的多个沟槽103，去除第一光刻胶。
步骤S5，请参阅图7，对所述N型外延层102进行热氧化从而在所述多个沟槽103表面形成第二氧化层(即所述氧化层104)。
步骤S6，在所述多个沟槽103中且所述第二氧化层104表面形成多晶硅，去除第一氧化层111。具体地，请参阅图8及图9，所述步骤 S6包括：
在所述多个沟槽103中及沟槽103之间的N型外延层102表面形成多晶硅层；及
干法蚀刻所述沟槽103之间的N型外延层102表面的多晶硅层及所述第一氧化层111从而去除所述沟槽103之间的N型外延层102表面的多晶硅层及所述第一氧化层111并获得所述位于沟槽103中的多晶硅105。
步骤S7，请参阅图10，在所述多个沟槽103之间的N型外延层 102表面进行P型离子注入形成P型注入区域106。
步骤S8，请参阅图1，在所述P型注入区域106、所述第二氧化层104及所述多晶硅105上形成金属层107。
本发明沟槽式肖特基二极管100在传统的沟槽式肖特基二极管结构基础上，在沟槽103之间进行离子注入形成P型注入区域106形成欧姆接触。与传统沟槽式肖特基二极管相比，在相同电压下本发明器件中的最大场强仍在器件的下部沟槽103的底部边缘，但最大场强的值有降低，沟槽103之间的欧姆接触受到P型注入区域106保护提高耐压能力，所以器件的击穿电压增大。在器件未击穿之前漏电流出现在沟槽103和欧姆接触位置，但本发明沟槽式肖特基二极管100和传统沟槽式肖特基二极管相比，不同位置处的电场强度值都有所下降，所以可以有效地减弱肖特基势垒降低效应，从而实现更低的漏电流。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (10)

1.一种沟槽式肖特基二极管，其特征在于：所述沟槽式肖特基二极管包括N型衬底、形成于所述N型衬底表面的N型外延层、形成于所述N型外延层中的多个沟槽、形成于每个沟槽内表面的氧化层、形成于所述沟槽中且设置于所述氧化层表面的多晶硅、形成于相邻的两个沟槽之间的N型外延层表面的P型注入区域、及形成于所述氧化层、所述多晶硅及所述P型注入区域上的金属层。
2.如权利要求1所述的沟槽式肖特基二极管，其特征在于：所述沟槽包括第一部分及位于所述第一部分上方的第二部分，所述第二部分的沟槽宽度大于所述第一部分的沟槽宽度，所述氧化层形成于所述第一部分沟槽的内表面及所述第二部分的沟槽中。
3.如权利要求2所述的沟槽式肖特基二极管，其特征在于：所述多晶硅位于所述第一部分的沟槽中，所述金属层延伸至所述第二部分的沟槽中。
4.如权利要求2所述的沟槽式肖特基二极管，其特征在于：所述P型注入区连接相邻的两个沟槽的第二部分中的氧化层。
5.如权利要求4所述的沟槽式肖特基二极管，其特征在于：所述P型注入区包括第一区域与第二区域，所述第二区域位于所述第一区域上方，所述第二区域连接所述相邻的两个沟槽的第二部分中的氧化层，所述第一区域位于所述相邻的两个沟槽的第一部分之间。
6.一种沟槽式肖特基二极管的制作方法，其包括如下步骤：
提供N型衬底，在所述N型衬底表面形成N型外延层，在所述N型外延层表面制备氧化层；
在所述第一氧化层表面形成第一光刻胶，并对所述第一光刻胶进行光刻，形成掩膜；
利用所述第一光刻胶形成的掩膜对所述第一氧化层进行湿法刻蚀；
利用所述第一光刻胶及所述第一氧化层作为掩膜对所述N型外延层进行干法刻蚀形成位于所述N型外延层中的多个沟槽，去除第一光刻胶；
对所述N型外延层进行热氧化从而在所述多个沟槽表面形成第二氧化层；
在所述多个沟槽中且所述第二氧化层表面形成多晶硅，去除第一氧化层；
在所述多个沟槽之间的N型外延层表面进行P型离子注入形成P型注入区域；及
在所述P型注入区域、所述第二氧化层及所述多晶硅上形成金属层。
7.如权利要求6所述的沟槽式肖特基二极管的制作方法，其特征在于：在所述多个沟槽中形成多晶硅，去除第一氧化层的步骤包括：
在所述多个沟槽中及沟槽之间的N型外延层表面形成多晶硅层；及
干法蚀刻所述沟槽之间的N型外延层表面的多晶硅层及所述第一氧化层从而去除所述沟槽之间的N型外延层表面的多晶硅层及所述第一氧化层并获得所述位于沟槽中的多晶硅。
8.如权利要求6所述的沟槽式肖特基二极管的制作方法，其特征在于：所述沟槽包括第一部分及位于所述第一部分上方的第二部分，所述第二部分的沟槽宽度大于所述第一部分的沟槽宽度，所述第二氧化层形成于所述第一部分沟槽的内表面及所述第二部分的沟槽中。
9.如权利要求6所述的沟槽式肖特基二极管的制作方法，其特征在于：所述多晶硅位于所述第一部分的沟槽中，所述金属层延伸至所述第二部分的沟槽中，所述P型注入区连接相邻的两个沟槽的第二部分中的第二氧化层。
10.如权利要求6所述的沟槽式肖特基二极管的制作方法，其特征在于：所述P型注入区包括第一区域与第二区域，所述第二区域位于所述第一区域上方，所述第二区域连接所述相邻的两个沟槽的第二部分中的第二氧化层，所述第一区域位于所述相邻的两个沟槽的第一部分之间。
CN201710564660.6A 2017-07-12 2017-07-12 沟槽式肖特基二极管及其制作方法 Pending CN107256886A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710564660.6A CN107256886A (zh) 2017-07-12 2017-07-12 沟槽式肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710564660.6A CN107256886A (zh) 2017-07-12 2017-07-12 沟槽式肖特基二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN107256886A true CN107256886A (zh) 2017-10-17

Family

ID=60024940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710564660.6A Pending CN107256886A (zh) 2017-07-12 2017-07-12 沟槽式肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN107256886A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801958A (zh) * 2019-01-21 2019-05-24 厦门市三安集成电路有限公司 一种碳化硅沟槽肖特基二极管器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193074A1 (en) * 2001-06-01 2003-10-16 Hshieh Fwu-Luan Trench schottky rectifier
CN103199119A (zh) * 2012-01-06 2013-07-10 朱江 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103943688A (zh) * 2014-04-21 2014-07-23 中航（重庆）微电子有限公司 一种肖特基势垒二极管器件结构及其制作方法
CN103956389A (zh) * 2014-04-14 2014-07-30 杭州启沛科技有限公司 一种阶梯式沟槽mos肖特基二极管器件
CN106449774A (zh) * 2016-10-11 2017-02-22 扬州扬杰电子科技股份有限公司 优化表面电场的沟槽式势垒肖特基结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193074A1 (en) * 2001-06-01 2003-10-16 Hshieh Fwu-Luan Trench schottky rectifier
CN103199119A (zh) * 2012-01-06 2013-07-10 朱江 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103956389A (zh) * 2014-04-14 2014-07-30 杭州启沛科技有限公司 一种阶梯式沟槽mos肖特基二极管器件
CN103943688A (zh) * 2014-04-21 2014-07-23 中航（重庆）微电子有限公司 一种肖特基势垒二极管器件结构及其制作方法
CN106449774A (zh) * 2016-10-11 2017-02-22 扬州扬杰电子科技股份有限公司 优化表面电场的沟槽式势垒肖特基结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801958A (zh) * 2019-01-21 2019-05-24 厦门市三安集成电路有限公司 一种碳化硅沟槽肖特基二极管器件及其制备方法
WO2020151475A1 (zh) * 2019-01-21 2020-07-30 厦门市三安集成电路有限公司 一种碳化硅沟槽肖特基二极管器件及其制备方法
CN109801958B (zh) * 2019-01-21 2020-09-15 厦门市三安集成电路有限公司 一种碳化硅沟槽肖特基二极管器件及其制备方法

Similar Documents

Publication Publication Date Title
US8513763B2 (en) Silicon carbide semiconductor device
CN102544114B (zh) 一种积累型槽栅二极管
CN106133889A (zh) 半导体装置
CN102694011A (zh) 半导体器件
CN102593154B (zh) 一种具有p型埋层结构的槽栅二极管
TWI470802B (zh) 溝槽式金氧半導體電晶體元件及其製造方法
CN210956686U (zh) 瞬变电压抑制二极管
TW201423845A (zh) 半導體裝置之製造方法
CN102867849A (zh) 一种快恢复二极管及其制造方法
CN106489210A (zh) 半导体装置
CN107359116A (zh) 一种埋层外延超结二极管及其制作方法
CN110534583A (zh) 一种肖特基二极管及其制备方法
CN107256886A (zh) 沟槽式肖特基二极管及其制作方法
CN107359117B (zh) 高压快恢复pin二极管及其制造方法
CN107946374A (zh) 一种带有表面杂质浓度调节区的肖特基整流器及制造方法
CN108091682A (zh) 一种高可靠性肖特基接触超级势垒整流器
US20160284826A1 (en) Bipolar non-punch-through power semiconductor device
CN106158983A (zh) 一种超结二极管的制作方法及超结二极管
CN108054197B (zh) 快恢复Pin二极管及其制作方法
CN106298975A (zh) 一种肖特基二极管及制作方法
CN210110776U (zh) 一种自散热快恢复功率器件芯片
CN107799610A (zh) 一种肖特基二极管及制备方法
CN107579120B (zh) 功率二极管的制备方法和功率二极管
CN104485358B (zh) 一种基于陷阱产生机制的半导体器件其制造方法及应用
CN104009099B (zh) 结势垒肖特基二极管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171017

RJ01 Rejection of invention patent application after publication