JP2004521588A

JP2004521588A - スイッチモード電力コンバータで使用される絶縁駆動回路

Info

Publication number: JP2004521588A
Application number: JP2002561353A
Authority: JP
Inventors: ブルコヴィック，ミリヴォエ，エス．
Original assignee: ディーアイ／ディーティー，インコーポレーテッド
Priority date: 2001-02-01
Filing date: 2002-02-01
Publication date: 2004-07-15
Also published as: US6804125B2; ATE381141T1; WO2002061927A3; EP1356575A2; WO2002061926A3; AU2002243742A1; WO2002061926A2; DE60219886D1; US20040047164A1; JP2004536543A; EP1405394A2; EP1356575B1; AU2002247050A1; US6791851B2; EP1405394B1; ATE361579T1; AU2002247050A8; WO2002061927A2; US20020101741A1; DE60224047D1

Abstract

スイッチモード電力コンバータ内の一次側スイッチおよび同期整流器に適切な遅延を生じさせるための駆動トランスおよび関連する回路を提供する。この回路では、駆動トランスの巻線の漏れインダクタンスと一次側スイッチ（ＭＯＳＦＥＴ）の入力容量を利用して必要な遅延を実現する。このような遅延を引き起こすのに別の回路を必要としないため、信頼性が高い。実施例ではさらに、二次側に配置された制御およびフィードバック回路であっても二次側で感知された条件から一次側巻線をディセーブルまたはイネーブルする手段を開示する。

Description

【技術分野】
【０００１】
本発明は、一般に、スイッチモード電力コンバータに関するものであり、より具体的には、絶縁機能を備え同期整流機能を用いたトポロジで高い性能を持つイネーブル機能を備えた単純な駆動回路を提供する。
【背景技術】
【０００２】
スイッチモード電力コンバータは、インダクタ、トランス、またはキャパシタ、または何らかの組み合わせをエネルギー貯蔵要素として使用し、入力源から出力負荷へ離散パルスで伝達する回路である。回路の負荷限界内に定電圧を維持するため他の回路を追加する。入力電圧に関して出力電圧をステップアップ（ブースト）、ステップダウン（バック）、または反転するように基本回路を構成することができる。トランスを使用することで、出力電圧を入力電圧から電気的に絶縁することができる。
【０００３】
スイッチモード・コンバータは過去１５年の間にごくわずかしか変わっておらず、ほとんどショットキー・ダイオードを使用して出力を整流している。しかし、業界ではＤＣ／ＤＣ電源設計者に対して、デジタル回路に必要な電圧をさらに引き下げ、周波数を高めるという新しい課題を突きつけている。整流にショットキー・ダイオードを使用したコンバータでは出力電圧に関して大きな順電圧降下が発生するため、その効率は一般に比較的低い。効率が低ければ、熱の散逸が大きくなるため、ヒート・シンクを使用してこれを除去する必要があるが、スペースを取る。このショットキー・ダイオードをＭＯＳＦＥＴトランジスタで実際に実現されている「同期整流器」で置き換えることにより、コンバータの効率が劇的に向上した。
【０００４】
同期整流器は、新しいものではないが、以前には主にオン抵抗が高いせいで高価すぎ受け入れられることはなかった。しかし、コストが下がり、性能が向上するにつれ、同期整流器はたちまち、特に低電圧コンバータ用の有望なコンポーネントとなった。
【０００５】
さまざまなコンバータ・トポロジで自己駆動同期整流器を使用することは非常に魅力的かつポピュラーであるが、それは駆動信号の間に絶縁を追加する必要がないからである。簡素化という利点がある。しかし、同期整流器と一次側スイッチの間に短絡が生じるだけでなく、同期整流に使用されるＭＯＳＦＥＴの寄生アンチパラレル・ダイオードの逆回復電流も生じるという欠点がある。これらの貫通電流を最小限に抑えるために、通常、インダクタンス（または可飽和インダクタ）が同期整流器と直列に入れられる。これは、スイッチング周波数が例えば１００ｋＨｚ〜２００ｋＨｚと低い場合の解決方法であるが、スイッチング周波数が高くなると（２００ｋＨｚ以上）ふさわしくない。特にスイッチング周波数が３００〜４００ｋＨｚだと、これは最適な解決方法とはいえない。これは、同期整流器と直列に入れられているインダクタンスが大きいと、二次電流のｄｉ／ｄｔが低速になることにより電源トランスの二次側の実効デューティ・サイクルが低下するためである。その結果、電源トランスに大きな電圧ヘッドルームが必要になるが、これは実効巻数比が小さくなり、付随して効率が低下することを意味する。自己駆動同期整流が高いスイッチング周波数に適していないもう１つの理由は、同期整流器（ＭＯＳＦＥＴ）のボディ・ダイオード内の逆回復電流の発生と、一次側スイッチ（通常はＭＯＳＦＥＴ）内のターンオン電流の増大による潜在的損失である。
【０００６】
以前の改良では、メイン・スイッチの駆動信号（一次側）と同期整流器（二次側）との駆動信号間のタイミングが適切に制御されている同期整流器に直接駆動を使用している。したがって、この解決方法では、スイッチング周波数が高い場合であっても同期整流器の動作を非常に効率的なものとすることができる。直接駆動同期整流器の他の利点として、さらに、駆動電圧（ゲート−ソース間）が一定であり、入力電圧に関係せず、このため広い入力電圧範囲にわたって効率を高められるという点が挙げられる。
【０００７】
上記の従来技術の一実施例は、米国特許第５９０７４８１号に記載されている。ただし、本特許出願の発明では、一次側スイッチ用のドライバの信号のみを規定しており、駆動波形を遅延する追加ロジック（Ｒ−Ｃ−Ｄネットワークとロジック・ゲート）を使用している。‘４８１装置では、ロジック信号用の絶縁駆動トランスを一次側スイッチの動作の制御にしか使用していない。一次側スイッチへの電力供給に駆動トランスを使用せず、むしろ別の回路を使用して電力を供給し、遅延を生じさせる。
【０００８】
短絡（ショートを引き起こす同時導通）を避けるため一次側スイッチの駆動信号と二次側スイッチ（同期整流器）の駆動信号の間に遅延を設定する必要がある。電力コンバータが低いスイッチング周波数（例えば、１００ｋＨｚ）で動作している場合、スイッチング期間に関する短絡が発生する期間の割合が小さい（通常、約４０ｎｓ／１０μｓ）ためスイッチの短絡は許容できる。また、低い周波数で動作する設計のトランスであれば、漏れインダクタンスが大きくなり、短絡電流が減少する。スイッチング周波数が高い場合（１００ｋＨｚ超）、短絡比はさらに許容できないものとなる（５００ｋＨｚスイッチング周波数に対して約４０ｎｓ／２μｓ）。また、スイッチング周波数が高い場合、効率を高めるためには、トランス内の漏れインダクタンスだけでなく電力段全体の漏れインダクタンスも最小限に抑えなければならない。したがって、短絡時間による電流が無視できないくらいの大きさになり、コンバータ全体の効率が低下し、電力コンポーネントの発熱が著しく増大する可能性がある。
【特許文献１】米国特許第５９０７４８１号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、前記のような背景技術が持っている欠点を克服して、絶縁状態を備え同期整流機能を用いたトポロジで高い性能を持つイネーブル機能を備えた単純な電力コンバータ用駆動回路を提供しようとするものである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態によれば、１つの駆動トランスを使用して、駆動波形に適切な遅延を与えるだけでなく、フルブリッジ・トポロジ内の一次側スイッチ、特に高電圧側スイッチを駆動するための電力を供給する。駆動トランスの漏れインダクタンスを使用して、ターンオフに著しい遅延がない間にメイン・スイッチ（一次側）のターンオンを遅延させる。駆動トランスの巻線の数が最小限に抑えられ、これはスイッチ導通制御回路が基準とする箇所に応じて３乃至４である。ハーフブリッジ・コンバータでは、制御回路（例えば、パルス幅変調（ＰＷＭ）タイプ）はコンバータの出力を基準としており、（１）制御信号および同期整流器を駆動するのに適切な波形の供給、（２）底部一次側スイッチの駆動、（３）１つの上部一次側スイッチの駆動用に３つの巻線がある。制御回路がコンバータの出力を基準とする場合、（１）制御信号、（２）同期整流器を駆動するのに適切な波形の供給、（３）底部一次側スイッチの駆動、および（４）上部一次側スイッチの駆動用に４つの巻線がある。本発明の他の目的は、一次側または二次側のいずれかに配置することが可能なコントローラを介して一次側（入力）または二次側（出力）のいずれかで感知された状態によりモジュールをイネーブル／ディセーブルする手段を提供することである。
【００１１】
本発明の他の目的、利点、および特徴は、以下の詳細な説明を付属の図面とともに読むとより明確に理解できるであろう。
【発明を実施するための最良の形態】
【００１２】
そこで図１を参照すると、ハーフブリッジ・コンバータを使用する本発明の一実施形態が示されている。一次側スイッチＱ_１、Ｑ_２（一次制御可能電源スイッチともいう）、同期整流器Ｓ_１およびＳ_２、キャパシタＣ_１、Ｃ_２、およびＣ_０、電源絶縁トランスＴ_２およびインダクタＬ_０は、ハーフブリッジＤＣ−ＤＣコンバータを形成する。本発明はさらに、ＡＣ−ＤＣ、ＤＣ−ＡＣなどの他のトポロジで実現することも可能である。入力電圧Ｖ_ＩＮは、キャパシタＣ_１とＣ_２により分割される。トランスＴ_２の一次巻線Ｎ_ｐの一方の側がキャパシタＣ_１およびＣ_２の共通接続部に接続され、もう一方の側がスイッチＱ_１およびＱ_２の共通点に接続される。２つの二次巻線Ｎ_Ｓ１およびＮ_Ｓ２は同じであるのが好ましく、直列に接続されている。これらの巻線Ｎ_Ｓ１およびＮ_Ｓ２の共通点は、出力インダクタＬ_０の一端に接続され、インダクタＬ_０の他端がコンバータの出力間に接続されているキャパシタＣ_０に接続される。巻線Ｎ_Ｓ１の第２の端は、同期整流器（スイッチ）Ｓ_１に接続され、巻線Ｎ_Ｓ２の第２の端は、同期整流器（スイッチ）Ｓ_２に接続されている。スイッチＱ_１がオンのときに同期整流器Ｓ_１がオンに、Ｓ_２がオフになるようにトランスＴ_２の巻線の極性は選択されている。それと対照的に、スイッチＱ_２がオンのときには、同期整流器Ｓ_１はオフで、Ｓ_２はオンである。Ｑ_１とＱ_２が両方ともオフであれば、Ｓ_１とＳ_２は両方ともオンである。一次スイッチＱ_１およびＱ_２については両方とも、ＭＯＳＦＥＴを例として取りあげているが、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）として実現することも可能である。この特定の実施形態は、二次巻線を分割しているハード・スイッチングのハーフブリッジ・コンバータとして説明されている。本発明はさらに、出力側にカレント・ダブラを採用している単一の二次巻線を備えるハーフブリッジ・コンバータなど（ただしこれに限定されない）のハーフブリッジ・コンバータの派生品にも適用可能である。
【００１３】
通常誤差増幅器である、ブロック１００で出力電圧Ｖ_ＯＵＴと基準電圧Ｖ_Ｒとを比較する。ブロック１００の出力が絶縁回路（通常は、オプトカプラまたは絶縁トランス）１０１に供給され、誤差信号Ｖ_Ｅがブロック１０２に供給される。コントローラおよび駆動ブロック１０２は、フィードバックおよびコントローラ（例えば、ＰＷＭタイプ）、位相外れ出力ＯＵＴＡおよびＯＵＴＢを発生する２つのドライバ段、およびＯＮ／ＯＦＦロジックを備えるスイッチ導通制御回路を備える。このブロックには、コンバータでは非常によく使われている保護機能を追加することができるが、本発明の説明の目的には関係ないため、省かれている。ドライバ出力ＯＵＴＡおよびＯＵＴＢは、スイッチＱ_１およびＱ_２だけでなく駆動トランスＴ_１をも駆動することができる。図１では、コントローラ１０２およびドライバＯＵＴＡとＯＵＴＢはＶ_ＩＮを基準としており、したがってコンバータの入力を基準とすることに留意されたい。
【００１４】
駆動トランスＴ_１には４つの巻線Ｎ_１、Ｎ_２、Ｎ_３、およびＮ_４がある。巻線Ｎ_４はＯＵＴＡおよびＯＵＴＢを介してコントローラ１０２から駆動され、巻線Ｎ_４と直列に接続されているキャパシタＣ_３はＤＣブロッキング・キャパシタである。巻線Ｎ_１は、トランジスタＱ_１のソースの一端に接続され、第２の端が直列ダイオードＤ_１を介してＱ_１のゲートに接続されている。トランジスタ（制御スイッチとも呼ばれている）Ｑ_３は、ｐチャネルＭＯＳＦＥＴとして図に示されているが、Ｑ_１のゲートとソースの間に接続されており、そのゲートはダイオードＤ_１のアノードに接続されている。抵抗器Ｒ_１を使用して、巻線Ｎ_１間の電圧が０になったときのトランジスタＱ_１の雑音排除性を高める。同様に、巻線Ｎ_２はトランジスタＱ_２のソースの一端に接続され、第２の端が直列ダイオードＤ_２を介してトランジスタＱ_２のゲートに接続されている。トランジスタＱ_４は、ｐチャネルＭＯＳＦＥＴとしても図に示されているが、Ｑ_２のゲートとソースの間に接続され、そのゲートはダイオードＤ_２のアノードに接続されている。抵抗器Ｒ_２を使用して、巻線Ｎ_２間の電圧が０になったときのＱ_２の雑音排除性を高める。
【００１５】
巻線Ｎ_３が同期整流器Ｓ_１およびＳ_２用の駆動回路に接続されている。巻線Ｎ_３の両端はそれぞれの抵抗器Ｒ_２１およびＲ_２２を介して、二次側グラウンドおよび２つの入力ロジックＯＲゲートＵ_１およびＵ_３に接続されている。ロジック・ゲートＵ_１およびＵ_３のそれぞれの入力に対し、グラウンドから入力へ、入力から電源電圧Ｖ_ＣＣＳへ、保護ダイオードが入っていると仮定している。これらのダイオードが入っていないロジック・ゲートを使用する場合、回路を正しく動作させるために外部ダイオード追加する必要がある（図１の場合のように、外部ダイオードＤ_３〜Ｄ_１０）。電源電圧Ｖ_ＣＣＳは、通常、電源トランスＴ_２の巻線から、または適切な絶縁がなされている一次側からの独立のバイアス回路から出力される。駆動トランスＴ_１は、本明細書で説明しているように、巻線Ｎ_３およびダイオードＤ_５、Ｄ_６、Ｄ_８、およびＤ_１０を介して必要な電源電圧Ｖ_ＣＣＳを供給することもできる。ロジック・ゲートＵ_１の第２の入力は、抵抗器Ｒ_２３を通して、同期整流器Ｓ_１のドレインに接続されているが、ロジック・ゲートＵ_３の第２の入力は、抵抗器Ｒ_２４を通して、同期整流器Ｓ_２のドレインに接続されている。本明細書で詳述しているように、これら２つの入力から同期整流器Ｓ_１とＳ_２の両方のＢｒｅａｋ−Ｂｅｆｏｒｅ−Ｍａｋｅターンオンが得られる。ロジック・ゲートＵ_１とＵ_３の入力の電圧は、それぞれ、ダイオードＤ_４およびＤ_７でＶ_ＣＣＳにクランプされている。ロジック・ゲートＵ_１の出力は、反転ドライバＵ_２の入力に接続されており、同期整流器Ｓ_１が駆動されるが、ロジック・ゲートＵ_３の出力は反転ドライバＵ_４の入力に接続されており、同期整流器Ｓ_２が駆動される。
【００１６】
インダクタンスＬ_１およびＬ_２は、それぞれ駆動トランスＴ_１の巻線Ｎ_１およびＮ_２と関連する漏れインダクタンスである。これら２つのインダクタンスは、スイッチＱ_１およびＱ_２のターンオンを遅らせるために慎重に設計され通常よりも大きく取られている。トランスの巻線がプリント回路基板（ＰＣＢ）、特に多層ＰＣＢ上に形成されている場合に、比較的単純である。さらに、製造における反復性と制御も優れている。これらのインダクタンスも標準値は、約１００ｎＨ以上である。これらは、スイッチＱ_１およびＱ_２の入力容量と対応する巻線の漏れインダクタンス（Ｌ_１およびＬ_２）によって生じる発振期間の１／４が二次側同期整流スイッチＳ_１およびＳ_２のターンオフ時間よりも長くなるように設計される。
【００１７】
駆動トランスの巻線Ｎ_３の漏れインダクタンスＬ_３はクリティカルではないが、それは、巻線Ｎ_３への負荷はハイインピーダンス負荷であり、ロジック・ゲートＵ_１とＵ_３の入力容量を考慮するからである（５ｐＦ〜１０ｐＦが標準）。したがって、インダクタンスＬ_３は、巻線Ｎ_３間の電圧波形の立ち上がりおよび立ち下がりに大きな影響を与えず、そのため、同期整流器Ｓ_１およびＳ_２をオフにする際の遅延がさらに加わることはない。
【００１８】
回路の動作を理解しやすいように目立つ波形が図２に示されている。これらの波形において、
ｔ_ｄ１− 同期整流器Ｓ_２のターンオフからスイッチＱ_１のターンオフまでの時間。これは、駆動トランスＴ_１の漏れインダクタンスＬ_１と一次側スイッチＱ_１の入力容量によって決定される。
ｔ_ｄ２− スイッチＱ_１のターンオフから同期整流器Ｓ_２のターンオンまでの時間遅延。Ｓ_２間の電圧（Ｖ_Ｓ２）がロジック・ゲートＵ_３のしきい値以下のときに同期整流器Ｓ_２の駆動電圧（Ｖ_ＧＳ２）が印加される。抵抗器Ｒ_２４とロジック・ゲートＵ_３の入力容量により、遅延の微調整を行うことができる。この時間の間、Ｓ_２の出力容量が出力インダクタ電流とともに放電される。
ｔ_ｄ３− 同期整流器Ｓ_１のターンオフからスイッチＱ_２のターンオンまでの時間。これは、駆動トランスＴ_１の漏れインダクタンスＬ_２と一次側スイッチＱ_２の入力容量によって決定される。通常は、実際にはｔ_ｄ１≒ｔ_ｄ３である。
ｔ_ｄ４− スイッチＱ_２のターンオフから同期整流器Ｓ_１のターンオンまでの時間。Ｓ_１間の電圧（Ｖ_Ｓ１）が０付近の値（ロジック・ゲートＵ_１のしきい値）に達したときに同期整流器Ｓ_１の駆動電圧（Ｖ_ＧＳ１）が印加される。抵抗器Ｒ_２３とＵ_１の入力容量により、遅延の微調整を行うことができる。この時間の間、同期整流器Ｓ_１の出力容量が出力インダクタ電流により放電される。通常は、実際にはｔ_ｄ２≒ｔ_ｄ４である。
【００１９】
ｔ＝０のときに、ＯＵＴＡは高レベルになり、ＯＵＴＢは低レベルである。Ｔ_１の巻線の電圧は正である。Ｔ_１の各巻線の一端の隣にある点が基準として使用され、巻線の他の側に関して正となることに注意されたい。巻線Ｎ_３間の電圧は正なので、Ｕ_４の出力は高レベルになり、一次スイッチＳ_２は最小限の遅延でターンオフになる。ロジック・ゲートＵ_１の入力に接続されている巻線Ｎ_３の端は、内部ダイオードによりダイオードの順電圧降下に等しい負の電圧にクランプされることに留意されたい。反転ドライバＵ_２の出力は低レベルであり、同期整流器Ｓ_１はまだオンである。それと同時に、巻線Ｎ_１に正の電圧がかかっており、ダイオードＤ_１は順方向バイアスがかかり、巻線Ｎ_１の漏れインダクタンスＬ_１により共振する形でトランジスタＱ_１の入力容量の充電が開始する。ｔ＝ｔ_ｄ１で、ゲート電圧Ｖ_Ｇ１は正であり、トランジスタＱ_１は完全にオンである。巻線Ｎ_２の間の正の電圧によりトランジスタＱ_２がオフに保持されることに留意されたい。反転ドライバＱ_４のボディ・ダイオードにより、時間ＤＴ_Ｓ／２でＱ_２のゲートの負の電圧が０付近までクランプされ、一方Ｄ_２は逆バイアスがかかる。ゲート駆動損失を低減するために、オフ時間にＱ_２の負の電圧をクランプすることが望ましい。ｔ_ｄ１の後からＤＴ_ｓ／２の完了までの時間にトランスＴ_２のすべての巻線に正の電圧が印加される。同期整流器Ｓ_２間の電圧もまた正であり、Ｓ_２はオフである。出力インダクタ電流は、巻線Ｎ_Ｓ１と同期整流器Ｓ_１を通じて供給される。
【００２０】
ｔ＝ＤＴ_ｓ／２のときに、ＯＵＴＡは低レベル（ＯＵＴＢはまだ低）であり、巻線Ｎ_４は短絡し、Ｔ_１の他の３つの巻線間の電圧は０に近い。トランジスタＱ_３はターンオンになり、ダイオードＤ_１は逆バイアスがかかり、トランジスタＱ_１の入力容量がＱ_３のＯＮ抵抗を介して急速に放電され、ゲート電圧Ｖ_Ｇ１が急激に０まで低下し、Ｑ_１がターンオフする。出力インダクタＬ_０を通る電流が同期整流器Ｓ_１とＳ_２のボディ・ダイオードに分割され、その結果、トランスＴ_２の巻線が短絡してしまっている。同期整流器Ｓ_２間の電圧がロジック・ゲートＵ_３の論理０しきい値まで降下するとすぐに、Ｕ_３の出力が低レベルになり（巻線Ｎ_３に接続されている入力が０なので）、ドライバＵ_４を介して同期整流器Ｓ_２がターンオンになる（時間間隔ｔ_ｄ２）。スイッチング期間の半分の残り（Ｔ_Ｓ／２）で同期整流器Ｓ_１とＳ_２は両方ともオンになっており、トランスＴ_１とＴ_２の巻線間の電圧は０である（時間間隔ｔ_ｘ）。
【００２１】
ｔ＝Ｔ_ｓ／２では、ＯＵＴＢは高レベルになるが、ＯＵＴＡは低レベルに保持され、Ｔ_１の巻線の電圧は負になる。巻線Ｎ_３間の電圧は負なので、抵抗器Ｒ_２１間の電圧は正であり、ロジック・ゲートＵ_１の出力は高レベルになり、ドライバＵ_２の出力は低レベルになり、同期整流器Ｓ_１が最小の遅延時間でターンオフになる。Ｕ_３の入力に接続されている巻線Ｎ_３の端は、内部ダイオードによりダイオードの順電圧降下に等しい負の電圧にクランプされることに留意されたい。ロジック・ゲートＵ_３の入力は両方とも低論理レベルにあるため、Ｕ_３の出力は低レベルであり、ドライバＵ_４の出力は高レベルであり、同期整流器Ｓ_２はいぜんとしてオンである。それと同時に、巻線Ｎ_２に負の電圧がかかっており（点のない端は点の付いている端よりも正である）、ダイオードＤ_２は順方向バイアスがかかり、巻線Ｎ_２の漏れインダクタンスＬ_２により共振する形でトランジスタＱ_２の入力容量の充電が開始する。ｔ＝Ｔ_ｓ／２＋ｔ_ｄ３で、電圧Ｖ_Ｇ２は高レベルであり、トランジスタＱ_２は完全にオンである。巻線Ｎ_１の間の負の電圧によりトランジスタＱ_１がオフに保持されることに留意されたい。Ｑ_３のボディ・ダイオードにより、Ｑ_１のゲート間の負の電圧が０付近までクランプされ、一方ダイオードＤ_１は逆バイアスがかかる。ゲート駆動損失を低減するために、オフ時間にＱ_１のゲートにかかっている負の電圧をクランプすることが望ましい。トランスＴ_２のすべての巻線に正の電圧が印加される。同期整流器Ｓ_１間の電圧も正である。時間Ｔ_ｓ／２＋ＤＴ_ｓ／２に、出力インダクタ電流は、巻線Ｎ_Ｓ２と同期整流器Ｓ_２を通じて入力から供給される。
【００２２】
ｔ＝Ｔ_ｓ／２＋ＤＴ_ｓ／２で、ＯＵＴＢは低レベル（ＯＵＴＡはまだ低）であり、巻線Ｎ_４は短絡し、Ｔ_１の他の３つの巻線間の電圧は０に近い。トランジスタＱ_４はターンオンになり、ダイオードＤ_２は逆バイアスがかかり、一次スイッチＱ_２の入力容量がＱ_４のＯＮ抵抗を介して急速に放電され、電圧Ｖ_Ｇ２が急激に０まで低下し、トランジスタＱ_１がターンオフする。出力インダクタＬ_０を通る電流が同期整流器Ｓ_２とＳ_１のボディ・ダイオードに分割され、その結果、トランスＴ_２の巻線が短絡することになる。Ｓ_１間の電圧がＵ_１の論理０しきい値まで降下するとすぐに、Ｕ_１の出力が低レベルになり（抵抗器Ｒ_２１に接続されている入力が０なので）、ドライバＵ_２を介して同期整流器Ｓ_１がターンオンになる。Ｑ_２がターンオフしてからＳ_１がターンオンするまで時間間隔はｔ_ｄ４で表される。スイッチング期間の半分の残りで同期整流器Ｓ_１とＳ_２はオンになっており、トランスＴ_１とＴ_２の巻線間の電圧は０である（時間間隔ｔ_ｙ）。時間間隔ｔ_ｙの終わりに、図１のコンバータの動作が繰り返される。
【００２３】
巻線Ｎ_１の漏れインダクタンスＬ_１の電流の有限立ち上がり時間による一次側スイッチＱ_１のターンオン遅延を説明するために、漏れインダクタンスＬ_１（Ｌ_１（１）およびＬ_１（２））の２つの異なる値についてトランジスタＱ_１のターンオン波形が図３に詳細に示されている。一次側スイッチＱ_２も同じように考慮する。Ｌ_１（２）で示されている漏れインダクタンスＬ_１の低い値により、トランジスタＱ_１の入力容量を充電するピーク電流が高くなり、その結果、Ｑ_１のターンオンが高速になり、Ｓ_２のターンオフとＱ_１のターンオンの間の遅延が短くなる。図３の（Ｃ）部分の電圧レベルＶ_ＯＮは、Ｑ_１が完全にオンになるＶ_Ｇ１の電圧レベルを表し、ｔ_ｄ１（ｔ_{ｄ１（１）}またはｔ_{ｄ１（２）}に分割される）はいわゆる「不感時間」であり、同期整流器Ｓ_２と一次側スイッチＱ_１が両方ともオフである間の時間を表す。この不感時間は、同期整流器Ｓ_２および一次側スイッチＱ_１（およびＳ_１およびＱ_２）の短絡を避けるために必要である。長すぎる不感時間は、この時間にＳ_２（同等のものとして、Ｓ_１）のボディ・ダイオードに出力インダクタ電流の半分が流れ、コンバータの効率が低下するため、望ましくない。不感時間が短すぎる場合、つまりＳ_２がターンオフする前にＱ_１がオンになると、短絡が生じ、効率が低下する。したがって、効率を最高にするためには不感時間を適切に制御しておくことが重要である。漏れインダクタンスと製造における反復性を適切に設計することで、効率が最高になるように不感時間が最適化される。
【００２４】
トランジスタＱ_１のターンオフ波形（Ｑ_２にも同じことが適用される）が図４に詳しく示されている。ＯＵＴＡが低レベルになるとダイオードＤ_１は逆バイアスがかかるため、Ｑ_１の入力容量の放電電流がトランジスタＱ_３を流れ、第１近似では、Ｑ_３の抵抗とターンオン特性でのみ制限されるが、巻線Ｎ_１の漏れインダクタンスＬ_１の影響を受けない。このようにして、Ｑ_１（だけでなくＱ_２）のターンオフが非常に高速になり、適切に制御されることになる。スイッチＱ_３の抵抗を変化させることで、一次側スイッチＱ_１のターンオフ性能を好ましい値に調整することができる。
【００２５】
一次側スイッチＱ_１およびＱ_２のターンオンは漏れインダクタンスＬ_１およびＬ_２によりそれぞれ遅延される（低速になる）が、スイッチＱ_３およびＱ_４および低い抵抗によりターンオフは非常に高速なものとなる。スイッチＱ_３およびＱ_４を物理的にスイッチＱ_１およびＱ_２に近づけることにより、スイッチＱ_１およびＱ_２をオフにする速度が最大になる。スイッチＱ_１およびＱ_２のターンオフ性能は漏れインダクタンスＬ_１およびＬ_２の影響を受けず、ターンオンおよびターンオフの遷移を独立に制御することができる。また、ＥＭＩ（電磁干渉）を目的としているのであれば、スイッチＱ_１およびＱ_２のターンオンを遅くすることが望ましい。
【００２６】
それとは別に、制御回路および駆動回路がコンバータの二次側（コンバータの出力を基準となる）でオンになっている場合、巻線Ｎ_３およびＮ_４を１つにまとめて、図５に示されているように、図１の実施形態から１つの巻線をなくすことができる。この場合、ＯＵＴＡおよびＯＵＴＢ出力は、それぞれロジック・ゲートＵ_３およびＵ_１の一方の入力に直結している。抵抗器Ｒ_３およびＲ_４は、スイッチＱ_３およびＱ_４のゲートと直列に接続されており、Ｑ_３とＱ_４の入力容量と対応する巻線Ｎ_１とＮ_２の漏れインダクタンスとの間に生じる望ましくない発振を減衰させる。抵抗器Ｒ_５およびＲ_６は、それぞれＱ_１およびＱ_２のゲート上で、漏れインダクタンスＬ_１とＱ_１の入力容量、および漏れインダクタンスＬ_２とＱ_２の入力容量との間の共振により生じる発振を減衰させる。抵抗器Ｒ_３〜Ｒ_６は、回路の説明を簡単にするため図１に示されていないが、回路の実用的な実現のために存在するであろう。図２に示されている目立つ波形は、それでも、図５の回路については適用可能であることに留意されたい。また、簡単のためブロック１０３（コントローラ、駆動および保護回路、さらに定電圧回路を含む）のみが図５に示されている。その具体的実現は本発明にとっては重要でない。図５の実施形態の著しい違いは、説明しているように出力ドライバ段ＯＵＴＡおよびＯＵＴＢ、ロジック・ゲートＵ_１およびＵ_３、およびドライバＵ_２およびＵ_４の構成である。動作原理は、図１の実施形態の原理に対応している。コントローラ１０３およびＵ_１〜Ｕ_４の電源電圧は、コンバータの出力を基準としており、駆動回路の動作に関連していないさまざまな方法で出力できる。図６、７、および８には、ドライバＵ_２およびＵ_４の可能な実現に関する部分的回路実施形態が示されている。図６では、ドライバ段Ｕ_２（Ｕ_４）が非反転であるため、ロジック・ゲートＵ_１（Ｕ_３）はＯＲゲートではなくＮＯＲゲートである。ドライバＵ_２およびＵ_４は両方とも同じである。図７および８では、ドライバ段Ｕ_２（Ｕ_４）が反転であり、ロジック・ゲートＵ_１（Ｕ_３）は図１および５のようにＯＲゲートである。図８では、ドライバ段Ｕ_２（Ｕ_４）により、同期整流器Ｓ_１（Ｓ_２）をロジック・ゲートＵ_１（Ｕ_３）の電源電圧よりも高い電圧で駆動することができる。同様に、ドライバＵ_４は同期整流器Ｓ_２と同じようにして機能する。図６、７、および８のとは異なるドライバＵ_２およびＵ_４の実用的な実現も可能である。
【００２７】
トランジスタＱ_３およびＱ_４（図１および５の）はｐチャネルＭＯＳＦＥＴとして示されているとしても、ｎチャネルＭＯＳＦＥＴを使用するだけでなくバイポーラ・トランジスタも使用できる。ｎチャネルＭＯＳＦＥＴは、駆動が比較的簡単で、ボディ・ダイオードが集積化されるためバイポーラ・トランジスタよりも実用的であるが、Ｑ_３およびＱ_４がバイポーラ・トランジスタであればボディ・ダイオードが外部コンポーネントとして必要になるであろう。図１および５のｎチャネルＭＯＳＦＥＴをＱ_３およびＱ_４として使用する実施形態が図９に示されている。ｐ−ｎ−ｐバイポーラ・トランジスタをＱ_３とＱ_４に使用する場合には、図１０に示されているように、２つの追加ダイオードＤ_１１およびＤ_１２が必要になる。ダイオードＤ_１１およびＤ_１２を使用すると、それぞれＱ_３とＱ_４のコレクタ・エミッタ接合により巻線Ｎ_１とＮ_２の短絡を防止できる。図１０の回路を使用する場合、トランジスタＱ_１およびＱ_２のゲートにかかる正の電圧は、元の図１の回路内の電圧よりもダイオード１つ分の電圧降下（通常は、約０．５Ｖ）についてのものとなることに留意されたい。
【００２８】
図１のように制御回路がコンバータの一次側にあれば、例えば、出力過電圧または不足電圧条件が発生した場合に、二次側で感知した状態からコンバータをディセーブルする手段があるのが望ましい。同様に、図５のように、フィードバックおよび制御回路がコンバータの出力を基準にしている場合、例えば、入力過電圧または不足電圧条件が発生した場合、またはコンバータをオフにするために、一次側で感知した状態からコンバータをディセーブルする手段があるのが望ましい。以前に採用されていた解決方法の１つではオプトカプラを使用するが、以下のようないくつかの欠点がある。
− ８５℃を超える温度では動作できず（１００℃に制限されているものもある）、したがって、半導体デバイスと磁気デバイスを冷却する手段としても使用されるＰＣＢの温度に対する制限が厳しい。
− 高速（デジタル）でない限り、オプトカプラは、特にコントローラが一次側にあり、コンバータが高いスイッチング周波数で動作するときに出力過電圧条件が発生する場合に、制御回路を高速にディセーブルすることはできない。
− オプトカプラは、小さいロー・プロファイル・パッケージのものが市販されていない。したがって、最も高さのあるコンポーネントとなり、コンバータのロー・プロファイル設計に制限が生じる。
【００２９】
他の従来技術の解決方法では、この機能にのみ使用される独立したパルス・トランスを用意していた。この代替手段の主な欠点は以下のとおりである。
− 追加コンポーネントはすべての安全要件を満たす必要がある。
− ＰＣＢに余分なスペースが必要であり、ＰＣＢのサイズ縮小の足かせとなる。
− このトランスに他の用途がなければ、実用的な解決方法とはいえない。
【００３０】
本明細書で開示している他の解決法では、図１１Ａ、１１Ｂ、および１２に示されているように、以下で詳述するが、一次側で感知された条件から二次側の制御回路をディセーブルする手段を備える。主な考え方は、駆動トランス（図１１Ａおよび１１Ｂ）の巻線の１つ、好ましくはフロートになっていない巻線（Ｎ_２）を短絡し、巻線Ｎ_２の短絡により巻線Ｎ_３に過剰な電流が流れたことを検出し、制御回路およびドライバＯＵＴＡとＯＵＴＢをディセーブルし、コンバータをターンオフするというものである。他の解決方法では、駆動トランスの別の巻線を使用して、その巻線を短絡させる（図１２）。当業者であれば理解できるように、異なる回路実現が可能である。
【００３１】
最初に、図１１Ａおよび１１Ｂに示されているような一次側の保護ロジックが、フォルト状態を感知し、アクティブ（論理高レベル）であるディセーブル信号を発生する。例としてｎチャネルＭＯＳＦＥＴであるものとして示されているトランジスタＱ_１０（図１１Ａ）およびダイオードＤ_３０は、電圧双方向スイッチを形成するが、これは電流が一方向にしか流れないことを意味する。ダイオードＤ_３０は、巻線Ｎ_２の電圧が正（巻線の点のある端は反対側の端よりも正）のときにトランジスタＱ_１０のボディ・ダイオードの導通を阻止し、したがってコンバータの通常動作時に巻線Ｎ_２の短絡を阻止するのに必要である。ディセーブル信号ＤＳＰがアクティブになるのに応答して、トランジスタＱ_１０はオンになり、ダイオードＤ_３０は巻線Ｎ_２が負のときに順方向バイアスがかかる。そこで巻線Ｎ_２が短絡すると、一次側スイッチＱ_１がターンオフし、巻線Ｎ_３を通る電流が増大して、コンバータの出力を基準とする電源電圧Ｖ_ＣＣＳとドライバＤＲＩＶＥＲ＿ＡおよびＤＲＩＶＥＲ＿Ｂの間に接続されている抵抗器Ｒ_１１間の電圧降下が生じる。ＤＲＩＶＥＲ＿ＡとＤＲＩＶＥＲ＿Ｂの可能な実現が、ｐチャネルおよびｎチャネルのＭＯＳＦＥＴの相補ペアとして明示的に図１１Ａおよび１１Ｂに示されている。抵抗器Ｒ_１１間の電圧は、通常動作時に抵抗器Ｒ_１１間の電圧降下がＵ_５をトリップしないようにしきい値が設定されているコンパレータＵ_５により感知される。しかし、巻線Ｎ_２が短絡すると、コンパレータＵ_５がアクティブになり、コントローラ１０４により出力ＯＵＴＡおよびＯＵＴＢが低レベルに設定され、コンバータがディセーブルされる。トランジスタＱ_１０はスイッチＱ_４と並列に接続することができ、その場合、一次側スイッチＱ_２のゲートがディセーブル信号がアクティブになったことへの応答として短絡されることに留意されたい。その結果、巻線Ｎ_２がＱ_１０とダイオードＤ_２を介して短絡し、同様に、巻線Ｎ_２を通る電流が増大する。この実施形態では、ダイオードＤ_３（図１の実施形態で採用されている）は不要である。この解決方法の設計上の特徴として、トランジスタＱ_１０の容量がＱ_２のターンオン性能に影響を及ぼすという点が挙げられる。Ｑ_１およびＱ_２の類似のターンオン特性を得るには、漏れインダクタンスＬ_２がＬ_１よりも小さくなければならず、その結果、駆動トランスの設計が複雑になる。巻線Ｎ_２の短絡はトランジスタＱ_１のオン時間にのみ回路に影響を及ぼすので、図１１Ａのディセーブル回路にはスイッチ期間の固有の遅延があることに留意されたい。ほとんどのアプリケーションでは、これは問題にならないであろう。図１１Ａの実施形態に対する他の解決方法が図１１Ｂに示されている。２つのスイッチＱ_５およびＱ_６を追加して、信号ＤＳＰがアクティブになると必ず巻線Ｎ_２を短絡するようにする。トランジスタＱ_４をｐ−ｎ−ｐトランジスタＱ_７で置き換え、抵抗器Ｒ_５をベース間でＱ_７のコレクタに追加する。巻線Ｎ_２の電圧が負の場合、ダイオードＤ_２およびＱ_６のボディ・ダイオードは順方向バイアスがかかり、トランジスタＱ_２はオンになり、ゲート電圧はＱ_６のボディ・ダイオード間の電圧降下により小さくなる（通常約０．８Ｖ）。この実施形態の特徴として、スイッチング期間の半分の最大遅延があり、抵抗器Ｒ_１１間により強い信号を発生させることができ、これにより、Ｕ_５のしきい値が高くなり、雑音排除性が向上する。弱点は、一次側スイッチＱ_２のゲート電圧が低いという点である。Ｑ_６間にショットキー・ダイオード（図に示されていない）を追加することにより、その余分のコンポーネントで、追加電圧降下を約０．８Ｖから約０．４Ｖに減らすことも可能である。
【００３２】
他の実施形態では、図１２に示されているように、巻線Ｎ_４が駆動トランスＴ_１に追加され、したがって以下の２つの目的に使用される。
（１）巻線Ｎ_４を２個のトランジスタＱ_５およびＱ_６で短絡させることにより二次側制御回路をディセーブルする手段を提供する。
（２）起動後一次側制御回路に安定化されたバイアス電圧を供給する。
【００３３】
図１２は、いくつか追加がある図１１Ｂと非常によく似た回路である。トランジスタＱ_５およびＱ_６を巻線Ｎ_２間ではなく巻線Ｎ_４間に追加することで、コンバータの一次側にフォルト状態が検出されると即座にＤＳＰ信号が高レベルの場合に巻線を短絡させて二次側のコントローラを停止する。この構成では、コントローラはさらに二次側にもあり、一次側と二次側の制御回路の間の通信のみが駆動トランスＴ_５を経由する。したがって、高電圧絶縁機能を持つ付加コンポーネントの必要はない（例えば、オプトカプラまたはパルス・トランス）。
【００３４】
そこで他の実施形態および図１１Ｂの他の解決方法として、抵抗器Ｒ１１（図１２）が、ＤＲＩＶＥＲ＿ＡとＤＲＩＶＥＲ＿Ｂのリターン・バス内に配置される。巻線Ｎ_４がトランジスタＱ_５およびＱ_６により短絡すると、過剰な電流が抵抗器Ｒ_１１を流れ、コンパレータＵ_５によりコントローラを停止する信号ＤＳが発生し、コンバータ全体がオフになる。巻線Ｎ_４の短絡は両方のトランジスタＱ_１およびＱ_２のオン時間に回路に影響を及ぼすので、図１２のディセーブル回路にはスイッチ期間の１／２の固有の遅延があることに留意されたい。
【００３５】
巻線Ｎ_４の巻線Ｎ_３とのカップリングは最良であるが、巻線Ｎ_２とＮ_１はＰＣＢの上と下に層で配置されるのが好ましい。これは、Ｎ_３とＮ_１とＮ_２の間に十分な漏れを実現し、またＮ_４が短絡したときにＮ_１およびＮ_２をＮ_３から減結合するため、好ましい構造である。
【００３６】
コンバータの入力側に制御回路を使用した本発明の他の実施形態が図１３Ａに示されており、出力側から巻線Ｎ_３の短絡によりディセーブルを行う。保護ロジック２００（図１３Ｂ、コンバータの出力を基準とする）は、コンバータをディセーブルする必要がある場合（例えば、出力上の過電圧、不足電圧、またはその他の不規則な動作状態）に必ず信号ＤＳＳを発生する。アクティブ信号ＤＳＳで、トランジスタＱ_５およびＱ_６がオンになり（図１３Ｂ）、これにより駆動トランスＴ_６の巻線Ｎ_３が短絡する。巻線Ｎ_４内の電流は、図１のコントローラ１０２の内部部品としてではなく、図１３Ａで別々のコンポーネントとして示されている、ドライバ６０および６１のリターン・パス内で接続されている抵抗器Ｒ_１２により間接的に測定される。ドライバ６０および６１はそれでも、コントローラ１０５の内部部品とすることもでき、その場合、感知抵抗器Ｒ_１２で、コントローラの全電流を測定し、この抵抗器をグラウンドへのパス内に配置するか、＋Ｖ_ＩＮ位置に置くことができることに留意されたい。抵抗器Ｒ_１２間の電圧は、通常動作時に抵抗器Ｒ_１２間の電圧降下がＵ_６をトリップしないようにしきい値が設定されているコンパレータＵ_６により感知される。ただし、巻線Ｎ_３が短絡した場合、コンパレータＵ_６がトリップされ、次に、コントローラ１０５、ドライバ６０および６１、その結果コンバータをディセーブルする信号ＤＳＢを発生する。
【００３７】
前記の実施形態は本発明の態様を教示することを目的とする例であり、付属の請求項でのみ範囲が定められ、本発明の範囲から逸脱するとみなされていないすべてのバリエーションを包含する。修正および改良は当業者であれば十分行えることであり、また修正および改良は請求項およびその同等の項目の範囲内に含まれることを意図している。
【図面の簡単な説明】
【００３８】
【図１】制御および駆動回路がコンバータの入力側を基準とするハーフブリッジ・コンバータを使用する本発明の一実施形態の回路図である。
【図２】図１の回路内の複数の場所で測定した、本発明の一実施形態の目立った波形の図である。
【図３】１つの巻線の漏れインダクタンスが小さい、図１の回路のターンオン波形の図である。
【図４】図１の実施形態のターンオフ波形の図である。
【図５】フィードバックおよび制御回路が二次（出力）側を基準とする本発明の他の回路実施形態の図である。
【図６】本発明の実施形態の同期整流器用のドライバを実現することが可能な部分回路図である。
【図７】本発明の実施形態の同期整流器用のドライバの可能な実施形態の他の回路図である。
【図８】本発明の実施形態の同期整流器用のドライバを実現することが可能な他の部分回路図である。
【図９】ｎチャネルＭＯＳＦＥＴを使用する一次側スイッチのドライバを実現することが可能な部分回路図である。
【図１０】バイポーラ・トランジスタを使用する一次側スイッチのドライバを実現することが可能な他の部分回路図である。
【図１１Ａ】一次側から二次側の制御回路をディセーブルする操作を行いやすくする本発明の他の回路実施形態の図である。
【図１１Ｂ】一次側から二次側の制御回路をディセーブルする操作を行いやすくする本発明の他の回路実施形態の図である。
【図１２】追加巻線を介して一次側から二次側の制御回路をディセーブルする操作を行いやすくする本発明の他の回路実施形態の図である。
【図１３Ａ】ディセーブル機能を備え、制御回路がコンバータの入力側に配置されている本発明の他の回路実施形態の図である。
【図１３Ｂ】出力側で感知された状態から図１３Ａのコンバータをディセーブルする手段を示す図である。

Claims

入力源からの入力電圧を負荷に供給する出力電圧に変換するスイッチモード電力コンバータであって、
一次巻線と、分割された第１と第２の二次巻線を持つ電源絶縁トランスと、
前記電源トランスの前記一次巻線に接続され、それぞれ入力電圧を交互に前記電源絶縁トランスの前記一次巻線に供給し前記一次巻線内に実質的に対称的な電流を発生させる２つの制御端子を備える少なくとも第１および第２の一次側制御可能電源スイッチを備えた一次側コンバータ回路と、
前記一次側コンバータ回路から完全に絶縁され、第１および第２の同期整流器を備え、前記同期整流器は個別にスイッチング可能であり、それぞれ前記第１および第２の二次巻線の各１つと負荷の間に接続されている全波二次側コンバータ回路と、
前記第１および第２の一次側制御可能電源スイッチの導通を制御する少なくとも第１および第２の一次側スイッチ制御回路と、
前記それぞれの第１および第２の同期整流器の導通を制御する同期整流器制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期比整流器の導通を制御するため２つの出力の実質的に対称的な波形が約１８０度変位しているスイッチ導通制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期整流器の導通間に必要な遅延を設定し、さらに前記一次側制御可能電源スイッチおよび前記第１および第２の同期整流器を制御するための電力を供給するために使用され、前記一次側スイッチ制御回路と前記同期整流器制御回路との絶縁を行う駆動トランスであって、
前記スイッチ導通制御回路に接続された第１の駆動トランス巻線と、
前記第１の一次側スイッチ制御回路に接続され、前記第１の一次側制御可能電源スイッチの導通を制御する第２の駆動トランス巻線を備える駆動トランスとを備える電力コンバータ。
さらに、
前記第２の一次側スイッチ制御回路に接続され、前記第２の一次側制御可能電源スイッチの導通を制御する第３の駆動トランス巻線と、
前記同期整流器制御回路に接続されている第４の駆動トランス巻線とを備える請求項１に記載の電力コンバータ。
前記スイッチ導通制御回路が前記入力電圧の一端にも接続されている請求項１に記載の電力コンバータ。
前記第２および前記第３の駆動トランス巻線がさらに前記駆動トランス巻線と関連する漏れインダクタンスを持ち、前記一次側制御可能電源スイッチのターンオン時に最適な遅延が得られるように前記漏れインダクタンスが慎重に選択され、設計されている請求項２に記載の電力コンバータ。
前記それぞれの一次側スイッチ制御回路がさらに、
前記一次側制御可能電源スイッチの制御端子間に接続され、ほとんど等しい導通時間の場合に前記一次側制御可能電源スイッチの短絡を防止できる十分な速さで前記一次側制御可能電源スイッチを効果的に制御しターンオフを行うように構成されている少なくとも１つの制御可能スイッチと、
前記一次側制御可能電源スイッチの制御およびターンオンを行い、前記制御可能スイッチの制御およびターンオンを行うように構成されているダイオードとを備える請求項１に記載の電力コンバータ。
前記少なくとも１つの制御可能スイッチを物理的に前記第１および第２の一次側制御可能電源スイッチの近くに配置して、前記一次側制御可能電源スイッチのターンオフ機能を高める請求項５に記載の電力コンバータ。
前記それぞれの同期整流器制御回路がさらに、
前記第４のトランス巻線の漏れインダクタンスが前記同期整流器のターンオフの遅延に悪影響を及ぼさないような比較的小さな入力容量を持つ前記それぞれの同期整流器の導通を制御する少なくとも１つの２入力ロジック回路であって、その第１の入力が前記同期整流器制御回路に接続されている前記駆動トランス巻線の一端に接続され、その第２の入力が対応する同期整流器に接続され、前記同期整流器間の電圧が所定の値まで降下する前に前記同期整流器のターンオンの発生を防止する２入力ロジック回路と、
前記同期整流器の最適なターンオンを行い、最小の遅延で前記同期整流器の最適なターンオフを行う前記それぞれの同期整流器に接続されているドライバ回路とを備える請求項２に記載の電力コンバータ。
前記２入力ロジック回路が前記２つの入力のそれぞれに保護ダイオードを備え、前記２入力ロジック回路のそれぞれの前記入力間に印加される電源電圧よりも高い負または正の電圧を供給する請求項７に記載の電力コンバータ。
前記２入力ロジック回路はさらに前記２つの入力のそれぞれに入れた直列抵抗器を備え、電源電圧よりも高い負または正の電圧が前記２入力ロジック回路のそれぞれの前記入力間に印加される場合には必ず前記保護ダイオード内の電流を制限するようにする請求項８に記載の電力コンバータ。
前記スイッチ導通制御回路が前記電源絶縁トランスの前記出力を基準とし、それにより、前記同期整流器制御回路に接続されている前記第４の駆動トランス巻線と２つの出力が約１８０度変位している前記スイッチ導通制御回路に接続されている前記第１の駆動トランス巻線を組み合わせて、前記駆動トランス内の１つの巻線をなくすことができる請求項２に記載の電力コンバータ。
前記スイッチ導通制御回路が前記同期整流器制御回路に接続されている請求項１０に記載の電力コンバータ。
さらに出力側で感知された状態から入力側、また出力側で電力コンバータをディセーブルする手段を備える請求項３に記載の電力コンバータ。
さらに出力側で感知された状態から入力側で電力コンバータをイネーブルする手段を備える請求項３に記載の電力コンバータ。
さらに前記スイッチモード電力コンバータの入力側で感知された状態への応答として前記スイッチモード電力コンバータの出力側からスイッチモード電力コンバータをディセーブルする手段を備える請求項１１に記載の電力コンバータ。
入力源からの入力電圧を負荷に供給する出力電圧に変換するスイッチモード電力コンバータであって、
一次巻線と二次巻線を持つ電源絶縁トランスと、
前記電源トランスの前記一次巻線に接続され、それぞれ入力電圧を交互に前記電源絶縁トランスの前記一次巻線に供給し前記一次巻線内に実質的に対称的な電流を発生させる２つの制御端子を備える少なくとも第１および第２の一次側制御可能電源スイッチを備えた一次側コンバータ回路と、
前記一次側コンバータ回路から完全に絶縁され、第１および第２の同期整流器を備え、前記同期整流器は個別にスイッチング可能であり、それぞれ前記第２の二次巻線の各端と負荷の間に接続されている全波二次側コンバータ回路と、
前記第１および第２の一次側制御可能電源スイッチの導通を制御する少なくとも第１および第２の一次側スイッチ制御回路と、
前記それぞれの第１および第２の同期整流器の導通を制御する同期整流器制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期比整流器の導通を制御するため２つの出力の実質的に対称的な波形が約１８０度変位しているスイッチ導通制御回路と、
前記一次側制御可能電源スイッチと前記第１および第２の同期整流器の導通間に必要な遅延を設定し、さらに前記一次側制御可能電源スイッチおよび前記第１および第２の同期整流器を制御するための電力を供給するために使用され、前記一次側スイッチ制御回路と前記同期整流器制御回路との絶縁を行う駆動トランスであって、
前記スイッチ導通制御回路に接続された第１の駆動トランス巻線と、
前記第１の一次側スイッチ制御回路に接続され、前記第１の一次側制御可能電源スイッチの導通を制御する第２の駆動トランス巻線を備える駆動トランスとを備える電力コンバータ。
さらに、
前記第２の一次側スイッチ制御回路に接続され、前記第２の一次側制御可能電源スイッチの導通を制御する第３の駆動トランス巻線と、
前記同期整流器制御回路に接続されている第４の駆動トランス巻線とを備える請求項１５に記載の電力コンバータ。
前記スイッチ導通制御回路が前記入力電圧の一端にも接続されている請求項１５に記載の電力コンバータ。
前記第２および前記第３の駆動トランス巻線がさらに前記駆動トランス巻線と関連する漏れインダクタンスを持ち、前記一次側制御可能電源スイッチのターンオン時に最適な遅延が得られるように前記漏れインダクタンスが慎重に選択され、設計されている請求項１６に記載の電力コンバータ。
前記それぞれの一次側スイッチ制御回路がさらに、
前記一次側制御可能電源スイッチの制御端子間に接続され、ほとんど等しい導通時間の場合に前記一次側制御可能電源スイッチの短絡を防止できる十分な速さで前記一次側制御可能電源スイッチを効果的に制御しターンオフを行うように構成されている少なくとも１つの制御可能スイッチと、
前記一次側制御可能電源スイッチの制御およびターンオンを行い、前記制御可能スイッチの制御およびターンオンを行うように構成されているダイオードとを備える請求項１５に記載の電力コンバータ。
前記少なくとも１つの制御可能スイッチを物理的に前記第１および第２の一次側制御可能電源スイッチの近くに配置して、前記一次側制御可能電源スイッチのターンオフ機能を高める請求項１９に記載の電力コンバータ。
前記それぞれの同期整流器制御回路がさらに、
前記第４のトランス巻線の漏れインダクタンスが前記同期整流器のターンオフの遅延に悪影響を及ぼさないような比較的小さな入力容量を持つ前記それぞれの同期整流器の導通を制御する少なくとも１つの２入力ロジック回路であって、その第１の入力が前記同期整流器制御回路に接続されている前記駆動トランス巻線の一端に接続され、その第２の入力が対応する同期整流器に接続され、前記同期整流器間の電圧が所定の値まで降下する前に前記同期整流器のターンオンの発生を防止する２入力ロジック回路と、
前記同期整流器の最適なターンオンを行い、最小の遅延で前記同期整流器の最適なターンオフを行う前記それぞれの同期整流器に接続されているドライバ回路とを備える請求項１６に記載の電力コンバータ。
前記２入力ロジック回路が前記２つの入力のそれぞれに保護ダイオードを備え、前記２入力ロジック回路のそれぞれの前記入力間に印加される電源電圧よりも高い負または正の電圧を供給する請求項２１に記載の電力コンバータ。
前記２入力ロジック回路はさらに前記２つの入力のそれぞれに入れた直列抵抗器を備え、電源電圧よりも高い負または正の電圧が前記２入力ロジック回路のそれぞれの前記入力間に印加される場合には必ず前記保護ダイオード内の電流を制限するようにする請求項２２に記載の電力コンバータ。
前記スイッチ導通制御回路が前記電源絶縁トランスの前記出力を基準とし、それにより、前記同期整流器制御回路に接続されている前記第４の駆動トランス巻線と２つの出力が約１８０度変位している前記スイッチ導通制御回路に接続されている前記第１の駆動トランス巻線を組み合わせて、前記駆動トランス内の１つの巻線をなくすことができる請求項１６に記載の電力コンバータ。
前記スイッチ導通制御回路が前記同期整流器制御回路に接続されている請求項２４に記載の電力コンバータ。
さらに出力側で感知された状態から入力側、また出力側で電力コンバータをディセーブルする手段を備える請求項１７に記載の電力コンバータ。
さらに出力側で感知された状態から入力側で電力コンバータをイネーブルする手段を備える請求項１７に記載の電力コンバータ。
さらに前記スイッチモード電力コンバータの入力側で感知された状態への応答として前記スイッチモード電力コンバータの出力側からスイッチモード電力コンバータをディセーブルする手段を備える請求項２５に記載の電力コンバータ。
一次巻線を持つ電源絶縁トランス、駆動トランス、一次側制御可能電源スイッチ、同期整流器、および制御可能スイッチを備える回路を使用して入力電源からの入力電圧を負荷に供給する出力電圧に変換する方法であって、
電源絶縁トランスを使用して電力を一方の形式から他方の形式に変換する工程と、
出力電圧から入力電力を絶縁する工程と、
一次側制御可能電源スイッチの導通を交互に切り換えて入力電圧を前記電源絶縁トランスの前記一次巻線に交互に供給し入力から出力にエネルギーを伝達する工程と、
同期整流器の導通を交互に切り換えてＤＣ出力電圧を整流し供給する工程と、
電力を前記一次側制御可能電源スイッチと前記同期整流器に供給する工程と、
前記一次側制御可能スイッチのオン、オフを繰り返し行う工程と、
前記駆動トランスの巻線と関連する漏れインダクタンスおよび一次側制御可能電源スイッチの入力容量を使用して前記一次側制御可能電源スイッチのターンオンを遅延させる工程と、
前記同期整流器間で感知された電圧が所定の値に降下するまで前記同期整流器のターンオンを遅延させる工程と、
前記制御可能スイッチのスイッチング遅延が関連する駆動トランス巻線の漏れインダクタンスの影響を受けないように前記一次側制御可能電源スイッチのターンオフの遅延を最小にし、それにより駆動トランス巻線に接続されている前記一次側制御可能電源スイッチのターンオフを高速にする工程と、
スイッチング遅延が前記同期整流器制御回路に接続されている関連する駆動トランス巻線の漏れインダクタンスの影響を受けないように前記同期整流器のターンオフの遅延を最小にする工程とを含む方法。
さらにスイッチ導通制御回路を使用して前記駆動トランスおよび関連回路に電力を供給し制御する工程を含む請求項２９に記載の方法。
さらに駆動トランスおよび電力コンバータの入力を基準としているスイッチ導通制御回路を備えるスイッチモード電力コンバータを電力コンバータの出力で感知された状態からディセーブルする方法であって、
電力コンバータの出力で電力コンバータをディセーブルする必要がある状態を感知する工程と、
電力コンバータの出力側を基準とする回路に接続されている駆動トランス巻線を短絡する工程と、
電力コンバータの入力側に接続されている前記スイッチ導通制御回路に接続されている駆動トランス巻線間の過剰電流を検出する工程と、
スイッチ導通制御回路をディセーブルする信号を送信し、コンバータをディセーブルする工程とを含む方法。
駆動トランスおよび電力コンバータの出力を基準としているスイッチ導通制御回路を備えるスイッチモード電力コンバータを電力コンバータの入力で感知された状態からディセーブルする方法であって、
電力コンバータの入力で電力コンバータをディセーブル必要がある状態を感知する工程と、
電力コンバータの入力側を基準とする回路に接続されている駆動トランス巻線を短絡する工程と、
電力コンバータの出力側に接続されているスイッチ導通制御回路に接続されている駆動トランス巻線間の過剰電流を検出する工程と、
スイッチ導通制御回路をディセーブルする信号を送信し、コンバータをディセーブルする工程とを含む方法。
スイッチモード電力コンバータ内のスイッチ制御回路に電力を供給するために使用され、複数の一次側制御可能スイッチに接続されその導通を制御する少なくとも１つの一次側スイッチ制御回路に電力を供給する少なくとも１つの駆動トランス巻線を備え、前記少なくとも１つのトランス巻線の関連する漏れインダクタンスが前記一次側スイッチのターンオンの遅延が最適なものとなるように慎重に選択され設計されている、駆動トランスおよび関連回路。