JP2004511157A - ゼロ中間周波数アーキテクチャに設定された無線通信装置用直流補償装置 - Google Patents
ゼロ中間周波数アーキテクチャに設定された無線通信装置用直流補償装置 Download PDFInfo
- Publication number
- JP2004511157A JP2004511157A JP2002533468A JP2002533468A JP2004511157A JP 2004511157 A JP2004511157 A JP 2004511157A JP 2002533468 A JP2002533468 A JP 2002533468A JP 2002533468 A JP2002533468 A JP 2002533468A JP 2004511157 A JP2004511157 A JP 2004511157A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- baseband
- input signal
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/008—Compensating DC offsets
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
無線通信装置(200)は、無線周波数(RF)回路と、ZIFトランシーバー(201)と、ベースバンドプロセッサー(203)とから構成される。ZIFトランシーバー(201)は、無線周波数信号をベースバンド入力信号へ変換するRFミキサー回路(301)と、前記ベースバンド入力信号から直流オフセットを減算して調整済みベースバンド入力信号を出力する加算接続部(303)と、前記調整済みベースバンド入力信号を受信し、また利得調整信号に基づき増幅入力信号をアサートするベースバンド増幅器(307)とから構成される。ベースバンドプロセッサ(203)は、利得制御ロジック(345)、直流制御ロジック(347)、利得インターフェース(331)から構成される。前記利得制御ロジックには前記増幅入力信号を受信し、また入力信号のパワーを予測し、ターゲットパワーレベルに前記入力信号のパワーを維持するため前記利得調整信号をアサートする。直流制御ロジックは、前記増幅入力信号中の直流量を予測し、前記増幅入力信号中の直流を減少させるため前記直流オフセットを出力する。前記利得インターフェースは、前記利得制御ロジックと前記直流制御ロジックとの間の利得レベルを変換する。前記無線周波数信号は、同相(I)部分や直交(Q)部分から構成され、RFミキサー回路が前記無線周波数信号からI、Qベースバンド入力信号を分離する。IとQチャンネルのいずれの場合も作動はほぼ同じである。直流制御ロジックは、ベースバンドプロセッサー中の拡散デコーダーとパケットデコーダーに出力される受信信号から直流成分を除去または取り除くよう作動する。
【選択図】図3
【選択図】図3
Description
【0001】
[関連出願の相互参照]
本出願は、本件出願と同時に出願を行う出願番号09/677,975「ゼロ中間周波数アーキテクチャに設定された無線通信装置用較正直流補償装置」米国特許出願に関するものである。
【0002】
【発明の属する技術分野】
本出願は無線通信に関するものであり、さらに詳しくは、無線周波数信号のベースバンド周波数の直接変換を可能にする直流制御ループを利用するゼロ中間周波数(ZIF)アーキテクチャに設定された無線通信装置用直流補償システムに関するものである。
【0003】
【従来の技術】
ネットワーク通信は、業務用と家庭用の両方の対する技術が目覚しく発展している分野である。ネットワークシステムにより通信が向上し、家庭や職場の両方における生産性や機能を向上させる適切な環境が提供されている。例えばインターネットは、世界規模で複数の装置を互いに接続し、インターネットに接続された何らかの装置間で世界規模の通信を可能にする略地球規模のたいていは有線の通信ネットワークである。このインターネットによりファイルの共有、ファクス通信、チャット、電子メール及びウエッブサイトを介したファイル、ライブラリー、データーベース、コンピュータープログラムなどへの情報アクセスといった複数のサービスへのアクセスを可能にする。
【0004】
多くの事業所や営業所では、生産性と通信の向上を図るために比較的に確立され洗練されたネットワーク環境を備えている。例えば、エクストラネットあるいはイントラネットは、インターネット上で特定のグループの人々に対する高度でしかも外部から守られた、あるいは安全な通信を提供する。多くの小さな事業所や家庭は、ローカルエリアネットワーク(LAN)などの何らかの変形装置を介してインターネットに接続している。小規模ビジネスや家庭の環境にとっては、インターネットへの接続又はファイルの共有、印刷、ファクス通信等の他のサービスへアクセスし、さらにチャットや電子メールサービスなどを介するなどの通信を可能にし、さらにまた共通データベースやライブラリーなどへのアクセスを行うLAN機能を組み込むことが更に有利で一般的になりつつある。こうした小規模ネットワークの多くは一組の電線で互いに接続されている。例えば、あるネットワークを標準的な電話回線を用いて小規模オフィスや家庭内に構築してもよい。電話回線は企業の各オフィスや一般的な家庭の各部屋にすでに設置されている。家庭の各部屋に普通に設けられている電力線を介してネットワーク通信を構築する技術もすでに存在している。あるいは、小規模オフィスや家庭の多くは、撚線対電話回線などのネットワーク配線や、様々なイーサネット(登録商標)例で利用されている対応型RJ−45コネクターなどを用いて接続してもよい。
【0005】
有線ネットワークでは一定レベルの利便性を得られるが、他方多くの制約もある。ネットワークに接続されている各装置は、それを介してそのネットワークを設立している対応配線に接続していなくてはならない。従って、各装置の位置はそのネットワーク配線に接続を可能にするものに限られる。装置は配線を適切に引き回すことが可能なように設置しなくてはならないためケーブル管理も重要な問題である。配線は便利で美的理由のため、目につかない場所に配置するのが望ましい。また、偶発的な接触干渉、切断、あるいは引きはずしといった事故の可能性を減らしたり無くしたりするよう配置すべきである。有線装置はいったん適切に配置されるとその移動は非常に制約され、あるいはその移動は、配線の実質的な再配列または引き回しのやり直しでも行なわないかぎり実行不可能である。有線ネットワーク装置のメインテナンスは面倒で、メインテナンスを行なっている最中は配線をはずし、その後適切に付け直すといったことが必要となる場合がある。
【0006】
赤外線技術のような一定の無線技術も周知である。遠隔制御装置のような一定の分野では赤外線技術も効力を発揮する。ネットワーク分野での適用に対して赤外線技術は比較的安価な選択肢であるが、帯域幅の制限、レンジの制約、直線見通し問題などを含めある程度の制約もある。赤外線技術はアクセスポイント(AP)や廊下の端までネットワークを拡張するための二地点間リレーノードなど一定の分野の応用に利用されている。例えば、赤外線装置は病院、ホテル、その他比較的大規模な建造物などにおける利用が知られている。しかしながら、アクセスポイントまたはノードは通常物理的な物体との潜在的な干渉を避けるために天井の上などに固定して配置されている。赤外線技術はその直線見通し問題のため、ヒトとの関連が必要なネットワークの終末点におけるネットワーク通信には特に便利ではない。
【0007】
無線周波数(RF)技術は、発展性のある無線の局地的ネットワーク(WLAN)を構築するために選択すべき技術であるように思われる。しかしながら、LANシステム用無線周波数技術は小規模なオフィスや家庭用として特に最適化されたものではない。無線技術は、書類配送業サービス、車両のレンタル、倉庫の運営、棚卸しなどの商工業用分野のために確立されているものである。商業産業応用に対する無線具体化製品は、余りにも高価であったり、あるいは特化され過ぎているため小規模なオフィスや家庭環境において直接使用するのには適していない。
【0008】
ブルートゥース技術は家庭やオフィス用として開発が行われている。ブルートゥース技術は、非常に低コストで比較的限られた帯域幅を提供して、携帯電話や、ノートブックコンピューター、ラップトップコンピューター、デスクトップコンピューター、そして、個人用携帯型情報端末機器(PDAs)などのような携帯装置を含むコンピューターシステムのような所定の通信装置の間で接続したりネットワーク通信を可能にする。しかしながらブルートゥース技術は帯域幅に制約があるためデータ処理量が比較的低い。消費者市場ではDVDやその他のマルチメディア分野で必要とされているような、より高いデータ処理量や信頼性が要求されている。
【0009】
一般的なWLANの環境は、非常に雑音が多く無線通信に適していない。たいていの家庭には、例えば、電子レンジオーブン、ガレージドア開閉装置、ラジオ、テレビ受像機、コンピューターシステムなどのようにWLAN通信に干渉する可能性のある電子ノイズにあふれた環境を作り出す電子製品が備えられている。さらに、無線装置間の通信媒体は常に変化している。例えば、たいていの周辺環境や居室の多くには無線環境にマルチパスノイズを発生させる多重反射面が使用されている。さらに手や体、宝石、マウスポインターなどの物品や装置の移動、あるいは冷却ファンのような電子装置の起動は無線通信パス全体に影響を及ぼし無線通信の性能を低下させる可能性がある。
【0010】
【特許文献1】
米国特許第5661761A号明細書
【特許文献2】
国際公開第95/30275A号パンフレット
【特許文献3】
欧州特許出願公開第0948128A号明細書
【特許文献4】
欧州特許出願公開第0719013A号明細書
【特許文献5】
欧州特許出願公開第0964557A号明細書
【特許文献6】
国際公開第98/38799A号パンフレット
【0011】
【発明が解決しようとする課題】
家庭用または小規模ビジネス用WLANシステムなどを実現することができる低価格低電力無線通信装置が望まれている。さらに、いかなる種類の無線通信システムに対するいかなるタイプの応用に対しても低価格、低電力無線通信装置を提供することが望まれている。このシステムは十分な性能を備え、比較的堅牢で、十分なデータ処理量をこなさなければならない。
【0012】
【課題を解決するための手段】
本発明は、直流オフセット補正信号と入力変調信号を混合して適切に直流調整された入力変調信号を形成するものである。本発明に係わるゼロ中間周波数(ZIF)アーキテクチャに設定された無線通信装置用直流補償装置は、入力信号と直流オフセット信号を混合し、前記調整された入力信号を出力するコンバイナーを有する。無線通信装置は、前記直流オフセット信号を発生する直流制御ロジックと、入力信号のパワーを目標レベルに維持する利得制御ロジックと、前記利得制御ロジックと前記直流制御ロジックの間の利得レベルを変換する利得インターフェースとから構成される。
【0013】
無線通信装置の一次信号パスにおいて、利得増幅器は調整された入力信号を受信し、また利得の調整された信号に基づき増幅入力信号を出力する。利得制御ロジックは、増幅入力信号を受信して、入力信号のパワーを予測し、入力信号のパワーを目標電力レベルに維持する為利得調節信号を出力する利得フィードバック回路を備える。直流制御ロジックは、増幅入力信号の直流レベルを予測し、直流予測信号を出力する直流予測器からなる。直流制御ロジックはまた、前記直流予測信号を受信し、利得変換信号に基づき直流オフセット信号を出力する直流増幅器を備える。前記直流増幅器の利得は1(例えば、1/G)以下で減衰器として機能してもよいことに注目する。「増幅」は減衰処理も含むことが分かる。利得インターフェースは、前記利得調整信号を受信し、前記利得変換信号を前記直流増幅器へ出力するコンバーターからなる。
【0014】
前記利得インターフェースは一または複数の機能を実行してもよい。一実施の形態において、前記コンバーターは前記利得増幅器の利得レンジと前記直流増幅器との間を変換する。あるいは、またはさらには、利得増幅器が対数利得スケールを有し、直流増幅器が線式利得スケールを有する場合に前記コンバーターは対数利得スケールと線式利得スケールの間を変換する。
【0015】
さらに特異的な実施の形態においては、無線通信装置は無線周波数(RF)回路と、ZIFトランシーバーと、ベースバンドプロセッサーを含む。RF回路は無線周波数信号の入力と出力を行うもので、一または複数のアンテナ、スイッチ、フィルター、整合回路網を含みトランシーバーへの無線信号の送受信を行う。ZIFトランシーバーは、無線周波数信号をベースバンド入力信号へ変換するRFミキサー回路と、直流オフセットとベースバンド入力信号を混合して調整済みベースバンド入力信号を生成するコンバイナーと、調整済みベースバンド入力信号を受信し、利得調整信号に基づき増幅入力信号をアサートするベースバンド増幅器とを含む。ベースバンドプロセッサーは利得制御ロジック、直流制御ロジック、利得インターフェースを含む。利得制御ロジックには増幅入力信号を受信し、また入力信号のパワーを予測し、ターゲットパワーレベルに入力信号のパワーを維持するため利得調整信号をアサートする。直流制御ロジックは増幅入力信号中の直流量を予測し、増幅入力信号中の直流量を減少させるため直流オフセットを出力する。利得インターフェースは、利得制御ロジックと直流制御ロジックとの間の利得レベルを変換する。前記直流制御ロジックは、ベースバンドプロセッサー内の変換復号ロジックへ出力される受信信号から直流量を除去または取り除くよう作動する。
【0016】
RF回路とZIFトランシーバーは通常アナログ信号で動作するのが、一方、ベースバンドプロセッサは主としてデジタルロジックを利用する。アナログからデジタルへのコンバータ(ADC)やデジタルからアナログへのコンバーター(DAC)のようにインターフェースを確立のために適切な変換装置が設けられている。無線周波数信号は同相(I)部分や直交(Q)部分を含んでもよく、一方、RFミキサー回路がIとQのベースバンド入力信号を無線周波数信号から分離する。作動はIとQチャンネルの両方に対して実質的に同じである。IチャンネルとQチャンネルに対してそれぞれ一個ずつ二つの個別の加算接続部が設けられている。ベースバンド増幅器は個別のIチャンネルとQチャンネルベースバンド増幅器を含み、これらは利得制御ロジックから出力される同一の利得調整信号によって制御されてI及びQチャンネルの追従を可能にする。個別の直流制御ロジックと利得インターフェースがIチャンネルとQチャンネルの両方に別々に設けられているが、その作動は実質的に同じである。直流制御ロジックは、ベースバンドプロセッサー中の拡散デコーダーとパケットデコーダーに出力される受信信号から直流成分を除去または取り除くよう動作する。
【0017】
無線ZIF装置中の直流成分を減少させる方法は、受信無線周波数(RF)信号をベースバンド信号へ変換し、前記ベースバンド信号から直流オフセットを減算して調整されたベースバンド信号を得、利得信号に基づいて前記調整済みベースバンド信号を増幅して増幅入力信号を得、前記増幅入力信号から入力ベースバンド信号のパワーレベルを予測し、前記利得信号を調整して、前記入力ベースバンド信号のターゲットパワーレベルを得、前記増幅入力信号の直流レベルを測定して直流成分予測を求め、利得変換信号に基づいて前記直流予測を増幅して直流オフセットを出力し、前記利得信号に基づき利得変換信号を生成することとから構成される。
【0018】
前記方法は、利得レンジ間および/または対数利得スケールと線形利得スケール間の場合のような異なる利得スケール間の変換することからなっていてもよい。さらに、前記方法はベースバンド信号から直流オフセットを減算することを含んでもよい。前記直流予測を増幅することは、前記直流予測を減衰させることからなってもよい。該減衰処理は、前記直流予測を反転して前記直流オフセットを出力することをさらに含み、ここで該直流オフセットをついで前記ベースバンド信号へ加算してもよい。
【0019】
適切な直流補償を伴って高性能無線トランシーバーの中間周波数部を取り除くことにより、結果的に比較的高性能、低価格、低電力要求型のZIFトランシーバーが得られることが分かる。本発明の実施の形態に係る利得ループにインターフェース接続された較正直流補正ループを用いることによりこれらの目標が達成される。こうした機能により、比較的堅牢で高いデータ量処理を行なう、優れた性能の家庭用または小規模ビジネス用WLAN装置を設計することが可能となる。
【0020】
以下の図面と共に、好適な実施の形態についての下記の詳細な説明を勘案する場合、本発明をさらによりよく理解することができる。
【0021】
【発明の実施の形態】
図1は、本発明の一または複数の実施の形態における無線装置の作動を一般的に示している、一または複数のWLANのブロック模式図である。本発明は例示的な実施の形態においてWLANで使用するものとして説明されているが、該発明はいかなるラジオまたは無線通信にも利用されるものでWLAN分野の応用にのみ限定されるものではないと解釈されるべきである。第一領域101と第二領域103は、オフィスビル内の事務所や家庭内の部屋のような個別のコンパートメントまたは区画を表している。領域101と103は、それぞれの領域内の通信を制御するための無線アクセスポイント(AP)121と123とをそれぞれ備えてもよい。図のように、アクセスポイント121と123はLAN125のような有線ネットワークに接続され、さらに共通サーバーコンピュータ127に接続されている。
【0022】
領域101内では無線装置111と113とはアクセスポイント121を介して互いに交信を行なうことができ、また領域103内では無線装置115と117とはアクセスポイント123を介して互いに交信することができる。アクセスポイント121は、装置111と113がLAN125を介してサーバ127と交信することを可能にし、またアクセスポイント123は、装置115と117がLAN125を介してサーバ127と交信することを可能にしている。さらに、LAN125は、装置111、113、115、117が互いに交信したり、またそれらに接続されている何らかの他の装置と交信することを可能にしていることが認識される。
【0023】
アクセスポイントは、もし用いられるならば、通常LAN125のような有線LANに、必ずしもこれに限れることなく、接続される。アクセスポイントの数や位置は、通常、サービスを受けるユーザーの人数や受信可能範囲及び/または隣接チャンネルの干渉などといった特定の構成や必要性に応じて決まる。単一のアクセスポイントがユーザーの密度や、干渉の影響を受ける全フロアの部屋に役立ち得ることが分かる。多重のアクセスポイントが大いにセルラー通信のセルのように利用されている。隣接アクセスポイントは隣接チャンネルに作動して干渉を防ぐ。ローミング機能を渡せて領域101から103またはその逆のように、ある領域から他の領域へ装置が移動可能にしてもよい。一般に、各アクセスポイントは追加のソフトを持っており家庭やビルの主電力にアクセスする。
【0024】
別の実施の形態が、装置131、133、及び135を有する領域105によって示されている。装置131、133、135はアクセスポイントを介するのではなくむしろ互いに直接通信している。アクセスポイントのないネットワークは本質的に特別なもので、通常は利用者が少ない。装置111、113、115、117と装置131、133、135との主な相違点は動作モードである。無線装置111、113、115、117、131、133、135のそれぞれは本発明の実施の形態に従って実施される可能性のある無線通信を可能にするための無線トランシーバーを備えている。
【0025】
装置111、113、115、117、131、133、135は、無線通信機能を備えたいかなる種類の装置であってもよい。例えば、オフィスや家庭環境においては、前記装置はそれぞれ何からの一台または複数のパーソナルコンピューター、ラップトップコンピューター、デスクトップコンピューターなどや、何らかの種類のプリンタ技術を用いた印刷装置、個人用デジタル型情報端末機器(PDA)などや、スキャナー、ファクス装置などからなってもよい。無線技術を使用することにより、所定領域内のいかなる場所に位置する装置のいずれかであっても同一通信領域内にある他の装置との間で通信し、データや情報の転送を行うことが可能となる。たとえば、装置111はプリンタである装置113と無線による交信を行なうコンピューターであってもよい。また装置111は、コンピューターとしてサーバー127とファィルの送受信を行なってもよい。装置111は、領域101から103へ移動しても、アクセスポイント121を介してLAN125とサーバー127との通信を維持することができる。LAN125は、電話回線、電力線、撚線対、同軸ケーブルなどのような何らかの種類の配線技術で構成され、何らかの種類のイーサネット(登録商標)構成のような何らかの適切なアーキテクチャに従って実現されてもよい。さらに無線LAN125も考えられ、アクセスポイント121、123は対応する無線トランシーバーを含み、移動可能または携帯用装置であることを認識する。領域105内において、装置131から135自身が同様に互いに交信を行なうための一つの無線LAN(WLAN)を設立している。
【0026】
図2は、本発明の実施の形態に従って実施された無線トランシバー200で、装置111、113、115、117、131から135までの装置のいずれかに、またアクセスポイント121、123のいずれか一方または両方に組み込まれる可能性のある無線トランシーバーの簡略模式的ブロック図である。しかしながら、無線トランシーバー200は、例示に過ぎないWLAN構成に限定されるのではなく、他の種類の利用分野における別の種類のラジオあるいは無線通信にも利用できることは言うまでもない。無線トランシーバー200は、ZIFトランシーバー201とベースバンドプロセッサー203を含むゼロ中間周波数(ZIF)アーキテクチャとして実施されている。以下においてさらに詳しく述べるように、ZIFアーキテクチャは中間周波数(IF)ロジックや関連回路を完全に削除することによって構成を単純化することができる。このように、ZIFアーキテクチャでは、わずか2個の主要モジュール、チップまたはIC(トランシーバーとプロセッサー)を用いて無線通信を可能にしている。これにより、次いで中間周波数回路やロジックを含む同様のトランシーバーに比べて部品数が大幅に削減され、コストが下がり、さらに無線トランシーバー200の電力消費も減少する。
【0027】
従来のZIFアーキテクチャの問題のある特徴は、かなりの直流オフセット電圧を受信機内に誘導することであり、この電圧は入力信号を捕捉し、また通信を可能にするために補償または除去しなければならない。無線トランシーバー200は、直流ループ347と組み合わされた自動利得コントロール(AGC)ループ345(図3)で構成され、受信機内の望ましくない直流成分を測定及び減少または除去する。以下においてさらに述べるように、自動利得コントロールループ345には増幅入力信号を受信し、入力信号のパワーを予測し、入力信号パワーをターゲットパワーレベルに維持せんとして利得調整信号をアサートする利得制御ロジックが設けられている。直流ループ347は、増幅入力信号中の直流成分量を予測し、増幅入力信号中の直流成分を減少せんとして直流オフセットを出力する直流制御ロジックを備えている。また、利得制御ロジックと直流制御ロジック間の利得レベルを変換する利得インターフェースも設けられている。
【0028】
無線トランシーバー200は、何らかの望ましい搬送周波数と変調技術を用いていくつかの対応するデータ処理量のいずれかを達成してもよい。例えば、無線トランシーバー200は、米国電気電子学会(IEEE)802・11bに従って約2.4ギガヘルツ(GHz)の搬送周波数と1、2、5.5、または、11毎秒メガビット(Mbps)のデータ処理量で作動するよう構成してもよい。あるいは、無線トランシーバー200をIEEE802・11aに従って6、12、18、24、36、または、54Mbpsのデータ処理量に対して約5GHzの搬送周波数で構成してもよい。図中の実施の形態において、無線トランシーバー200はIEEE802・11bに従い、2.4GHzの搬送周波数において1、2、5.5、または、11Mbpsのデータ処理量で作動する。本発明はなんらかの特定の通信または変調技術や標準仕様に制限されないことは言うまでもないが、この実施の形態においては直接シーケンス拡散スペクトラム(DSSS)変調技術を用いている。
【0029】
装置111〜117または131〜133あるいはアクセスポイント121、123のいずれも無線トランシーバー200に合わせて構成されてもよい。個別の構成は、装置及び通信インターフェィスの種類によって定まる。無線トランシーバー200は、コンピューターシステムの適当なスロットまたはインターフェースにプラグ接続するプラグイン型周辺装置または拡張カードのように構成されてもよい。例えば、ポータブル及びラップトップコンピューターなどに対しては、コンピューターのPCカードスロットへプラグ接続するパーソナルコンピューターメモリーカード国際協会(PCMCIA)カードまたはPCカードとして実施してもよい。アンテナはPCカード自体に組み込まれたり、コンピューターの外部またはその上に設けられて、適当な方法でPCカードにインターフェース接続されてもよい。デスクトップコンピューターなどの場合は、無線トランシーバー200は、何らかの種類の拡張または周辺標準規格、例えば周辺部品接続(PCI)、産業標準アーキテクチャ(ISA)、拡張ISA(EISA)標準規格などに合わせて実施されてもよい。例えば、無線トランシーバー200を、PCIスロットにプラグ接続されるPCIカード上に実施してもよい。さらにまた、アンテナを一体型や外部接続型としてもよい。アンテナを備えたディスプレイ組込型の、小型PCIカードも考えられる。適当な通信インターフェースを用いた自立型またはスタンドアロン型のパッケージも考えられ、これはアクセスポイントには特に有利である。例えば、無線トランシーバー200は、ユニバーサルシリアルバス(USB)接続やイーサネット(登録商標)インターフェース(撚線対、同軸ケーブルなど)あるいは装置との何らかの適当なインターフェースといった直列または並列接続を有する独立型ユニットとして実施してもよい。
【0030】
無線トランシーバー200によって送受信されるデジタルデータは、中間アクセス制御(MAC)装置205で処理される。送信の場合、MAC装置205はデジタルデータ信号をパケットエンコーダ207へアサートし、該エンコーダはこのデータから送信用パケットを作成する。パケットエンコーダ207において、一つのパケットは連続した3つのシリアルビットストリームによって構成される。第一のシリアルビットストリームはプレアンブルと呼ばれ、1Mbpsストリームの1または0とそれに続く同期(sync)パターンである。第二シリアルビットストリームはヘッダーと呼ばれ、パケット長やパケットのデータ部分のデータレートなどの1または2Mbpsストリームのパケット情報である。第3のシリアルビットストリームはデータ部またはペイロードと呼ばれ、1、2、5.5、または、11Mbpsの速度のデータ・ストリームのいずれか1つである。
【0031】
パケットエンコーダ207は、ベースバンドの符号化されたパケットを拡散エンコーダ(SPREAD)209へ出力する。図示されている実施の形態では、1および2Mbpsレートがバーカーワード符号化拡散方式に従って符号化され、一方5.5及び11Mbpsレートは相補型コードキーイング(CCK)符号化方式によって符号化される。拡散エンコーダ209は、直交生成技術を使用して、Iチャンネルへ同相信号(I)を、またQチャンネルへ直交(Q)信号をそれぞれ出力する。1Mbpsの場合は、1ビット入力ごとに11チップのバーカーワードがIとQチャンネルへ全く同じように出力される。入力ビットが0の場合、11チップのセンスは反転し、入力ビットが1の場合は、11チップのセンスは反転しない。こうしてデータはバーカーコードによって拡散される。2Mbpsの場合は、2ビットの入力ごとにI及びQチャンネルのそれぞれへ11チップが出力される。1ビットを用いてIチャンネルの反転または非反転を行ない、残りのビットがQチャンネルに使用される。5.5Mbpsの場合は、4ビットを8複合(IとQチャンネル)チップへ割り当てる。8チップ複合コードワードを選択し標準規格に定められている特定のルールに従って回転させる。11Mbpsは5.5Mbpsに似ているが、8ビットを8複合チップに割り当てる点が異なる。
【0032】
Iチャンネル信号はIデジタル−アナログ変換器(IDAC)211へ出力され、Qチャンネル信号はQDAC213へ出力され、ここでI DAC211とQ DAC213は、また、クロックソース257からクロック信号CREFを受信する。一実施の形態において、CREF信号はIEEE802・11bに対する必要な22MHzの基本振動数に基づき44MHzである。I DAC211とQ DAC213とは、Iチャンネル信号とQチャンネル信号とをそれぞれサンプリングして、デジタルフィルター処理を行う。11Mbpsの場合は、I DACとQ DACは、各チップを4個のサンプルに変換する。I DAC211はIチャンネルアナログ出力信号をエイリアス除去ローパスフィルター(AA LPF)215にアサートし、該フィルターはIチャンネル送信信号TXIをZIFトランシーバー201内に設けられたLPF219に出力する。Q DAC213はQチャンネルアナログ出力信号をもう一つのAA LPF217へアサートし、該フィルターはQチャンネル送信信号TXQをZIFトランシーバー201内に設けられたもう一つのLPF221の入力端へ出力する。
【0033】
外部電圧制御発振器(VCO)229は、フェーズロックループ(PLL)231とI/Q LO発生器227の入力端へ局部発信器(LO)信号を約4.8GHzの周波数で出力する。一実施の形態において、基準クリスタルを用いてVCO229を電圧制御で調律し、4.8GHzのLO信号を発生させる。PLL231は、適切な低周波信号に分割されたCREFクロック信号を受信する。PLL231は、また、VCO4.8GHz信号を同一の適切な低周波信号に分割する。PLL231内に設けられた位相検出器回路(図示せず)は、これら2つの低周波信号、一つはCREF信号であり、もう一つはVCO229から出力された信号であるが比較して、フィルター処理された後にVCO229に入力される補正(C)信号を生成する。この位相固定ループ装置は、VCOから出力されたLO信号のジッターを減少させる。I/Q LO227はPLL231から出力された4.8GHz搬送波信号を二分割し、同相(I)搬送波信号と直交(Q)搬送波信号の二つの信号からなる、2つの個別の2.4GHz搬送波信号を発生する。このI及びQ搬送波信号は、互いに90度位相がずれている。I搬送波信号はIチャンネルミキサー223の一方の入力端へ出力され、Q搬送波信号はQチャンネルミキサー225の一方の入力端へ出力される。Iチャンネルミキサー223の他方の入力端はLPF219の出力信号を受信し、Qチャンネルミキサー225の他方の入力端はLPF221の出力信号を受信する。Iチャンネルミキサー223は、I搬送波信号とIチャンネル送信信号を混合してIチャンネルをベースバンドレベルから2.4GHzの無線周波数へアップコンバータで変換する。Qチャンネルミキサー225は、Q搬送波信号とQチャンネル送信信号を混合してQチャンネルをベースバンドから2.4GHzの無線周波数へアップコンバータで変換する。I/Qチャンネルミキサー223、225からの出力信号は可変利得増幅器(VGA)233の入力端で混合される。VGA233は、増幅された送信信号を固定利得増幅器235の入力端へアサートし、該増幅器はその出力を無線周波数パワー増幅器(RFPA)237へ出力する。RFPA237は、増幅された無線周波数信号をRF LPF239へアサートし、該フィルターはフィルター処理されたRF出力信号を送信/受信(T/R)スイッチ241の一方の入力端へ出力する。送信の場合は、T/Rスイッチ241はLPF239のRF出力信号を双方向バンドパスフィルター(BPF)243へ出力し、該フィルターはフィルター処理されたRF出力信号をダイバーシティースイッチ245へ出力する。このダイバーシティースイッチ245は、2台のアンテナ247、249のうち選択された一つのアンテナへRF送信信号をアサートする。
【0034】
RFPA237は、送信検出(TX DET)信号をベースバンドプロセッサー203内に設けられた送信A/D変換器(ADC)251へ戻してアサートし、該プロセッサーは対応するデジタルフィードバック信号をMAC205へ出力する。前記MAC205は、ADC251を介して送信出力信号を検出するパワー制御アルゴリズムを有し、送信(TX)DAC253の入力端へフィードフォワード信号を出力し、該変換器は送信自動利得制御(TX AGC)信号をアサートしてVGA233の利得を制御する。さらに、ZIFトランシーバー201は電圧基準ソース255を備え、ZIFトランシーバー201とベースバンドプロセッサー203に対する電圧基準(VREF)信号を出力する。このVREF信号は1.2ボルト等のような何らかの使いやすい電圧でよい。クロックソース257はZIFトランシーバー201内に設けられたPLL231へCREF信号を出力する。
【0035】
T/Rスイッチ241を選択しアンテナ247、249のいずか一方から信号を受信し、フィルター処理された信号(BPF243を介して)を平衡/不平衡(BALUN)インピーダンス整合ネットワーク259の入力端へ出力する。BALUN259は受信されたRF入力信号RRFを可変LNA261の入力端へ出力する。LNA261はその出力を利得固定LNA263の入力端へアサートする。LNA263は、Iチャンネルミキサー265とQチャンネルミキサー267のそれぞれの入力端へ増幅されたRF受信信号をアサートする。I/Q LO227は、I搬送波信号をIチャンネルミキサー265のもう一方の入力端へアサートし、またQ搬送波信号をQチャンネルミキサー267のもう一方の入力端へアサートする。Iチャンネルミキサー265は、RF受信信号中のIチャンネル出力信号からI搬送周波数を分離し、Iチャンネル出力信号をLPF269へ出力する。同様に、Qチャンネルミキサー267は、RF受信信号中のQチャンネル出力信号からQ搬送周波数を分離し、Qチャンネル出力信号をLPF271へ出力する。
【0036】
LPF269の出力は、可変ベースバンド自動利得制御(BB AGC)増幅器273の入力端へ出力される。同様に、LPF271は、その出力をもう一方のBB AGC増幅器275の入力端へアサートする。BB AGC増幅器273は、増幅Iチャンネルアナログ受信信号(RXI)をIチャンネル受信器AA LPF277の入力端へアサートし、該フィルターはベースバンドプロセッサー203内に設けられたIチャンネルADC(I ADC)281の入力端へその出力をアサートする。BB AGC増幅器275は、増幅Qチャンネルアナログ受信信号(RXQ)をQチャンネルAA LPF279の入力端へアサートし、該LPFはその出力をベースバンドプロセッサー203内に設けられたQチャンネルADC(Q ADC)283の入力端へ出力する。I ADC281とQ ADC283は、それぞれのI及びQチャンネルデジタル受信信号RDI、RDQを拡散デコーダ(DE−SPREAD)285へアサートし、該デコーダーは拡散エンコーダー209と反対の処理を行い受信ベースバンド符号化パケットを検索する。拡散デコーダー285は、受信されたベースバンドパケットをパケットデコーダー287へ出力し、該デコーダーは様々な機能の中でもパケットペイロードの検索と受信データ信号のストリームの生成を行う。RDIとRDQ信号は、また後から説明される補償ロジック284へ出力される。パケットデコーダー287のデータ信号は、MAC装置205の受信入力端へ出力され、該装置は受信された信号を実装されたインターフェースを介して対応する装置へ出力する。MACインターフェースは、PCカード等の上のように装置内部に組み込んでもよいし、あるいはUSB等に従って適当な外部コネクタを用いて外部に配置してもよい。
【0037】
ZIFトランシーバー201内の設けられているオーバーロード検出器(OD)289は、LPF269とLPF271のそれぞれの出力端に接続された、第一及び第二入力端を有し、受信入力信号のオーバーロードを検出する。オーバーロード検出器289は、ベースバンドプロセッサー203内のOVLD ADC291にベースバンドオーバーロード(BB OVLD)信号をアサートし、該装置は対応するデジタルオーバーロード信号OVLDを補償装置284へ出力する。このように、補償装置284は受信信号のオーバーロードを検出し、HI/LO信号をアサートしてZIFトランシーバー201の可変LNA261を制御する。図中の実施の形態においては、可変LNA261は高利得(HI)と低利得(LO)との間に約33デシベル(dB)のステップ差分を有する。この利得は初めは、高く設定されて弱い信号を検出し、受信信号がオーバーロード検出器289で検出されるようなオーバーロード状態を引き起こすようであれば一定の条件のもとで低い利得へと切り換えられる。
【0038】
以下でさらに詳しく述べるように、補償装置284は、AGC DAC297と呼ばれる利得DACへ利得調節信号GADJをアサートすることにより受信信号の利得をターゲットパワーレベルへ制御する。AGC DAC297は、対応するアナログフィードバック利得制御信号GAIN ADJUSTをアサートしてBB AGC増幅器273、275の両方の利得を制御する。連一の利得制御信号がBB AGC増幅器273、275の双方へ出力され、そのようにして受信信号のI及びQチャンネルの利得が互いに適切に追従する。補償装置284は、さらにそれぞれのデジタルI及びQチャンネル直流オフセット信号IDCOFFと信号QDCOFFをIチャンネルオフセット(I OFF)DAC293と、Qチャンネルオフセット(Q OFF)DAC295へそれぞれアサートする。I OFF DAC293はIチャンネル直流オフセットアナログ信号(I OFFSET)をLPF269へアサートし、Q OFF DAC295はQチャンネル直流オフセットアナログ信号(Q OFFSET)をLPF271へアサートする。このように、補償装置284は、ZIFトランシーバー201内の受信信号のI及びQチャンネル両方内の直流オフセットを測定、減少または除去しようとする。
【0039】
ZIFアーキテクチャを利用して、より少ないコストと電力消費で十分な性能とより高度の優データ処理量を達成する。このことは、比較的優れた性能が必要とされるマルチメディアやDVD分野への応用を要求する消費者市場では特に有用である。また、消費者市場では価格の低減も要求される。ZIFアーキテクチャは、中間周波数成分や外部フィルターを除去することによって十分な性能を維持しながら、低価格を実現する一つの方法である。本発明は何らかの特定の周波数域に限定されるものではないが、目標搬送波周波数は2〜5GHzレンジ及びそれ以上といったGHzレンジにある。2〜5GHz帯は、十分な干渉量がある比較的ノイズの多い帯域である。ZIFアーキテクチャを利用してノイズの多い環境においても性能レベルを維持する。
【0040】
ZIFアーキテクチャ特有の問題は、S/N(SNR)比を劣化させるベースバンドにおける直流オフセットの発生であり、この問題は装置の性能に直接関係する。ZIFアーキテクチャには、著しい直流オフセットレベルに対抗するのに用いられる可能性のある中間周波段が設けられていない。多くの直流オフセットの根源は、集積回路の型の自家熱のような温度変化によるものである。受信ミキサー265、267は、I/QLO227によって発生した搬送周波数の直流オフセットを内部へ注入する。このLO直流オフセットは、可変LNA261の選択利得レベルだけでなくRF周波数あるいはチャンネル選択によっても変動する。この変動は、チャンネルや利得の変化により速やかに発生する。温度によるゆっくりとした直流ドリフトも発生する。外部的にI/QLO227から出力されたLO搬送周波数は、アンテナ入力ポートへ漏出し、直流オフセットを引き起こす。この外部直流オフセットは、手、体、宝石、マウスポインターなどの動きや冷却ファン等の電子装置の起動、及びアンテナの回りにあるリフレクターからの再反射などの外部環境の変化に伴い変動する。無線装置の移動あるいはアンテナ方向の変化もまたチャンネルやその領域の伝播特性に著しい変動を引き起こす。こうした環境の変化は、漏出するLO搬送周波数の大きさや位相を動的に変化させるインピーダンスの変化を誘引する。
【0041】
受信ミキサー265、267はまたそれらの出力端に直流オフセットを発生する。この直流オフセットは、主としてバイポーラーと金属酸化膜半導体(MOS)デバイスとの整合や抵抗器の整合のような回路整合の機能である。この直流オフセットもまた温度変化や自家発熱によってドリフトする。I及びQチャンネルLPF269やLPF271もまたそれらの出力端にオフセットは発生する。この直流オフセットもまた回路整合の機能である。I及びQチャンネルベースバンドAGC増幅器273と275もまたそれらの入力端に直流オフセットを発生する。当該直流オフセットもまた本来回路整合の機能である。この機能に伴うアナログ制御回路のため、整合変動の影響は受信ミキサー265、267やLPF269、271によって経験される直流オフセットの影響よりも強烈である。この直流オフセットは、また利得設定に伴って非直線的に変動し、温度変化や自家発熱によりドリフトする。制御電圧対利得特性の関係も時間と共に徐々に変化する可能性がある。ドリフトの主な理由は、よりゆっくりとしたパッケージ温度の変動である。デジタル形式で生成された信号の高調波からの内部無線妨害による一定レベルの直流オフセットが発生することもある。無線妨害がアンテナ及び/またはRFフロントエンドに注入される時、この直流オフセットはチャンネルやLNA利得の機能であるだけではなくスプリアス信号を発生する特定のデジタル回路の強い機能である。一キロヘルツ(kHz)のように一定の周波数(f)以下では、1/fノイズは結果において直流オフセットと同様の障害として発生する。
【0042】
直流オフセットを除去する一つの可能な方法は、結合コンデンサ等を用いるような交流結合によるものであることに着目する。しかしながら、交流結合は低周波成分をフィルター除去してしまう傾向がある。1kHz以上ではかなりの量のデータが除去されてしまうため、交流結合は1kHz以下のデータのみを除去するのでなくてはならない。しかし、この範囲内では約100マイクロセカンド(μs)オーダーのように非常に長い整定時間がかかり、パケットベース通信のようにバースト様の環境では実用的ではない。整定時間は、通信のバースト特性に制限される。IEEE802・11aおよびIEEE802・11bの標準規格の短いプリアンブルタイムラインでは直流を正確に予測する余裕はあまりない。
【0043】
直流オフセットの発生源は全てBB AGC増幅器273、275の入力端と関連している。BB AGC増幅器273、275の利得レンジは、多様な環境において許容可能な性能を保証するのに十分でなくてはならない。図中の実施の形態において、BB AGC増幅器273、275それぞれの利得レンジは、約0.7V/Vから800V/Vまでの所望の作動範囲を得るために約―6dBから60dBすなわち0.5V/Vから1000V/Vまでの範囲である。直流オフセットレンジは、±50〜100ミリボルト(mV)のオーダーでよいことが決定されている。ベースバンド増幅器273、275は利得レンジが大きいためその前の段階で直流補正を行うのが望ましい。
【0044】
図3は、受信信号の利得を制御し、またZIFアーキテクチャにおける直流オフセットを減少または除去するために利用される補償システム300のブロック模式図である。補償システム300には、利得および直流補償を行うための無線トランシーバー200の受信部の作動が図示されている。補償システム300は、補償ロジック284の作動に着目して、ZIFトランシーバー201とベースバンドプロセッサー203からの回路を含む無線トランシーバー200内の部材を表す様々なブロックを包含している。補償システム300のブロック模式図は、簡略化されてI及びQチャンネルの両方の作動を表す単一の通信パスによって個別のI及びQチャンネル信号を図示している。このようにして、同じ技術がIチャンネルとQチャンネルの両方に適用され、また無線トランシーバー200の利用にも適用可能であることに留意する。
【0045】
BALUN259を介するアンテナ247、249から受信されたRF入力信号RRFはLNA/ミキサー301と呼ばれるRFミキサー回路へ出力され、該ミキサーはLNA261、263と受信ミキサー265、267に相当する。LNA/ミキサー301は、ベースバンド受信入力信号RBBをコンバイナー303の一方の入力端へ出力し、該コンバイナーは直流調整された受信入力信号RADJをLPF269、271に相当するベースバンドBB LPF305の入力端に出力する。前記コンバイナー303のもう一方の入力端はDC OFFSET信号を受信する。コンバイナー303は、DC OFFSET信号をRBB受信信号と混合して直流調整されたRADJ信号を出力するコンバイナーとして作動する。一実施の形態において、コンバイナー303は、RBB受信信号からDC OFFSET信号を減算して直流調整されたRADJ信号を出力する加算接続部である。また、コンバイナー303は反転DC OFFSET信号を加算する加算接続部としても機能することに着目する。本発明は、いずれか特定の実施または設計構造に制限されるものではない。
【0046】
BB LPF305の出力信号はBB AGC増幅器273、275の作動に相当するベースバンド利得増幅器BB AGC増幅器307の入力端へ出力される。BB LPF305の出力信号も、また、オーバーロード検出器289へ出力され、該検出器はベースバンドオーバーロード信号BB OVLDをベースバンドプロセッサ203内のOVLD ADC291へアサートし、該プロセッサはOVLD信号を補償装置284のオーバーロード検出ブロック309へ出力する。OV検出ブロック309はHI/LO信号をLNA/ミキサー301へアサートし、可変LNA261を高利得と低利得のいずれかへ切り換える。BB AGC増幅器307は、増幅入力信号RをAA LPF277、279に相当するAA LPF311の入力端へアサートする。AA LPF311の出力信号は、ADC281、283に相当するADC313へ出力される。ADC313は、増幅受信入力信号Rのデジタル版であるRDをその出力端に出力し、ここでRD信号はI及びQデジタル受信信号RDI、RDQに相当する。ADC313から出力されるRD信号は、拡散デコダー285へ出力される。
【0047】
RD信号は、補償ロジック284のシグナルパワー予測ブロック315と直流予測ブロック319へ出力される。シグナルパワー予測ブロック315は、入力シグナルパワー予測信号RESTをコンバイナー321の一方の入力端へ出力する。コンバイナー321はターゲットパワーブロック323から出力されるターゲットパワー(TP)信号を受信し、またTP信号をREST信号と混合して受信エラー信号REとしてもう一つのコンバイナー325の入力端へ出力する。一実施の形態において、コンバイナー321は、またREST信号からTP信号を減算して受信エラー信号REをコンバイナー325の入力端へ出力する加算接続部として作動する。コンバイナー325は、RE信号を累算器329から出力された利得累算信号GACCと混合して利得調節信号GADJをその出力端に提供する。一実施の形態において、またコンバイナー325は、また累算器329から出力される利得累算信号GACCからRE信号を減算し利得調節信号GADJをその出力端に出力する加算接続部としても作動する。このGADJは、AGC DAC297、累算器329、コンバーター331のそれぞれの入力端へ出力される。AGC DAC297は、デジタルGADJ信号をアナログGAIN ADJUST信号に変換し、該信号はBB AGC増幅器307の利得を制御する。累算器329は、継続的または周期的にGACC信号を調整し、GADJ信号の変動を追跡する。
【0048】
直流予測ブロック319は、出力直流予測デジタル信号ODCEST信号を、直流増幅器333の入力端へ出力し、該増幅器は変換器331から出力される利得変換信号GCON信号で調整される。直流増幅器333は、変換器331から出力されるGCON信号で定まる量によってODCEST信号を増幅または減衰(1/G)させて入力直流予測信号IDCESTをコンバイナー335の一方の入力端へ出力し、該コンバイナーは他方の入力端に累算器339から出力される直流オフセット累算信号DACCを受信する。コンバイナー335は、IDCEST信号とDACC信号を混合し、直流オフセット信号DCOFFを提供し、該信号はDC DAC337の入力端と直流累算器339の入力端へ出力される。一実施の形態において、コンバイナー335は、IDCEST信号をDACC信号へ加算して直流オフセット信号DCOFFを出力する加算接続部として作動する。累算器339は、継続的にDACC信号をDCOFF信号のレベルへ調整して累積された直流値を維持する。DC DAC337は、デジタルDCOFF信号をコンバイナー303に出力されるアナログDC OFFSET信号に変換する。DCOFF信号は、IDCOFF及びQDCOFF信号の作動を表し、またDC OFFSET信号はI OFFSET信号及びQ OFFSET信号の作動を表す。
【0049】
他の例や変形例が多数考えられることに注目する。例えば、コンバイナー303を単一の加算接続部として実施し、直流増幅器333またはDC DAC337が否定または反転処理を行い負のDC OFFSET信号を生成し、その信号がついでコンバイナー303によりRBB信号に加算されてもよい。
【0050】
制御ロジック343は作動制御や変数設定などを行うためOV検出ブロック309、ターゲットパワーブロック323、直流予測ブロック319に接続されている。例えば、制御ブロック343を用いて、ターゲットパワーブロック323によって使用される目標電力レベルを製造業者やユーザーが設定してTP信号を制御することを可能にしてもよい。
【0051】
作動中は、アンテナ247、249から出力されるRRF信号は、LNA/ミキサー301によりベースバンド周波数のRBB信号に変換される。OV検出ブロック309は、アンテナ247、249のいずれか一方で受信された有効であるが弱い無線周波信号の検出を確実に行うため、最初はHI/LO信号をHIへアサートすることによってLNA/ミキサー301のLNA部の利得を高く設定する。RBB信号をコンバイナー303によって直流調整し、該コンバイナーはDC OFFSET信号を混合または減算処理してRADJ信号をBB LPF305へ出力する。BB LPF305は、フィルター処理されたRADJ信号をBB AGC増幅器307へ出力する。DC OFFSET信号は、BB AGC増幅器307の入力端における望ましくない直流量の予測値に基づいている。オーバーロード検出器289は、BB LPF305の出力端において受信入力信号がオーバーロード状態であるかどうかを検出し、もしオーバーロード状態の場合にはBB OVLD信号をアサートする。もしオーバーロード状態が検出された場合は、OV検出ブロック309はHI/LO信号をLO側へアサートしてLNA/ミキサー301の入力利得を低下させ、受信入力信号RBBをターゲットパワーレベルに近づける。
【0052】
BB AGC増幅器307は、RADJ信号を増幅し、R信号をAA LPF311へ、また次いでベースバンドプロセッサー203のADC313へ出力する。ADC313は、アナログR信号をデジタル受信信号RDに変換し、この信号を拡散285へ(RDI信号とRDQ信号として)出力する。シグナルパワー予測ブロック315、コンバイナー321と325、ターゲットパワーブロック323、累算器329、及びAGC DAC297は、BB AGC増幅器307、AA LPF311、ADC313とからなる信号パス装置と組み合わせてAGCループ345を構成しており、該ループはBB AGC増幅器307を中心とする利得フィードバック回路である。AGCループ345は、増幅入力信号を受信し、入力信号のパワーを予測し、入力シグナルパワーをターゲットパワーレベルに維持するため利得調整信号をアサートする利得制御ロジックを含有する。特に、シグナルパワー予測ブロック315はRD信号中のベースバンド入力信号のパワーを予測し、その信号を表すREST信号をアサートする。一実施の形態において、このパワー予測ではRD信号のいかなる直流レベルでも除外される。コンバイナー321は、REST信号をTP信号と比較してRE信号を生成し、該信号はTP信号によって示されているターゲットパワーレベルに比例してRD信号のパワーエラーの量を同定する。コンバイナー325は、存在するいかなるパワーエラーをも補償するためにGADJ信号の現在の値を調整する。AGC DAC297は、GADJ信号をアナログGAIN ADJUST信号に変換し、該信号をBB AGC増幅器307の利得制御入力端へ出力してRD信号内のベースバンド入力信号のパワーレベルを制御する。このようにして、AGCループ345は、RD信号内の入力ベースバンド信号のパワーレベルをターゲットパワーレベルへ維持または調整しようとする。
【0053】
図中の実施の形態において、BB AGC増幅器307は、BB AGC増幅器273、275のいずれかに相当し、デシベル単位で測定される―6から60dBの範囲にある対数利得スケールを使用する。RD信号はデジタル形式であるため、シグナルパワー予測ブロック315、ターゲットパワーブロック323、累算器329、及びコンバイナー321と325はデジタル装置であり、REST、TP、RE、GACC、及びGADJ信号はデジタル信号である。AGC DAC297は、約±1mAの制御電流レンジでアナログ電流信号を出力してBB AGC増幅器307に対する所望利得レンジを得る128段の7ビットDACである。AGC DAC297の電流出力は、抵抗ネットワーク等(図示せず)などで電圧信号に変換されてGAIN ADJUST信号を得る。
【0054】
直流予測ブロック319、コンバーター331、直流増幅器333、コンバイナー335、累算器339、DC DAC337、及びコンバイナー303を、コンバイナー303とADC313の間の受信信号パスと組み合わせて、入力信号パスにおけるRD信号の直流成分を減少または除去するように作動する直流ループ347を構成する。直流ループ347は、増幅入力信号中の直流量を予測して、増幅入力信号中の直流を減少させるために直流オフセットを出力する直流制御ロジックを含む。特に、直流予測ブロック319は、RD信号の直流オフセットを予測し、直流量を示すODCEST信号をBB AGC増幅器307の出力端へ出力する。DC OFFSET信号がコンバイナー303とBB AGC増幅器307の入力端へ印加され、またRADJ信号の何らかの残りの直流成分はBB AGC増幅器307で効果的に増幅されるため、直流増幅器333はBB AGC増幅器307の利得を補償するよう作動する。GADJ信号を受信し、直流増幅器333の利得を制御するGCON信号の生成を行うコンバーター331は、利得制御ロジックと直流制御ロジックとの間の利得レベルを変換する利得インターフェースをとして作動する。一実施の形態において、前記コンバーター331は利得(1/G)を反転する。コンバーター331は、さらにBB AGC307と直流増幅器333との間の異なる利得レンジ及び/又は異なる利得スケールを補償しもよい。このように、直流増幅器333でアサートされたIDCEST信号は、DC OFFSET信号のエラーを示す。コンバイナー335は、累算器339でDACC信号として維持されているDCOFF信号をIDCEST信号を用いて調整しDC OFFSET信号中のエラーを補償する。
【0055】
図中の実施の形態においては、RD信号はデジタル形式であるため、直流予測ブロック319、直流増幅器333、累算器339、及びコンバイナー335はデジタル装置であり、ODCEST、IDCEST、DACC、及びDCOFF信号はデジタル信号である。また、I、Q OFF DAC293、295のいずれか一方に相当するDC DAC337は、2の補数形式で作動する、約±5ミリアンペア(mA)範囲内でアナログ電流を出力する12ビットの電流ベースのDACである。DAC出力電流は、約±75mVの範囲のDC OFFSET電圧信号に変換されて、約±64mVの範囲の予想直流オフセットを補償する。コンバーター331は、全体としてデジタル装置として作動してデジタルGADJ信号をデジタルGCON信号に変換する。あるいは、直流増幅器333の構成によってはGCON信号はアナログ信号であることも考えられる。図中の実施の形態においては、直流増幅器333は直線式利得増幅器である。一般に、BB AGC増幅器307は、何らかの直流を含む入力信号を増幅するため、直流増幅器333はODCEST信号を増幅して直流ループ347の制御を維持する増幅器として作動する。直流増幅器333による増幅量は、GCON信号を介してコンバーター331によって制御される。コンバーター331にはGADJ信号を受信し、またGCON信号をそれに合わせて調整する。
【0056】
前述のように、コンバーター331は、利得制御ロジックと直流制御ロジックとの間の利得レベルを変換する利得インターフェースとして作動する。一実施の形態において、コンバーター331は、BB AGC増幅器307と直流増幅器333との間の利得を反転する。コンバーター331は、さらにODCEST信号の増幅がRADJ信号の利得と一致するようにGADJとGCON信号に重み付けする何らかのビットと共に対応するレンジまたはユニット間の変換を行ってもよい。あるいは、またはさらには、コンバーター331は対数スケールと線式スケール間のような利得スケール間で変換を行なう。特に図中の実施の形態の場合は、BB AGC増幅器307はデシベル(dBs)単位で測定される対数利得増幅器であり、また直流増幅器333は線式利得増幅器であるため、コンバーター331はデシベル単位のGADJ信号から線式利得GCON信号に変換する。BB AGC増幅器307と直流増幅器333の双方が線式増幅器である実施の形態において、コンバーター331は、対数変換を必要とせずにGADJ信号とGCON信号とに重み付けする何らかのビットと共に対応するレンジまたはユニット間を変換する。
【0057】
適切な直流補償を行って高性能無線トランシーバーの中間周波数(IF)部分を除去することで、結果的に電力要求が少なく比較的高性能で低価格な無線ZIFトランシーバーが得られることが分かる。本発明の実施の形態に係わる利得ループにインターフェース接続された直流補償ループを用いることにより、こうした目標が達成される。ベースバンド利得増幅器の出力端における直流値を予測し、利得ループに連結された利得変換処理に基づいて予測直流を増幅させることにより前記入力端に直流オフセットを出力して、ベースバンドプロセッサー復号装置に出力される直流を有効に制御する。こうした機能により、比較的堅牢で、比較的高いデータ処理量を有する十分な性能を備えた家庭用または小規模ビジネス用としてのWLAN装置を設計することが可能となる。本発明の実施の形態に従うZIF設計により、高感度が得られ、利得および直流オフセットループの速やかな鎮静を行うことが可能となる。通信がバースト様およびパケット様特性を有しているため、速やかな整定が望ましい。直流オフセットを補償するため平均化されたりあるいは除去される大量の固有ノイズにもこの設計は対処している。
【0058】
本発明に係わるシステムおよび方法について一または複数の好適な実施の形態に関連して説明してきたが、本発明はここに述べられた特定の形式に限定されることを意図しているのではなく、添付の請求項に定義されている本発明の精神および範囲に正当に含まれ得るような、他の実施例、変形例、相当例が、網羅されることを意図しているものである。
【図面の簡単な説明】
【図1】図1は、本発明の一または複数の実施の形態に従って実施された無線装置の作動を一般的に図示する一または複数の無線LANのブロック模式図である。
【図2】図2は、ゼロ中間周波数(ZIF)アーキテクチャ内にあって図1の何らかの装置またはアクセスポイント内に組み込まれてもよい本発明の実施の形態に従って実施された無線トランシーバーの簡略化された模式的回路ブロック図である。
【図3】図3は、受信された信号の利得を調整して、図2の無線トランシーバーの直流オフセット値を低下または除去するために利用される補償システムのブロック模式図である。
[関連出願の相互参照]
本出願は、本件出願と同時に出願を行う出願番号09/677,975「ゼロ中間周波数アーキテクチャに設定された無線通信装置用較正直流補償装置」米国特許出願に関するものである。
【0002】
【発明の属する技術分野】
本出願は無線通信に関するものであり、さらに詳しくは、無線周波数信号のベースバンド周波数の直接変換を可能にする直流制御ループを利用するゼロ中間周波数(ZIF)アーキテクチャに設定された無線通信装置用直流補償システムに関するものである。
【0003】
【従来の技術】
ネットワーク通信は、業務用と家庭用の両方の対する技術が目覚しく発展している分野である。ネットワークシステムにより通信が向上し、家庭や職場の両方における生産性や機能を向上させる適切な環境が提供されている。例えばインターネットは、世界規模で複数の装置を互いに接続し、インターネットに接続された何らかの装置間で世界規模の通信を可能にする略地球規模のたいていは有線の通信ネットワークである。このインターネットによりファイルの共有、ファクス通信、チャット、電子メール及びウエッブサイトを介したファイル、ライブラリー、データーベース、コンピュータープログラムなどへの情報アクセスといった複数のサービスへのアクセスを可能にする。
【0004】
多くの事業所や営業所では、生産性と通信の向上を図るために比較的に確立され洗練されたネットワーク環境を備えている。例えば、エクストラネットあるいはイントラネットは、インターネット上で特定のグループの人々に対する高度でしかも外部から守られた、あるいは安全な通信を提供する。多くの小さな事業所や家庭は、ローカルエリアネットワーク(LAN)などの何らかの変形装置を介してインターネットに接続している。小規模ビジネスや家庭の環境にとっては、インターネットへの接続又はファイルの共有、印刷、ファクス通信等の他のサービスへアクセスし、さらにチャットや電子メールサービスなどを介するなどの通信を可能にし、さらにまた共通データベースやライブラリーなどへのアクセスを行うLAN機能を組み込むことが更に有利で一般的になりつつある。こうした小規模ネットワークの多くは一組の電線で互いに接続されている。例えば、あるネットワークを標準的な電話回線を用いて小規模オフィスや家庭内に構築してもよい。電話回線は企業の各オフィスや一般的な家庭の各部屋にすでに設置されている。家庭の各部屋に普通に設けられている電力線を介してネットワーク通信を構築する技術もすでに存在している。あるいは、小規模オフィスや家庭の多くは、撚線対電話回線などのネットワーク配線や、様々なイーサネット(登録商標)例で利用されている対応型RJ−45コネクターなどを用いて接続してもよい。
【0005】
有線ネットワークでは一定レベルの利便性を得られるが、他方多くの制約もある。ネットワークに接続されている各装置は、それを介してそのネットワークを設立している対応配線に接続していなくてはならない。従って、各装置の位置はそのネットワーク配線に接続を可能にするものに限られる。装置は配線を適切に引き回すことが可能なように設置しなくてはならないためケーブル管理も重要な問題である。配線は便利で美的理由のため、目につかない場所に配置するのが望ましい。また、偶発的な接触干渉、切断、あるいは引きはずしといった事故の可能性を減らしたり無くしたりするよう配置すべきである。有線装置はいったん適切に配置されるとその移動は非常に制約され、あるいはその移動は、配線の実質的な再配列または引き回しのやり直しでも行なわないかぎり実行不可能である。有線ネットワーク装置のメインテナンスは面倒で、メインテナンスを行なっている最中は配線をはずし、その後適切に付け直すといったことが必要となる場合がある。
【0006】
赤外線技術のような一定の無線技術も周知である。遠隔制御装置のような一定の分野では赤外線技術も効力を発揮する。ネットワーク分野での適用に対して赤外線技術は比較的安価な選択肢であるが、帯域幅の制限、レンジの制約、直線見通し問題などを含めある程度の制約もある。赤外線技術はアクセスポイント(AP)や廊下の端までネットワークを拡張するための二地点間リレーノードなど一定の分野の応用に利用されている。例えば、赤外線装置は病院、ホテル、その他比較的大規模な建造物などにおける利用が知られている。しかしながら、アクセスポイントまたはノードは通常物理的な物体との潜在的な干渉を避けるために天井の上などに固定して配置されている。赤外線技術はその直線見通し問題のため、ヒトとの関連が必要なネットワークの終末点におけるネットワーク通信には特に便利ではない。
【0007】
無線周波数(RF)技術は、発展性のある無線の局地的ネットワーク(WLAN)を構築するために選択すべき技術であるように思われる。しかしながら、LANシステム用無線周波数技術は小規模なオフィスや家庭用として特に最適化されたものではない。無線技術は、書類配送業サービス、車両のレンタル、倉庫の運営、棚卸しなどの商工業用分野のために確立されているものである。商業産業応用に対する無線具体化製品は、余りにも高価であったり、あるいは特化され過ぎているため小規模なオフィスや家庭環境において直接使用するのには適していない。
【0008】
ブルートゥース技術は家庭やオフィス用として開発が行われている。ブルートゥース技術は、非常に低コストで比較的限られた帯域幅を提供して、携帯電話や、ノートブックコンピューター、ラップトップコンピューター、デスクトップコンピューター、そして、個人用携帯型情報端末機器(PDAs)などのような携帯装置を含むコンピューターシステムのような所定の通信装置の間で接続したりネットワーク通信を可能にする。しかしながらブルートゥース技術は帯域幅に制約があるためデータ処理量が比較的低い。消費者市場ではDVDやその他のマルチメディア分野で必要とされているような、より高いデータ処理量や信頼性が要求されている。
【0009】
一般的なWLANの環境は、非常に雑音が多く無線通信に適していない。たいていの家庭には、例えば、電子レンジオーブン、ガレージドア開閉装置、ラジオ、テレビ受像機、コンピューターシステムなどのようにWLAN通信に干渉する可能性のある電子ノイズにあふれた環境を作り出す電子製品が備えられている。さらに、無線装置間の通信媒体は常に変化している。例えば、たいていの周辺環境や居室の多くには無線環境にマルチパスノイズを発生させる多重反射面が使用されている。さらに手や体、宝石、マウスポインターなどの物品や装置の移動、あるいは冷却ファンのような電子装置の起動は無線通信パス全体に影響を及ぼし無線通信の性能を低下させる可能性がある。
【0010】
【特許文献1】
米国特許第5661761A号明細書
【特許文献2】
国際公開第95/30275A号パンフレット
【特許文献3】
欧州特許出願公開第0948128A号明細書
【特許文献4】
欧州特許出願公開第0719013A号明細書
【特許文献5】
欧州特許出願公開第0964557A号明細書
【特許文献6】
国際公開第98/38799A号パンフレット
【0011】
【発明が解決しようとする課題】
家庭用または小規模ビジネス用WLANシステムなどを実現することができる低価格低電力無線通信装置が望まれている。さらに、いかなる種類の無線通信システムに対するいかなるタイプの応用に対しても低価格、低電力無線通信装置を提供することが望まれている。このシステムは十分な性能を備え、比較的堅牢で、十分なデータ処理量をこなさなければならない。
【0012】
【課題を解決するための手段】
本発明は、直流オフセット補正信号と入力変調信号を混合して適切に直流調整された入力変調信号を形成するものである。本発明に係わるゼロ中間周波数(ZIF)アーキテクチャに設定された無線通信装置用直流補償装置は、入力信号と直流オフセット信号を混合し、前記調整された入力信号を出力するコンバイナーを有する。無線通信装置は、前記直流オフセット信号を発生する直流制御ロジックと、入力信号のパワーを目標レベルに維持する利得制御ロジックと、前記利得制御ロジックと前記直流制御ロジックの間の利得レベルを変換する利得インターフェースとから構成される。
【0013】
無線通信装置の一次信号パスにおいて、利得増幅器は調整された入力信号を受信し、また利得の調整された信号に基づき増幅入力信号を出力する。利得制御ロジックは、増幅入力信号を受信して、入力信号のパワーを予測し、入力信号のパワーを目標電力レベルに維持する為利得調節信号を出力する利得フィードバック回路を備える。直流制御ロジックは、増幅入力信号の直流レベルを予測し、直流予測信号を出力する直流予測器からなる。直流制御ロジックはまた、前記直流予測信号を受信し、利得変換信号に基づき直流オフセット信号を出力する直流増幅器を備える。前記直流増幅器の利得は1(例えば、1/G)以下で減衰器として機能してもよいことに注目する。「増幅」は減衰処理も含むことが分かる。利得インターフェースは、前記利得調整信号を受信し、前記利得変換信号を前記直流増幅器へ出力するコンバーターからなる。
【0014】
前記利得インターフェースは一または複数の機能を実行してもよい。一実施の形態において、前記コンバーターは前記利得増幅器の利得レンジと前記直流増幅器との間を変換する。あるいは、またはさらには、利得増幅器が対数利得スケールを有し、直流増幅器が線式利得スケールを有する場合に前記コンバーターは対数利得スケールと線式利得スケールの間を変換する。
【0015】
さらに特異的な実施の形態においては、無線通信装置は無線周波数(RF)回路と、ZIFトランシーバーと、ベースバンドプロセッサーを含む。RF回路は無線周波数信号の入力と出力を行うもので、一または複数のアンテナ、スイッチ、フィルター、整合回路網を含みトランシーバーへの無線信号の送受信を行う。ZIFトランシーバーは、無線周波数信号をベースバンド入力信号へ変換するRFミキサー回路と、直流オフセットとベースバンド入力信号を混合して調整済みベースバンド入力信号を生成するコンバイナーと、調整済みベースバンド入力信号を受信し、利得調整信号に基づき増幅入力信号をアサートするベースバンド増幅器とを含む。ベースバンドプロセッサーは利得制御ロジック、直流制御ロジック、利得インターフェースを含む。利得制御ロジックには増幅入力信号を受信し、また入力信号のパワーを予測し、ターゲットパワーレベルに入力信号のパワーを維持するため利得調整信号をアサートする。直流制御ロジックは増幅入力信号中の直流量を予測し、増幅入力信号中の直流量を減少させるため直流オフセットを出力する。利得インターフェースは、利得制御ロジックと直流制御ロジックとの間の利得レベルを変換する。前記直流制御ロジックは、ベースバンドプロセッサー内の変換復号ロジックへ出力される受信信号から直流量を除去または取り除くよう作動する。
【0016】
RF回路とZIFトランシーバーは通常アナログ信号で動作するのが、一方、ベースバンドプロセッサは主としてデジタルロジックを利用する。アナログからデジタルへのコンバータ(ADC)やデジタルからアナログへのコンバーター(DAC)のようにインターフェースを確立のために適切な変換装置が設けられている。無線周波数信号は同相(I)部分や直交(Q)部分を含んでもよく、一方、RFミキサー回路がIとQのベースバンド入力信号を無線周波数信号から分離する。作動はIとQチャンネルの両方に対して実質的に同じである。IチャンネルとQチャンネルに対してそれぞれ一個ずつ二つの個別の加算接続部が設けられている。ベースバンド増幅器は個別のIチャンネルとQチャンネルベースバンド増幅器を含み、これらは利得制御ロジックから出力される同一の利得調整信号によって制御されてI及びQチャンネルの追従を可能にする。個別の直流制御ロジックと利得インターフェースがIチャンネルとQチャンネルの両方に別々に設けられているが、その作動は実質的に同じである。直流制御ロジックは、ベースバンドプロセッサー中の拡散デコーダーとパケットデコーダーに出力される受信信号から直流成分を除去または取り除くよう動作する。
【0017】
無線ZIF装置中の直流成分を減少させる方法は、受信無線周波数(RF)信号をベースバンド信号へ変換し、前記ベースバンド信号から直流オフセットを減算して調整されたベースバンド信号を得、利得信号に基づいて前記調整済みベースバンド信号を増幅して増幅入力信号を得、前記増幅入力信号から入力ベースバンド信号のパワーレベルを予測し、前記利得信号を調整して、前記入力ベースバンド信号のターゲットパワーレベルを得、前記増幅入力信号の直流レベルを測定して直流成分予測を求め、利得変換信号に基づいて前記直流予測を増幅して直流オフセットを出力し、前記利得信号に基づき利得変換信号を生成することとから構成される。
【0018】
前記方法は、利得レンジ間および/または対数利得スケールと線形利得スケール間の場合のような異なる利得スケール間の変換することからなっていてもよい。さらに、前記方法はベースバンド信号から直流オフセットを減算することを含んでもよい。前記直流予測を増幅することは、前記直流予測を減衰させることからなってもよい。該減衰処理は、前記直流予測を反転して前記直流オフセットを出力することをさらに含み、ここで該直流オフセットをついで前記ベースバンド信号へ加算してもよい。
【0019】
適切な直流補償を伴って高性能無線トランシーバーの中間周波数部を取り除くことにより、結果的に比較的高性能、低価格、低電力要求型のZIFトランシーバーが得られることが分かる。本発明の実施の形態に係る利得ループにインターフェース接続された較正直流補正ループを用いることによりこれらの目標が達成される。こうした機能により、比較的堅牢で高いデータ量処理を行なう、優れた性能の家庭用または小規模ビジネス用WLAN装置を設計することが可能となる。
【0020】
以下の図面と共に、好適な実施の形態についての下記の詳細な説明を勘案する場合、本発明をさらによりよく理解することができる。
【0021】
【発明の実施の形態】
図1は、本発明の一または複数の実施の形態における無線装置の作動を一般的に示している、一または複数のWLANのブロック模式図である。本発明は例示的な実施の形態においてWLANで使用するものとして説明されているが、該発明はいかなるラジオまたは無線通信にも利用されるものでWLAN分野の応用にのみ限定されるものではないと解釈されるべきである。第一領域101と第二領域103は、オフィスビル内の事務所や家庭内の部屋のような個別のコンパートメントまたは区画を表している。領域101と103は、それぞれの領域内の通信を制御するための無線アクセスポイント(AP)121と123とをそれぞれ備えてもよい。図のように、アクセスポイント121と123はLAN125のような有線ネットワークに接続され、さらに共通サーバーコンピュータ127に接続されている。
【0022】
領域101内では無線装置111と113とはアクセスポイント121を介して互いに交信を行なうことができ、また領域103内では無線装置115と117とはアクセスポイント123を介して互いに交信することができる。アクセスポイント121は、装置111と113がLAN125を介してサーバ127と交信することを可能にし、またアクセスポイント123は、装置115と117がLAN125を介してサーバ127と交信することを可能にしている。さらに、LAN125は、装置111、113、115、117が互いに交信したり、またそれらに接続されている何らかの他の装置と交信することを可能にしていることが認識される。
【0023】
アクセスポイントは、もし用いられるならば、通常LAN125のような有線LANに、必ずしもこれに限れることなく、接続される。アクセスポイントの数や位置は、通常、サービスを受けるユーザーの人数や受信可能範囲及び/または隣接チャンネルの干渉などといった特定の構成や必要性に応じて決まる。単一のアクセスポイントがユーザーの密度や、干渉の影響を受ける全フロアの部屋に役立ち得ることが分かる。多重のアクセスポイントが大いにセルラー通信のセルのように利用されている。隣接アクセスポイントは隣接チャンネルに作動して干渉を防ぐ。ローミング機能を渡せて領域101から103またはその逆のように、ある領域から他の領域へ装置が移動可能にしてもよい。一般に、各アクセスポイントは追加のソフトを持っており家庭やビルの主電力にアクセスする。
【0024】
別の実施の形態が、装置131、133、及び135を有する領域105によって示されている。装置131、133、135はアクセスポイントを介するのではなくむしろ互いに直接通信している。アクセスポイントのないネットワークは本質的に特別なもので、通常は利用者が少ない。装置111、113、115、117と装置131、133、135との主な相違点は動作モードである。無線装置111、113、115、117、131、133、135のそれぞれは本発明の実施の形態に従って実施される可能性のある無線通信を可能にするための無線トランシーバーを備えている。
【0025】
装置111、113、115、117、131、133、135は、無線通信機能を備えたいかなる種類の装置であってもよい。例えば、オフィスや家庭環境においては、前記装置はそれぞれ何からの一台または複数のパーソナルコンピューター、ラップトップコンピューター、デスクトップコンピューターなどや、何らかの種類のプリンタ技術を用いた印刷装置、個人用デジタル型情報端末機器(PDA)などや、スキャナー、ファクス装置などからなってもよい。無線技術を使用することにより、所定領域内のいかなる場所に位置する装置のいずれかであっても同一通信領域内にある他の装置との間で通信し、データや情報の転送を行うことが可能となる。たとえば、装置111はプリンタである装置113と無線による交信を行なうコンピューターであってもよい。また装置111は、コンピューターとしてサーバー127とファィルの送受信を行なってもよい。装置111は、領域101から103へ移動しても、アクセスポイント121を介してLAN125とサーバー127との通信を維持することができる。LAN125は、電話回線、電力線、撚線対、同軸ケーブルなどのような何らかの種類の配線技術で構成され、何らかの種類のイーサネット(登録商標)構成のような何らかの適切なアーキテクチャに従って実現されてもよい。さらに無線LAN125も考えられ、アクセスポイント121、123は対応する無線トランシーバーを含み、移動可能または携帯用装置であることを認識する。領域105内において、装置131から135自身が同様に互いに交信を行なうための一つの無線LAN(WLAN)を設立している。
【0026】
図2は、本発明の実施の形態に従って実施された無線トランシバー200で、装置111、113、115、117、131から135までの装置のいずれかに、またアクセスポイント121、123のいずれか一方または両方に組み込まれる可能性のある無線トランシーバーの簡略模式的ブロック図である。しかしながら、無線トランシーバー200は、例示に過ぎないWLAN構成に限定されるのではなく、他の種類の利用分野における別の種類のラジオあるいは無線通信にも利用できることは言うまでもない。無線トランシーバー200は、ZIFトランシーバー201とベースバンドプロセッサー203を含むゼロ中間周波数(ZIF)アーキテクチャとして実施されている。以下においてさらに詳しく述べるように、ZIFアーキテクチャは中間周波数(IF)ロジックや関連回路を完全に削除することによって構成を単純化することができる。このように、ZIFアーキテクチャでは、わずか2個の主要モジュール、チップまたはIC(トランシーバーとプロセッサー)を用いて無線通信を可能にしている。これにより、次いで中間周波数回路やロジックを含む同様のトランシーバーに比べて部品数が大幅に削減され、コストが下がり、さらに無線トランシーバー200の電力消費も減少する。
【0027】
従来のZIFアーキテクチャの問題のある特徴は、かなりの直流オフセット電圧を受信機内に誘導することであり、この電圧は入力信号を捕捉し、また通信を可能にするために補償または除去しなければならない。無線トランシーバー200は、直流ループ347と組み合わされた自動利得コントロール(AGC)ループ345(図3)で構成され、受信機内の望ましくない直流成分を測定及び減少または除去する。以下においてさらに述べるように、自動利得コントロールループ345には増幅入力信号を受信し、入力信号のパワーを予測し、入力信号パワーをターゲットパワーレベルに維持せんとして利得調整信号をアサートする利得制御ロジックが設けられている。直流ループ347は、増幅入力信号中の直流成分量を予測し、増幅入力信号中の直流成分を減少せんとして直流オフセットを出力する直流制御ロジックを備えている。また、利得制御ロジックと直流制御ロジック間の利得レベルを変換する利得インターフェースも設けられている。
【0028】
無線トランシーバー200は、何らかの望ましい搬送周波数と変調技術を用いていくつかの対応するデータ処理量のいずれかを達成してもよい。例えば、無線トランシーバー200は、米国電気電子学会(IEEE)802・11bに従って約2.4ギガヘルツ(GHz)の搬送周波数と1、2、5.5、または、11毎秒メガビット(Mbps)のデータ処理量で作動するよう構成してもよい。あるいは、無線トランシーバー200をIEEE802・11aに従って6、12、18、24、36、または、54Mbpsのデータ処理量に対して約5GHzの搬送周波数で構成してもよい。図中の実施の形態において、無線トランシーバー200はIEEE802・11bに従い、2.4GHzの搬送周波数において1、2、5.5、または、11Mbpsのデータ処理量で作動する。本発明はなんらかの特定の通信または変調技術や標準仕様に制限されないことは言うまでもないが、この実施の形態においては直接シーケンス拡散スペクトラム(DSSS)変調技術を用いている。
【0029】
装置111〜117または131〜133あるいはアクセスポイント121、123のいずれも無線トランシーバー200に合わせて構成されてもよい。個別の構成は、装置及び通信インターフェィスの種類によって定まる。無線トランシーバー200は、コンピューターシステムの適当なスロットまたはインターフェースにプラグ接続するプラグイン型周辺装置または拡張カードのように構成されてもよい。例えば、ポータブル及びラップトップコンピューターなどに対しては、コンピューターのPCカードスロットへプラグ接続するパーソナルコンピューターメモリーカード国際協会(PCMCIA)カードまたはPCカードとして実施してもよい。アンテナはPCカード自体に組み込まれたり、コンピューターの外部またはその上に設けられて、適当な方法でPCカードにインターフェース接続されてもよい。デスクトップコンピューターなどの場合は、無線トランシーバー200は、何らかの種類の拡張または周辺標準規格、例えば周辺部品接続(PCI)、産業標準アーキテクチャ(ISA)、拡張ISA(EISA)標準規格などに合わせて実施されてもよい。例えば、無線トランシーバー200を、PCIスロットにプラグ接続されるPCIカード上に実施してもよい。さらにまた、アンテナを一体型や外部接続型としてもよい。アンテナを備えたディスプレイ組込型の、小型PCIカードも考えられる。適当な通信インターフェースを用いた自立型またはスタンドアロン型のパッケージも考えられ、これはアクセスポイントには特に有利である。例えば、無線トランシーバー200は、ユニバーサルシリアルバス(USB)接続やイーサネット(登録商標)インターフェース(撚線対、同軸ケーブルなど)あるいは装置との何らかの適当なインターフェースといった直列または並列接続を有する独立型ユニットとして実施してもよい。
【0030】
無線トランシーバー200によって送受信されるデジタルデータは、中間アクセス制御(MAC)装置205で処理される。送信の場合、MAC装置205はデジタルデータ信号をパケットエンコーダ207へアサートし、該エンコーダはこのデータから送信用パケットを作成する。パケットエンコーダ207において、一つのパケットは連続した3つのシリアルビットストリームによって構成される。第一のシリアルビットストリームはプレアンブルと呼ばれ、1Mbpsストリームの1または0とそれに続く同期(sync)パターンである。第二シリアルビットストリームはヘッダーと呼ばれ、パケット長やパケットのデータ部分のデータレートなどの1または2Mbpsストリームのパケット情報である。第3のシリアルビットストリームはデータ部またはペイロードと呼ばれ、1、2、5.5、または、11Mbpsの速度のデータ・ストリームのいずれか1つである。
【0031】
パケットエンコーダ207は、ベースバンドの符号化されたパケットを拡散エンコーダ(SPREAD)209へ出力する。図示されている実施の形態では、1および2Mbpsレートがバーカーワード符号化拡散方式に従って符号化され、一方5.5及び11Mbpsレートは相補型コードキーイング(CCK)符号化方式によって符号化される。拡散エンコーダ209は、直交生成技術を使用して、Iチャンネルへ同相信号(I)を、またQチャンネルへ直交(Q)信号をそれぞれ出力する。1Mbpsの場合は、1ビット入力ごとに11チップのバーカーワードがIとQチャンネルへ全く同じように出力される。入力ビットが0の場合、11チップのセンスは反転し、入力ビットが1の場合は、11チップのセンスは反転しない。こうしてデータはバーカーコードによって拡散される。2Mbpsの場合は、2ビットの入力ごとにI及びQチャンネルのそれぞれへ11チップが出力される。1ビットを用いてIチャンネルの反転または非反転を行ない、残りのビットがQチャンネルに使用される。5.5Mbpsの場合は、4ビットを8複合(IとQチャンネル)チップへ割り当てる。8チップ複合コードワードを選択し標準規格に定められている特定のルールに従って回転させる。11Mbpsは5.5Mbpsに似ているが、8ビットを8複合チップに割り当てる点が異なる。
【0032】
Iチャンネル信号はIデジタル−アナログ変換器(IDAC)211へ出力され、Qチャンネル信号はQDAC213へ出力され、ここでI DAC211とQ DAC213は、また、クロックソース257からクロック信号CREFを受信する。一実施の形態において、CREF信号はIEEE802・11bに対する必要な22MHzの基本振動数に基づき44MHzである。I DAC211とQ DAC213とは、Iチャンネル信号とQチャンネル信号とをそれぞれサンプリングして、デジタルフィルター処理を行う。11Mbpsの場合は、I DACとQ DACは、各チップを4個のサンプルに変換する。I DAC211はIチャンネルアナログ出力信号をエイリアス除去ローパスフィルター(AA LPF)215にアサートし、該フィルターはIチャンネル送信信号TXIをZIFトランシーバー201内に設けられたLPF219に出力する。Q DAC213はQチャンネルアナログ出力信号をもう一つのAA LPF217へアサートし、該フィルターはQチャンネル送信信号TXQをZIFトランシーバー201内に設けられたもう一つのLPF221の入力端へ出力する。
【0033】
外部電圧制御発振器(VCO)229は、フェーズロックループ(PLL)231とI/Q LO発生器227の入力端へ局部発信器(LO)信号を約4.8GHzの周波数で出力する。一実施の形態において、基準クリスタルを用いてVCO229を電圧制御で調律し、4.8GHzのLO信号を発生させる。PLL231は、適切な低周波信号に分割されたCREFクロック信号を受信する。PLL231は、また、VCO4.8GHz信号を同一の適切な低周波信号に分割する。PLL231内に設けられた位相検出器回路(図示せず)は、これら2つの低周波信号、一つはCREF信号であり、もう一つはVCO229から出力された信号であるが比較して、フィルター処理された後にVCO229に入力される補正(C)信号を生成する。この位相固定ループ装置は、VCOから出力されたLO信号のジッターを減少させる。I/Q LO227はPLL231から出力された4.8GHz搬送波信号を二分割し、同相(I)搬送波信号と直交(Q)搬送波信号の二つの信号からなる、2つの個別の2.4GHz搬送波信号を発生する。このI及びQ搬送波信号は、互いに90度位相がずれている。I搬送波信号はIチャンネルミキサー223の一方の入力端へ出力され、Q搬送波信号はQチャンネルミキサー225の一方の入力端へ出力される。Iチャンネルミキサー223の他方の入力端はLPF219の出力信号を受信し、Qチャンネルミキサー225の他方の入力端はLPF221の出力信号を受信する。Iチャンネルミキサー223は、I搬送波信号とIチャンネル送信信号を混合してIチャンネルをベースバンドレベルから2.4GHzの無線周波数へアップコンバータで変換する。Qチャンネルミキサー225は、Q搬送波信号とQチャンネル送信信号を混合してQチャンネルをベースバンドから2.4GHzの無線周波数へアップコンバータで変換する。I/Qチャンネルミキサー223、225からの出力信号は可変利得増幅器(VGA)233の入力端で混合される。VGA233は、増幅された送信信号を固定利得増幅器235の入力端へアサートし、該増幅器はその出力を無線周波数パワー増幅器(RFPA)237へ出力する。RFPA237は、増幅された無線周波数信号をRF LPF239へアサートし、該フィルターはフィルター処理されたRF出力信号を送信/受信(T/R)スイッチ241の一方の入力端へ出力する。送信の場合は、T/Rスイッチ241はLPF239のRF出力信号を双方向バンドパスフィルター(BPF)243へ出力し、該フィルターはフィルター処理されたRF出力信号をダイバーシティースイッチ245へ出力する。このダイバーシティースイッチ245は、2台のアンテナ247、249のうち選択された一つのアンテナへRF送信信号をアサートする。
【0034】
RFPA237は、送信検出(TX DET)信号をベースバンドプロセッサー203内に設けられた送信A/D変換器(ADC)251へ戻してアサートし、該プロセッサーは対応するデジタルフィードバック信号をMAC205へ出力する。前記MAC205は、ADC251を介して送信出力信号を検出するパワー制御アルゴリズムを有し、送信(TX)DAC253の入力端へフィードフォワード信号を出力し、該変換器は送信自動利得制御(TX AGC)信号をアサートしてVGA233の利得を制御する。さらに、ZIFトランシーバー201は電圧基準ソース255を備え、ZIFトランシーバー201とベースバンドプロセッサー203に対する電圧基準(VREF)信号を出力する。このVREF信号は1.2ボルト等のような何らかの使いやすい電圧でよい。クロックソース257はZIFトランシーバー201内に設けられたPLL231へCREF信号を出力する。
【0035】
T/Rスイッチ241を選択しアンテナ247、249のいずか一方から信号を受信し、フィルター処理された信号(BPF243を介して)を平衡/不平衡(BALUN)インピーダンス整合ネットワーク259の入力端へ出力する。BALUN259は受信されたRF入力信号RRFを可変LNA261の入力端へ出力する。LNA261はその出力を利得固定LNA263の入力端へアサートする。LNA263は、Iチャンネルミキサー265とQチャンネルミキサー267のそれぞれの入力端へ増幅されたRF受信信号をアサートする。I/Q LO227は、I搬送波信号をIチャンネルミキサー265のもう一方の入力端へアサートし、またQ搬送波信号をQチャンネルミキサー267のもう一方の入力端へアサートする。Iチャンネルミキサー265は、RF受信信号中のIチャンネル出力信号からI搬送周波数を分離し、Iチャンネル出力信号をLPF269へ出力する。同様に、Qチャンネルミキサー267は、RF受信信号中のQチャンネル出力信号からQ搬送周波数を分離し、Qチャンネル出力信号をLPF271へ出力する。
【0036】
LPF269の出力は、可変ベースバンド自動利得制御(BB AGC)増幅器273の入力端へ出力される。同様に、LPF271は、その出力をもう一方のBB AGC増幅器275の入力端へアサートする。BB AGC増幅器273は、増幅Iチャンネルアナログ受信信号(RXI)をIチャンネル受信器AA LPF277の入力端へアサートし、該フィルターはベースバンドプロセッサー203内に設けられたIチャンネルADC(I ADC)281の入力端へその出力をアサートする。BB AGC増幅器275は、増幅Qチャンネルアナログ受信信号(RXQ)をQチャンネルAA LPF279の入力端へアサートし、該LPFはその出力をベースバンドプロセッサー203内に設けられたQチャンネルADC(Q ADC)283の入力端へ出力する。I ADC281とQ ADC283は、それぞれのI及びQチャンネルデジタル受信信号RDI、RDQを拡散デコーダ(DE−SPREAD)285へアサートし、該デコーダーは拡散エンコーダー209と反対の処理を行い受信ベースバンド符号化パケットを検索する。拡散デコーダー285は、受信されたベースバンドパケットをパケットデコーダー287へ出力し、該デコーダーは様々な機能の中でもパケットペイロードの検索と受信データ信号のストリームの生成を行う。RDIとRDQ信号は、また後から説明される補償ロジック284へ出力される。パケットデコーダー287のデータ信号は、MAC装置205の受信入力端へ出力され、該装置は受信された信号を実装されたインターフェースを介して対応する装置へ出力する。MACインターフェースは、PCカード等の上のように装置内部に組み込んでもよいし、あるいはUSB等に従って適当な外部コネクタを用いて外部に配置してもよい。
【0037】
ZIFトランシーバー201内の設けられているオーバーロード検出器(OD)289は、LPF269とLPF271のそれぞれの出力端に接続された、第一及び第二入力端を有し、受信入力信号のオーバーロードを検出する。オーバーロード検出器289は、ベースバンドプロセッサー203内のOVLD ADC291にベースバンドオーバーロード(BB OVLD)信号をアサートし、該装置は対応するデジタルオーバーロード信号OVLDを補償装置284へ出力する。このように、補償装置284は受信信号のオーバーロードを検出し、HI/LO信号をアサートしてZIFトランシーバー201の可変LNA261を制御する。図中の実施の形態においては、可変LNA261は高利得(HI)と低利得(LO)との間に約33デシベル(dB)のステップ差分を有する。この利得は初めは、高く設定されて弱い信号を検出し、受信信号がオーバーロード検出器289で検出されるようなオーバーロード状態を引き起こすようであれば一定の条件のもとで低い利得へと切り換えられる。
【0038】
以下でさらに詳しく述べるように、補償装置284は、AGC DAC297と呼ばれる利得DACへ利得調節信号GADJをアサートすることにより受信信号の利得をターゲットパワーレベルへ制御する。AGC DAC297は、対応するアナログフィードバック利得制御信号GAIN ADJUSTをアサートしてBB AGC増幅器273、275の両方の利得を制御する。連一の利得制御信号がBB AGC増幅器273、275の双方へ出力され、そのようにして受信信号のI及びQチャンネルの利得が互いに適切に追従する。補償装置284は、さらにそれぞれのデジタルI及びQチャンネル直流オフセット信号IDCOFFと信号QDCOFFをIチャンネルオフセット(I OFF)DAC293と、Qチャンネルオフセット(Q OFF)DAC295へそれぞれアサートする。I OFF DAC293はIチャンネル直流オフセットアナログ信号(I OFFSET)をLPF269へアサートし、Q OFF DAC295はQチャンネル直流オフセットアナログ信号(Q OFFSET)をLPF271へアサートする。このように、補償装置284は、ZIFトランシーバー201内の受信信号のI及びQチャンネル両方内の直流オフセットを測定、減少または除去しようとする。
【0039】
ZIFアーキテクチャを利用して、より少ないコストと電力消費で十分な性能とより高度の優データ処理量を達成する。このことは、比較的優れた性能が必要とされるマルチメディアやDVD分野への応用を要求する消費者市場では特に有用である。また、消費者市場では価格の低減も要求される。ZIFアーキテクチャは、中間周波数成分や外部フィルターを除去することによって十分な性能を維持しながら、低価格を実現する一つの方法である。本発明は何らかの特定の周波数域に限定されるものではないが、目標搬送波周波数は2〜5GHzレンジ及びそれ以上といったGHzレンジにある。2〜5GHz帯は、十分な干渉量がある比較的ノイズの多い帯域である。ZIFアーキテクチャを利用してノイズの多い環境においても性能レベルを維持する。
【0040】
ZIFアーキテクチャ特有の問題は、S/N(SNR)比を劣化させるベースバンドにおける直流オフセットの発生であり、この問題は装置の性能に直接関係する。ZIFアーキテクチャには、著しい直流オフセットレベルに対抗するのに用いられる可能性のある中間周波段が設けられていない。多くの直流オフセットの根源は、集積回路の型の自家熱のような温度変化によるものである。受信ミキサー265、267は、I/QLO227によって発生した搬送周波数の直流オフセットを内部へ注入する。このLO直流オフセットは、可変LNA261の選択利得レベルだけでなくRF周波数あるいはチャンネル選択によっても変動する。この変動は、チャンネルや利得の変化により速やかに発生する。温度によるゆっくりとした直流ドリフトも発生する。外部的にI/QLO227から出力されたLO搬送周波数は、アンテナ入力ポートへ漏出し、直流オフセットを引き起こす。この外部直流オフセットは、手、体、宝石、マウスポインターなどの動きや冷却ファン等の電子装置の起動、及びアンテナの回りにあるリフレクターからの再反射などの外部環境の変化に伴い変動する。無線装置の移動あるいはアンテナ方向の変化もまたチャンネルやその領域の伝播特性に著しい変動を引き起こす。こうした環境の変化は、漏出するLO搬送周波数の大きさや位相を動的に変化させるインピーダンスの変化を誘引する。
【0041】
受信ミキサー265、267はまたそれらの出力端に直流オフセットを発生する。この直流オフセットは、主としてバイポーラーと金属酸化膜半導体(MOS)デバイスとの整合や抵抗器の整合のような回路整合の機能である。この直流オフセットもまた温度変化や自家発熱によってドリフトする。I及びQチャンネルLPF269やLPF271もまたそれらの出力端にオフセットは発生する。この直流オフセットもまた回路整合の機能である。I及びQチャンネルベースバンドAGC増幅器273と275もまたそれらの入力端に直流オフセットを発生する。当該直流オフセットもまた本来回路整合の機能である。この機能に伴うアナログ制御回路のため、整合変動の影響は受信ミキサー265、267やLPF269、271によって経験される直流オフセットの影響よりも強烈である。この直流オフセットは、また利得設定に伴って非直線的に変動し、温度変化や自家発熱によりドリフトする。制御電圧対利得特性の関係も時間と共に徐々に変化する可能性がある。ドリフトの主な理由は、よりゆっくりとしたパッケージ温度の変動である。デジタル形式で生成された信号の高調波からの内部無線妨害による一定レベルの直流オフセットが発生することもある。無線妨害がアンテナ及び/またはRFフロントエンドに注入される時、この直流オフセットはチャンネルやLNA利得の機能であるだけではなくスプリアス信号を発生する特定のデジタル回路の強い機能である。一キロヘルツ(kHz)のように一定の周波数(f)以下では、1/fノイズは結果において直流オフセットと同様の障害として発生する。
【0042】
直流オフセットを除去する一つの可能な方法は、結合コンデンサ等を用いるような交流結合によるものであることに着目する。しかしながら、交流結合は低周波成分をフィルター除去してしまう傾向がある。1kHz以上ではかなりの量のデータが除去されてしまうため、交流結合は1kHz以下のデータのみを除去するのでなくてはならない。しかし、この範囲内では約100マイクロセカンド(μs)オーダーのように非常に長い整定時間がかかり、パケットベース通信のようにバースト様の環境では実用的ではない。整定時間は、通信のバースト特性に制限される。IEEE802・11aおよびIEEE802・11bの標準規格の短いプリアンブルタイムラインでは直流を正確に予測する余裕はあまりない。
【0043】
直流オフセットの発生源は全てBB AGC増幅器273、275の入力端と関連している。BB AGC増幅器273、275の利得レンジは、多様な環境において許容可能な性能を保証するのに十分でなくてはならない。図中の実施の形態において、BB AGC増幅器273、275それぞれの利得レンジは、約0.7V/Vから800V/Vまでの所望の作動範囲を得るために約―6dBから60dBすなわち0.5V/Vから1000V/Vまでの範囲である。直流オフセットレンジは、±50〜100ミリボルト(mV)のオーダーでよいことが決定されている。ベースバンド増幅器273、275は利得レンジが大きいためその前の段階で直流補正を行うのが望ましい。
【0044】
図3は、受信信号の利得を制御し、またZIFアーキテクチャにおける直流オフセットを減少または除去するために利用される補償システム300のブロック模式図である。補償システム300には、利得および直流補償を行うための無線トランシーバー200の受信部の作動が図示されている。補償システム300は、補償ロジック284の作動に着目して、ZIFトランシーバー201とベースバンドプロセッサー203からの回路を含む無線トランシーバー200内の部材を表す様々なブロックを包含している。補償システム300のブロック模式図は、簡略化されてI及びQチャンネルの両方の作動を表す単一の通信パスによって個別のI及びQチャンネル信号を図示している。このようにして、同じ技術がIチャンネルとQチャンネルの両方に適用され、また無線トランシーバー200の利用にも適用可能であることに留意する。
【0045】
BALUN259を介するアンテナ247、249から受信されたRF入力信号RRFはLNA/ミキサー301と呼ばれるRFミキサー回路へ出力され、該ミキサーはLNA261、263と受信ミキサー265、267に相当する。LNA/ミキサー301は、ベースバンド受信入力信号RBBをコンバイナー303の一方の入力端へ出力し、該コンバイナーは直流調整された受信入力信号RADJをLPF269、271に相当するベースバンドBB LPF305の入力端に出力する。前記コンバイナー303のもう一方の入力端はDC OFFSET信号を受信する。コンバイナー303は、DC OFFSET信号をRBB受信信号と混合して直流調整されたRADJ信号を出力するコンバイナーとして作動する。一実施の形態において、コンバイナー303は、RBB受信信号からDC OFFSET信号を減算して直流調整されたRADJ信号を出力する加算接続部である。また、コンバイナー303は反転DC OFFSET信号を加算する加算接続部としても機能することに着目する。本発明は、いずれか特定の実施または設計構造に制限されるものではない。
【0046】
BB LPF305の出力信号はBB AGC増幅器273、275の作動に相当するベースバンド利得増幅器BB AGC増幅器307の入力端へ出力される。BB LPF305の出力信号も、また、オーバーロード検出器289へ出力され、該検出器はベースバンドオーバーロード信号BB OVLDをベースバンドプロセッサ203内のOVLD ADC291へアサートし、該プロセッサはOVLD信号を補償装置284のオーバーロード検出ブロック309へ出力する。OV検出ブロック309はHI/LO信号をLNA/ミキサー301へアサートし、可変LNA261を高利得と低利得のいずれかへ切り換える。BB AGC増幅器307は、増幅入力信号RをAA LPF277、279に相当するAA LPF311の入力端へアサートする。AA LPF311の出力信号は、ADC281、283に相当するADC313へ出力される。ADC313は、増幅受信入力信号Rのデジタル版であるRDをその出力端に出力し、ここでRD信号はI及びQデジタル受信信号RDI、RDQに相当する。ADC313から出力されるRD信号は、拡散デコダー285へ出力される。
【0047】
RD信号は、補償ロジック284のシグナルパワー予測ブロック315と直流予測ブロック319へ出力される。シグナルパワー予測ブロック315は、入力シグナルパワー予測信号RESTをコンバイナー321の一方の入力端へ出力する。コンバイナー321はターゲットパワーブロック323から出力されるターゲットパワー(TP)信号を受信し、またTP信号をREST信号と混合して受信エラー信号REとしてもう一つのコンバイナー325の入力端へ出力する。一実施の形態において、コンバイナー321は、またREST信号からTP信号を減算して受信エラー信号REをコンバイナー325の入力端へ出力する加算接続部として作動する。コンバイナー325は、RE信号を累算器329から出力された利得累算信号GACCと混合して利得調節信号GADJをその出力端に提供する。一実施の形態において、またコンバイナー325は、また累算器329から出力される利得累算信号GACCからRE信号を減算し利得調節信号GADJをその出力端に出力する加算接続部としても作動する。このGADJは、AGC DAC297、累算器329、コンバーター331のそれぞれの入力端へ出力される。AGC DAC297は、デジタルGADJ信号をアナログGAIN ADJUST信号に変換し、該信号はBB AGC増幅器307の利得を制御する。累算器329は、継続的または周期的にGACC信号を調整し、GADJ信号の変動を追跡する。
【0048】
直流予測ブロック319は、出力直流予測デジタル信号ODCEST信号を、直流増幅器333の入力端へ出力し、該増幅器は変換器331から出力される利得変換信号GCON信号で調整される。直流増幅器333は、変換器331から出力されるGCON信号で定まる量によってODCEST信号を増幅または減衰(1/G)させて入力直流予測信号IDCESTをコンバイナー335の一方の入力端へ出力し、該コンバイナーは他方の入力端に累算器339から出力される直流オフセット累算信号DACCを受信する。コンバイナー335は、IDCEST信号とDACC信号を混合し、直流オフセット信号DCOFFを提供し、該信号はDC DAC337の入力端と直流累算器339の入力端へ出力される。一実施の形態において、コンバイナー335は、IDCEST信号をDACC信号へ加算して直流オフセット信号DCOFFを出力する加算接続部として作動する。累算器339は、継続的にDACC信号をDCOFF信号のレベルへ調整して累積された直流値を維持する。DC DAC337は、デジタルDCOFF信号をコンバイナー303に出力されるアナログDC OFFSET信号に変換する。DCOFF信号は、IDCOFF及びQDCOFF信号の作動を表し、またDC OFFSET信号はI OFFSET信号及びQ OFFSET信号の作動を表す。
【0049】
他の例や変形例が多数考えられることに注目する。例えば、コンバイナー303を単一の加算接続部として実施し、直流増幅器333またはDC DAC337が否定または反転処理を行い負のDC OFFSET信号を生成し、その信号がついでコンバイナー303によりRBB信号に加算されてもよい。
【0050】
制御ロジック343は作動制御や変数設定などを行うためOV検出ブロック309、ターゲットパワーブロック323、直流予測ブロック319に接続されている。例えば、制御ブロック343を用いて、ターゲットパワーブロック323によって使用される目標電力レベルを製造業者やユーザーが設定してTP信号を制御することを可能にしてもよい。
【0051】
作動中は、アンテナ247、249から出力されるRRF信号は、LNA/ミキサー301によりベースバンド周波数のRBB信号に変換される。OV検出ブロック309は、アンテナ247、249のいずれか一方で受信された有効であるが弱い無線周波信号の検出を確実に行うため、最初はHI/LO信号をHIへアサートすることによってLNA/ミキサー301のLNA部の利得を高く設定する。RBB信号をコンバイナー303によって直流調整し、該コンバイナーはDC OFFSET信号を混合または減算処理してRADJ信号をBB LPF305へ出力する。BB LPF305は、フィルター処理されたRADJ信号をBB AGC増幅器307へ出力する。DC OFFSET信号は、BB AGC増幅器307の入力端における望ましくない直流量の予測値に基づいている。オーバーロード検出器289は、BB LPF305の出力端において受信入力信号がオーバーロード状態であるかどうかを検出し、もしオーバーロード状態の場合にはBB OVLD信号をアサートする。もしオーバーロード状態が検出された場合は、OV検出ブロック309はHI/LO信号をLO側へアサートしてLNA/ミキサー301の入力利得を低下させ、受信入力信号RBBをターゲットパワーレベルに近づける。
【0052】
BB AGC増幅器307は、RADJ信号を増幅し、R信号をAA LPF311へ、また次いでベースバンドプロセッサー203のADC313へ出力する。ADC313は、アナログR信号をデジタル受信信号RDに変換し、この信号を拡散285へ(RDI信号とRDQ信号として)出力する。シグナルパワー予測ブロック315、コンバイナー321と325、ターゲットパワーブロック323、累算器329、及びAGC DAC297は、BB AGC増幅器307、AA LPF311、ADC313とからなる信号パス装置と組み合わせてAGCループ345を構成しており、該ループはBB AGC増幅器307を中心とする利得フィードバック回路である。AGCループ345は、増幅入力信号を受信し、入力信号のパワーを予測し、入力シグナルパワーをターゲットパワーレベルに維持するため利得調整信号をアサートする利得制御ロジックを含有する。特に、シグナルパワー予測ブロック315はRD信号中のベースバンド入力信号のパワーを予測し、その信号を表すREST信号をアサートする。一実施の形態において、このパワー予測ではRD信号のいかなる直流レベルでも除外される。コンバイナー321は、REST信号をTP信号と比較してRE信号を生成し、該信号はTP信号によって示されているターゲットパワーレベルに比例してRD信号のパワーエラーの量を同定する。コンバイナー325は、存在するいかなるパワーエラーをも補償するためにGADJ信号の現在の値を調整する。AGC DAC297は、GADJ信号をアナログGAIN ADJUST信号に変換し、該信号をBB AGC増幅器307の利得制御入力端へ出力してRD信号内のベースバンド入力信号のパワーレベルを制御する。このようにして、AGCループ345は、RD信号内の入力ベースバンド信号のパワーレベルをターゲットパワーレベルへ維持または調整しようとする。
【0053】
図中の実施の形態において、BB AGC増幅器307は、BB AGC増幅器273、275のいずれかに相当し、デシベル単位で測定される―6から60dBの範囲にある対数利得スケールを使用する。RD信号はデジタル形式であるため、シグナルパワー予測ブロック315、ターゲットパワーブロック323、累算器329、及びコンバイナー321と325はデジタル装置であり、REST、TP、RE、GACC、及びGADJ信号はデジタル信号である。AGC DAC297は、約±1mAの制御電流レンジでアナログ電流信号を出力してBB AGC増幅器307に対する所望利得レンジを得る128段の7ビットDACである。AGC DAC297の電流出力は、抵抗ネットワーク等(図示せず)などで電圧信号に変換されてGAIN ADJUST信号を得る。
【0054】
直流予測ブロック319、コンバーター331、直流増幅器333、コンバイナー335、累算器339、DC DAC337、及びコンバイナー303を、コンバイナー303とADC313の間の受信信号パスと組み合わせて、入力信号パスにおけるRD信号の直流成分を減少または除去するように作動する直流ループ347を構成する。直流ループ347は、増幅入力信号中の直流量を予測して、増幅入力信号中の直流を減少させるために直流オフセットを出力する直流制御ロジックを含む。特に、直流予測ブロック319は、RD信号の直流オフセットを予測し、直流量を示すODCEST信号をBB AGC増幅器307の出力端へ出力する。DC OFFSET信号がコンバイナー303とBB AGC増幅器307の入力端へ印加され、またRADJ信号の何らかの残りの直流成分はBB AGC増幅器307で効果的に増幅されるため、直流増幅器333はBB AGC増幅器307の利得を補償するよう作動する。GADJ信号を受信し、直流増幅器333の利得を制御するGCON信号の生成を行うコンバーター331は、利得制御ロジックと直流制御ロジックとの間の利得レベルを変換する利得インターフェースをとして作動する。一実施の形態において、前記コンバーター331は利得(1/G)を反転する。コンバーター331は、さらにBB AGC307と直流増幅器333との間の異なる利得レンジ及び/又は異なる利得スケールを補償しもよい。このように、直流増幅器333でアサートされたIDCEST信号は、DC OFFSET信号のエラーを示す。コンバイナー335は、累算器339でDACC信号として維持されているDCOFF信号をIDCEST信号を用いて調整しDC OFFSET信号中のエラーを補償する。
【0055】
図中の実施の形態においては、RD信号はデジタル形式であるため、直流予測ブロック319、直流増幅器333、累算器339、及びコンバイナー335はデジタル装置であり、ODCEST、IDCEST、DACC、及びDCOFF信号はデジタル信号である。また、I、Q OFF DAC293、295のいずれか一方に相当するDC DAC337は、2の補数形式で作動する、約±5ミリアンペア(mA)範囲内でアナログ電流を出力する12ビットの電流ベースのDACである。DAC出力電流は、約±75mVの範囲のDC OFFSET電圧信号に変換されて、約±64mVの範囲の予想直流オフセットを補償する。コンバーター331は、全体としてデジタル装置として作動してデジタルGADJ信号をデジタルGCON信号に変換する。あるいは、直流増幅器333の構成によってはGCON信号はアナログ信号であることも考えられる。図中の実施の形態においては、直流増幅器333は直線式利得増幅器である。一般に、BB AGC増幅器307は、何らかの直流を含む入力信号を増幅するため、直流増幅器333はODCEST信号を増幅して直流ループ347の制御を維持する増幅器として作動する。直流増幅器333による増幅量は、GCON信号を介してコンバーター331によって制御される。コンバーター331にはGADJ信号を受信し、またGCON信号をそれに合わせて調整する。
【0056】
前述のように、コンバーター331は、利得制御ロジックと直流制御ロジックとの間の利得レベルを変換する利得インターフェースとして作動する。一実施の形態において、コンバーター331は、BB AGC増幅器307と直流増幅器333との間の利得を反転する。コンバーター331は、さらにODCEST信号の増幅がRADJ信号の利得と一致するようにGADJとGCON信号に重み付けする何らかのビットと共に対応するレンジまたはユニット間の変換を行ってもよい。あるいは、またはさらには、コンバーター331は対数スケールと線式スケール間のような利得スケール間で変換を行なう。特に図中の実施の形態の場合は、BB AGC増幅器307はデシベル(dBs)単位で測定される対数利得増幅器であり、また直流増幅器333は線式利得増幅器であるため、コンバーター331はデシベル単位のGADJ信号から線式利得GCON信号に変換する。BB AGC増幅器307と直流増幅器333の双方が線式増幅器である実施の形態において、コンバーター331は、対数変換を必要とせずにGADJ信号とGCON信号とに重み付けする何らかのビットと共に対応するレンジまたはユニット間を変換する。
【0057】
適切な直流補償を行って高性能無線トランシーバーの中間周波数(IF)部分を除去することで、結果的に電力要求が少なく比較的高性能で低価格な無線ZIFトランシーバーが得られることが分かる。本発明の実施の形態に係わる利得ループにインターフェース接続された直流補償ループを用いることにより、こうした目標が達成される。ベースバンド利得増幅器の出力端における直流値を予測し、利得ループに連結された利得変換処理に基づいて予測直流を増幅させることにより前記入力端に直流オフセットを出力して、ベースバンドプロセッサー復号装置に出力される直流を有効に制御する。こうした機能により、比較的堅牢で、比較的高いデータ処理量を有する十分な性能を備えた家庭用または小規模ビジネス用としてのWLAN装置を設計することが可能となる。本発明の実施の形態に従うZIF設計により、高感度が得られ、利得および直流オフセットループの速やかな鎮静を行うことが可能となる。通信がバースト様およびパケット様特性を有しているため、速やかな整定が望ましい。直流オフセットを補償するため平均化されたりあるいは除去される大量の固有ノイズにもこの設計は対処している。
【0058】
本発明に係わるシステムおよび方法について一または複数の好適な実施の形態に関連して説明してきたが、本発明はここに述べられた特定の形式に限定されることを意図しているのではなく、添付の請求項に定義されている本発明の精神および範囲に正当に含まれ得るような、他の実施例、変形例、相当例が、網羅されることを意図しているものである。
【図面の簡単な説明】
【図1】図1は、本発明の一または複数の実施の形態に従って実施された無線装置の作動を一般的に図示する一または複数の無線LANのブロック模式図である。
【図2】図2は、ゼロ中間周波数(ZIF)アーキテクチャ内にあって図1の何らかの装置またはアクセスポイント内に組み込まれてもよい本発明の実施の形態に従って実施された無線トランシーバーの簡略化された模式的回路ブロック図である。
【図3】図3は、受信された信号の利得を調整して、図2の無線トランシーバーの直流オフセット値を低下または除去するために利用される補償システムのブロック模式図である。
Claims (17)
- ゼロ中間周波数(ZIF)アーキテクチャに構成された無線通信装置用直流補償装置であって、
直流オフセット信号を入力信号と混合し、調整された入力信号を出力するコンバイナーと、
前記調整された入力信号を受信し、利得調整信号に基づいて増幅入力信号を出力する利得増幅器と、
前記増幅された入力信号を受信し、入力信号のパワーを予測し、ターゲットパワーレベルに前記入力信号のパワーを維持するために前記利得調整信号を出力する利得フィードバック回路と、
前記増幅された入力信号中の直流レベルを予測し、直流予測信号を出力する直流予測器と、
前記直流予測信号を受信し、利得変換信号に基づいて前記直流オフセット信号を出力する直流増幅器と、
前記利得調整信号を受信し、前記直流増幅器へ前記利得変換信号を出力するコンバーターと、からなることを特徴とする直流補償装置。 - 請求項1記載の直流補償装置であって、前記利得変換器は、前記利得増幅器と前記直流増幅器の利得レンジを変換することを特徴とする直流補償装置。
- 請求項1記載の直流補償装置であって、さらに、
対数利得スケールを有する前記利得増幅器と、
線式利得スケールを有する前記直流増幅器と、
前記対数利得スケールと前記線式利得スケール間を変換する前記コンバーターと、からなることを特徴とする直流補償装置。 - 請求項1記載の直流補償装置であって、さらに、
前記増幅入力信号をデジタル入力信号に変換するアナログ・デジタル変換器と、
前記デジタル入力信号の直流レベルを予測し、デジタル直流予測信号を出力する前記直流予測器と、
前記デジタル直流予測信号を受信して、デジタル直流オフセット信号を出力する直流増幅器と、
前記デジタル直流オフセット信号を対応するアナログ直流オフセット電圧へ変換し、前記アナログ直流オフセット電圧を前記コンバイナーへ出力する直流デジタル・アナログ変換器と、からなることを特徴とする直流補償装置。 - 請求項4記載の直流補償システムであって、さらに、
前記デジタル入力信号を受信して、デジタル利得調整信号を出力する前記利得フィードバック回路と、
前記デジタル利得調整信号を、前記利得増幅器の利得を制御するアナログ利得調整信号へ変換する利得DACと、
前記デジタル利得調整信号を受信して、デジタル利得変換信号を出力して前記直流増幅器の利得を制御する前記コンバーターと、からなることを特徴とする直流補償装置。 - ZIFトランシーバーからなる無線通信装置であって、
該ZIFトランシーバーは、
無線周波数信号をベースバンド入力信号へ変換するRFミキサー回路と、
直流オフセットをベースバンド入力信号に混合して、調整されたベースバンド入力信号を生成するコンバイナーと、
前記調整済みベースバンド入力信号を受信し、利得調整信号に基づいて増幅入力信号をアサートするベースバンド増幅器と、
ベースバンドプロセッサーと、からなり、
該ベースバンドプロセッサーは、
増幅入力信号を受信し、入力信号のパワーを予測し、ターゲットパワーレベルに入力信号のパワーを維持するため利得調整信号をアサートする利得制御ロジックと、
増幅入力信号中の直流量を予測し、増幅入力信号中の直流量を減少させるため直流オフセットを出力する直流制御ロジックと、
利得制御ロジックと直流制御ロジックとの間の利得レベルを変換する利得インターフェースと、から構成されることを特徴とする無線通信装置。 - 請求項6記載の無線通信装置であって、さらに直流制御ロジックとからなり、
該ロジックはさらに、
増幅入力信号中の直流量を予測して直流予測信号を出力する直流予測器と、
前記直流予測信号を受信して、また利得変換信号に基づいて前記直流オフセットを出力する直流増幅器と、
前記利得調整信号を受信して、また前記利得変換信号を出力するコンバーターを有する前記利得インターフェースと、からなることを特徴とする無線通信装置。 - 請求項7記載の無線通信装置であって、前記コンバーターは前記ベースバンド増幅器と前記直流増幅器の利得レンジの間で変換を行うことを特徴とする無線通信装置。
- 請求項7記載の無線通信装置であって、さらに、
対数利得スケールを有する前記ベースバンド増幅器と、
線式利得スケールを有する前記直流増幅器と、
前記対数利得スケールと前記線式利得スケール間を変換する前記コンバーターと、からなることを特徴とする無線通信装置。 - 請求項6記載の無線通信装置であって、さらに、
前記増幅入力信号をアナログ信号としてアサートする前記ZIFトランシーバーと、
ベースバンドプロセッサと、からなり、
該ベースバンドプロセッサは、
前記増幅入力信号をデジタル利得調整信号へ変換するアナログ・デジタル変換器と、
前記デジタル入力信号を受信して、デジタル利得調整信号を出力する前記利得制御ロジックと、
前記デジタル利得調整信号を受信して、前記利得調整信号を前記ベースバンド増幅器へ出力する利得デジタル・アナログ変換器(DAC)と、
前記デジタル入力信号を受信して、デジタル直流オフセット信号を出力する前記直流制御ロジックと、
前記デジタル直流オフセット信号を受信して、前記直流オフセットを前記コンバイナーへ出力する直流DACと、からなることを特徴とする無線通信装置。 - 請求項6記載の無線通信装置であって、
前記無線周波数信号は同相(I)部分と直交(Q)部分とを含み、
前記RFミキサー回路は、I及びQチャンネルミキサー回路を備え、それぞれが無線周波数信号をI及びQのベースバンド入力信号にそれぞれ分割し、
前記コンバイナーは、前記I及びQのベースバンド入力信号からI及びQの直流オフセットをそれぞれ減算して、調整済みI、Qベースバンド入力信号をそれぞれ出力するI、Qチャンネルコンバイナーを備え、
前記ベースバンド増幅器は、前記調整済みI、Qベースバンド入力信号をそれぞれ受信して、また前記利得調整信号に基づき増幅I、Q入力信号をアサートするI、Qチャンネル増幅器から構成され、
前記直流制御ロジックは、前記増幅I、Q入力信号のそれぞれの直流量を予測し、I、Qチャンネルのそれぞれの直流を減少させるためI、Q直流オフセットを出力し、
前記利得インターフェースは、前記利得制御ロジックと前記直流制御ロジックとの間の利得レベルをそれぞれ変換するI、Qインターフェースを有することを特徴とする無線通信装置。 - 無線ゼロ中間周波数(ZIF)装置中の直流成分を減少させる方法であって、
受信無線周波数(RF)信号をベースバンド信号へ変換し、
直流オフセットと前記ベースバンド信号を混合して調整済みベースバンド信号を求め、
利得信号に基づいて前記調整済みベースバンド信号を増幅して増幅入力信号を求め、
前記増幅入力信号から入力部ベースバンド信号のパワーレベルを予測し、
前記利得信号を調整して、前記入力ベースバンド信号のターゲットパワーレベルを達成し、
前記増幅入力信号の直流レベルを測定して直流成分予測を求め、
利得変換信号に基づき前記直流予測を増幅して直流オフセットを出力し、
前記利得信号に基づき利得変換信号を生成することを特徴とする方法。 - 請求項12記載の方法であって、前記利得変換信号を生成することは、利得レンジ間を変換することからなることを特徴とする方法。
- 請求項13記載の方法であって、前記利得変換信号を生成することは、対数利得スケールと線式利得スケール間の変換を行うことからなることを特徴とする方法。
- 請求項12記載の方法であって、前記ベースバンド信号と直流オフセットを混合することは、前記ベースバンド信号から前記直流オフセットの減算を行うことからなることを特徴とする方法。
- 請求項12記載の方法であって、前記直流予測を増幅することは、前記直流予測を減衰させて前記直流オフセットを出力することからなることを特徴とする方法。
- 請求項16記載の方法であって、前記直流予測を減衰させることは、さらに前記直流予測を反転させ、前記直流オフセットを出力することからなり、また前記ベースバンド信号と直流オフセットを混合することは、前記直流オフセットを前記ベースバンド信号に加えることからなることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/678,901 US6560448B1 (en) | 2000-10-02 | 2000-10-02 | DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture |
PCT/US2001/042439 WO2002029968A2 (en) | 2000-10-02 | 2001-10-01 | Quardrature direct-conversion demodolator using dc offset compensation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004511157A true JP2004511157A (ja) | 2004-04-08 |
Family
ID=24724761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002533468A Withdrawn JP2004511157A (ja) | 2000-10-02 | 2001-10-01 | ゼロ中間周波数アーキテクチャに設定された無線通信装置用直流補償装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6560448B1 (ja) |
JP (1) | JP2004511157A (ja) |
CN (1) | CN1531774A (ja) |
AU (1) | AU2002213434A1 (ja) |
DE (1) | DE10196720T1 (ja) |
TW (1) | TW522693B (ja) |
WO (1) | WO2002029968A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006516866A (ja) * | 2003-01-31 | 2006-07-06 | ノキア コーポレイション | 直接変換受信器の受信感度を高める装置及び関連方法 |
JP2007533273A (ja) * | 2004-04-13 | 2007-11-15 | マックスリニアー,インコーポレイティド | プログラム可能な中間周波数及びチャネル選択を有する2重変換受信器 |
Families Citing this family (103)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100444980B1 (ko) * | 1998-08-31 | 2004-10-14 | 삼성전자주식회사 | 가변율로전송된데이터의데이터율결정방법및장치 |
US8041817B2 (en) | 2000-06-30 | 2011-10-18 | At&T Intellectual Property I, Lp | Anonymous location service for wireless networks |
US7130630B1 (en) | 2000-12-19 | 2006-10-31 | Bellsouth Intellectual Property Corporation | Location query service for wireless networks |
US7085555B2 (en) | 2000-12-19 | 2006-08-01 | Bellsouth Intellectual Property Corporation | Location blocking service from a web advertiser |
US7181225B1 (en) | 2000-12-19 | 2007-02-20 | Bellsouth Intellectual Property Corporation | System and method for surveying wireless device users by location |
US7245925B2 (en) | 2000-12-19 | 2007-07-17 | At&T Intellectual Property, Inc. | System and method for using location information to execute an action |
US7428411B2 (en) | 2000-12-19 | 2008-09-23 | At&T Delaware Intellectual Property, Inc. | Location-based security rules |
US7110749B2 (en) | 2000-12-19 | 2006-09-19 | Bellsouth Intellectual Property Corporation | Identity blocking service from a wireless service provider |
US7224978B2 (en) | 2000-12-19 | 2007-05-29 | Bellsouth Intellectual Property Corporation | Location blocking service from a wireless service provider |
US7116977B1 (en) | 2000-12-19 | 2006-10-03 | Bellsouth Intellectual Property Corporation | System and method for using location information to execute an action |
US6766157B1 (en) * | 2001-01-03 | 2004-07-20 | Kyocera Wireless Corp. | Reducing LO leakage in a direct conversion receiver quadrature stage |
US6694129B2 (en) * | 2001-01-12 | 2004-02-17 | Qualcomm, Incorporated | Direct conversion digital domain control |
US7441126B2 (en) * | 2001-01-16 | 2008-10-21 | Russell Dellmo | Secure wireless LAN device including tamper resistant feature and associated method |
US7440572B2 (en) * | 2001-01-16 | 2008-10-21 | Harris Corportation | Secure wireless LAN device and associated methods |
US7054605B1 (en) * | 2001-01-16 | 2006-05-30 | Sequoia Communications Corporation | Variable-gain low noise amplifier to reduce linearity requirements on a radio receiver |
US20020127985A1 (en) * | 2001-03-08 | 2002-09-12 | Fransis Bert L. | Wideband local oscillator architecture |
US20020127992A1 (en) * | 2001-03-08 | 2002-09-12 | Fransis Bert L. | Wideband local oscillator architecture |
US20020131514A1 (en) * | 2001-03-13 | 2002-09-19 | Ng Jason Wee Peng | Waveform diversity for communication using pulse decoding |
US6831957B2 (en) * | 2001-03-14 | 2004-12-14 | Texas Instruments Incorporated | System and method of dual mode automatic gain control for a digital radio receiver |
US6873842B2 (en) * | 2001-03-30 | 2005-03-29 | Xilinx, Inc. | Wireless programmable logic devices |
EP1271768A1 (en) * | 2001-06-19 | 2003-01-02 | u- blox-ag | Analog base band unit for a RF receiver |
US7171170B2 (en) | 2001-07-23 | 2007-01-30 | Sequoia Communications | Envelope limiting for polar modulators |
US20030039214A1 (en) * | 2001-08-24 | 2003-02-27 | Huffman Amber D. | Method for determining the end of transmission in a software radio having multiple processors |
US20030060180A1 (en) * | 2001-09-27 | 2003-03-27 | Hall William E. | Image reject receiver |
US6985703B2 (en) | 2001-10-04 | 2006-01-10 | Sequoia Corporation | Direct synthesis transmitter |
JP3852919B2 (ja) * | 2001-12-25 | 2006-12-06 | 株式会社東芝 | 無線受信機 |
US7212586B2 (en) * | 2002-01-18 | 2007-05-01 | Broadcom Corporation | Direct conversion RF transceiver for wireless communications |
US6968166B2 (en) * | 2002-01-22 | 2005-11-22 | George L. Yang | Method and apparatus of a fast digital automatic gain control circuit |
JP3805258B2 (ja) * | 2002-01-29 | 2006-08-02 | 松下電器産業株式会社 | ダイレクトコンバージョン受信機 |
JP3958066B2 (ja) * | 2002-02-21 | 2007-08-15 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 送信出力回路および移動体通信端末 |
US6700514B2 (en) * | 2002-03-14 | 2004-03-02 | Nec Corporation | Feed-forward DC-offset canceller for direct conversion receiver |
US7212512B2 (en) * | 2002-04-02 | 2007-05-01 | Conexant, Inc. | Frequency correction system for a wireless device communicating in a wireless local area network |
US6925069B2 (en) * | 2002-04-19 | 2005-08-02 | Meshnetworks, Inc. | Data network having a wireless local area network with a packet hopping wireless backbone |
US20030206532A1 (en) * | 2002-05-06 | 2003-11-06 | Extricom Ltd. | Collaboration between wireless lan access points |
US6907229B2 (en) * | 2002-05-06 | 2005-06-14 | Extricom Ltd. | Enhancing wireless LAN capacity using transmission power control |
US7177661B2 (en) * | 2002-05-06 | 2007-02-13 | Extricom Ltd. | Communication between wireless access points over LAN cabling |
US7319688B2 (en) * | 2002-05-06 | 2008-01-15 | Extricom Ltd. | LAN with message interleaving |
US7489916B1 (en) | 2002-06-04 | 2009-02-10 | Sequoia Communications | Direct down-conversion mixer architecture |
CA2488740A1 (en) | 2002-06-07 | 2003-12-18 | Interdigital Technology Corporation | System and method for a direct conversion multi-carrier processor |
US6862439B2 (en) * | 2002-06-28 | 2005-03-01 | Nokia Corporation | Offset compensation in a direct-conversion receiver |
US20040198261A1 (en) * | 2002-06-28 | 2004-10-07 | Wei Xiong | Method of self-calibration in a wireless transmitter |
US20050195786A1 (en) * | 2002-08-07 | 2005-09-08 | Extricom Ltd. | Spatial reuse of frequency channels in a WLAN |
US7697549B2 (en) * | 2002-08-07 | 2010-04-13 | Extricom Ltd. | Wireless LAN control over a wired network |
US20060209771A1 (en) * | 2005-03-03 | 2006-09-21 | Extricom Ltd. | Wireless LAN with contention avoidance |
DE10250613B4 (de) * | 2002-10-30 | 2007-02-08 | Advanced Micro Devices, Inc., Sunnyvale | Integrierter RF-Signalpegeldetektor, der für die automatische Leistungspegelsteuerung verwendbar ist |
DE10250612B4 (de) * | 2002-10-30 | 2014-01-16 | Advanced Micro Devices, Inc. | Automatische Leistungspegelsteuerschaltung für ein Sende/Empfangselement |
JP2004201044A (ja) * | 2002-12-19 | 2004-07-15 | Sony Ericsson Mobilecommunications Japan Inc | 携帯通信端末装置及び利得可変回路 |
US8010061B2 (en) * | 2002-12-24 | 2011-08-30 | Agere Systems, Inc. | Combining multimedia signaling and wireless network signaling on a common communication medium |
US20040162037A1 (en) * | 2003-02-18 | 2004-08-19 | Eran Shpak | Multi-channel WLAN transceiver with antenna diversity |
WO2004075455A2 (en) | 2003-02-18 | 2004-09-02 | Extricom Ltd. | Multiplex communication between access points and hub |
US7280812B2 (en) * | 2003-06-06 | 2007-10-09 | Interdigital Technology Corporation | Digital baseband receiver with DC discharge and gain control circuits |
TWI288537B (en) * | 2003-06-20 | 2007-10-11 | Realtek Semiconductor Corp | Automatic gain control and antenna diversity method of wireless communication system |
JP4168393B2 (ja) * | 2003-09-05 | 2008-10-22 | 日本電気株式会社 | 無線通信移動局のagc制御方法 |
US7386074B1 (en) | 2003-10-06 | 2008-06-10 | Redpine Signals, Inc. | Digital automatic gain control method and apparatus |
KR100678244B1 (ko) * | 2003-12-18 | 2007-02-02 | 삼성전자주식회사 | 주파수 직접 변환 장치에서 직류 옵셋 제거 장치 및 방법 |
US7496338B1 (en) | 2003-12-29 | 2009-02-24 | Sequoia Communications | Multi-segment gain control system |
US7609118B1 (en) | 2003-12-29 | 2009-10-27 | Sequoia Communications | Phase-locked loop calibration system |
US7155178B2 (en) * | 2004-01-29 | 2006-12-26 | Mediatek Inc. | Circuit system for wireless communications |
US7522017B1 (en) | 2004-04-21 | 2009-04-21 | Sequoia Communications | High-Q integrated RF filters |
US7336937B2 (en) * | 2004-05-05 | 2008-02-26 | Nokia Corporation | Compensation of a DC offset in a receiver |
US20060080423A1 (en) * | 2004-06-07 | 2006-04-13 | James Brewer | System and method for a printer access point |
US7155185B2 (en) * | 2004-06-09 | 2006-12-26 | Theta Microelectronics, Inc. | Apparatus and methods for eliminating DC offset in a wireless communication device |
US7075377B2 (en) * | 2004-06-10 | 2006-07-11 | Theta Microeletronics, Inc. | Quadrature voltage controlled oscillators with phase shift detector |
US7672648B1 (en) | 2004-06-26 | 2010-03-02 | Quintics Holdings | System for linear amplitude modulation |
JP2006025293A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
US20060067383A1 (en) * | 2004-09-29 | 2006-03-30 | Carmela Cozzo | Parameter estimate initialization using interpolation |
US7499687B2 (en) * | 2004-11-09 | 2009-03-03 | Theta Microelectronics, Inc. | Wireless transmitter DC offset recalibration |
US7313376B1 (en) * | 2004-11-12 | 2007-12-25 | Rf Micro Devices, Inc. | DC offset correction for a wireless communication system |
US7548122B1 (en) | 2005-03-01 | 2009-06-16 | Sequoia Communications | PLL with switched parameters |
US7479815B1 (en) | 2005-03-01 | 2009-01-20 | Sequoia Communications | PLL with dual edge sensitivity |
US7675379B1 (en) | 2005-03-05 | 2010-03-09 | Quintics Holdings | Linear wideband phase modulation system |
US7595626B1 (en) | 2005-05-05 | 2009-09-29 | Sequoia Communications | System for matched and isolated references |
US7813738B2 (en) * | 2005-08-11 | 2010-10-12 | Extricom Ltd. | WLAN operating on multiple adjacent bands |
US20070115160A1 (en) * | 2005-11-18 | 2007-05-24 | Bendik Kleveland | Self-referenced differential decoding of analog baseband signals |
US8143957B2 (en) * | 2006-01-11 | 2012-03-27 | Qualcomm, Incorporated | Current-mode gain-splitting dual-path VCO |
US20070169307A1 (en) * | 2006-01-26 | 2007-07-26 | Xerox Corporation | Adjustable castor assembly |
US20070205200A1 (en) * | 2006-03-02 | 2007-09-06 | Brain Box Concepts | Soap bar holder and method of supporting a soap bar |
TWI308006B (en) | 2006-03-31 | 2009-03-21 | Hon Hai Prec Ind Co Ltd | System and method for cancelling dc offset |
US7933361B2 (en) * | 2006-04-05 | 2011-04-26 | Integrated System Solution Corp. | Hybrid DC-offset reduction method and system for direct conversion receiver |
US7881690B2 (en) | 2006-04-07 | 2011-02-01 | Belair Networks Inc. | System and method for zero intermediate frequency filtering of information communicated in wireless networks |
US8254865B2 (en) | 2006-04-07 | 2012-08-28 | Belair Networks | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
US20090117859A1 (en) * | 2006-04-07 | 2009-05-07 | Belair Networks Inc. | System and method for frequency offsetting of information communicated in mimo based wireless networks |
CN101496285A (zh) | 2006-05-16 | 2009-07-29 | 巨杉通信公司 | 用于直接调频***的多模式压控振荡器 |
US7679468B1 (en) | 2006-07-28 | 2010-03-16 | Quintic Holdings | KFM frequency tracking system using a digital correlator |
US7522005B1 (en) | 2006-07-28 | 2009-04-21 | Sequoia Communications | KFM frequency tracking system using an analog correlator |
US7894545B1 (en) | 2006-08-14 | 2011-02-22 | Quintic Holdings | Time alignment of polar transmitter |
US7920033B1 (en) | 2006-09-28 | 2011-04-05 | Groe John B | Systems and methods for frequency modulation adjustment |
US20080112373A1 (en) * | 2006-11-14 | 2008-05-15 | Extricom Ltd. | Dynamic BSS allocation |
US7622987B1 (en) | 2007-01-25 | 2009-11-24 | Pmc-Sierra, Inc. | Pattern-based DC offset correction |
US7973861B2 (en) * | 2007-04-19 | 2011-07-05 | Newport Media, Inc. | Universal tuner for mobile TV |
JP4901679B2 (ja) * | 2007-10-02 | 2012-03-21 | 株式会社東芝 | 無線送受信装置及び無線送信方法 |
KR100916485B1 (ko) * | 2007-11-20 | 2009-09-08 | 삼성전기주식회사 | 시그마-델타 구조를 갖는 수신 장치 |
KR101462577B1 (ko) * | 2007-11-21 | 2014-11-19 | 삼성전자주식회사 | 광대역 무선접속 통신시스템에서 디씨 오프셋 제거 장치 및방법 |
JP5084543B2 (ja) * | 2008-02-12 | 2012-11-28 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
US8000671B2 (en) * | 2008-04-01 | 2011-08-16 | Seiko Epson Corporation | Dual threshold demodulation in an amplitude modulation radio receiver |
US8634793B2 (en) | 2010-05-10 | 2014-01-21 | Csr Technology Inc. | IP2 calibration measurement and signal generation |
US8588844B2 (en) | 2010-11-04 | 2013-11-19 | Extricom Ltd. | MIMO search over multiple access points |
CN103312647B (zh) * | 2012-03-08 | 2017-07-04 | 英特尔德国有限责任公司 | 用于精细rf收发器直流偏移校准的方法 |
GB2500409A (en) * | 2012-03-21 | 2013-09-25 | Aeroflex Ltd | Signal combining apparatus for simultaneously testing multiple devices |
CN103944595B (zh) * | 2013-01-23 | 2016-08-03 | 晨星半导体股份有限公司 | 信号接收装置与信号接收方法 |
KR102219849B1 (ko) * | 2014-01-03 | 2021-02-24 | 삼성전자주식회사 | 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치 |
US10079647B2 (en) | 2014-12-10 | 2018-09-18 | Nxp Usa, Inc. | DC offset calibration of wireless receivers |
US9608587B2 (en) | 2015-06-25 | 2017-03-28 | Freescale Semiconductor, Inc. | Systems and methods to dynamically calibrate and adjust gains in a direct conversion receiver |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5241702A (en) * | 1990-09-06 | 1993-08-31 | Telefonaktiebolaget L M Ericsson | D.c. offset compensation in a radio receiver |
US5212827A (en) * | 1991-02-04 | 1993-05-18 | Motorola, Inc. | Zero intermediate frequency noise blanker |
US5400366A (en) | 1992-07-09 | 1995-03-21 | Fujitsu Limited | Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same |
ZA95605B (en) | 1994-04-28 | 1995-12-20 | Qualcomm Inc | Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver |
US5724653A (en) * | 1994-12-20 | 1998-03-03 | Lucent Technologies Inc. | Radio receiver with DC offset correction circuit |
US5568520A (en) * | 1995-03-09 | 1996-10-22 | Ericsson Inc. | Slope drift and offset compensation in zero-IF receivers |
CA2227869A1 (en) | 1995-08-04 | 1997-02-20 | Mark D. Hedstrom | Universal rf receiver |
US5901347A (en) * | 1996-01-17 | 1999-05-04 | Motorola, Inc. | Fast automatic gain control circuit and method for zero intermediate frequency receivers and radiotelephone using same |
FI106328B (fi) * | 1996-02-08 | 2001-01-15 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely vastaanotetun signaalin käsittelemiseksi |
US6031878A (en) * | 1997-02-28 | 2000-02-29 | Maxim Integrated Products, Inc. | Direct-conversion tuner integrated circuit for direct broadcast satellite television |
EP0948128B1 (en) * | 1998-04-03 | 2004-12-01 | Motorola Semiconducteurs S.A. | DC offset cancellation in a quadrature receiver |
EP0964557A1 (en) * | 1998-06-12 | 1999-12-15 | Lucent Technologies Inc. | Receiver DC offset compensation |
-
2000
- 2000-10-02 US US09/678,901 patent/US6560448B1/en not_active Expired - Lifetime
-
2001
- 2001-09-28 TW TW090124158A patent/TW522693B/zh not_active IP Right Cessation
- 2001-10-01 DE DE10196720T patent/DE10196720T1/de not_active Withdrawn
- 2001-10-01 JP JP2002533468A patent/JP2004511157A/ja not_active Withdrawn
- 2001-10-01 WO PCT/US2001/042439 patent/WO2002029968A2/en active Application Filing
- 2001-10-01 CN CNA018197558A patent/CN1531774A/zh active Pending
- 2001-10-01 AU AU2002213434A patent/AU2002213434A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006516866A (ja) * | 2003-01-31 | 2006-07-06 | ノキア コーポレイション | 直接変換受信器の受信感度を高める装置及び関連方法 |
JP2007533273A (ja) * | 2004-04-13 | 2007-11-15 | マックスリニアー,インコーポレイティド | プログラム可能な中間周波数及びチャネル選択を有する2重変換受信器 |
Also Published As
Publication number | Publication date |
---|---|
AU2002213434A1 (en) | 2002-04-15 |
WO2002029968A3 (en) | 2002-06-13 |
CN1531774A (zh) | 2004-09-22 |
US6560448B1 (en) | 2003-05-06 |
TW522693B (en) | 2003-03-01 |
DE10196720T1 (de) | 2003-11-13 |
WO2002029968A2 (en) | 2002-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6560448B1 (en) | DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture | |
US6735422B1 (en) | Calibrated DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture | |
US7068987B2 (en) | Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture | |
US7409196B2 (en) | RFIC transmit power control | |
US6845232B2 (en) | Analog peak detection circuitry for radio receivers | |
US8233849B2 (en) | RF transmitter having multiple constant transmit power levels | |
US20020042255A1 (en) | System and method for detecting and correcting phase error between differential signals | |
US7587000B2 (en) | Radio receiver utilizing a single analog to digital converter | |
US7110736B2 (en) | Analog peak detection circuitry for radio receivers | |
KR19980018862A (ko) | 무선 통신 장치 (wireless telecommunication equipment) | |
US20090154377A1 (en) | Wireless Communication Apparatus | |
US20030087625A1 (en) | Direct-conversion receiver for a communication system using a modulation with non-constant envelope | |
US20070049330A1 (en) | Wireless transceiver for supporting a plurality of communication or broadcasting services | |
US7415246B2 (en) | Attenuation of high-power inbound RF signals based on attenuation of a T/R switch | |
JP5438599B2 (ja) | 無線通信受信機 | |
US7049882B2 (en) | Transmitter IF section and method enabling IF output signal amplitude that is less sensitive to process, voltage, and temperature | |
JP2005065010A (ja) | 複数モード通信機 | |
US20220231641A1 (en) | Load-adaptive power amplifier | |
KR100616169B1 (ko) | 무선 랜 시스템에서의 신호 왜곡 보상 장치 | |
CN117917028A (zh) | 干扰检测*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |