JP2004506814A - Sputtering target - Google Patents
Sputtering target Download PDFInfo
- Publication number
- JP2004506814A JP2004506814A JP2002519698A JP2002519698A JP2004506814A JP 2004506814 A JP2004506814 A JP 2004506814A JP 2002519698 A JP2002519698 A JP 2002519698A JP 2002519698 A JP2002519698 A JP 2002519698A JP 2004506814 A JP2004506814 A JP 2004506814A
- Authority
- JP
- Japan
- Prior art keywords
- alloying elements
- sputtering target
- thin film
- copper
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
ここに記載する本発明は、チタン合金スパッタリングターゲットを形成するため用いることのできる新しいチタン含有材料に関する。チタン合金スパッタリングターゲットを窒素含有スパッタリング雰囲気中で反応性スパッタリングしてＴｉＮ合金膜を形成することができ、あるいはまた、窒素含有及び酸素含有スパッタリング雰囲気中で反応性スパッタリングしてＴｉＯＮ合金薄膜を形成することができる。本発明により形成された薄膜は非円柱状結晶粒構造、低い抵抗率、高い化学的安定性、及び、Ｃｕバリア用途の薄膜についてのＴａＮの特性に匹敵するバリア層特性を有しうる。さらに、本発明により製造されるチタン合金スパッタリングターゲットは、半導体用途にとって高純度タンタル材料より費用対効果に優れており、ハイパワー用途に適した優れた機械的強度を有する。The invention described herein relates to new titanium-containing materials that can be used to form titanium alloy sputtering targets. A titanium alloy sputtering target can be reactively sputtered in a nitrogen-containing sputtering atmosphere to form a TiN alloy film, or alternatively, reactively sputtered in a nitrogen-containing and oxygen-containing sputtering atmosphere to form a TiON alloy thin film. Can be. Thin films formed according to the present invention can have a non-cylindrical grain structure, low resistivity, high chemical stability, and barrier layer properties comparable to those of TaN for thin films for Cu barrier applications. Furthermore, the titanium alloy sputtering targets produced according to the present invention are more cost effective for semiconductor applications than high purity tantalum materials and have excellent mechanical strength suitable for high power applications.
Description
【０００１】
技術分野
本発明は、銅拡散バリア特性の改善されたチタン合金薄膜に関する。本発明はチタン合金スパッタリングターゲットにも関し、それに加え、基板への銅拡散を抑制する方法にも関する。
【０００２】
本発明の背景
集積回路の配線技術はアルミニウムサブトラクティブ法から銅デュアルダマシン法へ変化している。アルミ及びその合金から銅及びその合金への変化により、新たなバリア層材料、特にＴａＮの開発がなされている。ＴｉＮ膜はアルミ技術で用いられ、例えば、窒素含有スパッタリングガス雰囲気中でチタンターゲットを反応性スパッタリングすることにより形成することができる。ＴｉＮ膜中の銅原子拡散性が高すぎるため、ＴａＮと比較すると、銅に関して劣ったバリア層であると報告されている。
【０００３】
ＴｉＮバリア層に関する問題は、図１及び２を参照して記載される。特に、図１は好ましいバリア層構造を図示し、図２はＴｉＮバリア層に関する問題を示す。
【０００４】
最初に図１を参照し、半導体ウエハの断片（フラグメント）１０を示す。ウエハフラグメント１０は、例えば単結晶シリコンで構成できる基板１２を含む。添付の請求項の解釈の助けとするため、「半導体性（ｓｅｍｉｃｏｎｄｕｃｔｉｖｅ）基板」及び「半導体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ）基板」という語は、半導体材料（半導体ウエハ（単独又はその上に他の材料を含むアセンブリーのどちらでも）といったバルク半導体材料、及び、半導体材料層（単独又は他の材料を含むアセンブリーのどちらでも）が含まれるが、それらに限らない）を含む何れの構造をも意味するように定義される。「基板」という語は、何れの支持構造（上記の半導体基板が含まれるが、それらに限らない）をも指している。
【０００５】
絶縁層１４は基板１２上に形成される。絶縁層１４は、例えば二酸化ケイ素又はボロホスホシリケートガラス（ＢＰＳＧ）を含みうる。あるいはまた、層１４は誘電率が３．７以下であるフッ素化された二酸化ケイ素、つまり“ｌｏｗ−ｋ”と呼ばれる誘電材料を含みうる。特定の実施態様では、層１４は誘電率が３．０以下である絶縁材料を含みうる。
【０００６】
バリア層１６は絶縁材料１４内のトレンチ中に延在するように形成され、銅含有シード層１８はバリア層１６上に形成される。銅含有シード層１８は、例えば高純度の銅ターゲットからスパッタ堆積により形成することができ、「高純度」という語は少なくとも純度９９．９９５％（つまり純度４Ｎ５）のターゲットを指す。銅含有材料２０は銅含有シード層１８上に形成され、例えばシード層１８の上に電解成膜（ＥＣＤ）により形成することができる。銅含有材料２０及びシード層１８は、あわせて銅系層（ｃｏｐｐｅｒ−ｂａｓｅｄ ｌａｙｅｒ）又は銅系体（ｃｏｐｐｅｒ−ｂａｓｅｄ ｍａｓｓ）と呼ばれる場合がある。
【０００７】
バリア層１６は、材料１８及び２０から絶縁材料１４への銅拡散を妨げるために提供される。従来技術のチタン材料は、銅の拡散を妨げるためのバリア層としては適切でないと報告されてきた。従来技術のチタン含有材料に関する問題は図２を参照して記載され、図２は図１の構造１０を示すが、純チタン又は窒化チタンの何れかをバリア層１６として使用した場合に起こりうる特定の問題を示すよう修正が加えられている。具体的には、図２はバリア層１６を通って伸びるチャンネル２２を示す。チャンネル２２は、バリア層１６のチタン材料に関する円柱状の結晶粒成長から生じうる。チャンネル２２は、チタン含有バリア層１６を通って絶縁材料１４に至る銅の拡散パスを効果的にもたらす。円柱状結晶粒成長は、Ｔｉ又はＴｉＮ層１６の形成の間に、又は堆積に続く高温工程の間に起こりうる。具体的には、従来技術のチタン材料を円柱状の結晶粒を有さずに堆積する場合であっても、４５０℃を越える温度では材料が役に立たなくなることがわかった。
【０００８】
図２を参照して記載した問題を避けるための努力として、拡散層１６のための非チタンバリア材料が開発されてきた。開発された材料の中には、窒化タンタル（ＴａＮ）がある。ＴａＮはナノメートルサイズに近い結晶粒構造と、銅拡散を妨げるためのバリア層として良好な化学的安定性とを有する。しかしＴａＮに関する問題は、タンタルが高価であるため半導体加工プロセスにＴａＮ層を組み込むことが経済的に難しいということである。その代わり、チタン合金の多くがタンタルと比較してスパッタリングターゲット及びスパッタ膜の両者において優れた機械的特性を有し、そのためハイパワー用途に適しているということを我々は見出した。
【０００９】
チタン合金は、タンタルに比べコストの低い材料である。従って、銅拡散を抑制するバリア層として、タンタル含有材料の代わりにチタン含有材料を使用するために方法が開発される場合には、銅配線技術の使用に関連するマイクロエレクトロニクス産業にとって材料コストを低減することが可能となる。それ故、銅拡散を妨げる又は防ぐためのバリア層として適切な新たなチタン含有材料の開発が望ましい。チタン含有材料は何れの純度でもよいが、高純度であることが好ましい；「高純度」という語は、少なくとも純度９９．９５％（つまり、純度３Ｎ５）のターゲットを指す。
【００１０】
本発明の要旨
ここに記載する発明は、チタン合金スパッタリングターゲットの形成に用いることのできる新たなチタン含有材料に関する。これらのスパッタリングターゲットは、その高い強度及び生じる膜の特性により、タンタル含有ターゲットを置き換えるために使用することができる。具体的には、一部の実施態様においてチタン合金スパッタリングターゲットをＣｕ用途のバリア層形成に用いることができる。チタン合金スパッタリングターゲットは、窒化チタン合金膜を形成するため窒素含有スパッタリングガス雰囲気中で反応性スパッタリングすることができ、あるいはまた、酸窒化チタン合金膜を形成するため窒素及び酸素含有雰囲気中で反応性スパッタリングすることができる。本発明により形成された薄膜は、非円柱状結晶粒構造、低い抵抗率、高い化学的安定性、及びＴａに匹敵するバリア層特性を有しうる。さらに本発明により製造されるチタン合金スパッタリングターゲット材料は、高純度タンタル材料と比較して半導体用途にとって費用対効果に優れている。
【００１１】
一つの側面では、本発明は、Ｔｉと−１．０Ｖ未満の標準電極電位を有する１以上の合金元素とを含むスパッタリングターゲットを包含する。Ｚｒ，Ａｌ又はＳｉの存在については、Ｔｉとの二元系合金の形態（ＴｉＺｒ、ＴｉＡｌ及びＴｉＳｉである二元系複合体）で存在しないことが望ましい。それに加え、ターゲットが二元系合金であるＴｉＺｒを含む場合には、Ｚｒが３２−３８原子％の範囲又は１２−１８原子％の範囲で存在することが望ましい；又は、Ｚｒが０原子％より大きく５０原子％未満の任意の量で存在させることが望ましい。スパッタリングターゲットが複数の合金元素を含む実施態様では、合金元素の全てが−１．０Ｖ未満の標準電極電位を有してもよく、合金元素の一部が−１．０Ｖ未満の標準電極電位を有してもよい。
【００１２】
別の側面では、本発明は銅の基板への拡散を抑制する方法を包含する。チタンと−１．０Ｖ未満の標準電極電位を有する１以上の合金元素とを含む第一の層が、基板上に形成される。次に、銅系層が第一の層上に形成され、第一の層により基板から隔てられる。第一の層が銅系層から基板への銅の拡散を抑制する。
【００１３】
さらに別の側面では、本発明はＴｉと２４００℃以上の融点を有する１以上の元素とを含むスパッタリングターゲットを包含する。スパッタリングターゲットがＴｉに加えて複数の合金元素を含む実施態様では、Ｔｉ以外の元素全てが２４００℃以上の融点を有してもよく、Ｔｉ以外の元素の一部が２４００℃以上の融点を有してもよい。
【００１４】
さらに別の側面では、本発明は、Ｔｉと；原子半径がＴｉと比べ少なくとも８％、又は少なくとも１０％、一部の用途では少なくとも２０％異なる１以上の元素と；を含むスパッタリングターゲットを包含する。スパッタリングターゲットが複数の合金元素を含む実施態様では、合金元素の全てがＴｉと比べ少なくとも８％異なる原子半径を有してもよく、合金元素の一部がＴｉと比べ少なくとも８％異なる原子半径を有してもよい。
【００１５】
本開示と添付の請求項を解釈する目的のため、「チタン系（ｔｉｔａｎｉｕｍ−ｂａｓｅｄ）」材料はチタンが主要な元素である材料として定義され、「合金元素」は特定の材料において主要な元素でない元素として定義される。「主要な元素（ｍａｊｏｒｉｔｙ ｅｌｅｍｅｎｔ）」は、材料の他の何れの元素と比較しても高い濃度で存在する元素として定義される。主要な元素は材料の支配的な（ｐｒｅｄｏｍｉｎａｎｔ）元素でありうるが、材料の５０％未満で存在することもできる。例えば、チタンの存在量が３０％にすぎない材料でも、他の元素が３０％以上の濃度で存在しない場合には、チタンはその材料の主要な元素である。３０％以下の濃度で存在する他の元素は、「合金元素」である。ここで記載するチタン系材料は、０．００１原子％から５０原子％の濃度で合金元素を含有することが多い。ここで言及するパーセンテージ及び濃度は原子％及び原子濃度であるが、原子％又は原子濃度以外であると特に示した濃度及びパーセンテージを除くことは当然である。
【００１６】
さらに、本開示及び添付の請求項を解釈する目的のため、「銅系」材料を銅が主要な元素である材料として定義する。
本発明の好ましい実施態様を、以下の添付の図面を参照して以下に記載する。
【００１７】
好ましい実施態様の詳細な説明
本発明の例示的な実施態様を、図３−９を参照して記載する。初めに図３を参照し、半導体ウエハフラグメント５０を示す。ウエハフラグメント５０は、例えば単結晶シリコンといった半導体材料基板５２を含む。絶縁材料５４を基板５２上に形成し、開口部５６を絶縁材料５４中に形成する。材料５２及び５４は、従来技術を参照して材料１２及び１４について記載したのと同じ材料でそれぞれ構成することができる。開口部５６は、例えばデュアルダマシン法での銅形成のためのトレンチを含みうる。
【００１８】
図４を参照し、バリア層５８が絶縁層５４上にそして開口部５６中に形成される。本発明によると、バリア層５８はチタンを含み、引き続いて形成される銅系層から絶縁材料５４へ拡散することを妨げるよう構成される。本発明の一つの側面では、バリア層５８は：チタンと；約−１．０Ｖ未満の標準電極電位（具体的には、Ｃｌ−１／Ｃｌ参照電極を用いて測定した標準電極電位）を有する１以上の元素と；を含む。適切な元素は、Ａｌ， Ｂａ， Ｂｅ， Ｃａ， Ｃｅ， Ｃｓ， Ｈｆ， Ｌａ， Ｍｇ， Ｎｄ， Ｓｃ， Ｓｒ， Ｙ， Ｍｎ， Ｖ， Ｓｉ及びＺｒからなる群より選択することができる；ただし特定の実施態様では、該元素にはＡｌ， Ｓｉ，又はＺｒは含まれない。さらにバリア層５８は、本質的にチタンと、約−１．０Ｖ未満の標準電極電位を有する１以上の元素とからなってもよく、チタンと約−１．０Ｖ未満の標準電極電位を有する１以上の元素とからなってもよい。バリア層５８はまた、Ｔｉ及び約−１．０Ｖ未満の標準電極電位を有する１以上の元素に加え、窒素及び酸素の一方又は両方を含みうる。層５８は基板５４上に形成される膜とみなすことができ、特定の実施態様では、その厚みが約２ｎｍから約５００ｎｍであり、特に２ｎｍから約５０ｎｍであり、又は特に約２ｎｍから約２０ｎｍであってもよい。
【００１９】
本発明の別の側面では、バリア層５８はＴｉと２４００℃以上の融点を有する１以上の元素とを含む。適切な元素は、Ｎｂ， Ｍｏ， Ｔａ及びＷからなる群より選択することができる。さらに、バリア層５８は本質的にチタンと２４００℃以上の融点を有する１以上の元素からなってもよく、チタンと２４００℃以上の融点を有する１以上の元素からなってもよい。バリア層５８は、Ｔｉ及び２４００℃以上の融点を有する１以上の元素に加え、窒素及び酸素の一方又は両方を含むこともできる。層５８は基板５４上に形成された層と見なすことができ、特定の実施態様では、その厚みが約２ｎｍから約５０ｎｍであり、特に約２ｎｍから約２０ｎｍでありうる。約２４００℃以上の融点を有する元素は、その耐熱特性のため、チタン合金を安定化することができる。
【００２０】
本発明のバリア層及びスパッタリングターゲットにおいて、望ましい小結晶粒サイズを保持する上で重要となりうる本発明の材料の一つの側面は、チタン含有ターゲットに組み込まれる元素の原子半径とチタンの原子サイズとの違いが、８％、より好ましくは１０％、さらに２０％より大きいということである。この様な原子サイズの違いはチタンの格子構造を乱し、従って格子内の結晶粒成長を妨げる。チタンとバリア層５８に取り込まれた他の元素との間の原子サイズにおける違いの大きさは、格子を乱す程度に影響し、従って、様々な温度で起きる結晶粒成長を妨げる。従って、チタンと比べサイズの違いが小さい原子より、チタンと比べサイズの違いが大きい元素を使用することが好ましい。チタンと比べ少なくとも８％異なる原子半径を有する元素の群は、Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ及びＹである；チタンと比べ少なくとも８％異なる原子半径を有する元素の群は、Ｂｅ， Ｂ， Ｃ， Ｌａ， Ｃｅ， Ｐｒ， Ｐ， Ｓ， Ｎｄ， Ｓｍ， Ｓｉ， Ｇｄ， Ｄｙ， Ｈｏ， Ｅｒ，及びＹｂである。チタンとの原子半径の違いが８％、又は２０％より大きい元素の一部は、標準電極電位が−１．０Ｖ未満の元素と重なるが、重ならないものもあるという点に留意すべきである。本発明は、チタンの原子半径との違いが８％（一部の用途では２０％）より大きい元素をチタンと組み合わせてバリア層形成に使用することを包含し、その結果、チタンと；Ｓｉ， Ｐ， Ｓ， Ｓｃ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｙ， Ｂｅ， Ｂ， Ｃ， Ｍｏ， Ｌａ， Ｃｅ， Ｐｒ， Ｎｄ， Ｓｍ， Ｇｄ， Ｄｙ， Ｈｏ， Ｅｒ，及びＹｂの１以上と；を含むスパッタリングターゲットを含む。
【００２１】
ある意味では、本発明は３つのカテゴリーに該当する合金元素を包含する：約−１．０Ｖ未満の標準電極電位；約２４００℃以上の融点；又は、チタンの原子サイズとの違いが８％より大きい原子サイズ。表１は、該３つのカテゴリーに該当しうる幾つかの例示的な元素を示す。表１は３つのカテゴリーの１以上に当てはまる元素を全て含んだ一覧ではない。
【００２２】
【表１】
例示的な方法では、層５８は導電性銅系材料から絶縁材料５４への拡散を防ぐためのバリア層である。該実施態様では、導電性銅系層によってもたらされる電流より大きな追加の電流が生じるよう、バリア層５８が導電性であることが好ましい。該実施態様では、バリア層５８の抵抗率が３００μΩ・ｃｍ以下であることが好ましい。
【００２４】
バリア層５８を形成する例示的な方法は、チタン及び１以上の元素を含むターゲットから層５８をスパッタ堆積することである。その１以上の元素は、約−１．０Ｖ未満の標準電極電位、Ｔｉと比べ少なくとも８％異なる原子半径、及び／又は２４００℃以上の融点を有しうる。特定の実施態様では、ターゲットが本質的にチタンと；約−１．０Ｖ未満の標準電極電位、Ｔｉと比べ少なくとも８％異なる原子半径、及び／又は２４００℃以上の融点を有する１以上の元素と；からなってもよい。また本発明は、ターゲットがチタンと；約−１．０Ｖ未満の標準電極電位、Ｔｉと比べ少なくとも８％異なる原子半径、及び／又は２４００℃以上の融点を有する１以上の元素と；からなる実施態様を包含する。
【００２５】
例示的なターゲットは、少なくとも５０原子％のチタンと、０．００１原子％から５０原子％の１以上の元素（約−１．０Ｖ未満の標準電極電位、Ｔｉと比べ少なくとも８％異なる原子半径、及び／又は２４００℃以上の融点を有する）とを含みうる。他の実施態様では、ターゲットが少なくとも９０原子％のチタンと、０．００１原子％から１０原子％の１以上の元素（約−１．０Ｖ未満の標準電極電位、Ｔｉと比べ少なくとも８％異なる原子半径、及び／又は２４００℃以上の融点を有する）とを含む。
【００２６】
別の用途（つまり、拡散バリア以外の用途）のため製造されてきたこれまでのターゲットは、チタンと、Ｎｂ， Ａｌ， Ｓｉ， Ｗ及びＺｒの１以上とを有する；本発明のターゲットは、これまでのターゲットに対して：銅バリア用途のため用いられるという点；及び／又は、本発明のターゲット中のＮｂ， Ｗ及びＺｒの濃度がこれまでのターゲットと異なるという点；で相違しうる。例えば、本発明の合金は主要な元素としてチタンを含み、加えてＮｂ， Ｗ又はＺｒという元素を包含するが、Ｚｒについては３２−３８原子％及び１２−１８原子％という範囲を除き；Ｎｂについては６−８原子％の範囲を除き；Ｗについては３５−５０原子％の範囲を除く。また、従来技術のチタン含有ターゲットを、銅バリア層形成のための本発明の方法論による新しい方法のために用いることもできる。
【００２７】
本発明の方法論に使用されるターゲットは、ターゲット材料のみが膜５８に堆積するような雰囲気下でスパッタすることもでき、あるいはまた、スパッタ雰囲気からの材料もターゲットからの材料とあわせてバリア層５８に堆積するような雰囲気でスパッタすることもできる。例えば、ターゲットからの材料に加えて窒素を含むバリア層５８を形成するように、窒素含有成分を含む雰囲気下でターゲットをスパッタすることができる。例示的な窒素含有成分は、二原子の窒素（Ｎ２）である。堆積した膜は量論組成としてＴｉｘＱｙＮｚにより標示することができ、ここで“Ｑ”は、約−１．０Ｖ未満の標準電極電位；Ｔｉと比べ少なくとも８％異なる原子半径；及び／又は２４００℃以上の融点；を有し、ターゲットに組み込まれた１以上の元素の標示である。特定のプロセシングにおいては、材料ＴｉｘＱｙＮｚはＸ＝０．１−０．７、ｙ＝０．００１−０．３、かつＺ＝０．１−０．６で構成される。
【００２８】
バリア層５８を形成する別の例示的な方法は、窒素及び酸素をバリア層５８にを取り込むため、窒素含有成分及び酸素含有成分の両者の存在下で、チタンとチタン以外の１以上の元素とを含むターゲットから層をスパッタ堆積することである。この様なプロセシングにより、量論組成としてＴｉｘＱｙＮｚＯｗを有するバリア層を形成することができ、ここで“Ｑ”は、この場合もまた、Ｔｉと比べ少なくとも８％異なる原子半径を有する元素；約−１．０Ｖ未満の標準電極電位を有する元素；及び／又は２４００℃以上の融点を有する元素；を指す。化合物ＴｉｘＱｙＮｚＯｗは、例えばｘ＝０．１−０．７， ｙ＝０．００１−０．３， ｚ＝０．１−０．６，かつｗ＝０．０００１−０．００１０で構成できる。ＴｉｘＱｙＮｚＯｗを形成するために用いられる酸素含有成分は、例えばＯ２でありうる。
【００２９】
窒素及び／又は酸素をバリア層５８に取り込む利点としては、この様に取り込むことによってバリア層の高温安定性を改善し、高温で銅を拡散させないという点がある。例えば、窒素及び／又は酸素はＴｉの円柱状結晶粒構造を妨害し、より等方的な結晶粒構造を形成する。
【００３０】
本発明によるスパッタターゲット形成のため、及びそのスパッタターゲットから薄膜を堆積するための特定の方法を、実施例１−４を参照して以下に記載する。
【００３１】
本発明により形成されたバリア層５８は１００ｎｍ以下の平均結晶粒サイズを有することができ、特定のプロセシングでは、好ましくは１０ｎｍ以下の平均結晶粒サイズを有しうる。より好ましくは、バリア層は１ｎｍ以下の平均結晶粒サイズを有しうる。さらにバリア層材料は、膜を真空アニールで５００℃に３時間さらした後に結晶粒サイズを１００ｎｍ以下、特定の実施態様では１０ｎｍ又は１ｎｍ以下に保持するのに充分な安定性を有しうる。
【００３２】
本発明での薄膜５８の小さい平均結晶粒サイズにより、従来技術のチタン含有膜に比べ、銅の拡散をより防止することができる。特に、従来技術のチタン含有膜は４５０℃より高温でのプロセシングにおいて大きな結晶粒サイズを形成することが多く、その結果、図２を参照して前述した円柱型の欠陥を有する。本発明のプロセシングにより当該欠陥の形成を避けることができ、その結果、従来技術のプロセシングにより形成できる層と比較して、より良好なチタン含有拡散バリア層を形成することができる。
【００３３】
やはり図４を参照し、銅含有シード層６０がバリア層５８上に形成される。銅含有シード層は、例えば高純度銅（つまり、少なくとも純度９９．９９５％の銅）を含むことができ、例えば高純度銅ターゲットからのスパッタ堆積により成膜することができる。
【００３４】
図５は、絶縁材料５４の上面から層５８及び６０を除去し、トレンチ内には材料５８及び６０を残すように化学的機械研磨（ＣＭＰ）を行った後のウエハフラグメント５０を示す。図５は、−１．０Ｖ未満の標準電極電位を有する元素が層５８中に存在する場合に起こりうる過程を示しており、層５８に−１．０Ｖ未満の標準電極電位を有する元素の拡散を引き起こす熱処理を行うと、材料５８の他の領域よりその元素の濃度の高い領域６２が形成されることを示している。標準電極電位が−１．０Ｖ未満である元素の該移動を起こしうる適切な熱処理には、真空下において約５００℃の温度で約３０分間アニールすることが含まれる。
【００３５】
図７は、図５のウエハフラグメント５０の一領域を拡大した図を示し、領域６２をより明確に示している。図７は、標準電極電位が−１．０Ｖ未満である元素の濃度が高められた別の領域６４が銅系層６０に隣接して形成されうることも示す。領域６４は、図のスペースの制限のため図５には示していない。バリア層５８に取り込まれる元素に応じて、本発明の特定のプロセシングでは領域６４を効果的に除去しうるということが理解されるべきである。
【００３６】
図８及び９では、標準電極電位が−１．０Ｖ未満である元素が高温アニールの間にバリア層５８内で移動できるということをグラフで示す。
まず図８を参照し、銅層６０、ＴｉＱ層５８、及びＳｉＯ層５４に関し、標準電極電位が−１．０Ｖ未満である元素（“Ｑ”と表され、特に“Ｑ”の相対％として示される）の濃度のグラフを示す。ＴｉＱ及びＳｉＯは、バリア層５８又は絶縁材料５４のいずれかの材料の量論比としての表現を意図したものではなく、図８の図面中で層５８及び６４を単に特定するにすぎないことに留意すべきである（例えば、“ＳｉＯ”として言及される材料は一般にはＳｉＯ２である）。図８のグラフは図４に示した軸に沿って示されており、その結果、図５のアニール前のプロセシング工程に対応する。
【００３７】
図９は図８のグラフと類似したグラフを示すが、図５の軸に沿ったグラフを示しており、そのため、図５のアニール後における相対濃度を示している。図９は、ＴｉＱ領域の中央でのＱの濃度に比べ、ＴｉＱ層５８とＳｉＯ層５４の間の界面ではＱの濃度が増加することを示す。図９はまた、銅系層６０とＴｉＱ層５８の間の界面でＱの濃度が増加しうることも示す。
【００３８】
図８及び９では絶縁層５４を特にＳｉＯ層とするが、それは絶縁層５４の例示的な組成であり、本発明は層５４が他の絶縁材料を含む実施態様も包含することが理解されるべきである。また、図９に示すＱの相対濃度は例示的な目的にすぎず、図９はＱの濃度の定量的な表現というよりはむしろ定性的な表現を示しているということが理解されるべきである。
【００３９】
標準電極電位が−１．０Ｖ未満である元素を用いる利点は、図７，８及び９により証明されている。具体的には、該元素はアニールの間にバリア層５８の界面領域に向かって拡散する傾向にある。従って、これらの元素は図７の領域６２及び６４を形成することができ、残存する層５８の中央領域に比べ、銅バリアという側面を改善することができる。また領域６２は、層５８を絶縁材料５４に接着させる特性を改善することができる。従って、本発明により形成されたバリア層は、従来技術により形成されたバリア層と比較して絶縁材料と良好に接着することができ、従来技術の絶縁層に関する問題の一部を緩和することができる。
【００４０】
図６は、図５の工程に続くプロセシング工程でのウエハフラグメント５０を示し、特にトレンチ５６（図５）内に形成される銅系材料７０を示す。銅系材料７０は、例えばシード層６０上に銅を電解成膜することにより形成することができる。導電バリア層５８を有することの利点は、図６に証明されている。具体的には、トレンチが益々小さくなるにつれて、銅材料７０が占める量に比較してバリア層５８がトレンチを狭める量は大きくなる。層５８の体積が増大する理由は、銅拡散バリア層の適切な特長を維持するために望ましい層５８の厚みについて限界があるためである。層５８、６０、及び材料７０で構成される導電性成分中で層５８の相対的な体積が増加するにつれ、導電成分内で良好な導電特性を保持するためには、材料５８内で良好な導電特性を有することが好ましい。
【００４１】
本発明により形成された材料は、スパッタリングターゲットに使用するために適した機械的特性を有しうる。図１０では機械的特性をＫｓｉの単位（つまり、１０００ｌｂｓ／ｉｎ２）で報告しており、本発明により形成された材料が３Ｎ５のタンタルと同等以上の機械的特性を有しうることを示している。
【００４２】
実施例
本発明を以下の実施例によって説明するが、これらに限定されるものではない。これらの実施例は、本発明に包含される様々な材料を含むスパッタリングターゲットを形成するための例示的な方法を記載する。スパッタリングターゲットは数多くの幾何形状の何れもとることができ、例示的な幾何形状は、Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｉｎｃ．より入手可能なタイプであるいわゆるＥＮＤＵＲＡ（登録商標）ターゲットである。補強板２０２及びターゲット２０４で構成される例示的なＥＮＤＵＲＡ（登録商標）ターゲット構造２００を図１１に示す。図１１ではターゲット構造２００を断面図で示すが、ターゲット構造２００を上部から見た場合に典型的には円形の外周を備える。ターゲット構造２００はターゲット２０４を支持する補強板２０２を含むように示されるが、本発明はモノリシック（一体型）のターゲット構造（つまり、構造全体がターゲット材料であるターゲット構造）及びその他の平面型ターゲットデザインをも包含するということが理解されるべきである。
【００４３】
実施例１
ＴｉＹターゲットは１．０原子％のＹを含み、Ｙは標準電極電位が−２．６Ｖであり、原子半径がＴｉより１３．５％大きい反応性元素である。真空スカル溶融の間に、所定量の純度３Ｎ（９９．９％）のＹを純度５Ｎ（９９．９９９％）のＴｉに加えた。均一な合金が形成された後、合金をグラファイトモールドにキャスティングしてビレットを形成した。ビレットを従来の加工熱処理法を用いて鋳造、延伸し、スパッタリングターゲットに加工した。Ｎ２流について４つの異なる値（０，５，１０，１５ｓｃｃｍ）を用い、チャンバー総圧力を４ｘ１０−３ｍＴｏｒｒとし、Ｔｉ−５原子％ＹターゲットをＮ２／Ａｒ雰囲気で反応性スパッタリングした。生じたＴｉＹＮ薄膜の厚みは約２０ｎｍであり、抵抗率は約１３０−３００μΩ・ｃｍの範囲にあり、Ｘ線で測定することができず微結晶又はアモルファスでありうる非常に小さい結晶粒サイズを含んだ。
【００４４】
実施例２
ＴｉＴａターゲットは０．６５原子％のＴａを含み、Ｔａは融点が２９９６℃の元素であり標準電極電位−１．０７Ｖの反応性元素である。真空スカル溶融の間に、所定量の純度３Ｎ５（９９．９５％）のＴａを純度５Ｎ（９９．９９９％）のＴｉに加えた。均一な合金が形成された後、合金をグラファイトモールドにキャスティングしてビレットを形成した。ビレットを従来の加工熱処理法を用いて鋳造、延伸し、スパッタリングターゲットに加工した。Ｎ２流について４つの異なる値（０，５，１０，１５ｓｃｃｍ）を用い、チャンバー総圧力を４ｘ１０−３ｍＴｏｒｒとし、Ｔｉ−０．６５原子％ＴａターゲットをＮ２／Ａｒ雰囲気で反応性スパッタリングした。生じたＴｉＴａＮ薄膜の厚みは約２０ｎｍであり、抵抗率は約１３０−２５０μΩ・ｃｍの範囲にあり、Ｘ線で測定することができず微結晶又はアモルファスでありうる非常に小さい結晶粒サイズを含んだ。
【００４５】
実施例３
ＴｉＺｒターゲットは５．０原子％のＺｒを含み、Ｚｒは標準電極電位−１．６５Ｖの反応性元素である。真空スカル溶融の間に、所定量の純度２Ｎ８（９９．８％）のＺｒを純度５Ｎ（９９．９９９％）のＴｉに加えた。均一な合金を形成した後、その合金をグラファイトるつぼにキャスティングしてビレットを形成した。ビレットを従来の加工熱処理法を用いて鋳造、延伸し、スパッタリングターゲットに加工した。Ｔｉ−５原子％ＺｒターゲットをＮ２／Ａｒ雰囲気で反応性スパッタリングした。生じたＴｉＺｒＮ薄膜の厚みは約２０ｎｍであり、抵抗率は約１２５μΩ・ｃｍであった。図１３は、スパッタされたＴｉＺｒＮ薄膜のシート抵抗を示す。ＴｉＺｒＮ膜は、Ｘ線で測定することができず微結晶又はアモルファスでありうる非常に小さい結晶粒サイズを有し、その結晶粒サイズは７００℃で５時間真空アニールした後も安定であった。高温でのアニール後にＴｉＺｒＮ膜の拡散特性の試験ができるよう、１５０ｎｍのＣｕ膜をＴｉＺｒＮ膜上に堆積した。結果は、ＴｉＺｒＮ膜が配線間絶縁膜（ｉｎｔｅｒｍｅｔａｌｌｉｃ ｄｉｅｌｅｃｔｒｉｃｓ）との良好な接着性、及びＣｕとの良好な濡れ特性を有することを示す。薄膜は、典型的なＣｕ／ｌｏｗ−ｋ絶縁法に適切である総合的な特性を有した。図１２は、堆積直後のＴｉ０．４５Ｚｒ０．０２４Ｎ０．５２のラザフォード後方散乱分光（ＲＢＳ）プロファイルを示す；表２では、図１２のデータの様々な側面を表にする。図１４は、約４５０−７００℃で１時間真空アニールした後にＣｕのＴｉＺｒＮ層への明らかな拡散がないことを示す。図１５は、Ｃｕ層をウエハから剥離させた後のＴｉＺｒＮ膜のＲＢＳプロファイルを示す。この図も、７００℃で５時間の後にＣｕのＴｉＺｒＮ層への明らかな拡散がないことを示す。
【００４６】
【表２】
実施例４
ＴｉＡｌターゲットは１．０原子％のＡｌを含み、Ａｌは標準電極電位−１．７０Ｖの反応性元素である。真空スカル溶融の間に、所定量の純度３Ｎ５（９９．９５％）のＡｌを純度５Ｎ（９９．９９９％）のＴｉに加えた。均一な合金を形成した後、その合金をグラファイトモールドにキャスティングしてビレットを形成した。ビレットを従来の加工熱処理法を用いて鋳造、延伸し、スパッタリングターゲットに加工した。Ｎ２流について４つの異なる値（０，５，１０，１５ｓｃｃｍ）を用い、チャンバー総圧力を４ｘ１０−３ｍＴｏｒｒとし、Ｔｉ−１．０原子％ＡｌターゲットをＮ２／Ａｒ雰囲気で反応性スパッタリングした。生じたＴｉＺｒＮ薄膜の厚みは約２０ｎｍであり、抵抗率は約１３０−３００μΩ・ｃｍの範囲にあり、Ｘ線で測定することができず微結晶又はアモルファスでありうる非常に小さい結晶粒サイズを有した。
【００４８】
ここに記載する実施態様は例示的なものであり、本発明は具体的に記載された実施態様以外の実施態様を包含することが理解されるべきである。例えば、図４及び５の工程の間に行われると記載した化学的機械研磨（ＣＭＰ）は、その代わりに図６に示す銅材料７０の電解成膜後に行うこともできる。また、図５に関して領域６２を形成するために使用されると記載したアニールを、その代わりに図６のプロセシングの後に行うことができる。それに加え、本発明の様々な側面が銅拡散を低減するバリア層の生成に関して記載されているが、ここに記載した方法は、銅以外の金属（例えば、Ａｇ又はＡｌ）の拡散を妨げ又は防ぐバリア層を生成するために使用できることが理解されるべきである。
【図面の簡単な説明】
【図１】図１は従来技術の半導体ウエハフラグメントの概略的な断面図であり、バリア層により絶縁材料と隔てられた導電性銅材料を示す。
【図２】図２は、図１の従来技術のウエハフラグメントの図であり、従来技術のＴｉ含有材料をバリア層として使用する場合に起こりうる問題を示す。
【図３】図３は、本発明の方法の予備的な工程における半導体ウエハフラグメントの概略的な断面図である。
【図４】図４は、図３の工程に続くプロセシング工程における図３のウエハフラグメントの概略的な断面図である。
【図５】図５は、図４の工程に続くプロセシング工程における図３のウエハフラグメントの概略的な断面図である。
【図６】図６は、図５の工程に続くプロセシング工程における図３のウエハフラグメントの概略的な断面図である。
【図７】図７は、図５のウエハフラグメントの一部の拡大図である。
【図８】図８は、銅含有層、ＴｉＱ層、及びＳｉＯ層について、材料“Ｑ”の相対濃度を図４に示した軸に沿って示す概略図である。
【図９】図９は、銅含有層、ＴｉＱ層、及びＳｉＯ層について、材料“Ｑ”の相対濃度を図５に示した軸に沿って示す概略図である。
【図１０】図１０は、従来技術のＴａと比較してＴｉ−Ｚｒ合金の機械的特性についての改善を示すチャートである。
【図１１】図１１は、例示的なスパッタリングターゲット構造の概略的な断面図である。
【図１２】図１２は、堆積した直後のＴｉ０．４５Ｚｒ０．０２４Ｎ０．５２のラザフォード後方散乱分光（ＲＢＳ）のプロファイルを示すグラフである。
【図１３】図１３は、Ｔｉ０．４５Ｚｒ０．０２４Ｎ０．５２のシート抵抗を示す。Ｒｓ間隔は１／３σに等しく、示した階調は６８．９９； ６７．８８； ６６．７６； ６５．６５； ６４．５４； ６３．４２； ６２．３１； ６１．１９； 及び６０．０８に対応する。
【図１４】図１４は、４５０℃から７００℃で１時間真空アニールした後のＴｉ０．４５Ｚｒ０．０２４Ｎ０．５２のラザフォード後方散乱分光（ＲＢＳ）のプロファイルを示すグラフである。
【図１５】図１５は、ウエハからＣｕ層を剥がした後のＴｉＺｒＮ薄膜のラザフォード後方散乱分光プロファイルを示すグラフである。ＴｉＺｒＮ薄膜及びＣｕ層は、当初は本発明の例示的な方法により形成された構造の一部であった。示したデータは、７００℃で５時間後においてＣｕのＴｉＺｒＮ層への明らかな拡散がないことを示す。[0001]
Technical field
The present invention relates to a titanium alloy thin film having improved copper diffusion barrier properties. The present invention relates to a titanium alloy sputtering target and, in addition, to a method for suppressing copper diffusion into a substrate.
[0002]
Background of the invention
The wiring technology of integrated circuits is changing from the aluminum subtractive method to the copper dual damascene method. With the change from aluminum and its alloys to copper and its alloys, new barrier layer materials, especially TaN, have been developed. The TiN film is used in aluminum technology, and can be formed by, for example, reactively sputtering a titanium target in a nitrogen-containing sputtering gas atmosphere. It is reported that the copper atom diffusivity in the TiN film is too high, so that the barrier layer is inferior to copper as compared to TaN.
[0003]
The problem with the TiN barrier layer is described with reference to FIGS. In particular, FIG. 1 illustrates a preferred barrier layer structure, and FIG. 2 illustrates a problem with a TiN barrier layer.
[0004]
Referring first to FIG. 1, a fragment 10 of a semiconductor wafer is shown. Wafer fragment 10 includes a substrate 12, which can be composed of, for example, single crystal silicon. To assist in interpreting the appended claims, the terms "semiconductive substrate" and "semiconductor substrate" are used to refer to semiconductor materials (semiconductor wafers (alone or assemblage of assemblies containing other materials thereon). Both are defined to mean bulk semiconductor material and any structure that includes, but is not limited to, a layer of semiconductor material (either alone or in an assembly comprising other materials). . The term "substrate" refers to any support structure, including but not limited to the semiconductor substrates described above.
[0005]
The insulating layer 14 is formed on the substrate 12. The insulating layer 14 may include, for example, silicon dioxide or borophosphosilicate glass (BPSG). Alternatively, layer 14 may comprise a fluorinated silicon dioxide having a dielectric constant of 3.7 or less, a dielectric material called "low-k". In certain embodiments, layer 14 may include an insulating material having a dielectric constant of 3.0 or less.
[0006]
Barrier layer 16 is formed to extend into a trench in insulating material 14, and copper-containing seed layer 18 is formed over barrier layer 16. The copper-containing seed layer 18 can be formed, for example, by sputter deposition from a high-purity copper target, where the term “high-purity” refers to a target of at least 99.995% purity (ie, 4N5 purity). The copper-containing material 20 is formed on the copper-containing seed layer 18 and can be formed on the seed layer 18 by, for example, electrolytic deposition (ECD). The copper-containing material 20 and the seed layer 18 may be collectively referred to as a copper-based layer (copper-based @ layer) or a copper-based body (copper-based @ mass).
[0007]
Barrier layer 16 is provided to prevent copper diffusion from materials 18 and 20 into insulating material 14. Prior art titanium materials have been reported to be unsuitable as barrier layers to prevent copper diffusion. Problems with prior art titanium-containing materials are described with reference to FIG. 2, which shows the structure 10 of FIG. 1, but which may occur when using either pure titanium or titanium nitride as the barrier layer 16. A fix has been added to indicate the problem. Specifically, FIG. 2 shows a channel 22 extending through the barrier layer 16. The channels 22 may result from columnar grain growth on the titanium material of the barrier layer 16. Channel 22 effectively provides a copper diffusion path through titanium-containing barrier layer 16 to insulating material 14. Columnar grain growth can occur during the formation of the Ti or TiN layer 16 or during a high temperature step following deposition. Specifically, it has been found that even when a conventional titanium material is deposited without having columnar crystal grains, the material becomes useless at a temperature exceeding 450 ° C.
[0008]
In an effort to avoid the problems described with reference to FIG. 2, non-titanium barrier materials for the diffusion layer 16 have been developed. Among the developed materials is tantalum nitride (TaN). TaN has a grain structure close to nanometer size and good chemical stability as a barrier layer for preventing copper diffusion. However, a problem with TaN is that it is economically difficult to incorporate a TaN layer into a semiconductor processing process because tantalum is expensive. Instead, we have found that many titanium alloys have superior mechanical properties in both the sputtering target and the sputtered film as compared to tantalum, and are therefore suitable for high power applications.
[0009]
Titanium alloy is a lower cost material than tantalum. Therefore, if a method is developed to use a titanium-containing material instead of a tantalum-containing material as a barrier layer to suppress copper diffusion, material costs will be reduced for the microelectronics industry associated with the use of copper interconnect technology It is possible to do. Therefore, the development of new titanium-containing materials suitable as barrier layers to hinder or prevent copper diffusion is desirable. The titanium-containing material can be of any purity, but is preferably of high purity; the term "high purity" refers to a target of at least 99.95% purity (ie, 3N5 purity).
[0010]
Summary of the invention
The invention described herein relates to a new titanium-containing material that can be used to form a titanium alloy sputtering target. These sputtering targets, due to their high strength and resulting film properties, can be used to replace tantalum containing targets. Specifically, in some embodiments, a titanium alloy sputtering target can be used to form a barrier layer for Cu applications. Titanium alloy sputtering targets can be reactively sputtered in a nitrogen-containing sputtering gas atmosphere to form a titanium nitride alloy film, or reactive in a nitrogen and oxygen-containing atmosphere to form a titanium oxynitride alloy film. It can be sputtered. Thin films formed according to the present invention can have a non-cylindrical grain structure, low resistivity, high chemical stability, and barrier layer properties comparable to Ta. In addition, the titanium alloy sputtering target materials produced according to the present invention are more cost effective for semiconductor applications than high purity tantalum materials.
[0011]
In one aspect, the invention includes a sputtering target that includes Ti and one or more alloying elements having a standard electrode potential of less than -1.0V. Regarding the presence of Zr, Al or Si, it is desirable that it does not exist in the form of a binary alloy with Ti (a binary composite of TiZr, TiAl and TiSi). In addition, when the target contains the binary alloy TiZr, it is desirable that Zr be present in the range of 32-38 at.% Or 12-18 at.%; It is desirable to be present in any amount as large as less than 50 atomic%. In embodiments where the sputtering target includes multiple alloying elements, all of the alloying elements may have a standard electrode potential of less than -1.0 V, and some of the alloying elements may have a standard electrode potential of less than -1.0 V. May have.
[0012]
In another aspect, the invention includes a method of suppressing copper diffusion into a substrate. A first layer comprising titanium and one or more alloying elements having a standard electrode potential of less than -1.0 V is formed on a substrate. Next, a copper-based layer is formed on the first layer and separated from the substrate by the first layer. The first layer suppresses diffusion of copper from the copper-based layer to the substrate.
[0013]
In yet another aspect, the invention includes a sputtering target comprising Ti and one or more elements having a melting point of 2400 ° C. or higher. In an embodiment in which the sputtering target includes a plurality of alloying elements in addition to Ti, all the elements other than Ti may have a melting point of 2400 ° C. or more, and some of the elements other than Ti may have a melting point of 2400 ° C. or more. May be.
[0014]
In yet another aspect, the invention includes a sputtering target comprising: Ti; and one or more elements that differ in atomic radius by at least 8%, or at least 10%, and in some applications by at least 20%, as compared to Ti. . In embodiments where the sputtering target includes multiple alloying elements, all of the alloying elements may have an atomic radius that differs by at least 8% relative to Ti, and some of the alloying elements may have an atomic radius that differs by at least 8% relative to Ti. May have.
[0015]
For purposes of interpreting the present disclosure and the appended claims, a "titanium-based" material is defined as a material in which titanium is the primary element, and an "alloying element" is not a primary element in a particular material. Defined as an element. A "majority element" is defined as an element that is present at a higher concentration than any other element of the material. The primary element can be a predominant element of the material, but can also be present in less than 50% of the material. For example, even if a material has a titanium content of only 30%, if other elements are not present at a concentration of 30% or more, titanium is a main element of the material. Other elements present at a concentration of 30% or less are "alloy elements". The titanium-based material described here often contains an alloying element at a concentration of 0.001 atomic% to 50 atomic%. The percentages and concentrations referred to herein are atomic% and atomic concentration, but naturally exclude concentrations and percentages specifically indicated as other than atomic% or atomic concentration.
[0016]
Further, for purposes of interpreting the present disclosure and the appended claims, a "copper-based" material is defined as a material in which copper is the primary element.
Preferred embodiments of the present invention are described below with reference to the following accompanying drawings.
[0017]
Detailed Description of the Preferred Embodiment
An exemplary embodiment of the present invention is described with reference to FIGS. Referring initially to FIG. 3, a semiconductor wafer fragment 50 is shown. Wafer fragment 50 includes a semiconductor material substrate 52, for example, single crystal silicon. An insulating material 54 is formed on the substrate 52, and an opening 56 is formed in the insulating material 54. Materials 52 and 54 can be comprised of the same materials as described for materials 12 and 14, respectively, with reference to the prior art. The opening 56 may include a trench for forming copper in a dual damascene method, for example.
[0018]
Referring to FIG. 4, a barrier layer 58 is formed on insulating layer 54 and in opening 56. In accordance with the present invention, barrier layer 58 includes titanium and is configured to prevent diffusion from subsequently formed copper-based layers into insulating material 54. In one aspect of the invention, the barrier layer 58 comprises: titanium; and a standard electrode potential (e.g., Cl-1/ Standard element potential measured using a / Cl reference electrode). Suitable elements can be selected from the group consisting of Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si and Zr; In one embodiment, the element does not include Al, Si, or Zr. Further, barrier layer 58 may consist essentially of titanium and one or more elements having a standard electrode potential of less than about -1.0 V, and titanium and one or more elements having a standard electrode potential of less than about -1.0 V. It may be composed of the above elements. Barrier layer 58 may also include one or both of nitrogen and oxygen, in addition to Ti and one or more elements having a standard electrode potential of less than about -1.0V. Layer 58 can be considered as a film formed on substrate 54 and, in certain embodiments, has a thickness of about 2 nm to about 500 nm, especially about 2 nm to about 50 nm, or especially about 2 nm to about 20 nm. There may be.
[0019]
In another aspect of the invention, barrier layer 58 includes Ti and one or more elements having a melting point of 2400 ° C. or higher. Suitable elements can be selected from the group consisting of Nb, Mo, Ta and W. Further, the barrier layer 58 may consist essentially of titanium and one or more elements having a melting point of 2400 ° C. or more, or titanium and one or more elements having a melting point of 2400 ° C. or more. Barrier layer 58 may also include one or both of nitrogen and oxygen, in addition to Ti and one or more elements having a melting point of 2400 ° C. or higher. Layer 58 can be considered a layer formed on substrate 54, and in certain embodiments, can have a thickness of about 2 nm to about 50 nm, and particularly about 2 nm to about 20 nm. An element having a melting point of about 2400 ° C. or more can stabilize a titanium alloy because of its heat resistance.
[0020]
One aspect of the materials of the present invention, which can be important in maintaining the desired small grain size in the barrier layers and sputtering targets of the present invention, is that of the atomic radii of the elements incorporated into the titanium-containing target and the atomic size of titanium. The difference is that it is greater than 8%, more preferably 10%, and even 20%. These differences in atomic size disturb the lattice structure of titanium and thus hinder grain growth in the lattice. The magnitude of the difference in atomic size between titanium and the other elements incorporated into the barrier layer 58 affects the degree to which the lattice is disturbed, and thus hinders grain growth that occurs at various temperatures. Therefore, it is preferable to use an element having a larger size difference than titanium than an atom having a smaller size difference than titanium. The group of elements having atomic radii at least 8% different from titanium are Mn, Fe, Co, Ni and Y; the group of elements having atomic radii at least 8% different from titanium are Be, B, C, La, Ce, Pr, P, S, Nd, Sm, Si, Gd, Dy, Ho, Er, and Yb. It should be noted that some elements having a difference in atomic radius from titanium of more than 8% or 20% overlap elements with a standard electrode potential of less than -1.0 V, but some do not. . The present invention encompasses the use of elements that differ from the atomic radius of titanium by more than 8% (20% in some applications) in combination with titanium to form a barrier layer, such that titanium and Si, At least one of P, S, Sc, Mn, Fe, Co, Ni, Y, Be, B, C, Mo, La, Ce, Pr, Nd, Sm, Gd, Dy, Ho, Er, and Yb; Including a sputtering target.
[0021]
In a sense, the invention encompasses three categories of alloying elements: a standard electrode potential of less than about -1.0 V; a melting point of about 2400 ° C. or more; or a difference in atomic size of titanium from 8%. Large atomic size. Table 1 shows some exemplary elements that may fall into the three categories. Table 1 is not a complete listing of elements that fall into one or more of the three categories.
[0022]
[Table 1]
In an exemplary method, layer 58 is a barrier layer to prevent diffusion from the conductive copper-based material into insulating material 54. In such an embodiment, it is preferred that the barrier layer 58 be conductive such that an additional current is generated that is greater than the current provided by the conductive copper-based layer. In this embodiment, the resistivity of the barrier layer 58 is preferably 300 μΩ · cm or less.
[0024]
An exemplary method of forming barrier layer 58 is to sputter deposit layer 58 from a target that includes titanium and one or more elements. The one or more elements may have a standard electrode potential of less than about -1.0 V, an atomic radius that differs by at least 8% compared to Ti, and / or a melting point of 2400C or more. In certain embodiments, the target is essentially titanium; one or more elements having a standard electrode potential of less than about -1.0 V, an atomic radius that differs by at least 8% relative to Ti, and / or a melting point of 2400 ° C. or higher. May consist of; The present invention also relates to an embodiment wherein the target comprises: titanium; one or more elements having a standard electrode potential of less than about -1.0 V, an atomic radius different from Ti by at least 8%, and / or a melting point of 2400 ° C. or more. Embodiments.
[0025]
Exemplary targets include at least 50 atomic% titanium and 0.001 atomic% to 50 atomic% of one or more elements (standard electrode potential of less than about -1.0 V, an atomic radius that differs by at least 8% compared to Ti, And / or having a melting point of 2400 ° C. or higher). In another embodiment, the target is at least 90 atomic% titanium and 0.001 atomic% to 10 atomic% of one or more elements (standard electrode potential less than about -1.0 V, at least 8% different from Ti Radius, and / or having a melting point of 2400 ° C. or higher).
[0026]
Previous targets that have been manufactured for other applications (ie, applications other than diffusion barriers) include titanium and one or more of Nb, Al, Si, W, and Zr; For targets up to: used for copper barrier applications; and / or in that the concentrations of Nb, W and Zr in the targets of the present invention are different from previous targets. For example, the alloys of the present invention include titanium as the primary element and, in addition, include the elements Nb, W, or Zr, except for the range of 32-38 and 12-18 atomic% for Zr; Excludes the range of 6-8 at%; W excludes the range of 35-50 at%. Also, prior art titanium-containing targets can be used for new methods according to the present methodology for forming a copper barrier layer.
[0027]
The target used in the methodology of the present invention may be sputtered in an atmosphere in which only the target material is deposited on film 58, or alternatively, the material from the sputter atmosphere may be combined with the material from the target to form barrier layer 58. It can also be sputtered in an atmosphere that deposits. For example, the target can be sputtered in an atmosphere containing a nitrogen-containing component to form a barrier layer 58 containing nitrogen in addition to the material from the target. Exemplary nitrogen-containing components include diatomic nitrogen (N2). The deposited film has a stoichiometric composition of TixQyNzWherein "Q" is a standard electrode potential of less than about -1.0 V; an atomic radius different from Ti by at least 8%; and / or a melting point of 2400 ° C or higher; Indication of one or more elements incorporated. In certain processing, the material TixQyNzIs composed of X = 0.1-0.7, y = 0.001-0.3, and Z = 0.1-0.6.
[0028]
Another exemplary method of forming barrier layer 58 is to incorporate nitrogen and one or more elements other than titanium in the presence of both a nitrogen-containing component and an oxygen-containing component to incorporate nitrogen and oxygen into barrier layer 58. Sputter depositing a layer from a target containing By such processing, the stoichiometric composition of TixQyNzOwWherein "Q" is again an element having an atomic radius that is at least 8% different than Ti; an element having a standard electrode potential of less than about -1.0 V; And / or an element having a melting point of 2400 ° C. or higher. Compound TixQyNzOwCan be composed of, for example, x = 0.1-0.7, y = 0.001-0.3, z = 0.1-0.6, and w = 0.0001-0.0010. TixQyNzOwThe oxygen-containing component used to form2It can be.
[0029]
The advantage of incorporating nitrogen and / or oxygen into barrier layer 58 is that such incorporation improves the high temperature stability of the barrier layer and does not allow copper to diffuse at high temperatures. For example, nitrogen and / or oxygen interfere with the columnar grain structure of Ti and form a more isotropic grain structure.
[0030]
A specific method for forming a sputter target according to the present invention and for depositing a thin film from the sputter target is described below with reference to Examples 1-4.
[0031]
Barrier layers 58 formed in accordance with the present invention can have an average grain size of less than 100 nm, and in certain processing, can preferably have an average grain size of less than 10 nm. More preferably, the barrier layer may have an average grain size of 1 nm or less. Further, the barrier layer material may be sufficiently stable to keep the grain size below 100 nm, and in certain embodiments below 10 nm or 1 nm, after exposing the film to 500 ° C. for 3 hours by vacuum annealing.
[0032]
Due to the small average grain size of the thin film 58 in the present invention, the diffusion of copper can be further prevented as compared with the prior art titanium-containing film. In particular, prior art titanium-containing films often form large grain sizes during processing at temperatures above 450 ° C., and consequently have columnar defects as described above with reference to FIG. The processing of the present invention can avoid the formation of such defects, and as a result, can form a better titanium-containing diffusion barrier layer as compared to layers that can be formed by conventional processing.
[0033]
Referring again to FIG. 4, a copper-containing seed layer 60 is formed on barrier layer 58. The copper-containing seed layer can include, for example, high-purity copper (ie, at least 99.995% copper) and can be deposited, for example, by sputter deposition from a high-purity copper target.
[0034]
FIG. 5 shows wafer fragment 50 after chemical mechanical polishing (CMP) to remove layers 58 and 60 from the top surface of insulating material 54 and leave materials 58 and 60 in the trenches. FIG. 5 illustrates a process that can occur when an element having a standard electrode potential of less than -1.0 V is present in the layer 58, and the diffusion of the element having a standard electrode potential of less than -1.0V into the layer 58 is illustrated. Is performed, a region 62 having a higher concentration of the element than other regions of the material 58 is formed. Suitable heat treatments that can cause such transfer of elements having a standard electrode potential of less than -1.0 V include annealing at a temperature of about 500C for about 30 minutes under vacuum.
[0035]
FIG. 7 shows an enlarged view of one area of the wafer fragment 50 of FIG. 5 and shows the area 62 more clearly. FIG. 7 also shows that another region 64 with an increased concentration of an element having a standard electrode potential of less than −1.0 V can be formed adjacent to the copper-based layer 60. Region 64 is not shown in FIG. 5 due to space limitations in the figure. It should be understood that, depending on the elements incorporated into barrier layer 58, certain processing of the present invention may effectively remove region 64.
[0036]
8 and 9 graphically illustrate that elements having a standard electrode potential less than -1.0 V can migrate within the barrier layer 58 during high temperature anneal.
First, referring to FIG. 8, with respect to the copper layer 60, the TiQ layer 58, and the SiO layer 54, an element having a standard electrode potential of less than −1.0 V (expressed as “Q”, and particularly indicated as a relative% of “Q”) FIG. TiQ and SiO are not intended to be expressed as a stoichiometric ratio of either the barrier layer 58 or the insulating material 54, but merely specify layers 58 and 64 in the drawing of FIG. It should be noted (for example, a material referred to as “SiO” is generally SiO 22Is). The graph of FIG. 8 is shown along the axis shown in FIG. 4, and thus corresponds to the processing step before annealing of FIG.
[0037]
FIG. 9 shows a graph similar to that of FIG. 8, but shows the graph along the axis of FIG. 5, and thus shows the relative concentrations after annealing of FIG. FIG. 9 shows that the Q concentration increases at the interface between the TiQ layer 58 and the SiO layer 54 as compared to the Q concentration at the center of the TiQ region. FIG. 9 also shows that the concentration of Q can be increased at the interface between the copper-based layer 60 and the TiQ layer 58.
[0038]
8 and 9, the insulating layer 54 is specifically an SiO layer, but it is an exemplary composition of the insulating layer 54, and it is understood that the present invention also includes embodiments in which the layer 54 includes other insulating materials. Should. It should also be understood that the relative concentrations of Q shown in FIG. 9 are for illustrative purposes only, and that FIG. 9 shows a qualitative rather than a quantitative expression of the concentration of Q. is there.
[0039]
The advantages of using elements with a standard electrode potential of less than -1.0 V are demonstrated by FIGS. Specifically, the elements tend to diffuse toward the interface region of barrier layer 58 during annealing. Accordingly, these elements can form regions 62 and 64 of FIG. 7 and can improve the copper barrier aspect compared to the central region of remaining layer 58. Region 62 can also improve the properties of bonding layer 58 to insulating material 54. Thus, barrier layers formed according to the present invention can be better bonded to insulating materials as compared to barrier layers formed according to the prior art, and alleviate some of the problems associated with prior art insulating layers. it can.
[0040]
FIG. 6 shows the wafer fragment 50 in a processing step that follows the step of FIG. 5, and particularly shows the copper-based material 70 formed in the trench 56 (FIG. 5). The copper-based material 70 can be formed by, for example, electrolytically depositing copper on the seed layer 60. The advantage of having a conductive barrier layer 58 is demonstrated in FIG. Specifically, as trenches become smaller and smaller, the amount by which barrier layer 58 narrows the trenches is greater than the amount occupied by copper material 70. The reason for the increased volume of layer 58 is that there is a limit on the thickness of layer 58 desired to maintain the proper features of the copper diffusion barrier layer. As the relative volume of the layer 58 increases in the conductive component comprised of the layers 58, 60 and the material 70, to maintain good conductive properties in the conductive component, It preferably has conductive properties.
[0041]
Materials formed according to the present invention may have mechanical properties suitable for use in sputtering targets. In FIG. 10, the mechanical properties are expressed in units of Ksi (that is, 1000 lbs / in).2), Indicating that materials formed according to the present invention may have mechanical properties equal to or better than 3N5 tantalum.
[0042]
Example
The present invention is illustrated by the following examples, but is not limited thereto. These examples describe exemplary methods for forming a sputtering target that includes various materials encompassed by the present invention. Sputtering targets can take any of a number of geometries, and exemplary geometries are described in Honeywell Electronics, Inc. A more available type is the so-called ENDURA® target. An exemplary ENDURA® target structure 200 comprising a stiffener plate 202 and a target 204 is shown in FIG. Although the target structure 200 is shown in a cross-sectional view in FIG. 11, the target structure 200 typically has a circular outer periphery when viewed from above. Although the target structure 200 is shown to include a stiffener plate 202 supporting a target 204, the present invention is directed to monolithic (integral) target structures (ie, target structures whose entire structure is the target material) and other planar targets. It should be understood that it also encompasses design.
[0043]
Example 1
The TiY target contains 1.0 atomic% of Y, which is a reactive element having a standard electrode potential of -2.6 V and an atomic radius of 13.5% larger than Ti. During vacuum skull melting, a predetermined amount of 3N (99.9%) pure Y was added to 5N (99.999%) pure Ti. After a uniform alloy was formed, the alloy was cast into a graphite mold to form a billet. The billet was cast, stretched and processed into a sputtering target using a conventional thermomechanical method. N2Using four different values for the flow (0, 5, 10, 15 sccm), the total chamber pressure was 4 x 10-3mTorr, Ti-5 atomic% Y target is N2/ Ar reactive sputtering. The thickness of the resulting TiYN thin film is about 20 nm, the resistivity is in the range of about 130-300 μΩcm, and contains very small grain sizes that cannot be measured by X-rays and can be microcrystalline or amorphous It is.
[0044]
Example 2
The TiTa target contains 0.65 atomic% of Ta, and Ta is an element having a melting point of 2996 ° C. and a reactive element having a standard electrode potential of −1.07 V. During the vacuum skull melting, a predetermined amount of Ta with a purity of 3N5 (99.95%) was added to Ti with a purity of 5N (99.999%). After a uniform alloy was formed, the alloy was cast into a graphite mold to form a billet. The billet was cast, stretched and processed into a sputtering target using a conventional thermomechanical method. N2Using four different values for the flow (0, 5, 10, 15 sccm), the total chamber pressure was 4 x 10-3mTorr, Ti-0.65 atomic% Ta target is N2/ Ar reactive sputtering. The thickness of the resulting TiTaN thin film is about 20 nm, the resistivity is in the range of about 130-250 μΩ · cm, and contains very small grain sizes that cannot be measured with X-rays and can be microcrystalline or amorphous It is.
[0045]
Example 3
The TiZr target contains 5.0 atomic% of Zr, which is a reactive element with a standard electrode potential of -1.65V. During vacuum skull melting, a predetermined amount of Zr with a purity of 2N8 (99.8%) was added to Ti with a purity of 5N (99.999%). After forming a uniform alloy, the alloy was cast into a graphite crucible to form a billet. The billet was cast, stretched and processed into a sputtering target using a conventional thermomechanical method. Ti-5 atomic% Zr target with N2/ Ar reactive sputtering. The thickness of the resulting TiZrN thin film was about 20 nm, and the resistivity was about 125 μΩ · cm. FIG. 13 shows the sheet resistance of the sputtered TiZrN thin film. The TiZrN film had a very small grain size that could not be measured with X-rays and could be microcrystalline or amorphous, and the grain size was stable after vacuum annealing at 700 ° C. for 5 hours. A 150 nm Cu film was deposited on the TiZrN film so that the diffusion characteristics of the TiZrN film could be tested after annealing at a high temperature. The results show that the TiZrN film has good adhesion to the inter-metal dielectric (intermetallic @ dielectrics) and good wettability with Cu. The films had overall properties that were suitable for a typical Cu / low-k insulation method. FIG. 12 shows Ti immediately after deposition.0.45Zr0.024N0.5212 shows a Rutherford Backscattering Spectroscopy (RBS) profile of Table 2; various aspects of the data of FIG. FIG. 14 shows that there is no apparent diffusion of Cu into the TiZrN layer after vacuum annealing at about 450-700 ° C. for 1 hour. FIG. 15 shows an RBS profile of the TiZrN film after the Cu layer has been peeled from the wafer. This figure also shows that there is no apparent diffusion of Cu into the TiZrN layer after 5 hours at 700 ° C.
[0046]
[Table 2]
Example 4
The TiAl target contains 1.0 atomic% of Al, which is a reactive element with a standard electrode potential of -1.70V. During vacuum skull melting, a predetermined amount of Al with a purity of 3N5 (99.95%) was added to Ti with a purity of 5N (99.999%). After forming a uniform alloy, the alloy was cast into a graphite mold to form a billet. The billet was cast, stretched and processed into a sputtering target using a conventional thermomechanical method. N2Using four different values for the flow (0, 5, 10, 15 sccm), the total chamber pressure was 4 x 10-3mTorr, Ti-1.0 atomic% Al target is N2/ Ar reactive sputtering. The resulting TiZrN thin film has a thickness of about 20 nm, a resistivity in the range of about 130-300 μΩ · cm, and has a very small grain size that cannot be measured with X-rays and can be microcrystalline or amorphous. did.
[0048]
It should be understood that the embodiments described herein are exemplary and that the invention encompasses embodiments other than those specifically described. For example, chemical mechanical polishing (CMP), described as being performed between the steps of FIGS. 4 and 5, may alternatively be performed after the electrolytic deposition of the copper material 70 shown in FIG. Also, an anneal described with reference to FIG. 5 as used to form region 62 may alternatively be performed after the processing of FIG. In addition, while various aspects of the invention have been described with respect to creating a barrier layer that reduces copper diffusion, the methods described herein prevent or prevent the diffusion of metals other than copper (eg, Ag or Al). It should be understood that it can be used to create a barrier layer.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a prior art semiconductor wafer fragment, showing a conductive copper material separated from an insulating material by a barrier layer.
FIG. 2 is a diagram of the prior art wafer fragment of FIG. 1, illustrating possible problems when using a prior art Ti-containing material as a barrier layer.
FIG. 3 is a schematic cross-sectional view of a semiconductor wafer fragment in a preliminary step of the method of the present invention.
FIG. 4 is a schematic cross-sectional view of the wafer fragment of FIG. 3 in a processing step following the step of FIG. 3;
FIG. 5 is a schematic cross-sectional view of the wafer fragment of FIG. 3 in a processing step following the step of FIG. 4;
FIG. 6 is a schematic cross-sectional view of the wafer fragment of FIG. 3 in a processing step following the step of FIG. 5;
FIG. 7 is an enlarged view of a portion of the wafer fragment of FIG.
FIG. 8 is a schematic diagram showing the relative concentration of the material “Q” along the axis shown in FIG. 4 for the copper-containing layer, the TiQ layer, and the SiO layer.
FIG. 9 is a schematic diagram showing the relative concentration of the material “Q” along the axis shown in FIG. 5 for the copper-containing layer, the TiQ layer, and the SiO layer.
FIG. 10 is a chart showing improvements in mechanical properties of a Ti—Zr alloy as compared to Ta of the prior art.
FIG. 11 is a schematic cross-sectional view of an exemplary sputtering target structure.
FIG. 12 is a diagram showing the state of Ti immediately after deposition.0.45Zr0.024N0.523 is a graph showing a profile of Rutherford Backscattering Spectroscopy (RBS) of the R.S.
FIG. 13 shows Ti0.45Zr0.024N0.52Shows the sheet resistance of The Rs interval is equal to 1/3 [sigma] and the gradations shown are 68.99; 67.88; 66.76; 65.65; 64.54; 63.42; 62.31; 61.19; Corresponding to
FIG. 14 shows Ti after vacuum annealing at 450 ° C. to 700 ° C. for 1 hour.0.45Zr0.024N0.523 is a graph showing a profile of Rutherford Backscattering Spectroscopy (RBS) of the R.S.
FIG. 15 is a graph showing a Rutherford backscattering spectral profile of the TiZrN thin film after the Cu layer was peeled from the wafer. The TiZrN thin film and Cu layer were initially part of a structure formed by the exemplary method of the present invention. The data shown shows that there is no apparent diffusion of Cu into the TiZrN layer after 5 hours at 700 ° C.
Claims (170)
Ｚｒ及びＨｆ；からなる群より選択される請求項１５のスパッタリングターゲット。The one or more alloying elements are: Al, Ca, Mn, Fe, Co, Ni, Y,
The sputtering target according to claim 15, which is selected from the group consisting of Zr and Hf;
Ｔｉと、（１）約−１．０Ｖ未満の標準電極電位；（２）少なくとも約２４００℃の融点；（３）チタンと比べ少なくとも８％異なる原子半径；の少なくとも一つを有する１以上の合金元素とを含む、スパッタリングターゲット。Used to form a barrier layer with respect to the silver-containing material,
One or more alloys having at least one of Ti and: (1) a standard electrode potential of less than about -1.0 V; (2) a melting point of at least about 2400 ° C .; A sputtering target containing an element.
Ｔｉと、（１）約−１．０Ｖ未満の標準電極電位；（２）少なくとも約２４００℃の融点；（３）チタンと比べ少なくとも８％異なる原子半径；の少なくとも一つを有する１以上の合金元素とを含む、スパッタリングターゲット。Used to form a barrier layer with respect to the aluminum-containing material,
One or more alloys having at least one of Ti and: (1) a standard electrode potential of less than about -1.0 V; (2) a melting point of at least about 2400 ° C .; A sputtering target containing an element.
その第一の層上に銅含有層を形成し；銅含有層から基板への銅の拡散を第一の層が抑制する；
工程を含む、基板への銅の拡散を抑制する方法。Forming a first layer on a substrate comprising Ti and one or more alloying elements having an atomic radius different by at least 8% relative to Ti;
Forming a copper-containing layer on the first layer; the first layer inhibits diffusion of copper from the copper-containing layer to the substrate;
A method for suppressing the diffusion of copper into a substrate, comprising the steps of:
その第一の層上に銅含有層を形成し；銅含有層から基板への銅の拡散を第一の層が抑制する；
工程を含む、基板への銅の拡散を抑制する方法。Forming a first layer on a substrate comprising Ti and one or more alloying elements having a standard electrode potential of less than about -1.0 V;
Forming a copper-containing layer on the first layer; the first layer inhibits diffusion of copper from the copper-containing layer to the substrate;
A method for suppressing the diffusion of copper into a substrate, comprising the steps of:
該ターゲットが、Ｔｉと、標準電極電位が約−１．０Ｖ未満である１以上の合金元素とを含む；上記の薄膜。To suppress the diffusion of copper from copper-containing materials, a thin film of Ti x Q y N z formed by sputtering a sputtering target in a nitrogen atmosphere ( "Q" is indication of the one or more alloying elements );
The thin film as described above, wherein the target comprises Ti and one or more alloying elements having a standard electrode potential of less than about -1.0V.
該ターゲットが、Ｔｉと、融点が少なくとも約２４００℃である１以上の合金元素とを含む；上記の薄膜。To suppress the diffusion of copper from copper-containing materials, a thin film of Ti x Q y N z formed by sputtering a sputtering target in a nitrogen atmosphere ( "Q" is indication of the one or more alloying elements );
The target comprises Ti and one or more alloying elements having a melting point of at least about 2400 ° C .;
該ターゲットが、Ｔｉと、Ｔｉに比べ少なくとも８％異なる原子半径を有する１以上の合金元素とを含む；上記の薄膜。To suppress the diffusion of copper from copper-containing materials, a thin film of Ti x Q y N z formed by sputtering a sputtering target in a nitrogen atmosphere ( "Q" is indication of the one or more alloying elements );
The thin film as described above, wherein the target comprises Ti and one or more alloying elements having an atomic radius different by at least 8% relative to Ti;
半導体基板に支持されており、金属の拡散が低減されている材料；
その材料上にあり、その金属を含む物質；
Ｔｉと１以上の合金元素とを含む介在層であって；該物質と金属の拡散が低減された該材料との間に存在し；該１以上の合金元素が（１）約−１．０Ｖ未満の標準電極電位、（２）約２４００℃未満の融点、又は（３）チタンに比べ少なくとも８％異なる原子半径、の少なくとも一つを有し；介在層がない場合に起きる拡散量と比べ、該物質から該材料への該金属の拡散を低減している上記介在層；
を含む半導体構造。Semiconductor substrate;
A material supported on a semiconductor substrate and having reduced metal diffusion;
A substance on the material and containing the metal;
An intervening layer comprising Ti and one or more alloying elements; present between the substance and the material with reduced metal diffusion; and wherein the one or more alloying elements comprises (1) about -1.0 V At least one of: a standard electrode potential of less than (2) a melting point of less than about 2400 ° C., or (3) an atomic radius that is at least 8% different than titanium; compared to the amount of diffusion that would occur without an intervening layer; Said intervening layer reducing diffusion of said metal from said substance into said material;
A semiconductor structure including:
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22551800P | 2000-08-15 | 2000-08-15 | |
| PCT/US2001/017996 WO2002014576A1 (en) | 2000-08-15 | 2001-05-31 | Sputtering target |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004506814A true JP2004506814A (en) | 2004-03-04 |
| JP2004506814A5 JP2004506814A5 (en) | 2005-02-24 |
Family
ID=22845198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002519698A Withdrawn JP2004506814A (en) | 2000-08-15 | 2001-05-31 | Sputtering target |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1309736A1 (en) |
| JP (1) | JP2004506814A (en) |
| KR (1) | KR20030020986A (en) |
| CN (1) | CN1447864A (en) |
| AU (1) | AU2001275184A1 (en) |
| WO (1) | WO2002014576A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180110111A (en) | 2016-03-25 | 2018-10-08 | 제이엑스금속주식회사 | Ti-Nb alloy sputtering target and manufacturing method thereof |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1285754C (en) * | 2001-05-01 | 2006-11-22 | 霍尼韦尔国际公司 | Physical vapor deposition targets comprising Ti and Zr and using method |
| US20040016635A1 (en) * | 2002-07-19 | 2004-01-29 | Ford Robert B. | Monolithic sputtering target assembly |
| CN102094172B (en) * | 2010-12-03 | 2014-01-01 | 无锡润鹏复合新材料有限公司 | Method for preparing TiWN/MoS2 composite film |
| CN102000702B (en) * | 2010-12-21 | 2012-09-26 | 重庆大学 | Processing technology of high-purity tantalum sputtering target material |
| JP6274026B2 (en) | 2013-07-31 | 2018-02-07 | 三菱マテリアル株式会社 | Copper alloy sputtering target and method for producing copper alloy sputtering target |
| KR20160049255A (en) * | 2014-10-27 | 2016-05-09 | 한국생산기술연구원 | Alloy for sputtering target and sputtering target consisting of the same |
| SG11201802505WA (en) * | 2016-03-25 | 2018-04-27 | Jx Nippon Mining & Metals Corp | Ti-Ta ALLOY SPUTTERING TARGET AND PRODUCTION METHOD THEREFOR |
| CN111910101B (en) * | 2020-07-14 | 2021-08-03 | 中南大学 | High-purity high-strength high-conductivity copper-based target material and preparation method thereof |
| CN112063891B (en) * | 2020-09-29 | 2022-02-15 | 中国科学院金属研究所 | High-thermal-stability equiaxial nanocrystalline Ti-Zr-Cr alloy and preparation method thereof |
| CN116287861A (en) * | 2021-12-24 | 2023-06-23 | 宝鸡市亨信稀有金属有限公司 | Titanium-tungsten alloy target plate and preparation method and application thereof |
| CN114262872B (en) * | 2021-12-31 | 2024-03-08 | 北京安泰六九新材料科技有限公司 | Chromium-aluminum-boron alloy composite target material and preparation method thereof |
| CN114561622B (en) * | 2022-01-14 | 2024-04-26 | 西安理工大学 | Gradient structure Ti-Nb alloy film and preparation method thereof |
| CN115522102B (en) * | 2022-10-12 | 2023-07-18 | 苏州大学 | Aluminum alloy conductive material and preparation method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2585730B1 (en) * | 1985-08-01 | 1987-10-09 | Centre Nat Rech Scient | METHOD OF DEPOSITING THIN FILM METALS ON A NON-METALLIC SUBSTRATE, WITH INTERMEDIATE DEPOSITION OF HYDRIDES BY REACTIVE CATHODE SPRAYING |
| JPH0715990B2 (en) * | 1985-09-11 | 1995-02-22 | 三菱電機株式会社 | Semiconductor device |
| GB2202237A (en) * | 1987-03-12 | 1988-09-21 | Vac Tec Syst | Cathodic arc plasma deposition of hard coatings |
| JP2860064B2 (en) * | 1994-10-17 | 1999-02-24 | 株式会社神戸製鋼所 | Method for producing Ti-Al alloy target material |
| JPH1174348A (en) * | 1996-08-16 | 1999-03-16 | Asahi Chem Ind Co Ltd | Semiconductor device and manufacture thereof |
| US5939788A (en) * | 1998-03-11 | 1999-08-17 | Micron Technology, Inc. | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper |
| JP3104750B2 (en) * | 1998-06-17 | 2000-10-30 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| US6184550B1 (en) * | 1998-08-28 | 2001-02-06 | Advanced Technology Materials, Inc. | Ternary nitride-carbide barrier layers |
-
2001
- 2001-05-31 WO PCT/US2001/017996 patent/WO2002014576A1/en not_active Application Discontinuation
- 2001-05-31 EP EP01941866A patent/EP1309736A1/en not_active Withdrawn
- 2001-05-31 AU AU2001275184A patent/AU2001275184A1/en not_active Abandoned
- 2001-05-31 CN CN01814249A patent/CN1447864A/en active Pending
- 2001-05-31 JP JP2002519698A patent/JP2004506814A/en not_active Withdrawn
- 2001-05-31 KR KR10-2003-7002169A patent/KR20030020986A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180110111A (en) | 2016-03-25 | 2018-10-08 | 제이엑스금속주식회사 | Ti-Nb alloy sputtering target and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1447864A (en) | 2003-10-08 |
| KR20030020986A (en) | 2003-03-10 |
| WO2002014576A1 (en) | 2002-02-21 |
| EP1309736A1 (en) | 2003-05-14 |
| AU2001275184A1 (en) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5420685B2 (en) | Cu-Mn alloy sputtering target and semiconductor wiring | |
| US6229211B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3353874B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4591084B2 (en) | Copper alloy for wiring, semiconductor device, and method for manufacturing semiconductor device | |
| US6554914B1 (en) | Passivation of copper in dual damascene metalization | |
| JP5068925B2 (en) | Sputtering target | |
| JP2004506814A (en) | Sputtering target | |
| US7101790B2 (en) | Method of forming a robust copper interconnect by dilute metal doping | |
| US20070039817A1 (en) | Copper-containing pvd targets and methods for their manufacture | |
| TW200814156A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US20130252417A1 (en) | Thin film forming method | |
| US20030227068A1 (en) | Sputtering target | |
| JP2000034562A (en) | Sputtering target and part used in apparatus for forming thin film | |
| JP2005525694A (en) | Thin film, structure having thin film, and method of forming thin film | |
| JP2000049162A (en) | Manufacture of semiconductor device | |
| KR19990013553A (en) | Semiconductor device and semiconductor device manufacturing process | |
| JP2882380B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5554364B2 (en) | Copper alloy wiring for semiconductor, sputtering target, and method for forming copper alloy wiring for semiconductor | |
| KR100327092B1 (en) | Formation Method of Copper Alloy Wiring of Semiconductor Device | |
| JPH11283981A (en) | Semiconductor device and manufacture thereof | |
| JP2004289174A (en) | Semiconductor device and manufacturing method therefor | |
| US20040209462A1 (en) | Method of manufacturing semiconductor device | |
| JP5694503B2 (en) | SEED LAYER WITH SELF-DIFFUSION SUPPRESSING FUNCTION AND METHOD FOR FORMING SEED LAYER HAVING SELF-DIFFUSION SUPPRESSING FUNCTION | |
| JP3261196B2 (en) | Wiring structure of semiconductor integrated circuit | |
| JP4065019B6 (en) | Semiconductor device, manufacturing method thereof, and sputtering target material used in the manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |