JP2004364105A - 分周器及びpll回路 - Google Patents
分周器及びpll回路 Download PDFInfo
- Publication number
- JP2004364105A JP2004364105A JP2003162111A JP2003162111A JP2004364105A JP 2004364105 A JP2004364105 A JP 2004364105A JP 2003162111 A JP2003162111 A JP 2003162111A JP 2003162111 A JP2003162111 A JP 2003162111A JP 2004364105 A JP2004364105 A JP 2004364105A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- clock
- output
- flop
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】プリスケーラ回路1の最大動作周波数を素子のプロセスによらずに向上させる。
【解決手段】フリップフロップFF1〜FF3は、最終段のフリップフロップFF3の出力が1段目のフリップフロップFF1にフィードバックされることによってクロック端子に入力されるクロックを4分周する。また、フリップフロップFF2の出力が1段目のフリップフロップにフィードバックされることによってクロック端子に入力されるクロックを5分周する。OR回路Z1,AND回路Z2は、制御信号S、フリップフロップFF3〜FF5の出力に応じて、最終段のフリップフロップFF3の出力を1段目のフリップフロップFF1にフィードバックする。遅延回路Z3は、フリップフロップFF1,FF2に入力される入力クロックINCLKを遅延する。
【選択図】 図1
【解決手段】フリップフロップFF1〜FF3は、最終段のフリップフロップFF3の出力が1段目のフリップフロップFF1にフィードバックされることによってクロック端子に入力されるクロックを4分周する。また、フリップフロップFF2の出力が1段目のフリップフロップにフィードバックされることによってクロック端子に入力されるクロックを5分周する。OR回路Z1,AND回路Z2は、制御信号S、フリップフロップFF3〜FF5の出力に応じて、最終段のフリップフロップFF3の出力を1段目のフリップフロップFF1にフィードバックする。遅延回路Z3は、フリップフロップFF1,FF2に入力される入力クロックINCLKを遅延する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は分周器及びPLL回路に関し、特に、入力クロックを分周して出力する分周器及び基準クロックを逓倍して出力クロックを生成するPLL回路に関する。
【0002】
【従来の技術】
近年、携帯電話などの通信機器では、使用周波数が益々高くなってきている。このような通信機器にはPLL回路が搭載され、安定した高周波数のクロックを出力することが要求されている。
【0003】
PLL回路は、基準となる基準クロックの周波数を逓倍して所望の周波数の出力クロックを出力する。そして、この出力クロックをプリスケーラ回路(例えば、特許文献1参照)及び分周器によって分周し、基準クロックの位相と比較して出力クロックが一定となるようにしている。従って、プリスケーラ回路の動作は、PLL回路の安定した動作を決定する要因の1つとなる。
【0004】
図10は、従来のプリスケーラ回路の回路図である。図に示すように、プリスケーラ回路は、フリップフロップFF101〜FF105、OR回路Z101、AND回路Z102を有している。フリップフロップFF101〜FF105は、Dフリップフロップである。
【0005】
フリップフロップFF101〜FF103のクロック端子には、入力クロックINCLK(PLL回路から出力される出力クロック)が入力される。フリップフロップFF101のD端子には、AND回路Z102から出力されるクロックが入力される。フリップフロップFF102,FF103のD端子には、フリップフロップFF101,FF102のQ端子から出力されるクロックが入力される。
【0006】
フリップフロップFF101のQ端子からは、OR回路Z101に入力される制御信号Sに応じて、入力クロックINCLKを4分周又は5分周したクロックが出力される。
【0007】
フリップフロップFF104,FF105のクロック端子には、フリップフロップFF101から出力されるクロックが入力される。フリップフロップFF104のD端子には、フリップフロップFF105のQ端子から出力されるクロックが出力される。フリップフロップFF105のD端子には、フリップフロップFF104のQB端子から出力されるクロックが入力される。
【0008】
フリップフロップFF104,FF105は、フリップフロップFF101から出力されるクロックを4分周して出力する。フリップフロップFF104のQB端子から出力される分周クロックDIVCLKは、プリスケーラ回路の後段に接続される分周器に出力される。
【0009】
OR回路Z101には、制御信号S、フリップフロップFF103〜FF105から出力されるクロックが入力される。OR回路Z101は、制御信号SがH状態のとき、常時H状態を出力する。このとき、フリップフロップFF101のQ端子からは、入力クロックINCLKを4分周したクロックが出力される。また、OR回路Z101は、制御信号SがL状態のとき、フリップフロップFF103〜FF105に応じた状態を出力する。このとき、フリップフロップFF101のQ端子からは、入力クロックINCLKを4分周し、その4分周されたクロックの4周期目に入力クロックINCLKを5分周したクロックが出力される。
【0010】
フリップフロップFF104,FF105は、フリップフロップFF101のQ端子から出力されるクロックを4分周する。従って、フリップフロップFF104のQB端子からは、制御信号SがH状態のとき、入力クロックINCLKを16分周した分周クロックDIVCLKが出力される。制御信号SがL状態のとき、入力クロックINCLKを17分周(4,4,4,5,4,…分周された入力クロックINCLKを4分周)した分周クロックDIVCLKが出力される。
【0011】
【特許文献1】
特開平11−98009号公報(第6頁、第1図)
【0012】
【発明が解決しようとする課題】
ところで、図10に示すフリップフロップFF103〜FF105から出力されるクロックは、OR回路Z101、AND回路Z102の論理回路を介して、フリップフロップFF101に出力される。そのため、初段のフリップフロップFF101のクロック端子に入力される入力クロックINCLKの周波数は、OR回路Z101、AND回路Z102の遅延時間を考慮して決めなければならない。そして、回路の最大動作周波数は、素子のプロセスによって決まり、最大動作周波数をより向上させるには限界があるという問題点があった。
【0013】
本発明はこのような点に鑑みてなされたものであり、分周器及びPLL回路の最大動作周波数を素子のプロセスによらずに向上させることができる分周器及びPLL回路を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明では上記課題を解決するために、クロックを分周して出力する分周器において、直列に接続された複数のフリップフロップを有し、最終段のフリップフロップの出力が1段目のフリップフロップにフィードバックされることによって前記クロックを第1の分周比で分周し、前記最終段のフリップフロップ以外の出力が前記1段目のフリップフロップにフィードバックされることによって前記クロックを第2の分周比で分周する分周回路と、制御信号に応じて、前記最終段のフリップフロップの出力を前記1段目のフリップフロップにフィードバックする論理回路と、前記1段目から所定数段目までのフリップフロップに入力される前記クロックを遅延させる遅延回路と、を有することを特徴とする分周器が提供される。
【0015】
このような、分周器によれば、遅延回路によってクロックを遅延させることにより、分周器の最大動作周波数を素子のプロセスによらずに向上させることができる。
【0016】
【発明の実施の形態】
以下、本発明のPLL回路及び本発明の分周器をプリスケーラ回路に適用した場合について図面を参照して説明する。図2は、第1の実施の形態に係るPLL回路のブロック図である。図に示すように、PLL回路は、プリスケーラ回路1、分周器2、位相周波数比較器(PFD:Phase Frequency Detector)3、チャージポンプ(CP:Charge Pump)4、ループフィルタ(LPF:Loop Filter)5、及び電圧制御発振器(VCO:Voltage Controlled Oscillator)6を有している。
【0017】
プリスケーラ回路1は、PLL回路の外部に出力する出力クロックOUTCLKを分周する。プリスケーラ回路1は、分周器2から出力される制御信号Sに応じて、分周比を切り替えることができる。分周器2は、プリスケーラ回路1によって分周された出力クロックOUTCLKをさらに分周する。
【0018】
PFD3は、出力クロックOUTCLKの基準となる基準クロックSTCLKと、プリスケーラ回路1、分周器2によって分周されたクロックとが入力される。PFD3は、基準クロックSTCLKと、プリスケーラ回路1、分周器2によって分周されたクロックとの位相の差に比例した幅を持つパルス信号を出力する。
【0019】
CP4は、PFD3から出力されるパルス信号の幅に比例した電圧もしくは電流を出力する。
LPF5は、CP4から出力される電圧もしくは電流の高域をフィルタリングする。
【0020】
VCO6は、LPF5から出力される電圧値もしくは電流値に応じた周波数の出力クロックOUTCLKを出力する。
すなわち、図に示すPLL回路は、プリスケーラ回路1、分周器2によって分周された出力クロックOUTCLKの周波数が、基準クロックSTCLKの周波数と等しくなるように動作することによって、出力クロックOUTCLKを一定の周波数で出力する。
【0021】
次に、プリスケーラ回路1の詳細について説明する。図1は、図2の第1の実施の形態に係るプリスケーラ回路の回路図である。図に示すようにプリスケーラ回路1は、フリップフロップFF1〜FF5、OR回路Z1、AND回路Z2、及び遅延回路Z3を有している。
【0022】
フリップフロップFF1〜FF3は直列に接続されている。フリップフロップFF1のD端子には、AND回路Z2から出力されるクロックが入力される。フリップフロップFF2のD端子には、前段のフリップフロップFF1のQ端子から出力されるクロックが入力される。フリップフロップFF3のD端子には、前段のフリップフロップFF2のQ端子から出力されるクロックが入力される。
【0023】
遅延回路Z3は、入力クロックINCLK(図2で示した出力クロックOUTCLK)が入力される。遅延回路Z3の出力は、フリップフロップFF1,FF2のクロック端子と接続されている。フリップフロップFF1,FF2のクロック端子には、遅延回路Z3によって遅延された入力クロックINCLKが入力される。
【0024】
フリップフロップFF1のQ端子からは、最終段のフリップフロップFF3の出力が1段目のフリップフロップFF1のD端子にフィードバックされることによって、入力クロックINCLKを5分周したクロックが出力される。また、フリップフロップFF1のQ端子からは、最終段ではないフリップフロップFF2の出力が1段目のフリップフロップFF1のD端子にフィードバックされることによって、入力クロックINCLKを4分周したクロックが出力される。
【0025】
OR回路Z1には、制御信号S、フリップフロップFF3〜FF5から出力されるクロックが入力される。OR回路Z1は、制御信号SがH状態のとき、常時H状態を出力する。また、OR回路Z1は、制御信号SがL状態のとき、フリップフロップFF3〜FF5から出力されるクロックに応じた状態を出力する。AND回路Z2は、フリップフロップFF2のQB端子から出力されるクロックと、OR回路Z1から出力される信号の論理積をとり、フリップフロップFF1のD端子に出力する。従って、フリップフロップFF1のQ端子からは、制御信号Sに応じて、入力クロックINCLKを4分周又は5分周したクロックが出力される。
【0026】
フリップフロップFF4,FF5のクロック端子には、フリップフロップFF1のQ端子から出力されるクロックが入力される。フリップフロップFF4のD端子には、フリップフロップFF5のQ端子から出力されるクロックが入力される。フリップフロップFF5のD端子には、前段のフリップフロップFF4のQB端子から出力されるクロックが入力される。
【0027】
フリップフロップFF4,FF5は、フリップフロップFF1のQ端子から出力されるクロックを4分周する。従って、制御信号SがH状態のとき、フリップフロップFF4のQB端子からは、入力クロックINCLKを16分周した出力クロックOUTCLKが出力される。制御信号SがL状態のとき、入力クロックINCLKを17分周(4,4,4,5,4,4,4,5,…分周された入力クロックINCLKを4分周)した分周クロックDIVCLKが出力される。
【0028】
フリップフロップFF4のQB端子から出力される分周クロックDIVCLKは、OR回路Z1及び後段の分周器2に出力される。また、フリップフロップFF5のQ端子から出力されるクロックは、OR回路Z1に出力される。
【0029】
次に、フリップフロップFF1〜FF5の状態遷移について説明する。図3は、フリップフロップの状態遷移を説明する図で、(a)は入力クロックを4分周するときのフリップフロップの状態遷移、(b)は入力クロックを5分周するときのフリップフロップの状態遷移、(c)は4分周又は5分周された入力クロックをさらに4分周するフリップフロップの状態遷移を説明する図である。なお、図3(a)〜(c)に示すAはフリップフロップFF1のQ端子の出力、BはフリップフロップFF2のQ端子の出力、CはフリップフロップFF3のQ端子の出力、EはフリップフロップFF4のQ端子の出力、FはフリップフロップFF5のQ端子の出力における状態遷移を示す。
【0030】
OR回路Z1の出力がH状態のとき、フリップフロップFF1〜FF3のQ端子は、図3(a)に示すように状態遷移し、入力される入力クロックINCLKを4分周する。
【0031】
OR回路Z1の出力がL状態のとき、フリップフロップFF1〜FF3のQ端子は、図3(b)に示すように状態遷移し、入力される入力クロックINCLKを5分周する。
【0032】
フリップフロップFF4,FF5は、図3(c)に示すように状態遷移し、4分周又は5分周された入力クロックINCLKを4分周する。
次に、入力クロックINCLKを16分周して出力するときの、図1の回路図のタイミングチャートについて説明する。図4は、16分周を行うときのタイミングチャートを示した図である。図に示すAはフリップフロップFF1のQ端子の出力、BはフリップフロップFF2のQ端子の出力、CはフリップフロップFF3のQ端子の出力、DはOR回路Z1の出力、EはフリップフロップFF4のQ端子の出力、FはフリップフロップFF5のQ端子の出力におけるクロック波形を示す。また、図に示すINCLKは遅延回路Z3、フリップフロップFF3のクロック端子に入力される入力クロックINCLK、Xは遅延回路Z3の出力におけるクロック波形、DIVCLKはフリップフロップFF4のQB端子の出力におけるクロック波形を示す。
【0033】
図に示すように、入力クロックINCLKは、遅延回路Z3によってXに示すクロックのように遅延し、フリップフロップFF1,FF2のクロック端子に入力される。フリップフロップFF1のQ端子からは、Aに示すように、Xを4分周したクロックが出力される。フリップフロップFF2,FF3のQ端子からも、入力クロックINCLKを4分周したクロックが出力される。
【0034】
図4に示すタイミングチャートは、16分周をするときのタイミングチャートであるので、制御信号Sは、H状態である。従って、OR回路Z1の出力のクロック波形は、Dに示すように常時H状態となる。
【0035】
フリップフロップFF4,FF5のQ端子からは、E,Fに示すように、Aに示すクロックを4分周したクロックが出力される。
フリップフロップFF4のQB端子からは、DIVCLKに示すように、Xに示すクロックを16分周した分周クロックDIVCLKが出力される。
【0036】
次に、入力クロックINCLKを17分周して出力するときの、図1の回路図のタイミングチャートについて説明する。図5は、17分周を行うときのタイミングチャートを示した図である。図に示すAはフリップフロップFF1のQ端子の出力、BはフリップフロップFF2のQ端子の出力、CはフリップフロップFF3のQ端子の出力、DはOR回路Z1の出力、EはフリップフロップFF4のQ端子の出力、FはフリップフロップFF5のQ端子の出力におけるクロック波形を示す。また、図に示すINCLKは遅延回路Z3、フリップフロップFF3のクロック端子に入力される入力クロックINCLK、Xは遅延回路Z3の出力におけるクロック波形、DIVCLKはフリップフロップFF4のQB端子の出力におけるクロック波形を示す。
【0037】
図に示すように、入力クロックINCLKは、遅延回路Z3によってXに示すクロックのように遅延し、フリップフロップFF1のクロック端子に入力される。フリップフロップFF1からは、Aに示すように、Xに示すクロックを4分周し、その4分周されたクロックの4周期目に入力クロックINCLKを5分周したクロックが出力される。フリップフロップFF2,FF3のQ端子からも、Xに示すクロックを4分周し、その4分周されたクロックの4周期目に入力クロックINCLKを5分周したクロックが出力される。
【0038】
図5に示すタイミングチャートは、17分周をするときのタイミングチャートであるので、制御信号Sは、L状態である。従って、OR回路Z1の出力のクロックは、フリップフロップFF3のQB端子がL状態(Cに示すクロックがH状態)、フリップフロップFF4のQB端子がL状態(Eに示すクロックがH状態)、及びフリップフロップFF5のQ端子がL状態(Fに示すクロックがL状態)のとき、Dに示すようにL状態となる。よって、フリップフロップFF1から出力されるクロックは、Aに示すように4周期目において、Xに示すクロック波形を5分周したクロックとなる。
【0039】
フリップフロップFF4,FF5のQ端子からは、E,Fに示すように、Aに示すクロックを4分周したクロックが出力される。すなわち、入力クロックINCLKを17分周(4+4+4+5=17)したクロックが出力される。
【0040】
フリップフロップFF4のQB端子からは、DIVCLKに示すように、Xに示すクロックを17分周した分周クロックDIVCLKが出力される。
次に、プリスケーラ回路1の最大動作周波数について説明する。フリップフロップFF1〜FF3は、D端子に入力される信号を認識するのに所定時間(セットアップタイム:Tsetup)を要する。すなわち、フリップフロップFF1〜FF3のD端子には、クロック端子に入力クロックINCLKが入力されてから、所定時間内にクロックが入力される必要がある。
【0041】
図6は、フリップフロップの動作条件を説明する図である。図に示すINCLKはフリップフロップFF1に入力される入力クロックINCLK、CはフリップフロップFF3のQ端子の出力、DはOR回路Z1の出力、GはAND回路Z2の出力におけるクロック波形を示す。また、Tckは、入力クロックINCLKの周期、T1,T2は、OR回路Z1、AND回路Z2の遅延時間、Tffは、フリップフリップFF1〜FF3の遅延時間である。
【0042】
図のCに示すように、フリップフロップFF3のQ端子からは、入力クロックINCLKの立ち上がりからTff遅れてクロックが出力される。OR回路Z1からは、Dに示すように、さらにT1遅れてクロックが出力される。AND回路Z2からは、Gに示すように、さらにT2遅れてクロックが出力される。従って、フリップフロップFF1は、Tck−T1−T2−Tff>Tsetupの動作条件を満たさなければならない。しかし本発明では、フリップフロップFF1,FF2のクロック端子の入力に遅延回路Z3を挿入し、入力クロックINCLKを遅延させることによって、フリップフロップFF1,FF2の動作条件を向上させている。よって、フリップフロップFF1〜FF3の動作条件は、次の式(1)〜(3)のようになる。
【0043】
【数1】
Tck−T1−T2−Tff+T3>Tsetup……(1)
Tck−Tff>Tsetup……(2)
Tck−Tff−T3>Tsetup……(3)
ここで、T3<(T1+T2)/2の場合、プリスケーラ回路1の最大動作周波数fmaxは、式(1)より、次の式(4)となる。
【0044】
【数2】
fmax=1/(T1+T2−T3+Tff+Tsetup)……(4)
T3>(T1+T2)/2の場合、プリスケーラ回路1の最大動作周波数fmaxは、式(3)より、次の式(5)となる。
【0045】
【数3】
fmax=1/(T3+Tff+Tsetup)……(5)
よって、T3=(T1+T2/2)のとき、プリスケーラ回路1の最大動作周波数fmaxは最大となる。
【0046】
なお、図10で説明した従来のプリスケーラ回路のフリップフロップFF101〜FF103の動作条件は、次の式(6)〜(8)のようになる。
【0047】
【数4】
Tck−T1−T2−Tff>Tsetup……(6)
Tck−Tff>Tsetup……(7)
Tck−Tff>Tsetup……(8)
よって、図10に示すプリスケーラ回路の最大動作周波数fmaxは、次の式(9)となる。
【0048】
【数5】
fmax=1/(T1+T2+Tff+Tsetup)……(9)
図7は、プリスケーラ回路の遅延時間に対する最大動作周波数の変化を示した図である。図に示す横軸は、図1の遅延回路Z3の遅延時間、縦軸は、プリスケーラ回路1の最大動作周波数を示し、T1=T2=50ps、Tff=100ps、Tsetup=50psとした場合の最大動作周波数が示してある。また、図10に示した従来のプリスケーラ回路における最大動作周波数も示してある。
【0049】
図に示すように、本発明のプリスケーラ回路1は、0<T3<100psの範囲で従来のプリスケーラ回路より最大動作周波数が高く、T3=50ps(T3=(T1+T2)/2)のときに最大動作周波数は、最大となる。T3が0〜50psのときは、上記で示した式(1)によって最大動作周波数が決まり、T3が50ps〜100psのときは、上記で示した式(3)によって最大動作周波数が決まる。
【0050】
このように、フリップフロップFF1,FF2のクロック端子に遅延回路Z3を挿入して入力クロックINCLKを遅延することにより、プリスケーラ回路1の最大動作周波数を素子のプロセスによらずに向上させることができる。また、遅延回路Z3の遅延時間を、OR回路Z1,AND回路Z2の遅延時間を加算した1/2の値とすることで、最大動作周波数は最大値となる。
【0051】
次に、本発明の第2の実施の形態について説明する。第2の実施の形態では、図1のフリップフロップFF1,FF2の各々に遅延回路が設けられる。図8は、第2の実施の形態に係るプリスケーラ回路の回路図である。図8において、図1と同じものには同じ符号を付し、その説明を省略する。
【0052】
図に示すように、フリップフロップFF2のクロック端子には遅延回路Z4が接続されている。フリップフロップFF2のクロック端子に入力される入力クロックINCLKは、遅延回路Z4によって遅延される。
【0053】
このように、フリップフロップFF1,FF2の各々のクロック端子に遅延回路を設け、接続することによっても、プリスケーラ回路の最大動作周波数を素子のプロセスによらずに向上させることができる。
【0054】
次に、本発明の第3の実施の形態について説明する。第3の実施の形態では、図1のフリップフロップFF2のクロック端子に、入力クロックINCLKが遅延回路を介することなく入力する。図9は、第3の実施の形態に係るプリスケーラ回路の回路図である。図9において、図1と同じものには同じ符号を付し、その説明を省略する。
【0055】
図に示すように、初段のフリップフロップFF1のクロック端子には、遅延回路Z3によって入力クロックINCLKが遅延され入力されるようになっている。フリップフロップFF2のクロック端子には、遅延回路が接続されておらず、入力クロックINCLKが直接入力されるようになっている。これは、上記で示した式(2)には、OR回路Z1、AND回路Z2に関するパラメータ(遅延時間T1,T2)が含まれていない。そのため、フリップフロップFF2のクロック端子に、直接入力クロックINCLKを入力しても、プリスケーラ回路の最大動作周波数を素子のプロセスによらずに向上させることができる。
【0056】
【発明の効果】
以上説明したように本発明では、遅延回路によって1段目のフリップフロップから所定数段目までのフリップフロップに入力されるクロックを遅延するようにしたので、分周器の最大動作周波数を素子のプロセスによらずに向上させることができる。
【図面の簡単な説明】
【図1】図2の第1の実施の形態に係るプリスケーラ回路の回路図である。
【図2】第1の実施の形態に係るPLL回路のブロック図である。
【図3】フリップフロップの状態遷移を説明する図で、(a)は入力クロックを4分周するときのフリップフロップの状態遷移、(b)は入力クロックを5分周するときのフリップフロップの状態遷移、(c)は4分周又は5分周された入力クロックをさらに4分周するフリップフロップの状態遷移を説明する図である。
【図4】16分周を行うときのタイミングチャートを示した図である。
【図5】17分周を行うときのタイミングチャートを示した図である。
【図6】フリップフロップの動作条件を説明する図である。
【図7】プリスケーラ回路の遅延時間に対する最大動作周波数の変化を示した図である。
【図8】第2の実施の形態に係るプリスケーラ回路の回路図である。
【図9】第3の実施の形態に係るプリスケーラ回路の回路図である。
【図10】従来のプリスケーラ回路の回路図である。
【符号の説明】
1……プリスケーラ回路、2……分周器、3……位相周波数比較器、4……チャージポンプ、5……ループフィルタ、6……電圧制御発振器、FF1〜FF5……フリップフロップ、Z1……OR回路、Z2……AND回路、Z3,Z4……遅延回路。
【発明の属する技術分野】
本発明は分周器及びPLL回路に関し、特に、入力クロックを分周して出力する分周器及び基準クロックを逓倍して出力クロックを生成するPLL回路に関する。
【0002】
【従来の技術】
近年、携帯電話などの通信機器では、使用周波数が益々高くなってきている。このような通信機器にはPLL回路が搭載され、安定した高周波数のクロックを出力することが要求されている。
【0003】
PLL回路は、基準となる基準クロックの周波数を逓倍して所望の周波数の出力クロックを出力する。そして、この出力クロックをプリスケーラ回路(例えば、特許文献1参照)及び分周器によって分周し、基準クロックの位相と比較して出力クロックが一定となるようにしている。従って、プリスケーラ回路の動作は、PLL回路の安定した動作を決定する要因の1つとなる。
【0004】
図10は、従来のプリスケーラ回路の回路図である。図に示すように、プリスケーラ回路は、フリップフロップFF101〜FF105、OR回路Z101、AND回路Z102を有している。フリップフロップFF101〜FF105は、Dフリップフロップである。
【0005】
フリップフロップFF101〜FF103のクロック端子には、入力クロックINCLK(PLL回路から出力される出力クロック)が入力される。フリップフロップFF101のD端子には、AND回路Z102から出力されるクロックが入力される。フリップフロップFF102,FF103のD端子には、フリップフロップFF101,FF102のQ端子から出力されるクロックが入力される。
【0006】
フリップフロップFF101のQ端子からは、OR回路Z101に入力される制御信号Sに応じて、入力クロックINCLKを4分周又は5分周したクロックが出力される。
【0007】
フリップフロップFF104,FF105のクロック端子には、フリップフロップFF101から出力されるクロックが入力される。フリップフロップFF104のD端子には、フリップフロップFF105のQ端子から出力されるクロックが出力される。フリップフロップFF105のD端子には、フリップフロップFF104のQB端子から出力されるクロックが入力される。
【0008】
フリップフロップFF104,FF105は、フリップフロップFF101から出力されるクロックを4分周して出力する。フリップフロップFF104のQB端子から出力される分周クロックDIVCLKは、プリスケーラ回路の後段に接続される分周器に出力される。
【0009】
OR回路Z101には、制御信号S、フリップフロップFF103〜FF105から出力されるクロックが入力される。OR回路Z101は、制御信号SがH状態のとき、常時H状態を出力する。このとき、フリップフロップFF101のQ端子からは、入力クロックINCLKを4分周したクロックが出力される。また、OR回路Z101は、制御信号SがL状態のとき、フリップフロップFF103〜FF105に応じた状態を出力する。このとき、フリップフロップFF101のQ端子からは、入力クロックINCLKを4分周し、その4分周されたクロックの4周期目に入力クロックINCLKを5分周したクロックが出力される。
【0010】
フリップフロップFF104,FF105は、フリップフロップFF101のQ端子から出力されるクロックを4分周する。従って、フリップフロップFF104のQB端子からは、制御信号SがH状態のとき、入力クロックINCLKを16分周した分周クロックDIVCLKが出力される。制御信号SがL状態のとき、入力クロックINCLKを17分周(4,4,4,5,4,…分周された入力クロックINCLKを4分周)した分周クロックDIVCLKが出力される。
【0011】
【特許文献1】
特開平11−98009号公報(第6頁、第1図)
【0012】
【発明が解決しようとする課題】
ところで、図10に示すフリップフロップFF103〜FF105から出力されるクロックは、OR回路Z101、AND回路Z102の論理回路を介して、フリップフロップFF101に出力される。そのため、初段のフリップフロップFF101のクロック端子に入力される入力クロックINCLKの周波数は、OR回路Z101、AND回路Z102の遅延時間を考慮して決めなければならない。そして、回路の最大動作周波数は、素子のプロセスによって決まり、最大動作周波数をより向上させるには限界があるという問題点があった。
【0013】
本発明はこのような点に鑑みてなされたものであり、分周器及びPLL回路の最大動作周波数を素子のプロセスによらずに向上させることができる分周器及びPLL回路を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明では上記課題を解決するために、クロックを分周して出力する分周器において、直列に接続された複数のフリップフロップを有し、最終段のフリップフロップの出力が1段目のフリップフロップにフィードバックされることによって前記クロックを第1の分周比で分周し、前記最終段のフリップフロップ以外の出力が前記1段目のフリップフロップにフィードバックされることによって前記クロックを第2の分周比で分周する分周回路と、制御信号に応じて、前記最終段のフリップフロップの出力を前記1段目のフリップフロップにフィードバックする論理回路と、前記1段目から所定数段目までのフリップフロップに入力される前記クロックを遅延させる遅延回路と、を有することを特徴とする分周器が提供される。
【0015】
このような、分周器によれば、遅延回路によってクロックを遅延させることにより、分周器の最大動作周波数を素子のプロセスによらずに向上させることができる。
【0016】
【発明の実施の形態】
以下、本発明のPLL回路及び本発明の分周器をプリスケーラ回路に適用した場合について図面を参照して説明する。図2は、第1の実施の形態に係るPLL回路のブロック図である。図に示すように、PLL回路は、プリスケーラ回路1、分周器2、位相周波数比較器(PFD:Phase Frequency Detector)3、チャージポンプ(CP:Charge Pump)4、ループフィルタ(LPF:Loop Filter)5、及び電圧制御発振器(VCO:Voltage Controlled Oscillator)6を有している。
【0017】
プリスケーラ回路1は、PLL回路の外部に出力する出力クロックOUTCLKを分周する。プリスケーラ回路1は、分周器2から出力される制御信号Sに応じて、分周比を切り替えることができる。分周器2は、プリスケーラ回路1によって分周された出力クロックOUTCLKをさらに分周する。
【0018】
PFD3は、出力クロックOUTCLKの基準となる基準クロックSTCLKと、プリスケーラ回路1、分周器2によって分周されたクロックとが入力される。PFD3は、基準クロックSTCLKと、プリスケーラ回路1、分周器2によって分周されたクロックとの位相の差に比例した幅を持つパルス信号を出力する。
【0019】
CP4は、PFD3から出力されるパルス信号の幅に比例した電圧もしくは電流を出力する。
LPF5は、CP4から出力される電圧もしくは電流の高域をフィルタリングする。
【0020】
VCO6は、LPF5から出力される電圧値もしくは電流値に応じた周波数の出力クロックOUTCLKを出力する。
すなわち、図に示すPLL回路は、プリスケーラ回路1、分周器2によって分周された出力クロックOUTCLKの周波数が、基準クロックSTCLKの周波数と等しくなるように動作することによって、出力クロックOUTCLKを一定の周波数で出力する。
【0021】
次に、プリスケーラ回路1の詳細について説明する。図1は、図2の第1の実施の形態に係るプリスケーラ回路の回路図である。図に示すようにプリスケーラ回路1は、フリップフロップFF1〜FF5、OR回路Z1、AND回路Z2、及び遅延回路Z3を有している。
【0022】
フリップフロップFF1〜FF3は直列に接続されている。フリップフロップFF1のD端子には、AND回路Z2から出力されるクロックが入力される。フリップフロップFF2のD端子には、前段のフリップフロップFF1のQ端子から出力されるクロックが入力される。フリップフロップFF3のD端子には、前段のフリップフロップFF2のQ端子から出力されるクロックが入力される。
【0023】
遅延回路Z3は、入力クロックINCLK(図2で示した出力クロックOUTCLK)が入力される。遅延回路Z3の出力は、フリップフロップFF1,FF2のクロック端子と接続されている。フリップフロップFF1,FF2のクロック端子には、遅延回路Z3によって遅延された入力クロックINCLKが入力される。
【0024】
フリップフロップFF1のQ端子からは、最終段のフリップフロップFF3の出力が1段目のフリップフロップFF1のD端子にフィードバックされることによって、入力クロックINCLKを5分周したクロックが出力される。また、フリップフロップFF1のQ端子からは、最終段ではないフリップフロップFF2の出力が1段目のフリップフロップFF1のD端子にフィードバックされることによって、入力クロックINCLKを4分周したクロックが出力される。
【0025】
OR回路Z1には、制御信号S、フリップフロップFF3〜FF5から出力されるクロックが入力される。OR回路Z1は、制御信号SがH状態のとき、常時H状態を出力する。また、OR回路Z1は、制御信号SがL状態のとき、フリップフロップFF3〜FF5から出力されるクロックに応じた状態を出力する。AND回路Z2は、フリップフロップFF2のQB端子から出力されるクロックと、OR回路Z1から出力される信号の論理積をとり、フリップフロップFF1のD端子に出力する。従って、フリップフロップFF1のQ端子からは、制御信号Sに応じて、入力クロックINCLKを4分周又は5分周したクロックが出力される。
【0026】
フリップフロップFF4,FF5のクロック端子には、フリップフロップFF1のQ端子から出力されるクロックが入力される。フリップフロップFF4のD端子には、フリップフロップFF5のQ端子から出力されるクロックが入力される。フリップフロップFF5のD端子には、前段のフリップフロップFF4のQB端子から出力されるクロックが入力される。
【0027】
フリップフロップFF4,FF5は、フリップフロップFF1のQ端子から出力されるクロックを4分周する。従って、制御信号SがH状態のとき、フリップフロップFF4のQB端子からは、入力クロックINCLKを16分周した出力クロックOUTCLKが出力される。制御信号SがL状態のとき、入力クロックINCLKを17分周(4,4,4,5,4,4,4,5,…分周された入力クロックINCLKを4分周)した分周クロックDIVCLKが出力される。
【0028】
フリップフロップFF4のQB端子から出力される分周クロックDIVCLKは、OR回路Z1及び後段の分周器2に出力される。また、フリップフロップFF5のQ端子から出力されるクロックは、OR回路Z1に出力される。
【0029】
次に、フリップフロップFF1〜FF5の状態遷移について説明する。図3は、フリップフロップの状態遷移を説明する図で、(a)は入力クロックを4分周するときのフリップフロップの状態遷移、(b)は入力クロックを5分周するときのフリップフロップの状態遷移、(c)は4分周又は5分周された入力クロックをさらに4分周するフリップフロップの状態遷移を説明する図である。なお、図3(a)〜(c)に示すAはフリップフロップFF1のQ端子の出力、BはフリップフロップFF2のQ端子の出力、CはフリップフロップFF3のQ端子の出力、EはフリップフロップFF4のQ端子の出力、FはフリップフロップFF5のQ端子の出力における状態遷移を示す。
【0030】
OR回路Z1の出力がH状態のとき、フリップフロップFF1〜FF3のQ端子は、図3(a)に示すように状態遷移し、入力される入力クロックINCLKを4分周する。
【0031】
OR回路Z1の出力がL状態のとき、フリップフロップFF1〜FF3のQ端子は、図3(b)に示すように状態遷移し、入力される入力クロックINCLKを5分周する。
【0032】
フリップフロップFF4,FF5は、図3(c)に示すように状態遷移し、4分周又は5分周された入力クロックINCLKを4分周する。
次に、入力クロックINCLKを16分周して出力するときの、図1の回路図のタイミングチャートについて説明する。図4は、16分周を行うときのタイミングチャートを示した図である。図に示すAはフリップフロップFF1のQ端子の出力、BはフリップフロップFF2のQ端子の出力、CはフリップフロップFF3のQ端子の出力、DはOR回路Z1の出力、EはフリップフロップFF4のQ端子の出力、FはフリップフロップFF5のQ端子の出力におけるクロック波形を示す。また、図に示すINCLKは遅延回路Z3、フリップフロップFF3のクロック端子に入力される入力クロックINCLK、Xは遅延回路Z3の出力におけるクロック波形、DIVCLKはフリップフロップFF4のQB端子の出力におけるクロック波形を示す。
【0033】
図に示すように、入力クロックINCLKは、遅延回路Z3によってXに示すクロックのように遅延し、フリップフロップFF1,FF2のクロック端子に入力される。フリップフロップFF1のQ端子からは、Aに示すように、Xを4分周したクロックが出力される。フリップフロップFF2,FF3のQ端子からも、入力クロックINCLKを4分周したクロックが出力される。
【0034】
図4に示すタイミングチャートは、16分周をするときのタイミングチャートであるので、制御信号Sは、H状態である。従って、OR回路Z1の出力のクロック波形は、Dに示すように常時H状態となる。
【0035】
フリップフロップFF4,FF5のQ端子からは、E,Fに示すように、Aに示すクロックを4分周したクロックが出力される。
フリップフロップFF4のQB端子からは、DIVCLKに示すように、Xに示すクロックを16分周した分周クロックDIVCLKが出力される。
【0036】
次に、入力クロックINCLKを17分周して出力するときの、図1の回路図のタイミングチャートについて説明する。図5は、17分周を行うときのタイミングチャートを示した図である。図に示すAはフリップフロップFF1のQ端子の出力、BはフリップフロップFF2のQ端子の出力、CはフリップフロップFF3のQ端子の出力、DはOR回路Z1の出力、EはフリップフロップFF4のQ端子の出力、FはフリップフロップFF5のQ端子の出力におけるクロック波形を示す。また、図に示すINCLKは遅延回路Z3、フリップフロップFF3のクロック端子に入力される入力クロックINCLK、Xは遅延回路Z3の出力におけるクロック波形、DIVCLKはフリップフロップFF4のQB端子の出力におけるクロック波形を示す。
【0037】
図に示すように、入力クロックINCLKは、遅延回路Z3によってXに示すクロックのように遅延し、フリップフロップFF1のクロック端子に入力される。フリップフロップFF1からは、Aに示すように、Xに示すクロックを4分周し、その4分周されたクロックの4周期目に入力クロックINCLKを5分周したクロックが出力される。フリップフロップFF2,FF3のQ端子からも、Xに示すクロックを4分周し、その4分周されたクロックの4周期目に入力クロックINCLKを5分周したクロックが出力される。
【0038】
図5に示すタイミングチャートは、17分周をするときのタイミングチャートであるので、制御信号Sは、L状態である。従って、OR回路Z1の出力のクロックは、フリップフロップFF3のQB端子がL状態(Cに示すクロックがH状態)、フリップフロップFF4のQB端子がL状態(Eに示すクロックがH状態)、及びフリップフロップFF5のQ端子がL状態(Fに示すクロックがL状態)のとき、Dに示すようにL状態となる。よって、フリップフロップFF1から出力されるクロックは、Aに示すように4周期目において、Xに示すクロック波形を5分周したクロックとなる。
【0039】
フリップフロップFF4,FF5のQ端子からは、E,Fに示すように、Aに示すクロックを4分周したクロックが出力される。すなわち、入力クロックINCLKを17分周(4+4+4+5=17)したクロックが出力される。
【0040】
フリップフロップFF4のQB端子からは、DIVCLKに示すように、Xに示すクロックを17分周した分周クロックDIVCLKが出力される。
次に、プリスケーラ回路1の最大動作周波数について説明する。フリップフロップFF1〜FF3は、D端子に入力される信号を認識するのに所定時間(セットアップタイム:Tsetup)を要する。すなわち、フリップフロップFF1〜FF3のD端子には、クロック端子に入力クロックINCLKが入力されてから、所定時間内にクロックが入力される必要がある。
【0041】
図6は、フリップフロップの動作条件を説明する図である。図に示すINCLKはフリップフロップFF1に入力される入力クロックINCLK、CはフリップフロップFF3のQ端子の出力、DはOR回路Z1の出力、GはAND回路Z2の出力におけるクロック波形を示す。また、Tckは、入力クロックINCLKの周期、T1,T2は、OR回路Z1、AND回路Z2の遅延時間、Tffは、フリップフリップFF1〜FF3の遅延時間である。
【0042】
図のCに示すように、フリップフロップFF3のQ端子からは、入力クロックINCLKの立ち上がりからTff遅れてクロックが出力される。OR回路Z1からは、Dに示すように、さらにT1遅れてクロックが出力される。AND回路Z2からは、Gに示すように、さらにT2遅れてクロックが出力される。従って、フリップフロップFF1は、Tck−T1−T2−Tff>Tsetupの動作条件を満たさなければならない。しかし本発明では、フリップフロップFF1,FF2のクロック端子の入力に遅延回路Z3を挿入し、入力クロックINCLKを遅延させることによって、フリップフロップFF1,FF2の動作条件を向上させている。よって、フリップフロップFF1〜FF3の動作条件は、次の式(1)〜(3)のようになる。
【0043】
【数1】
Tck−T1−T2−Tff+T3>Tsetup……(1)
Tck−Tff>Tsetup……(2)
Tck−Tff−T3>Tsetup……(3)
ここで、T3<(T1+T2)/2の場合、プリスケーラ回路1の最大動作周波数fmaxは、式(1)より、次の式(4)となる。
【0044】
【数2】
fmax=1/(T1+T2−T3+Tff+Tsetup)……(4)
T3>(T1+T2)/2の場合、プリスケーラ回路1の最大動作周波数fmaxは、式(3)より、次の式(5)となる。
【0045】
【数3】
fmax=1/(T3+Tff+Tsetup)……(5)
よって、T3=(T1+T2/2)のとき、プリスケーラ回路1の最大動作周波数fmaxは最大となる。
【0046】
なお、図10で説明した従来のプリスケーラ回路のフリップフロップFF101〜FF103の動作条件は、次の式(6)〜(8)のようになる。
【0047】
【数4】
Tck−T1−T2−Tff>Tsetup……(6)
Tck−Tff>Tsetup……(7)
Tck−Tff>Tsetup……(8)
よって、図10に示すプリスケーラ回路の最大動作周波数fmaxは、次の式(9)となる。
【0048】
【数5】
fmax=1/(T1+T2+Tff+Tsetup)……(9)
図7は、プリスケーラ回路の遅延時間に対する最大動作周波数の変化を示した図である。図に示す横軸は、図1の遅延回路Z3の遅延時間、縦軸は、プリスケーラ回路1の最大動作周波数を示し、T1=T2=50ps、Tff=100ps、Tsetup=50psとした場合の最大動作周波数が示してある。また、図10に示した従来のプリスケーラ回路における最大動作周波数も示してある。
【0049】
図に示すように、本発明のプリスケーラ回路1は、0<T3<100psの範囲で従来のプリスケーラ回路より最大動作周波数が高く、T3=50ps(T3=(T1+T2)/2)のときに最大動作周波数は、最大となる。T3が0〜50psのときは、上記で示した式(1)によって最大動作周波数が決まり、T3が50ps〜100psのときは、上記で示した式(3)によって最大動作周波数が決まる。
【0050】
このように、フリップフロップFF1,FF2のクロック端子に遅延回路Z3を挿入して入力クロックINCLKを遅延することにより、プリスケーラ回路1の最大動作周波数を素子のプロセスによらずに向上させることができる。また、遅延回路Z3の遅延時間を、OR回路Z1,AND回路Z2の遅延時間を加算した1/2の値とすることで、最大動作周波数は最大値となる。
【0051】
次に、本発明の第2の実施の形態について説明する。第2の実施の形態では、図1のフリップフロップFF1,FF2の各々に遅延回路が設けられる。図8は、第2の実施の形態に係るプリスケーラ回路の回路図である。図8において、図1と同じものには同じ符号を付し、その説明を省略する。
【0052】
図に示すように、フリップフロップFF2のクロック端子には遅延回路Z4が接続されている。フリップフロップFF2のクロック端子に入力される入力クロックINCLKは、遅延回路Z4によって遅延される。
【0053】
このように、フリップフロップFF1,FF2の各々のクロック端子に遅延回路を設け、接続することによっても、プリスケーラ回路の最大動作周波数を素子のプロセスによらずに向上させることができる。
【0054】
次に、本発明の第3の実施の形態について説明する。第3の実施の形態では、図1のフリップフロップFF2のクロック端子に、入力クロックINCLKが遅延回路を介することなく入力する。図9は、第3の実施の形態に係るプリスケーラ回路の回路図である。図9において、図1と同じものには同じ符号を付し、その説明を省略する。
【0055】
図に示すように、初段のフリップフロップFF1のクロック端子には、遅延回路Z3によって入力クロックINCLKが遅延され入力されるようになっている。フリップフロップFF2のクロック端子には、遅延回路が接続されておらず、入力クロックINCLKが直接入力されるようになっている。これは、上記で示した式(2)には、OR回路Z1、AND回路Z2に関するパラメータ(遅延時間T1,T2)が含まれていない。そのため、フリップフロップFF2のクロック端子に、直接入力クロックINCLKを入力しても、プリスケーラ回路の最大動作周波数を素子のプロセスによらずに向上させることができる。
【0056】
【発明の効果】
以上説明したように本発明では、遅延回路によって1段目のフリップフロップから所定数段目までのフリップフロップに入力されるクロックを遅延するようにしたので、分周器の最大動作周波数を素子のプロセスによらずに向上させることができる。
【図面の簡単な説明】
【図1】図2の第1の実施の形態に係るプリスケーラ回路の回路図である。
【図2】第1の実施の形態に係るPLL回路のブロック図である。
【図3】フリップフロップの状態遷移を説明する図で、(a)は入力クロックを4分周するときのフリップフロップの状態遷移、(b)は入力クロックを5分周するときのフリップフロップの状態遷移、(c)は4分周又は5分周された入力クロックをさらに4分周するフリップフロップの状態遷移を説明する図である。
【図4】16分周を行うときのタイミングチャートを示した図である。
【図5】17分周を行うときのタイミングチャートを示した図である。
【図6】フリップフロップの動作条件を説明する図である。
【図7】プリスケーラ回路の遅延時間に対する最大動作周波数の変化を示した図である。
【図8】第2の実施の形態に係るプリスケーラ回路の回路図である。
【図9】第3の実施の形態に係るプリスケーラ回路の回路図である。
【図10】従来のプリスケーラ回路の回路図である。
【符号の説明】
1……プリスケーラ回路、2……分周器、3……位相周波数比較器、4……チャージポンプ、5……ループフィルタ、6……電圧制御発振器、FF1〜FF5……フリップフロップ、Z1……OR回路、Z2……AND回路、Z3,Z4……遅延回路。
Claims (12)
- クロックを分周して出力する分周器において、
直列に接続された複数のフリップフロップを有し、最終段のフリップフロップの出力が1段目のフリップフロップにフィードバックされることによって前記クロックを第1の分周比で分周し、前記最終段のフリップフロップ以外の出力が前記1段目のフリップフロップにフィードバックされることによって前記クロックを第2の分周比で分周する分周回路と、
制御信号に応じて、前記最終段のフリップフロップの出力を前記1段目のフリップフロップにフィードバックする論理回路と、
前記1段目から所定数段目までのフリップフロップに入力される前記クロックを遅延させる遅延回路と、
を有することを特徴とする分周器。 - 前記遅延回路の遅延時間は、前記論理回路の遅延時間の半分に設定されることを特徴とする請求項1記載の分周器。
- 前記遅延回路は1つであり、その出力が前記1段目から前記所定数段目までのフリップフロップの各々に接続されることを特徴とする請求項1記載の分周器。
- 前記遅延回路は、前記1段目から前記所定数段目までのフリップフロップの各々に対応して設けられることを特徴とする請求項1記載の分周器。
- 前記分周回路から出力される分周クロックを分周する拡張分周回路をさらに有することを特徴とする請求項1記載の分周器。
- 前記論理回路は、前記制御信号と前記拡張分周回路から出力される拡張分周クロックとに応じて、前記最終段のフリップフロップの出力を前記1段目のフリップフロップにフィードバックすることを特徴とする請求項5記載の分周器。
- 基準クロックを逓倍して出力クロックを生成するPLL回路において、
直列に接続された複数のフリップフロップを有し、最終段のフリップフロップの出力が1段目のフリップフロップにフィードバックされることによって前記出力クロックを第1の分周比で分周し、前記最終段のフリップフロップ以外の出力が前記1段目のフリップフロップにフィードバックされることによって前記出力クロックを第2の分周比で分周する分周回路と、
制御信号に応じて、前記最終段のフリップフロップの出力を前記1段目のフリップフロップにフィードバックする論理回路と、
前記1段目から所定数段目までのフリップフロップに入力される前記出力クロックを遅延させる遅延回路と、
前記分周回路によって分周された前記出力クロックをさらに分周する分周器と、
前記基準クロックと前記分周器によって分周された前記出力クロックとの位相差に比例したパルス幅を持つパルス信号を出力する位相周波数比較器と、
前記パルス幅に応じて前記出力クロックの周波数を可変する制御発振器と、
を有することを特徴とするPLL回路。 - 前記遅延回路の遅延時間は、前記論理回路の遅延時間の半分に設定されることを特徴とする請求項7記載のPLL回路。
- 前記遅延回路は1つであり、その出力が前記1段目から前記所定数段目までのフリップフロップの各々に接続されることを特徴とする請求項7記載のPLL回路。
- 前記遅延回路は、前記1段目から前記所定数段目までのフリップフロップの各々に対応して設けられることを特徴とする請求項7記載のPLL回路。
- 前記分周回路によって分周された前記出力クロックを分周して、前記分周器に出力する拡張分周回路をさらに有することを特徴とする請求項7記載のPLL回路。
- 前記論理回路は、前記制御信号と前記拡張分周回路から出力される拡張分周クロックとに応じて、前記最終段のフリップフロップの出力を前記1段目のフリップフロップにフィードバックすることを特徴とする請求項11記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162111A JP2004364105A (ja) | 2003-06-06 | 2003-06-06 | 分周器及びpll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162111A JP2004364105A (ja) | 2003-06-06 | 2003-06-06 | 分周器及びpll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004364105A true JP2004364105A (ja) | 2004-12-24 |
Family
ID=34054350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003162111A Pending JP2004364105A (ja) | 2003-06-06 | 2003-06-06 | 分周器及びpll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004364105A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11501457B2 (en) | 2020-05-08 | 2022-11-15 | The Procter & Gamble Company | Methods for identifying dendritic pores |
US11776161B2 (en) | 2018-08-21 | 2023-10-03 | The Procter & Gamble Company | Methods for identifying pore color |
-
2003
- 2003-06-06 JP JP2003162111A patent/JP2004364105A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11776161B2 (en) | 2018-08-21 | 2023-10-03 | The Procter & Gamble Company | Methods for identifying pore color |
US11501457B2 (en) | 2020-05-08 | 2022-11-15 | The Procter & Gamble Company | Methods for identifying dendritic pores |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
US7994828B2 (en) | Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider | |
EP1293890A3 (en) | Clock control method, frequency dividing circuit and PLL circuit | |
JP2007288647A (ja) | 発振器制御装置 | |
JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
US7088155B2 (en) | Clock generating circuit | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
US20060017473A1 (en) | Divider having dual modulus pre-scaler and an associated method | |
EP1246369A2 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
JP2002534832A (ja) | 部分分割電荷補償手段を有する周波数シンセサイザ | |
WO2003065586A3 (en) | Phase-locked-loop with reduced clock jitter | |
JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
JPH11225072A (ja) | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルnシンセサイザ | |
US9385688B2 (en) | Filter auto-calibration using multi-clock generator | |
US10700669B2 (en) | Avoiding very low duty cycles in a divided clock generated by a frequency divider | |
US20040027181A1 (en) | Clock multiplying PLL circuit | |
JP2004364105A (ja) | 分周器及びpll回路 | |
US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
JPH11355107A (ja) | 高周波数クロック発生用回路 | |
JP2877185B2 (ja) | クロック発生器 | |
JP3527593B2 (ja) | フェーズド・ロックド・ループ回路 | |
JP3161137B2 (ja) | Pll回路 | |
JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 |