JP2004362745A - シグナルのアウトプット順序を切換え可能なシフトレジスタ - Google Patents
シグナルのアウトプット順序を切換え可能なシフトレジスタ Download PDFInfo
- Publication number
- JP2004362745A JP2004362745A JP2004105496A JP2004105496A JP2004362745A JP 2004362745 A JP2004362745 A JP 2004362745A JP 2004105496 A JP2004105496 A JP 2004105496A JP 2004105496 A JP2004105496 A JP 2004105496A JP 2004362745 A JP2004362745 A JP 2004362745A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stage
- terminal
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】 低電圧のクロックシグナル下で正常に操作できる双方向のシフトレジスタ回路の提供。
【解決手段】 少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナル、異なるスキャニングの順序によりクロックデータをアウトプットするためのシグナルが切換え可能な双方向シフトレジスタ回路であって、前記シフトレジスタ回路は、複数のシフトレジスタユニット、個々に対応するシフトレジスタユニットに接続する双方向スキャニングコントロール回路及び電圧レベルシフタを含み、シフトレジスタユニットは各々にインプットターミナル、アウトプットターミナル及び前記クロックシグナルの低電圧を受け取り接続するクロックインプットターミナルを含むものとした。
【選択図】 図4
【解決手段】 少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナル、異なるスキャニングの順序によりクロックデータをアウトプットするためのシグナルが切換え可能な双方向シフトレジスタ回路であって、前記シフトレジスタ回路は、複数のシフトレジスタユニット、個々に対応するシフトレジスタユニットに接続する双方向スキャニングコントロール回路及び電圧レベルシフタを含み、シフトレジスタユニットは各々にインプットターミナル、アウトプットターミナル及び前記クロックシグナルの低電圧を受け取り接続するクロックインプットターミナルを含むものとした。
【選択図】 図4
Description
本発明は、シフトレジスタ回路に関し、特に液晶ディスプレイ(LCD)駆動時の双方向シフトレジスタ回路に関するものである。
液晶ディスプレイでは、一画面は多くの画素が構成したアレイで共同形成してなり、連続パルスは液晶ディスプレイ駆動時に使用する基本シグナルとなる。連続パルスはシフトレジスタ(Shift Register)により生産され、よってシフトレジスタは液晶ディスプレイが常用する駆動回路の部品となる。
しかしながら、液晶ディスプレイを使用する製品の種類は日を追うごとに増加しており、またその応用もそれにつれ増加しているが、単一方向のスキャニングでは、液晶ディスプレイを使用する製品の要求を満足させる事ができない。例えば、ある種のデジタルカメラのディスプレイはカメラアングルに合わせて回転させなければならず、またパソコンの液晶ディスプレイも回転する液晶ディスプレイパネルの機能を含むので、多様なスキャニングを必要とする。しかし、スキャニングのシフト可能な液晶ディスプレイを提供する場合、アウトプットするシグナルの順序が変更できるシフトレジスタ回路を提供しなければならない。
他にも、前記のシフトレジスタにおいて、クロックシグナルの電圧振幅が低くないことで、伝達ライン上の消耗率は伝達のシグナルの振幅により大きくなっていく。伝達ライン上の消耗効率の公式は次のとおりに示される。
P=fcV2
その中で、Pは伝達ライン上の効率を、fはクロックシグナルの頻度を、cは伝達ライン上の寄生の静電容量を、Vはクロックシグナルの高位と低位の差を表している。これによると、比較的高いクロックシグナルの電圧を使用する伝統的な方法は、シフトレジスタ回路の消耗率をも引き上げることとなる。
P=fcV2
その中で、Pは伝達ライン上の効率を、fはクロックシグナルの頻度を、cは伝達ライン上の寄生の静電容量を、Vはクロックシグナルの高位と低位の差を表している。これによると、比較的高いクロックシグナルの電圧を使用する伝統的な方法は、シフトレジスタ回路の消耗率をも引き上げることとなる。
よって、前記の問題を解決する為に、本発明は低電圧のクロックシグナル下で正常に操作できる双方向のシフトレジスタ回路を提供し、クロックシグナルの電圧伝達による消耗効率を減少させる。
前記の目的を達成するために、本発明は、少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナル、異なるスキャニングの順序によりクロックデータをアウトプットするシグナルが切換え可能な双方向シフトレジスタ回路を提供する。前記のシフトレジスタ回路は、複数のシフトレジスタユニット、個々に対応するシフトレジスタユニットに接続する双方向スキャニングコントロール回路及び電圧レベルシフタを含む。シフトレジスタユニットは各々にインプットターミナル、アウトプットターミナル及び前記クロックシグナルの低電圧を受け取り接続するクロックインプットターミナルを含む。双方向スキャニング回路は、接続前レベル及び次レベルのシフトレジスタユニットのアウトプットターミナルを以ってアウトプットされるシグナル、及び第1または第2方向シグナルに使用される。第1双方向コントロール回路は第1アウトプットターミナル、第3アウトプットターミナル及び第1方向シグナルまたは第2方向シグナルと対応して位置し、第1双方向コントロール回路が第1方向のシグナルを受け取った時、第1双方向コントロール回路は第1アウトプットターミナルのシグナルを第2インプットターミナルまでアウトプットし、第1双方向コントロール回路が第2方向シグナルを受け取った時、第3アウトプットターミナルのシグナルを第2インプットターミナルにアウトプットする。
具体的には、本発明に係るシフトレジスタは、少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナルに基づき、異なるスキャニングの順序でクロックデータをアウトプットするための、シグナルのアウトプット順序を切換え可能なシフトレジスタ回路であって、該シフトレジスタが、第1ステージインプットターミナル、第1ステージアウトプットターミナル、及び前記クロックシグナルを受け取るインプットターミナルを含む第1シフトレジスタユニット、第2ステージインプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取るインプットターミナルを含む第2シフトレジスタユニット、第3ステージインプットターミナル、第3ステージアウトプットターミナル、及び前記クロックシグナルを受け取るインプットターミナルを含む第3シフトレジスタユニット、及び前記第1ステージアウトプットターミナルを受け取るのに用いる第1インプットターミナル、前記第3ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第1コントロールターミナルを有し、前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージインプットターミナルにアウトプットし、前記第1コントロールターミナルが前記第2方向シグナルを受け取る時、前記第3アウトプットターミナルのシグナルを前記第2ステージインプットユニットにアウトプットする第1双方向スキャニングコントロール回路、前記第1ステージアウトプットターミナルに接続され、前記第1ステージアウトプットターミナルのシグナルを増幅して、前記シグナルのアウトプットの順序の切換えが可能であるシフトレジスタのアウトプットクロックデータとする第1電圧レベルシフタ、前記第2ステージアウトプットターミナルに接続され、前記第2ステージアウトプットターミナルのシグナルを増幅して、前記シグナルのアウトプットの順序の切換えが可能であるシフトレジスタのアウトプットクロックデータとする第2電圧レベルシフタ、前記第3ステージアウトプットターミナルに接続され、前記第3ステージアウトプットターミナルのシグナルを増幅して、前記シグナルのアウトプットの順序の切換えが可能であるシフトレジスタのアウトプットクロックデータとする第3電圧レベルシフタ、を含み、このうち、前記第2ステージインプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取る時、前記第2シフトレジスタユニットは前記第2ステージアウトプットターミナルのシグナルを前記第3ステージイプットターミナルにアウトプットし、前記第2ステージインプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取る時、前記第2シフトレジスタユニットは前記第2ステージアウトプットターミナルのシグナルを第1ステージインプットターミナルにアウトプットすることを特徴とする。
本発明に係るシフトレジスタ回路においては、前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記クロックデータは、前記第1シフトレジスタユニット、前記第2シフトレジスタユニット、前記第3シフトレジスタユニットの順序でアウトプットされるようにすることが好ましい。この場合、前記第1コントロールターミナルが前記第2方向シグナルを受け取る時、前記クロックデータは前記第3シフトレジスタユニット、前記第2シフトレジスタユニット、前記第1シフトレジスタユニットの順序でアウトプットされるようにすることが好ましい。
また、本発明に係るシフトレジスタ回路においては、前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第1インプットターミナル、第1クロックシグナルを受け取るのに用いる第2インプットターミナル、及び第2コントロールターミナルを含み、前記第2コントロールターミナルが前記第1方向シグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第3ステージインプットターミナルにアウトプットし、前記第2コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第1クロックシグナルを前記第3ステージインプットターミナルにアウトプットする第2スキャニングコントロール回路、第2クロックシグナルを受け取るのに用いる第1インプットターミナル、前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第3コントロールターミナルを含み、前記第3コントロールターミナルが前記第1方向のシグナルを受け取る時、前記第2クロックシグナルを前記第1ステージインプットターミナルにアウトプットし、前記第3コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第1ステージインプットターミナルにアウトプットする第3双方向スキャニングコントロール回路を更に含むようにすることが望ましい。この場合、前記双方向スキャニングコントロール回路には、前記第1ステージアウトプットターミナル及び第3ステージアウトプットターミナルに接続される第1ロジックデバイス、前記第1コントロールターミナルが受け取るシグナルに基づいて、前記第1ステージアウトプットターミナルのシグナル及び前記第3ステージアウトプットターミナルのシグナルのどちらかを選択してアウトプットするコントロール装置、前記第1ロジックデバイスのアウトプットターミナル及び前記コントロール装置のアウトプットターミナルに接続し、前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージインプットターミナルにアウトプットし、前記第1コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第3ステージアウトプットターミナルのシグナルを前記第2ステージインプットターミナルにアウトプットする第2ロジックデバイスが含まれることが望ましい。また、前記第1及び第2ロジックデバイスはNORロジックゲートからなることが好ましい。
そして、前記の目的を達成するために、もう一つの本発明は、少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナル、異なるスキャニングの順序によりクロックデータをアウトプットするシグナルの順序が切換え可能なシフトレジスタ回路を提供する。このシフトレジスタ回路は、複数のシフトレジスタユニット及びそれと対応して位置するスキャニングコントロール回路及び電圧レベルシフタを含む。シフトレジスタユニットは第1インプットターミナル、第2インプットターミナル、アウトプットターミナル、及びクロックシグナルの低電圧を受け取り接続するクロックインプットターミナルを含む。双方向スキャンコントロール回路は接続前のレベル及び次レベルのシフトレジスタユニットのアウトプットする侵法及び切換シグナルに用いられる。第1双方向コントロール回路は第1ステージアウトプットターミナル、第3ステージアウトプットターミナル、及び第1方向シグナルまたは第2方向シグナルと対応しており、第1双方向コントロール回路が第1方向シグナルを受け取った時、第1双方向コントロール回路は第1ステージアウトプットターミナルのシグナルを第2ステージの第1インプットターミナルにアウトプットし、また第1双方向コントロール回路が第2方向シグナルを受け取った時、第3ステージアウトプットターミナルのシグナルを第2ステージの第1インプットターミナルにアウトプット、第1ステージアウトプットターミナルのシグナルを第2ステージの第2インプットターミナルにアウトプットする。
具体的には、もう一つの本発明に係るシフトレジスタ回路においては、少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナルに基づき、異なるスキャニングの順序でクロックデータをアウトプットするための、シグナルのアウトプット順序を切換え可能なシフトレジスタ回路であって、
該シフトレジスタが、第1ステージ第1インプットターミナル、第1ステージ第2インプットターミナル、第1ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第1ステージクロックインプットターミナルを含む第1シフトレジスタユニット、第2ステージ第1インプットターミナル、第2ステージ第2インプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第2ステージクロックインプットターミナルを含む第2シフトレジスタユニット、第3ステージ第1インプットターミナル、第3ステージ第2インプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第3ステージクロックインプットターミナルを含む第3シフトレジスタユニット、及び前記第1ステージアウトプットターミナルのシグナルを受け取るのに用いる第1インプットターミナル、前記第3ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第1コントロールターミナルを含み、前記第1コントロールターミナルが前記第1方向のシグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第1インプットターミナルにアウトプットすると共に、前記第3ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットし、前記第1コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第3ステージアウトプットターミナルの信号を前記第2ステージ第1インプットターミナルにアウトプットすると共に、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットする第1双方向スキャニングコントロール回路、インプットターミナルが前記第1ステージアウトプットターミナルに接続され、前記第1ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第1電圧レベルシフタ、インプットターミナルが前記第2ステージアウトプットターミナルに接続され、前記第2ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第2電圧レベルシフタ、インプットターミナルが前記第3ステージアウトプットターミナルに接続され、前記第3ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第3電圧レベルシフタを含み、このうち、前記第2ステージ第1インプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取り、且つ前記第2ステージ第2インプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取る時、前記第3ステージ第1インプットターミナルは前記第2ステージアウトプットターミナルのシグナルを受け取ると共に、前記第3ステージ第2インプットターミナルは第1クロックシグナルを受け取り、前記第2ステージ第1インプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取り、且つ前記第2ステージ第2インプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取る時、前記第1ステージ第1インプットターミナルは前記第2ステージアウトプットターミナルのシグナルを受け取ると共に、前記第1ステージ第2インプットターミナルは第2クロックシグナルを受け取ることを特徴とする。
該シフトレジスタが、第1ステージ第1インプットターミナル、第1ステージ第2インプットターミナル、第1ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第1ステージクロックインプットターミナルを含む第1シフトレジスタユニット、第2ステージ第1インプットターミナル、第2ステージ第2インプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第2ステージクロックインプットターミナルを含む第2シフトレジスタユニット、第3ステージ第1インプットターミナル、第3ステージ第2インプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第3ステージクロックインプットターミナルを含む第3シフトレジスタユニット、及び前記第1ステージアウトプットターミナルのシグナルを受け取るのに用いる第1インプットターミナル、前記第3ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第1コントロールターミナルを含み、前記第1コントロールターミナルが前記第1方向のシグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第1インプットターミナルにアウトプットすると共に、前記第3ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットし、前記第1コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第3ステージアウトプットターミナルの信号を前記第2ステージ第1インプットターミナルにアウトプットすると共に、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットする第1双方向スキャニングコントロール回路、インプットターミナルが前記第1ステージアウトプットターミナルに接続され、前記第1ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第1電圧レベルシフタ、インプットターミナルが前記第2ステージアウトプットターミナルに接続され、前記第2ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第2電圧レベルシフタ、インプットターミナルが前記第3ステージアウトプットターミナルに接続され、前記第3ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第3電圧レベルシフタを含み、このうち、前記第2ステージ第1インプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取り、且つ前記第2ステージ第2インプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取る時、前記第3ステージ第1インプットターミナルは前記第2ステージアウトプットターミナルのシグナルを受け取ると共に、前記第3ステージ第2インプットターミナルは第1クロックシグナルを受け取り、前記第2ステージ第1インプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取り、且つ前記第2ステージ第2インプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取る時、前記第1ステージ第1インプットターミナルは前記第2ステージアウトプットターミナルのシグナルを受け取ると共に、前記第1ステージ第2インプットターミナルは第2クロックシグナルを受け取ることを特徴とする。
もう一つの本発明に係るシフトレジスタ回路においては、前記コントロールターミナルは前記第1方向のシグナルを受け取る時、前記クロックデータは前記第1シフトレジスタユニット、第2シフトレジスタユニット、及び第3シフトレジスタユニットの順序でアウトプットされるようにすることが好ましい。この場合、前記コントロールターミナルが前記第2方向のシグナルを受け取る時、前記クロックデータは前記第3シフトレジスタユニット、第2シフトレジスタユニット、及び第1シフトレジスタユニットの順序でアウトプットされるようにすることが望ましい。さらに、もう一つの本発明に係るシフトレジスタ回路においては、前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第1インプットターミナル、前記第1クロックシグナルを受け取るのに用いる第2インプットターミナル、及び第2コントロールターミナルを含み、前記第2コントロールターミナルが前記第1方向のシグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第3ステージ第1インプットターミナルにアウトプットすると共に、前記第1クロックシグナルを前記第3ステージ第2インプットターミナルにアウトプットし、前記第2コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第1クロックシグナルを前記第3ステージ第1インプットターミナルにアウトプットすると共に、前記第2ステージアウトプットターミナルのシグナルを前記第3ステージ第2インプットターミナルにアウトプットする第2双方向スキャニングコントロール回路、前記第2クロックシグナルを受け取るのに用いる第1インプットターミナル、前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第3コントロールターミナルを含み、前記第3コントロールターミナルが前記第1方向シグナルを受け取る時、前記第2クロックシグナルを前記第1ステージ第1インプットターミナルにアウトプットすると共に、前記第2ステージアウトプットターミナルのシグナルを前記第1ステージ第2インプットターミナルにアウトプットし、前記第3コントロールターミナルが前記第2方向シグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第1ステージ第1インプットターミナルにアウトプットすると共に、前記第2クロックシグナルを前記第1ステージ第2インプットターミナルにアウトプットする第3双方向スキャニングコントロール回路を更に含むことが好ましい。
そしてさらに、もう一つの本発明に係るシフトレジスタ回路においては、前記第1双方向スキャニングコントロール回路は、前記第1ステージアウトプットターミナルに接続するインプットターミナル、前記第2ステージ第1インプットターミナルに接続する第1アウトプットターミナル及び前記第2ステージ第2インプットターミナルに接続する第2アウトプットターミナルを含み、前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第1インプットターミナルにアウトプットする第1スイッチ、前記第3ステージアウトプットターミナルに接続するインプットターミナル、前記第2ステージ第2インプットターミナルに接続する第1アウトプットターミナル及び前記第2ステージ第1インプットターミナルに接続する第2アウトプットターミナルを含み、前記第1コントロールターミナルが前記第2方向シグナルを受け取る時、前記第3ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットする第2スイッチを含むことが望ましい。この場合、前記第1コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットし、前記第2スイッチは前記第3ステージアウトプットターミナルのシグナルを前記第2ステージ第1インプットターミナルにアウトプットすることが好ましい。
本発明は低電圧のクロックシグナル下においても正常に操作できるシフトレジスタ回路を提供し、各ステージはシグナルのアウトプット順序が切換え可能なシフトレジスタ及び電圧レベルシフタを使用し、低電圧のクロックシグナルを受け取り、クロックシグナルの電圧による効率の消耗を減少させる事ができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施例を例示し、図面を参照にしながら、詳細に説明する。
図1は、本発明のアウトプット方向をコントロールできるシフトレジスタ回路の第1実施例を示す図である。説明を簡潔にする為、図1における3ステージのシフトレジスタユニットを例とする。本実施例において、各ステージのシフトレジスタユニット間に双方向スキャニングコントロール回路の設計を加え、それにより各ステージのシフトレジスタユニットアウトプットシグナルの順序の変更が可能になる。
図1では、第(N−1)ステージのシフトレジスタユニット12のデータインプットターミナルINが受け止めたシグナルは双方向スキャニングコントロール回路11を通過してアウトプットされた第(N−2)ステージシフトレジスタユニットのアウトプットシグナル(N−2)OUTまたは第(N)ステージシフトレジスタユニットがアウトプットするシグナル(N)OUTである。第(N)ステージシフトレジスタユニット14のデータインプットターミナルINが受け止めるシグナルは双方向スキャニングコントロール回路13を通過してアウトプットされた第(N−1)ステージのシフトレジスタユニットのアウトプットシグナル(N−1)OUTまたは第(N+1)ステージのシフトレジスタユニット16のアウトプットシグナル(N+1)OUTである。第(N+1)ステージのシフトレジスタユニット16のデータインプットターミナルINが受け止めるシグナルは双方向スキャニングコントロール回路15を通過してアウトプットされる第(N)ステージのシフトレジスタユニット14がアウトプットするシグナル(N)OUTまたは第(N+2)ステージのシフトレジスタユニットがアウトプットするシグナル(N+2)OUTである。
この他に、各ステージのシフトレジスタユニットはクロックインプットターミナルを含んでおり、それはクロックシグナルCLKを受け取る際に用いられる。また第Nステージシフトレジスタユニット14を例にして、上述のように、双方向スキャニングコントロール回路13は第(N−1)ステージのシフトレジスタユニット12のアウトプットシグナル(N−1)OUT及び第(N+1)ステージシフトレジスタユニット16のアウトプットシグナル(N+1)OUTを受け止める。
データインプットターミナルINが第(N−1)ステージのシフトレジスタユニット12のアウトプットシグナル(N−1)OUTを受け取る場合、シフトレジスタ回路は第(N−1)ステージ、第Nステージ、及び第(N+1)ステージの順序でシグナルをアウトプットする。またデータインプットターミナルINが受け取るシグナルが第(N+1)ステージのシフトレジスタユニットのアウトプットシグナル(N+1)OUTである場合、シフトレジスタ回路は第(N+1)ステージ、第Nステージ、及び第(N−1)ステージの順序でシグナルをアウトプットする。
双方向スキャニングコントロール回路はコントロールシグナルCTRに基づいてシフトレジスタユニットに提供するデータのインプットターミナルを決定する。コントロールシグナルCTRは第1または第2方向シグナルに用いられ、コントロールシグナルCTRが第1方向のシグナルを受け取る時、シフトレジスタ回路は第(N−1)ステージ、第Nステージ、及び第(N+1)ステージの順序でシグナルをアウトプットする。
図2aは本発明の実施例1の双方向スキャニングコントロール回路のブロック図である。ここでは双方向スキャニングコントロール回路13を例とする。その他の各ステージの双方向スキャニングコントロール回路は例とした13とシグナルの発信源以外は同様である。本発明の実施例が述べる双方向スキャニングコントロール回路は第1ロジックデバイス21、コントロール装置22及び第2ロジックデバイス23から構成されている。図2bは本発明の実施例1による双方向スキャニングコントロール回路の電気回路図である。第1ロジックデバイス21及び第2ロジックデバイス23は各々NORロジックゲート211及び231から構成されている。コントロール装置22はスイッチSW1及びSW2から構成される。
NORロジックゲート211は第(N−1)ステージのシフトレジスタユニット12のアウトプットシグナル(N−1)OUT及び第(N+1)ステージのシフトレジスタユニット16のアウトプットシグナル(N+1)OUTを受け取る。コントロールシグナルCTRが第1方向のシグナルを受け取る時、NORロジックゲート211は第(N−1)ステージのシフトレジスタユニット12のアウトプットシグナル(N−1)OUT(高位)及び第(N+1)ステージのシフトレジスタユニット16のアウトプットシグナル(N+1)OUT(低位)を受け取り、また並びにスイッチSW2は第(N+1)ステージのシフトレジスタユニット16のアウトプットシグナル(N+1)OUT(低位)をNORロジックゲート231にインプットさせる。コントロールシグナルCTRが第1方向のシグナルを受け取る時、NORロジックゲート231は第(N−1)ステージのシフトレジスタユニット12のアウトプットシグナル(N−1)OUTをシフトレジスタ14までアウトプットさせる。
コントロールシグナルCTRが第2方向のシグナルを受け取る時、NORロジックゲート211は第(N−1)ステージのシフトレジスタ12のアウトプットシグナル(N−1)OUT(低位)及び第(N+1)ステージのシフトレジスタ16のアウトプットシグナル(N+1)OUT(高位)を受け取り、また並びにスイッチSW1が第(N−1)ステージのシフトレジスタユニット12のアウトプットシグナル(N−1)OUT(低位)をNORロジックゲート231にインプットさせる。コントロールシグナルCTRが第2方向のシグナルを受け取る時、NORロジックゲート231は第(N+1)ステージのシフトレジスタユニット16のアウトプットシグナル(N+1)OUTをシフトレジスタユニット14にアウトプットする。
図3aは、本発明のアウトプット方向がコントロールできるシフトレジスタ回路の実施例2を示す図である。図に示されるように、第(N−1)ステージシフトユニット32のシグナルターミナルが受け取るシグナルは双方向スキャニングコントロール回路31がアウトプットする第(N−2)ステージのシフトレジスタのアウトプットシグナル(N−2)OUT及び第(N)ステージのシフトレジスタユニット34のアウトプットシグナル(N)OUTである。第(N)ステージのシフトレジスタユニット34のシグナルターミナルが受け取る信号は双方向スキャニングコントロール回路33を通しアウトプットされる第(N−1)ステージのシフトレジスタユニットのアウトプットシグナル(N−1)OUT及び第(N+1)ステージのシフトレジスタユニット36のアウトプットシグナル(N+1)OUTからなる。第(N+1)ステージのシフトレジスタ36のシグナルターミナルのシグナルは双方向スキャニングコントロール回路35を通しアウトプットされる第(N)ステージのシフトレジスタユニットのアウトプットシグナル(N)OUT及び第(N+2)ステージのシフトレジスタユニットのアウトプットシグナル(N+2)OUTからなる。
この他、各ステージのシフトレジスタユニットはクロックシグナルCLKを受け取るのに用いるクロックインプットターミナルを含み、第Nステージシフトレジスタユニット34を例とし、上述の通り、双方向スキャニングコントロール回路33から受けたシグナルを第(N−1)ステージシフトレジスタユニット32のアウトプットシグナル(N−1)OUT及び第(N+1)ステージシフトレジスタユニット36のアウトプットシグナル(N+1)OUTとする。もしデータインプットターミナルIN1が第(N−1)ステージのシフトレジスタユニットのアウトプットシグナル(N−1)OUTを受け取り、またデータインプットターミナルIN2が第(N+1)ステージのシフトレジスタユニットのアウトプットシグナル(N+1)を受け取る時、シフトレジスタ回路は第(N−1)ステージ、第Nステージ、及び第(N+1)ステージの順序でシグナルをアウトプットする。また、データインプットターミナルIN1が第(N+1)ステージのシフトレジスタのアウトプットシグナル(N+1)OUTを受け取り、データインプットターミナルIN2が第(N−1)ステージのシフトレジスタユニットのアウトプットシグナル(N−1)OUTを受け取る時、シフトレジスタ回路は第(N+1)ステージ、第Nステージ、第(N−1)ステージの順序でシグナルをアウトプットする。
双方向スキャニングコントロール回路はコントロールシグナルCTRに基づきシフトレジスタユニットに提供するデータのインプットターミナルを決定する。コントロールシグナルCTRは第1または第2方向シグナルを受け止めるのに用いられ、仮に第1方向シグナルがシフトレジスタ回路が右にアウトプットするのをコントロールするとしたら、第2方向シグナルはシフトレジスタ回路が左にアウトプットするのをコントロールする。
図3bは本発明の実施例2に寄る双方向スキャニングコントロール回路のブロック図である。ここでは双方向スキャニングコントロール回路13を例とする。その他の各ステージの双方向スキャニングコントロール回路の構造は、シグナルの発信源以外は13と同様である、
本発明の実施例2による双方向スキャニングコントロール回路の操作回路は下に記す通りである。コントロール装置331及び334が第1方向のシグナルを受け取る時、スイッチ332及び335が導通し、よって第(N−1)ステージのシフトレジスタユニット32のアウトプットシグナル(N−1)OUT及び第(N+1)ステージのシフトレジスタユニット36のアウトプットシグナル(N+1)OUTは個々に第Nステージのシフトレジスタユニット34のインプットターミナルIN1及び第Nステージのシフトレジスタユニット34のインプットターミナルIN2にアウトプットされる。コントロール装置331及び334が第2方向のシグナルを受け取る時、スイッチ333及び336は導通し、よって第(N+1)ステージのシフトレジスタユニット36のアウトプットシグナル(N+1)OUT及び第(N−1)ステージのシフトレジスタユニット32のアウトプットシグナル(N−1)OUTは個々に第Nステージのシフトレジスタ34のインプットターミナルIN1及び第Nステージのシフトレジスタ34のインプットターミナルIN32にアウトプットされる。
図4は本発明実施例1によるアウトプットする方向がコントロール可能なシフトレジスタ回路が使用する電圧レベルシフタの回路構造を示す図である。説明を完結にする為、3ステージのシフトレジスタユニットを例とする。本実施例において、各ステージのシフトレジスタのアウトプットターミナルに電圧レベルシフタを加える設計によって、各ステージのシフトレジスタユニットのアウトプットシグナルはより大きくされる。図に示されるように、第1電圧レベルシフタ41が第(N−1)ステージのシフトレジスタ12のアウトプットシグナル(N−1)OUT1を受け取る時、それは増幅されてアウトプットシグナル(N−1)OUT2になる。第2電圧レベルシフタ42が第(N)ステージのシフトレジスタユニット14をアウトプットシグナル(N)OUT1を受け取る時、それは増幅されてアウトプットシグナル(N)OUT2となる。第3電圧レベルシフタ43が第(N+1)ステージのシフトレジスタユニット16のアウトプットシグナル(N+1)OUT1を受け取る時、それは増幅されてアウトプットシグナル(N+1)OUT2となる。
また、本来シフトレジスタユニットのアウトプットシグナルを受け取る双方向スキャニングコントロール回路は、電圧レベルシフタが増幅した信号を受け取るようになる。双方向スキャニングコントロール回路13を例にして、それが受け取るシグナルは第1電圧レベルシフタ41のアウトプットシグナル(N−1)OUT2及び第3電圧レベルシフタ43のアウトプットシグナル(N+1)OUT2である。
図5は図4のシフトレジスタユニット及び電圧レベルシフタの詳細な回路図である。
図6は本発明の実施例2によるアウトプットの方向が変更できるシフトレジスタ回路が使用する電圧レジスタの回路構造図である。この構造は図4と同じであり、故に説明を省略する。
図7は図5のシフトレジスタユニット及び電圧レベルシフタの詳細な回路すである。
図8は本発明実施例2によるアウトプットの方向が変更できるシフトレジスタ回路が使用する電圧レベルシフタのアウトプットシグナル(N−1)OUT2、(N)OUT2、(N+1)OUT2のアウトプットのタイミングを示すシュミレーション図である。仮にクロックシグナルCLKが3.3Vで、コントロールシグナルが第1方向で、図5のシフトレジスタ回路を利用したら、各ステージのシフトレジスタユニットのアウトプットシグナルは9Vに増幅される。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
12、14、16、32、34、36 シフトレジスタユニット
(N−1)OUT、(N−2)OUT、(N+1)OUT、(N+2)OUT、
(N−1)OUT1、(N−2)OUT1、(N)OUT1、(N+1)OUT1、
(N+2)OUT1 アウトプットシグナル
(N−2)OUT2、(N−1)OUT2、(N)OUT2、(N+1)OUT2、
(N+2)OUT2 増幅されたアウトプットシグナル
CLK クロックシグナル
CTR コントロールシグナル
11、13、15、31、33、35 双方向スキャニングコントロール回路
IN、IN1、IN2 データインプットターミナル
21 第1ロジックデバイス
22、331、334 コントロール装置
23 第2ロジックデバイス
SW1、SW2、332、333、335、336 スイッチ
41 第1電圧レベルシフタ
42 第2電圧レベルシフタ
43 第3電圧レベルシフタ
(N−1)OUT、(N−2)OUT、(N+1)OUT、(N+2)OUT、
(N−1)OUT1、(N−2)OUT1、(N)OUT1、(N+1)OUT1、
(N+2)OUT1 アウトプットシグナル
(N−2)OUT2、(N−1)OUT2、(N)OUT2、(N+1)OUT2、
(N+2)OUT2 増幅されたアウトプットシグナル
CLK クロックシグナル
CTR コントロールシグナル
11、13、15、31、33、35 双方向スキャニングコントロール回路
IN、IN1、IN2 データインプットターミナル
21 第1ロジックデバイス
22、331、334 コントロール装置
23 第2ロジックデバイス
SW1、SW2、332、333、335、336 スイッチ
41 第1電圧レベルシフタ
42 第2電圧レベルシフタ
43 第3電圧レベルシフタ
Claims (12)
- 少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナルに基づき、異なるスキャニングの順序でクロックデータをアウトプットするための、シグナルのアウトプット順序を切換え可能なシフトレジスタ回路であって、
該シフトレジスタが、第1ステージインプットターミナル、第1ステージアウトプットターミナル、及び前記クロックシグナルを受け取るインプットターミナルを含む第1シフトレジスタユニット、
第2ステージインプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取るインプットターミナルを含む第2シフトレジスタユニット、
第3ステージインプットターミナル、第3ステージアウトプットターミナル、及び前記クロックシグナルを受け取るインプットターミナルを含む第3シフトレジスタユニット、及び 前記第1ステージアウトプットターミナルを受け取るのに用いる第1インプットターミナル、前記第3ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第1コントロールターミナルを有し、
前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージインプットターミナルにアウトプットし、前記第1コントロールターミナルが前記第2方向シグナルを受け取る時、前記第3アウトプットターミナルのシグナルを前記第2ステージインプットユニットにアウトプットする第1双方向スキャニングコントロール回路、
前記第1ステージアウトプットターミナルに接続され、前記第1ステージアウトプットターミナルのシグナルを増幅して、前記シグナルのアウトプットの順序の切換えが可能であるシフトレジスタのアウトプットクロックデータとする第1電圧レベルシフタ、
前記第2ステージアウトプットターミナルに接続され、前記第2ステージアウトプットターミナルのシグナルを増幅して、前記シグナルのアウトプットの順序の切換えが可能であるシフトレジスタのアウトプットクロックデータとする第2電圧レベルシフタ、
前記第3ステージアウトプットターミナルに接続され、前記第3ステージアウトプットターミナルのシグナルを増幅して、前記シグナルのアウトプットの順序の切換えが可能であるシフトレジスタのアウトプットクロックデータとする第3電圧レベルシフタ、を含み、
このうち、前記第2ステージインプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取る時、前記第2シフトレジスタユニットは前記第2ステージアウトプットターミナルのシグナルを前記第3ステージイプットターミナルにアウトプットし、
前記第2ステージインプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取る時、前記第2シフトレジスタユニットは前記第2ステージアウトプットターミナルのシグナルを第1ステージインプットターミナルにアウトプットすることを特徴とする、シグナルのアウトプット順序を切換え可能なシフトレジスタ回路。 - 前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記クロックデータは、前記第1シフトレジスタユニット、前記第2シフトレジスタユニット、前記第3シフトレジスタユニットの順序でアウトプットされる請求項1に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。
- 前記第1コントロールターミナルが前記第2方向シグナルを受け取る時、前記クロックデータは前記第3シフトレジスタユニット、前記第2シフトレジスタユニット、前記第1シフトレジスタユニットの順序でアウトプットされる請求項2に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。
- 前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第1インプットターミナル、第1クロックシグナルを受け取るのに用いる第2インプットターミナル、及び第2コントロールターミナルを含み、前記第2コントロールターミナルが前記第1方向シグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第3ステージインプットターミナルにアウトプットし、前記第2コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第1クロックシグナルを前記第3ステージインプットターミナルにアウトプットする第2スキャニングコントロール回路、
第2クロックシグナルを受け取るのに用いる第1インプットターミナル、前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第3コントロールターミナルを含み、前記第3コントロールターミナルが前記第1方向のシグナルを受け取る時、前記第2クロックシグナルを前記第1ステージインプットターミナルにアウトプットし、前記第3コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第1ステージインプットターミナルにアウトプットする第3双方向スキャニングコントロール回路を更に含む請求項1に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。 - 前記双方向スキャニングコントロール回路には、
前記第1ステージアウトプットターミナル及び第3ステージアウトプットターミナルに接続される第1ロジックデバイス、
前記第1コントロールターミナルが受け取るシグナルに基づいて、前記第1ステージアウトプットターミナルのシグナル及び前記第3ステージアウトプットターミナルのシグナルのどちらかを選択してアウトプットするコントロール装置、
前記第1ロジックデバイスのアウトプットターミナル及び前記コントロール装置のアウトプットターミナルに接続し、前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージインプットターミナルにアウトプットし、前記第1コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第3ステージアウトプットターミナルのシグナルを前記第2ステージインプットターミナルにアウトプットする第2ロジックデバイスが含まれる請求項1に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。 - 前記第1及び第2ロジックデバイスはNORロジックゲートからなる請求項5に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。
- 少なくとも低電圧のクロックシグナル、第1方向シグナル及び第2方向シグナルに基づき、異なるスキャニングの順序でクロックデータをアウトプットするための、シグナルのアウトプット順序を切換え可能なシフトレジスタ回路であって、
該シフトレジスタが、第1ステージ第1インプットターミナル、第1ステージ第2インプットターミナル、第1ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第1ステージクロックインプットターミナルを含む第1シフトレジスタユニット、
第2ステージ第1インプットターミナル、第2ステージ第2インプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第2ステージクロックインプットターミナルを含む第2シフトレジスタユニット、
第3ステージ第1インプットターミナル、第3ステージ第2インプットターミナル、第2ステージアウトプットターミナル、及び前記クロックシグナルを受け取る第3ステージクロックインプットターミナルを含む第3シフトレジスタユニット、及び
前記第1ステージアウトプットターミナルのシグナルを受け取るのに用いる第1インプットターミナル、前記第3ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第1コントロールターミナルを含み、前記第1コントロールターミナルが前記第1方向のシグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第1インプットターミナルにアウトプットすると共に、前記第3ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットし、前記第1コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第3ステージアウトプットターミナルの信号を前記第2ステージ第1インプットターミナルにアウトプットすると共に、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットする第1双方向スキャニングコントロール回路、
インプットターミナルが前記第1ステージアウトプットターミナルに接続され、前記第1ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第1電圧レベルシフタ、
インプットターミナルが前記第2ステージアウトプットターミナルに接続され、前記第2ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第2電圧レベルシフタ、
インプットターミナルが前記第3ステージアウトプットターミナルに接続され、前記第3ステージアウトプットターミナルのシグナルを増幅し、前記のシグナルのアウトプット順序を切換え可能なシフトレジスタのアウトプットクロックデータとする第3電圧レベルシフタを含み、
このうち、前記第2ステージ第1インプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取り、且つ前記第2ステージ第2インプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取る時、前記第3ステージ第1インプットターミナルは前記第2ステージアウトプットターミナルのシグナルを受け取ると共に、前記第3ステージ第2インプットターミナルは第1クロックシグナルを受け取り、前記第2ステージ第1インプットターミナルが前記第3ステージアウトプットターミナルのシグナルを受け取り、且つ前記第2ステージ第2インプットターミナルが前記第1ステージアウトプットターミナルのシグナルを受け取る時、前記第1ステージ第1インプットターミナルは前記第2ステージアウトプットターミナルのシグナルを受け取ると共に、前記第1ステージ第2インプットターミナルは第2クロックシグナルを受け取ることを特徴とする、シグナルのアウトプット順序を切換え可能なシフトレジスタ回路。 - 前記コントロールターミナルは前記第1方向のシグナルを受け取る時、前記クロックデータは前記第1シフトレジスタユニット、第2シフトレジスタユニット、及び第3シフトレジスタユニットの順序でアウトプットされる請求項7に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。
- 前記コントロールターミナルが前記第2方向のシグナルを受け取る時、前記クロックデータは前記第3シフトレジスタユニット、第2シフトレジスタユニット、及び第1シフトレジスタユニットの順序でアウトプットされる請求項8に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。
- 前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第1インプットターミナル、前記第1クロックシグナルを受け取るのに用いる第2インプットターミナル、及び第2コントロールターミナルを含み、前記第2コントロールターミナルが前記第1方向のシグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第3ステージ第1インプットターミナルにアウトプットすると共に、前記第1クロックシグナルを前記第3ステージ第2インプットターミナルにアウトプットし、前記第2コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第1クロックシグナルを前記第3ステージ第1インプットターミナルにアウトプットすると共に、前記第2ステージアウトプットターミナルのシグナルを前記第3ステージ第2インプットターミナルにアウトプットする第2双方向スキャニングコントロール回路、
前記第2クロックシグナルを受け取るのに用いる第1インプットターミナル、前記第2ステージアウトプットターミナルのシグナルを受け取るのに用いる第2インプットターミナル、及び第3コントロールターミナルを含み、前記第3コントロールターミナルが前記第1方向シグナルを受け取る時、前記第2クロックシグナルを前記第1ステージ第1インプットターミナルにアウトプットすると共に、前記第2ステージアウトプットターミナルのシグナルを前記第1ステージ第2インプットターミナルにアウトプットし、前記第3コントロールターミナルが前記第2方向シグナルを受け取る時、前記第2ステージアウトプットターミナルのシグナルを前記第1ステージ第1インプットターミナルにアウトプットすると共に、前記第2クロックシグナルを前記第1ステージ第2インプットターミナルにアウトプットする第3双方向スキャニングコントロール回路を更に含む請求項9に記載のアウトプットシグナルの順序が切換え可能なシフトレジスタ回路。 - 前記第1双方向スキャニングコントロール回路は
前記第1ステージアウトプットターミナルに接続するインプットターミナル、前記第2ステージ第1インプットターミナルに接続する第1アウトプットターミナル及び前記第2ステージ第2インプットターミナルに接続する第2アウトプットターミナルを含み、前記第1コントロールターミナルが前記第1方向シグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第1インプットターミナルにアウトプットする第1スイッチ、
前記第3ステージアウトプットターミナルに接続するインプットターミナル、前記第2ステージ第2インプットターミナルに接続する第1アウトプットターミナル及び前記第2ステージ第1インプットターミナルに接続する第2アウトプットターミナルを含み、前記第1コントロールターミナルが前記第2方向シグナルを受け取る時、前記第3ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットする第2スイッチを含む請求項10に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。 - 前記第1コントロールターミナルが前記第2方向のシグナルを受け取る時、前記第1ステージアウトプットターミナルのシグナルを前記第2ステージ第2インプットターミナルにアウトプットし、前記第2スイッチは前記第3ステージアウトプットターミナルのシグナルを前記第2ステージ第1インプットターミナルにアウトプットする請求項11に記載のシグナルのアウトプット順序を切換え可能なシフトレジスタ回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092114880A TWI224427B (en) | 2003-06-02 | 2003-06-02 | Shift register circuit capable of switching output signal sequence |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004362745A true JP2004362745A (ja) | 2004-12-24 |
Family
ID=33297711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004105496A Pending JP2004362745A (ja) | 2003-06-02 | 2004-03-31 | シグナルのアウトプット順序を切換え可能なシフトレジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6813331B1 (ja) |
JP (1) | JP2004362745A (ja) |
TW (1) | TWI224427B (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007010835A1 (ja) * | 2005-07-15 | 2009-01-29 | シャープ株式会社 | 信号出力回路、シフトレジスタ、出力信号生成方法、表示装置の駆動回路および表示装置 |
US7925682B2 (en) | 2003-03-27 | 2011-04-12 | Microsoft Corporation | System and method utilizing virtual folders |
US8024335B2 (en) | 2004-05-03 | 2011-09-20 | Microsoft Corporation | System and method for dynamically generating a selectable search extension |
US8063860B2 (en) | 2006-08-01 | 2011-11-22 | Samsung Electronics Co., Ltd. | Display device |
US8164562B2 (en) | 2006-10-24 | 2012-04-24 | Samsung Electronics Co., Ltd. | Display device and driving method thereof |
US8195646B2 (en) | 2005-04-22 | 2012-06-05 | Microsoft Corporation | Systems, methods, and user interfaces for storing, searching, navigating, and retrieving electronic information |
US8209624B2 (en) | 2003-04-17 | 2012-06-26 | Microsoft Corporation | Virtual address bar user interface control |
CN102622954A (zh) * | 2011-12-29 | 2012-08-01 | 友达光电股份有限公司 | 双向移位暂存器及其驱动方法 |
CN102867477A (zh) * | 2012-09-27 | 2013-01-09 | 昆山工研院新型平板显示技术中心有限公司 | 可实现双向驱动的栅极扫描移位寄存器 |
US8555199B2 (en) | 2003-03-24 | 2013-10-08 | Microsoft Corporation | System and method for user modification of metadata in a shell browser |
US8707209B2 (en) | 2004-04-29 | 2014-04-22 | Microsoft Corporation | Save preview representation of files being created |
US9361312B2 (en) | 2003-03-27 | 2016-06-07 | Microsoft Technology Licensing, Llc | System and method for filtering and organizing items based on metadata |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200843346A (en) * | 2007-04-20 | 2008-11-01 | Raydium Semiconductor Corp | Shift register and shift register device |
TWI373030B (en) * | 2007-10-19 | 2012-09-21 | Au Optronics Corp | Shift register, gate driving circuit with bi-directional transmission function, and lcd with double frame rate |
TWI376658B (en) * | 2007-10-29 | 2012-11-11 | Novatek Microelectronics Corp | Shift register circuit |
US8023611B2 (en) | 2008-09-17 | 2011-09-20 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
US20100067646A1 (en) * | 2008-09-17 | 2010-03-18 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
TWI400685B (zh) * | 2009-04-08 | 2013-07-01 | Hannstar Display Corp | 閘極驅動電路及其驅動方法 |
US8829979B2 (en) * | 2010-02-25 | 2014-09-09 | Broadcom Corporation | Power-efficient multi-mode charge pump |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3147973B2 (ja) * | 1992-03-09 | 2001-03-19 | 株式会社 沖マイクロデザイン | 駆動回路 |
-
2003
- 2003-06-02 TW TW092114880A patent/TWI224427B/zh not_active IP Right Cessation
- 2003-12-11 US US10/733,096 patent/US6813331B1/en not_active Expired - Lifetime
-
2004
- 2004-03-31 JP JP2004105496A patent/JP2004362745A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8555199B2 (en) | 2003-03-24 | 2013-10-08 | Microsoft Corporation | System and method for user modification of metadata in a shell browser |
US8117226B2 (en) | 2003-03-27 | 2012-02-14 | Microsoft Corporation | System and method for virtual folder sharing including utilization of static and dynamic lists |
US7925682B2 (en) | 2003-03-27 | 2011-04-12 | Microsoft Corporation | System and method utilizing virtual folders |
US9361312B2 (en) | 2003-03-27 | 2016-06-07 | Microsoft Technology Licensing, Llc | System and method for filtering and organizing items based on metadata |
US8209624B2 (en) | 2003-04-17 | 2012-06-26 | Microsoft Corporation | Virtual address bar user interface control |
US8707209B2 (en) | 2004-04-29 | 2014-04-22 | Microsoft Corporation | Save preview representation of files being created |
US8024335B2 (en) | 2004-05-03 | 2011-09-20 | Microsoft Corporation | System and method for dynamically generating a selectable search extension |
US8195646B2 (en) | 2005-04-22 | 2012-06-05 | Microsoft Corporation | Systems, methods, and user interfaces for storing, searching, navigating, and retrieving electronic information |
JP4937912B2 (ja) * | 2005-07-15 | 2012-05-23 | シャープ株式会社 | シフトレジスタ、表示装置の駆動回路、表示装置 |
JPWO2007010835A1 (ja) * | 2005-07-15 | 2009-01-29 | シャープ株式会社 | 信号出力回路、シフトレジスタ、出力信号生成方法、表示装置の駆動回路および表示装置 |
US8344988B2 (en) | 2005-07-15 | 2013-01-01 | Sharp Kabushiki Kaisha | Signal output circuit, shift register, output signal generating method, display device driving circuit, and display device |
US8497834B2 (en) | 2005-07-15 | 2013-07-30 | Sharp Kabushiki Kaisha | Signal output circuit, shift register, output signal generating method, display device driving circuit, and display device |
US8063860B2 (en) | 2006-08-01 | 2011-11-22 | Samsung Electronics Co., Ltd. | Display device |
US8164562B2 (en) | 2006-10-24 | 2012-04-24 | Samsung Electronics Co., Ltd. | Display device and driving method thereof |
CN102622954A (zh) * | 2011-12-29 | 2012-08-01 | 友达光电股份有限公司 | 双向移位暂存器及其驱动方法 |
CN102622954B (zh) * | 2011-12-29 | 2014-09-03 | 友达光电股份有限公司 | 双向移位暂存器及其驱动方法 |
CN102867477A (zh) * | 2012-09-27 | 2013-01-09 | 昆山工研院新型平板显示技术中心有限公司 | 可实现双向驱动的栅极扫描移位寄存器 |
Also Published As
Publication number | Publication date |
---|---|
US6813331B1 (en) | 2004-11-02 |
TW200428781A (en) | 2004-12-16 |
TWI224427B (en) | 2004-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004362745A (ja) | シグナルのアウトプット順序を切換え可能なシフトレジスタ | |
EP3333843B1 (en) | Shift register, gate driving circuit, display panel driving method, and display device | |
CN106601164B (zh) | 显示面板 | |
US7508368B2 (en) | Drive voltage generator circuit for driving LCD panel | |
US8248353B2 (en) | Method and device for reducing voltage stress at bootstrap point in electronic circuits | |
JP3588007B2 (ja) | 双方向シフトレジスタ、および、それを用いた画像表示装置 | |
TWI248049B (en) | Scanning direction control circuit and display device | |
US9001019B2 (en) | Data driver and multiplexer circuit with body voltage switching circuit | |
US8537093B2 (en) | Source driver capable of controlling source line driving signals in a liquid crystal display device | |
US20100033411A1 (en) | Source driver with plural-feedback-loop output buffer | |
JP2010073301A (ja) | 双方向走査のシフトレジスタ | |
JP4993885B2 (ja) | マルチチャネルシフトレジスタ及びそれを備えるソースドライバ | |
US7812785B2 (en) | Display device and method of driving the same | |
CN101739931B (zh) | 用于显示装置的源驱动器 | |
JP2005149691A (ja) | シフトレジスタ回路 | |
US6788757B1 (en) | Bi-directional shift-register circuit | |
JP3705985B2 (ja) | シフトレジスタ、および、それを用いた画像表示装置 | |
US20070146231A1 (en) | Display drive device, display signal transfer device, and display device | |
US7999783B2 (en) | Shift register with shift register unit having output terminal non-continuously receiving low voltage and liquid crystal display using the same | |
JP4671187B2 (ja) | アクティブマトリクス基板およびそれを用いた表示装置 | |
US20020093500A1 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
US10317755B2 (en) | Display device and display method | |
US20100053125A1 (en) | Display driver integrated circuit apparatus and method of operating the same | |
CN108932935B (zh) | 源极驱动电路和显示装置 | |
CN100517510C (zh) | 可切换输出信号顺序的移位寄存电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060315 |