JP2004356619A - Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate - Google Patents
Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate Download PDFInfo
- Publication number
- JP2004356619A JP2004356619A JP2004045496A JP2004045496A JP2004356619A JP 2004356619 A JP2004356619 A JP 2004356619A JP 2004045496 A JP2004045496 A JP 2004045496A JP 2004045496 A JP2004045496 A JP 2004045496A JP 2004356619 A JP2004356619 A JP 2004356619A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ppm
- semiconductor element
- thermal expansion
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
Description
本発明は、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体に関するものである。 The present invention relates to a relay substrate, a relay substrate with a semiconductor element, a substrate with a relay substrate, and a structure including a semiconductor element, a relay substrate, and a substrate.
近年、ＩＣチップが実装された配線基板（ＩＣチップ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを互いに接続した構造体が各種知られている（例えば、特許文献１参照）。 In recent years, instead of directly connecting a wiring board on which an IC chip is mounted (an IC chip mounting board or an IC package) to a printed board such as a motherboard, a relay board called an interposer is interposed between the wiring board and the motherboard. Various structures are known which are connected to each other (for example, see Patent Document 1).
また、この種の構造体に用いられるＩＣチップは、一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成される。一方、中継基板や配線基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。ただし、ＩＣチップとＩＣ搭載基板との間に中継基板を介在させた構造体については、現在知られていない。
ところで、最近では集積回路技術の進歩によりＩＣチップの動作がますます高速化しているが、それに伴いＩＣチップを大型化してより多くの演算回路を形成しようとする動向がある。しかし、ＩＣチップの処理能力が向上すると発熱量も増大することから、熱応力の影響も次第に大きくなる。また、ＩＣチップをＩＣ搭載基板に実装する際には一般にはんだが使用されるが、はんだが溶融温度から常温に冷却する際には、ＩＣチップとＩＣ搭載基板との熱膨張係数差に起因して熱応力が発生する。 By the way, recently, the operation of the IC chip has been more and more accelerated by the progress of the integrated circuit technology, and accordingly, there is a trend to increase the size of the IC chip to form more arithmetic circuits. However, as the processing capability of the IC chip increases, the amount of heat generated also increases, so that the influence of thermal stress also gradually increases. In addition, solder is generally used when mounting an IC chip on an IC mounting board. However, when the solder is cooled from a melting temperature to a normal temperature, a difference in thermal expansion coefficient between the IC chip and the IC mounting board is caused. Thermal stress occurs.
そして、特にＩＣチップの一辺の大きさが１０．０ｍｍを超えると、大きな熱応力がＩＣチップとＩＣ搭載基板との界面等に作用することで、チップ接合部分にクラック等が生じるおそれがある。また、ＩＣチップの厚みが１．０ｍｍよりも小さくなると、強度が弱まり、クラック等が生じるおそれがある。それゆえ、構造体に高い信頼性を付与できなくなるという問題がある。さらに、層間絶縁膜としてポーラスシリカ等のような低誘電体材料（いわゆるＬｏｗ−Ｋ材）を採用した場合には、ＩＣチップが脆くなってクラックがいっそう発生しやすくなることが予想される。 In particular, when the size of one side of the IC chip exceeds 10.0 mm, a large thermal stress acts on an interface between the IC chip and the IC mounting substrate, and a crack or the like may be generated at a chip bonding portion. Further, when the thickness of the IC chip is smaller than 1.0 mm, the strength is weakened, and cracks and the like may occur. Therefore, there is a problem that high reliability cannot be provided to the structure. Furthermore, when a low dielectric material (a so-called Low-K material) such as porous silica is used as the interlayer insulating film, it is expected that the IC chip becomes brittle and cracks are more likely to occur.
本発明は上記の課題に鑑みてなされたものであり、その目的は、半導体素子の接合部分における信頼性が高い、半導体素子と中継基板と基板とからなる構造体を提供することにある。また、本発明の別の目的は、上記の優れた構造体を実現するうえで好適な、中継基板、半導体素子付き中継基板、中継基板付き基板を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a structure including a semiconductor element, a relay substrate, and a substrate, which has high reliability at a joint portion of the semiconductor element. Another object of the present invention is to provide a relay substrate, a relay substrate with a semiconductor element, and a substrate with a relay substrate, which are suitable for realizing the above-described excellent structure.
そして、上記課題を解決する手段としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、前記半導体素子が実装される第１面、及び前記基板の表面上に実装される第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子及び前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とした、半導体素子と中継基板と基板とからなる構造体がある。 Means for solving the above problem include a semiconductor element having a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. and having a surface connection terminal, and a thermal expansion coefficient of 5.0 ppm / ° C. or more. A substrate having surface connection pads, and having a first surface on which the semiconductor element is mounted, and a second surface mounted on a surface of the substrate, and having a thermal expansion coefficient of 5.0 ppm / A relay board main body having a substantially plate shape having a temperature of less than 0 ° C., and a plurality of conductor pillars penetrating between the first surface and the second surface and electrically connected to the surface connection terminals and the surface connection pads. There is a structure comprising a semiconductor element, a relay board, and a substrate, which is provided with a relay board.
従って、この構造体の場合、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体を用いたことにより、半導体素子との熱膨張係数差が小さくなり、半導体素子に直接大きな熱応力が作用しなくなる。よって、たとえ半導体素子が大型で発熱量が多いものであったとしても、クラック等が起こりにくい。ゆえに、構造体における半導体素子の接合部分等に高い信頼性を付与することができる。 Therefore, in the case of this structure, the use of the substantially plate-shaped relay substrate body having a thermal expansion coefficient of less than 5.0 ppm / ° C. reduces the difference between the thermal expansion coefficient and the semiconductor element and directly increases the semiconductor element. Thermal stress stops working. Therefore, even if the semiconductor element is large and generates a large amount of heat, cracks and the like hardly occur. Therefore, high reliability can be imparted to the junction of the semiconductor element in the structure.
半導体素子と中継基板と基板とからなる上記の構造体を実現するうえで好適なものとしては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子と電気的に接続されるべき複数の導体柱とを備えることを特徴とした中継基板がある。さらに、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される第１面、及び第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子と電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とした半導体素子付き中継基板、も好適である。加えて、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、第１面、及び前記基板の表面上に実装される第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とした中継基板付き基板、も好適である。 In order to realize the above structure including the semiconductor element, the relay substrate, and the substrate, a semiconductor having a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. and having a surface connection terminal is preferable. A substantially plate-shaped relay substrate body having a first surface on which an element is to be mounted and a second surface, and having a coefficient of thermal expansion of less than 5.0 ppm / ° C., and a space between the first surface and the second surface. There is a relay board characterized by being provided with a plurality of conductor pillars that penetrate and are to be electrically connected to the surface connection terminal. The semiconductor device further includes a semiconductor element having a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. and having a surface connection terminal, and has a first surface and a second surface on which the semiconductor element is mounted. A substantially plate-shaped relay board body having a coefficient of thermal expansion of less than 5.0 ppm / ° C., and a plurality of through-holes penetrating between the first surface and the second surface and electrically connected to the surface connection terminal. A relay board with a semiconductor element, which is provided with a relay board having conductor pillars, is also suitable. In addition, the semiconductor device includes a substrate having a thermal expansion coefficient of 5.0 ppm / ° C. or more and having surface connection pads, and has a first surface and a second surface mounted on the surface of the substrate, A substantially plate-shaped relay substrate body having a coefficient of less than 5.0 ppm / ° C., and a plurality of conductor pillars penetrating between the first surface and the second surface and electrically connected to the surface connection pad. A board with a relay board, characterized by comprising a relay board having the same, is also suitable.
ここで前記半導体素子としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有するものが使用される。かかる半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、本願発明の課題が発生しやすくなるからである。また、前記半導体素子は、ポーラスな層を表層部に有していることがよい。このような半導体素子の場合、脆いポーラス層にクラックが起こりやすく、本願発明の課題が発生しやすいからである。 Here, as the semiconductor element, one having a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. and having a surface connection terminal is used. Examples of such a semiconductor element include a semiconductor integrated circuit chip (IC chip) made of silicon having a thermal expansion coefficient of about 2.6 ppm / ° C. The surface connection terminal refers to a terminal for electrical connection, which is connected by surface connection. Note that surface connection refers to a case where pads or terminals are formed in a line or lattice (including a staggered shape) on the plane of a connected object, and the pads or terminals are connected to each other. The size and shape of the semiconductor element are not particularly limited, but it is preferable that at least one side is 10.0 mm or more. This is because in such a large-sized semiconductor element, the amount of heat generation is likely to increase, and the influence of thermal stress is gradually increased, so that the problem of the present invention is likely to occur. Further, the semiconductor element preferably has a porous layer in a surface layer portion. This is because, in the case of such a semiconductor element, cracks are likely to occur in the brittle porous layer, and the problem of the present invention is likely to occur.
前記基板としては、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。熱膨張係数が５．０ｐｐｍ／℃以上であるという条件を満たしていれば、基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。 As the substrate, a substrate having a thermal expansion coefficient of 5.0 ppm / ° C. or more and having surface connection pads is used. Examples of the substrate include a substrate on which a semiconductor element and other electronic components are mounted, in particular, a wiring substrate on which a semiconductor element and other electronic components are mounted and provided with a conductor circuit for electrically connecting them. . The material for forming the substrate is not particularly limited as long as it satisfies the condition that the coefficient of thermal expansion is 5.0 ppm / ° C. or more, and is appropriately selected in consideration of cost, workability, insulation, mechanical strength, and the like. can do. Examples of the substrate include a resin substrate, a ceramic substrate, and a metal substrate.
樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがある。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがある。 Specific examples of the resin substrate include an EP resin (epoxy resin) substrate, a PI resin (polyimide resin) substrate, a BT resin (bismaleimide-triazine resin) substrate, and a PPE resin (polyphenylene ether resin) substrate. In addition, a substrate made of a composite material of these resins and organic fibers such as glass fiber (glass woven fabric or glass nonwoven fabric) or polyamide fiber may be used. Alternatively, a substrate made of a resin-resin composite material in which a thermosetting resin such as an epoxy resin is impregnated into a three-dimensional network-like fluororesin base material such as continuous porous PTFE may be used. Specific examples of the ceramic substrate include, for example, a substrate made of a low-temperature firing material such as an alumina substrate, a beryllia substrate, a glass ceramic substrate, and crystallized glass. Specific examples of the metal substrate include, for example, a copper substrate, a copper alloy substrate, a substrate made of a single metal other than copper, and a substrate made of an alloy of a metal other than copper.
また、面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。 The surface connection pad refers to a terminal pad for electrical connection, which is connected by surface connection. Such surface connection pads are formed in, for example, a linear shape or a lattice shape (including a staggered shape).
前記中継基板は略板形状の中継基板本体を有している。中継基板本体の熱膨張係数は基板の熱膨張係数よりも低く、５．０ｐｐｍ／℃未満である。なお、中継基板本体の熱膨張係数は、さらには２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることがよく、特には２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満の範囲内において前記半導体素子の熱膨張係数よりも大きな値であることがよりよい。その理由は、仮に中継基板本体の熱膨張係数が５．０ｐｐｍ／℃を超えると、半導体素子との熱膨張係数差が十分に小さくならず、半導体素子に対する熱応力の影響を十分に低減できないからである。従って、例えば熱膨張係数が２．６ｐｐｍ／℃程度のシリコン製ＩＣチップを選択した場合には、熱膨張係数が３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満の中継基板本体を用いることが好適であると言える。なお、上記の熱膨張係数の条件を満たしているものであれば、中継基板本体はセラミック製であっても金属製であってもよい。中継基板本体に使用可能な金属材料としては、例えばタングステン（熱膨張係数：４．４ｐｐｍ／℃）などがある。 The relay board has a substantially board-shaped relay board body. The thermal expansion coefficient of the relay substrate body is lower than the thermal expansion coefficient of the substrate, and is less than 5.0 ppm / ° C. The thermal expansion coefficient of the main body of the relay board is more preferably 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C., and particularly in the range of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. It is better that the value is larger than the coefficient of thermal expansion of the semiconductor element. The reason is that if the thermal expansion coefficient of the relay substrate body exceeds 5.0 ppm / ° C., the difference in thermal expansion coefficient from the semiconductor element cannot be reduced sufficiently, and the influence of thermal stress on the semiconductor element cannot be reduced sufficiently. It is. Therefore, for example, when a silicon IC chip having a thermal expansion coefficient of about 2.6 ppm / ° C. is selected, it is preferable to use a relay substrate body having a thermal expansion coefficient of 3.0 ppm / ° C. or more and less than 5.0 ppm / ° C. It can be said that The relay substrate body may be made of ceramic or metal as long as it satisfies the above condition of the thermal expansion coefficient. As a metal material that can be used for the relay substrate body, for example, tungsten (coefficient of thermal expansion: 4.4 ppm / ° C.) is used.
ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜２００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。 Here, the “thermal expansion coefficient” means a thermal expansion coefficient in a direction (XY direction) perpendicular to a thickness direction (Z direction), and is a TMA (thermomechanical analyzer) between 0 ° C. and 200 ° C. ) Means the value measured. “TMA” refers to thermomechanical analysis, for example, as defined in JPCA-BU01.
また前記中継基板本体は、上記のような低熱膨張性であるばかりでなく、高剛性であること（例えば高ヤング率であること）が好ましい。即ち、中継基板本体の剛性（例えばヤング率）は少なくとも半導体素子よりも高いことがよく、具体的にはヤング率が１００ＧＰａ以上、さらには２００ＧＰａ以上、特には３００ＧＰａ以上であることがよい。その理由は、中継基板本体に高い剛性が付与されていれば、中継基板本体に大きな熱応力が加わったとしても、その熱応力に耐えることができるからである。従って、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができる。ここで「ヤング率」とは、例えばＪＩＳ Ｒ １６０２に規定する「ファインセラミックスの弾性率試験方法」による測定値をいい、より具体的には超音波パルス法による測定値をいう。超音波パルス法では、超音波パルスが試験片を伝播するときの速度に基づいて動的弾性率を測定する。 In addition, it is preferable that the relay board main body has high rigidity (for example, high Young's modulus) as well as low thermal expansion as described above. That is, the rigidity (for example, Young's modulus) of the relay substrate body is preferably higher than at least that of the semiconductor element. Specifically, the Young's modulus is preferably 100 GPa or more, more preferably 200 GPa or more, and particularly preferably 300 GPa or more. The reason is that if a high rigidity is given to the relay board main body, even if a large thermal stress is applied to the relay board main body, the relay board main body can withstand the thermal stress. Therefore, it is possible to prevent warpage of the relay substrate body itself and cracks at the junction of the semiconductor elements. Here, the "Young's modulus" refers to, for example, a value measured by the "elastic modulus test method for fine ceramics" specified in JIS R 1602, and more specifically, a value measured by an ultrasonic pulse method. In the ultrasonic pulse method, a dynamic elastic modulus is measured based on the speed at which an ultrasonic pulse propagates through a test piece.
さらに前記中継基板本体は、上記のような低熱膨張性、高剛性であるばかりでなく、高放熱性であることがより好ましい。ここで「高放熱性」とは、少なくとも放熱性（例えば熱伝導率）が基板よりも高いことを意味する。その理由は、放熱性の高い中継基板本体を用いれば、半導体素子が発生した熱を速やかに伝達して放散することができるため、熱応力の緩和を図ることができるからである。従って、大きな熱応力が作用しなくなり、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができる。 Further, it is more preferable that the relay board main body not only has the above-described low thermal expansion property and high rigidity but also has high heat radiation property. Here, “high heat dissipation” means that at least heat dissipation (for example, thermal conductivity) is higher than that of the substrate. The reason is that if a relay board body having high heat dissipation is used, the heat generated by the semiconductor element can be quickly transmitted and dissipated, so that thermal stress can be reduced. Therefore, a large thermal stress does not act, and it is possible to prevent warpage of the relay substrate body itself and cracks at the joints of the semiconductor elements.
また、前記中継基板本体はさらに絶縁性を有していることがよい。その理由は、絶縁性を有しない中継基板本体では、導体柱の形成時にあらかじめ絶縁層を設ける必要があるが、絶縁性を有する中継基板本体ならそれが不要だからである。従って、構造の複雑化や工数の増加を回避することができるからである。 Further, it is preferable that the relay board main body further has an insulating property. The reason is that, in the case of the relay board body having no insulating property, it is necessary to provide an insulating layer in advance at the time of forming the conductor pillar, but in the case of the relay board body having the insulating property, it is unnecessary. Therefore, it is possible to avoid a complicated structure and an increase in man-hours.
以上のことからすると、中継基板本体は、窒化物系の絶縁性エンジニアリングセラミック材料を用いて形成されることが好適であり、特には窒化アルミニウム、窒化珪素、または、窒化アルミニウム及び窒化珪素の混合セラミック材料を用いて形成されることが最も好適である。ここに挙げた材料は、低熱膨張性、高剛性、高放熱性及び絶縁性を備えているからである。ちなみに、窒化アルミニウムの熱膨張係数は約４．４ｐｐｍ／℃程度、ヤング率は約３５０ＧＰａ程度である。窒化珪素の熱膨張係数は約３．０ｐｐｍ／℃程度、ヤング率は約３００ＧＰａ程度である。 In view of the above, it is preferable that the relay substrate body be formed using a nitride-based insulating engineering ceramic material, and particularly, aluminum nitride, silicon nitride, or a mixed ceramic of aluminum nitride and silicon nitride. Most preferably, it is formed using a material. This is because the materials listed here have low thermal expansion, high rigidity, high heat dissipation, and insulation. Incidentally, aluminum nitride has a thermal expansion coefficient of about 4.4 ppm / ° C. and a Young's modulus of about 350 GPa. Silicon nitride has a thermal expansion coefficient of about 3.0 ppm / ° C. and a Young's modulus of about 300 GPa.
中継基板本体は、第１面及び第２面間を連通させる複数の貫通孔を有するとともに、その内部に導体柱を有している。貫通孔の直径は特に限定されないが、例えば１２５μｍ以下であることがよく、１００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。隣接する前記貫通孔間の中心間距離も特に限定されないが、最も小さい所で例えば２５０μｍ以下であることがよく、２００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体柱を形成できないからである。さらに好ましくは、貫通孔の直径は８５μｍ以下、隣接する前記貫通孔間の中心間距離は最も小さい所で１５０μｍ以下であるとよい（ただし、０μｍは含まず。）。 The relay board main body has a plurality of through-holes communicating between the first surface and the second surface, and has a conductor pillar therein. The diameter of the through-hole is not particularly limited, but is preferably, for example, 125 μm or less, and more preferably 100 μm or less (however, 0 μm is not included). The center-to-center distance between the adjacent through-holes is not particularly limited either, but is preferably 250 μm or less at the smallest point, and more preferably 200 μm or less (however, 0 μm is not included). If the diameter or the center-to-center distance is too large, it may not be possible to sufficiently cope with a finer semiconductor element expected in the future. In other words, if the diameter and the center-to-center distance are set too large, a large number of conductor columns cannot be formed within a limited area. More preferably, the diameter of the through-hole is 85 μm or less, and the center-to-center distance between the adjacent through-holes is 150 μm or less at the shortest point (however, 0 μm is not included).
前記中継基板が有する複数の導体柱は、第１面及び第２面間を貫通し、その一端が面接続端子に接続され、他端が面接続パッドに接続される。かかる導体柱は、中継基板本体に形成された複数の貫通孔内に、導電性金属を充填することにより形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。２種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。２種以上の金属からなる導電性金属として、鉛フリーのはんだ（例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等）を用いても勿論よい。複数の貫通孔内に導電性金属を充填する具体的な手法としては、例えば、導電性金属を含む非固形状材料（例えば導電性金属ペースト）を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。 The plurality of conductor pillars of the relay board penetrate between the first surface and the second surface, one end of which is connected to the surface connection terminal, and the other end of which is connected to the surface connection pad. Such a conductor pillar is formed by filling a plurality of through holes formed in the relay substrate body with a conductive metal. The conductive metal is not particularly limited, but is, for example, one or more metals selected from copper, gold, silver, platinum, palladium, nickel, tin, lead, titanium, tungsten, molybdenum, tantalum, niobium, and the like. Can be mentioned. Examples of the conductive metal composed of two or more kinds of metals include solder, which is an alloy of tin and lead. Lead-free solder (for example, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi-Cu solder) is used as the conductive metal composed of two or more metals. , Sn-Zn-based solder, Sn-Zn-Bi-based solder, etc.). As a specific method of filling the conductive metal in the plurality of through holes, for example, there is a method of preparing a non-solid material containing the conductive metal (for example, a conductive metal paste) and printing and filling it. There is a method of applying conductive metal plating.
例えばセラミック製中継基板本体の貫通孔内に導電性金属ペーストを充填して導体柱を形成する場合、セラミックとペースト中の金属とを同時に焼結させる方法（同時焼成法）を採用してもよく、あるいは先にセラミックを焼結させた後にペーストの充填及びペースト中の金属の焼結を行う方法（後焼成法）を採用してもよい。同時焼成法を採用した中継基板の製造方法としては、前記複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に前記導電性金属を充填する金属充填工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする中継基板の製造方法、が好適である。 For example, when a conductive pillar is formed by filling a conductive metal paste into a through-hole of a ceramic relay board body, a method of simultaneously sintering ceramic and metal in the paste (simultaneous firing method) may be adopted. Alternatively, a method (post-firing method) in which the paste is filled and the metal in the paste is sintered after the ceramic is sintered first may be employed. As a method of manufacturing a relay substrate employing a simultaneous firing method, there are a green body manufacturing step of manufacturing the ceramic green body having the plurality of through holes, and filling the conductive metal in the plurality of through holes. Preferably, a method of manufacturing a relay substrate, comprising: a metal filling step of performing the following; and a co-firing step of heating and sintering the ceramic unsintered body and the conductive metal.
一方、後焼成法を採用した中継基板の製造方法としては、セラミック未焼結体を焼成して前記中継基板本体を作製する焼成工程と、前記中継基板本体における前記複数の貫通孔の内壁面にメタライズ層を形成するメタライズ工程と、前記メタライズ層が形成された前記複数の貫通孔内に前記導電性金属を充填する金属充填工程とを含むことを特徴とする中継基板の製造方法、が好適である。この製造方法において前記複数の貫通孔を形成する穴あけ工程は、前記焼成工程前に実施してもよく、前記焼成工程後に実施してもよい。 On the other hand, as a method of manufacturing a relay substrate employing a post-firing method, a firing step of firing the ceramic unsintered body to produce the relay substrate body, and an inner wall surface of the plurality of through holes in the relay substrate body. A metallizing step of forming a metallized layer, and a method of manufacturing a relay board, comprising: a metal filling step of filling the conductive metal into the plurality of through holes in which the metallized layer is formed, is there. In this manufacturing method, the drilling step of forming the plurality of through holes may be performed before the firing step, or may be performed after the firing step.
また、後焼成法を採用した中継基板の別の製造方法としては、セラミック未焼結体を焼成して前記中継基板本体を作製する第１次焼成工程と、前記中継基板本体の有する前記複数の貫通孔内に前記導電性金属を充填する金属充填工程と、充填された前記導電性金属を焼成して前記複数の導体柱とする第２次焼成工程とを含むことを特徴とする中継基板の製造方法、も好適である。この製造方法において前記複数の貫通孔を形成する穴あけ工程は、前記第１次焼成工程前に実施してもよく、前記第１次焼成工程後に実施してもよい。 Further, as another method of manufacturing a relay substrate employing a post-firing method, a first firing step of firing the ceramic unsintered body to produce the relay substrate main body, and the plurality of the plurality of relay substrate main bodies having A metal filling step of filling the conductive metal in the through hole, and a second firing step of firing the filled conductive metal to form the plurality of conductor columns, Manufacturing methods are also suitable. In this manufacturing method, the drilling step of forming the plurality of through holes may be performed before the first firing step, or may be performed after the first firing step.
同時焼成法及び後焼成法のいずれを採用するかについては、中継基板を構成するセラミックの種類等に依存するが、どちらの焼成方法も可能であって低コスト化を優先したい場合には、同時焼成法を採用することが有利である。後焼成法に比べて同時焼成法のほうが一般に工数が少なくて済み、その分だけ効率よく生産することが可能だからである。なお、セラミックが高温焼成セラミックであってかつ同時焼成法を採用するような場合、導体柱を構成する導電性金属としては、タングステン、モリブデン、タンタル及びニオブから選択される少なくとも１つの高融点金属であることが好適である。即ち、１０００℃を超える焼成時の高温に遭遇したとしても酸化したり蒸発したりすることもなく、好適な焼結体と化して貫通孔内に残留しうるからである。セラミックが低温焼成セラミックであってかつ同時焼成法を採用するような場合には、導体柱を構成する導電性金属はとりわけ高融点金属である必要はない。よってこの場合には、タングステン等よりも融点は低いが導電性に優れる金属（例えば銅、銀、金等）を選択することができる。 Whether the simultaneous firing method or the post-firing method is adopted depends on the type of ceramic constituting the relay board, etc., but if both firing methods are possible and priority is given to cost reduction, the simultaneous firing method is preferred. It is advantageous to employ a firing method. This is because the co-firing method generally requires less man-hours than the post-firing method, and it is possible to produce efficiently by that much. In the case where the ceramic is a high-temperature fired ceramic and employs a simultaneous firing method, the conductive metal constituting the conductive pillar is at least one refractory metal selected from tungsten, molybdenum, tantalum and niobium. It is preferred that there be. That is, even if a high temperature during sintering exceeding 1000 ° C. is encountered, it does not oxidize or evaporate, but becomes a suitable sintered body and can remain in the through-hole. In the case where the ceramic is a low-temperature fired ceramic and employs a co-firing method, the conductive metal constituting the conductive pillar does not need to be a particularly high melting point metal. Therefore, in this case, a metal having a lower melting point than tungsten or the like but having excellent conductivity (eg, copper, silver, gold, or the like) can be selected.
中継基板を構成するセラミックが、金属材料との同時焼成が不可能なセラミック（例えば窒化珪素など）であれば、必然的に後焼成法が採用されることになるが、その場合には、貫通孔の内壁面に何らかのメタライズ層が形成されることがよい。貫通孔の内壁面（即ちセラミック焼結体からなる面）と導電性金属との間にメタライズ層が存在せず、両者が直接接触していると、両者間に高い密着強度を付与することが困難になる場合がある。これに対して、貫通孔の内壁面と導電性金属との間にメタライズ層が介在していると、両者間に高い密着強度を付与しやすくなる。それゆえ、貫通孔の内壁面と導電性金属との界面にクラック等が起こりにくくなり、セラミックと金属との界面での信頼性向上を図ることができる。一方、金属材料との同時焼成が可能なセラミックを採用した場合においては、メタライズ層は必ずしも必要ではないので、形成されてもされなくてもよい。 If the ceramic constituting the relay substrate is a ceramic (for example, silicon nitride or the like) that cannot be co-fired with a metal material, a post-firing method will necessarily be adopted. Some metallized layer is preferably formed on the inner wall surface of the hole. If there is no metallized layer between the inner wall surface of the through hole (that is, the surface made of the ceramic sintered body) and the conductive metal, and if both are in direct contact, high adhesion strength can be provided between the two. It can be difficult. On the other hand, when the metallized layer is interposed between the inner wall surface of the through hole and the conductive metal, it is easy to provide high adhesion strength between the two. Therefore, cracks and the like hardly occur at the interface between the inner wall surface of the through hole and the conductive metal, and reliability at the interface between the ceramic and the metal can be improved. On the other hand, when a ceramic that can be co-fired with a metal material is used, the metallized layer is not necessarily required, and may or may not be formed.
ここで貫通孔の内壁面にメタライズ層を形成する手法としては、従来周知の手法を採用することが可能であり、具体例としては、蒸着、ＣＶＤ、ＰＶＤ、スパッタ、イオンプレーティング等といった薄膜形成法などを挙げることができる。これらの中でも、特に蒸着やＣＶＤのような等方性の薄膜形成法が好適である。メタライズ層を形成する別の手法として、例えば、活性化金属法などを採用してもよい。前記メタライズ層は、例えば、銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属によって形成される。メタライズ層の形成に使用される金属材料は、導体柱を構成する導電性金属と同じ材料であってもよく、異なっていてもよい。 Here, as a method of forming the metallized layer on the inner wall surface of the through hole, a conventionally well-known method can be employed. Specific examples include thin film formation such as vapor deposition, CVD, PVD, sputtering, and ion plating. And the like. Among these, an isotropic thin film forming method such as vapor deposition or CVD is particularly preferable. As another method of forming the metallized layer, for example, an activated metal method may be employed. The metallized layer is formed of one or more metals selected from, for example, copper, gold, silver, platinum, palladium, nickel, tin, lead, titanium, tungsten, molybdenum, tantalum, niobium, and the like. The metal material used for forming the metallized layer may be the same as or different from the conductive metal forming the conductive pillar.
前記中継基板は、前記貫通孔から露出する前記導体柱の少なくとも一方の端部表面にバンプを有することが好ましい。この場合、前記バンプは第１面側及び第２面側の両方に設けられていることが好ましい。その理由は、面接続端子や面接続パッドがフラットである場合、導体柱の端部にバンプが設けられていると、面接続端子や面接続パッドに対して導体柱が接続しやすくなるからである。前記バンプは、例えば、公知のはんだ材料を前記導体柱の端面に印刷してリフローすることにより形成されたはんだバンプであってもよい。なお、導体柱と面接続端子との接続、導体柱と面接続パッドとの接続については、両者の端面を対向させた状態で、公知のはんだや導電性樹脂などの導電材料を用いて接続する手法などを採用することができる。 The relay board preferably has a bump on at least one end surface of the conductor pillar exposed from the through hole. In this case, it is preferable that the bumps are provided on both the first surface side and the second surface side. The reason is that, when the surface connection terminals and the surface connection pads are flat, if the bumps are provided at the ends of the conductor columns, the conductor columns can be easily connected to the surface connection terminals and the surface connection pads. is there. The bump may be, for example, a solder bump formed by printing a known solder material on an end surface of the conductor pillar and performing reflow. The connection between the conductor pillar and the surface connection terminal and the connection between the conductor pillar and the surface connection pad are performed using a known conductive material such as solder or conductive resin with both end faces facing each other. Techniques and the like can be adopted.
前記中継基板本体は単層構造であっても複数層構造であってもよいが、どちらかと言えば単層構造であることがよく、さらには単層の絶縁層からなることが好ましい。その理由は、単層構造であれば構造が比較的簡単となり製造も容易になるので、低コスト化を達成しやすくなるからである。また、単層構造であれば、内部に界面が存在しないため、たとえ大きな熱応力が作用したときでも、クラックの発生に至らないからである。 The relay substrate body may have a single-layer structure or a multi-layer structure, but it is preferable that the relay substrate body has a single-layer structure, and more preferably, it is formed of a single-layer insulating layer. The reason is that a single-layer structure makes the structure relatively simple and easy to manufacture, so that it is easy to achieve low cost. In addition, in the case of a single-layer structure, since no interface exists inside, even when a large thermal stress acts, no crack is generated.
前記中継基板本体の厚さは特に限定されないが、例えば窒化珪素等を選択した場合における中継基板本体の厚さは０．１ｍｍ以上０．７ｍｍ以下であることが好ましく、特には０．１ｍｍ以上０．３ｍｍ以下であることがより好ましい。このような厚さ範囲内であると、構造体を構成したときに半導体素子接合部分に加わる熱応力が比較的小さくなり、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどの防止に有利となる。ちなみに、中継基板本体の厚さが１．０ｍｍ以上になると、配線抵抗が上がったり、低背化の要求に応えられなくなったりするので、好ましくない。 Although the thickness of the relay substrate body is not particularly limited, for example, when silicon nitride or the like is selected, the thickness of the relay substrate body is preferably 0.1 mm or more and 0.7 mm or less, particularly 0.1 mm or more and 0 mm or less. 0.3 mm or less is more preferable. When the thickness is within such a range, the thermal stress applied to the semiconductor element bonding portion when the structure is formed becomes relatively small, thereby preventing warpage of the relay substrate body itself and cracking of the semiconductor element bonding portion. This is advantageous. By the way, if the thickness of the relay substrate body is 1.0 mm or more, it is not preferable because the wiring resistance is increased or it is impossible to meet the demand for a reduction in height.
前記中継基板本体の第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜コンデンサ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、前記中継基板本体の第１面上や第２面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子と導体柱とを接続する配線層が形成されていてもよい。なお、かかる配線層は、前記中継基板本体の内部に形成されていてもよい。例えば、チップコンデンサや薄膜コンデンサを備えた中継基板の場合、低抵抗化、低インダクタンス化を図ることができるため、高性能な構造体を実現しやすくなる。 One or more electronic components or elements other than the semiconductor element may be provided on the first surface or the second surface of the relay board main body. Specific examples of the electronic component include a chip transistor, a chip diode, a chip resistor, a chip capacitor, and a chip coil. These electronic components may be active components or passive components. Specific examples of the element include a thin film transistor, a thin film diode, a thin film resistor, a thin film capacitor, a thin film coil, and the like. These elements may be active elements or passive elements. And, on the first surface or the second surface of the relay board main body, a wiring layer for connecting the electronic components to each other, the elements to each other, or connecting the electronic component or the element to the conductor pillar may be formed. Good. Note that such a wiring layer may be formed inside the relay substrate body. For example, in the case of a relay board provided with a chip capacitor or a thin film capacitor, low resistance and low inductance can be achieved, so that a high-performance structure can be easily realized.
［第１実施形態］ [First Embodiment]
以下、本発明を具体化した第１実施形態を図１〜図４に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）３１と、配線基板（基板）４１とからなる本実施形態の半導体パッケージ（構造体）１１を示す概略断面図である。図２は、半導体パッケージ１１を構成するインターポーザ３１を示す概略断面図である。図３は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を示す概略断面図である。図４は、ＩＣチップ付きインターポーザ６１を配線基板４１上に実装するときの状態を示す概略断面図である。
Hereinafter, a first embodiment of the present invention will be described in detail with reference to FIGS. FIG. 1 is a schematic cross-sectional view illustrating a semiconductor package (structure) 11 of the present embodiment including an IC chip (semiconductor element) 21, an interposer (relay substrate) 31, and a wiring substrate (substrate) 41. FIG. 2 is a schematic sectional view showing the
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１と、インターポーザ３１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ２１は、１０ｍｍ角の矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、Ｌｏｗ−Ｋ材であるポーラスシリカからなる図示しない層間絶縁膜が形成されるとともに、複数のバンプ状の面接続端子２２が格子状に設けられている。
As shown in FIG. 1, the
前記配線基板４１は、上面４２及び下面４３を有する矩形平板状の部材からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる多層配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図３のＩＣチップ付きインターポーザ６１以外にも、半導体素子やその他の電子部品（いずれも図示略）が実装されている。
The
前記インターポーザ３１は、上面３２（第１面）及び下面３３（第２面）を有する矩形平板形状のインターポーザ本体３８（中継基板本体）を有している。インターポーザ本体３８は、単層構造をなす窒化アルミニウム基板からなる。かかる窒化アルミニウム基板の熱膨張係数は約４．４ｐｐｍ／℃、ヤング率は約３５０ＧＰａである。従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ３１は、配線基板４１よりも低い熱膨張性を備えており、むしろＩＣチップ２１に近い熱膨張性を備えていると言える。また、窒化アルミニウム基板のヤング率は、本実施形態にて用いたＩＣチップ２１のヤング率（即ち１８６ＧＰａ）よりも高いことから、本実施形態のインターポーザ３１は高い剛性を備えている。
The
インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３を貫通する複数のビア３４（貫通孔）が格子状に形成されている。これらのビア３４は、配線基板４１が有する各面接続パッド４６の位置に対応している。そして、かかるビア３４内には、柱状のＰｂ−Ｓｎ系はんだからなる導体柱３５が設けられている。各導体柱３５の上端面には略半球状をした上端面側バンプ３６が設けられている。これらの上端面側バンプ３６は上面３２から突出しており、ＩＣチップ２１側の面接続端子２２に接続されている。各導体柱３５の下端面には略半球状をした下端面側バンプ３７が設けられている。これらの下端面側バンプ３７は下面３３から突出しており、配線基板４１側の面接続パッド４６に接続されている。
A plurality of vias 34 (through holes) penetrating the
従って、このような構造の半導体パッケージ１１では、インターポーザ３１の導体柱３５を介して、配線基板４１側とＩＣチップ２１側とが電気的に接続されている。ゆえに、インターポーザ３１を介して、配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。
Accordingly, in the
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
Here, a procedure for manufacturing the
まず、周知のセラミックグリーンシート形成技術によって、対応する位置に格子状にビア３４（貫通孔）が透設された窒化アルミニウムグリーンシートを作製する。そして、ビア３４の内周面にタングステンペーストを塗布した後、グリーンシートを還元雰囲気中で焼成し、窒化アルミニウム焼結体からなるインターポーザ本体３８を作製する。このインターポーザ本体３８においては、ビア３４の内周面にタングステンを主成分とする下地金属層（図示略）が形成される。さらに、この下地金属層上に無電解ニッケル−金めっきを施した後、各ビア３４の上端開口部に９０％Ｐｂ−１０％Ｓｎからなる高融点はんだボールを載置し、これを加熱して溶融させる。その結果、溶融した高融点はんだが重力で下方に移動してビア３４内に注入され、ビア３４内周面の金属層に溶着することにより、導体柱３５が形成される。また、導体柱３５の上端面及び下端面は表面張力の作用によって略半球状に盛り上がり、上端面側バンプ３６及び下端面側バンプ３７となる。その結果、図２に示すインターポーザ３１が完成する。
First, by a well-known ceramic green sheet forming technique, an aluminum nitride green sheet in which vias 34 (through holes) are provided in a lattice pattern at corresponding positions is manufactured. Then, after applying a tungsten paste to the inner peripheral surface of the via 34, the green sheet is fired in a reducing atmosphere to produce an
次に、完成した前記インターポーザ３１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、インターポーザ３１側の上端面側バンプ３６とを位置合わせするようにする。そして、加熱して各上端面側バンプ３６をリフローすることにより、上端面側バンプ３６と面接続端子２２とを接合する。その結果、図３に示すＩＣチップ付きインターポーザ６１が完成する。
Next, the
次に、インターポーザ３１側の下端面側バンプ３７と、配線基板４１側の面接続パッド４６とを位置合わせして（図４参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、加熱して各下端面側バンプ３７をリフローすることにより、下端面側バンプ３７と面接続パッド４６とを接合する。その結果、図１に示す半導体パッケージ１１が完成する。
Next, the lower end
従って、本実施形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
（１）この半導体パッケージ１１（構造体）は、熱膨張係数が４．４ｐｐｍ／℃である略板形状のインターポーザ本体３８を用いて構成されている。よって、インターポーザ３１とＩＣチップ２１との熱膨張係数の差が相当小さく（即ち１．８ｐｐｍ／℃程度に）なっている。それゆえ、ＩＣチップ２１に直接大きな熱応力が作用しなくなる。よって、たとえＩＣチップ２１が大型で発熱量が多いものであったとしても、ＩＣチップ２１とインターポーザ３１との界面にクラック等が起こりにくい。ゆえに、チップ接合部分等に高い信頼性を付与することができ、信頼性や耐久性に優れた半導体パッケージ１１を実現することができる。
(1) This semiconductor package 11 (structure) is configured using a substantially plate-shaped
（２）また、本実施形態のインターポーザ本体３８は単層の絶縁層（単層の窒化アルミニウム基板）からなる。このため、構造が比較的簡単であってインターポーザ３１の製造も容易になることから、低コスト化を達成しやすくなる。また、単層構造であれば、内部に界面が存在しないため、たとえ大きな熱応力が作用したときでも、クラックの発生に至らない。よって、単層の絶縁層からなるインターポーザ本体３８の使用は、信頼性や耐久性に優れた半導体パッケージ１１の実現に向けて確実に貢献する。
(2) The
（３）本実施形態の半導体パッケージ１１は、例えば、次のようにして製造されてもよい。まず、配線基板４１の上面４２にインターポーザ３１をはんだ付け等により接合することで、インターポーザ付き配線基板７１（中継基板付き基板）をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする（図５参照）。
(3) The
（４）また、図６に示される本実施形態の変更例のように、インターポーザ３１の上面３２に配線層８４を形成し、その配線層８４の一部に形成された部品接続パッド８３上に例えばチップコンデンサ８１等のような電子部品を実装してもよい。かかる構成にすると、低抵抗化及び低インダクタンス化が図られるため、高性能な半導体パッケージ１１を実現することができる。なお、前記配線層８４は周知の手法（導電性ペーストの印刷、焼成、めっき、スパッタ、ＣＶＤなど）を用いて形成されることができる。さらに、このような電子部品の実装に代えて、例えば図７に示す本実施形態の別の変更例のように、薄膜コンデンサ８５を周知の手法により形成してもよい。
［第２実施形態］
(4) Also, as in the modification of the present embodiment shown in FIG. 6, a
[Second embodiment]
以下、本発明を具体化した第２実施形態を図８，図９に基づいて詳細に説明する。なお、ここでは第１実施形態と異なる点について言及する。図８は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）１０１と、配線基板（基板）４１とからなる本実施形態の半導体パッケージ（構造体）１１を示す概略断面図である。図９は、本実施形態のインターポーザ１０１を示す概略断面図である。
Hereinafter, a second embodiment of the present invention will be described in detail with reference to FIGS. Here, points different from the first embodiment will be described. FIG. 8 is a schematic cross-sectional view showing a semiconductor package (structure) 11 of the present embodiment including an IC chip (semiconductor element) 21, an interposer (relay substrate) 101, and a wiring substrate (substrate) 41. FIG. 9 is a schematic sectional view showing the
図８，図９に示されるように、このインターポーザ１０１の構造は、上記第１実施形態の構造と若干異なっている。即ち、このインターポーザ１０１を構成するインターポーザ本体３８は、単層構造をなす窒化アルミニウム基板ではなくて、積層構造をなす窒化珪素基板からなる。ちなみに、窒化珪素の熱膨張係数は約３．０ｐｐｍ／℃、ヤング率は約３００ＧＰａである。よって、第１実施形態に比べて本実施形態のほうが低熱膨張、高ヤング率となっている。また、インターポーザ本体３８における複数のビア３４内には、Ｐｂ−Ｓｎ系はんだからなる導体柱３５ではなくて、銀（Ａｇ）からなる導体柱３５が設けられている。従って、第１実施形態に比べて本実施形態の導体柱３５のほうが低抵抗となっている。前記各導体柱３５の両端面はいずれもフラットになっている。各導体柱３５の上端面にはニッケル−金めっき層１０２が形成され、そのニッケル−金めっき層１０２の表面上には略半球状はんだからなる上端面側バンプ３６が形成されている。一方、各導体柱３５の下端面には、ニッケル−金めっき層１０２もバンプも形成されていない。このため、各導体柱３５の下端面は、配線基板４１側の各面接続パッド４６上に設けられ基板側はんだバンプ１０３を介して、各々の面接続パッド４６に接続されている。
As shown in FIGS. 8 and 9, the structure of the
本実施形態のインターポーザ１０１は後焼成法によって製造することが可能である。まず、複数枚の窒化珪素製グリーンシートを作製し、それぞれにおける所定位置にあらかじめパンチング加工を行い、ビア３４を形成する（穴あけ工程）。パンチング加工以外の手法（例えばドリリング加工やレーザ加工等）により穴あけ工程を行っても構わない。次に、これらのグリーンシートを積層して圧着し、グリーンシート積層体とする（ラミネート工程）。次に、得られたグリーンシート積層体における不要部分（例えば外周部分）を適宜切断して所定の形状及び大きさとする（外形カット工程）。さらに、このグリーンシート積層体を窒化珪素が焼結しうる温度条件（１６５０℃〜１９５０℃）で所定時間焼成し、複数のビア３４を有するインターポーザ本体３８とする（第１次焼成工程）。続いて、従来周知のペースト印刷装置を用いてビア３４内に銀ペーストを充填する金属充填工程を行った後、インターポーザ本体３８をベルト炉にて８５０℃、１５分の条件で焼成する（第２次焼成工程）。この工程を経ると、ビア３４内に充填された銀ペーストが焼結して導体柱３５となる。次に、必要に応じて、インターポーザ本体３８の上面３２及び下面３３の表面研磨を行い、導体柱３５の両端面をフラットな状態にする。次に、無電解ニッケルめっき及び無電解金めっきを順次行うことにより、各導体柱３５の上端面の表面上に所定厚さのニッケル−金めっき層１０２を形成する。このようなニッケル−金めっき層１０２を形成する理由は、後工程にて形成される上端面側バンプ３６と、導体柱３５との密着性等を向上させるためである。各導体柱３５の下端面にも、同様のニッケル−金めっき層１０２を形成してもよい。次に、インターポーザ本体３８をペースト印刷装置にセットし、その上面３２側に所定のメタルマスクを配置した状態で、９５Ｓｎ／５Ａｇという組成の鉛フリーはんだを含むはんだペーストを印刷する。このようなはんだ印刷工程を行った後、インターポーザ本体３８を所定温度に加熱してはんだをリフローさせる。このようなリフロー工程を経ると、ニッケル−金めっき層１０２の表面上に上端面側バンプ３６が形成され、図１５のインターポーザ１０１が完成する。なお、第１次焼成工程の実施後かつ金属充填工程の実施前の時点で、各ビア３４の内壁面にメタライズ層を設けるメタライズ工程を行ってもよい。
The
さて、このような構造の半導体パッケージ１１を評価するために以下のシミュレーション試験を行った。この試験では、インターポーザ本体３８の厚さをいくつか設定して（０ｍｍ，０．１ｍｍ，０．２ｍｍ，０．４ｍｍ）、各試験サンプルを２２０℃−２５℃のヒートサイクルに遭遇させ、そのときにチップ接合部分に加わる熱応力の大きさ（ＭＰａ）を測定するシミュレーションを行った。なお本試験では、ＩＣチップ２１のサイズを縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍとし、配線基板４１のサイズを縦４５．０ｍｍ×横４５．０ｍｍとした。その結果は以下のとおりである。ただし、下記の「０ｍｍ（比較例）」とは、インターポーザ無しの意味である。
The following simulation test was performed to evaluate the
インターポーザ本体３８の厚さ 熱応力の大きさ 評価
０ｍｍ（比較例） ３１７ＭＰａ ×
０．１ｍｍ １６４ＭＰａ ◎
０．２ｍｍ ９９ＭＰａ ◎
０．４ｍｍ ２４３ＭＰａ ○
Evaluation of thickness of
0 mm (comparative example) 317 MPa ×
0.1mm 164MPa ◎
0.2mm 99MPa ◎
0.4mm 243MPa ○
以上のシミュレーション試験の結果からも明白なように、インターポーザ本体３８の厚さを０．１ｍｍ以上０．７ｍｍ以下にする（特には０．１ｍｍ以上０．３ｍｍ以下にする）ことにより、チップ接合部分に加わる熱応力が確実に低減されることがわかった。また、厚さが１．０ｍｍ以上になると、配線抵抗が上がったり、低背化の要求に応えられなくなったりすることが予想された。
As is clear from the results of the above simulation test, by setting the thickness of the
従って、本実施形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
（１）この半導体パッケージ１１（構造体）は、窒化珪素からなる略板形状のインターポーザ本体３８を用いて構成されている。よって、インターポーザ１０１とＩＣチップ２１との熱膨張係数の差が小さくなっている。それゆえ、ＩＣチップ２１に直接大きな熱応力が作用しなくなる。よって、たとえＩＣチップ２１が大型で発熱量が多いものであったとしても、ＩＣチップ２１とインターポーザ１０１との界面にクラック等が起こりにくい。ゆえに、チップ接合部分等に高い信頼性を付与することができ、信頼性や耐久性に優れた半導体パッケージ１１を実現することができる。しかも、絶縁体部分に窒化珪素を用いかつ導体部分に銀を用いてインターポーザ１０１を構成しているため、第１実施形態のものよりもさらに高い信頼性及び高い性能を付与することができる。
(1) The semiconductor package 11 (structure) is configured using a substantially plate-shaped
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。 Next, technical ideas grasped by the above-described embodiment will be listed below.
（１）熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子と接続される複数の導体柱とを備えることを特徴とした中継基板。 (1) having a first surface and a second surface on which a semiconductor element having a thermal expansion coefficient of not less than 2.0 ppm / ° C. and less than 5.0 ppm / ° C. and having a surface connection terminal is to be mounted; A relay board body having a substantially plate shape of less than 5.0 ppm / ° C., and a plurality of conductor pillars penetrating between the first surface and the second surface and connected to the surface connection terminal. Relay board.
（２）前記中継基板本体は、絶縁材料からなることを特徴とする前記（１）に記載の中継基板。 (2) The relay board according to (1), wherein the relay board body is made of an insulating material.
（３）前記中継基板本体は、前記基板よりも低い熱膨張係数の材料からなることを特徴とする前記（１）に記載の中継基板。 (3) The relay substrate according to (1), wherein the relay substrate body is made of a material having a lower thermal expansion coefficient than the substrate.
（４）前記中継基板本体は、少なくともシリコンよりも剛性が高い材料からなることを特徴とする前記（１）に記載の中継基板。 (4) The relay board according to (1), wherein the relay board main body is made of a material having higher rigidity than at least silicon.
（５）前記中継基板本体は、低熱膨張係数かつ高剛性の材料からなることを特徴とする前記（１）に記載の中継基板。 (5) The relay board according to (1), wherein the relay board body is made of a material having a low coefficient of thermal expansion and high rigidity.
（６）前記中継基板本体は、ヤング率が１００ＧＰａ以上の材料からなることを特徴とする前記（１）に記載の中継基板。 (6) The relay substrate according to (1), wherein the relay substrate body is made of a material having a Young's modulus of 100 GPa or more.
（７）前記中継基板本体は、ヤング率が３００ＧＰａ以上の材料からなることを特徴とする前記（１）に記載の中継基板。 (7) The relay substrate according to (1), wherein the relay substrate body is made of a material having a Young's modulus of 300 GPa or more.
（８）前記中継基板本体は、ヤング率が２００ＧＰａ以上の絶縁性セラミック材料からなることを特徴とする前記（１）に記載の中継基板。 (8) The relay substrate according to (1), wherein the relay substrate body is made of an insulating ceramic material having a Young's modulus of 200 GPa or more.
（９）前記中継基板本体は、ヤング率が３００ＧＰａ以上の絶縁性セラミック材料からなることを特徴とする前記（１）に記載の中継基板。 (9) The relay substrate according to (1), wherein the relay substrate body is made of an insulating ceramic material having a Young's modulus of 300 GPa or more.
（１０）前記中継基板本体は、窒化物系のエンジニアリングセラミックからなることを特徴とする前記（１）に記載の中継基板。 (10) The relay substrate according to (1), wherein the relay substrate body is made of a nitride-based engineering ceramic.
（１１）前記中継基板本体は、窒化アルミニウム、窒化珪素、または、窒化アルミニウム及び窒化珪素の混合セラミック材料を用いて形成されることを特徴とする前記（１）に記載の中継基板。 (11) The relay substrate according to (1), wherein the relay substrate body is formed using aluminum nitride, silicon nitride, or a mixed ceramic material of aluminum nitride and silicon nitride.
（１２）前記中継基板本体の前記第１面には、さらにチップコンデンサが実装されていることを特徴とする前記（１）に記載の中継基板。 (12) The relay board according to (1), wherein a chip capacitor is further mounted on the first surface of the relay board body.
（１３）前記中継基板本体の前記第１面には、さらに薄膜コンデンサが形成されていることを特徴とする前記（１）に記載の中継基板。 (13) The relay board according to (1), wherein a thin film capacitor is further formed on the first surface of the relay board body.
（１４）前記中継基板本体の前記第１面には、前記チップコンデンサまたは前記薄膜コンデンサと前記導体柱とを電気的に接続するための配線層が形成されていることを特徴とする前記（１２）または（１３）に記載の中継基板。 (14) A wiring layer for electrically connecting the chip capacitor or the thin-film capacitor to the conductor pillar is formed on the first surface of the relay board main body. ) Or the relay board according to (13).
（１５）前記半導体素子における少なくとも一辺は１０ｍｍ以上であることを特徴とする前記（１）に記載の中継基板。 (15) The relay board according to (1), wherein at least one side of the semiconductor element is 10 mm or more.
１１…半導体素子と中継基板と基板とからなる構造体としての半導体パッケージ
２１…半導体素子としてのＩＣチップ
２２…面接続端子
３１，１０１…中継基板としてのインターポーザ
３２…（中継基板本体の）第１面
３３…（中継基板本体の）第２面
３５…導体柱
３７…中継基板本体としてのインターポーザ本体
４１…基板としての配線基板
４６…面接続パッド
６１…半導体素子付き中継基板としてのＩＣチップ
７１…中継基板付き基板としてのインターポーザ付き配線基板
DESCRIPTION OF
Claims (5)
前記第１面及び前記第２面を貫通し、前記面接続端子と接続される複数の導体柱と
を備えることを特徴とした中継基板。 A first surface and a second surface having a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. on which a semiconductor element having a surface connection terminal is mounted, and a thermal expansion coefficient of 5.0 ppm / ° C. A substantially board-shaped relay board body that is less than
A relay substrate, comprising: a plurality of conductor pillars penetrating the first surface and the second surface and connected to the surface connection terminal.
前記半導体素子が実装される第１面及び第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面を貫通し、前記面接続端子と接続される複数の導体柱とを有する中継基板を備えた
ことを特徴とした半導体素子付き中継基板。 A semiconductor element having a coefficient of thermal expansion of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. and having a surface connection terminal; and
A substantially plate-shaped relay substrate body having a first surface and a second surface on which the semiconductor element is mounted and having a thermal expansion coefficient of less than 5.0 ppm / ° C., and penetrating the first surface and the second surface; And a relay board having a semiconductor element, the relay board having a plurality of conductor columns connected to the surface connection terminals.
第１面及び前記基板の表面上に実装される第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面を貫通し、前記面接続パッドと接続される複数の導体柱とを有する中継基板を備えた
ことを特徴とした中継基板付き基板。 A substrate having a thermal expansion coefficient of 5.0 ppm / ° C. or more and having a surface connection pad, and
A substantially plate-shaped relay substrate body having a first surface and a second surface mounted on the surface of the substrate, and having a thermal expansion coefficient of less than 5.0 ppm / ° C .; and the first surface and the second surface And a relay board having a plurality of conductor pillars penetrating through and connecting to the surface connection pad.
熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、
前記半導体素子が実装される第１面及び前記基板の表面上に実装される第２面を有し、熱膨張係数が５．０ｐｐｍ／℃未満である略板形状の中継基板本体と、前記第１面及び前記第２面を貫通し、前記面接続端子及び前記面接続パッドと接続される複数の導体柱とを有する中継基板を備えた
ことを特徴とした、半導体素子と中継基板と基板とからなる構造体。 A semiconductor element having a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. and having a surface connection terminal;
A substrate having a thermal expansion coefficient of 5.0 ppm / ° C. or more and having a surface connection pad, and
A substantially plate-shaped relay substrate body having a first surface on which the semiconductor element is mounted and a second surface mounted on the surface of the substrate, and having a coefficient of thermal expansion of less than 5.0 ppm / ° C .; A semiconductor element, a relay board, a board, and a relay board having a plurality of conductor pillars penetrating through one surface and the second surface and connected to the surface connection terminal and the surface connection pad. Structure consisting of
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004045496A JP2004356619A (en) | 2003-03-19 | 2004-02-20 | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076535 | 2003-03-19 | ||
| JP2003129127 | 2003-05-07 | ||
| JP2004045496A JP2004356619A (en) | 2003-03-19 | 2004-02-20 | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356619A true JP2004356619A (en) | 2004-12-16 |
Family
ID=34084252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004045496A Pending JP2004356619A (en) | 2003-03-19 | 2004-02-20 | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004356619A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351935A (en) * | 2005-06-17 | 2006-12-28 | Shinko Electric Ind Co Ltd | Semiconductor chip mounting substrate and semiconductor device using it |
| JP2011082293A (en) * | 2009-10-06 | 2011-04-21 | Shinko Electric Ind Co Ltd | Interposer mounted wiring board, and electronic component device |
| US9837345B2 (en) | 2015-07-17 | 2017-12-05 | Ibiden Co., Ltd. | Interposer and circuit substrate |
-
2004
- 2004-02-20 JP JP2004045496A patent/JP2004356619A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351935A (en) * | 2005-06-17 | 2006-12-28 | Shinko Electric Ind Co Ltd | Semiconductor chip mounting substrate and semiconductor device using it |
| JP2011082293A (en) * | 2009-10-06 | 2011-04-21 | Shinko Electric Ind Co Ltd | Interposer mounted wiring board, and electronic component device |
| US9837345B2 (en) | 2015-07-17 | 2017-12-05 | Ibiden Co., Ltd. | Interposer and circuit substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004356618A (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, structure having semiconductor element, intermediate substrate, and substrate, and method for manufacturing intermediate substrate | |
| US6312791B1 (en) | Multilayer ceramic substrate with anchored pad | |
| JP4310467B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
| US7024764B2 (en) | Method of making an electronic package | |
| TWI257832B (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
| US20050269287A1 (en) | Multilayer electronic component and method for producing the same | |
| JP4509550B2 (en) | Relay board, relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and board | |
| CN101331605A (en) | Module having built-in electronic parts and manufacture method thereof | |
| JP2005216696A (en) | Relay board and board with relay board | |
| JP2004311598A (en) | Substrate with reinforcement, wiring board consisting of semiconductor element, reinforcement and substrate | |
| JP5535451B2 (en) | Ceramic wiring board and manufacturing method thereof | |
| JP2012074505A (en) | Substrate for semiconductor mounting devices, and semiconductor mounting device | |
| JP2007173862A (en) | Structure comprising relay substrate, relay substrate with semiconductor element, substrate with relay substrate, and structure composed of semiconductor element, relay substrate, and substrate | |
| JP2004221388A (en) | Multilayer circuit board for mounting electronic component and its manufacturing method | |
| JP2005243761A (en) | Relay board, and substrate made of resin having the same | |
| JP2004356619A (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
| JP2005039241A (en) | Intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure composed of semiconductor element, intermediate substrate, and substrate | |
| JP4786914B2 (en) | Composite wiring board structure | |
| JP2005191075A (en) | Relay substrate and its manufacturing method, and substrate therewith | |
| JP4065264B2 (en) | Substrate with relay substrate and method for manufacturing the same | |
| JP2004356620A (en) | Relay board, relay board with semiconductor device, board with relay board, and structure composed of semiconductor device, relay board, and board | |
| JP2005039232A (en) | Intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure composed of semiconductor element, intermediate substrate, and substrate | |
| JP2005011908A (en) | Relay substrate, relay substrate with semiconductor element, substrate with relay substrate, and structure composed of semiconductor element, relay substrate and substrate | |
| US20120155044A1 (en) | Electronic circuit board and a related method thereof | |
| JP2005039240A (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure composed of semiconductor element, intermediate substrate, and substrate |