JP2005243761A - Relay board, and substrate made of resin having the same - Google Patents

Relay board, and substrate made of resin having the same Download PDF

Info

Publication number
JP2005243761A
JP2005243761A JP2004049062A JP2004049062A JP2005243761A JP 2005243761 A JP2005243761 A JP 2005243761A JP 2004049062 A JP2004049062 A JP 2004049062A JP 2004049062 A JP2004049062 A JP 2004049062A JP 2005243761 A JP2005243761 A JP 2005243761A
Authority
JP
Japan
Prior art keywords
resin
interposer
substrate
relay
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004049062A
Other languages
Japanese (ja)
Inventor
Kazuhiro Urashima
和浩 浦島
Takaharu Imai
隆治 今井
Michihiro Matsushima
理浩 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004049062A priority Critical patent/JP2005243761A/en
Publication of JP2005243761A publication Critical patent/JP2005243761A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a relatively inexpensive junction board, while preventing cracks from being generated easily, and having improved reliability. <P>SOLUTION: The relay board 31 comprise a junction board body 38 made of resin, and a plurality of metal pins 35. The relay board body 38 made of resin comprises a first surface 32 on which a semiconductor element 21 having a surface connector terminal 22 should be mounted, and a second surface 33. The relay board body 38 made of resin has a plurality of through holes 34 for allowing the first surface 32 to communicate with the second surface 33. The plurality of metal pins 35 are made of a soft conductive metal, such as copper. The end of the plurality of metal pins 35 is a part that should be electrically connected to the surface connection terminal 22, and is arranged in the plurality of through holes 34 while projecting from the second surface 33. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体素子と基板との間に介在して両者間の導通を図る中継基板、中継基板付き樹脂製基板に関するものである。   The present invention relates to a relay substrate that is interposed between a semiconductor element and a substrate to achieve electrical connection between them, and a resin substrate with a relay substrate.

近年、ＩＣチップが搭載された配線基板（ＩＣ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを導体柱を介して互いに導通した構造体が各種知られている（例えば、特許文献１参照）。インターポーザの材料としては、通常セラミック等の無機材料が用いられる。また、導体柱は、穴あけされたインターポーザ本体に導電性ペーストを充填して焼成することにより形成される。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはＩＣチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「マザーボード側インターポーザ」と呼び、後者を「ＩＣチップ側インターポーザ」と呼ぶこともある。
特開２０００−２０８６６１号公報（図２（ｄ）等） In recent years, instead of directly connecting a wiring board (IC mounting board, IC package, etc.) on which an IC chip is mounted and a printed board such as a motherboard, a relay board called an interposer is interposed between the wiring board and the motherboard. Various structures are known in which they are electrically connected to each other via a conductor column (see, for example, Patent Document 1). As the material for the interposer, an inorganic material such as ceramic is usually used. The conductor pillar is formed by filling a perforated interposer body with a conductive paste and firing it. Recently, an interposer for connecting at a level different from the above-described interposer, specifically, an interposer for connecting between an IC chip and a wiring board has been proposed. In the present specification, for the sake of convenience, the former is sometimes referred to as “motherboard side interposer”, and the latter is sometimes referred to as “IC chip side interposer”.
Japanese Unexamined Patent Publication No. 2000-208661 (FIG. 2 (d), etc.)

ところで、ＩＣチップは一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成されている。これに対して、配線基板は半導体材料よりもかなり熱膨張係数が大きな材料、例えば１０．０ｐｐｍ／℃以上の樹脂材料等を用いて形成されている。よって、ＩＣチップ側インターポーザを用いた構造体では、ＩＣチップ−配線基板間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザと他部品との接合部分やＩＣチップ自身にクラックを発生させ、構造体の信頼性を低下させる要因となる。従って、クラックの発生を防止するためには、ＩＣチップ側インターポーザに例えば高い剛性を付与して、応力に耐えるようにすることが望ましい。よって、ＩＣチップ側インターポーザの材料としては、現状では、ヤング率の高いセラミック等の無機材料が適していると考えられている。   Incidentally, the IC chip is generally formed using a semiconductor material (for example, silicon) having a thermal expansion coefficient of about 2.0 ppm / ° C. to 5.0 ppm / ° C. On the other hand, the wiring board is formed using a material having a significantly larger thermal expansion coefficient than the semiconductor material, for example, a resin material of 10.0 ppm / ° C. or higher. Therefore, in a structure using an IC chip side interposer, stress is likely to occur due to a difference in thermal expansion coefficient between the IC chip and the wiring board. This stress causes cracks in the joint portion between the interposer and other components and the IC chip itself, and becomes a factor of reducing the reliability of the structure. Therefore, in order to prevent the occurrence of cracks, it is desirable to give the IC chip side interposer, for example, high rigidity so as to withstand stress. Therefore, at present, an inorganic material such as a ceramic having a high Young's modulus is considered suitable as a material for the IC chip side interposer.

しかしながら、セラミック材料（とりわけ高ヤング率のセラミック材料）は焼成が必要なことから高価であり、インターポーザの低コスト化が難しくなるという問題があった。   However, ceramic materials (particularly ceramic materials having a high Young's modulus) are expensive because they need to be fired, and there is a problem that it is difficult to reduce the cost of the interposer.

本発明は上記の課題に鑑みてなされたものであり、その目的は、クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板、中継基板付き樹脂製基板を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a relatively inexpensive relay substrate and a resin substrate with a relay substrate, although cracks hardly occur and the reliability is excellent. There is.

そこで、本願発明者は、応力に起因するクラック発生の防止を図るべく、鋭意研究を行った。   Therefore, the inventor of the present application has intensively studied to prevent the occurrence of cracks due to stress.

次式１に示すように、ヤング率（縦弾性係数：Ｅ）は、材料が弾性的に挙動する場合の応力σとひずみεとの比であって、材料の強さの尺度となる。   As shown in the following formula 1, Young's modulus (longitudinal elastic modulus: E) is a ratio of stress σ and strain ε when the material behaves elastically, and is a measure of the strength of the material.

Ｅ＝σ／ε ・・・式１       E = σ / ε Equation 1

上記式１を変形した次式２によると、応力σはヤング率Ｅとひずみεとの積で表現される。この式２は、ヤング率Ｅの値が小さくなれば、応力の値σも小さくなることを意味している。   According to the following equation 2 obtained by modifying the above equation 1, the stress σ is expressed by the product of the Young's modulus E and the strain ε. This equation 2 means that the stress value σ decreases as the Young's modulus E decreases.

σ＝Ｅ・ε ・・・式２       σ = E · ε Equation 2

そこで、本願発明者は、高剛性中継基板材料の使用という従来の発想とは全く逆の手法をあえて採ること、つまり低剛性中継基板材料を使用することを想到した。また、本願発明者は、応力に起因するクラック発生の防止という観点から、中継基板における導体部にも着目し、それを利用する方法を模索した。その結果、下記の発明を完成させるに至ったのである。   Therefore, the inventor of the present application has come up with the idea of using a method opposite to the conventional idea of using a high-rigidity relay board material, that is, using a low-rigidity relay board material. The inventors of the present application have also focused on the conductor portion of the relay substrate from the viewpoint of preventing the occurrence of cracks due to stress, and have sought a method of using the same. As a result, the following invention has been completed.

そして上記課題を解決するための手段としては、面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、軟質の導電性金属からなり、その端部が前記第１面及び前記第２面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の金属ピンとを備えることを特徴とする中継基板がある。また、上記課題を解決するための別の手段としては、熱膨張係数が１０．０ｐｐｍ／℃以上６０．０ｐｐｍ／℃以下であって面接続パッドを有する樹脂製基板を備え、かつ、面接続端子を有する半導体素子が実装されるべき第１面、及び前記樹脂製基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、軟質の導電性金属からなり、その端部が前記第１面及び前記第２面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続されるべき複数の金属ピンとを有する中継基板を備えたことを特徴とする中継基板付き樹脂製基板がある。前記樹脂製基板の熱膨張係数は、１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であることがより好ましい。   As means for solving the above-mentioned problems, there are a plurality of first and second surfaces on which a semiconductor element having surface connection terminals is to be mounted, and communicating between the first surface and the second surface. A substantially plate-shaped resin-made relay board body having through-holes and a soft conductive metal, and the plurality of the plurality of the plurality of through-holes projecting from at least one of the first surface and the second surface. There is a relay board provided with a plurality of metal pins which are arranged in a through hole and are to be electrically connected to the surface connection terminal. Further, as another means for solving the above-mentioned problems, a surface connection terminal comprising a resin substrate having a thermal expansion coefficient of 10.0 ppm / ° C. or more and 60.0 ppm / ° C. or less and having a surface connection pad, and A plurality of through-holes having a first surface to be mounted with a semiconductor element and a second surface mounted on the surface of the resin substrate, and communicating between the first surface and the second surface. A substantially plate-shaped resin-made relay board body having a soft conductive metal and having an end protruding from at least one of the first surface and the second surface in the plurality of through holes. There is a resin substrate with a relay substrate, comprising a relay substrate disposed and having a plurality of metal pins to be electrically connected to the surface connection terminals and the surface connection pads. The thermal expansion coefficient of the resin substrate is more preferably 10.0 ppm / ° C. or more and 30.0 ppm / ° C. or less.

従って、これらの発明によれば、セラミック材料等のような無機材料製中継基板を使用した中継基板とは異なり、樹脂製中継基板本体を使用して中継基板を構成している。樹脂材料はセラミック材料に比べて剛性が低いので、樹脂製基板が熱膨張または熱収縮したときでも、中継基板がそれに追従して弾性的にひずむ（変形する）ことができる。また、上記の金属ピンは比較的軟質な導電性金属からなるため剛性が低く、しかもその一部が樹脂製中継基板本体から突出した状態にある。ゆえに、かかる金属ピンの突出部分は、樹脂製基板が熱膨張または熱収縮したときでも、それに追従して弾性的にひずむ（変形する）ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記２つの部材がひずむことによる相乗効果によって、確実に軽減される。ゆえに、中継基板と他部品（例えば樹脂製基板や半導体素子）との接合部分や半導体素子自身にクラックが発生しにくくなり、信頼性に優れた中継基板、中継基板付き樹脂製基板を実現することができる。   Therefore, according to these inventions, the relay substrate is configured using the resin-made relay substrate body, unlike the relay substrate using the inorganic material-made relay substrate such as a ceramic material. Since the resin material has lower rigidity than the ceramic material, even when the resin substrate is thermally expanded or contracted, the relay substrate can be elastically distorted (deformed) following it. The metal pin is made of a relatively soft conductive metal and has low rigidity, and a part of the metal pin protrudes from the resin relay substrate body. Therefore, even when the resin substrate is thermally expanded or contracted, the protruding portion of the metal pin can be elastically distorted (deformed) following it. Therefore, the influence of the stress generated due to the difference in thermal expansion coefficient is surely reduced by the synergistic effect due to the distortion of the two members. Therefore, the junction between the relay board and other components (for example, resin board or semiconductor element) or the semiconductor element itself is less likely to crack, and the relay board with excellent reliability and the resin board with the relay board are realized. Can do.

また、概して樹脂材料はセラミック材料ほど高価ではないため、これを中継基板本体の材料として使用すれば、比較的安価な中継基板、中継基板付き樹脂製基板を実現することができる。   Moreover, since resin materials are generally not as expensive as ceramic materials, a relatively inexpensive relay substrate and resin substrate with a relay substrate can be realized by using this as a material for the relay substrate body.

中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、第１面及び第２面を有する略板形状の部材である。樹脂製中継基板本体の第１面は、面接続端子を有する半導体素子が実装されるべき面、換言すると、面接続端子を有する半導体素子が実装される予定の面である。前記半導体素子としては、例えば、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。なお、樹脂製中継基板本体の第１面上に実装されるべき半導体素子の数は、１つであってもよく２つ以上であってもよい。   The resin-made relay board body constituting the relay board and the resin-made board with the relay board is a substantially plate-shaped member having a first surface and a second surface. The first surface of the resin-made relay substrate body is a surface on which a semiconductor element having surface connection terminals is to be mounted, in other words, a surface on which a semiconductor element having surface connection terminals is to be mounted. As the semiconductor element, for example, one having a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C. is used. Examples of such a semiconductor element include a semiconductor integrated circuit chip (IC chip) made of silicon having a thermal expansion coefficient of about 2.6 ppm / ° C. Note that the number of semiconductor elements to be mounted on the first surface of the resin-made relay substrate body may be one or two or more.

ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜２００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。   Here, the “thermal expansion coefficient” means a thermal expansion coefficient in a direction (XY direction) perpendicular to the thickness direction (Z direction), and a TMA (thermomechanical analyzer between 0 ° C. and 200 ° C.). ) Means the value measured. “TMA” refers to thermomechanical analysis, such as that defined in JPCA-BU01.

前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく応力の影響も次第に大きくなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。また、半導体素子の厚さも特に限定されないが、１．０ｍｍ以下（ただし０ｍｍは含まず。）であることがよい。半導体素子が１．０ｍｍ以下になると、半導体素子の強度が弱くなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。   The surface connection terminal refers to a terminal for electrical connection, which is connected by surface connection. In addition, surface connection refers to the case where pads or terminals are formed in a line shape or a lattice shape (including a staggered shape) on the plane of an object to be connected, and these are connected to each other. The size and shape of the semiconductor element are not particularly limited, but at least one side is preferably 10.0 mm or more. This is because in such a large-sized semiconductor element, the amount of heat generation is likely to increase, and the influence of stress gradually increases, so that problems unique to the present application such as the occurrence of cracks are likely to occur. Further, the thickness of the semiconductor element is not particularly limited, but is preferably 1.0 mm or less (however, 0 mm is not included). This is because, when the semiconductor element is 1.0 mm or less, the strength of the semiconductor element is weakened, so that problems specific to the present application such as generation of cracks are likely to occur.

一方、中継基板付き樹脂製基板を構成する樹脂製中継基板本体の第２面は、面接続パッドを有する樹脂製基板の表面上に実装されている面である。中継基板を構成する樹脂製中継基板本体の第２面は、面接続パッドを有する樹脂製基板の表面上に実装されるべき面、換言すると、面接続パッドを有する樹脂製基板の表面上に実装される予定の面である。前記面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。このような面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。   On the other hand, the second surface of the resin-made relay substrate main body constituting the resin-made substrate with the relay substrate is a surface mounted on the surface of the resin-made substrate having the surface connection pads. The second surface of the resin-made relay board main body constituting the relay board is to be mounted on the surface of the resin-made board having surface connection pads, in other words, mounted on the surface of the resin-made board having surface connection pads. Is to be planned. The surface connection pad refers to a terminal pad for electrical connection, which is connected by surface connection. Such surface connection pads are formed in, for example, a linear shape or a lattice shape (including a staggered shape).

なお、本発明において樹脂製基板を用いる理由は、基板材料を樹脂とすることで全体の低コスト化を図るためである。ここで、樹脂製基板とは、樹脂材料を主体として構成された基板のことを意味する。かかる樹脂製基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。   The reason for using the resin substrate in the present invention is to reduce the overall cost by using a resin as the substrate material. Here, the resin substrate means a substrate mainly composed of a resin material. Specific examples of the resin substrate include an EP resin (epoxy resin) substrate, a PI resin (polyimide resin) substrate, a BT resin (bismaleimide-triazine resin) substrate, and a PPE resin (polyphenylene ether resin) substrate. In addition, a substrate made of a composite material of these resins and organic fibers such as glass fibers (glass woven fabric or glass nonwoven fabric) or polyamide fibers may be used. Alternatively, a substrate made of a resin-resin composite material obtained by impregnating a thermosetting resin such as an epoxy resin with a three-dimensional network fluorine-based resin base material such as continuous porous PTFE may be used.

この場合において樹脂製基板の熱膨張係数は、１０．０ｐｐｍ／℃以上６０．０ｐｐｍ／℃以下であることが好ましく、１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であることがより好ましい。熱膨張係数が１０．０ｐｐｍ／℃未満になると、樹脂製基板が高コスト化しやすくなるからである。また、熱膨張係数が３０．０ｐｐｍ／℃を超える樹脂製基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を介在したとしても応力の影響を十分に低減できない可能性があるからである。   In this case, the thermal expansion coefficient of the resin substrate is preferably 10.0 ppm / ° C. or more and 60.0 ppm / ° C. or less, and more preferably 10.0 ppm / ° C. or more and 30.0 ppm / ° C. or less. This is because when the thermal expansion coefficient is less than 10.0 ppm / ° C., the cost of the resin substrate is easily increased. In addition, when a resin substrate having a thermal expansion coefficient exceeding 30.0 ppm / ° C. is used, the difference in thermal expansion coefficient from a semiconductor element or the like becomes very large. Therefore, even if a relay substrate is interposed, the influence of stress may not be sufficiently reduced.

また、樹脂製基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。   The resin substrate is preferably a wiring substrate provided with a conductor circuit, and a semiconductor element and other electronic components are mounted on the wiring substrate.

中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、ヤング率が２５ＧＰａ以下（ただし、０ＧＰａは除く。）であることが好ましい。その理由は、ヤング率が２５ＧＰａを超える樹脂製中継基板本体では、応力の影響を十分に軽減できないからである。なお、樹脂製中継基板本体のヤング率は、０．０１ＧＰａ以上１０ＧＰａ以下がさらに好ましく、０．０１ＧＰａ以上５ＧＰａ以下が特に好ましい。ヤング率が１０ＧＰａ以下であると十分な応力軽減効果を得ることができる。   The resin-made relay board body constituting the relay board or the resin-made board with the relay board preferably has a Young's modulus of 25 GPa or less (excluding 0 GPa). The reason is that the effect of stress cannot be sufficiently reduced in the resin-made relay substrate body having a Young's modulus exceeding 25 GPa. The Young's modulus of the resin-made relay substrate body is more preferably 0.01 GPa or more and 10 GPa or less, and particularly preferably 0.01 GPa or more and 5 GPa or less. When the Young's modulus is 10 GPa or less, a sufficient stress reduction effect can be obtained.

樹脂製中継基板本体は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。即ち、かかる樹脂製中継基板本体の熱膨張係数は、半導体素子及び樹脂製基板の中間的な値であることが好ましく、例えば５．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下がよく、５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃以下がさらによく、５．０ｐｐｍ／℃以上１０．０ｐｐｍ／℃以下が特によい。その理由は、樹脂製中継基板本体の熱膨張係数が５．０ｐｐｍ／℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、樹脂製基板との熱膨張係数差が大きくなる。よって、中継基板と樹脂製基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、樹脂製中継基板本体の熱膨張係数が３０．０ｐｐｍ／℃を超えると、樹脂製基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。   In addition to having a low Young's modulus as described above, the resin relay substrate body preferably has a low thermal expansion. That is, the thermal expansion coefficient of the resin-made relay substrate body is preferably an intermediate value between the semiconductor element and the resin-made substrate, and is preferably 5.0 ppm / ° C. or more and 30.0 ppm / ° C. or less, for example, 5.0 ppm. / ° C. to 20.0 ppm / ° C. is even better, and 5.0 ppm / ° C. to 10.0 ppm / ° C. is particularly good. The reason is that if the thermal expansion coefficient of the resin-made relay substrate body is less than 5.0 ppm / ° C., the difference in thermal expansion coefficient from the semiconductor element is reduced, while the difference in thermal expansion coefficient from the resin-made substrate is increased. Therefore, a large stress comes to act on the joint portion between the relay substrate and the resin substrate, which is not preferable. Conversely, if the thermal expansion coefficient of the resin-made relay substrate body exceeds 30.0 ppm / ° C., the difference in thermal expansion coefficient from the resin-made substrate decreases, while the difference in thermal expansion coefficient from the semiconductor element increases. Therefore, a large stress comes to act on the junction between the relay substrate and the semiconductor element, which is not preferable.

また、樹脂製中継基板本体は、低剛性及び低熱膨張性を有するばかりでなく、絶縁性を有することが好ましい。その理由は、絶縁性を有しない中継基板本体の場合、金属ピンとの絶縁を図るために絶縁層を形成する必要が生じ、構造の複雑化及びそれに伴う高コスト化といった問題が生じるからである。これに対して、絶縁性を有する中継基板本体では、絶縁層が不要となるため構造の簡略化及び低コスト化を達成することができる。   Moreover, it is preferable that the resin-made relay substrate body has not only low rigidity and low thermal expansion, but also insulation. The reason is that in the case of a relay substrate body that does not have insulation, it is necessary to form an insulating layer in order to insulate the metal pin, resulting in problems such as a complicated structure and associated high cost. On the other hand, since the insulating substrate body does not require an insulating layer, the structure can be simplified and the cost can be reduced.

ここで、樹脂製中継基板本体とは、樹脂材料を主体として構成された中継基板本体のことを意味する。かかる樹脂製中継基板本体に用いられる樹脂材料の好適例としては、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ系樹脂（ビスマレイミド−トリアジン系樹脂、ゴム系樹脂などがある。勿論、このような樹脂材料は、上記の低剛性、低熱膨張性及び絶縁性といった諸特性を併せ持つものであることが望ましい。   Here, the resin-made relay board main body means a relay board main body composed mainly of a resin material. Preferable examples of the resin material used for the resin relay substrate main body include an epoxy resin, a polyimide resin, a BT resin (bismaleimide-triazine resin, rubber resin, etc. Of course, such a resin material. It is desirable to have various characteristics such as the above-mentioned low rigidity, low thermal expansion and insulation.

また、樹脂製中継基板本体における樹脂材料の含有量は、重量比で７０％以上、好ましくは８０％以上、さらに好ましくは９５％以上であることがよい。即ち、樹脂製中継基板本体は無機繊維及び無機フィラーを殆どまたは全く含まないことが好ましい。その理由は、樹脂製中継基板本体における無機物の含有量が多くなると、低いヤング率の達成が困難になるばかりでなく、高コスト化につながるおそれがあるからである。   In addition, the content of the resin material in the resin relay substrate body is 70% or more, preferably 80% or more, and more preferably 95% or more by weight. That is, it is preferable that the resin-made relay substrate body contains little or no inorganic fiber and inorganic filler. The reason is that if the content of the inorganic substance in the resin-made relay substrate body is increased, it is difficult not only to achieve a low Young's modulus but also to increase the cost.

樹脂製中継基板本体の厚さは、特に限定されないが、強いて言えば０．３ｍｍ以上１．０ｍｍ以下であることが好ましい。厚さが０．３ｍｍ未満であると、樹脂製中継基板本体の介在による効果、即ち応力軽減効果が十分に得られない可能性があるからである。また、厚さが１．０ｍｍを超えると、構造体全体の厚さが増すばかりでなく、小径の金属ピンを貫通孔内に設ける作業が困難になり製造コストが高くつくおそれがあるからである。なお、樹脂製中継基板本体の厚さは、０．３ｍｍ以上０．７ｍｍ以下であることがより好ましい。   The thickness of the resin-made relay substrate body is not particularly limited, but it is preferable that the thickness is 0.3 mm or more and 1.0 mm or less. This is because if the thickness is less than 0.3 mm, the effect of interposing the resin-made relay substrate body, that is, the stress reduction effect may not be sufficiently obtained. Further, if the thickness exceeds 1.0 mm, not only the thickness of the entire structure increases, but also the operation of providing a small-diameter metal pin in the through hole becomes difficult and the production cost may increase. . In addition, it is more preferable that the thickness of the resin-made relay substrate body is 0.3 mm or more and 0.7 mm or less.

中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、第１面及び第２面間を貫通する複数の貫通孔を有している。貫通孔の直径は特に限定されないが、例えば１２５μｍ以下であることがよく、１００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。隣接する前記貫通孔間の中心間距離も特に限定されないが、例えば２５０μｍ以下であることがよく、２００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の金属ピンを配置できないからである。さらには、貫通孔の直径は８５μｍ以下、隣接する前記貫通孔間の中心間距離は１５０μｍ以下であることがよい（ただし、０μｍは含まず。）。   The resin-made relay board main body constituting the relay board or the resin-made board with the relay board has a plurality of through holes penetrating between the first surface and the second surface. The diameter of the through hole is not particularly limited, but is preferably 125 μm or less, for example, and more preferably 100 μm or less (however, 0 μm is not included). The center-to-center distance between the adjacent through holes is not particularly limited, but is preferably, for example, 250 μm or less, and more preferably 200 μm or less (however, 0 μm is not included). This is because, if the diameter and the distance between the centers are too large, there is a possibility that the semiconductor elements that are expected in the future cannot be sufficiently refined. In other words, if the diameter and the distance between the centers are set too large, a large number of metal pins cannot be arranged within a limited area. Furthermore, the diameter of the through hole is preferably 85 μm or less, and the center-to-center distance between the adjacent through holes is preferably 150 μm or less (however, 0 μm is not included).

また、本発明の中継基板及び中継基板付き樹脂製基板は、複数の貫通孔内に配置された複数の金属ピンを、導体部として有している。金属ピンはその一部が中継基板本体から突出している。具体的にいうと、金属ピンは、一方の端部が第１面から突出する状態、一方の端部が第２面から突出する状態、あるいは両方の端部が第１面及び第２面の両方からそれぞれ突出する状態で、複数の貫通孔内に配置されている。第１面から突出する端部は面接続端子と電気的に接続される一方、第２面から突出する端部は面接続パッドと電気的に接続される。金属ピンにおける非突出部分（即ち貫通孔内にある部分）は、樹脂製中継基板本体により拘束されているため、径方向（ＸＹ方向）へ自由に弾性変形することができない。これに対し、金属ピンにおける突出部分は、樹脂製中継基板本体により拘束されていないため、径方向へ比較的自由に弾性変形することが可能である。従って、このような突出部分が存在することにより、応力軽減効果が奏される。   In addition, the relay substrate and the resin substrate with a relay substrate according to the present invention have a plurality of metal pins arranged in the plurality of through holes as conductor portions. A part of the metal pin protrudes from the relay substrate body. Specifically, the metal pin has a state in which one end protrudes from the first surface, a state in which one end protrudes from the second surface, or both ends of the first surface and the second surface. It is arrange | positioned in several through-holes in the state which each protrudes from both. The end protruding from the first surface is electrically connected to the surface connection terminal, while the end protruding from the second surface is electrically connected to the surface connection pad. Since the non-protruding portion (that is, the portion in the through hole) of the metal pin is restrained by the resin relay substrate body, it cannot be elastically deformed freely in the radial direction (XY direction). On the other hand, the protruding portion of the metal pin is not restrained by the resin-made relay substrate body, and can be elastically deformed relatively freely in the radial direction. Accordingly, the presence of such protruding portions provides a stress reduction effect.

この場合、金属ピンの端部の突出量は、１０μｍ以上５００μｍ以下に設定されることがよく、特には１０μｍ以上３００μｍ以下に設定されることがよりよい。前記突出量が１０μｍ未満であると、金属ピン自身の弾性変形による応力軽減効果を十分に発揮できなくなるからである。一方、前記突出量が５００μｍを超えると、かえって面接続端子や面接続パッドとの接合が難しくなるおそれがあるからである。   In this case, the protruding amount of the end portion of the metal pin is preferably set to 10 μm or more and 500 μm or less, and more preferably set to 10 μm or more and 300 μm or less. This is because if the protruding amount is less than 10 μm, the stress reduction effect due to elastic deformation of the metal pin itself cannot be sufficiently exhibited. On the other hand, if the protrusion amount exceeds 500 μm, it may be difficult to join the surface connection terminals and the surface connection pads.

また、金属ピンは第１端部及び第２端部を有し、第１端部はその表面上にはんだバンプを備え、第２端部は第２面から突出していることが好ましい。この構成であると、半導体素子が実装されるべき第１面側にある第１端部上にはんだバンプが存在することから、バンプレスの半導体素子の実装が可能となる。なお、第２端部上へのはんだバンプの形成については任意であるが、これを省略すればさらなる低コスト化を図ることも可能である。しかも、はんだ自体も軟質の導電性金属であることから、はんだバンプによっても応力軽減効果を期待することができる。   Moreover, it is preferable that a metal pin has a 1st end part and a 2nd end part, a 1st end part is equipped with the solder bump on the surface, and the 2nd end part protrudes from the 2nd surface. With this configuration, the bumpless semiconductor element can be mounted because the solder bump exists on the first end portion on the first surface side where the semiconductor element is to be mounted. Note that the formation of solder bumps on the second end is optional, but if this is omitted, further cost reduction can be achieved. In addition, since the solder itself is also a soft conductive metal, a stress reduction effect can be expected also by the solder bumps.

この場合、前記はんだバンプに使用するはんだの好適例を挙げると、錫鉛共晶はんだ（Ｓｎ／３７Ｐｂ：融点１８３℃）などがある。勿論、錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えばＳｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）などを使用してもよい。さらには、上記のような鉛入りはんだ以外にも、鉛フリーはんだを選択することが可能である。鉛フリーはんだとは、鉛を全くまたは殆ど含まないはんだのことを意味し、例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等を挙げることができる。なお、上記各系のはんだには微量元素（例えばＡｕ，Ｎｉ，Ｇｅ等）が含まれていてもよい。   In this case, a preferable example of the solder used for the solder bump includes a tin-lead eutectic solder (Sn / 37Pb: melting point 183 ° C.). Of course, Sn / Pb solder other than tin-lead eutectic solder, for example, solder having a composition of Sn / 36Pb / 2Ag (melting point 190 ° C.) may be used. Furthermore, it is possible to select lead-free solder other than the above lead-containing solder. The lead-free solder means a solder containing no or almost no lead. For example, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi- Cu-based solder, Sn-Zn-based solder, Sn-Zn-Bi-based solder, and the like can be given. In addition, trace elements (for example, Au, Ni, Ge, etc.) may be contained in the solder of each of the above systems.

金属ピンの形成材料である軟質の導電性金属の具体例としては、例えば、銅、銅合金、金、はんだなどを挙げることができる。なかでも、軟質の導電性金属として銅を選択すること、つまり金属ピンとして銅ピンを用いることが好適である。銅は、軟質かつ高い導電性を有することに加え、比較的安価な材料だからである。従って、銅ピンの使用により、中継基板や中継基板付き樹脂製基板の高性能化、低コスト化を達成しやすくなる。また、銅は一般的なはんだほど融点が低くないため、２００℃〜３００℃程度のはんだリフローを経ても溶融しない。よって、これを金属ピンの材料とした場合には、所定のピン形状を維持することができる。このような性質は、金属ピンの端部にはんだバンプを形成する際に有利に働く。   Specific examples of the soft conductive metal that is the metal pin forming material include copper, copper alloy, gold, and solder. Among them, it is preferable to select copper as the soft conductive metal, that is, to use a copper pin as the metal pin. This is because copper is a relatively inexpensive material in addition to being soft and highly conductive. Therefore, the use of copper pins makes it easy to achieve high performance and low cost of the relay substrate and the resin substrate with the relay substrate. Moreover, since copper has a melting point that is not as low as that of a general solder, it does not melt even after a solder reflow of about 200 ° C. to 300 ° C. Therefore, when this is used as the metal pin material, a predetermined pin shape can be maintained. Such a property is advantageous when forming solder bumps on the ends of metal pins.

また、金属ピンに使用可能なはんだ材料としては、例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等、Ｓｎ−Ｐｂ系はんだ等を挙げることができる。   Examples of solder materials that can be used for metal pins include Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi-Cu solder, and Sn-Zn. Sn-Pb based solder, Sn-Zn-Bi based solder and the like.

金属ピンの断面形状は特に限定されないが、コスト性や製造しやすさ等の観点からすると、例えば断面略円形状であることが好ましく、さらには等断面形状であることが好ましい。金属ピンにおける非突出部分の断面形状及び直径は基本的に貫通孔の断面形状及び直径に依存するが、突出部分については必ずしも貫通孔の断面形状や直径と同じでなくてもよい。   The cross-sectional shape of the metal pin is not particularly limited, but from the viewpoint of cost and ease of manufacture, the cross-sectional shape is preferably, for example, a substantially circular shape, and more preferably an equal cross-sectional shape. The cross-sectional shape and diameter of the non-projecting portion of the metal pin basically depend on the cross-sectional shape and diameter of the through hole, but the protruding portion may not necessarily be the same as the cross-sectional shape and diameter of the through hole.

樹脂製中継基板本体に複数の金属ピンを配設する方法としては、例えば、穴加工後の樹脂製中継基板本体を用意し、それにおける複数の貫通孔内に、あらかじめ所定長さにカットした金属ピンを挿入するという方法がある。なお、樹脂製中継基板本体における複数の貫通孔内に金属ピンを挿入した後に金属ピンを所定長さにカットしてもよい。   As a method of arranging a plurality of metal pins on the resin-made relay board body, for example, a resin-made relay board body after drilling is prepared, and a metal that has been cut into a predetermined length in a plurality of through holes therein There is a method of inserting a pin. Note that the metal pins may be cut to a predetermined length after the metal pins are inserted into the plurality of through holes in the resin-made relay substrate body.

また、穴加工前の樹脂製中継基板本体を用意し、それに対して金属ピンを直接挿通させることにより同時に貫通孔を形成するという方法を採用することも可能である。この場合、樹脂製中継基板本体を半硬化状態にしておいて金属ピンの直接挿入を行い、その後で樹脂製中継基板本体を完全硬化させてもよい。これによれば金属ピンの変形を回避しやすくなる。そのほか、金型内に複数の金属ピンを平行に配置しておき、この状態で樹脂材料によるインサート成形を行って各金属ピンの周囲に樹脂製中継基板本体を形成するという方法を採用することも可能である。   It is also possible to employ a method in which a resin-made relay substrate body before drilling is prepared, and through holes are simultaneously formed by directly inserting metal pins therethrough. In this case, the resin-made relay board body may be in a semi-cured state, the metal pins may be directly inserted, and then the resin-made relay board body may be completely cured. This makes it easier to avoid deformation of the metal pin. In addition, it is also possible to employ a method in which a plurality of metal pins are arranged in parallel in the mold and a resin relay board body is formed around each metal pin by performing insert molding with a resin material in this state. Is possible.

なお、金属ピンに対するはんだバンプの形成は、金属ピン挿入工程後に実施してもよく、金属ピン挿入工程前に実施してもよい。   The formation of solder bumps on the metal pins may be performed after the metal pin insertion step or before the metal pin insertion step.

また、樹脂製中継基板本体の表面上、とりわけ第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、樹脂製中継基板本体の第１面上や第２面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子と金属ピンとを接続する配線層が形成されていてもよい。このように電子部品や素子を設ければ、中継基板や中継基板付き樹脂製基板の付加価値を高めることができる。   Further, one or more electronic components and elements other than semiconductor elements may be provided on the surface of the resin-made relay substrate body, particularly on the first surface and the second surface. Specific examples of the electronic component include a chip transistor, a chip diode, a chip resistor, a chip capacitor, and a chip coil. These electronic components may be active components or passive components. Specific examples of the element include a thin film transistor, a thin film diode, a thin film resistor, a thin film capacitor, and a thin film coil. These elements may be active elements or passive elements. And even if the wiring layer which connects the said electronic components, the said elements, or the said electronic components, the said element, and a metal pin is formed on the 1st surface and the 2nd surface of the resin-made relay substrate main body. Good. By providing electronic components and elements in this way, the added value of the relay substrate and the resin substrate with the relay substrate can be increased.

例えば、薄膜キャパシタを備えた中継基板や中継基板付き樹脂製基板の場合、電源ライン上（即ち、基板側の電源回路と半導体素子側の電源端子とを結ぶ配線上）に薄膜キャパシタを配置しておくことがよい。このように構成すれば、電源ライン上のノイズ（電圧変動）を吸収することができる。よって、ＧＨｚ帯域の高周波ノイズを減らし、半導体素子を高速で動作させることが可能となる。ここで、薄膜キャパシタとは、導体間に強誘電体薄膜を挟み込んだ構造のキャパシタのことをいう。   For example, in the case of a relay substrate having a thin film capacitor or a resin substrate with a relay substrate, the thin film capacitor is arranged on the power line (that is, on the wiring connecting the power circuit on the substrate side and the power terminal on the semiconductor element side). It is good to leave. With this configuration, noise (voltage fluctuation) on the power supply line can be absorbed. Therefore, high frequency noise in the GHz band can be reduced, and the semiconductor element can be operated at high speed. Here, the thin film capacitor means a capacitor having a structure in which a ferroelectric thin film is sandwiched between conductors.

［第１実施形態］ [First Embodiment]

以下、本発明を具体化した第１実施形態を図１〜図１１に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）３１と、配線基板（樹脂製基板）４１とからなる本実施形態の半導体パッケージ１１を示す概略断面図である。図２〜図９は、インターポーザ３１の製造過程を説明するための部分概略断面図である。図１０は、完成したインターポーザ３１を示す概略断面図である。図１１は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を配線基板４１上に実装するときの状態を示す概略断面図である。   Hereinafter, a first embodiment of the present invention will be described in detail with reference to FIGS. FIG. 1 is a schematic cross-sectional view showing a semiconductor package 11 of this embodiment including an IC chip (semiconductor element) 21, an interposer (relay substrate) 31, and a wiring substrate (resin substrate) 41. 2 to 9 are partial schematic cross-sectional views for explaining the manufacturing process of the interposer 31. FIG. 10 is a schematic cross-sectional view showing the completed interposer 31. FIG. 11 is a schematic cross-sectional view showing a state where an interposer with an IC chip (a relay board with a semiconductor element) 61 constituting the semiconductor package 11 is mounted on the wiring board 41.

図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１と、インターポーザ３１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍの矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数の面接続端子２２が格子状に設けられている。これらの面接続端子２２の表面上に特にバンプは設けられていない。   As shown in FIG. 1, the semiconductor package 11 of this embodiment is an LGA (land grid array) including the IC chip 21, the interposer 31, and the wiring substrate 41 as described above. Note that the form of the semiconductor package 11 is not limited to LGA alone, and may be, for example, BGA (ball grid array), PGA (pin grid array), or the like. The IC chip 21 having a function as an MPU is a rectangular flat plate having a length of 12.0 mm, a width of 10.0 mm, and a thickness of 0.7 mm, and is made of silicon having a thermal expansion coefficient of about 2.6 ppm / ° C. Circuit elements (not shown) are formed on the lower surface layer of the IC chip 21. A plurality of surface connection terminals 22 are provided in a lattice pattern on the lower surface side of the IC chip 21. Bumps are not particularly provided on the surface of these surface connection terminals 22.

前記配線基板４１は、上面４２及び下面４３を有する矩形平板状（４５ｍｍ角）の樹脂製多層配線基板である。この多層配線基板は、スルーホール導体５１を有する樹脂製のコア基板５２と、その両面に形成されたビルドアップ層とによって構成されている。かかるビルドアップ層は、複数層の樹脂絶縁層４４と複数層の導体回路４５とを交互に積層した構造を有している。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広い面積で広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、スルーホール導体５１、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図１１のＩＣチップ付きインターポーザ６１以外にも、チップキャパシタ、半導体素子、その他の電子部品（いずれも図示略）が実装されている。   The wiring board 41 is a rectangular flat plate (45 mm square) resin multilayer wiring board having an upper surface 42 and a lower surface 43. This multilayer wiring board is composed of a resin core board 52 having through-hole conductors 51 and build-up layers formed on both sides thereof. The build-up layer has a structure in which a plurality of resin insulation layers 44 and a plurality of conductor circuits 45 are alternately stacked. In the case of this embodiment, specifically, the resin insulating layer 44 is formed of an insulating base material obtained by impregnating a glass cloth with an epoxy resin, and the conductor circuit 45 is formed of a copper foil or a copper plating layer. The thermal expansion coefficient of the wiring board 41 is 13.0 ppm / ° C. or more and less than 16.0 ppm / ° C. On the upper surface 42 of the wiring substrate 41, a plurality of surface connection pads 46 for electrical connection with the interposer 31 side are formed in a lattice shape. On the lower surface 43 of the wiring substrate 41, a plurality of surface connection pads 47 for electrical connection with a mother board (not shown) are formed in a lattice shape. The surface connection pads 47 for connecting the motherboard have a wider area and a wider pitch than the surface connection pads 46 for interposer connection. Via hole conductors 48 are provided in the resin insulating layer 44, and through-hole conductors 51, conductor circuits 45 of different layers, surface connection pads 46, and surface connection pads 47 are electrically connected to each other via these via hole conductors 48. It is connected to the. In addition to the interposer 61 with an IC chip in FIG. 11, a chip capacitor, a semiconductor element, and other electronic components (all not shown) are mounted on the upper surface 42 of the wiring board 41.

本実施形態のインターポーザ３１は、いわゆるＩＣチップ側インターポーザと呼ばれるべきものであって、上面３２（第１面）及び下面３３（第２面）を有する矩形平板形状のインターポーザ本体３８（樹脂製中継基板本体）を有している。そして、このインターポーザ本体３８は、厚さ０．３ｍｍ程度のＢＴ樹脂により形成された板材からなる。かかる板材の熱膨張係数は約１０ｐｐｍ／℃、ヤング率は１〜５ＧＰａ程度である。   The interposer 31 of this embodiment is to be called an IC chip side interposer, and is a rectangular flat plate-shaped interposer body 38 (resin relay board) having an upper surface 32 (first surface) and a lower surface 33 (second surface). Main body). And this interposer main body 38 consists of a board | plate material formed with BT resin about 0.3 mm thick. The plate has a thermal expansion coefficient of about 10 ppm / ° C. and a Young's modulus of about 1 to 5 GPa.

従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ３１は、配線基板４１よりも低い熱膨張性を備えている。また、ＩＣチップ２１のヤング率が１９０ＧＰａ程度であるのに対し、インターポーザ本体３８のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ３１は、極めて低い剛性を備えている。また、本実施形態のインターポーザ本体３８は無機繊維及び無機フィラーを全く含んでいないため、インターポーザ本体３８における樹脂材料の含有量は重量比で９５％以上となっている。   Therefore, the thermal expansion coefficient of the interposer body 38 is smaller than the thermal expansion coefficient of the wiring substrate 41 and larger than the thermal expansion coefficient of the IC chip 21. That is, the interposer 31 of this embodiment has a lower thermal expansion than the wiring board 41. The Young's modulus of the IC chip 21 is about 190 GPa, whereas the Young's modulus of the interposer body 38 is considerably lower than that. That is, the interposer 31 of this embodiment has extremely low rigidity. Moreover, since the interposer body 38 of this embodiment does not contain any inorganic fibers and inorganic fillers, the content of the resin material in the interposer body 38 is 95% or more by weight.

インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３を貫通する複数のビア３４（貫通孔）が格子状に形成されている。本実施形態では、ビア３４の直径が約１００μｍに設定され、隣接するビア３４，３４間の中心間距離（ビアピッチ）が約１５０μｍに設定されている。これらのビア３４は、配線基板４１が有する各面接続パッド４６の位置に対応している。そして、かかるビア３４内には、断面円形状かつ等断面形状の銅ピン３５（金属ピン）が挿入された状態で設けられている。ここでは、断面円形状かつ等断面形状の銅ピン３５、換言すると円柱状の銅ピン３５を使用している。本実施形態においては、前記銅ピン３５の長さが３５０μｍ〜４００μｍ程度に設定され、直径が約１００μｍに設定されている。各銅ピン３５の上端部４９（第１端部）は、上面３２から突出しておらず、インターポーザ本体３８のビア３４内に収まっている。各銅ピン３５の上端面（第１端部側の端面）の上には、直径１１０μｍ〜１６０ｍμｍ程度かつ略球形状のインターポーザ側はんだバンプ３６がそれぞれ設けられている。各インターポーザ側はんだバンプ３６は、ＩＣチップ２１側の各面接続端子２２に電気的に接続されている。本実施形態では、インターポーザ側はんだバンプ３６は、錫鉛共晶はんだよりも高融点のＳｎ／Ｐｂ系はんだ（９０Ｓｎ／１０Ｐｂ）からなる。一方、各銅ピン３５の下端部５０（第２端部）は、インターポーザ本体３８の下面３３から５０μｍ〜１００μｍ程度突出している。そして、各銅ピン３５の下端部５０は、配線基板４１側の面接続パッド４６上に設けられた基板側はんだバンプ４０を介して、各面接続パッド４６に電気的に接続されている。   In the interposer main body 38 constituting the interposer 31, a plurality of vias 34 (through holes) penetrating the upper surface 32 and the lower surface 33 are formed in a lattice shape. In the present embodiment, the diameter of the via 34 is set to about 100 μm, and the center-to-center distance (via pitch) between the adjacent vias 34 and 34 is set to about 150 μm. These vias 34 correspond to the positions of the surface connection pads 46 of the wiring board 41. In the via 34, a copper pin 35 (metal pin) having a circular cross section and an equal cross section is inserted. Here, a copper pin 35 having a circular cross section and an equal cross section, in other words, a cylindrical copper pin 35 is used. In the present embodiment, the length of the copper pin 35 is set to about 350 μm to 400 μm, and the diameter is set to about 100 μm. The upper end portion 49 (first end portion) of each copper pin 35 does not protrude from the upper surface 32 and is accommodated in the via 34 of the interposer body 38. On the upper end surface (end surface on the first end portion side) of each copper pin 35, a substantially spherical interposer-side solder bump 36 having a diameter of about 110 μm to 160 μm is provided. Each interposer-side solder bump 36 is electrically connected to each surface connection terminal 22 on the IC chip 21 side. In this embodiment, the interposer-side solder bump 36 is made of Sn / Pb solder (90Sn / 10Pb) having a melting point higher than that of tin-lead eutectic solder. On the other hand, the lower end portion 50 (second end portion) of each copper pin 35 protrudes from the lower surface 33 of the interposer body 38 by about 50 μm to 100 μm. The lower end portion 50 of each copper pin 35 is electrically connected to each surface connection pad 46 via a substrate-side solder bump 40 provided on the surface connection pad 46 on the wiring substrate 41 side.

そして、このような構造の半導体パッケージ１１では、インターポーザ３１の各銅ピン３５を介して、配線基板４１側とＩＣチップ２１側とが導通されている。ゆえに、インターポーザ３１を介して、配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。   In the semiconductor package 11 having such a structure, the wiring substrate 41 side and the IC chip 21 side are electrically connected via the copper pins 35 of the interposer 31. Therefore, signals are input / output between the wiring board 41 and the IC chip 21 via the interposer 31, and power for operating the IC chip 21 as an MPU is supplied.

ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。   Here, a procedure for manufacturing the semiconductor package 11 having the above structure will be described.

まず、下記の要領で配線基板４１を作製する。即ち、スルーホール導体５１を有するコア基板５２を用意し、従来公知のビルドアッププロセスによってその両面に、樹脂絶縁層４４と導体回路４５とからなるビルドアップ層を形成する。そして、図示しないソルダーレジストを必要に応じて形成した後、はんだペーストの印刷及びリフローを行って、各面接続パッド４６上に基板側はんだバンプ４０をそれぞれ設ける。本実施形態では、基板側はんだバンプ４０の形成にあたって、例えば錫鉛共晶はんだ（６３Ｓｎ／３７Ｐｂ）等が用いられる。   First, the wiring board 41 is produced in the following manner. That is, a core substrate 52 having through-hole conductors 51 is prepared, and a buildup layer composed of a resin insulating layer 44 and a conductor circuit 45 is formed on both surfaces thereof by a conventionally known buildup process. Then, after forming a solder resist (not shown) as required, the solder paste is printed and reflowed to provide the board-side solder bumps 40 on the respective surface connection pads 46. In the present embodiment, for example, tin-lead eutectic solder (63Sn / 37Pb) is used for forming the substrate-side solder bumps 40.

次に、下記の要領でインターポーザ３１を作製する。   Next, the interposer 31 is produced in the following manner.

図２に示されるように、まず、出発材料である矩形状のＢＴ樹脂板５４を用意する。次に、このＢＴ樹脂板５４に対し、例えば炭酸ガスレーザーを用いたレーザー加工等を行って、銅張積層板５５の表裏を貫通する多数のビア３４を形成し、インターポーザ本体３８とする（図３参照）。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビア３４の形成を行っても構わない。次に、穴加工後のインターポーザ３８に対する銅ピン３５の挿入工程を、下記の要領で実施する。   As shown in FIG. 2, first, a rectangular BT resin plate 54 as a starting material is prepared. Next, the BT resin plate 54 is subjected to laser processing using, for example, a carbon dioxide laser to form a large number of vias 34 penetrating the front and back of the copper-clad laminate 55 to form an interposer body 38 (see FIG. 3). Of course, the via 34 may be formed by a drilling method other than laser processing, such as drilling. Next, the insertion process of the copper pin 35 with respect to the interposer 38 after drilling is performed in the following manner.

まず、図４に示すような支持治具６５及びピン保持治具６６をそれぞれ用意する。そして、支持治具６５上に穴加工後のインターポーザ本体３８をセットするとともに、ピン保持治具６６の有する多数の保持穴６７内に銅ピン３５の一部を保持させておく。ここでは、ピン保持治具６６に挿入される前の段階で、既に銅ピン３５は所定の長さにカットしておく。もっとも、ピン保持治具６６に挿入した後の段階で、銅ピン３５を切り揃えても構わない。次に、銅ピン３５の突出側が下向きになるようにピン保持治具６６を反転させるとともに、各銅ピン３５を各ビア３４に対して位置合わせする。そして、位置合わせ後にピン保持治具６６を下降させて、各銅ピン３５の一部を各ビア３４内に挿入固定する（図４参照）。挿入が完了したらピン保持治具６６を取り外す（図５参照）。このようにピン保持治具６６を用いたピン立て手法の利点は、多数の銅ピン３５を一括して固定でき、生産効率に優れることである。   First, a support jig 65 and a pin holding jig 66 as shown in FIG. 4 are prepared. Then, the interposer main body 38 after the hole processing is set on the support jig 65, and a part of the copper pin 35 is held in the numerous holding holes 67 of the pin holding jig 66. Here, the copper pin 35 is already cut into a predetermined length before being inserted into the pin holding jig 66. However, the copper pins 35 may be cut and aligned at the stage after being inserted into the pin holding jig 66. Next, the pin holding jig 66 is reversed so that the protruding side of the copper pin 35 faces downward, and each copper pin 35 is aligned with each via 34. Then, after the positioning, the pin holding jig 66 is lowered, and a part of each copper pin 35 is inserted and fixed in each via 34 (see FIG. 4). When the insertion is completed, the pin holding jig 66 is removed (see FIG. 5). Thus, the advantage of the pin standing method using the pin holding jig 66 is that a large number of copper pins 35 can be fixed together, and the production efficiency is excellent.

次に、ピン立て工程を経たインターポーザ本体３８を図示しないペースト印刷装置に移し、上面３２側に所定のはんだレジスト５８を設けた状態ではんだペースト６０を印刷する（図６参照）。このはんだレジスト５８には、各銅ピン３５の上端部４９がある位置に対応して多数の透孔５９が設けられている。はんだレジスト５８の厚さは、得ようとするインターポーザ側はんだバンプ３６の大きさに基づいて決定される。本実施形態ではその厚さを１５０μｍ〜２００μｍ程度に設定している。そして、上記のはんだペースト印刷を行うと、各透孔５９内にはんだペースト６０が充填される（図７参照）。次に、インターポーザ本体３８の上面３２からはんだレジスト５８を除去する（図８参照）。このとき、銅ピン３５の上端面の上に、はんだペースト６０が載った状態となる。そして次にリフローを行って、銅ピン３５の上端部４９の端面と接合するインターポーザ側はんだバンプ３６を設ける（図９参照）。以上の結果、図１０に示す所望構造のインターポーザ３１が完成する。   Next, the interposer body 38 that has undergone the pinning process is transferred to a paste printing device (not shown), and the solder paste 60 is printed with a predetermined solder resist 58 provided on the upper surface 32 side (see FIG. 6). The solder resist 58 is provided with a large number of through holes 59 corresponding to positions where the upper end portions 49 of the copper pins 35 are located. The thickness of the solder resist 58 is determined based on the size of the interposer side solder bump 36 to be obtained. In this embodiment, the thickness is set to about 150 μm to 200 μm. When the above solder paste printing is performed, the solder paste 60 is filled in each through hole 59 (see FIG. 7). Next, the solder resist 58 is removed from the upper surface 32 of the interposer body 38 (see FIG. 8). At this time, the solder paste 60 is placed on the upper end surface of the copper pin 35. Then, reflow is performed to provide an interposer-side solder bump 36 that is joined to the end face of the upper end portion 49 of the copper pin 35 (see FIG. 9). As a result, the interposer 31 having a desired structure shown in FIG. 10 is completed.

次に、完成した前記インターポーザ３１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、インターポーザ側はんだバンプ３６とを位置合わせするようにする。そして、加熱してインターポーザ側はんだバンプ３６をリフローすることにより、インターポーザ側はんだバンプ３６と面接続端子２２とをフリップチップ接続する。その結果、図１１に示すＩＣチップ付きインターポーザ６１が完成する。   Next, the IC chip 21 is placed on the upper surface 32 of the completed interposer 31. At this time, the surface connection terminals 22 on the IC chip 21 side and the interposer side solder bumps 36 are aligned. Then, the interposer side solder bumps 36 and the surface connection terminals 22 are flip-chip connected by heating and reflowing the interposer side solder bumps 36. As a result, the interposer 61 with IC chip shown in FIG. 11 is completed.

次に、インターポーザ３１側の各銅ピン３５の下端部５０と、配線基板４１側の各基板側はんだバンプ４０とを位置合わせして（図１１参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、各銅ピン３５の下端部５０と各面接続パッド４６とを、各基板側はんだバンプ４０を介してそれぞれ接合する。この後、必要に応じてアンダーフィル（図示略）による界面の封止などを行えば、図１に示す半導体パッケージ１１が完成する。   Next, the lower end portions 50 of the copper pins 35 on the interposer 31 side and the board-side solder bumps 40 on the wiring board 41 side are aligned (see FIG. 11), and the interposer with IC chip is placed on the wiring board 41. 61 is placed. And the lower end part 50 of each copper pin 35 and each surface connection pad 46 are each joined through each board | substrate side solder bump 40, respectively. Thereafter, if necessary, the interface is sealed with an underfill (not shown) to complete the semiconductor package 11 shown in FIG.

従って、本実施形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

（１）本実施形態のインターポーザ３１は、低ヤング率のインターポーザ本体３８を使用して構成されている。そのため、樹脂製の配線基板４１がＸＹ方向に熱膨張または熱収縮したときでもインターポーザ３１がそれに追従して弾性的にひずむ（変形する）ことができる。また、銅ピン３５は軟質な銅からなるため剛性が低く、しかも下端部５０がインターポーザ本体３８から突出した状態にある。ゆえに、かかる銅ピン３５の突出部分は、樹脂製の配線基板４１が熱膨張または熱収縮したときでも、それに追従して弾性的にひずむ（変形する）ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記２つの部材がひずむことによる相乗効果によって、確実に軽減される。しかも、このインターポーザ本体３８は低熱膨張性という好ましい性質も備えている。   (1) The interposer 31 of this embodiment is configured using an interposer body 38 having a low Young's modulus. Therefore, even when the resin wiring board 41 is thermally expanded or contracted in the X and Y directions, the interposer 31 can follow and elastically distort (deform). Further, since the copper pin 35 is made of soft copper, the rigidity is low, and the lower end portion 50 protrudes from the interposer body 38. Therefore, even when the resin wiring board 41 is thermally expanded or contracted, the protruding portion of the copper pin 35 can be elastically distorted (deformed) following that. Therefore, the influence of the stress generated due to the difference in thermal expansion coefficient is surely reduced by the synergistic effect due to the distortion of the two members. Moreover, the interposer body 38 also has a preferable property of low thermal expansion.

以上のことから、インターポーザ３１と他部品（即ち配線基板４１やＩＣチップ２１）との接合部分や、ＩＣチップ２１自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ１１を得ることができる。   From the above, cracks are unlikely to occur in the joint portion between the interposer 31 and other components (that is, the wiring board 41 and the IC chip 21) and the IC chip 21 itself. As a result, the semiconductor package 11 having excellent reliability can be obtained.

（２）概して樹脂材料はセラミック材料ほど高価ではないため、本実施形態のようにこれをインターポーザ本体３８の形成材料として使用することで、比較的安価なインターポーザ３１を実現することができる。また、銅ピン３５も比較的安価な材料であるため、本実施形態のようにこれを導体部の形成材料として使用することで、比較的安価なインターポーザ３１を実現することができる。その結果、半導体パッケージ１１の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板４１についても樹脂製であり、このことは半導体パッケージ１１の低コスト化に確実に貢献している。   (2) Since the resin material is generally not as expensive as the ceramic material, the relatively low-cost interposer 31 can be realized by using it as the forming material of the interposer body 38 as in the present embodiment. Further, since the copper pin 35 is also a relatively inexpensive material, the relatively inexpensive interposer 31 can be realized by using this as the material for forming the conductor portion as in this embodiment. As a result, cost reduction of the semiconductor package 11 can be easily achieved. Of course, in the present embodiment, the wiring board 41 is also made of resin, which contributes to the cost reduction of the semiconductor package 11 without fail.

（３）しかも、本実施形態のインターポーザ本体３８は好適な絶縁性を有するＢＴ樹脂を材料として用いているため、銅ピン３５との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。   (3) Moreover, since the interposer body 38 of the present embodiment uses BT resin having suitable insulating properties as a material, an insulating layer for insulation from the copper pin 35 is not particularly required. Therefore, simplification of the structure and cost reduction can be achieved.

（４）本実施形態の場合、銅ピン３５の上端部４９の表面上には、インターポーザ側はんだバンプ３６が設けられている。つまり、ＩＣチップ２１が実装される上面３２側にインターポーザ側はんだバンプ３６が存在することから、バンプレスのＩＣチップ２１の実装が可能となっている。また、インターポーザ本体３８から突出している銅ピン３５の下端部５０については、はんだバンプがあえて省略されている。従って、銅ピン３５の両端部にはんだバンプを設けた場合に比べて、さらに低コスト化を図ることができる。   (4) In the present embodiment, the interposer-side solder bumps 36 are provided on the surface of the upper end portion 49 of the copper pin 35. That is, since the interposer-side solder bump 36 exists on the upper surface 32 side on which the IC chip 21 is mounted, the bumpless IC chip 21 can be mounted. Further, the solder bumps are omitted from the lower end portion 50 of the copper pin 35 protruding from the interposer body 38. Therefore, the cost can be further reduced as compared with the case where solder bumps are provided at both ends of the copper pin 35.

（５）なお、本実施形態の半導体パッケージ１１は以下のような手順で製造することもできる。図１２に示されるように、配線基板４１の上面４２にインターポーザ３１をはんだ付け等により接合することで、インターポーザ付き配線基板（中継基板付き樹脂製基板）７１をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする。   (5) The semiconductor package 11 of the present embodiment can be manufactured by the following procedure. As shown in FIG. 12, the interposer 31 is joined to the upper surface 42 of the wiring board 41 by soldering or the like, so that a wiring board with an interposer (resin board with a relay board) 71 is produced in advance. Thereafter, the IC chip 21 is bonded to the upper surface 32 of the wiring board 71 with an interposer to obtain a desired semiconductor package 11.

以上説明した本発明は、上記実施形態のみに限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。例えば、銅ピン３５の上端部４９や下端部５０に、接続信頼性の向上等を図るために、めっきを施してもよい。この場合、金めっきを施すことが好適であり、特にはニッケルめっきを介して金めっきを施すことがより好適である。   It goes without saying that the present invention described above is not limited to the above-described embodiments, and can be applied with appropriate modifications within the scope not departing from the scope of the invention. For example, the upper end portion 49 and the lower end portion 50 of the copper pin 35 may be plated in order to improve connection reliability. In this case, it is preferable to apply gold plating, and it is more preferable to apply gold plating through nickel plating.

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。   Next, the technical ideas grasped by the embodiment described above are listed below.

（１）面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、ヤング率が２ＧＰａ以上２５ＧＰａ以下である略板形状の樹脂製中継基板本体と、第１端部及び第２端部を有し、前記第２端部が前記第２面から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の銅ピンとを備えることを特徴とする中継基板。   (1) having a first surface and a second surface on which a semiconductor element having surface connection terminals is to be mounted, having a plurality of through-holes communicating between the first surface and the second surface, and a Young's modulus Having a substantially plate-shaped resin-made relay substrate body having a pressure of 2 GPa or more and 25 GPa or less, a first end portion and a second end portion, and the plurality of penetrations in a state where the second end portion protrudes from the second surface A relay board comprising a plurality of copper pins disposed in the holes and to be electrically connected to the surface connection terminals.

（２）面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、ヤング率が２ＧＰａ以上２５ＧＰａ以下である略板形状の樹脂製中継基板本体と、第１端部及び第２端部を有し、前記第２端部が前記第２面から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の銅ピンと、前記第１端部の表面上にのみ設けられたはんだバンプとを備えることを特徴とする中継基板。   (2) having a first surface and a second surface on which a semiconductor element having a surface connection terminal is to be mounted, and having a plurality of through-holes communicating between the first surface and the second surface, and a Young's modulus Having a substantially plate-shaped resin-made relay substrate body having a pressure of 2 GPa or more and 25 GPa or less, a first end portion and a second end portion, and the plurality of penetrations in a state where the second end portion protrudes from the second surface A relay board comprising: a plurality of copper pins which are disposed in the holes and are to be electrically connected to the surface connection terminals; and solder bumps provided only on the surface of the first end portion.

（３）前記半導体素子における少なくとも一辺は１０ｍｍ以上であり、前記半導体素子の厚さは１．０ｍｍ以上であることを特徴とする技術的思想１または２に記載の中継基板。   (3) The relay substrate according to the technical idea 1 or 2, wherein at least one side of the semiconductor element is 10 mm or more, and the thickness of the semiconductor element is 1.0 mm or more.

（４）前記半導体素子は、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることを特徴とする技術的思想１乃至３いずれか１項に記載の中継基板。   (4) The relay substrate according to any one of the technical ideas 1 to 3, wherein the semiconductor element has a thermal expansion coefficient of 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C.

（５）前記貫通孔の直径は１００μｍ以下であり、隣接する前記貫通孔間の中心間距離は２００μｍ以下であることを特徴とする技術的思想１乃至４のいずれか１項に記載の中継基板。   (5) The relay substrate according to any one of the technical ideas 1 to 4, wherein a diameter of the through hole is 100 μm or less, and a center-to-center distance between the adjacent through holes is 200 μm or less. .

ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（樹脂製基板）とからなる第１実施形態の半導体パッケージを示す概略断面図。1 is a schematic cross-sectional view showing a semiconductor package of a first embodiment including an IC chip (semiconductor element), an interposer (relay substrate), and a wiring substrate (resin substrate). 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 同インターポーザの製造方法を説明するための部分概略断面図。The fragmentary schematic sectional drawing for demonstrating the manufacturing method of the same interposer. 完成した第１実施形態のインターポーザを示す概略断面図。FIG. 3 is a schematic cross-sectional view showing the completed interposer according to the first embodiment. 第１実施形態の半導体パッケージを構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を配線基板上に実装するときの状態を示す概略断面図。The schematic sectional drawing which shows the state when mounting the interposer with an IC chip (intermediate board with a semiconductor element) which comprises the semiconductor package of 1st Embodiment on a wiring board. 第１実施形態の半導体パッケージを構成するにあたり、ＩＣチップをインターポーザ付き配線基板（中継基板付き樹脂製基板）上に実装するときの状態を示す概略断面図。FIG. 3 is a schematic cross-sectional view showing a state when an IC chip is mounted on a wiring board with an interposer (resin board with a relay board) in configuring the semiconductor package of the first embodiment.

符号の説明Explanation of symbols

２１…半導体素子としてのＩＣチップ
２２…面接続端子
３１…中継基板としてのインターポーザ
３２…第１面としての上面
３３…第２面としての下面
３４…貫通孔としてのビア
３５…金属ピンとしての銅ピン
３６…はんだバンプとしてのインターポーザ側はんだバンプ
３８…樹脂製中継基板本体としてのインターポーザ本体
４１…樹脂製基板としての配線基板
４６…面接続パッド
４９…（金属ピンの）第１端部としての上端部
５０…（金属ピンの）第２端部としての下端部
７１…中継基板付き樹脂製基板としてのインターポーザ付き配線基板 DESCRIPTION OF SYMBOLS 21 ... IC chip as a semiconductor element 22 ... Surface connection terminal 31 ... Interposer as a relay substrate 32 ... Upper surface as a first surface 33 ... Lower surface as a second surface 34 ... Via as a through hole 35 ... Copper as a metal pin Pin 36 ... Interposer side solder bump 38 as a solder bump 38 ... Interposer body 41 as a resin-made relay board main body 41 ... Wiring board as a resin-made board 46 ... Surface connection pad 49 ... Upper end as a first end (of a metal pin) 50: Lower end as second end (of metal pin) 71: Wiring board with interposer as resin board with relay board

Claims (2)

面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、
軟質の導電性金属からなり、その端部が前記第１面及び前記第２面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の金属ピンと
を備えることを特徴とする中継基板。 A substantially plate-shaped resin relay having a first surface and a second surface on which a semiconductor element having surface connection terminals is to be mounted, and having a plurality of through-holes communicating between the first surface and the second surface A substrate body;
It is made of a soft conductive metal, and is disposed in the plurality of through holes in a state in which an end portion protrudes from at least one of the first surface and the second surface, and is electrically connected to the surface connection terminal. A relay board comprising a plurality of metal pins to be formed. 面接続パッドを有する樹脂製基板を備え、かつ、
面接続端子を有する半導体素子が実装されるべき第１面、及び前記樹脂製基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、
軟質の導電性金属からなり、その端部が前記第１面及び前記第２面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続されるべき複数の金属ピンとを有する中継基板を備えた
ことを特徴とする中継基板付き樹脂製基板。 A resin substrate having a surface connection pad; and
A first surface on which a semiconductor element having a surface connection terminal is to be mounted, and a second surface mounted on the surface of the resin substrate, and a plurality of communication between the first surface and the second surface A substantially plate-shaped resin relay substrate body having a through hole;
The surface connection terminal and the surface connection pad are made of a soft conductive metal and are disposed in the plurality of through holes in a state in which an end portion protrudes from at least one of the first surface and the second surface. A resin substrate with a relay substrate, comprising a relay substrate having a plurality of metal pins to be electrically connected to each other.
JP2004049062A 2004-02-25 2004-02-25 Relay board, and substrate made of resin having the same Pending JP2005243761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004049062A JP2005243761A (en) 2004-02-25 2004-02-25 Relay board, and substrate made of resin having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004049062A JP2005243761A (en) 2004-02-25 2004-02-25 Relay board, and substrate made of resin having the same

Publications (1)

Publication Number Publication Date
JP2005243761A true JP2005243761A (en) 2005-09-08

Family

ID=35025197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004049062A Pending JP2005243761A (en) 2004-02-25 2004-02-25 Relay board, and substrate made of resin having the same

Country Status (1)

Country Link
JP (1) JP2005243761A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109790A (en) * 2005-10-12 2007-04-26 Nec Corp Flip-chip semiconductor device
JP2010541244A (en) * 2007-09-28 2010-12-24 テッセラ，インコーポレイテッド Flip chip interconnect with double posts
JP2012089642A (en) * 2010-10-19 2012-05-10 Fujitsu Ltd Electronic apparatus, semiconductor device, thermal interposer and method of manufacturing the same
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP2016062916A (en) * 2014-09-12 2016-04-25 イビデン株式会社 Electronic component mounting substrate and manufacturing method of electronic component mounting substrate
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109790A (en) * 2005-10-12 2007-04-26 Nec Corp Flip-chip semiconductor device
JP2010541244A (en) * 2007-09-28 2010-12-24 テッセラ，インコーポレイテッド Flip chip interconnect with double posts
US8884448B2 (en) 2007-09-28 2014-11-11 Tessera, Inc. Flip chip interconnection with double post
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP2012089642A (en) * 2010-10-19 2012-05-10 Fujitsu Ltd Electronic apparatus, semiconductor device, thermal interposer and method of manufacturing the same
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP2016062916A (en) * 2014-09-12 2016-04-25 イビデン株式会社 Electronic component mounting substrate and manufacturing method of electronic component mounting substrate
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Similar Documents

Publication Publication Date Title
US6458623B1 (en) Conductive adhesive interconnection with insulating polymer carrier
JP5122932B2 (en) Multilayer wiring board
KR101376264B1 (en) Stacked package and method for manufacturing the package
KR20100084684A (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
JP2004356618A (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, structure having semiconductor element, intermediate substrate, and substrate, and method for manufacturing intermediate substrate
US20130215586A1 (en) Wiring substrate
JP4509550B2 (en) Relay board, relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and board
JP4976840B2 (en) Printed wiring board, printed wiring board manufacturing method, and electronic device
JP2005216696A (en) Relay board and board with relay board
US20040046005A1 (en) Stack package and manufacturing method thereof
JP2005243761A (en) Relay board, and substrate made of resin having the same
JP2012074505A (en) Substrate for semiconductor mounting devices, and semiconductor mounting device
JP2005039241A (en) Intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure composed of semiconductor element, intermediate substrate, and substrate
JP4065264B2 (en) Substrate with relay substrate and method for manufacturing the same
JP2005217201A (en) Extension board and substrate having the same
JP4786914B2 (en) Composite wiring board structure
JP4718890B2 (en) MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE
JP2005039240A (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure composed of semiconductor element, intermediate substrate, and substrate
JP2005243760A (en) Relay board, and resin board having the same
JP2010080671A (en) Electronic element package
JP2005244163A (en) Substrate with extension board and its manufacturing method
JP2004304181A (en) Relay board, relay board with semiconductor device, board with the relay board, and structure composed of them
Das et al. 3D integration of system-in-package (SiP) using organic interposer: toward SiP-interposer-SiP for high-end electronics
JP2006310543A (en) Wiring board and its production process, wiring board with semiconductor circuit element
KR100512810B1 (en) A stack semiconductor package and it&#39;s manufacture method