JP2004354798A - 薄膜トランジスタ基板及びその製造方法 - Google Patents

Abstract

【課題】薄膜トランジスタ基板の製造工程中において、内部素子領域が完成し、内部素子領域を静電保護配線及び静電保護素子から切り離した後でも、内部素子領域の切断面から配線腐食が進行を防止し、ゲート端子／配線及びドレイン端子／配線の信頼性を向上させる。
【解決手段】ＴＦＴ基板１００のゲート端子３及びドレイン端子を含む内部の表示領域を基板周辺の静電保護配線４及び静電保護素子１９から切り離す際に、切断面に大気中で腐食しやすいゲート配線１２２が露出することが無いように、ゲート端子３及びドレイン端子近傍では耐腐食性のＩＴＯからなるゲート端子電極１１５を切断する構成とする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ基板及びその製造方法に関し、特に薄膜トランジスタ基板の端子及びその製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置の薄膜トランジスタ（ＴＦＴ）基板では、製造工程中における基板内部の素子を静電気から保護するために、基板外周に静電保護用配線を設け、それに静電保護用トランジスタを介してゲート配線及びドレイン配線（または信号線）を接続する。この様子を示したものが図３である。
【０００３】
図３に示すように、ＴＦＴ基板１００には横方向にゲート配線２、ゲート端子３が設けられ、基板の最外周には静電保護配線４が形成される。ゲート配線２はゲート端子３を通過し、ゲート配線２２となって静電保護素子１９を介して静電保護配線４に接続される。ＴＦＴ基板１００にはゲート配線２に直交してドレイン配線７が垂直方向に設けられる。ドレイン配線７もドレイン端子８を通過し、ドレイン配線２７となって静電保護素子１９を介して静電保護配線４に接続される。ゲート配線２とドレイン配線７とが交差する点に対応して薄膜トランジスタ１０が設けられる。静電保護素子１９は薄膜トランジスタ１０と同じ構造のトランジスタにより構成する。
【０００４】
図４（ａ）は、ゲート端子３、ゲート配線２２、静電保護素子１９及び静電保護配線４近傍の拡大平面図である。ＴＦＴ基板２００は、図の切断線Ｉ−Ｉに沿ってＴＦＴ基板１００を切断する（ドレイン端子８側の基板も同様に切断する）ことにより得られる。従って、ゲート端子３と静電保護素子１９との間のゲート配線２２、ドレイン端子８と静電保護素子１９との間のドレイン配線２７は切断される。このときの様子を示したものが図４（ｂ）である。図４（ｂ）は図４（ａ）の切断線ＩＩ−ＩＩに沿った断面図であり、ゲート端子３、ゲート端子電極１５、ゲート配線２、ゲート配線２２及び表示領域の薄膜トランジスタ１０を横断して切断したときの断面図である。同様に図５（ａ）は、ドレイン端子８、ドレイン配線２７、静電保護素子１９及び静電保護配線４近傍の拡大平面図であり、図５（ｂ）は図５（ａ）の切断線ＩＩ−ＩＩに沿った断面図である。なお、図４（ａ）（図５（ａ）も同様）では簡単のためゲート端子３、ゲート端子電極１５、ゲート配線２、ゲート配線２２を除く薄膜トランジスタ１０等は模式的に示している。
【０００５】
図４（ａ）、（ｂ）及び図５（ａ）、（ｂ）を参照してゲート端子３、ドレイン端子８近傍の構造を説明する。
【０００６】
ゲート配線材料としてモリブデン単層を使用し、ゲート配線のフォトレジスト工程においては、透明基板１上にゲート配線２と共にゲート端子３、基板の最外周の静電保護配線４も形成する。この後、ゲート絶縁膜５を堆積させ、その上に半導体層６を形成し、さらに、モリブデン単層を使用してドレイン配線（ドレイン電極を含む）７、ドレイン端子８、ソース電極９を形成し、薄膜トランジスタ１０、静電保護素子１９を形成する。このとき同時に、ゲート配線２及びドレイン配線７は、それぞれ静電保護素子１９を介して静電保護配線４に接続される。この後、保護膜を含む層間絶縁膜１１、端子部のコンタクトホール１２、１３、ＩＴＯからなる画素電極（図示せず）と同時にゲート端子電極１５、ドレイン端子電極１６、さらにそれらを覆う配向膜１７を形成する。最後に、静電保護配線４とゲート端子３及びドレイン端子８の間のゲート配線２２及びドレイン配線２７を切断して、ＴＦＴ基板１００周辺の静電保護配線４及び静電保護素子１９をゲート端子３及びドレイン端子８を含むＴＦＴ基板２００から切り離す。
【０００７】
ゲート端子部にＩＴＯからなるゲート端子電極を設ける構造は特許文献１にも示されている。
【０００８】
【特許文献１】
特開平６−９５１４６号公報（段落番号００２０，図４）
【０００９】
【発明が解決しようとする課題】
しかしながら、静電保護配線４とゲート端子３及びドレイン端子８の間のゲート配線２２及びドレイン配線２７を切断すると切断面から大気中で腐食し易いモリブデンが露出してゲート配線２２及びドレイン配線２７の配線腐食が進行し易く、長時間使用すると断線の恐れがある。モリブデン以外には、Ａｌ単層、Ｍｏ／Ａｌ積層膜などは大気中で腐食し易い。特に、Ｍｏ／Ａｌ積層構造の場合、異種金属間の電池作用により腐食が速くなる。
【００１０】
そこで本発明の目的は、静電保護配線から表示領域を切り離したときに、表示領域の切断面から配線腐食が進行しない薄膜トランジスタ基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の薄膜トランジスタ基板は、第１基板と、前記第１基板上に設けられ基板周辺にゲート端子を有するゲート配線と、前記ゲート配線を覆って前記第１基板上に設けられる第１絶縁膜と、前記第１絶縁膜上に設けられ、前記ゲート配線と交差し、基板周辺にドレイン端子を有するドレイン配線と、前記ドレイン配線を覆って前記第１絶縁膜上に設けた第２絶縁膜と、前記ゲート端子及び前記ドレイン端子上の絶縁膜に設けたゲート端子開口及びドレイン端子開口を覆い、前記ゲート端子及び前記ドレイン端子よりも外側に延在するそれぞれゲート端子電極及びドレイン端子電極とを備える薄膜トランジスタ基板であって、前記ゲート端子電極及び前記ドレイン端子電極を大気中において耐腐食性を示す材料により形成することを特徴とする。
【００１２】
上記本発明の薄膜トランジスタ基板において、前記ゲート端子電極及び前記ドレイン端子電極は、前記ゲート端子電極及び前記ドレイン端子電極を前記ゲート端子及び前記ドレイン端子よりも外側に延在させて前記第１基板上の最外周に設けられる最外周配線と接続させた状態から、前記ゲート端子電極及び前記ドレイン端子電極の前記ゲート端子及び前記ドレイン端子よりも外側に延在する部分を切断することにより形成され、前記大気中において耐腐食性を示す材料が透明材料である場合は、前記透明材料はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｔａｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）であり、前記大気中において耐腐食性を示す材料は高融点金属である場合は、前記高融点金属はＣｒ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，Ｔａ，Ｚｒ，Ｈｆのいずれかである。
【００１３】
本発明の薄膜トランジスタ基板の製造方法は、第１基板上に基板周辺にゲート端子を有するゲート配線を形成するゲート配線形成工程と、
前記ゲート配線を覆って前記第１基板上に第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜上に前記ゲート配線と交差し、基板周辺にドレイン端子を有するドレイン配線を形成するドレイン配線形成工程と、
前記ドレイン配線を覆って前記第１絶縁膜上に第２絶縁膜を形成する第２絶縁膜形成工程と、
前記ゲート端子及び前記ドレイン端子上の絶縁膜にゲート端子開口及びドレイン端子開口を形成する端子開口形成工程と、
前記ゲート端子開口及び前記ドレイン端子開口を覆い、前記ゲート端子及び前記ドレイン端子よりも外側に延在するそれぞれゲート端子電極及びドレイン端子電極を形成する端子電極形成工程とを備える薄膜トランジスタ基板の製造方法であって、前記ゲート端子電極及び前記ドレイン端子電極を大気中において耐腐食性を示す材料により形成することを特徴とする。
【００１４】
上記本発明の薄膜トランジスタ基板の製造方法において、前記ゲート配線形成工程又は前記ドレイン配線形成工程において、前記第１基板上の最外周に最外周配線を形成し、前記端子開口形成工程において、前記最外周配線上の絶縁膜に最外周配線開口を形成し、前記端子電極形成工程において、前記ゲート端子電極及び前記ドレイン端子電極を前記ゲート端子及び前記ドレイン端子よりも外側に延在させて前記最外周配線開口を通して前記最外周配線と接続させ、前記端子電極形成工程の後に、前記ゲート端子電極及び前記ドレイン端子電極の前記ゲート端子及び前記ドレイン端子よりも外側に延在する部分を切断する端子電極切断工程が続く。
【００１５】
上記本発明の薄膜トランジスタ基板の製造方法において、前記大気中において耐腐食性を示す材料が透明材料である場合は、前記透明材料はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｔａｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）であり、前記大気中において耐腐食性を示す材料が高融点金属である場合は、前記高融点金属はＣｒ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，Ｔａ，Ｚｒ，Ｈｆのいずれかである。
【００１６】
【発明の実施の形態】
次に、本発明の実施形態を図１（ａ）、（ｂ）、図２（ａ）、（ｂ）を参照して説明する。図１（ａ）は本実施形態による薄膜トランジスタ基板のゲート端子近傍の平面図である。図１（ｂ）は、ゲート端子と静電保護素子との間のゲート配線を切断した後の様子を示すゲート端子近傍の拡大断面図である。図１（ｂ）、図２（ｂ）は、図１（ａ）、図２（ａ）の切断線ＩＩ−ＩＩに沿った断面図である。ＴＦＴ基板の回路構成は図３と同じであるので説明は省略する。
【００１７】
ゲート配線材料として１５０〜３００ｎｍのアルミニウムと５０〜２００ｎｍのモリブデンの積層膜を使用し、ゲート配線のフォトレジスト工程において、ゲート配線２と共にゲート端子３、ＴＦＴ基板１００の最外周の静電保護配線４も形成する。この場合ゲート配線２はゲート端子３に接続され、ゲート端子３からはさらにゲート配線１２２が延びるが一点鎖線で示す切断線Ｉ−Ｉの手前で途切れる。
【００１８】
この後、３００〜６００ｎｍの窒化膜からなるゲート絶縁膜５を堆積させ、その上に半導体層６を形成し、さらに、５０〜２００ｎｍのモリブデンの単層を使用してドレイン配線（ドレイン電極を含む）７、ドレイン端子８、ソース電極９を形成し、薄膜トランジスタ１０、静電保護素子１９を形成する。
【００１９】
このとき、ドレイン配線７はドレイン端子８に接続され、ドレイン端子８からはさらにドレイン配線１２７が延びるが、ゲート配線１２２と同様に切断線Ｉ−Ｉの手前で途切れる。この後、１００〜２５０ｎｍの窒化膜からなる層間絶縁膜１１、端子部のコンタクトホール１２、１３、ＩＴＯからなる画素電極（図示せず）と同時にゲート端子電極１１５、ドレイン端子電極１１６を形成し、さらにこれらを覆う配向膜１７を形成する。この段階で、ＩＴＯからなるゲート端子電極１１５及びドレイン端子電極１１６はそれぞれゲート端子３及びドレイン端子８を静電保護素子１９に接続し、ゲート端子３及びドレイン端子８は静電保護素子１９を介して静電保護配線４に接続されることになる。尚、図１（ａ）の平面図ではゲート端子電極１１５が取り出し部以外ではコンタクトホール１２を覆い、ゲート端子３の内側に収まるように描いているが、ゲート端子電極１１５は少なくともコンタクトホール１２を覆っている形状であれば良い。図２（ａ）の平面図に示すドレイン端子電極１１６についても同様である。
【００２０】
最後に静電保護配線４とゲート端子３及びドレイン端子８の間のゲート端子電極１１５及びドレイン端子電極１１６を切断して、ＴＦＴ基板１００周辺の静電保護配線４及び静電保護素子１９をゲート端子３及びドレイン端子８を含むＴＦＴ基板２００から切り離す。
【００２１】
以上のようにして得られるＴＦＴ基板２００は、ＴＦＴ基板２００の切断面には大気中で腐食し易いモリブデンからなるゲート配線１２２及びドレイン配線１２７が保護膜１０及び層間絶縁膜１１により保護され、大気中で腐食が進行し難いＩＴＯからなるゲート端子電極１１５及びドレイン端子電極１１６が大気中に晒されることになる。従って、ＴＦＴ基板２００は大気中に晒してもその切断面から配線の腐食が進行し難く、非常に高い信頼性が得られる。
【００２２】
本実施形態では、耐腐食性を示す材料としてＩＴＯを用いたが、透明材料としては他にＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いることができる。また、耐腐食性を示す材料として高融点金属を用いる場合は、Ｃｒ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，Ｔａ，Ｚｒ，Ｈｆのいずれかを用いることができる。
【００２３】
【発明の効果】
以上説明したように 本発明の薄膜トランジスタ基板及びその製造方法によれば、ＴＦＴ基板のゲート端子及びドレイン端子を含む内部の表示領域を基板周辺の静電保護配線及び静電保護素子から切り離す際に、ゲート端子及びドレイン端子近傍では耐腐食性のＩＴＯを切断する構成としたので、切断面に大気中で腐食しやすい配線材が露出することが無く、ゲート端子 配線及びドレイン端子配線の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施形態による薄膜トランジスタ基板のゲート端子近傍の平面図であり、（ｂ）は（ａ）の切断線ＩＩ−ＩＩに沿った断面図である。
【図２】（ａ）は本発明の実施形態による薄膜トランジスタ基板のドレイン端子近傍の平面図であり、（ｂ）は（ａ）の切断線ＩＩ−ＩＩに沿った断面図である。
【図３】薄膜トランジスタ基板の端子部近傍の配線を示す部分平面図である。
【図４】（ａ）は従来の薄膜トランジスタ基板のゲート端子近傍の平面図であり、（ｂ）は（ａ）の切断線ＩＩ−ＩＩに沿った断面図である。
【図５】（ａ）は従来の薄膜トランジスタ基板のドレイン端子近傍の平面図であり、（ｂ）は（ａ）の切断線ＩＩ−ＩＩに沿った断面図である。
【符号の説明】
１ 透明基板
２，２２，１２２ ゲート配線
３ ゲート端子
４ 静電保護配線
５ ゲート絶縁膜
６ 半導体層
７，２７，１２７ ドレイン配線（ドレイン電極を含む）
８ ドレイン端子
９ ソース電極
１０ 薄膜トランジスタ
１１ 層間絶縁膜
１２，１３ コンタクトホール
１５，１１５ ゲート端子電極
１６，１１６ ドレイン端子電極
１７ 配向膜
１９ 静電保護素子
１００，２００ ＴＦＴ基板

Claims (12)

1. 第１基板と、前記第１基板上に設けられ基板周辺にゲート端子を有するゲート配線と、前記ゲート配線を覆って前記第１基板上に設けられる第１絶縁膜と、前記第１絶縁膜上に設けられ、前記ゲート配線と交差し、基板周辺にドレイン端子を有するドレイン配線と、前記ドレイン配線を覆って前記第１絶縁膜上に設けた第２絶縁膜と、前記ゲート端子及び前記ドレイン端子上の絶縁膜に設けたゲート端子開口及びドレイン端子開口を覆い、前記ゲート端子及び前記ドレイン端子よりも外側に延在するそれぞれゲート端子電極及びドレイン端子電極とを備え、前記ゲート端子電極及び前記ドレイン端子電極を大気中において耐腐食性を示す材料により形成することを特徴とする薄膜トランジスタ基板。
2. 前記ゲート端子電極及び前記ドレイン端子電極は、前記ゲート端子電極及び前記ドレイン端子電極を前記ゲート端子及び前記ドレイン端子よりも外側に延在させて前記第１基板上の最外周に設けられる最外周配線と接続させた状態から、前記ゲート端子電極及び前記ドレイン端子電極の前記ゲート端子及び前記ドレイン端子よりも外側に延在する部分を切断することにより形成される請求項１記載の薄膜トランジスタ基板。
3. 前記大気中において耐腐食性を示す材料は透明材料である請求項１又は２記載の薄膜トランジスタ基板。
4. 前記透明材料はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｔａｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）である請求項３記載の薄膜トランジスタ基板。
5. 前記大気中において耐腐食性を示す材料は高融点金属である請求項１又は２記載の薄膜トランジスタ基板。
6. 前記高融点金属はＣｒ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，Ｔａ，Ｚｒ，Ｈｆのいずれかである請求項５記載の薄膜トランジスタ基板。
7. 第１基板上に基板周辺にゲート端子を有するゲート配線を形成するゲート配線形成工程と、
   前記ゲート配線を覆って前記第１基板上に第１絶縁膜を形成する第１絶縁膜形成工程と、
   前記第１絶縁膜上に前記ゲート配線と交差し、基板周辺にドレイン端子を有するドレイン配線を形成するドレイン配線形成工程と、
   前記ドレイン配線を覆って前記第１絶縁膜上に第２絶縁膜を形成する第２絶縁膜形成工程と、
   前記ゲート端子及び前記ドレイン端子上の絶縁膜にゲート端子開口及びドレイン端子開口を形成する端子開口形成工程と、
   前記ゲート端子開口及び前記ドレイン端子開口を覆い、前記ゲート端子及び前記ドレイン端子よりも外側に延在するそれぞれゲート端子電極及びドレイン端子電極を形成する端子電極形成工程とを備える薄膜トランジスタ基板の製造方法であって、前記ゲート端子電極及び前記ドレイン端子電極を大気中において耐腐食性を示す材料により形成することを特徴とする薄膜トランジスタ基板の製造方法。
8. 前記ゲート配線形成工程又は前記ドレイン配線形成工程において、前記第１基板上の最外周に最外周配線を形成し、前記端子開口形成工程において、前記最外周配線上の絶縁膜に最外周配線開口を形成し、前記端子電極形成工程において、前記ゲート端子電極及び前記ドレイン端子電極を前記ゲート端子及び前記ドレイン端子よりも外側に延在させて前記最外周配線開口を通して前記最外周配線と接続させ、前記端子電極形成工程の後に、前記ゲート端子電極及び前記ドレイン端子電極の前記ゲート端子及び前記ドレイン端子よりも外側に延在する部分を切断する端子電極切断工程が続く請求項７記載の薄膜トランジスタ基板の製造方法。
9. 前記大気中において耐腐食性を示す材料は透明材料である請求項７又は８記載の薄膜トランジスタ基板の製造方法。
10. 前記透明材料はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｔａｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）である請求項９記載の薄膜トランジスタ基板の製造方法。
11. 前記大気中において耐腐食性を示す材料は高融点金属である請求項７又は８記載の薄膜トランジスタ基板の製造方法。
12. 前記高融点金属はＣｒ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，Ｔａ，Ｚｒ，Ｈｆのいずれかである請求項１１記載の薄膜トランジスタ基板の製造方法。

Images