JP2004347891A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2004347891A JP2004347891A JP2003145344A JP2003145344A JP2004347891A JP 2004347891 A JP2004347891 A JP 2004347891A JP 2003145344 A JP2003145344 A JP 2003145344A JP 2003145344 A JP2003145344 A JP 2003145344A JP 2004347891 A JP2004347891 A JP 2004347891A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- scanning
- wiring
- electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 158
- 230000007547 defect Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 24
- 238000005520 cutting process Methods 0.000 claims description 19
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 24
- 210000002858 crystal cell Anatomy 0.000 abstract description 11
- 230000001678 irradiating effect Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 18
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 14
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 14
- 239000012634 fragment Substances 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】不良絵素が検出された場合に、二次不良が生じることなく、当該不良絵素をレーザー光の照射により修正することができる信頼性の高いアクティブマトリクス型表示装置を提供する。
【解決手段】ゲートバスライン２１から絵素電極４１に向けて突出するようにゲートバス支線２２を備える。ゲートバス支線２２の分岐部近傍には、導電部の幅が液晶セルの厚さよりも小さくなるように多数のスリットを備える。不良絵素が検出されると、ゲートバス支線２２の分岐部近傍に液晶セルの厚さよりも小さい幅でＹＡＧレーザー光を照射することにより当該ゲートバス支線２２を切断する。また、ゲート電極とソース電極３２とを、及び、ゲート電極とドレイン電極３３とを、それぞれの重畳部にＹＡＧレーザー光を照射することにより短絡する。これにより、不良絵素には、常にソースバスライン２３から信号が送られる。
【選択図】 図１
【解決手段】ゲートバスライン２１から絵素電極４１に向けて突出するようにゲートバス支線２２を備える。ゲートバス支線２２の分岐部近傍には、導電部の幅が液晶セルの厚さよりも小さくなるように多数のスリットを備える。不良絵素が検出されると、ゲートバス支線２２の分岐部近傍に液晶セルの厚さよりも小さい幅でＹＡＧレーザー光を照射することにより当該ゲートバス支線２２を切断する。また、ゲート電極とソース電極３２とを、及び、ゲート電極とドレイン電極３３とを、それぞれの重畳部にＹＡＧレーザー光を照射することにより短絡する。これにより、不良絵素には、常にソースバスライン２３から信号が送られる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置に関し、特に、アクティブマトリクス型表示装置における不良絵素の修正に関する。
【０００２】
【従来の技術】
従来より、画像を形成するための絵素電極が透明基板上にマトリクス状に配置され、その絵素電極毎に電圧を印加することにより画面上に画像を形成する液晶表示装置、ＥＬ表示装置、プラズマ表示装置等の表示装置が知られている。これらの表示装置の駆動方式として、アクティブマトリクス駆動方式が知られている。アクティブマトリクス駆動方式の表示装置では、ゲートバスライン（走査配線）とソースバスライン（信号配線）とが透明基板上に格子状に設けられ、ゲートバスラインとソースバスラインとの交差部近傍にスイッチング素子が設けられている。そのスイッチング素子としては、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：薄膜トランジスタ）、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ：金属−絶縁体−金属）素子、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ素子、ダイオード、バリスタ等が一般的に使用されている。例えばＴＦＴには、ゲートバスラインから分岐されたゲート電極と、ソースバスラインから分岐されたソース電極と、絵素電極と接続しているドレイン電極とが設けられている。また、絵素電極を含む透明基板と対向する位置には、別の電極（以下「対向電極」という）を含む透明基板が備えられている。そして、それぞれの絵素は、ゲートバスラインから選択信号を受けたときに、ソースバスラインから受けた信号によって絵素電極と対向電極との間に電圧が印加されることにより駆動される。
【０００３】
このような表示装置では、スイッチング素子に不良が生じると、そのスイッチング素子に接続されている絵素電極には信号が正しく伝わらないため、そのスイッチング素子を含む絵素に相当する画像部分は正しく表示されない。これは一般に点欠陥と呼ばれている。
【０００４】
また、格子状に設けられているゲートバスラインとソースバスラインとの交差部において、絶縁膜に不良が生じると、当該ゲートバスラインとソースバスラインとの間に短絡が生じることもある。このような場合、当該ソースバスラインにおいて、短絡が生じた部分より先には信号が正しく伝わらないので、正しく表示されない線状の領域が生じる。これは一般に線欠陥と呼ばれている。
【０００５】
特公平３−５５９８５号公報に開示された点欠陥の修正方法によると、点欠陥が検出されると、レーザー光を照射することによりゲート電極がゲートバスラインから切断される。また、レーザー光を照射することにより導電体が溶解されて、ゲート電極とソース電極とが電気的に導通し、さらに、ゲート電極とドレイン電極とが電気的に導通する。これにより、点欠陥が生じた絵素を含むゲートバスラインに選択信号が送られているか否かに拘わらず、ソースバスラインから送られた信号が当該絵素に直接伝えられる。
【０００６】
なお、レーザー光を照射することにより、一方では導電体を切断し、他方では導電体を溶解しているが、これらはレーザー光を適当な条件で照射することにより実現される。
【０００７】
上記の方法により点欠陥が修正される表示装置の絵素は以下のようになる。正常な絵素では、当該絵素を含むゲートバスラインに選択信号が送られているときにソースバスラインから送られた信号が充電され、これが１周期（再度、当該ゲートバスラインに選択信号が送られるまで）の期間保持される。一方、点欠陥が生じた絵素では、上述の方法により、絵素電極とソースバスラインとが電気的に導通される。これにより、当該絵素を含むゲートバスラインに選択信号が送られているか否かに拘わらず、常にソースバスラインから送られた信号が充電される。このため、上述の１周期で考えると、当該絵素には、その絵素が接続されるソースバスラインから信号が送られる全ての絵素に印加される電圧の平均値が印加されることとなる。したがって、当該絵素は完全な輝点でも完全な黒点でもなく、点欠陥として視認されにくいものとなる。
【０００８】
特開平５−１１２６１号公報には、上記の方法による点欠陥の修正を具体的に実現している表示装置が開示されている。図７は、この表示装置の第１の基板であるＴＦＴ基板の部分平面図であって、１絵素に相当する部分を示している。この表示装置には、複数のゲートバスライン２１と複数のソースバスライン２３とがＴＦＴ基板上に互いに直交して設けられており、ゲートバスライン２１とソースバスライン２３とによって囲まれた領域に絵素電極４１が設けられている。また、ゲートバスライン２１とソースバスライン２３との交差部近傍にはスイッチング素子であるＴＦＴ３１が設けられている。ゲートバスライン２１から絵素電極４１に向けて突出するようにゲートバス支線２２が分岐して設けられ、そのゲートバス支線２２の先端部はＴＦＴ３１のゲート電極となっている。一方、ソースバスライン２３から絵素電極４１に向けて突出するようにＴＦＴ３１のソース電極３２が設けられている。さらに、絵素電極４１にはＴＦＴ３１のドレイン電極３３が接続されている。
【０００９】
上記表示装置では、ゲートバス支線２２の分岐部近傍は、レーザー光などにより容易に切断できるように、幅が狭くなっている。また、ＴＦＴ基板と対向して第２の基板である対向基板が設けられていれるが、その対向基板の全面に対向電極が形成されるのではなく、ＴＦＴ３１及びゲートバス支線２２と対向する領域には対向電極は形成されていない。
【００１０】
この表示装置において、点欠陥が検出されると、上述の方法により絵素電極４１とソースバスライン２３とが電気的に導通される。このとき、ゲートバス支線２２はレーザー光により切断されるため、導電体の破片が生じる。しかし、レーザー光を照射する領域には対向電極が形成されていないので、導電体の破片を介して絵素電極４１と対向電極とが短絡する可能性が低くなっている。
【００１１】
また、特開昭６２−２９９９９３号公報に開示された表示装置によると、ＴＦＴ基板の周囲に冗長配線を配線することにより、線欠陥の修正が実現されている。この表示装置において、線欠陥が検出されると、当該線欠陥の原因となっている短絡が生じているソースバスライン２３とゲートバスライン２１との交差部の両側で、当該ソースバスライン２３がレーザー光により切断される。さらに、レーザー光により、ソースバスライン２３の電極の両端部が冗長配線と接続される。このため、ソースバスライン２３の切断部よりも先の部分にも、信号が正しく送られる。これにより、線欠陥を解消することができる表示装置が実現されている。
【００１２】
【特許文献１】
特公平３−５５９８５号公報
【特許文献２】
特開平５−１１２６１号公報
【特許文献３】
特開昭６２−２９９９９３号公報
【００１３】
【発明が解決しようとする課題】
しかし、上記従来技術には、以下のような欠点がある。
特開平５−１１２６１号公報に開示された表示装置では、レーザー光を照射する領域には対向基板に対向電極を形成しないことにより、絵素電極４１と対向電極とが短絡することを防止している。しかし、ゲートバス支線２２が切断されることにより生じる導電体の破片が、対向電極が形成されている領域まで移動すると、その導電体の破片を介してＴＦＴ基板上の絵素電極４１と対向基板上の対向電極との間に短絡が生じることもある。
【００１４】
特開昭６２−２９９９９３号公報に開示された表示装置では、レーザー光によりソースバスライン２３の電極の両端部と冗長配線とが接続されるが、レーザー光の調整が難しく、しかも、接続された部分は電気的ストレスや振動および熱などの外的ストレスに弱い。このためソースバスライン２３の電極の両端部と冗長配線との接続が外れることもある。
【００１５】
そこで本発明では、点欠陥や線欠陥が検出された場合に、二次不良が生じることなく点欠陥や線欠陥を修正することができる、信頼性の高いアクティブマトリクス型表示装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
第１の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置であって、
前記走査配線は、前記絵素電極に向けて分岐され前記スイッチング素子を制御する走査支線を備え、
前記走査支線は、分岐部近傍にスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅の導電部が複数並列に配置された配線部分を含むことを特徴とする。
このような第１の発明によれば、走査配線から分岐する走査支線には、分岐部近傍に第１の基板と第２の基板との間隙よりも狭い幅の複数の導電部からなる配線部分が設けられる。このため、当該配線部分を切断することにより、走査支線を走査配線から切り離しても、導電体の破片に起因する短絡が生じることはない。
【００１７】
第２の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置であって、
前記走査配線もしくは前記信号配線のいずれか一方が、前記走査配線と前記信号配線との交差部において、長手方向に向けてスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅でかつ他方の導電部の幅よりも大きい長さの複数の導電部で構成されたことを特徴とする。
このような第２の発明によれば、走査配線と信号配線との交差部において、走査配線もしくは信号配線のいずれか一方には、第１の基板と第２の基板との間隙よりも狭い幅の複数の導電部からなる配線部分が設けられる。このため、当該配線部分の一部を切断することにより、当該交差部の両側が絶縁状態になることなく、当該交差部における短絡を解消することができ、かつ導電体の破片に起因する短絡が生じることは無い。
【００１８】
第３の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極と、前記走査配線から前記絵素電極に向けて分岐されて前記スイッチング素子を制御する走査支線とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置における前記スイッチング素子の不良に起因する画像表示の欠陥修正方法であって、
前記走査支線を前記走査配線から切断する切断ステップと、
前記走査支線と前記信号配線とを電気的に導通させる第１の導通ステップと、
前記走査支線と前記絵素電極とを電気的に導通させる第２の導通ステップとを備え、
前記走査支線は、分岐部近傍にスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅の導電部が複数並列に配置された配線部分を含み、
前記切断ステップは、前記走査支線を前記配線部分で前記第１の基板と前記第２の基板との間隙よりも小さい幅で切断することを特徴とする。
【００１９】
第４の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置における、前記走査配線と前記信号配線との交差部での短絡に起因する画像表示の欠陥修正方法であって、
前記走査配線と前記信号配線との交差部において、前記走査配線と前記信号配線のいずれか一方を部分的に切断する部分切断ステップを備え、
前記走査配線もしくは前記信号配線のいずれか一方が、前記走査配線と前記信号配線との交差部において、長手方向に向けてスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅でかつ他方の導電部の幅よりも大きい長さの複数の導電部で構成され、
前記部分切断ステップは、前記複数の導電部のうち前記短絡が生じている導電部における短絡箇所が他の導電部から電気的に切り離されるように、前記短絡が生じている導電部を少なくとも２箇所で前記第１の基板と前記第２の基板との間隙よりも小さい幅で切断することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照しつつ説明する。
＜１．第１の実施形態＞
＜１．１ 構成＞
図１は、本実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図であって、１絵素に相当する部分を示している。図１に示すように、この液晶表示装置のＴＦＴ基板１には、ゲートバスライン２１と、ゲートバス支線２２と、ソースバスライン２３と、ＴＦＴ３１と、絵素電極４１とが設けられている。ＴＦＴ３１は、ゲートバスライン２１とソースバスライン２３とが交差している部分の近傍に設けられており、ゲート電極と、ソース電極３２と、ドレイン電極３３とを有している。ゲートバスライン２１とソースバスライン２３とは互いに直角に交差しており、ゲートバスライン２１とソースバスライン２３とによって囲まれる領域には、絵素電極４１が設けられている。ゲートバス支線２２は、ゲートバスライン２１から絵素電極４１に向けて突出するようにして設けられている。また、ゲートバス支線２２の分岐部近傍には、長手方向に複数のスリット（隙間）が設けられ櫛歯状になっている。各スリット間の導電部の幅は、ＴＦＴ基板１と後述する対向基板２との間隔よりも小さくなっている。例えば、ＴＦＴ基板１と対向基板２との間隔が２．５μｍの場合、ゲートバス支線２２の各スリット間の導電部の幅は２μｍ以下程度である。また、ゲートバス支線２２の先端部にあるゲート電極への信号伝達に支障がないように、ゲートバス支線２２の分岐部近傍の幅は、スリットが設けられ抵抗が高くなったため、従来のゲートバス支線２２の幅よりも大きくしている。ソース電極３２は、ソースバスライン２３から分岐して絵素電極４１に向けて突出するように設けられている。
【００２１】
図２は、図１のＡ−Ａ線断面図である。図２に示すように、この液晶表示装置には、第１の基板であるＴＦＴ基板１と第２の基板である対向基板２とが対向して設けられている。また、ＴＦＴ基板１には、ゲートバス支線２２が設けられ、さらに、ゲート酸化膜１２、ゲート絶縁膜１３、半導体層１４、エッチングストッパ層１５、ｎ＋型ａ−Ｓｉ（アモルファスシリコン）層１６が順に積層されている。さらに、ｎ＋型ａ−Ｓｉ層１６の上には、ソース電極３２とドレイン電極３３とが対向して設けられ、その上に保護膜１７、配向膜１９が順に積層されている。
【００２２】
一方、対向基板２には、ＴＦＴ基板１と対向する面に対向電極３が設けられ、さらに配向膜９が積層されている。そして、ＴＦＴ基板１側の配向膜１９と対向基板２側の配向膜９との間には液晶１８が封入されている。以下、ＴＦＴ基板１と対向基板２との間に液晶が封入されているものを「液晶セル」という。
【００２３】
＜１．２ 作製手順＞
次にこの液晶表示装置の作製手順について図２及び図３を参照しつつ説明する。なお、図３は、図１のＢ−Ｂ線断面図である。はじめに、透明絶縁性基板であるガラス基板（ＴＦＴ基板１）上に、スパッタリング法によりＴｉ（チタン）を積層し、フォトリゾグラフィ法によりパターニングする。このとき、図３に示すように、ゲートバス支線２２の分岐部近傍には、導電部の幅が液晶セルの厚さよりも小さくなるようなスリット４６が設けられるようにパターニングする。
【００２４】
ゲートバス支線２２上には、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳｉＮｘ（窒化シリコン）膜を３００ｎｍ積層し、ゲート絶縁膜１３とする。なお、絶縁性を向上するため、図２に示すように、ゲートバスライン２１を陽極酸化して、ゲートバスライン２１上にＴａ２Ｏ５（酸化タンタル）から成る酸化膜（ゲート酸化膜１２）を形成してもよい。
さらに、プラズマＣＶＤ法により、ゲート絶縁膜１３上に、半導体層１４としてａ−Ｓｉを３０ｎｍ積層し、さらにエッチングストッパ層１５としてＳｉＮｘを２００ｎｍ積層する。エッチングストッパ層１５をパターニングした後、その上に、プラズマＣＶＤ法により、リンを添加したｎ＋型ａ−Ｓｉを８０ｎｍ積層し、そのｎ＋型ａ−Ｓｉをパターニングする。このｎ＋型ａ−Ｓｉ層１６は、半導体層１４と、後に積層されるソース電極３２およびドレイン電極３３とのオーミックコンタクトを良好にするために設けられる。さらに、ｎ＋型ａ−Ｓｉ層１６の上に、スパッタリング法によりＴｉを積層し、パターニングすることにより、ソース電極３２とドレイン電極３３とが形成される。
【００２５】
その後、スパッタリング法により透明導電性物質であるＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉｄｅ）を積層し、パターニングすることにより絵素電極４１が形成される。絵素電極４１は、ゲートバスライン２１とソースバスライン２３とによって囲まれた矩形領域に設けられ、絵素電極４１の端部はドレイン電極３３の端部に積層される。これにより、絵素電極４１とドレイン電極３３とは電気的に導通する。さらに、ＴＦＴ基板１の全面に保護膜１７としてＳｉＮｘを積層する。さらに、保護膜１７の上には、配向膜１９を積層する。一方、対向基板２には、その全面に対向電極３を形成し、その上に配向膜９を積層する。
【００２６】
以上のようにしてＴＦＴ基板１と対向基板２とが作製されると、ＴＦＴ基板１の配向膜１９と対向基板２の配向膜９とが対向するように配置され、両配向膜の間に液晶１８が封入される。
【００２７】
なお、本実施形態においては、スパッタリング法、フォトリゾグラフィ法、プラズマＣＶＤ法が用いられているが、これらの方法については公知の技術であるので、詳しい説明は省略する。
【００２８】
＜１．３ 点欠陥の修正方法＞
次に、本実施形態において点欠陥が検出されたときの当該点欠陥の修正方法について、図４を参照しつつ説明する。図４は、本実施形態におけるソースバスライン２３とゲートバスライン２１との交差部近傍の１つの拡大図である。図４に示すＴＦＴ３１に不良が生じ点欠陥が検出されると、まず点線５１で示す領域にＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ）レーザー光を照射する。これにより、ゲートバス支線２２はゲートバスライン２１から切断される。このとき、導電体の破片が生じるが、ゲートバス支線２２に設けられている櫛歯状領域の各スリット４６間の導電部の幅は液晶セルの厚さよりも小さいものであるから、導電体の破片を介してＴＦＴ基板１と対向基板２とが短絡を防止することができる。また、点線５１で示すＹＡＧレーザー光を照射する領域の幅を狭くすることで、ＴＦＴ基板１と対向基板２とが短絡する可能性がさらに低くなる。
【００２９】
次に、点線５２で示す領域にＹＡＧレーザー光を照射する。ＹＡＧレーザー光が、ゲート酸化膜１２、ゲート絶縁膜１３、半導体層１４、ｎ＋型ａ−Ｓｉ層１６を貫通することにより、ゲート電極とソース電極３２とが電気的に導通する。
同様に、点線５３で示す領域にＹＡＧレーザー光を照射することにより、ゲート電極とドレイン電極３３とが電気的に導通する。
【００３０】
以上のように、点線５１、５２、５３で示す領域にＹＡＧレーザー光を照射することにより、ソースバスライン２３から絵素電極４１までが電気的に導通する。これにより、点欠陥が生じている絵素電極４１は、常にソースバスライン２３と接続される。すなわち、当該絵素には、その絵素と接続されるソースバスラインから信号が送られる全ての絵素に印加される電圧の平均値が印加されることとなる。したがって、その絵素は完全な輝点でも完全な黒点でもなく、点欠陥として視認されにくいものとなる。
【００３１】
なお、点線５１で示す領域へのＹＡＧレーザー光の照射では、導電体が切断され、点線５２及び５３で示す領域へのＹＡＧレーザー光の照射では、導電体が融解されるが、これらは、レーザー光を適当な条件で照射することにより実現される。
【００３２】
＜１．４ 効果＞
以上のように、本実施形態において点欠陥が検出されると、ゲートバス支線２２の分岐部近傍、ゲート電極とソース電極３２との重畳部、ゲート電極とドレイン電極３３との重畳部にＹＡＧレーザー光が照射されることにより、ソースバスライン２３と絵素電極４１とが電気的に導通する。また、ゲートバス支線２２の分岐部近傍には、スリット４６が設けられており、各スリット間の導電部の幅は液晶セルの厚さよりも小さくなっている。また、点線５１で示すレーザー光照射領域の幅も液晶セルの厚さよりも小さくする。このため、導電体の破片を介してＴＦＴ基板１と対向基板２が短絡することはない。これにより、二次不良が生じることなくＴＦＴ３１の不良に起因する点欠陥を修正することができる。
【００３３】
なお、本実施形態では、ガラス基板上にＴｉを積層することによりゲートバスライン支線２２を形成したが、これに代えてＴａ（タンタル）、Ａｌ（アルミニウム）、またはＣｒ（クロム）などの金属を積層してもよい。また、半導体層１４を３０ｎｍ、エッチングストッパ層１５を２００ｎｍ、ｎ＋型ａ−Ｓｉ層１６を８０ｎｍとして説明しているが、これらは一例であり、上記の厚さに限定されるものではない。
【００３４】
＜２．第２の実施形態＞
＜２．１ 構成＞
次に、本発明の第２の実施形態について説明する。図５は、本実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板１の部分平面図であって、交差部近傍の１つの拡大図である。なお、第１の実施形態と同様の構成部については、同一の参照符号を付し、詳しい説明を省略する。この表示装置のソースバスライン２３には、ゲートバスライン２１との交差部に、長手方向に複数のスリット４７が設けられており、各スリット間の導電部の幅は、ＴＦＴ基板１と対向基板２との間隔より小さくなっている。また、ソースバスライン２３に設けられたスリット４７の長手方向の長さは、ゲートバスライン２１の幅よりも大きくなっている。
【００３５】
この液晶表示装置の作製手順は、第１の実施形態と同様であるので、省略する。なお、ソースバスライン２３に設けられているスリット４７は、ソースバスライン２３をパターニングする際に形成される。
【００３６】
＜２．２ 線欠陥の修正方法＞
次に、本実施形態において線欠陥が検出されたときの当該線欠陥の修正方法について説明する。図６は、本実施形態におけるソースバスライン２３とゲートバスライン２１との交差部の拡大図である。図６において符号Ｘで示す位置において、ピンホール状の短絡が検出されたものとして説明する。
【００３７】
ソースバスライン２３とゲートバスライン２１との交差部における短絡に起因する線欠陥が検出されると、まず、短絡が生じている導電部の両側にＹＡＧレーザー光を照射する。その際、符号５４及び５５で示す、ソースバスライン２３とゲートバスライン２１とが重畳せず、かつスリット４７に挟まれた領域に、液晶セルの厚さよりも小さい幅でＹＡＧレーザー光を照射する。ＹＡＧレーザー光を照射することにより、当該導電部は切断され、短絡は解消される。また、ソースバスライン２３の当該交差部には複数のスリット４７が設けられ櫛歯状になっているので、分岐して複数になっている導電部のうちの１本を切断しても、当該交差部の両側が互いに絶縁状態となることはない。また、導電部を切断することにより導電体の破片が生じるが、導電部の幅が液晶セルの厚さよりも小さくなっており、また照射するレーザー光の幅も液晶セルの厚さよりも小さくなっているので、導電体の破片を介してＴＦＴ基板１と対向基板２とが短絡することはない。
【００３８】
＜２．３ 効果＞
以上のように、本実施形態では、ソースバスライン２３には、ゲートバスライン２１との交差部にスリット４７が設けられ櫛歯状になっている。このため、ソースバスライン２３とゲートバスライン２１との交差部における短絡に起因する線欠陥が生じた場合、分岐して複数になっている導電部のうちの１本を切断することができる。これにより、当該部分の短絡が解消される。その結果、当該ソースバスライン２３に接続されている全ての絵素には、本来供給されるべき信号が伝えられ、線欠陥が解消される。
【００３９】
なお、本実施形態においては、ソースバスライン２３にスリット４７を備える構成にしたが、ゲートバスライン２１にスリットを備える構成としても同様の効果が得られる。この構成において、ソースバスライン２３とゲートバスライン２１との交差部における短絡に起因する線欠陥が生じた場合、スリットが設けられ櫛歯状になっているゲートバスライン２１の導電部のうち、当該短絡が生じている導電部を当該短絡箇所の両側で切断する。
【００４０】
また、上記各実施形態においては、スイッチング素子としてＴＦＴを使用しているが、本発明はこれに限定されず、スイッチング素子としてＭＯＳトランジスタ素子やダイオード等を使用している表示装置にも適用できる。
【００４１】
【発明の効果】
第１の発明によれば、走査支線には、スリットが備えられることにより第１の基板と第２の基板との間隙よりも狭い幅の複数の導電部からなる配線部分が設けられる。スイッチング素子の不良に起因する画像表示の欠陥が生じた場合、走査支線のスリットが設けられた配線部分が液晶セルの厚さよりも狭い幅で切断される。このため、走査支線を走査配線から切り離すことによって生じる導電体の破片は、第１の基板と第２の基板との間隙よりも小さいものとなる。このため、その導電体の破片を介して、第１の基板と第２の基板とが短絡することを防止することができる。これにより、二次不良の発生を防止し、点欠陥の発生を防ぐことができる。
【００４２】
第２の発明によれば、信号配線と走査配線との交差部において、信号配線もしくは走査配線のいずれか一方には、スリットが備えられることにより第１の基板と第２の基板との間隙より狭い幅の複数の導電部からなる配線部分が設けられる。このため、複数の導電部のいずれかを切断しても電気的な導通を保つことができる。このため、信号配線と走査配線との交差部で短絡が生じた場合、電気的な導通を保持して、短絡が生じている導電部のみを切り離すことができる。これによりピンホール欠陥による短絡不良の場合は冗長配線を設置する必要が無くなる。また、導電部をセル厚よりも小さい幅で切断することによって生じる破片は、第１の基板と第２の基板との間隙よりも小さいものなので、その破片を介して、第１の基板と第２の基板とが短絡することはない。これにより、二次不良が生じることなく、線欠陥を解消することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図１のＢ−Ｂ線断面図である。
【図４】上記実施形態におけるソースバスラインとゲートバスラインとの交差部近傍の拡大図である。
【図５】本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図である。
【図６】上記第２の実施形態におけるソースバスラインとゲートバスラインとの交差部の拡大図である。
【図７】従来のアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図である。
【符号の説明】
１…ＴＦＴ基板
２…対向基板
３…対向電極
２１…ゲートバスライン
２２…ゲートバス支線（ゲート電極）
２３…ソースバスライン
３１…ＴＦＴ
３２…ソース電極
３３…ドレイン電極
４１…絵素電極
４６…ゲートバス支線に設けられたスリット
４７…ソースバスラインに設けられたスリット
５１、５２、５３、５４、５５…ＹＡＧレーザー光の照射領域
Ｘ…ピンホール状の短絡箇所
【発明の属する技術分野】
本発明は、表示装置に関し、特に、アクティブマトリクス型表示装置における不良絵素の修正に関する。
【０００２】
【従来の技術】
従来より、画像を形成するための絵素電極が透明基板上にマトリクス状に配置され、その絵素電極毎に電圧を印加することにより画面上に画像を形成する液晶表示装置、ＥＬ表示装置、プラズマ表示装置等の表示装置が知られている。これらの表示装置の駆動方式として、アクティブマトリクス駆動方式が知られている。アクティブマトリクス駆動方式の表示装置では、ゲートバスライン（走査配線）とソースバスライン（信号配線）とが透明基板上に格子状に設けられ、ゲートバスラインとソースバスラインとの交差部近傍にスイッチング素子が設けられている。そのスイッチング素子としては、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：薄膜トランジスタ）、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ：金属−絶縁体−金属）素子、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ素子、ダイオード、バリスタ等が一般的に使用されている。例えばＴＦＴには、ゲートバスラインから分岐されたゲート電極と、ソースバスラインから分岐されたソース電極と、絵素電極と接続しているドレイン電極とが設けられている。また、絵素電極を含む透明基板と対向する位置には、別の電極（以下「対向電極」という）を含む透明基板が備えられている。そして、それぞれの絵素は、ゲートバスラインから選択信号を受けたときに、ソースバスラインから受けた信号によって絵素電極と対向電極との間に電圧が印加されることにより駆動される。
【０００３】
このような表示装置では、スイッチング素子に不良が生じると、そのスイッチング素子に接続されている絵素電極には信号が正しく伝わらないため、そのスイッチング素子を含む絵素に相当する画像部分は正しく表示されない。これは一般に点欠陥と呼ばれている。
【０００４】
また、格子状に設けられているゲートバスラインとソースバスラインとの交差部において、絶縁膜に不良が生じると、当該ゲートバスラインとソースバスラインとの間に短絡が生じることもある。このような場合、当該ソースバスラインにおいて、短絡が生じた部分より先には信号が正しく伝わらないので、正しく表示されない線状の領域が生じる。これは一般に線欠陥と呼ばれている。
【０００５】
特公平３−５５９８５号公報に開示された点欠陥の修正方法によると、点欠陥が検出されると、レーザー光を照射することによりゲート電極がゲートバスラインから切断される。また、レーザー光を照射することにより導電体が溶解されて、ゲート電極とソース電極とが電気的に導通し、さらに、ゲート電極とドレイン電極とが電気的に導通する。これにより、点欠陥が生じた絵素を含むゲートバスラインに選択信号が送られているか否かに拘わらず、ソースバスラインから送られた信号が当該絵素に直接伝えられる。
【０００６】
なお、レーザー光を照射することにより、一方では導電体を切断し、他方では導電体を溶解しているが、これらはレーザー光を適当な条件で照射することにより実現される。
【０００７】
上記の方法により点欠陥が修正される表示装置の絵素は以下のようになる。正常な絵素では、当該絵素を含むゲートバスラインに選択信号が送られているときにソースバスラインから送られた信号が充電され、これが１周期（再度、当該ゲートバスラインに選択信号が送られるまで）の期間保持される。一方、点欠陥が生じた絵素では、上述の方法により、絵素電極とソースバスラインとが電気的に導通される。これにより、当該絵素を含むゲートバスラインに選択信号が送られているか否かに拘わらず、常にソースバスラインから送られた信号が充電される。このため、上述の１周期で考えると、当該絵素には、その絵素が接続されるソースバスラインから信号が送られる全ての絵素に印加される電圧の平均値が印加されることとなる。したがって、当該絵素は完全な輝点でも完全な黒点でもなく、点欠陥として視認されにくいものとなる。
【０００８】
特開平５−１１２６１号公報には、上記の方法による点欠陥の修正を具体的に実現している表示装置が開示されている。図７は、この表示装置の第１の基板であるＴＦＴ基板の部分平面図であって、１絵素に相当する部分を示している。この表示装置には、複数のゲートバスライン２１と複数のソースバスライン２３とがＴＦＴ基板上に互いに直交して設けられており、ゲートバスライン２１とソースバスライン２３とによって囲まれた領域に絵素電極４１が設けられている。また、ゲートバスライン２１とソースバスライン２３との交差部近傍にはスイッチング素子であるＴＦＴ３１が設けられている。ゲートバスライン２１から絵素電極４１に向けて突出するようにゲートバス支線２２が分岐して設けられ、そのゲートバス支線２２の先端部はＴＦＴ３１のゲート電極となっている。一方、ソースバスライン２３から絵素電極４１に向けて突出するようにＴＦＴ３１のソース電極３２が設けられている。さらに、絵素電極４１にはＴＦＴ３１のドレイン電極３３が接続されている。
【０００９】
上記表示装置では、ゲートバス支線２２の分岐部近傍は、レーザー光などにより容易に切断できるように、幅が狭くなっている。また、ＴＦＴ基板と対向して第２の基板である対向基板が設けられていれるが、その対向基板の全面に対向電極が形成されるのではなく、ＴＦＴ３１及びゲートバス支線２２と対向する領域には対向電極は形成されていない。
【００１０】
この表示装置において、点欠陥が検出されると、上述の方法により絵素電極４１とソースバスライン２３とが電気的に導通される。このとき、ゲートバス支線２２はレーザー光により切断されるため、導電体の破片が生じる。しかし、レーザー光を照射する領域には対向電極が形成されていないので、導電体の破片を介して絵素電極４１と対向電極とが短絡する可能性が低くなっている。
【００１１】
また、特開昭６２−２９９９９３号公報に開示された表示装置によると、ＴＦＴ基板の周囲に冗長配線を配線することにより、線欠陥の修正が実現されている。この表示装置において、線欠陥が検出されると、当該線欠陥の原因となっている短絡が生じているソースバスライン２３とゲートバスライン２１との交差部の両側で、当該ソースバスライン２３がレーザー光により切断される。さらに、レーザー光により、ソースバスライン２３の電極の両端部が冗長配線と接続される。このため、ソースバスライン２３の切断部よりも先の部分にも、信号が正しく送られる。これにより、線欠陥を解消することができる表示装置が実現されている。
【００１２】
【特許文献１】
特公平３−５５９８５号公報
【特許文献２】
特開平５−１１２６１号公報
【特許文献３】
特開昭６２−２９９９９３号公報
【００１３】
【発明が解決しようとする課題】
しかし、上記従来技術には、以下のような欠点がある。
特開平５−１１２６１号公報に開示された表示装置では、レーザー光を照射する領域には対向基板に対向電極を形成しないことにより、絵素電極４１と対向電極とが短絡することを防止している。しかし、ゲートバス支線２２が切断されることにより生じる導電体の破片が、対向電極が形成されている領域まで移動すると、その導電体の破片を介してＴＦＴ基板上の絵素電極４１と対向基板上の対向電極との間に短絡が生じることもある。
【００１４】
特開昭６２−２９９９９３号公報に開示された表示装置では、レーザー光によりソースバスライン２３の電極の両端部と冗長配線とが接続されるが、レーザー光の調整が難しく、しかも、接続された部分は電気的ストレスや振動および熱などの外的ストレスに弱い。このためソースバスライン２３の電極の両端部と冗長配線との接続が外れることもある。
【００１５】
そこで本発明では、点欠陥や線欠陥が検出された場合に、二次不良が生じることなく点欠陥や線欠陥を修正することができる、信頼性の高いアクティブマトリクス型表示装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
第１の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置であって、
前記走査配線は、前記絵素電極に向けて分岐され前記スイッチング素子を制御する走査支線を備え、
前記走査支線は、分岐部近傍にスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅の導電部が複数並列に配置された配線部分を含むことを特徴とする。
このような第１の発明によれば、走査配線から分岐する走査支線には、分岐部近傍に第１の基板と第２の基板との間隙よりも狭い幅の複数の導電部からなる配線部分が設けられる。このため、当該配線部分を切断することにより、走査支線を走査配線から切り離しても、導電体の破片に起因する短絡が生じることはない。
【００１７】
第２の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置であって、
前記走査配線もしくは前記信号配線のいずれか一方が、前記走査配線と前記信号配線との交差部において、長手方向に向けてスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅でかつ他方の導電部の幅よりも大きい長さの複数の導電部で構成されたことを特徴とする。
このような第２の発明によれば、走査配線と信号配線との交差部において、走査配線もしくは信号配線のいずれか一方には、第１の基板と第２の基板との間隙よりも狭い幅の複数の導電部からなる配線部分が設けられる。このため、当該配線部分の一部を切断することにより、当該交差部の両側が絶縁状態になることなく、当該交差部における短絡を解消することができ、かつ導電体の破片に起因する短絡が生じることは無い。
【００１８】
第３の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極と、前記走査配線から前記絵素電極に向けて分岐されて前記スイッチング素子を制御する走査支線とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置における前記スイッチング素子の不良に起因する画像表示の欠陥修正方法であって、
前記走査支線を前記走査配線から切断する切断ステップと、
前記走査支線と前記信号配線とを電気的に導通させる第１の導通ステップと、
前記走査支線と前記絵素電極とを電気的に導通させる第２の導通ステップとを備え、
前記走査支線は、分岐部近傍にスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅の導電部が複数並列に配置された配線部分を含み、
前記切断ステップは、前記走査支線を前記配線部分で前記第１の基板と前記第２の基板との間隙よりも小さい幅で切断することを特徴とする。
【００１９】
第４の発明は、複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置における、前記走査配線と前記信号配線との交差部での短絡に起因する画像表示の欠陥修正方法であって、
前記走査配線と前記信号配線との交差部において、前記走査配線と前記信号配線のいずれか一方を部分的に切断する部分切断ステップを備え、
前記走査配線もしくは前記信号配線のいずれか一方が、前記走査配線と前記信号配線との交差部において、長手方向に向けてスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅でかつ他方の導電部の幅よりも大きい長さの複数の導電部で構成され、
前記部分切断ステップは、前記複数の導電部のうち前記短絡が生じている導電部における短絡箇所が他の導電部から電気的に切り離されるように、前記短絡が生じている導電部を少なくとも２箇所で前記第１の基板と前記第２の基板との間隙よりも小さい幅で切断することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照しつつ説明する。
＜１．第１の実施形態＞
＜１．１ 構成＞
図１は、本実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図であって、１絵素に相当する部分を示している。図１に示すように、この液晶表示装置のＴＦＴ基板１には、ゲートバスライン２１と、ゲートバス支線２２と、ソースバスライン２３と、ＴＦＴ３１と、絵素電極４１とが設けられている。ＴＦＴ３１は、ゲートバスライン２１とソースバスライン２３とが交差している部分の近傍に設けられており、ゲート電極と、ソース電極３２と、ドレイン電極３３とを有している。ゲートバスライン２１とソースバスライン２３とは互いに直角に交差しており、ゲートバスライン２１とソースバスライン２３とによって囲まれる領域には、絵素電極４１が設けられている。ゲートバス支線２２は、ゲートバスライン２１から絵素電極４１に向けて突出するようにして設けられている。また、ゲートバス支線２２の分岐部近傍には、長手方向に複数のスリット（隙間）が設けられ櫛歯状になっている。各スリット間の導電部の幅は、ＴＦＴ基板１と後述する対向基板２との間隔よりも小さくなっている。例えば、ＴＦＴ基板１と対向基板２との間隔が２．５μｍの場合、ゲートバス支線２２の各スリット間の導電部の幅は２μｍ以下程度である。また、ゲートバス支線２２の先端部にあるゲート電極への信号伝達に支障がないように、ゲートバス支線２２の分岐部近傍の幅は、スリットが設けられ抵抗が高くなったため、従来のゲートバス支線２２の幅よりも大きくしている。ソース電極３２は、ソースバスライン２３から分岐して絵素電極４１に向けて突出するように設けられている。
【００２１】
図２は、図１のＡ−Ａ線断面図である。図２に示すように、この液晶表示装置には、第１の基板であるＴＦＴ基板１と第２の基板である対向基板２とが対向して設けられている。また、ＴＦＴ基板１には、ゲートバス支線２２が設けられ、さらに、ゲート酸化膜１２、ゲート絶縁膜１３、半導体層１４、エッチングストッパ層１５、ｎ＋型ａ−Ｓｉ（アモルファスシリコン）層１６が順に積層されている。さらに、ｎ＋型ａ−Ｓｉ層１６の上には、ソース電極３２とドレイン電極３３とが対向して設けられ、その上に保護膜１７、配向膜１９が順に積層されている。
【００２２】
一方、対向基板２には、ＴＦＴ基板１と対向する面に対向電極３が設けられ、さらに配向膜９が積層されている。そして、ＴＦＴ基板１側の配向膜１９と対向基板２側の配向膜９との間には液晶１８が封入されている。以下、ＴＦＴ基板１と対向基板２との間に液晶が封入されているものを「液晶セル」という。
【００２３】
＜１．２ 作製手順＞
次にこの液晶表示装置の作製手順について図２及び図３を参照しつつ説明する。なお、図３は、図１のＢ−Ｂ線断面図である。はじめに、透明絶縁性基板であるガラス基板（ＴＦＴ基板１）上に、スパッタリング法によりＴｉ（チタン）を積層し、フォトリゾグラフィ法によりパターニングする。このとき、図３に示すように、ゲートバス支線２２の分岐部近傍には、導電部の幅が液晶セルの厚さよりも小さくなるようなスリット４６が設けられるようにパターニングする。
【００２４】
ゲートバス支線２２上には、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳｉＮｘ（窒化シリコン）膜を３００ｎｍ積層し、ゲート絶縁膜１３とする。なお、絶縁性を向上するため、図２に示すように、ゲートバスライン２１を陽極酸化して、ゲートバスライン２１上にＴａ２Ｏ５（酸化タンタル）から成る酸化膜（ゲート酸化膜１２）を形成してもよい。
さらに、プラズマＣＶＤ法により、ゲート絶縁膜１３上に、半導体層１４としてａ−Ｓｉを３０ｎｍ積層し、さらにエッチングストッパ層１５としてＳｉＮｘを２００ｎｍ積層する。エッチングストッパ層１５をパターニングした後、その上に、プラズマＣＶＤ法により、リンを添加したｎ＋型ａ−Ｓｉを８０ｎｍ積層し、そのｎ＋型ａ−Ｓｉをパターニングする。このｎ＋型ａ−Ｓｉ層１６は、半導体層１４と、後に積層されるソース電極３２およびドレイン電極３３とのオーミックコンタクトを良好にするために設けられる。さらに、ｎ＋型ａ−Ｓｉ層１６の上に、スパッタリング法によりＴｉを積層し、パターニングすることにより、ソース電極３２とドレイン電極３３とが形成される。
【００２５】
その後、スパッタリング法により透明導電性物質であるＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉｄｅ）を積層し、パターニングすることにより絵素電極４１が形成される。絵素電極４１は、ゲートバスライン２１とソースバスライン２３とによって囲まれた矩形領域に設けられ、絵素電極４１の端部はドレイン電極３３の端部に積層される。これにより、絵素電極４１とドレイン電極３３とは電気的に導通する。さらに、ＴＦＴ基板１の全面に保護膜１７としてＳｉＮｘを積層する。さらに、保護膜１７の上には、配向膜１９を積層する。一方、対向基板２には、その全面に対向電極３を形成し、その上に配向膜９を積層する。
【００２６】
以上のようにしてＴＦＴ基板１と対向基板２とが作製されると、ＴＦＴ基板１の配向膜１９と対向基板２の配向膜９とが対向するように配置され、両配向膜の間に液晶１８が封入される。
【００２７】
なお、本実施形態においては、スパッタリング法、フォトリゾグラフィ法、プラズマＣＶＤ法が用いられているが、これらの方法については公知の技術であるので、詳しい説明は省略する。
【００２８】
＜１．３ 点欠陥の修正方法＞
次に、本実施形態において点欠陥が検出されたときの当該点欠陥の修正方法について、図４を参照しつつ説明する。図４は、本実施形態におけるソースバスライン２３とゲートバスライン２１との交差部近傍の１つの拡大図である。図４に示すＴＦＴ３１に不良が生じ点欠陥が検出されると、まず点線５１で示す領域にＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ）レーザー光を照射する。これにより、ゲートバス支線２２はゲートバスライン２１から切断される。このとき、導電体の破片が生じるが、ゲートバス支線２２に設けられている櫛歯状領域の各スリット４６間の導電部の幅は液晶セルの厚さよりも小さいものであるから、導電体の破片を介してＴＦＴ基板１と対向基板２とが短絡を防止することができる。また、点線５１で示すＹＡＧレーザー光を照射する領域の幅を狭くすることで、ＴＦＴ基板１と対向基板２とが短絡する可能性がさらに低くなる。
【００２９】
次に、点線５２で示す領域にＹＡＧレーザー光を照射する。ＹＡＧレーザー光が、ゲート酸化膜１２、ゲート絶縁膜１３、半導体層１４、ｎ＋型ａ−Ｓｉ層１６を貫通することにより、ゲート電極とソース電極３２とが電気的に導通する。
同様に、点線５３で示す領域にＹＡＧレーザー光を照射することにより、ゲート電極とドレイン電極３３とが電気的に導通する。
【００３０】
以上のように、点線５１、５２、５３で示す領域にＹＡＧレーザー光を照射することにより、ソースバスライン２３から絵素電極４１までが電気的に導通する。これにより、点欠陥が生じている絵素電極４１は、常にソースバスライン２３と接続される。すなわち、当該絵素には、その絵素と接続されるソースバスラインから信号が送られる全ての絵素に印加される電圧の平均値が印加されることとなる。したがって、その絵素は完全な輝点でも完全な黒点でもなく、点欠陥として視認されにくいものとなる。
【００３１】
なお、点線５１で示す領域へのＹＡＧレーザー光の照射では、導電体が切断され、点線５２及び５３で示す領域へのＹＡＧレーザー光の照射では、導電体が融解されるが、これらは、レーザー光を適当な条件で照射することにより実現される。
【００３２】
＜１．４ 効果＞
以上のように、本実施形態において点欠陥が検出されると、ゲートバス支線２２の分岐部近傍、ゲート電極とソース電極３２との重畳部、ゲート電極とドレイン電極３３との重畳部にＹＡＧレーザー光が照射されることにより、ソースバスライン２３と絵素電極４１とが電気的に導通する。また、ゲートバス支線２２の分岐部近傍には、スリット４６が設けられており、各スリット間の導電部の幅は液晶セルの厚さよりも小さくなっている。また、点線５１で示すレーザー光照射領域の幅も液晶セルの厚さよりも小さくする。このため、導電体の破片を介してＴＦＴ基板１と対向基板２が短絡することはない。これにより、二次不良が生じることなくＴＦＴ３１の不良に起因する点欠陥を修正することができる。
【００３３】
なお、本実施形態では、ガラス基板上にＴｉを積層することによりゲートバスライン支線２２を形成したが、これに代えてＴａ（タンタル）、Ａｌ（アルミニウム）、またはＣｒ（クロム）などの金属を積層してもよい。また、半導体層１４を３０ｎｍ、エッチングストッパ層１５を２００ｎｍ、ｎ＋型ａ−Ｓｉ層１６を８０ｎｍとして説明しているが、これらは一例であり、上記の厚さに限定されるものではない。
【００３４】
＜２．第２の実施形態＞
＜２．１ 構成＞
次に、本発明の第２の実施形態について説明する。図５は、本実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板１の部分平面図であって、交差部近傍の１つの拡大図である。なお、第１の実施形態と同様の構成部については、同一の参照符号を付し、詳しい説明を省略する。この表示装置のソースバスライン２３には、ゲートバスライン２１との交差部に、長手方向に複数のスリット４７が設けられており、各スリット間の導電部の幅は、ＴＦＴ基板１と対向基板２との間隔より小さくなっている。また、ソースバスライン２３に設けられたスリット４７の長手方向の長さは、ゲートバスライン２１の幅よりも大きくなっている。
【００３５】
この液晶表示装置の作製手順は、第１の実施形態と同様であるので、省略する。なお、ソースバスライン２３に設けられているスリット４７は、ソースバスライン２３をパターニングする際に形成される。
【００３６】
＜２．２ 線欠陥の修正方法＞
次に、本実施形態において線欠陥が検出されたときの当該線欠陥の修正方法について説明する。図６は、本実施形態におけるソースバスライン２３とゲートバスライン２１との交差部の拡大図である。図６において符号Ｘで示す位置において、ピンホール状の短絡が検出されたものとして説明する。
【００３７】
ソースバスライン２３とゲートバスライン２１との交差部における短絡に起因する線欠陥が検出されると、まず、短絡が生じている導電部の両側にＹＡＧレーザー光を照射する。その際、符号５４及び５５で示す、ソースバスライン２３とゲートバスライン２１とが重畳せず、かつスリット４７に挟まれた領域に、液晶セルの厚さよりも小さい幅でＹＡＧレーザー光を照射する。ＹＡＧレーザー光を照射することにより、当該導電部は切断され、短絡は解消される。また、ソースバスライン２３の当該交差部には複数のスリット４７が設けられ櫛歯状になっているので、分岐して複数になっている導電部のうちの１本を切断しても、当該交差部の両側が互いに絶縁状態となることはない。また、導電部を切断することにより導電体の破片が生じるが、導電部の幅が液晶セルの厚さよりも小さくなっており、また照射するレーザー光の幅も液晶セルの厚さよりも小さくなっているので、導電体の破片を介してＴＦＴ基板１と対向基板２とが短絡することはない。
【００３８】
＜２．３ 効果＞
以上のように、本実施形態では、ソースバスライン２３には、ゲートバスライン２１との交差部にスリット４７が設けられ櫛歯状になっている。このため、ソースバスライン２３とゲートバスライン２１との交差部における短絡に起因する線欠陥が生じた場合、分岐して複数になっている導電部のうちの１本を切断することができる。これにより、当該部分の短絡が解消される。その結果、当該ソースバスライン２３に接続されている全ての絵素には、本来供給されるべき信号が伝えられ、線欠陥が解消される。
【００３９】
なお、本実施形態においては、ソースバスライン２３にスリット４７を備える構成にしたが、ゲートバスライン２１にスリットを備える構成としても同様の効果が得られる。この構成において、ソースバスライン２３とゲートバスライン２１との交差部における短絡に起因する線欠陥が生じた場合、スリットが設けられ櫛歯状になっているゲートバスライン２１の導電部のうち、当該短絡が生じている導電部を当該短絡箇所の両側で切断する。
【００４０】
また、上記各実施形態においては、スイッチング素子としてＴＦＴを使用しているが、本発明はこれに限定されず、スイッチング素子としてＭＯＳトランジスタ素子やダイオード等を使用している表示装置にも適用できる。
【００４１】
【発明の効果】
第１の発明によれば、走査支線には、スリットが備えられることにより第１の基板と第２の基板との間隙よりも狭い幅の複数の導電部からなる配線部分が設けられる。スイッチング素子の不良に起因する画像表示の欠陥が生じた場合、走査支線のスリットが設けられた配線部分が液晶セルの厚さよりも狭い幅で切断される。このため、走査支線を走査配線から切り離すことによって生じる導電体の破片は、第１の基板と第２の基板との間隙よりも小さいものとなる。このため、その導電体の破片を介して、第１の基板と第２の基板とが短絡することを防止することができる。これにより、二次不良の発生を防止し、点欠陥の発生を防ぐことができる。
【００４２】
第２の発明によれば、信号配線と走査配線との交差部において、信号配線もしくは走査配線のいずれか一方には、スリットが備えられることにより第１の基板と第２の基板との間隙より狭い幅の複数の導電部からなる配線部分が設けられる。このため、複数の導電部のいずれかを切断しても電気的な導通を保つことができる。このため、信号配線と走査配線との交差部で短絡が生じた場合、電気的な導通を保持して、短絡が生じている導電部のみを切り離すことができる。これによりピンホール欠陥による短絡不良の場合は冗長配線を設置する必要が無くなる。また、導電部をセル厚よりも小さい幅で切断することによって生じる破片は、第１の基板と第２の基板との間隙よりも小さいものなので、その破片を介して、第１の基板と第２の基板とが短絡することはない。これにより、二次不良が生じることなく、線欠陥を解消することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図１のＢ−Ｂ線断面図である。
【図４】上記実施形態におけるソースバスラインとゲートバスラインとの交差部近傍の拡大図である。
【図５】本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図である。
【図６】上記第２の実施形態におけるソースバスラインとゲートバスラインとの交差部の拡大図である。
【図７】従来のアクティブマトリクス型液晶表示装置のＴＦＴ基板の部分平面図である。
【符号の説明】
１…ＴＦＴ基板
２…対向基板
３…対向電極
２１…ゲートバスライン
２２…ゲートバス支線（ゲート電極）
２３…ソースバスライン
３１…ＴＦＴ
３２…ソース電極
３３…ドレイン電極
４１…絵素電極
４６…ゲートバス支線に設けられたスリット
４７…ソースバスラインに設けられたスリット
５１、５２、５３、５４、５５…ＹＡＧレーザー光の照射領域
Ｘ…ピンホール状の短絡箇所
Claims (4)
- 複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置であって、
前記走査配線は、前記絵素電極に向けて分岐され前記スイッチング素子を制御する走査支線を備え、
前記走査支線は、分岐部近傍にスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅の導電部が複数並列に配置された配線部分を含むことを特徴とする、アクティブマトリクス型表示装置。 - 複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置であって、
前記走査配線もしくは前記信号配線のいずれか一方が、前記走査配線と前記信号配線との交差部において、長手方向に向けてスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅でかつ他方の導電部の幅よりも大きい長さの複数の導電部で構成されたことを特徴とする、アクティブマトリクス型表示装置。 - 複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極と、前記走査配線から前記絵素電極に向けて分岐されて前記スイッチング素子を制御する走査支線とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置における前記スイッチング素子の不良に起因する画像表示の欠陥修正方法であって、
前記走査支線を前記走査配線から切断する切断ステップと、
前記走査支線と前記信号配線とを電気的に導通させる第１の導通ステップと、
前記走査支線と前記絵素電極とを電気的に導通させる第２の導通ステップとを備え、
前記走査支線は、分岐部近傍にスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅の導電部が複数並列に配置された配線部分を含み、
前記切断ステップは、前記走査支線を前記配線部分で前記第１の基板と前記第２の基板との間隙よりも小さい幅で切断することを特徴とする、欠陥修正方法。 - 複数の走査配線と複数の信号配線とが格子状に配置された第１の基板と、前記第１の基板上において前記走査配線と前記信号配線とによって囲まれた領域に配置された絵素電極と、前記信号配線と前記絵素電極とを電気的に接続するスイッチング素子と、前記第１の基板と対向して配置された第２の基板と、前記第２の基板上に前記絵素電極との間に電圧を印加するために設けられた対向電極とを備え、少なくとも前記第１の基板と前記第２の基板のいずれか一方が透明であるアクティブマトリクス型表示装置における、前記走査配線と前記信号配線との交差部での短絡に起因する画像表示の欠陥修正方法であって、
前記走査配線と前記信号配線との交差部において、前記走査配線と前記信号配線のいずれか一方を部分的に切断する部分切断ステップを備え、
前記走査配線もしくは前記信号配線のいずれか一方が、前記走査配線と前記信号配線との交差部において、長手方向に向けてスリットを備えることにより前記第１の基板と前記第２の基板との間隙よりも小さい幅でかつ他方の導電部の幅よりも大きい長さの複数の導電部で構成され、
前記部分切断ステップは、前記複数の導電部のうち前記短絡が生じている導電部における短絡箇所が他の導電部から電気的に切り離されるように、前記短絡が生じている導電部を少なくとも２箇所で前記第１の基板と前記第２の基板との間隙よりも小さい幅で切断することを特徴とする、欠陥修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003145344A JP2004347891A (ja) | 2003-05-22 | 2003-05-22 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003145344A JP2004347891A (ja) | 2003-05-22 | 2003-05-22 | アクティブマトリクス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004347891A true JP2004347891A (ja) | 2004-12-09 |
Family
ID=33532558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003145344A Pending JP2004347891A (ja) | 2003-05-22 | 2003-05-22 | アクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004347891A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008050501A1 (fr) | 2006-09-29 | 2008-05-02 | Sharp Kabushiki Kaisha | Dispositif d'affichage et procédé pour produire ce dispositif d'affichage |
| JP2008257077A (ja) * | 2007-04-09 | 2008-10-23 | Ips Alpha Technology Ltd | 表示装置 |
| WO2008152757A1 (ja) * | 2007-06-15 | 2008-12-18 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
| US20100141883A1 (en) * | 2007-04-23 | 2010-06-10 | Hidetoshi Nakagawa | Display device and manufacturing method of display device |
| US8184075B2 (en) | 2007-11-01 | 2012-05-22 | Sony Corporation | Active matrix display device |
| WO2012147704A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | Ｔｆｔ基板およびｔｆｔ基板の配線欠陥修正方法 |
| US8411215B2 (en) | 2007-09-20 | 2013-04-02 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method for producing active matrix substrate |
| WO2014002463A1 (ja) * | 2012-06-25 | 2014-01-03 | パナソニック株式会社 | 表示装置および表示装置の製造方法 |
| CN104362154A (zh) * | 2014-11-17 | 2015-02-18 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
-
2003
- 2003-05-22 JP JP2003145344A patent/JP2004347891A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100020270A1 (en) * | 2006-09-29 | 2010-01-28 | Hidetoshi Nakagawa | Display device and manufacturing method of display device |
| JPWO2008050501A1 (ja) * | 2006-09-29 | 2010-02-25 | シャープ株式会社 | 表示装置、表示装置の製造方法 |
| JP4606497B2 (ja) * | 2006-09-29 | 2011-01-05 | シャープ株式会社 | 表示装置 |
| US8228480B2 (en) * | 2006-09-29 | 2012-07-24 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
| WO2008050501A1 (fr) | 2006-09-29 | 2008-05-02 | Sharp Kabushiki Kaisha | Dispositif d'affichage et procédé pour produire ce dispositif d'affichage |
| JP2008257077A (ja) * | 2007-04-09 | 2008-10-23 | Ips Alpha Technology Ltd | 表示装置 |
| US20100141883A1 (en) * | 2007-04-23 | 2010-06-10 | Hidetoshi Nakagawa | Display device and manufacturing method of display device |
| US8351016B2 (en) * | 2007-04-23 | 2013-01-08 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
| WO2008152757A1 (ja) * | 2007-06-15 | 2008-12-18 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
| US8274621B2 (en) | 2007-06-15 | 2012-09-25 | Sharp Kabushiki Kaisha | Display device and manufacturing method of display device |
| US8411215B2 (en) | 2007-09-20 | 2013-04-02 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method for producing active matrix substrate |
| US8184075B2 (en) | 2007-11-01 | 2012-05-22 | Sony Corporation | Active matrix display device |
| WO2012147704A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | Ｔｆｔ基板およびｔｆｔ基板の配線欠陥修正方法 |
| US9018632B2 (en) | 2011-04-28 | 2015-04-28 | Sharp Kabushiki Kaisha | TFT substrate and method for correcting wiring fault on TFT substrate |
| WO2014002463A1 (ja) * | 2012-06-25 | 2014-01-03 | パナソニック株式会社 | 表示装置および表示装置の製造方法 |
| US9443878B2 (en) | 2012-06-25 | 2016-09-13 | Joled Inc. | Display device and method of manufacturing display device |
| CN104362154A (zh) * | 2014-11-17 | 2015-02-18 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| WO2016078179A1 (zh) * | 2014-11-17 | 2016-05-26 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN104362154B (zh) * | 2014-11-17 | 2017-04-19 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| US9716114B2 (en) | 2014-11-17 | 2017-07-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate with high qualified rate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| JP4693781B2 (ja) | アクティブマトリクス基板及び表示装置 | |
| US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
| JP5190625B2 (ja) | 液晶表示装置及びその不良画素修復方法 | |
| KR100827575B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100336586B1 (ko) | 액티브매트릭스기판및그제조방법 | |
| KR101761276B1 (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
| JP2005316489A (ja) | 表示装置とそれに生じる欠陥の修復方法 | |
| JP4491205B2 (ja) | スイッチング素子アレイ基板の修復方法 | |
| JP2009016756A (ja) | アクティブマトリクス駆動表示装置 | |
| JP2004347891A (ja) | アクティブマトリクス型表示装置 | |
| JP2012155073A (ja) | 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶表示装置 | |
| JP2004070182A (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JP2000292808A (ja) | 半導体装置 | |
| JP4156115B2 (ja) | マトリクス配線基板及び液晶表示装置用基板 | |
| KR100761604B1 (ko) | 표시장치의 단선 수복방법 | |
| KR101803798B1 (ko) | 액정표시장치 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JPH11258627A (ja) | 薄膜デバイス | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| JP4077590B2 (ja) | 薄膜トランジスタとその製造方法、アクティブマトリクス基板とその製造方法、および電気光学装置 | |
| JP3545879B2 (ja) | 表示素子の製造方法 |