JP2004343870A - 過電流検出回路 - Google Patents
過電流検出回路 Download PDFInfo
- Publication number
- JP2004343870A JP2004343870A JP2003136262A JP2003136262A JP2004343870A JP 2004343870 A JP2004343870 A JP 2004343870A JP 2003136262 A JP2003136262 A JP 2003136262A JP 2003136262 A JP2003136262 A JP 2003136262A JP 2004343870 A JP2004343870 A JP 2004343870A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- overcurrent
- voltage
- triangular wave
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】過電流制限を行った後、電流値が過電流制限値を下回るまでの時間の長短にかかわらず過電流状態にない限りPWM信号を有効にしPWM信号のパルス飛びの発生を防止する。
【解決手段】PWM制御部20は2次側出力電圧と比例関係にあるフィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAと三角波Tr2を比較して、フィードバック電圧に応じたパルス幅を有するPWM信号Dを生成し、基準電圧Vref4、Vref5とを備え(Vref4>Vref5)、三角波Tr2がVref4より高くなった場合にラッチ解除信号Rrを発生させ、このタイミングでOCL判定を行なう。Vref5より低くなった場合に既に発生しているラッチ解除信号を解除させる。OCL回路30ではDC−DCコンバータにおいて過電流が検出されていない限り、PWM信号発生前にOCL判定信号Pをラッチ解除信号により解除する。
【選択図】 図2
【解決手段】PWM制御部20は2次側出力電圧と比例関係にあるフィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAと三角波Tr2を比較して、フィードバック電圧に応じたパルス幅を有するPWM信号Dを生成し、基準電圧Vref4、Vref5とを備え(Vref4>Vref5)、三角波Tr2がVref4より高くなった場合にラッチ解除信号Rrを発生させ、このタイミングでOCL判定を行なう。Vref5より低くなった場合に既に発生しているラッチ解除信号を解除させる。OCL回路30ではDC−DCコンバータにおいて過電流が検出されていない限り、PWM信号発生前にOCL判定信号Pをラッチ解除信号により解除する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
この発明は、過電流検出回路に係り、とくにスイッチング素子のスイッチング動作を用いたDC−DCコンバータの過電流検出回路に関する。
【0002】
【従来の技術】
スイッチング素子のスイッチング動作を用いたDC−DCコンバータの過電流検出回路として、特許文献1および2に記載された回路が知られている。
特許文献1に示される回路では、過電流状態が所定時間継続した場合に、スイッチング素子のオフ制御を継続する。また、特許文献2に示される回路では、過電流検出時にPWM出力パルスおよび三角波を停止する。
【0003】
【特許文献1】
特開2000−166227号公報
【特許文献2】
特許第2892769号公報
【0004】
さらに、DC−DCコンバータの過電流検出回路として、図5に示すようなものがある。
トランス1の1次側には電流検出抵抗7が設けられ、その上流側の電位が過電流検出回路であるパルスバイパルスOCL回路4(以下、OCL回路と呼ぶ)に入力される。また、トランス1の2次側には、2次側コイル1bの両端間に、ダイオード9,コンデンサ10および電流検出抵抗8が設けられ、その一端の電圧が電流検出電圧CLとしてOCL回路4に入力される。
また、トランス1の1次側に設けられたPWM制御部2は、トランス1の2次側の出力電圧Vout に連動するフィードバック電圧Vfbを入力し、2次側の出力電圧Vout が目標の値になるようなPWM信号(パルス幅変調信号)Dを出力する。
AND回路3にはPWM信号DおよびOCL回路4からのOCL判定信号Pが入力され、これらの信号の論理積が出力され、出力Gが、駆動回路5を介してスイッチング素子6をオン・オフ制御する。
OCL回路4は、1次側の電流検出抵抗7に過電流が流れた場合および2次側の電流検出抵抗8に過電流が流れた場合、PWM信号Dによるスイッチング素子6の制御にかかわらず、スイッチング素子6を強制的にオフして、トランス1に所定の電流以上の過電流が流れるのを防止する。
【0005】
ここで、OCL回路4は、図6に示す回路から構成され、入力された電流検出電圧CLは、コンパレータ11および12により、基準電圧Vref1、基準電圧Vref2とそれぞれ比較される。コンパレータ11および12の出力はNOR回路14に入力され、NOR回路14の出力として、過電流判定信号CL1が出力される。この過電流判定信号CL1は、トランス1の1次側または2次側が過電流の場合にLとなり、いずれも過電流でない場合にHとなる。したがって、過電流の場合は、SRフリップフロップ回路17のラッチセット信号(OCL信号)RsがHになり、SRフリップフロップ回路17の出力として、OCL判定信号PがLとなるのでスイッチング素子6が強制的にオフされる。
【0006】
一方、SRフリップフロップ回路17によりLとなったOCL判定信号Pは、SRフリップフロップ回路17のラッチリセット信号RrがHになって初めてHに戻る。
ラッチリセット信号Rrは、ラッチ解除信号Laと、過電流判定信号CL1とが入力されたAND回路16の出力信号である。
したがって、ラッチリセット信号Rrは、過電流判定信号CL1がH、すなわち、トランス1の1次側、2次側のいずれもが過電流でない場合で且つラッチ解除信号LaがHとなっている場合にHになってSRフリップフロップ回路17をリセットする。これにより、OCL判定信号PはHになり、スイッチング素子6の強制的オフを解除するように構成されている。
ラッチ解除信号Laは、PWM制御部2でPWM信号Dの生成に用いられる三角波Tr1を利用して生成される。
【0007】
このラッチ解除信号LaおよびPWM信号Dの生成方法を図7に示す。
PWM制御部2では、図示しない発振回路で三角波Tr1を発生させ、トランス1の2次側出力電圧と比例関係にあるフィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAと、三角波Tr1を比較し、三角波Tr1が制御電圧VEAを下回る範囲で、PWM信号DをHにする。すなわち、PWM制御部2は、三角波Tr1が制御電圧VEAを下回る時間分だけのパルス幅を有するPWM信号Dを生成し、フィードバック電圧Vfbに応じてPWM信号Dのパルス幅が変わるように構成されている。
ラッチ解除信号Laは、上述した三角波Tr1と、ラッチ解除電圧としての基準電圧Vref3とをコンパレータ13が比較した結果の出力である。コンパレータ13は、三角波Tr1が、基準電圧Vref3より高い場合に、ラッチ解除信号LaはHとなる。このラッチ解除信号LaがHで、過電流判定信号CL1がHのとき、ラッチリセット信号RrがHとなり、SRフリップフロップ回路17がリセットされ、OCL判定信号PはHとなり、過電流制限が解除される。
【0008】
【発明が解決しようとする課題】
しかしながら、OCL回路4がこのように構成されていたのでは、トランス1に過電流が発生していないにもかかわらず、PWM信号DをOCL判定信号Pにより無効にしてしまう場合がある。すなわちスイッチング素子6を強制的にオフしたままで、PWM信号Dをスイッチング素子6に送ることができない、いわゆるパルス飛びの現象が発生してしまう場合がある。
【0009】
このパルス飛びの現象を、図8のタイミングチャートを用いて具体的に説明する。
まず、条件1に示されるように、2次側電流(符号a参照)がOCL閾値を超えて過電流状態になると、OCL判定信号Pによりスイッチング素子6が強制的にオフされる。その後、三角波Tr1の電圧が基準電圧Vref3(ラッチ解除電圧)を上回り、ラッチ解除信号LaがHであるときに(符号b参照)、過電流状態が終了し過電流判定信号CL1がHになっていれば、その時点で、OCL判定信号Pは解除され(符号c参照)、PWM制御部2からスイッチング素子6に送られるPWM信号Dは有効になる。
ところが、条件2に示されるように、条件1と比較して、2次側電流がOCL閾値以下になるのに時間がかかった場合、ラッチ解除信号LaがHであるときに(符号b参照)、まだ、過電流状態にあるため、過電流判定信号CL1はL(過電流状態)のままである。この場合、図6のAND回路16において、過電流判定信号CL1がLであるため、ラッチ解除信号LaがHになっても、ラッチリセット信号RrはHにならず、OCL判定信号PはリセットされずLのままである(符号d参照)。このため、スイッチング素子6は強制的にオフされたままであり、その後のPWM制御部2からのPWM信号Dは無効になり、過電流状態ではないにもかかわらず、スイッチング素子6をオンすることができないパルス飛びが発生する。
【0010】
この発明は、このような課題を解決するためになされたもので、過電流制限を行った後、電流値が過電流制限値を下回るまでの時間の長短にかかわらず、過電流状態にない限りPWM信号を有効にし、PWM信号のパルス飛びの発生を防止できる過電流検出回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
この発明の請求項1に係る過電流検出回路は、1次側コイルを介して直流電源に接続され且つPWM信号によりデューティ制御されるスイッチング素子のスイッチング動作に伴って、2次側コイルに誘起される電流から直流電圧を生成するDC−DCコンバータにおいて、PWM信号を生成するPWM信号生成部と、1次側コイルまたは2次側コイルを流れる過電流を検出し、PWM信号を無効にしてデューティ制御を停止するOCL判定信号を生成する過電流判定部とを備える。さらに、PWM信号生成部では、OCL判定信号を解除するラッチ解除信号を生成し、過電流判定部では、過電流が検出されていない限りPWM信号が有効になるように、OCL判定信号をラッチ解除信号により解除することにより、ラッチ解除信号がOCL判定信号を確実に解除しPWM信号のパルス飛びを防止する。
【0012】
また、PWM信号生成部は、三角波発生回路により発生した三角波と、2次側出力と比例関係にあるフィードバック電圧に応じたパルス幅を有するPWM信号を生成する。過電流判定部は、三角波の上下の頂点の電圧値を構成する2つの設定電圧値を有し、三角波と一方の設定電圧値とを比較して、ラッチ解除信号を発生させ、三角波と他方の設定電圧値とを比較して、ラッチ解除信号を解除することができる。
【0013】
さらに、三角波の電圧波形は、立ち上がり時間と立ち下がり時間とが異なるものにすることができる。これにより、PWM信号が発生する直前にOCL判定信号を解除する。
【0014】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態1.
この発明の実施に係る過電流検出回路を用いたDC−DCコンバータの電気回路図を図1に示す。
トランス1の1次側コイル1aの一端は電圧Vinの直流電源に接続され、他端はスイッチング素子6に接続されている。スイッチング素子6には電流検出抵抗7の一端が接続され、電流検出抵抗7の他端はグランドに接地される。
また、トランス1の1次側に設けられたPWM制御部20は、PWM信号生成部を構成し、トランス1の2次側の出力電圧Vout に連動するフィードバック電圧Vfbをフィードバック信号として入力し、2次側の出力電圧Vout が目標の値になるように所定のPWM信号Dを出力する。
【0015】
さらに、PWM制御部20のPWM信号Dは、AND回路3の入力側の一方に接続されている。このAND回路3の入力側の他方は、OCL判定信号Pを出力するOCL回路30にも接続されている。したがって、AND回路3には、PWM制御部20からのPWM信号DおよびOCL回路30からのOCL判定信号Pが入力され、これらの信号の論理積が出力される。この出力Gが、駆動回路5を介してスイッチング素子6をオン・オフ制御する。
【0016】
一方、トランス1の2次側において、2次側コイル1bにダイオード9、平滑コンデンサ10および電流検出抵抗8が接続され、電流検出抵抗8および平滑コンデンサ10の一端がグランドに接地される。
【0017】
また、OCL回路30には、電流検出抵抗7に生じる電圧および電流検出抵抗8に生じる電圧が電流検出電圧CLとして入力される。
ここで、OCL回路30は、図2に示す回路から構成される。OCL回路30には、電流検出電圧CLがそれぞれ入力されるコンパレータ31および32が設けられている。コンパレータ31の出力は、NOR回路33の入力の一方に接続されている。このNOR回路33の入力の他方は、コンパレータ32の出力に接続されている。NOR回路33の出力はNOT回路34の入力に接続され、さらにNOT回路34の出力はSRフリップフロップ回路35のセット端子Sに接続される。
【0018】
一方、PWM制御部20には、コンパレータ21および22が設けられ、コンパレータ21の出力はSRフリップフロップ回路23のセット端子Sに接続され、コンパレータ22の出力はSRフリップフロップ回路23のリセット端子Rに接続されている。SRフリップフロップ回路23の出力端子Qは、OCL回路30のSRフリップフロップ回路35のリセット端子Rに接続されている。したがって、SRフリップフロップ回路23の端子Qから出力されたラッチ解除信号RrがSRフリップフロップ回路35のリセット端子Rに、ラッチリセット信号として入力される。
【0019】
また、PWM制御部20には、第1スイッチ(SW1)24および第2スイッチ(SW2)25が設けられている。第1スイッチ24および第2スイッチ25の間には、それぞれ第1定電流源27aおよび第2定電流源27bが設けられている。第1定電流源27aおよび第2定電流源27bの間の接続点27cは、接続点28を介してコンデンサ26に接続される。SRフリップフロップ回路23で生成されたラッチ解除信号Rrによりこれらのスイッチの開閉が制御される。ラッチ解除信号RrがL(Lo)のとき、第1スイッチ24はオン、第2スイッチ25はオフし、ラッチ解除信号RrがH(Hi)のとき、第1スイッチ24はオフ、第2スイッチ25はオンする。
【0020】
また、PWM制御部20には、コンデンサ26が設けられ、その一端が第1スイッチ24と第2スイッチ25との間に接続され、他端がグランドに接地する。さらに、コンデンサ26の一端はコンパレータ21の(+)側入力端子とコンパレータ22の(−)側入力端子に接続されている。一方、コンパレータ21の(−)側入力端子には、基準電圧Vref4が入力され、コンパレータ22の(+)側入力端子には、基準電圧Vref5が入力される。なお、基準電圧Vref4および基準電圧Vref5は、Vref4>Vref5の関係があり、それぞれ後述する三角波Tr2の上下の頂点の電圧値を構成する2つの設定電圧値である。
さらに、PWM制御部20にはコンパレータ29が設けられ、コンパレータ29の(−)側入力端子はコンデンサ26の一端に接続されている。一方、コンパレータ29の(+)側入力端子には、フィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAが入力される。
【0021】
コンデンサ26とコンパレータの接続点28の電圧は、SRフリップフロップ回路23のラッチ解除信号Rrによる第1スイッチ24および第2スイッチ25のスイッチング動作に応じて変化し、三角波Tr2がコンパレータ21および22に入力されるように構成されている。
ここで、三角波Tr2がどのように生成されるかを図2および3に基づいて説明する。
【0022】
まず、ラッチ解除信号RrがLの場合、第1スイッチ24がオンし、第2スイッチ25がオフしている。したがって、第1定電流源27aによりコンデンサ26に充電電流I1が流れる。コンデンサ26の充電により、接続点28の電圧が基準電圧Vref4を上回ると、コンパレータ21の出力がHになり、SRフリップフロップ回路23がセットされ、SRフリップフロップ回路23の端子Qの出力はHになる。端子Qの出力がHになると、第2スイッチ25がオンし、第1スイッチ24がオフする。第2定電流源27bにより放電電流I2が流れ、コンデンサ26が放電され、接続点28の電圧が基準電圧Vref5を下回ると、コンパレータ22の出力がHになり、SRフリップフロップ回路23がリセットされ、SRフリップフロップ回路23の端子Qの出力はLになる。このような動作を繰り返すことにより、三角波Tr2が生成される。
したがって、コンパレータ21、コンパレータ22、SRフリップフロップ回路23、第1スイッチ24,第2スイッチ25、コンデンサ26、基準電圧Vref4、基準電圧Vref5は、三角波を発生させる三角波発生回路を構成する。
【0023】
この三角波Tr2は、例えば、充電電流I1と放電電流I2との電流比を1:6になるように構成すれば、波形の立ち上がり部42と立ち下がり部43との時間比が6:1であって、頂点41および44をそれぞれ上下の頂点とする鋸形状となり、図3に示されるような電圧波形が生成される。
【0024】
なお、PWM制御部20はPWM信号生成部を構成し、電流検出抵抗7,8およびOCL回路30は過電流判定部を構成する。
【0025】
次に、この発明の実施の形態に係る電流検出回路の動作を図2〜4に基づいて説明する。
図2に示されるように、電流検出電圧CLは、コンパレータ31および32により、基準電圧Vref1、基準電圧Vref2とそれぞれ比較される。電流検出抵抗7に過電流が流れて、電流検出電圧CLが基準電圧Vref1を上回ると、コンパレータ31はHになる。一方、電流検出抵抗8に過電流が流れて、電流検出電圧CLが基準電圧はVref2を下回ると、コンパレータ32はHになる。コンパレータ31および32の出力はNOR回路33に入力され、NOR回路33の出力として過電流判定信号CL1が出力される。したがって、過電流判定信号CL1は、トランス1の1次側または2次側が過電流の場合、Lになり、いずれも過電流でない場合、Hになる。過電流判定信号CL1はNOT回路34に入力されて反転し、ラッチセット信号Rsとして、SRフリップフロップ回路35のセット端子Sに入力される。
過電流の場合は、ラッチセット信号RsがHになり、SRフリップフロップ回路35の端子Q_の出力であるOCL判定信号PがLになり、スイッチング素子6を強制的にオフする。
【0026】
一方、既に説明した方法により生成された三角波Tr2の電圧波形、基準電圧Vref4、基準電圧Vref5および制御電圧VEAと、ラッチ解除信号RrおよびPWM信号Dとは、図3に示す関係にある。
PWM信号Dは、三角波Tr2の電圧がフィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAを下回る場合にHとなり、三角波Tr2の電圧が上昇し、三角波Tr2の電圧が制御電圧VEAを上回る場合にLとなる。これにより、PWM信号Dは、フィードバック電圧Vfbの変化に応じたパルス幅を有する。
さらに、三角波Tr2の電圧が上昇し、基準電圧Vref4を上回ると、SRフリップフロップ回路23の端子Qの出力としてラッチ解除信号RrがHになり、このタイミングでOCL判定を行うと同時にラッチ解除信号RrがHになったことにより、第1スイッチ24および第2スイッチ25が動作して、三角波Tr2の電圧が立ち下がる。電圧が減少する途中で、三角波Tr2の電圧が制御電圧VEAを下回ると、PMW信号DがHになり、PWM制御部20からスイッチング素子6をオンするために出力される。さらに、三角波Tr2の電圧が基準電圧Vref5を下回ると、ラッチ解除信号RrがLになる。ラッチ解除信号RrがLになったことにより三角波Tr2の電圧が上昇に転じる。三角波Tr2の電圧が上昇する途中で、制御電圧VEAを上回ると、PMW信号がLになる。
【0027】
このように、OCL状態でない場合は、PWM制御部20からのPWM信号Dの出力前に、必ずラッチ解除信号RrによりSRフリップフロップ回路35がリセットされる。したがって、PWM制御部20からのPWM信号Dの出力時に、既に過電流状態でなければ、OCL判定信号Pを確実にHにするので、PWM信号Dのパルス飛びが発生しない。
【0028】
次に、図4を用いて、従来例で示した図8と同じ条件において、実施の形態に係る過電流検出回路の信号の様子を説明する。
条件1に示されるように、2次側電流(符号e参照)がOCL閾値を超えて過電流状態になると、OCL判定信号Pによりスイッチング素子6が強制的にオフされる。その後、2次側電流値が下がり、ラッチ解除信号RrがHになるときに(符号f参照)、OCL状態でなければ、OCL判定信号Pは解除され、その後にPWM制御部20からスイッチング素子6に送られるPWM信号Dは、出力Gに示すように有効になる。
また、条件2に示されるように、条件1と比較して、2次側電流がOCL閾値以下になるまでに時間がかかった場合でも、ラッチ解除信号RrがHになると(符号f参照)、OCL状態でなければ、OCL判定信号Pは解除され(符号g参照)、その後にスイッチング素子6に送られるPWM信号Dは、出力Gに示すように有効になり、パルス飛びは発生しない。
【0029】
このように、PWM制御部20からPWM信号Dが出力される直前で必ずSRフリップフロップ回路35をラッチ解除信号RrによりリセットしてOCL判定信号PをHにする。したがって、ラッチ解除信号RrによりSRフリップフロップ回路35をリセットするときに過電流状態にない限り、PWM制御部20からPWM信号Dは必ず有効になり、パルス飛びが発生しない。
【0030】
上述した実施の形態においては、三角波Tr2の立ち上がり時間が立ち下がり時間より長くなるように構成されていたが、立ち上がり時間と立ち下がり時間が同一でなければよく、PWM信号Dとラッチ解除信号を発生させる論理を反転させた場合、立ち上がり時間が立ち下がり時間より短くてもよい。
また、上述した実施の形態においては、スイッチング素子を用いたフライバック方式のDC−DCコンバータを例に説明したが、この発明に係る過電流検出回路は、これに限定されるものではなく、フォワードタイプのDC−DCコンバータにも適用できる。また、トランスを用いないDC−DCコンバータ、例えば、極性反転コンバータ、ステップダウンコンバータにも適用できる。
【0031】
【発明の効果】
以上説明したように、この発明に係る電流検出回路によれば、過電流判定部は、過電流が検出されていない限りPWM信号が有効になるように、OCL判定信号をラッチ解除信号により解除するので、過電流制限を行った後、電流値が過電流制限値を下回るまでの時間の長短にかかわらず、過電流状態にない限り、過電流判定部はPWM信号を有効にし、PWM信号のパルス飛びの発生を防止できる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係る過電流検出回路を用いたDC−DCコンバータの電気回路図である。
【図2】図1のOCL回路およびPWM制御部の一部の電気回路図である。
【図3】実施の形態に係る過電流検出回路に用いられる三角波Tr2の電圧波形、基準電圧Vref4、基準電圧Vref5、フィードバック電圧Vfbと、ラッチ解除信号RrおよびPWM信号Dとの関係を表すタイミングチャートである。
【図4】実施の形態に係る過電流検出回路の各種信号の様子を示すタイミングチャートである。
【図5】従来の過電流検出回路を用いたDC−DCコンバータの電気回路図である。
【図6】図5のOCL回路およびPWM制御部の一部の電気回路図である。
【図7】従来の過電流検出回路に用いられる三角波Tr1の電圧波形、基準電圧Vref3、フィードバック電圧Vfbと、ラッチ解除信号LaおよびPWM信号Dとの関係を表すタイミングチャートである。
【図8】従来の過電流検出回路の各種信号の様子を示すタイミングチャートである。
【符号の説明】
1a…1次側コイル、1b…2次側コイル、6…スイッチング素子、7…電流検出抵抗(過電流判定部)、8…電流検出抵抗(過電流判定部)、20…PWM制御部(PWM信号生成部)、30…OCL回路(過電流判定部)、41…頂部、42…上昇線、43…下降線、D…PWM信号、P…OCL判定信号、Rr…ラッチ解除信号、Vfb…フィードバック電圧、Vref4…基準電圧(設定電圧値)、Vref5…基準電圧(設定電圧値)、Tr2…三角波。
【発明の属する技術分野】
この発明は、過電流検出回路に係り、とくにスイッチング素子のスイッチング動作を用いたDC−DCコンバータの過電流検出回路に関する。
【0002】
【従来の技術】
スイッチング素子のスイッチング動作を用いたDC−DCコンバータの過電流検出回路として、特許文献1および2に記載された回路が知られている。
特許文献1に示される回路では、過電流状態が所定時間継続した場合に、スイッチング素子のオフ制御を継続する。また、特許文献2に示される回路では、過電流検出時にPWM出力パルスおよび三角波を停止する。
【0003】
【特許文献1】
特開2000−166227号公報
【特許文献2】
特許第2892769号公報
【0004】
さらに、DC−DCコンバータの過電流検出回路として、図5に示すようなものがある。
トランス1の1次側には電流検出抵抗7が設けられ、その上流側の電位が過電流検出回路であるパルスバイパルスOCL回路4(以下、OCL回路と呼ぶ)に入力される。また、トランス1の2次側には、2次側コイル1bの両端間に、ダイオード9,コンデンサ10および電流検出抵抗8が設けられ、その一端の電圧が電流検出電圧CLとしてOCL回路4に入力される。
また、トランス1の1次側に設けられたPWM制御部2は、トランス1の2次側の出力電圧Vout に連動するフィードバック電圧Vfbを入力し、2次側の出力電圧Vout が目標の値になるようなPWM信号(パルス幅変調信号)Dを出力する。
AND回路3にはPWM信号DおよびOCL回路4からのOCL判定信号Pが入力され、これらの信号の論理積が出力され、出力Gが、駆動回路5を介してスイッチング素子6をオン・オフ制御する。
OCL回路4は、1次側の電流検出抵抗7に過電流が流れた場合および2次側の電流検出抵抗8に過電流が流れた場合、PWM信号Dによるスイッチング素子6の制御にかかわらず、スイッチング素子6を強制的にオフして、トランス1に所定の電流以上の過電流が流れるのを防止する。
【0005】
ここで、OCL回路4は、図6に示す回路から構成され、入力された電流検出電圧CLは、コンパレータ11および12により、基準電圧Vref1、基準電圧Vref2とそれぞれ比較される。コンパレータ11および12の出力はNOR回路14に入力され、NOR回路14の出力として、過電流判定信号CL1が出力される。この過電流判定信号CL1は、トランス1の1次側または2次側が過電流の場合にLとなり、いずれも過電流でない場合にHとなる。したがって、過電流の場合は、SRフリップフロップ回路17のラッチセット信号(OCL信号)RsがHになり、SRフリップフロップ回路17の出力として、OCL判定信号PがLとなるのでスイッチング素子6が強制的にオフされる。
【0006】
一方、SRフリップフロップ回路17によりLとなったOCL判定信号Pは、SRフリップフロップ回路17のラッチリセット信号RrがHになって初めてHに戻る。
ラッチリセット信号Rrは、ラッチ解除信号Laと、過電流判定信号CL1とが入力されたAND回路16の出力信号である。
したがって、ラッチリセット信号Rrは、過電流判定信号CL1がH、すなわち、トランス1の1次側、2次側のいずれもが過電流でない場合で且つラッチ解除信号LaがHとなっている場合にHになってSRフリップフロップ回路17をリセットする。これにより、OCL判定信号PはHになり、スイッチング素子6の強制的オフを解除するように構成されている。
ラッチ解除信号Laは、PWM制御部2でPWM信号Dの生成に用いられる三角波Tr1を利用して生成される。
【0007】
このラッチ解除信号LaおよびPWM信号Dの生成方法を図7に示す。
PWM制御部2では、図示しない発振回路で三角波Tr1を発生させ、トランス1の2次側出力電圧と比例関係にあるフィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAと、三角波Tr1を比較し、三角波Tr1が制御電圧VEAを下回る範囲で、PWM信号DをHにする。すなわち、PWM制御部2は、三角波Tr1が制御電圧VEAを下回る時間分だけのパルス幅を有するPWM信号Dを生成し、フィードバック電圧Vfbに応じてPWM信号Dのパルス幅が変わるように構成されている。
ラッチ解除信号Laは、上述した三角波Tr1と、ラッチ解除電圧としての基準電圧Vref3とをコンパレータ13が比較した結果の出力である。コンパレータ13は、三角波Tr1が、基準電圧Vref3より高い場合に、ラッチ解除信号LaはHとなる。このラッチ解除信号LaがHで、過電流判定信号CL1がHのとき、ラッチリセット信号RrがHとなり、SRフリップフロップ回路17がリセットされ、OCL判定信号PはHとなり、過電流制限が解除される。
【0008】
【発明が解決しようとする課題】
しかしながら、OCL回路4がこのように構成されていたのでは、トランス1に過電流が発生していないにもかかわらず、PWM信号DをOCL判定信号Pにより無効にしてしまう場合がある。すなわちスイッチング素子6を強制的にオフしたままで、PWM信号Dをスイッチング素子6に送ることができない、いわゆるパルス飛びの現象が発生してしまう場合がある。
【0009】
このパルス飛びの現象を、図8のタイミングチャートを用いて具体的に説明する。
まず、条件1に示されるように、2次側電流(符号a参照)がOCL閾値を超えて過電流状態になると、OCL判定信号Pによりスイッチング素子6が強制的にオフされる。その後、三角波Tr1の電圧が基準電圧Vref3(ラッチ解除電圧)を上回り、ラッチ解除信号LaがHであるときに(符号b参照)、過電流状態が終了し過電流判定信号CL1がHになっていれば、その時点で、OCL判定信号Pは解除され(符号c参照)、PWM制御部2からスイッチング素子6に送られるPWM信号Dは有効になる。
ところが、条件2に示されるように、条件1と比較して、2次側電流がOCL閾値以下になるのに時間がかかった場合、ラッチ解除信号LaがHであるときに(符号b参照)、まだ、過電流状態にあるため、過電流判定信号CL1はL(過電流状態)のままである。この場合、図6のAND回路16において、過電流判定信号CL1がLであるため、ラッチ解除信号LaがHになっても、ラッチリセット信号RrはHにならず、OCL判定信号PはリセットされずLのままである(符号d参照)。このため、スイッチング素子6は強制的にオフされたままであり、その後のPWM制御部2からのPWM信号Dは無効になり、過電流状態ではないにもかかわらず、スイッチング素子6をオンすることができないパルス飛びが発生する。
【0010】
この発明は、このような課題を解決するためになされたもので、過電流制限を行った後、電流値が過電流制限値を下回るまでの時間の長短にかかわらず、過電流状態にない限りPWM信号を有効にし、PWM信号のパルス飛びの発生を防止できる過電流検出回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
この発明の請求項1に係る過電流検出回路は、1次側コイルを介して直流電源に接続され且つPWM信号によりデューティ制御されるスイッチング素子のスイッチング動作に伴って、2次側コイルに誘起される電流から直流電圧を生成するDC−DCコンバータにおいて、PWM信号を生成するPWM信号生成部と、1次側コイルまたは2次側コイルを流れる過電流を検出し、PWM信号を無効にしてデューティ制御を停止するOCL判定信号を生成する過電流判定部とを備える。さらに、PWM信号生成部では、OCL判定信号を解除するラッチ解除信号を生成し、過電流判定部では、過電流が検出されていない限りPWM信号が有効になるように、OCL判定信号をラッチ解除信号により解除することにより、ラッチ解除信号がOCL判定信号を確実に解除しPWM信号のパルス飛びを防止する。
【0012】
また、PWM信号生成部は、三角波発生回路により発生した三角波と、2次側出力と比例関係にあるフィードバック電圧に応じたパルス幅を有するPWM信号を生成する。過電流判定部は、三角波の上下の頂点の電圧値を構成する2つの設定電圧値を有し、三角波と一方の設定電圧値とを比較して、ラッチ解除信号を発生させ、三角波と他方の設定電圧値とを比較して、ラッチ解除信号を解除することができる。
【0013】
さらに、三角波の電圧波形は、立ち上がり時間と立ち下がり時間とが異なるものにすることができる。これにより、PWM信号が発生する直前にOCL判定信号を解除する。
【0014】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態1.
この発明の実施に係る過電流検出回路を用いたDC−DCコンバータの電気回路図を図1に示す。
トランス1の1次側コイル1aの一端は電圧Vinの直流電源に接続され、他端はスイッチング素子6に接続されている。スイッチング素子6には電流検出抵抗7の一端が接続され、電流検出抵抗7の他端はグランドに接地される。
また、トランス1の1次側に設けられたPWM制御部20は、PWM信号生成部を構成し、トランス1の2次側の出力電圧Vout に連動するフィードバック電圧Vfbをフィードバック信号として入力し、2次側の出力電圧Vout が目標の値になるように所定のPWM信号Dを出力する。
【0015】
さらに、PWM制御部20のPWM信号Dは、AND回路3の入力側の一方に接続されている。このAND回路3の入力側の他方は、OCL判定信号Pを出力するOCL回路30にも接続されている。したがって、AND回路3には、PWM制御部20からのPWM信号DおよびOCL回路30からのOCL判定信号Pが入力され、これらの信号の論理積が出力される。この出力Gが、駆動回路5を介してスイッチング素子6をオン・オフ制御する。
【0016】
一方、トランス1の2次側において、2次側コイル1bにダイオード9、平滑コンデンサ10および電流検出抵抗8が接続され、電流検出抵抗8および平滑コンデンサ10の一端がグランドに接地される。
【0017】
また、OCL回路30には、電流検出抵抗7に生じる電圧および電流検出抵抗8に生じる電圧が電流検出電圧CLとして入力される。
ここで、OCL回路30は、図2に示す回路から構成される。OCL回路30には、電流検出電圧CLがそれぞれ入力されるコンパレータ31および32が設けられている。コンパレータ31の出力は、NOR回路33の入力の一方に接続されている。このNOR回路33の入力の他方は、コンパレータ32の出力に接続されている。NOR回路33の出力はNOT回路34の入力に接続され、さらにNOT回路34の出力はSRフリップフロップ回路35のセット端子Sに接続される。
【0018】
一方、PWM制御部20には、コンパレータ21および22が設けられ、コンパレータ21の出力はSRフリップフロップ回路23のセット端子Sに接続され、コンパレータ22の出力はSRフリップフロップ回路23のリセット端子Rに接続されている。SRフリップフロップ回路23の出力端子Qは、OCL回路30のSRフリップフロップ回路35のリセット端子Rに接続されている。したがって、SRフリップフロップ回路23の端子Qから出力されたラッチ解除信号RrがSRフリップフロップ回路35のリセット端子Rに、ラッチリセット信号として入力される。
【0019】
また、PWM制御部20には、第1スイッチ(SW1)24および第2スイッチ(SW2)25が設けられている。第1スイッチ24および第2スイッチ25の間には、それぞれ第1定電流源27aおよび第2定電流源27bが設けられている。第1定電流源27aおよび第2定電流源27bの間の接続点27cは、接続点28を介してコンデンサ26に接続される。SRフリップフロップ回路23で生成されたラッチ解除信号Rrによりこれらのスイッチの開閉が制御される。ラッチ解除信号RrがL(Lo)のとき、第1スイッチ24はオン、第2スイッチ25はオフし、ラッチ解除信号RrがH(Hi)のとき、第1スイッチ24はオフ、第2スイッチ25はオンする。
【0020】
また、PWM制御部20には、コンデンサ26が設けられ、その一端が第1スイッチ24と第2スイッチ25との間に接続され、他端がグランドに接地する。さらに、コンデンサ26の一端はコンパレータ21の(+)側入力端子とコンパレータ22の(−)側入力端子に接続されている。一方、コンパレータ21の(−)側入力端子には、基準電圧Vref4が入力され、コンパレータ22の(+)側入力端子には、基準電圧Vref5が入力される。なお、基準電圧Vref4および基準電圧Vref5は、Vref4>Vref5の関係があり、それぞれ後述する三角波Tr2の上下の頂点の電圧値を構成する2つの設定電圧値である。
さらに、PWM制御部20にはコンパレータ29が設けられ、コンパレータ29の(−)側入力端子はコンデンサ26の一端に接続されている。一方、コンパレータ29の(+)側入力端子には、フィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAが入力される。
【0021】
コンデンサ26とコンパレータの接続点28の電圧は、SRフリップフロップ回路23のラッチ解除信号Rrによる第1スイッチ24および第2スイッチ25のスイッチング動作に応じて変化し、三角波Tr2がコンパレータ21および22に入力されるように構成されている。
ここで、三角波Tr2がどのように生成されるかを図2および3に基づいて説明する。
【0022】
まず、ラッチ解除信号RrがLの場合、第1スイッチ24がオンし、第2スイッチ25がオフしている。したがって、第1定電流源27aによりコンデンサ26に充電電流I1が流れる。コンデンサ26の充電により、接続点28の電圧が基準電圧Vref4を上回ると、コンパレータ21の出力がHになり、SRフリップフロップ回路23がセットされ、SRフリップフロップ回路23の端子Qの出力はHになる。端子Qの出力がHになると、第2スイッチ25がオンし、第1スイッチ24がオフする。第2定電流源27bにより放電電流I2が流れ、コンデンサ26が放電され、接続点28の電圧が基準電圧Vref5を下回ると、コンパレータ22の出力がHになり、SRフリップフロップ回路23がリセットされ、SRフリップフロップ回路23の端子Qの出力はLになる。このような動作を繰り返すことにより、三角波Tr2が生成される。
したがって、コンパレータ21、コンパレータ22、SRフリップフロップ回路23、第1スイッチ24,第2スイッチ25、コンデンサ26、基準電圧Vref4、基準電圧Vref5は、三角波を発生させる三角波発生回路を構成する。
【0023】
この三角波Tr2は、例えば、充電電流I1と放電電流I2との電流比を1:6になるように構成すれば、波形の立ち上がり部42と立ち下がり部43との時間比が6:1であって、頂点41および44をそれぞれ上下の頂点とする鋸形状となり、図3に示されるような電圧波形が生成される。
【0024】
なお、PWM制御部20はPWM信号生成部を構成し、電流検出抵抗7,8およびOCL回路30は過電流判定部を構成する。
【0025】
次に、この発明の実施の形態に係る電流検出回路の動作を図2〜4に基づいて説明する。
図2に示されるように、電流検出電圧CLは、コンパレータ31および32により、基準電圧Vref1、基準電圧Vref2とそれぞれ比較される。電流検出抵抗7に過電流が流れて、電流検出電圧CLが基準電圧Vref1を上回ると、コンパレータ31はHになる。一方、電流検出抵抗8に過電流が流れて、電流検出電圧CLが基準電圧はVref2を下回ると、コンパレータ32はHになる。コンパレータ31および32の出力はNOR回路33に入力され、NOR回路33の出力として過電流判定信号CL1が出力される。したがって、過電流判定信号CL1は、トランス1の1次側または2次側が過電流の場合、Lになり、いずれも過電流でない場合、Hになる。過電流判定信号CL1はNOT回路34に入力されて反転し、ラッチセット信号Rsとして、SRフリップフロップ回路35のセット端子Sに入力される。
過電流の場合は、ラッチセット信号RsがHになり、SRフリップフロップ回路35の端子Q_の出力であるOCL判定信号PがLになり、スイッチング素子6を強制的にオフする。
【0026】
一方、既に説明した方法により生成された三角波Tr2の電圧波形、基準電圧Vref4、基準電圧Vref5および制御電圧VEAと、ラッチ解除信号RrおよびPWM信号Dとは、図3に示す関係にある。
PWM信号Dは、三角波Tr2の電圧がフィードバック電圧Vfbと出力電圧設定用基準電圧との差分から生成される制御電圧VEAを下回る場合にHとなり、三角波Tr2の電圧が上昇し、三角波Tr2の電圧が制御電圧VEAを上回る場合にLとなる。これにより、PWM信号Dは、フィードバック電圧Vfbの変化に応じたパルス幅を有する。
さらに、三角波Tr2の電圧が上昇し、基準電圧Vref4を上回ると、SRフリップフロップ回路23の端子Qの出力としてラッチ解除信号RrがHになり、このタイミングでOCL判定を行うと同時にラッチ解除信号RrがHになったことにより、第1スイッチ24および第2スイッチ25が動作して、三角波Tr2の電圧が立ち下がる。電圧が減少する途中で、三角波Tr2の電圧が制御電圧VEAを下回ると、PMW信号DがHになり、PWM制御部20からスイッチング素子6をオンするために出力される。さらに、三角波Tr2の電圧が基準電圧Vref5を下回ると、ラッチ解除信号RrがLになる。ラッチ解除信号RrがLになったことにより三角波Tr2の電圧が上昇に転じる。三角波Tr2の電圧が上昇する途中で、制御電圧VEAを上回ると、PMW信号がLになる。
【0027】
このように、OCL状態でない場合は、PWM制御部20からのPWM信号Dの出力前に、必ずラッチ解除信号RrによりSRフリップフロップ回路35がリセットされる。したがって、PWM制御部20からのPWM信号Dの出力時に、既に過電流状態でなければ、OCL判定信号Pを確実にHにするので、PWM信号Dのパルス飛びが発生しない。
【0028】
次に、図4を用いて、従来例で示した図8と同じ条件において、実施の形態に係る過電流検出回路の信号の様子を説明する。
条件1に示されるように、2次側電流(符号e参照)がOCL閾値を超えて過電流状態になると、OCL判定信号Pによりスイッチング素子6が強制的にオフされる。その後、2次側電流値が下がり、ラッチ解除信号RrがHになるときに(符号f参照)、OCL状態でなければ、OCL判定信号Pは解除され、その後にPWM制御部20からスイッチング素子6に送られるPWM信号Dは、出力Gに示すように有効になる。
また、条件2に示されるように、条件1と比較して、2次側電流がOCL閾値以下になるまでに時間がかかった場合でも、ラッチ解除信号RrがHになると(符号f参照)、OCL状態でなければ、OCL判定信号Pは解除され(符号g参照)、その後にスイッチング素子6に送られるPWM信号Dは、出力Gに示すように有効になり、パルス飛びは発生しない。
【0029】
このように、PWM制御部20からPWM信号Dが出力される直前で必ずSRフリップフロップ回路35をラッチ解除信号RrによりリセットしてOCL判定信号PをHにする。したがって、ラッチ解除信号RrによりSRフリップフロップ回路35をリセットするときに過電流状態にない限り、PWM制御部20からPWM信号Dは必ず有効になり、パルス飛びが発生しない。
【0030】
上述した実施の形態においては、三角波Tr2の立ち上がり時間が立ち下がり時間より長くなるように構成されていたが、立ち上がり時間と立ち下がり時間が同一でなければよく、PWM信号Dとラッチ解除信号を発生させる論理を反転させた場合、立ち上がり時間が立ち下がり時間より短くてもよい。
また、上述した実施の形態においては、スイッチング素子を用いたフライバック方式のDC−DCコンバータを例に説明したが、この発明に係る過電流検出回路は、これに限定されるものではなく、フォワードタイプのDC−DCコンバータにも適用できる。また、トランスを用いないDC−DCコンバータ、例えば、極性反転コンバータ、ステップダウンコンバータにも適用できる。
【0031】
【発明の効果】
以上説明したように、この発明に係る電流検出回路によれば、過電流判定部は、過電流が検出されていない限りPWM信号が有効になるように、OCL判定信号をラッチ解除信号により解除するので、過電流制限を行った後、電流値が過電流制限値を下回るまでの時間の長短にかかわらず、過電流状態にない限り、過電流判定部はPWM信号を有効にし、PWM信号のパルス飛びの発生を防止できる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係る過電流検出回路を用いたDC−DCコンバータの電気回路図である。
【図2】図1のOCL回路およびPWM制御部の一部の電気回路図である。
【図3】実施の形態に係る過電流検出回路に用いられる三角波Tr2の電圧波形、基準電圧Vref4、基準電圧Vref5、フィードバック電圧Vfbと、ラッチ解除信号RrおよびPWM信号Dとの関係を表すタイミングチャートである。
【図4】実施の形態に係る過電流検出回路の各種信号の様子を示すタイミングチャートである。
【図5】従来の過電流検出回路を用いたDC−DCコンバータの電気回路図である。
【図6】図5のOCL回路およびPWM制御部の一部の電気回路図である。
【図7】従来の過電流検出回路に用いられる三角波Tr1の電圧波形、基準電圧Vref3、フィードバック電圧Vfbと、ラッチ解除信号LaおよびPWM信号Dとの関係を表すタイミングチャートである。
【図8】従来の過電流検出回路の各種信号の様子を示すタイミングチャートである。
【符号の説明】
1a…1次側コイル、1b…2次側コイル、6…スイッチング素子、7…電流検出抵抗(過電流判定部)、8…電流検出抵抗(過電流判定部)、20…PWM制御部(PWM信号生成部)、30…OCL回路(過電流判定部)、41…頂部、42…上昇線、43…下降線、D…PWM信号、P…OCL判定信号、Rr…ラッチ解除信号、Vfb…フィードバック電圧、Vref4…基準電圧(設定電圧値)、Vref5…基準電圧(設定電圧値)、Tr2…三角波。
Claims (3)
- 1次側コイルを介して直流電源に接続され且つPWM信号によりデューティ制御されるスイッチング素子のスイッチング動作に伴って、2次側コイルに誘起される電流から直流電圧を生成するDC−DCコンバータの過電流検出回路において、
PWM信号を生成するPWM信号生成部と、
前記1次側コイルまたは2次側コイルを流れる過電流を検出し、この過電流検出時に、前記PWM信号を無効にして前記デューティ制御を停止するOCL判定信号を生成する過電流判定部と
を備え、
前記PWM信号生成部は、前記OCL判定信号を解除するラッチ解除信号を生成し、
前記過電流判定部は、前記過電流が検出されていない限り前記PWM信号が有効になるように、前記OCL判定信号を前記ラッチ解除信号により解除することを特徴とする過電流検出回路。 - PWM信号生成部は、三角波を発生させる三角波発生回路を備え、
前記三角波発生回路により発生した前記三角波と、前記2次側出力と比例関係にあるフィードバック電圧と出力電圧設定用基準電圧との差分から生成される制御電圧とを比較して、前記フィードバック電圧に応じたパルス幅を有するPWM信号を生成するとともに、
それぞれ前記三角波の上下の頂点の電圧値を構成する2つの設定電圧値を有し、
前記三角波と一方の前記設定電圧値とを比較して、前記ラッチ解除信号を発生させ、
前記三角波と他方の前記設定電圧値とを比較して、前記ラッチ解除信号を解除することを特徴とする請求項1に記載の過電流検出回路。 - 前記三角波の電圧波形は、立ち上がり時間と立ち下がり時間とが異なることを特徴とする請求項2に記載の過電流検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003136262A JP2004343870A (ja) | 2003-05-14 | 2003-05-14 | 過電流検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003136262A JP2004343870A (ja) | 2003-05-14 | 2003-05-14 | 過電流検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004343870A true JP2004343870A (ja) | 2004-12-02 |
Family
ID=33526285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003136262A Withdrawn JP2004343870A (ja) | 2003-05-14 | 2003-05-14 | 過電流検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004343870A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101370739B1 (ko) | 2012-12-26 | 2014-03-06 | 주식회사 포스코아이씨티 | 컨버터, 이를 포함하는 전기 자동차, 및 컨버터 제어 방법 |
WO2014066266A1 (en) * | 2012-10-24 | 2014-05-01 | Marvell World Trade Ltd. | Method and apparatus to reduce overcurrent during the startup of a switching regulator |
-
2003
- 2003-05-14 JP JP2003136262A patent/JP2004343870A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014066266A1 (en) * | 2012-10-24 | 2014-05-01 | Marvell World Trade Ltd. | Method and apparatus to reduce overcurrent during the startup of a switching regulator |
US9197124B2 (en) | 2012-10-24 | 2015-11-24 | Marvell World Trade Ltd. | Method and apparatus to reduce overcurrent during the startup of a switching regulator |
TWI610524B (zh) * | 2012-10-24 | 2018-01-01 | 馬維爾國際貿易有限公司 | 減少轉換調節器於啓動時之過電流之裝置及方法 |
KR101370739B1 (ko) | 2012-12-26 | 2014-03-06 | 주식회사 포스코아이씨티 | 컨버터, 이를 포함하는 전기 자동차, 및 컨버터 제어 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4797637B2 (ja) | 共振型スイッチング電源装置 | |
US7869231B2 (en) | System and method for synchronous rectifier drive that enables converters to operate in transition and discontinuous mode | |
KR102613431B1 (ko) | 멀티 모드 스타트업을 갖는 스위칭 모드 파워 제어기 | |
KR101274214B1 (ko) | 스위치 모드 파워 서플라이 및 그 구동 방법 | |
US8379413B2 (en) | Circuits and methods for controlling power converters including transformers | |
KR101274213B1 (ko) | 스위칭 모드 파워 서플라이 및 그 구동 방법 | |
TWI523396B (zh) | 順向轉換器及二次側開關控制器 | |
JP5489502B2 (ja) | 電源装置 | |
JP5439870B2 (ja) | 電源装置 | |
JP2008541380A (ja) | コンデンサ充電方法および装置 | |
JP2010110070A (ja) | Dc−dcコンバータ | |
KR101265799B1 (ko) | 가변모드 컨버터 제어회로 및 이를 구비한 하프-브리지컨버터 | |
US7206208B1 (en) | Synchronous rectifying control circuit | |
CN215871195U (zh) | 反激式变换器、用于反激式变换器的控制电路及集成电路 | |
JPH11289764A (ja) | パワ―コンバ―タの二次側ポストレギュレ―タ | |
JP2012055127A (ja) | Dc−dcコンバータ | |
JP2005160224A (ja) | 電力変換装置 | |
TWI414921B (zh) | Pwm控制器及形成pwm控制器之震盪器的方法 | |
JP6714519B2 (ja) | スイッチング電源装置 | |
JP2004343870A (ja) | 過電流検出回路 | |
JP4039362B2 (ja) | 直流変換装置 | |
JP5857595B2 (ja) | ソフトスタート回路 | |
JPH10229674A (ja) | Dc−dcコンバ−タ | |
JP2004194452A (ja) | Dc−dcコンバータ | |
TWI404312B (zh) | 改善電源轉換器次諧波的電路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |