【０００１】
【発明の属する技術分野】
本発明は、半導体関連部品に使用される金属基板とその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体部品用基板では、高集積化が進んでおり、はんだや銅からなる接続バンプを介して、半導体チップが直接、基板上に接続されるフリップチップ実装の形態が取られるようになってきた。ここで、基板には狭ピッチ回路形成のために薄板化や放熱性向上の要求がある。この要求に対応するため、基板材料には薄板でのハンドリング性の点から機械的強度が高く、かつ熱伝導性の良い金属をコアに用いた基板が、セラミックス基板から代替され使用されるようになってきた。
また、半導体の動作速度上昇に伴い、電気的に高速応答性の点から、高周波信号が利用される動向にあり、金属基板表層の絶縁層には、誘電損失低減の点から低誘電率化の要求と、基板間の低温接合性の要求のために、現状、樹脂が一般的に使用されている。
【０００３】
一方、金属をコアとして、酸化物で絶縁層を形成した公知例としては、下記の２件がある。特許文献１については、金属板に無機絶縁物の粉末を溶媒に懸濁させ、電気泳動法で金属板の周囲に絶縁物を付着させた後、焼成することによって絶縁層を形成したメタルコア基板について提案されている。
また、特許文献２については、金属基材の表面に、スプレー法、粉末静電塗装法、電気泳動法等により、結晶化ガラス層を備えたメタルコア基板が提案されている。
【０００４】
【特許文献１】
特開平５−１３９０３号公報
【特許文献２】
特開平１０−２５３３１３号公報
【０００５】
【発明が解決しようとする課題】
絶縁層に樹脂を利用した金属基板においては、組立て工程において、樹脂であるため３００℃以上の高温に上げて熱処理を施すことができなく、基板に形成されたスルーホール中にＣｕやＡｇ等の導体粉末を充填して、高温で焼結して、バルクとしての導体の回路を形成することができなかった。
そこで、現状はスルーホールの内壁表面に、メッキでＣｕやＡｇのコーティングが施されているが、膜状で薄いため、電気伝導性、熱伝導性、接続信頼性が悪かった。
【０００６】
また、上述した特許文献１に開示されるメタルコア基板では、使用する金属材料については特に検討はなされていない。
半導体用途においては、半導体（例えばＳｉチップ）との熱膨張差が問題となるため、熱膨張係数を調整し易い材料であること、微小なエッチング孔（スルーホール）の形成が容易なこと、エッチング孔の異形化を防止するためには、金属材料中に残留する介在物のサイズが小さくなければならないが、上述の特許文献１にはこれらの金属材料に関する検討は全くなされていない。
特に、今後益々薄くなるであろう半導体用途における金属材料の介在物は、今まで以上に小さくすることが求められる。
【０００７】
また、同様に特許文献２に開示されるメタルコア基板では、使用する金属の材質について、鉄系のステンレス鋼かホーロ鋼を例としてあげてあるが、半導体用途においては、例えばＳｉチップとの熱膨張差が問題となる。
本発明の目的は、耐熱性のある絶縁層を使用することによって、高電気伝導性、高放熱性を発現させ、更にＳｉに近い熱膨張係数を有す金属薄板を使用することによって高集積化への対応を可能とした半導体部品用金属基板及びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明者等は上記の課題を解決するためになされたものである。
即ち本発明は、孔のサイズが８０μｍ以下の複数の貫通孔を有し、板厚が８０μｍ以下で、介在物のサイズが３０μｍ以下のＦｅ−Ｎｉ系合金薄板表面に、ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＺｒＯ２のうちの少なくとも一種を主成分とする酸化物層を形成する半導体部品用金属基板である。
【０００９】
好ましくは、酸化物層にＳｉＯ２を用いた場合、ＳｉＯ２を主成分として、更にＬｉ２Ｏを２〜２５ｍａｓｓ％、Ｎａ２Ｏを３〜２５ｍａｓｓ％、Ｋ２Ｏを３〜２５ｍａｓｓ％、Ｐ２Ｏ５を２〜２５ｍａｓｓ％の何れかの酸化物を含有する半導体部品用金属基板である。
好ましくは、酸化物層は、厚みが０．０１〜５μｍである半導体部品用金属基板である。
更に好ましくは、上述の金属薄板は、Ｎｉを３６〜５０ｍａｓｓ％％含有するＦｅ−Ｎｉ系合金である半導体部品用金属基板である。
【００１０】
また本発明は、上述の半導体部品用金属基板の製造方法であって、孔のサイズが８０μｍ以下の複数の貫通孔を有し、板厚が８０μｍ以下で、介在物のサイズが３０μｍ以下のＦｅ−Ｎｉ系合金薄板表面に、気相成長法で酸化物層を形成する半導体部品用金属基板の製造方法である。
好ましくは、上述の酸化物層は、常圧プラズマ化学気相成長法によって形成する半導体部品用金属基板の製造方法である。
【００１１】
【発明の実施の形態】
本発明の重要な特徴は、孔のサイズが８０μｍ以下の複数の貫通孔を有し、板厚が８０μｍ以下で、介在物のサイズが３０μｍ以下のＦｅ−Ｎｉ系合金薄板に、ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＺｒＯ２のうちの少なくとも一種を主成分とする酸化物層を形成したことである。
孔のサイズを８０μｍ以下に限定した理由は、超高集積化に伴う回路形成のために、孔径を小径化し、かつ狭ピッチで形成する必要があるためである。孔のサイズとは、孔（貫通孔）の形状が円柱の場合はその板平面内の直径であり、角柱の場合は、その板平面内の最も長い対角線を指す。更に好ましくは、２０〜６０μｍであり、２０μｍ未満では、孔内での導体の形成が困難になる場合があるため、好ましい下限は２０μｍである。
【００１２】
板厚を８０μｍ以下に限定した理由は、小径の超微細孔加工の容易性から、８０μｍ以下が必要となる。更に好ましくは、２０〜６０μｍであり、２０μｍ以下では、ハンドリング性が困難になる場合があるため、好ましい下限は２０μｍである。
また、本発明で用いる薄板は、Ｆｅ−Ｎｉ系合金の薄板とした。これは、後で詳しく述べるが、Ｆｅ−Ｎｉ系合金薄板上に酸化物層を形成した金属基板上には、半導体（例えばＳｉチップ）を搭載する場合があるために、Ｓｉに近い熱膨張係数の材料を使用することが重要であるため、熱膨張係数の調整が容易で、しかも、エッチング特性に優れたＦｅ−Ｎｉ系合金薄板を用いることにした。
【００１３】
介在物のサイズは、最終の薄板になった状態で３０μｍ以下に制御することによって、良好なエッチング孔形状を与える金属基板となる。好ましくは２０μｍ以下である。さらに好ましくは１０μｍ以下である。
３０μｍを越えた介在物が存在する場合には、エッチング加工した際に、エッチング面から介在物が脱落してエッチング孔の輪郭が凹になる場合や介在物が残存してエッチング孔の輪郭が孔内に凸になって孔が小さくなる場合が発生し、孔の形状精度が悪くなるので、狭ピッチ回路の形成や孔内の電気伝導性の点から問題となる。
【００１４】
ここで、本発明の場合、用いるＦｅ−Ｎｉ系合金の板厚が８０μｍ以下と極めて薄いため、単純に断面や平面を光学顕微鏡で観察するような介在物評価方法では、２次元での評価であるため、評価の結果と実際にエッチングした時の孔の品位に整合性がない場合がある。そこで、本発明の介在物のサイズは、スライム法を適用して、３次元的なサイズで評価することにする。介在物のサイズを測定するスライム法について説明する。
スライム法について、基本的な測定方法は「神尾ら：鉄と鋼，６７（１９８１），Ｓ４０９」に記載されている。本特許では下記の要領で実施した。
▲１▼ 試料を１００ｇになるように採取し、これをＨＣｌを含む水溶液中で、マトリックスを電解することにより介在物を抽出し、その後乾燥する。
▲２▼ 乾燥後の介在物を篩によりサイズ別に分級し、篩の目開きが特定の寸法以上の篩に残った介在物の数をカウントする。
これにより、８０μｍ以下という極めて薄い材料の介在物のサイズを、精度良く知ることができる。
【００１５】
また、酸化物として、ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＺｒＯ２を選んだ理由は、耐熱性を有すること、絶縁性に優れること、Ｆｅ−Ｎｉ系合金薄板との熱膨張係数が近いこと、成膜用の原料が得られ易いことによる。
これらの酸化物を使用することによって、基板の耐熱性が得られため、高温に上げて熱処理することが可能となるが、これらの酸化物が主成分（５０ｍａｓｓ％）以上でなければ、所望の耐熱性、絶縁性、熱膨張係数が満足できない。そのため、本発明ではＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＺｒＯ２のうちの少なくとも一種を主成分と規定した。
【００１６】
上述のＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＺｒＯ２の酸化物のうち、特にＳｉＯ２は、添加元素を加えることによって熱膨張係数を調整できるため、ＳｉＯ２を用いると良い。
酸化物層としてＳｉＯ２を主成分とし、更に、Ｌｉ２Ｏを２〜２５ｍａｓｓ％、またはＮａ２Ｏを３〜２５ｍａｓｓ％、またはＫ２Ｏを３〜２５ｍａｓｓ％、またはＰ２Ｏ５を２〜２５ｍａｓｓ％含有させる目的は、Ｆｅ−Ｎｉ系合金薄板の熱膨張係数により一層近づけることが可能だからである。
これらの酸化物を上記の範囲内で含有させれば、熱サイクル時のクラックや剥離を抑制することと、加熱によって軟化しやすくし、酸化物層のピンホールやクラックを埋めて絶縁性をより一層向上させることができる。
【００１７】
更に、酸化物層は、厚みを０．０１〜５μｍに制御することが好ましい。
酸化物層の絶縁性としては、半導体の正常な電気的駆動のために、５Ｖの電圧印加により、リーク電流が１０μＡ／ｃｍ２以下であることが重要である。酸化物層の厚みが、０．０１μｍ未満では絶縁性が不十分で、上記の所定のリーク電流より大きい電流が流れて電気的に不具合になる場合がある。また、厚みが５μｍを超える場合は、熱サイクル時にＦｅ−Ｎｉ系合金薄板と酸化物層間の熱膨張差によって発生する応力が大きくなり、酸化物層にクラックが入りすくなるため、厚みは５μｍ以下とした。好ましくは、０．１〜１．０μｍである。
【００１８】
Ｆｅ−Ｎｉ系合金薄板は、Ｎｉを３６〜５０ｍａｓｓ％含有するＦｅ−Ｎｉ系合金であることが好ましい。
金属基板上には、半導体（例えばＳｉチップ）を搭載するために、Ｓｉに近い熱膨張係数の材料を使用することが重要である。そのために、Ｆｅ−Ｎｉ系合金では、３６〜５０ｍａｓｓ％のＮｉを添加調整することで可能となる。更に好ましくは、３９〜４３ｍａｓｓ％である。
このＦｅ−Ｎｉ系合金の代表的なものとしては、４２％Ｎｉ−Ｆｅ合金、４７％Ｎｉ−Ｆｅ合金、５０％Ｎｉ−Ｆｅ合金等があるが、４２％Ｎｉ−６％Ｃｒ−Ｆｅ合金等の、Ｆｅ−Ｎｉ−Ｃｒ系合金、或いはＮｉの一部を１０ｍａｓｓ％以下のＣｏで置換したＦｅ−Ｎｉ−Ｃｏ系合金、更には、これらの合金に強度を向上させる元素を適宜添加した合金を金属基板の素材として用いても良い。
【００１９】
また本発明において、上述の孔のサイズが８０μｍ以下の複数の貫通孔を有し、板厚が８０μｍ以下で、介在物のサイズが３０μｍ以下のＦｅ−Ｎｉ系合金薄板表面への酸化物層の形成は、気相成長法によって形成することができる。
先ず、Ｆｅ−Ｎｉ系合金薄板の孔（貫通孔）は、ＦｅＣｌ３水溶液を利用した湿式エッチング加工で形成することができる。この方法では孔内の断面形状においてストレート状に加工しにくい点という課題があるが、一方で、同時に複数の孔加工を施すことが可能であり、量産性に優れるという利点を有する。
別な方法として、Ｆｅ−Ｎｉ系合金薄板の孔（貫通孔）を、パンチとダイスを利用したプレス打抜き加工で形成することも可能である。プレスによる打抜き加工については、孔内において、ストレート状に加工しやすく量産性に優れるが、ばりが発生することと、金型が高価なことが課題である。
本発明においては、何れの方法を適用しても良いが、生産コストや要求される孔（貫通孔）の断面形状とを考慮し、最適な方法を選ぶと良い。
【００２０】
次に、上述の孔（貫通孔）を形成したＦｅ−Ｎｉ系合金薄板表面に気相成長法で、上述した酸化物を酸化物層として形成する。本発明でいう気相成長法とは、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（以下ＣＶＤ法と称す）等を利用して、金属や金属化合物を原子状、或いは分子状、或いはプラズマ状にして基板表面に衝突させることにより、金属酸化物層を形成する方法のことである。
この方式では、前述の公知例に記載された粉末を用いたスプレー法、粉末静電塗装法、電気泳動法と比較して、ピンホールの少ない緻密な膜が形成できるため、絶縁性の保証という面において優れている。
【００２１】
更に、酸化物層の形成は、上述の気相成長法のうち、特にＣＶＤ法の適用が好ましく、最も好ましくは常圧プラズマ化学気相成長法によって形成することが望ましい。
本用途においては、孔の断面形状がストレートに近い形状が要求される場合があるため、孔内への酸化物層の形成のためには、回り込みの良い成膜方法が好ましく、気相成長法の中ではＣＶＤ法が最も対応しやすい。更にＣＶＤ法の中では、常圧プラズマ化学気相成長法が最も生産性が良い。
本発明で言う常圧プラズマ化学気相成長法とは、金属元素を含む有機物を気化して原料ガスとした後、キャリアガスと共にプラズマ発生空間の中を通過させることにより、プラズマ化したガスを常圧下において基板に吹き付けることで、基板表面に金属酸化物等の層を形成する方法を言う。
【００２２】
この常圧プラズマ化学気相成長法は、以下の特長がある。
（１） 真空引きが不要のため、材料の装入・搬出が簡単で連続生産が容易。
（２） プラズマ密度が高いため、毎分０．２μｍ以上の高速成膜が可能。
（３） プラズマ密度が高いため、低温成膜が可能。
（４） キャリアガスとして安価なＡｒやＮ２ガスの使用が可能。
以上のような特長があるため、従来のＣＶＤ法のように減圧条件下で処理する必要がなく、処理材はコイルｔｏコイルでの連続処理が可能であるため、最も生産性の良い方式である。
【００２３】
【実施例】
以下、本発明を更に詳細に実施例を用いて説明する。
Ｆｅ源とＮｉ源を原料とし、溶解後Ｎｉ量が４２ｍａｓｓ％になるように配合して、真空溶解を行ない、この溶湯を鋳型に鋳造して鋳塊を得た。
これをＮｏ．Ａとし、更にＮｏ．Ａの鋳塊を電極として、真空アーク再溶解とエレクトロスラグ再溶解を施し、Ｎｏ．ＢとＮｏ．Ｃを得た。
次に、１１５０℃で鍛造して２００ｍｍ厚さのスラブとした後、１１５０℃で熱間圧延して３ｍｍ厚さのフープとした。次に、このフープに冷間圧延と焼鈍を繰り返して施し、５００ｍｍ幅×０．０４ｍｍ厚さ（４０μｍ）のＦｅ−Ｎｉ系合金薄板を作製した。
得られたＦｅ−Ｎｉ系合金薄板の３０〜３００℃までの熱膨張係数は４．４×１０−６／℃であった。
【００２４】
このＦｅ−Ｎｉ系合金薄板について、介在物の調査を行った。
３０μｍ以上の介在物の数については、スライム法により４０μｍの仕上げ帯鋼１００ｇを電解で溶かして介在物を抽出した後、サイズと数を定量評価した。
エッチング孔は、上記のＦｅ−Ｎｉ系合金薄板（１）を素材として、ＦｅＣｌ３溶液によるスプレーエッチングを施し、図１の形状に複数の貫通孔（２）をエッチング加工した。孔のサイズは６０μｍである。図２に、孔のＳＥＭ写真を示す。
次にエッチング孔の異形については、エッチング後のＦｅ−Ｎｉ系合金薄板を光学顕微鏡観察により、孔輪郭（平面、断面）に対し１０μｍ以上の凹部または凸部がある場合に、孔の異形不良とした。測定結果を表１に示す。
【００２５】
【表１】
【００２６】
エレクトロスラグ再溶解材は、３０μｍ以上の介在物が無いため、エッチング孔の形状が良好であるが、真空溶解材や真空アーク再溶解材は、３０μｍ以上の介在物が存在し形状不良となった。
そのため、上記Ｎｏ．Ｃ（真空溶解＋エレクトロスラグ再溶解材）で得た、厚みが４０μｍのＦｅ−４２ｍａｓｓ％Ｎｉ合金薄板表面に気相成長法で酸化物層を形成した。
気相成長法としては、スパッタリング、イオンプレーティング、常圧プラズマ化学気相成長法の三手法で成膜テストした。
【００２７】
使用した原料について説明する。
スパッタリングでは、各種酸化物のターゲットを用いて、ＡｒガスでこのターゲットをスパッタリングすることによりＦｅ−Ｎｉ系合金薄板表面に成膜した。
イオンプレーティングでは、酸化物のペレット状試料を作製し、るつぼに入れた状態でＥＢ溶解しながら、基板に負の電圧を印加すると、この酸化物の気化したガスがイオン化し、基板にこれらのイオンガスを引き付けることによりＦｅ−Ｎｉ系合金薄板表面に成膜した。
常圧プラズマ化学気相成長法では、金属アルコキシドを原料として利用し、これらを気化器で加熱して気化させたガスを、キャリアガスのＮ２と共にプラズマ空間を通過させた後、基板に吹き付けることによりＦｅ−Ｎｉ系合金薄板表面に成膜し、半導体部品用金属基板とした。
【００２８】
評価方法について説明する。
酸化物層の厚みは半導体部品用金属基板の平面部の断面の走査電子顕微鏡写真から測定した。その一例（Ｎｏ．２）を図３に示す。Ｆｅ−Ｎｉ系合金薄板（１）上に黒色の酸化物層（３）が形成されている様子が分かる。なお、上側に写っているのは半導体部品用金属基板の断面を観察するのに用いた試料作製用当て板である。
絶縁性については、半導体部品用金属基板で孔（貫通孔）の形成されていない平面部において５Ｖの電圧を印加した状態におけるリーク電流値を測定した。また、耐熱性については、８００℃×１ｈで加熱した際に、酸化物層にクラックが発生するかどうかで判定した。それぞれの結果を表２に示す。
【００２９】
【表２】
【００３０】
表２の結果より、本発明による半導体部品用金属基板は、電圧５Ｖ印加時のリーク電流値が１０μＡ／ｃｍ２以下に確保されており、優れた絶縁性を有していることが確認された。また、８００℃の熱サイクルを加えた後の酸化物層のクラックについても、クラックの発生は確認されず、良好な状態であった。
この半導体部品用金属基板を半導体部品に組立てて作動させたところ、正常に作動することを確認した。
以上の結果から、本発明を適用すれば、耐熱性と絶縁性を有す酸化物層を形成することが可能で、高集積化に対応した半導体部品用基板を得ることができた。
【００３１】
【発明の効果】
本発明によれば、耐熱性のある絶縁層を使用することによって、高電気伝導性、高放熱性を発現させ、更にＳｉに近い熱膨張係数を有す金属薄板を使用することによって高集積化への対応を可能とした半導体部品用金属基板及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】複数の貫通孔を有するＦｅ−Ｎｉ系合金薄板の模式図である。
【図２】Ｆｅ−Ｎｉ系合金薄板に形成された貫通孔の顕微鏡写真である。
【図３】半導体部品用金属基板に形成した酸化物層断面の顕微鏡写真とその模式図である。
【符号の説明】
１．Ｆｅ−Ｎｉ系合金薄板、２．貫通孔、３．酸化物層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a metal substrate used for a semiconductor-related component and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art In recent years, the integration of substrates for semiconductor components has been advanced, and flip-chip mounting in which a semiconductor chip is directly connected to a substrate via connection bumps made of solder or copper has been adopted. Was. Here, there is a demand for a thinner substrate and improved heat dissipation for forming a narrow pitch circuit. In order to respond to this demand, a substrate made of metal with high mechanical strength in terms of handleability of a thin plate and good thermal conductivity for the core is being used instead of a ceramic substrate. It has become.
In addition, with the increase in the operating speed of semiconductors, there is a trend to use high-frequency signals in terms of electrical high-speed response, and the insulating layer on the surface of the metal substrate has a low dielectric constant in terms of reducing dielectric loss. At present, resins are generally used due to requirements and low-temperature bonding properties between substrates.
[0003]
On the other hand, there are the following two known examples in which an insulating layer is formed of an oxide using a metal as a core. Patent Document 1 discloses a metal core substrate in which an insulating layer is formed by suspending an inorganic insulating powder in a solvent on a metal plate in a solvent, attaching the insulating material around the metal plate by electrophoresis, and then firing. Proposed.
Further, with respect to Patent Document 2, a metal core substrate provided with a crystallized glass layer on a surface of a metal substrate by a spray method, a powder electrostatic coating method, an electrophoresis method, or the like is proposed.
[0004]
[Patent Document 1]
JP-A-5-13903 [Patent Document 2]
JP 10-253313 A
[Problems to be solved by the invention]
In a metal substrate using a resin for the insulating layer, in the assembling process, since the resin is a resin, it cannot be heated to a high temperature of 300 ° C. or more and subjected to a heat treatment. Filling with conductor powder and sintering at high temperature failed to form a conductor circuit as a bulk.
Therefore, at present, the inner wall surface of the through hole is coated with Cu or Ag by plating. However, since the film is thin and thin, electric conductivity, heat conductivity, and connection reliability are poor.
[0006]
Further, in the metal core substrate disclosed in Patent Document 1 described above, no particular study has been made on the metal material to be used.
In semiconductor applications, a difference in thermal expansion from a semiconductor (for example, a Si chip) poses a problem. Therefore, the material must be easy to adjust the coefficient of thermal expansion, easy to form minute etching holes (through holes), and etching. In order to prevent the deformation of the holes, the size of the inclusions remaining in the metal material must be small, but the above-mentioned Patent Document 1 does not discuss these metal materials at all.
In particular, inclusions of metallic materials in semiconductor applications, which will become increasingly thinner in the future, are required to be smaller than ever.
[0007]
Similarly, in the metal core substrate disclosed in Patent Document 2, iron-based stainless steel or hollow steel is used as an example of a metal material to be used, but in a semiconductor application, for example, thermal expansion with a Si chip is used. Differences matter.
An object of the present invention is to achieve high electrical conductivity and high heat dissipation by using a heat-resistant insulating layer, and to achieve high integration by using a metal sheet having a thermal expansion coefficient close to that of Si. It is an object of the present invention to provide a metal substrate for a semiconductor component and a method for manufacturing the same, which can cope with the above.
[0008]
[Means for Solving the Problems]
The present inventors have made to solve the above-mentioned problems.
That is, the present invention, the size of the hole has the following plurality of through holes 80 [mu] m, in thickness is 80 [mu] m or less, the Fe-Ni alloy sheet surface size below 30μm of inclusions, SiO 2, Al 2 O 3 , a metal substrate for a semiconductor component on which an oxide layer mainly containing at least one of MgO and ZrO 2 is formed.
[0009]
Preferably, when SiO 2 is used for the oxide layer, the main component is SiO 2 , Li 2 O is 2 to 25 mass%, Na 2 O is 3 to 25 mass%, K 2 O is 3 to 25 mass%, and P 2 It is a metal substrate for semiconductor components containing 2 O 5 in any oxide of 2 to 25 mass%.
Preferably, the oxide layer is a metal substrate for a semiconductor component having a thickness of 0.01 to 5 μm.
More preferably, the above-mentioned metal thin plate is a metal substrate for a semiconductor component, which is an Fe-Ni-based alloy containing 36 to 50 mass% of Ni.
[0010]
The present invention also relates to a method for manufacturing a metal substrate for a semiconductor component as described above, which comprises a plurality of through holes having a hole size of 80 μm or less, a plate thickness of 80 μm or less, and an inclusion size of 30 μm or less. -A method for producing a metal substrate for a semiconductor component in which an oxide layer is formed on the surface of a Ni-based alloy thin plate by a vapor phase growth method.
Preferably, the above-mentioned oxide layer is a method for manufacturing a metal substrate for a semiconductor component, which is formed by a normal pressure plasma enhanced chemical vapor deposition method.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
An important feature of the present invention is that a Fe—Ni-based alloy thin plate having a plurality of through holes with a hole size of 80 μm or less, a plate thickness of 80 μm or less, and an inclusion size of 30 μm or less includes SiO 2 , Al That is, an oxide layer containing at least one of 2 O 3 , MgO, and ZrO 2 as a main component was formed.
The reason why the size of the holes is limited to 80 μm or less is that it is necessary to reduce the hole diameter and to form the holes at a narrow pitch in order to form a circuit accompanying ultra-high integration. The hole size is the diameter in the plane of the plate when the shape of the hole (through hole) is a cylinder, and refers to the longest diagonal line in the plane of the plate in the case of a prism. More preferably, it is 20 to 60 μm, and if it is less than 20 μm, it may be difficult to form a conductor in the hole, so the preferred lower limit is 20 μm.
[0012]
The reason why the plate thickness is limited to 80 μm or less is that 80 μm or less is required because of ease of processing a small diameter ultra-fine hole. More preferably, it is 20 to 60 μm, and if it is 20 μm or less, the handling property may become difficult, so the preferable lower limit is 20 μm.
Further, the thin plate used in the present invention was a thin plate of an Fe—Ni-based alloy. Although this will be described in detail later, since a semiconductor (for example, a Si chip) may be mounted on a metal substrate on which an oxide layer is formed on an Fe—Ni-based alloy thin plate, a thermal expansion coefficient close to that of Si is provided. Since it is important to use the above material, it was decided to use an Fe—Ni-based alloy thin plate that was easy to adjust the thermal expansion coefficient and had excellent etching characteristics.
[0013]
By controlling the size of the inclusion to 30 μm or less in the state of the final thin plate, a metal substrate having a good etching hole shape can be obtained. Preferably it is 20 μm or less. More preferably, it is 10 μm or less.
When there is an inclusion exceeding 30 μm, when the etching process is performed, the inclusion drops off from the etched surface and the contour of the etching hole becomes concave, or the inclusion remains and the contour of the etching hole becomes a hole. In some cases, the hole becomes convex and the hole becomes smaller, and the shape accuracy of the hole is deteriorated. Therefore, there is a problem in terms of forming a narrow pitch circuit and electric conductivity in the hole.
[0014]
Here, in the case of the present invention, since the thickness of the Fe-Ni-based alloy used is as extremely small as 80 μm or less, the inclusion evaluation method of simply observing a cross section or a plane with an optical microscope requires two-dimensional evaluation. Therefore, there is a case where the result of the evaluation is not consistent with the quality of the hole when actually etched. Therefore, the size of the inclusions of the present invention is evaluated in a three-dimensional size by applying the slime method. The slime method for measuring the size of inclusions will be described.
The basic measurement method of the slime method is described in "Kamio et al .: Iron and Steel, 67 (1981), S409". In this patent, the invention was implemented in the following manner.
{Circle around (1)} A sample is collected so as to have a weight of 100 g, and the inclusion is extracted by electrolyzing a matrix in an aqueous solution containing HCl, followed by drying.
{Circle around (2)} The dried inclusions are classified by size using a sieve, and the number of inclusions remaining on the sieve having a sieve opening of a specific size or more is counted.
Thereby, the size of the inclusion of an extremely thin material of 80 μm or less can be accurately known.
[0015]
The reason why SiO 2 , Al 2 O 3 , MgO, and ZrO 2 were selected as oxides is that they have heat resistance, are excellent in insulating properties, and have close thermal expansion coefficients to Fe—Ni alloy thin plates. This is because a raw material for film formation is easily obtained.
By using these oxides, the heat resistance of the substrate can be obtained, so that it is possible to raise the temperature and perform heat treatment. However, if these oxides are not more than the main component (50 mass%), the desired Unsatisfactory heat resistance, insulation and thermal expansion coefficient. Therefore, in the present invention, at least one of SiO 2 , Al 2 O 3 , MgO, and ZrO 2 is defined as a main component.
[0016]
SiO 2 described above, Al 2 O 3, MgO, among oxides of ZrO 2, in particular SiO 2, since capable of adjusting the thermal expansion coefficient by adding the additive element, preferably used SiO 2.
As the oxide layer, SiO 2 is used as a main component, and Li 2 O is 2 to 25 mass%, Na 2 O is 3 to 25 mass%, K 2 O is 3 to 25 mass%, or P 2 O 5 is 2 to 5 mass%. This is because the purpose of containing 25 mass% can be made closer to the thermal expansion coefficient of the Fe—Ni-based alloy thin plate.
If these oxides are contained within the above range, cracking and peeling during thermal cycling are suppressed, and softening is easily performed by heating, and pinholes and cracks in the oxide layer are filled to improve insulation. It can be further improved.
[0017]
Further, the thickness of the oxide layer is preferably controlled to 0.01 to 5 μm.
As for the insulating property of the oxide layer, it is important that a leak current is 10 μA / cm 2 or less when a voltage of 5 V is applied for normal electric driving of the semiconductor. When the thickness of the oxide layer is less than 0.01 μm, the insulating property is insufficient, and a current larger than the above-mentioned predetermined leak current flows, which may cause an electrical failure. When the thickness exceeds 5 μm, the stress generated due to the difference in thermal expansion between the Fe—Ni alloy thin plate and the oxide layer during thermal cycling increases, and cracks easily enter the oxide layer. And Preferably, it is 0.1 to 1.0 μm.
[0018]
The Fe-Ni-based alloy thin plate is preferably an Fe-Ni-based alloy containing 36 to 50 mass% of Ni.
In order to mount a semiconductor (for example, a Si chip) on a metal substrate, it is important to use a material having a thermal expansion coefficient close to that of Si. Therefore, in the case of an Fe-Ni-based alloy, it becomes possible by adding and adjusting 36 to 50 mass% of Ni. More preferably, it is 39 to 43 mass%.
Typical examples of the Fe-Ni-based alloy include a 42% Ni-Fe alloy, a 47% Ni-Fe alloy, a 50% Ni-Fe alloy and the like, and a 42% Ni-6% Cr-Fe alloy and the like. Fe-Ni-Cr-based alloys, or Fe-Ni-Co-based alloys in which a part of Ni is replaced by Co of 10 mass% or less, and further, alloys obtained by appropriately adding an element for improving the strength to these alloys It may be used as a material for a metal substrate.
[0019]
Further, in the present invention, the above-mentioned hole has a plurality of through holes having a size of 80 μm or less, the thickness of the plate is 80 μm or less, and the size of the inclusions is 30 μm or less. The formation can be performed by a vapor deposition method.
First, the holes (through holes) of the Fe—Ni-based alloy thin plate can be formed by wet etching using an aqueous solution of FeCl 3 . Although this method has a problem that it is difficult to form a straight shape in a cross-sectional shape in a hole, it has an advantage that it is possible to simultaneously perform a plurality of holes and is excellent in mass productivity.
As another method, the holes (through holes) of the Fe—Ni-based alloy thin plate can be formed by press punching using a punch and a die. As for punching by a press, it is easy to work in a straight shape in a hole and is excellent in mass productivity, but there are problems in that burrs are generated and a mold is expensive.
In the present invention, any method may be applied, but it is preferable to select an optimal method in consideration of production costs and a required cross-sectional shape of a hole (through hole).
[0020]
Next, the above-described oxide is formed as an oxide layer on the surface of the Fe—Ni-based alloy thin plate having the above-described holes (through holes) formed thereon by a vapor phase growth method. The vapor phase growth method referred to in the present invention means that a metal or a metal compound is formed in an atomic state by using a sputtering method, a vacuum deposition method, an ion plating method, a chemical vapor deposition method (hereinafter referred to as a CVD method), or the like. This is a method of forming a metal oxide layer by colliding with a substrate surface in a molecular or plasma state.
In this method, as compared with the spraying method using powder described in the above-mentioned known example, the powder electrostatic coating method, and the electrophoresis method, a dense film with few pinholes can be formed, so that the insulation property is guaranteed. Excellent in terms of surface.
[0021]
Further, the formation of the oxide layer is preferably performed by the CVD method among the above-described vapor deposition methods, and is most preferably formed by the normal pressure plasma enhanced chemical vapor deposition method.
In this application, since the cross-sectional shape of the hole may be required to be close to a straight shape, a film forming method with good wraparound is preferable for forming an oxide layer in the hole. Among them, the CVD method is the most suitable. Further, among the CVD methods, the atmospheric pressure plasma enhanced chemical vapor deposition method has the highest productivity.
The normal-pressure plasma-enhanced chemical vapor deposition method referred to in the present invention means that an organic substance containing a metal element is vaporized into a raw material gas, and then passed through a plasma generation space together with a carrier gas, so that the plasma-converted gas is constantly converted. A method in which a layer of a metal oxide or the like is formed on the surface of a substrate by spraying the substrate under pressure.
[0022]
This atmospheric plasma enhanced chemical vapor deposition method has the following features.
(1) Since no evacuation is required, material loading and unloading is easy and continuous production is easy.
(2) High plasma density enables high-speed deposition of 0.2 μm or more per minute.
(3) High plasma density enables low-temperature film formation.
(4) allows the use of inexpensive Ar or N 2 gas as a carrier gas.
Because of the above features, it is not necessary to perform treatment under reduced pressure as in the conventional CVD method, and since the treatment material can be continuously treated in a coil-to-coil manner, it is the most productive method. .
[0023]
【Example】
Hereinafter, the present invention will be described in more detail with reference to Examples.
The Fe source and the Ni source were used as raw materials, and were blended so that the amount of Ni was 42 mass% after melting, vacuum melting was performed, and the molten metal was cast into a mold to obtain an ingot.
This is No. A, and No. Using the ingot of A as an electrode, vacuum arc remelting and electroslag remelting were performed. B and No. C was obtained.
Next, it was forged at 1150 ° C. to form a slab having a thickness of 200 mm, and then hot-rolled at 1150 ° C. to obtain a hoop having a thickness of 3 mm. Next, this hoop was repeatedly subjected to cold rolling and annealing to produce a 500 mm wide × 0.04 mm thick (40 μm) Fe—Ni alloy thin plate.
The thermal expansion coefficient of the obtained Fe—Ni-based alloy thin plate up to 30 to 300 ° C. was 4.4 × 10 −6 / ° C.
[0024]
With respect to this Fe-Ni-based alloy thin plate, inclusions were investigated.
Regarding the number of inclusions having a size of 30 μm or more, the size and the number were quantitatively evaluated after 100 g of a 40 μm finished steel strip was melted by electrolysis to extract inclusions by the slime method.
The etching holes were formed by spray-etching the Fe—Ni-based alloy thin plate (1) with a FeCl 3 solution using the above-described Fe—Ni alloy thin plate (1) as a raw material to form a plurality of through holes (2) in the shape of FIG. The size of the holes is 60 μm. FIG. 2 shows an SEM photograph of the hole.
Next, regarding the irregular shape of the etching hole, the Fe—Ni-based alloy thin plate after the etching was observed with an optical microscope. did. Table 1 shows the measurement results.
[0025]
[Table 1]
[0026]
The electroslag remelting material has good etching hole shape because there are no inclusions of 30 μm or more, but the vacuum melting material and vacuum arc remelting material have inclusions of 30 μm or more, resulting in poor shape. .
Therefore, the above No. An oxide layer was formed on the surface of an Fe-42 mass% Ni alloy thin plate having a thickness of 40 μm and obtained by C (vacuum melting + electroslag remelting material) by a vapor phase growth method.
As the vapor phase growth method, a film formation test was performed by three methods of sputtering, ion plating, and normal pressure plasma enhanced chemical vapor deposition.
[0027]
The used raw materials will be described.
In sputtering, various oxide targets were used to sputter the target with Ar gas to form a film on the surface of the Fe—Ni-based alloy thin plate.
In ion plating, a pellet-shaped sample of oxide is prepared, and a negative voltage is applied to the substrate while dissolving EB in a crucible. A film was formed on the surface of the Fe-Ni-based alloy thin plate by attracting ion gas.
In normal pressure plasma enhanced chemical vapor deposition, metal alkoxide is used as a raw material, and a gas that is heated by a vaporizer and vaporized is passed through a plasma space together with N 2 of a carrier gas and then sprayed onto a substrate. To form a film on the surface of the Fe—Ni-based alloy thin plate to obtain a metal substrate for a semiconductor component.
[0028]
The evaluation method will be described.
The thickness of the oxide layer was measured from a scanning electron micrograph of a cross section of a plane portion of the metal substrate for a semiconductor component. One example (No. 2) is shown in FIG. It can be seen that a black oxide layer (3) is formed on the Fe-Ni alloy thin plate (1). In addition, what is shown on the upper side is a sample preparation patch plate used for observing a cross section of the metal substrate for semiconductor component.
With respect to the insulating property, a leakage current value was measured in a state where a voltage of 5 V was applied to a flat portion of the metal substrate for semiconductor components where no holes (through holes) were formed. The heat resistance was determined based on whether or not cracks occurred in the oxide layer when heated at 800 ° C. for 1 hour. Table 2 shows the results.
[0029]
[Table 2]
[0030]
From the results in Table 2, it was confirmed that the metal substrate for a semiconductor component according to the present invention had a leakage current value of 10 μA / cm 2 or less when a voltage of 5 V was applied, and had excellent insulation properties. . Also, cracks were not observed in the oxide layer after the heat cycle of 800 ° C., and the oxide layer was in a favorable state.
When the metal substrate for a semiconductor component was assembled and operated on a semiconductor component, it was confirmed that the semiconductor substrate operated normally.
From the above results, by applying the present invention, it was possible to form an oxide layer having heat resistance and insulating properties, and to obtain a semiconductor component substrate compatible with high integration.
[0031]
【The invention's effect】
According to the present invention, high electrical conductivity and high heat dissipation are exhibited by using a heat-resistant insulating layer, and high integration is achieved by using a metal sheet having a thermal expansion coefficient close to that of Si. It is possible to provide a metal substrate for a semiconductor component and a method for manufacturing the same, which can cope with the above.
[Brief description of the drawings]
FIG. 1 is a schematic view of an Fe—Ni-based alloy thin plate having a plurality of through holes.
FIG. 2 is a photomicrograph of a through-hole formed in an Fe—Ni-based alloy thin plate.
FIG. 3 is a micrograph and a schematic view of a cross section of an oxide layer formed on a metal substrate for a semiconductor component.
[Explanation of symbols]
1. 1. Fe-Ni alloy thin plate; 2. through-hole; Oxide layer
