JP2004336772A5 - - Google Patents

Claims (4)

1. デジタル入力に応答し、部分アナログ信号を選択的に生成するよう構成されたアナログ出力素子と、
   該アナログ出力素子に接続され、前記部分アナログ信号を合わせてアナログ出力を生成するよう構成された加算回路と、
   前記アナログ出力素子と前記加算回路との間に接続され、前記アナログ出力素子から前記加算回路への前記部分アナログ信号の伝送を調節するよう構成されたスイッチと
   を含んでなり、
   前記アナログ出力素子の中の少なくとも１つが、前記スイッチ中の１つの特定のスイッチと電圧端子とに直列に接続されている、トランジスタおよび電流源を含むものである、デジタル・アナログ・コンバータ。
2. 前記アナログ出力素子のそれぞれは、前記スイッチ中の異なるスイッチを介して前記加算回路に接続されている請求項１に記載のデジタル・アナログ・コンバータ。
3. 前記スイッチは、前記アナログ出力素子から前記加算回路へと前記部分アナログ信号を同時に伝送するためのクロック信号を受信するよう接続されている請求項２に記載のデジタル・アナログ・コンバータ。
4. デジタル入力を受信するステップと、
   該デジタル入力に応答して部分アナログ信号を生成するステップであって、該部分アナログ信号同士は互いに等価なものである生成するステップと、
   該部分アナログ信号の伝送を調節するステップと、
   該部分アナログ信号を受信して組み合わせて、前記デジタル入力のアナログ表現であるアナログ出力を生成するステップと
   を含んでなるデジタル・アナログ変換方法。