JP2004335914A - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP2004335914A JP2004335914A JP2003132644A JP2003132644A JP2004335914A JP 2004335914 A JP2004335914 A JP 2004335914A JP 2003132644 A JP2003132644 A JP 2003132644A JP 2003132644 A JP2003132644 A JP 2003132644A JP 2004335914 A JP2004335914 A JP 2004335914A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- wiring
- layer
- semiconductor
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】外部から電位を与えない電極パッド部1は、上層配線2に接続され、この上層配線2は、ビア4を介して下層配線5と接続されている。さらに下層配線5はビア4を介して別の上層配線2と接続されている。上層配線2と下層配線5とは、ビア4によって鎖状に接続されビアチェーン構造を構成している。さらに、外部から電位を与えない電極パッド部1の下層にpn接合部が設けられている。このpn接合部は、半導体基板7に形成されたn型半導体層9とその上に積層されたp型半導体層10とにより構成されている。そして、p型半導体層10は、ビア11を介して電極パッド部1と電気的に接続されている。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、半導体素子に係る発明であって、特に、電位コントラスト法を用いて不良診断する際、ビアチェーンに電荷が蓄積し溶融破壊することを防止できる半導体素子に関するものである。
【0002】
【従来の技術】
製品の良品、不良品を判定するなどのモニタとして、TEG(Test Element Group)が用いられる。例えば、ビアホールの非開口、ビアプラグの埋め込み不良など非導通不良の発生位置を特定し、原因を究明するためのTEGとしてビアチェーンが設けられている。このビアチェーンは、複数の上層配線と複数の下層配線とを複数のビアで連鎖状に接続することで構成されている。
【0003】
このビアチェーンを用いてビアホールの非開口、ビアプラグの埋め込み不良などを解析するためには、単に光学式の検査装置では困難であり、電位コントラスト法を用いる必要がある。ここで、電位コントラスト法とは、集束イオンビーム(FIB:Focused Ion Beam)を用いて正の荷電粒子をビアチェーンに照射することで、非導通不良の箇所とそれ以外とのパターン映像においてコントラスト差を生じさせ故障診断を行う方法である。
【0004】
具体的には、まずビアチェーンの一方の電極パッド部をグランドに接続し、他方の電極パッド部を外部から電位を与えない部分とする。そして、このビアチェーンの途中に非導通不良の箇所が存在する場合、ビアチェーンは外部から電位を与えない電極パッド部から非導通不良の箇所までの領域Aと、グランドに接続した電極パッド部から非導通不良の箇所までの領域Bとに分けられる。この状態のビアチェーンに対しFIBで正の荷電粒子を照射すると、領域Aがプラスにチャージされることになる。そのため、領域Aでは、放出されるはずの二次電子が領域Aに引き戻されパターン映像としては暗く表示される。一方、領域Bでは、照射された荷電粒子がグランドに流れてしまうためプラスにチャージされることにない。そのため、領域Bでは、二次電子が放出されパターン映像としては明るく表示される。以上のようにパターン映像においてコントラスト差が生じている境界が、非導通不良の箇所と不良診断できる。
【0005】
電位コントラスト法に関する発明として、特許文献1に記載されている。特許文献1では、コンタクトチェーンに電位コントラスト法を用いる例が示されている。ここで、コンタクトチェーンは、複数の上層配線と複数の活性領域とを複数のコンタクト部で連鎖状に接続することで構成されている。コンタクトチェーンにおいて、非導通不良の箇所からグランドに接続した側までは、荷電粒子線が照射されてもグランドに電荷が流れるため2次電子が大量に放出され明るいコントラストのパターン映像が得られる。一方、非導通不良の箇所から外部から電位を与えない側までは、荷電粒子線の照射により帯電が生じ、この帯電電圧がコンタクトチェーンの一部に形成されるダイオードの耐圧より高くなるとブレークダウンが発生し逆電流が流れる。これにより、非導通不良の箇所から外部から電位を与えない側までは、放出した分の電子が半導体基板から供給され、帯電状態が解消され明るいコントラストのパターン映像が得られることとなる。その結果、電位コントラスト法で非導通不良の箇所を特定するのが困難となっていた。特許文献1ではコンタクトチェーンにおいて電位コントラスト法を用いて非導通不良の箇所を特定するために、触針によりコンタクトチェーンの片端に正の電圧を印加し、荷電粒子をコンタクトチェーンの表面に照射して、電位コントラスト画像を得ている。
【0006】
【特許文献1】
特開2002−296314号公報(第4−5頁、第1−6図)
【0007】
【発明が解決しようとする課題】
しかし、電位コントラスト法をビアチェーンに対して用いる場合と、電位コントラスト法をコンタクトチェーンに対して用いる場合とでは状況が異なる。そのため、特許文献1で示されている方法を適用することができない。つまり、コンタクトチェーンでは、電荷が一定量蓄積されるとダイオードがブレークダウンし電荷の蓄積が解消される。しかし、ビアチェーンでは、不良診断の間正の荷電粒子を照射し続けるため、領域Aにおいて電荷が蓄積され続ける。そのため、ビアチェーンでは、一定以上の電荷量が蓄積されると、ビアチェーンのパターンが溶融して破壊してしまう問題が生じていた。特に、近年配線材料として低抵抗のCu配線が適用される場合があるが、Cu(銅)は拡散しやすく、層間絶縁膜及びCuの応力により凝集しやすい性質があるためパターンの溶融破壊が生じやすい傾向がある。
【0008】
そこで、本発明は、荷電粒子の蓄積によるビアチェーンのパターン溶融破壊を防止することができ、非導通不良の箇所の不良診断を行うことができる半導体素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明に係る解決手段は、電極パッド部と、電極パッド部と電気的に接続された上層配線と、半導体基板に設けられた活性領域と電気的に絶縁されている下層配線と、上層配線と下層配線とを電気的に接続し、ビアチェーン構造を構成する複数の第1ビアと、電極パッド部の下層に設けられ、電極パッド部と電気的に接続されるバイパス部を備える半導体素子であって、バイパス部が、半導体素子に荷電粒子線が照射されることにより所定の電荷が蓄積されると、蓄積された電荷を半導体素子から半導体基板に逃がす。
【0010】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【0011】
(実施の形態1)
図1に、本実施の形態に係る半導体素子の平面図、図2に、本実施の形態に係る半導体素子の断面図を示す。図1及び図2では、外部から電位を与えない電極パッド部1とそれに接続された上層配線2が絶縁層3に埋め込まれている。この上層配線2は、ビア4を介して下層配線5(図1中においては破線で示されている)と接続されており、さらに下層配線5はビア4を介して別の上層配線2と接続されている。このように上層配線2と下層配線5とが、ビア4によって鎖状に接続されビアチェーン構造を構成している。このビアチェーン構造の終端には、電極パッド部1が設けられグランドに接続されている。
【0012】
図2では、上層配線2と下層配線5とがビア4を介して鎖状に接続されている様子が示されている。なお、下層配線5は、層間絶縁膜6を介して半導体基板7上に積層されているため、半導体基板7に形成される活性領域8と下層配線5とは電気的に接続されていない。ここで、活性領域8とは、半導体基板7に不純物イオンをドープして形成されるn型半導体層又はp型半導体層である。
【0013】
本実施の形態では従来のビアチェーン構造に加えて、外部から電位を与えない電極パッド部1の下層にpn接合部が設けられている。このpn接合部は、半導体基板7に形成されたn型半導体層9とその上に積層されたp型半導体層10とにより構成されている。そして、p型半導体層10は、ビア11を介して電極パッド部1と電気的に接続されている。なお、pn接合部は分離酸化膜12により他の素子から電気的に分離されている。また、pn接合部分は、他の素子を生成する際に行われる注入工程を利用することで生成することができるため、特に本実施の形態のために追加の工程が不必要である。
【0014】
次に、本実施の形態に係る半導体素子の不良診断の動作について説明する。まず、図2に示すビアチェーン構造の半導体素子には、非導通不良の箇所13が存在する。そのため、この半導体素子は、非導通不良の箇所13から外部から電位を与えない電極パッド部1までの領域Aと、グランドに接続した電極パッド部1から非導通不良の箇所13までの領域Bとに分けることができる。このような半導体素子に対して電位コントラスト法を行う。まず、FIBから電極パッド部1及び上層配線2に対し正の荷電粒子が照射される。この荷電粒子の照射により領域Bでは、電極パッド部1からグランドへ荷電粒子が流れるため正電荷が蓄積されることはない。しかし、領域Aでは、この荷電粒子の照射により正電荷が蓄積される。
【0015】
従来の構造の半導体素子であれば、領域Aの電荷の蓄積により高電圧が生じ、上層配線2又は下層配線5が溶融破壊されていた。しかし、本実施の形態では、一定の電荷が領域Aに蓄積され、pn接合部に降伏電圧以上の電界が印加されると電荷がpn接合部を介してグランドに接続された半導体基板7に流れる。そのため、領域Aの電荷の蓄積により上層配線2又は下層配線5が溶融破壊されることはない。なお、pn接合部の降伏電圧は、上層配線2又は下層配線5が溶融破壊が起こる電圧より小さくする必要がある。
【0016】
pn接合部の降伏電圧まではpn接合部に逆バイアスがかかるため、領域Aに電荷を蓄積することができ電位コントラスト法による解析を行うことができる。そのため、半導体素子の非導通不良の箇所13を容易に特定することができる。
【0017】
以上のように、本実施の形態に記載の半導体素子は、電極パッド部1と、電極パッド部1と電気的に接続された上層配線2と、半導体基板7に設けられた活性領域8と電気的に絶縁されている下層配線5と、上層配線2と下層配線5とを電気的に接続し、ビアチェーン構造を構成する複数のビア4と、電極パッド部1の下層に設けられ、電極パッド部1と電気的に接続されるpn接合部を備えているので、電荷の蓄積により半導体素子のパターンの一部が溶融破壊するのを防止し、電位コントラスト法による非導通不良の箇所13の特定を可能にする。
【0018】
なお、本実施の形態では、正の荷電粒子が照射される場合について説明したが、本発明はこれに限られず、負の荷電粒子が照射される場合であっても良い。負の荷電粒子が照射される場合のpn接合部は、p型半導体層10とその上に積層されたn型半導体層9とによって構成される。
【0019】
(実施の形態2)
図3に本実施の形態に係る半導体素子の断面図を示す。図3においても、絶縁層3に埋め込まれた上層配線2と下層配線5とは、ビア4によって鎖状に接続されビアチェーン構造を構成している。そして、ビアチェーン構造の終端には、一方が外部から電位を与えない電極パッド部1で、他方がグランドに接続された電極パッド部1が設けられている。なお、下層配線5は、層間絶縁膜6を介して半導体基板7上に積層されているため、活性領域8と下層配線5とは電気的に接続されていない。本実施の形態では従来のビアチェーン構造に加えて、外部から電位を与えない電極パッド部1の直下に複数の電極層14が積層され、それらの電極層14と電極パッド部1とがビア11で電気的に接続されている。図3では、電極層14が2層設けられている様子が示されている。また、この電極層14は、他の素子を生成する際に行われる配線形成工程を利用することで生成することができるため、特に本実施の形態のために追加の工程が不必要である。
【0020】
次に、本実施の形態に係る半導体素子の不良診断の動作について説明する。まず、図3に示すビアチェーン構造の半導体素子には、非導通不良の箇所13が存在する。そのため、この半導体素子は、非導通不良の箇所13から外部から電位を与えない電極パッド部1までの領域Aと、グランドに接続した電極パッド部1から非導通不良の箇所13までの領域Bとに分けることができる。このような半導体素子に対して電位コントラスト法を行う。
【0021】
まず、FIBから電極パッド部1及び上層配線2に対し荷電粒子が照射されると、領域Aには電荷が蓄積される。従来の半導体素子では、領域Aに電荷が蓄積されことで高電圧が生じ、上層配線2又は下層配線5が溶融破壊されていた。しかし、本実施の形態では、電極パッド部1の下層に複数の電極層14を設けることで、領域Aに蓄積される電荷の容量を増やしている。これにより、領域Aの上層配線2又は下層配線5において発生する溶融破壊現象を遅らせることができる。つまり、外部から電位を与えない電極パッド部1に電気的に接続された容量を増やすことで、半導体素子のパターンの耐圧を向上させることができ、上層配線2又は下層配線5の溶融破壊を防止している。
【0022】
以上のように、本実施の形態に記載された半導体素子は、電極パッド部1と、電極パッド部1と電気的に接続された上層配線2と、半導体基板7に設けられた活性領域8と電気的に絶縁されている下層配線5と、上層配線2と下層配線5とを電気的に接続し、ビアチェーン構造を構成する複数のビア4と、電極パッド部1の下層に積層され、電極パッド部1と電気的に接続される複数の電極層14を備えるので、従来使用されたいなかった電極パッド部1の直下に半導体素子のパターンの容量を増加することができ、電位コントラスト法において半導体素子のパターンの溶融破壊を防止し、非導通不良の箇所13の特定を可能にする。
【0023】
(実施の形態3)
図4に、本実施の形態に係る半導体素子の断面図を示す。図4においても、絶縁層3に埋め込まれた上層配線2と下層配線5とは、ビア4によって鎖状に接続されビアチェーン構造を構成している。そして、ビアチェーン構造の終端には、一方が外部から電位を与えない電極パッド部1で、他方がグランドに接続された電極パッド部1が設けられている。なお、下層配線5は、層間絶縁膜6を介して半導体基板7上に積層されているため、活性領域8と下層配線5とは電気的に接続されていない。本実施の形態では従来のビアチェーン構造に加えて、外部から電位を与えない電極パッド部1の下層に金属層15,16及び絶縁層17とで形成されたMIM(Metal−Insulator−Metal)構造が設けられている。このMIM構造の金属層15は、ビア11を介して電極パッド部1と電気的に接続され、金属層16は、ビア11を介して半導体基板7と接続されている。金属層15と金属層16とは、絶縁層17を介して積層されている。
【0024】
次に、本実施の形態に係る半導体素子の不良診断の動作について説明する。まず、図4に示すビアチェーン構造の半導体素子には、非導通不良の箇所13が存在する。そのため、この半導体素子は、非導通不良の箇所13から外部から電位を与えない電極パッド部1までの領域Aと、グランドに接続した電極パッド部1から非導通不良の箇所13までの領域Bとに分けることができる。このような半導体素子に対して電位コントラスト法を行う。
【0025】
まず、FIBから電極パッド部1及び上層配線2に対し荷電粒子が照射されると、領域Aには電荷が蓄積される。従来の半導体素子では、領域Aに電荷が蓄積されことで高電圧が生じ、上層配線2又は下層配線5が溶融破壊されていた。しかし、本実施の形態では、一定の電荷が領域Aに蓄積されると絶縁層17が破壊され、電荷がMIM構造の金属層15,16を介してグランドに接続された半導体基板7に流れる。そのため、領域Aの電荷の蓄積により上層配線2又は下層配線5が溶融破壊されることはない。なお、絶縁層17は、上層配線2又は下層配線5が溶融破壊が起こる電圧より小さい電圧で破壊される様に設定する必要がある。
【0026】
絶縁層17が破壊されるまではMIM構造の金属層15,16の間の絶縁が維持されているため、領域Aに電荷を蓄積することができ電位コントラスト法による解析を行うことができる。そのため、半導体素子の非導通不良の箇所13を容易に特定することができる。
【0027】
以上のように、本実施の形態に記載の半導体素子は、電極パッド部1の下層に設けられ、電極パッド部1とビア11を介してと電気的に接続された金属層15と、金属層15の下層に形成された絶縁層17と、絶縁層17の下層に形成され、半導体基板7と電気的に接続された金属層16とを備えるので、電荷の蓄積により半導体素子のパターンの一部が溶融破壊するのを防止し、電位コントラスト法による非導通不良の箇所13の特定を可能にする。
【0028】
(実施の形態4)
図5に、本実施の形態に係る半導体素子の断面図を示す。図5においても、絶縁層3に埋め込まれた上層配線2と下層配線5とは、ビア4によって鎖状に接続されビアチェーン構造を構成している。そして、ビアチェーン構造の終端には、一方が外部から電位を与えない電極パッド部1で、他方がグランドに接続された電極パッド部1が設けられている。なお、下層配線5は、層間絶縁膜6を介して半導体基板7上に積層されているため、活性領域8と下層配線5とは電気的に接続されていない。本実施の形態では従来のビアチェーン構造に加えて、外部から電位を与えない電極パッド部1の下層に金属層18及び絶縁層19とが設けられている。この金属層18の上面は、ビア11を介して電極パッド部1と電気的に接続され、金属層18の下面は、絶縁層19を介して半導体基板7と接続されている。金属層18及び絶縁膜17は、実施の形態3で示したMIM構造の金属層15が設けられていない構造であり、本実施の形態の構造においても実施の形態3と同様の効果が得られる。但し、金属層18及び絶縁膜17は、他の素子を生成する際に行われるゲート電極及びゲート絶縁膜の形成工程を利用することで生成することができるため、特に本実施の形態のために追加の工程が不必要である。
【0029】
次に、本実施の形態に係る半導体素子の不良診断の動作について説明する。まず、図5に示すビアチェーン構造の半導体素子には、非導通不良の箇所13が存在する。そのため、この半導体素子は、非導通不良の箇所13から外部から電位を与えない電極パッド部1までの領域Aと、グランドに接続した電極パッド部1から非導通不良の箇所13までの領域Bとに分けることができる。このような半導体素子に対して電位コントラスト法を行う。
【0030】
まず、FIBから電極パッド部1及び上層配線2に対し荷電粒子が照射されると、領域Aには電荷が蓄積される。従来の半導体素子では、領域Aに電荷が蓄積されことで高電圧が生じ、上層配線2又は下層配線5が溶融破壊されていた。しかし、本実施の形態では、一定の電荷が領域Aに蓄積されると絶縁層19が破壊され、電荷が金属層18を介してグランドに接続された半導体基板7に流れる。そのため、領域Aの電荷の蓄積により上層配線2又は下層配線5が溶融破壊されることはない。なお、絶縁層19は、上層配線2又は下層配線5が溶融破壊が起こる電圧より小さい電圧で破壊される様に設定する必要がある。
【0031】
絶縁層19が破壊されるまでは金属層18と半導体基板7との間の絶縁が維持されているため、領域Aに電荷を蓄積することができ電位コントラスト法による解析を行うことができる。そのため、半導体素子の非導通不良の箇所13を容易に特定することができる。
【0032】
以上のように、本実施の形態に記載の半導体素子は、電極パッド部1の下層に設けられ、電極パッド部1と電気的に接続される金属層18と、金属層18と半導体基板7との間に形成された絶縁層19とを備えるので、電荷の蓄積により半導体素子のパターンの一部が溶融破壊するのを防止し、電位コントラスト法による非導通不良の箇所13の特定を可能にする。
【0033】
(実施の形態5)
図6に、本実施の形態に係る半導体素子の断面図を示す。図6においても、絶縁層3に埋め込まれた上層配線2と下層配線5とがビア4を介して鎖状に接続されている様子が示されている。なお、下層配線5は、層間絶縁膜6を介して半導体基板7上に積層されているため、活性領域8と下層配線5とは電気的に接続されていない。本実施の形態では従来のビアチェーン構造に加えて、外部から電位を与えない電極パッド部1の下層及び上層配線2と下層配線5とを接続するビア4の下層にpn接合部が設けられている。このpn接合部は、半導体基板7に形成されたn型半導体層9とその上に積層されたp型半導体層10とにより構成されている。そして、p型半導体層10は、ビア11を介して電極パッド部1及び下層配線5と電気的に接続されている。実施の形態1と比較して、上層配線2と下層配線5とを接続するビア4の下層にさらにpn接合部を設けた構造である。なお、pn接合部は活性領域8を利用するものであり、分離酸化膜12により他の素子から電気的に分離されている。また、pn接合部分は、他の素子を生成する際に行われる注入工程を利用することで生成することができるため、特に本実施の形態のために追加の工程が不必要である。
【0034】
次に、本実施の形態に係る半導体素子の不良診断の動作について説明する。まず、図6に示すビアチェーン構造の半導体素子には、非導通不良の箇所13が存在する。そのため、この半導体素子は、非導通不良の箇所13から外部から電位を与えない電極パッド部1までの領域Aと、グランドに接続した電極パッド部1から非導通不良の箇所13までの領域Bとに分けることができる。このような半導体素子に対して電位コントラスト法を行う。まず、FIBから電極パッド部1及び上層配線2に対し荷電粒子が照射される。領域Aは、この荷電粒子の照射により電荷が蓄積される。
【0035】
従来の構造の半導体素子であれば、領域Aの電荷の蓄積により高電圧が生じ、上層配線2又は下層配線5が溶融破壊されていた。しかし、本実施の形態では、一定の電荷が領域Aに蓄積され、pn接合部に降伏電圧以上の電界が印加されると電荷が電極パッド部1及びビア4の下層に設けられたpn接合部を介してグランドに接続された半導体基板7に流れる。そのため、領域Aの電荷の蓄積により上層配線2又は下層配線5が溶融破壊されることはない。基本的に、実施の形態1と同じ動作であるが、領域Aに蓄積された電荷を複数の経路から半導体基板7に流すことができる。なお、pn接合部の降伏電圧は、上層配線2又は下層配線5が溶融破壊が起こる電圧より小さくする必要がある。
【0036】
pn接合部の降伏電圧まではpn接合部に逆バイアスがかかるため、領域Aに電荷を蓄積することができ電位コントラスト法による解析を行うことができる。そのため、半導体素子の非導通不良の箇所13を容易に特定することができる。
【0037】
本実施の変形例として、図7に、本実施の変形例に係る半導体素子の断面図を示す。図7においても、絶縁層3に埋め込まれた上層配線2と下層配線5とは、ビア4によって鎖状に接続されビアチェーン構造を構成している。そして、ビアチェーン構造の終端には、一方が外部から電位を与えない電極パッド部1で、他方がグランドに接続された電極パッド部1が設けられている。なお、下層配線5は、層間絶縁膜6を介して半導体基板7上に積層されているため、活性領域8と下層配線5とは電気的に接続されていない。本実施の変形例では、実施の形態4のビアチェーン構造に加えて、上層配線2と下層配線5とを接続するビア4の下層に金属層18及び絶縁層19とが設けられている。この金属層18の上面は、ビア11を介して下層配線5と電気的に接続され、金属層18の下面は、絶縁層19を介して半導体基板7と接続されている。金属層18及び絶縁層19は、他の素子を生成する際に行われるゲート電極及びゲート絶縁膜の形成工程を利用することで生成することができるため、特に本実施の形態のために追加の工程が不必要である。
【0038】
本実施の変形例では、一定の電荷が領域Aに蓄積されると絶縁層19が破壊され、電荷が電極パッド部1及びビア4の下層に設けられた金属層18を介してグランドに接続された半導体基板7に流れる。そのため、領域Aの電荷の蓄積により上層配線2又は下層配線5が溶融破壊されることはない。本実施の変形例は、実施の形態3に比べて、領域Aに蓄積された電荷を複数の経路から半導体基板7に流すことができる。なお、絶縁層19は、上層配線2又は下層配線5が溶融破壊が起こる電圧より小さい電圧で破壊される様に設定する必要がある。
【0039】
また、別の本実施の変形例として、図8に、本実施の変形例に係る半導体素子の断面図を示す。図8においても、絶縁層3に埋め込まれた上層配線2と下層配線5とは、ビア4によって鎖状に接続されビアチェーン構造を構成している。そして、ビアチェーン構造の終端には、一方が外部から電位を与えない電極パッド部1で、他方がグランドに接続された電極パッド部1が設けられている。なお、下層配線5は、層間絶縁膜6を介して半導体基板7上に積層されているため、活性領域8と下層配線5とは電気的に接続されていない。本実施の変形例では、実施の形態3のビアチェーン構造に加えて、上層配線2と下層配線5とを接続するビア4の下層に金属層15,16及び絶縁層17とで形成されたMIM構造が設けられている。このMIM構造の金属層15は、ビア11を介して下層配線5と電気的に接続され、金属層16は、ビア11を介して半導体基板7と接続されている。金属層15と金属層16とは、絶縁層17を介して積層されている。
【0040】
本実施の変形例では、一定の電荷が領域Aに蓄積されると絶縁層17が破壊され、電荷が電極パッド部1及びビア4の下層に設けられた金属層15及び金属層16を介してグランドに接続された半導体基板7に流れる。そのため、領域Aの電荷の蓄積により上層配線2又は下層配線5が溶融破壊されることはない。本実施の変形例は、実施の形態4に比べて、領域Aに蓄積された電荷を複数の経路から半導体基板7に流すことができる。なお、絶縁層17は、上層配線2又は下層配線5が溶融破壊が起こる電圧より小さい電圧で破壊される様に設定する必要がある。
【0041】
以上のように、本実施の形態に記載の半導体素子は、電荷を半導体基板7へ流すパイパス部(例えばpn接合部)を、電極パッド部1の下層以外に、上層配線2と下層配線5とを接続するビア4の下層にも設け、ビア4と電気的に接続されているので、電荷の蓄積により半導体素子のパターンの一部が溶融破壊するのをさらに防止し、電位コントラスト法による非導通不良の箇所13の特定を可能にする。さらに、非導通不良の箇所13が特定された後で、この非導通不良の要因を特定する必要があり、非導通不良の箇所13をFIB加工等して断面解析を行っても、ビア4の下層にパイパス部が設けられているため、領域Aに蓄積された電荷によるパターン破壊を防止することができる。例えば、非導通不良の要因としては、異物起因のオープン不良や写真製版起因の開口不良などがある。
【0042】
【発明の効果】
本発明に記載の半導体素子は、電極パッド部と、電極パッド部と電気的に接続された上層配線と、半導体基板に設けられた活性領域と電気的に絶縁されている下層配線と、上層配線と下層配線とを電気的に接続し、ビアチェーン構造を構成する複数の第1ビアと、電極パッド部の下層に設けられ、電極パッド部と電気的に接続されるバイパス部を備える半導体素子であって、半導体素子に荷電粒子線が照射されることにより所定の電荷が蓄積されると、バイパス部が、蓄積された電荷を半導体素子から半導体基板に逃がすことができるので、電荷の蓄積により半導体素子のパターンの一部が溶融破壊するのを防止し、電位コントラスト法による非導通不良の箇所の特定を可能にする。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体素子の平面図である。
【図2】本発明の実施の形態1に係る半導体素子の断面図である。
【図3】本発明の実施の形態2に係る半導体素子の断面図である。
【図4】本発明の実施の形態3に係る半導体素子の断面図である。
【図5】本発明の実施の形態4に係る半導体素子の断面図である。
【図6】本発明の実施の形態5に係る半導体素子の断面図である。
【図7】本発明の実施の形態5の変形例に係る半導体素子の断面図である。
【図8】本発明の実施の形態5の変形例に係る半導体素子の断面図である。
【符号の説明】
1 電極パッド部、2 上層配線、4,11 ビア、5 下層配線、6 層間絶縁膜、7 半導体基板、8 活性領域、9 n型半導体層、10 p型半導体層、12 分離酸化膜、13 非導通不良の箇所、14 電極層、15,16,18 金属層、3,17,19 絶縁層。
Claims (6)
- 電極パッド部と、
前記電極パッド部と電気的に接続された上層配線と、
半導体基板に設けられた活性領域と電気的に絶縁されている下層配線と、
前記上層配線と前記下層配線とを電気的に接続し、ビアチェーン構造を構成する複数の第1ビアと、
前記電極パッド部の下層に設けられ、前記電極パッド部と電気的に接続されるバイパス部を備える半導体素子であって、
前記バイパス部は、前記半導体素子に荷電粒子線が照射されることにより所定の電荷が蓄積されると、蓄積された前記電荷を前記半導体素子から半導体基板に逃がすことを特徴とする、
半導体素子。 - 請求項1に記載の半導体素子であって、
前記バイパス部は、前記上層配線と前記下層配線とを接続する前記第1ビアの下層にも設けられ、前記第1ビアと電気的に接続されていることを特徴する、
半導体素子。 - 請求項1又は請求項2に記載の半導体素子であって、
前記バイパス部は、
前記半導体基板に形成され、前記電極パッド部と第2ビアを介して電気的に接続された第1導電型の半導体層と、
前記第1導電型の半導体層の下層に形成され、前記第1導電型の半導体層とpn結合を形成する第2導電型の半導体層とを備えることを特徴とする、
半導体素子。 - 請求項1又は請求項2に記載の半導体素子であって、
前記バイパス部は、
前記電極パッド部と第2ビアを介して電気的に接続された第1金属層と、
前記ゲート電極と前記半導体基板との間に形成された絶縁層とを備えることを特徴とする、
半導体素子。 - 請求項4に記載の半導体素子であって、
前記バイパス部は、
前記絶縁層の下層に形成され、前記半導体基板と電気的に接続された第2金属層をさらに備えることを特徴とする、
半導体素子。 - 電極パッド部と、
前記電極パッド部と電気的に接続された上層配線と、
半導体基板に設けられた活性領域と電気的に絶縁されている下層配線と、
前記上層配線と前記下層配線とを電気的に接続し、ビアチェーン構造を構成する複数の第1ビアと、
前記電極パッド部の直下に積層され、前記電極パッド部と電気的に接続される複数の電極層を備える、
半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003132644A JP2004335914A (ja) | 2003-05-12 | 2003-05-12 | 半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003132644A JP2004335914A (ja) | 2003-05-12 | 2003-05-12 | 半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004335914A true JP2004335914A (ja) | 2004-11-25 |
Family
ID=33507428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003132644A Pending JP2004335914A (ja) | 2003-05-12 | 2003-05-12 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004335914A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104037107A (zh) * | 2014-06-09 | 2014-09-10 | 上海华力微电子有限公司 | 通孔链结构的失效分析方法 |
US9111998B2 (en) | 2012-04-04 | 2015-08-18 | Samsung Electronics Co., Ltd | Multi-level stack having multi-level contact and method |
US9287162B2 (en) | 2013-01-10 | 2016-03-15 | Samsung Austin Semiconductor, L.P. | Forming vias and trenches for self-aligned contacts in a semiconductor structure |
CN106206344A (zh) * | 2015-05-08 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 一种确定连通存储元件中的接触塞的缺陷的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208572A (ja) * | 1999-01-14 | 2000-07-28 | Nec Corp | コンタクトチェ―ンの不良評価装置とその評価方法 |
JP2003051521A (ja) * | 2001-08-07 | 2003-02-21 | Fujitsu Ltd | 接続孔モニタ及び半導体装置 |
-
2003
- 2003-05-12 JP JP2003132644A patent/JP2004335914A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208572A (ja) * | 1999-01-14 | 2000-07-28 | Nec Corp | コンタクトチェ―ンの不良評価装置とその評価方法 |
JP2003051521A (ja) * | 2001-08-07 | 2003-02-21 | Fujitsu Ltd | 接続孔モニタ及び半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9111998B2 (en) | 2012-04-04 | 2015-08-18 | Samsung Electronics Co., Ltd | Multi-level stack having multi-level contact and method |
US10566234B2 (en) | 2012-04-04 | 2020-02-18 | Samsung Austin Semiconductor, Llc | Multi-level stack having multi-level contact and method |
US9287162B2 (en) | 2013-01-10 | 2016-03-15 | Samsung Austin Semiconductor, L.P. | Forming vias and trenches for self-aligned contacts in a semiconductor structure |
CN104037107A (zh) * | 2014-06-09 | 2014-09-10 | 上海华力微电子有限公司 | 通孔链结构的失效分析方法 |
CN106206344A (zh) * | 2015-05-08 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 一种确定连通存储元件中的接触塞的缺陷的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101333760B1 (ko) | 반도체 웨이퍼의 전자빔 검사용 반도체 집적 테스트 구조 | |
US6841405B2 (en) | Photomask for test wafers | |
US7635843B1 (en) | In-line reliability test using E-beam scan | |
US8039837B2 (en) | In-line voltage contrast detection of PFET silicide encroachment | |
US8323990B2 (en) | Reliability test structure for multilevel interconnect | |
CN104576738B (zh) | 半导体器件和处理方法 | |
US20110074459A1 (en) | Structure and method for semiconductor testing | |
CN103367246B (zh) | 用于硅通孔(tsv)的电测试的改进***以及对应的制造工艺 | |
JP2010098111A (ja) | 配線間不良箇所特定方法 | |
CN102194795A (zh) | 金属层下介电层测试结构 | |
US9229052B2 (en) | Stack including inspection circuit, inspection method and inspection apparatus | |
JP2004335914A (ja) | 半導体素子 | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
JP4750489B2 (ja) | 半導体装置の製造方法 | |
CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
Tan et al. | Fault isolation on high resistance failure of 45nm ET via chains using combined technique of SEM PVC and nanoprobing | |
JP3219147B2 (ja) | コンタクト不良箇所特定方法 | |
JP3904418B2 (ja) | 電子デバイスの製造方法および電子デバイス用ウエハ | |
JP2008016707A (ja) | 半導体装置及びその検査方法 | |
JP5107627B2 (ja) | 半導体ウェーハ、および、それを用いた半導体装置の製造方法 | |
JP3776068B2 (ja) | 半導体装置及びその検査方法 | |
JP2010192521A (ja) | 半導体装置の製造方法及びteg素子 | |
JP4087289B2 (ja) | 半導体装置およびその検査方法 | |
JP3707450B2 (ja) | 半導体装置の製造工程管理方法 | |
TWI498985B (zh) | 半導體元件的分析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
A977 | Report on retrieval |
Effective date: 20081217 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20091110 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A711 | Notification of change in applicant |
Effective date: 20100524 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A02 | Decision of refusal |
Effective date: 20101026 Free format text: JAPANESE INTERMEDIATE CODE: A02 |