JP2004335710A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004335710A
JP2004335710A JP2003129094A JP2003129094A JP2004335710A JP 2004335710 A JP2004335710 A JP 2004335710A JP 2003129094 A JP2003129094 A JP 2003129094A JP 2003129094 A JP2003129094 A JP 2003129094A JP 2004335710 A JP2004335710 A JP 2004335710A
Authority
JP
Japan
Prior art keywords
conductive pattern
substrate
semiconductor element
semiconductor device
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003129094A
Other languages
English (en)
Inventor
Kiyoshi Mita
清志 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003129094A priority Critical patent/JP2004335710A/ja
Priority to KR20040021650A priority patent/KR100691588B1/ko
Priority to US10/813,782 priority patent/US20040232566A1/en
Priority to CNB2004100319992A priority patent/CN100336207C/zh
Publication of JP2004335710A publication Critical patent/JP2004335710A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/002—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor characterised by a rectangular shape, involving sidewalls or racks
    • B62B3/005—Details of storage means, e.g. drawers, bins or racks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Transportation (AREA)
  • Combustion & Propulsion (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】実装基板と封止樹脂との信頼性を向上させた半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置１０Ａは、周辺部に段差部１５を有する実装基板１１と、実装基板１１の表面および裏面に形成された第１の導電パターン１２および第２の導電パターン１６と、実装基板１１に固着されて第１の導電パターン１２と電気的に接続された半導体素子１３と、実装基板１１の表面および段差部１５を被覆して半導体素子１３を封止する封止樹脂とを有する構成となっている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、実装基板の表面に形成されたボンディングパッドにメッキ膜が被着された半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
図７を参照して従来型の半導体装置１００の構成を説明する（下記特許文献１参照）。
【０００３】
フレキシブルシートやガラスエポキシ基板から成る実装基板１０４の表面には、第１のパッド１０５が形成され、裏面には第１のパッド１０５と電気的に接続された第２のパッド１０６が形成されている。第１のパッド１０５と第２のパッド１０６とは、実装基板１０４を貫通する孔を介して電気的に接続されている。
【０００４】
半導体素子１０１は、実装基板１０４上に固着され、金属細線１０２を介して第１のパッド１０５と電気的に接続されている。また、半導体素子１０１と実装基板１０４の表面は封止樹脂１０３により封止されている。
【０００５】
【特許文献１】
特開２０００−１７４１６９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した半導体装置１００では、半導体素子１０１を封止する封止樹脂１０３は、実装基板１０４の表面のみを被覆している。更に、ガラスエポキシ樹脂から成る実装基板１０４と封止樹脂１０３との密着性は低い。従って、実装基板１０４と封止樹脂１０３との密着性に問題があった。
【０００７】
更に、第１のパッド１０５や第２のパッド１０６に電解メッキを施す場合、前記パッド同士を接続するメッキ線が必要となる。この様な場合、このメッキ線が封止樹脂１０３と実装基板１０４の界面から外部に露出して、半導体装置の信頼性を低下させてしまう問題があった。また、ＭＡＰ（Ｍｕｌｔｉ Ａｒｅａ Ｐａｃｋａｇｅ）等の製造方法により、複数個の半導体装置を製造する場合は、各半導体装置の分離を行うダイシングの工程で、メッキ線も含めて分離を行う。従って、外部に露出するメッキ線を伝って、半導体装置内部に水分が侵入してしまう問題があった。
【０００８】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、実装基板と封止樹脂との信頼性を向上させた半導体装置およびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、周辺部に段差部を有する実装基板と、前記実装基板の表面および裏面に形成された第１の導電パターンおよび第２の導電パターンと、前記実装基板に固着されて前記第１の導電パターンと電気的に接続された半導体素子と、前記実装基板の表面および前記段差部を被覆して前記半導体素子を封止する封止樹脂とを有することを特徴とする。
【００１０】
本発明の半導体装置の製造方法は、ボンディングパッドおよび前記ボンディングパッドから周辺部に延在するメッキ線とから成るユニットと、前記ユニットのメッキ線を電気的に接続する共通メッキ線とを構成する第１の導電パターンを、基板の表面に形成する工程と、前記基板の裏面に前記第１の導電パターンと電気的に接続された第２の導電パターンを形成する工程と、電解メッキ法により、前記共通メッキ線を用いて前記第１の導電パターンの表面にメッキ膜を被着する工程と、前記共通メッキ線を含めて前記基板の表面をダイシングすることにより、前記基板の表面に溝を形成し、前記各導電パターンを電気的に分離する工程と、前記基板の表面に半導体素子を載置する工程と前記溝に充填され前記半導体素子が封止されるように封止樹脂を形成する工程と、前記各ユニットの境界で前記基板および前記封止樹脂をダイシングすることにより個々の半導体素子を分離する工程とを有することを特徴とする。
【００１１】
【発明の実施の形態】
先ず、図１を参照して本発明にかかる半導体装置１０の構造を説明する。図１（Ａ）は半導体装置１０の平面図であり、図１（Ｂ）はその断面図である。
【００１２】
本発明の半導体装置１０は、周辺部に段差部１５を有する実装基板１１と、実装基板１１の表面および裏面に形成された第１の導電パターン１２および第２の導電パターン１６と、実装基板１１に固着されて第１の導電パターン１２と電気的に接続された半導体素子１３と、実装基板１１の表面および段差部１５を被覆して半導体素子１３を封止する封止樹脂とを有する構成となっている。このような構成の半導体装置１０の詳細を以下にて詳述する。
【００１３】
実装基板１１はガラスエポキシ等から成る半導体装置１０のインターポーザであり、両面に導電パターンが形成され、表面に半導体素子１３が実装される。また、実装基板１１の周辺部には、段差部１５が設けられている。この段差部の深さは、例えば、実装基板１１の厚みの半分程度で良い。この段差部１５を設けることにより、メッキ線１２Ｂが外部に露出するのを防止することができる。更に、封止樹脂１８は段差部１５にも充填されるので、特に段差部１５の側面と封止樹脂１８とが密着することにより、実装基板１１と封止樹脂１８との密着を向上させることができる。
【００１４】
図１（Ａ）を参照して、第１の導電パターン１２は銅等の金属をエッチングすることにより形成され、実装基板１１の表面に形成されている。ここでは、第１の導電パターン１２は、半導体素子１３を囲むようにボンディングパッド１２Ａを形成している。更にボンディングパッド１２Ａから段差部１５まで延在するメッキ線１２Ｂも形成されている。このメッキ線１２Ｂは、電解メッキにてメッキ膜を形成する際に、導電パターンに電流を導通させるために用いられる。また、個々のボンディングパッド１２Ａから内側に延在する配線部が設けられ、接続部１７を介して、マトリックス状の電極を形成する第２の導電パターン１６と電気的に接続されている。また、第１の導電パターン１２の表面には、ニッケルまたは金から成るメッキ膜が形成されている。
【００１５】
第２の導電パターン１６は、実装基板１１の裏面に形成され、マトリックス状の電極を形成している。また、第２の導電パターン１６によりＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）を形成しても良いし、各電極に半田等のロウ材が塗布されてＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）が形成されても良い。また、実装基板を貫通する接続部１７により、各第２の導電パターン１６は、第１の導電パターン１２と電気的に接続されている。また、第２の導電パターン１６にも、上述したメッキ膜が被着される。
【００１６】
半導体素子１３は、例えばＩＣチップであり、絶縁性の接着剤を介して実装基板１５に固着されている。このように絶縁性の接着剤を用いていることから、半導体素子１３下方に第１の導電パターン１２を引き回すことができる。また、半導体素子１３と第１の導電パターン１２とは、金属細線１４を介して電気的に接続されている。
【００１７】
封止樹脂１２は、例えば熱硬化性樹脂からなり、半導体素子１３を被覆している。また、封止樹脂１３は段差部１５にも充填されているので、実装基板１１と封止樹脂１８との密着は向上される。また、段差部１５はダイシングにより形成されることから、その表面は粗面となり、両者の密着強度を更に向上させることができる。
【００１８】
次に、図２以降を参照して、本発明の半導体装置の製造方法を説明する。本発明の半導体装置の製造方法は、ボンディングパッド１２Ａおよびボンディングパッド１２Ａから周辺部に延在するメッキ線１２Ｂとから成るユニット２１と、ユニット２１のメッキ線１２Ｂを電気的に接続する共通メッキ線２３とを構成する第１の導電パターン１２を、基板２０の表面に形成する工程と、基板２０の裏面に第１の導電パターン１２と電気的に接続された第２の導電パターン１６を形成する工程と、電解メッキ法により、共通メッキ線２３を用いて第１の導電パターン１２の表面にメッキ膜を被着する工程と、共通メッキ線２３を含めて基板２０の表面をダイシングすることにより、基板２０の表面に溝２４を形成し、各導電パターンを電気的に分離する工程と、基板２０の表面に半導体素子１３を載置する工程と、溝２４に充填され半導体素子１３が封止されるように封止樹脂１８を形成する工程と、各ユニット２１の境界で基板２０および封止樹脂１８をダイシングすることにより個々の半導体素子を分離する工程とを有する。
【００１９】
図２を参照して、先ず、導電パターンが形成された基板２０を用意する。図２（Ａ）はユニット２１が複数個形成されたブロック２２の平面図であり、図２（Ｂ）は図２（Ａ）の拡大平面図であり、図２（Ｃ）は断面図である。
【００２０】
基板２０はガラスエポキシ等の樹脂製であり、その表面には第１の導電パターン１２が形成されている。そして、接続部１７により第１の導電パターン１２と電気的に接続された第２の導電パターン１６が、基板２０の裏面に形成されている。
【００２１】
図１（Ａ）および図１（Ｂ）を参照して、基板２０には、１つの半導体装置を形成する導電パターンが形成されるユニット２１が形成され、このユニットが複数個マトリックス状に配列されることで１つのブロック２２が形成されている。各ユニット２１に形成される第１の導電パターン１２の構成を説明する。載置予定の半導体素子１３を囲むように第１の導電パターン１２から成るボンディングパッド１２Ａが形成されている。そして、各ボンディングパッド１２Ａからは、ユニット２１の周辺部にメッキ線２３が延在して、共通メッキ線２３に接続している。そして、ＢＧＡまたはＬＧＡ構造を実現するために、各ボンディングパッド１２Ａからは、配線部１２Ｄが中央方向に延在している。
【００２２】
即ち、各ユニット２１のボンディングパッド１２Ａは、メッキ線１２Ｂにより共通メッキ線２３に接続されている。そして、各ユニット２１の境界線沿いに格子状に共通メッキ線２３は延在している。また、各ユニット２１を囲むようにも共通メッキ線２３は延在している。従って、各ボンディングパッド１２Ａは、メッキ線２１Ｂおよび共通メッキ線２３により電気的に接続されている。ここでは、４つのユニット２１から１つのブロックが形成されているが、ユニット２１の個数は任意である。また、基板２０に複数個のブロック２２を配置させても良い。
【００２３】
図２（Ｃ）を参照して、裏面電極を形成する第２の導電パターン１６は、接続部１７を介して、ボンディングパッド１２Ａ等を形成する第１の導電パターン１２と電気的に接続されている。従って、上述のように、第１の導電パターン１２をメッキ線で電気的に接続することにより、第２の導電パターン１６も電気的にメッキ線２３と導通することになる。
【００２４】
次に、電解メッキ法により、第１の導電パターン１２および第２の導電パターン１６の表面をメッキ膜で被覆する。上述したように、第１の導電パターン１２および第２の導電パターン１６は、共通メッキ線２３により電気的に接続されている。従って、第１の導電パターン１２または第２の導電パターン１６の何れかに、１箇所のメッキ用の電極を設けることで、電解メッキを行うことができる。ここで、形成されるメッキ膜としては、例えば、ニッケルや金のメッキ膜である。これたのメッキ膜は、電解メッキ法で形成されることから、非常に信頼性の高いものである。
【００２５】
図３を参照して、ダイシングソー２５を用いて、共通メッキ線２３を含めて基板２０の表面をダイシングする。即ち、各ユニット２１の境界に沿ってダイシングを行って、共通メッキ線２３を除去する。このことにより、第１の導電パターン１２から成る個々のボンディングパッド１２Ａが電気的に分離される。また、各ユニット２１の周辺部には、溝２４が形成される。また、共通メッキ線２３の除去を確実に行うために、共通メッキ線２３よりも幅が広いダイシングソー２５を用いても良い。
【００２６】
図４を参照して、各ユニット２１に半導体素子１３を固着する。この固着は、絶縁性接着剤を用いて行っても良い。そして、金属細線１４を用いて、第１の導電パターン１２と半導体素子１３とを電気的に接続する。
【００２７】
図５を参照して、溝２４に充填されて半導体素子１３が被覆されるように封止樹脂１８を形成する。封止樹脂１８の形成は、例えばトランスファーモールドにうより行うことができる。また、１つのブロックをまとめて樹脂封止する方法を採用しても良い。
【００２８】
図６を参照して、各ユニット２１の境界でダイシングを行うことにより、各半導体装置を分離する。ここでは、各ユニット２１の境界には溝２４が形成されており、その溝２４の中央部付近の封止樹脂１８および基板２０をダイシングする。上記の工程により、図１に示すような半導体装置１０が製造される。
【００２９】
【発明の効果】
本発明の半導体装置によれば、実装基板１１の周辺部に段差部１５を設けたことにより、段差部１５と封止樹脂１８とが強固に密着するので、封止樹脂１８と実装基板１１との接着強度を向上させることができる。更に、両者の界面から水分等が侵入してしまうのを防止することができる。また、段差部１５を設けることにより、実装基板１１と封止樹脂１８の境界から、メッキ線１２Ｂが外部に露出するのを防止することができる。従って、半導体装置の信頼性を更に向上させることができる。
【００３０】
本発明の半導体装置の製造方法によれば、基板２０に、半導体装置を構成するユニット２１を複数個形成して、共通メッキ線により各ユニット２１の導電パターンを電気的に接続してメッキ処理を行う。従って、電解メッキ法によるメッキ膜の形成を効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の平面図（Ａ）、断面図（Ｂ）である。
【図２】本発明の半導体装置の製造方法を示す平面図（Ａ）、平面拡大図（Ｂ）、断面図（Ｃ）である。
【図３】本発明の半導体装置の製造方法を示す平面図（Ａ）、断面図（Ｂ）である。
【図４】本発明の半導体装置の製造方法を示す断面図である。
【図５】本発明の半導体装置の製造方法を示す断面図である。
【図６】本発明の半導体装置の製造方法を示す断面図である。
【図７】従来の半導体装置を説明する断面図である。
【符号の説明】
１０ 半導体装置
１１ 実装基板
１２ 第１の導電パターン
１３ 半導体素子
１４ 金属細線
１５ 段差部
１６ 第２の導電パターン
１７ 接続部
１８ 封止樹脂

Claims (6)

  1. 周辺部に段差部を有する実装基板と、
    前記実装基板の表面および裏面に形成された第１の導電パターンおよび第２の導電パターンと、
    前記実装基板に固着されて前記第１の導電パターンと電気的に接続された半導体素子と、
    前記実装基板の表面および前記段差部を被覆して前記半導体素子を封止する封止樹脂とを有することを特徴とする半導体装置。
  2. 前記第１の導電パターンは、金属細線を介して前記半導体素子と電気的に接続されるボンディングパッドと、前記ボンディングパッドから前記段差部まで延在するメッキ線とを有することを特徴とする請求項１記載の半導体装置。
  3. 前記ボンディングパッドは、前記半導体素子を囲むように複数個が配置され、前記ボンディングパッドから前記半導体素子の下方に延在する配線部を有することを特徴とする請求項２記載の半導体装置。
  4. 前記第２の導電パターンは、グリッド状の裏面電極を形成し、前記実装基板を貫通する接続部により、前記第２の導電パターンと前記第１の導電パターンとは電気的に接続されることを特徴とする請求項１記載の半導体装置。
  5. ボンディングパッドおよび前記ボンディングパッドから周辺部に延在するメッキ線とから成るユニットと、前記ユニットのメッキ線を電気的に接続する共通メッキ線とを構成する第１の導電パターンを、基板の表面に形成する工程と、
    前記基板の裏面に前記第１の導電パターンと電気的に接続された第２の導電パターンを形成する工程と、
    電解メッキ法により、前記共通メッキ線を用いて前記第１の導電パターンの表面にメッキ膜を被着する工程と、
    前記共通メッキ線を含めて前記基板の表面をダイシングすることにより、前記基板の表面に溝を形成し、前記各導電パターンを電気的に分離する工程と、
    前記基板の表面に半導体素子を載置する工程と
    前記溝に充填され前記半導体素子が封止されるように封止樹脂を形成する工程と、
    前記各ユニットの境界で前記基板および前記封止樹脂をダイシングすることにより個々の半導体素子を分離する工程とを有することを特徴とする半導体装置の製造方法。
  6. 前記ユニットはマトリックス状に配置され、前記共通メッキ線は、前記各ユニットの境界線に格子状に延在することを特徴とする請求項５記載の半導体装置の製造方法。
JP2003129094A 2003-05-07 2003-05-07 半導体装置およびその製造方法 Pending JP2004335710A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003129094A JP2004335710A (ja) 2003-05-07 2003-05-07 半導体装置およびその製造方法
KR20040021650A KR100691588B1 (ko) 2003-05-07 2004-03-30 반도체 장치 및 그 제조 방법
US10/813,782 US20040232566A1 (en) 2003-05-07 2004-03-31 Semiconductor device and method of manufacturing the same
CNB2004100319992A CN100336207C (zh) 2003-05-07 2004-03-31 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003129094A JP2004335710A (ja) 2003-05-07 2003-05-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004335710A true JP2004335710A (ja) 2004-11-25

Family

ID=33447112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003129094A Pending JP2004335710A (ja) 2003-05-07 2003-05-07 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20040232566A1 (ja)
JP (1) JP2004335710A (ja)
KR (1) KR100691588B1 (ja)
CN (1) CN100336207C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板
US7608474B2 (en) 2005-02-21 2009-10-27 Seiko Epson Corporation Method for manufacturing optical element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090091039A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of manufacturing the same, and semiconductor substrate
TWI614848B (zh) * 2015-08-20 2018-02-11 矽品精密工業股份有限公司 電子封裝結構及其製法
CN109275340B (zh) * 2016-04-11 2022-06-17 株式会社村田制作所 模块

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
US4843188A (en) * 1986-03-25 1989-06-27 Western Digital Corporation Integrated circuit chip mounting and packaging assembly
DE3817600C2 (de) * 1987-05-26 1994-06-23 Matsushita Electric Works Ltd Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH08153819A (ja) * 1994-11-29 1996-06-11 Citizen Watch Co Ltd ボールグリッドアレイ型半導体パッケージの製造方法
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10163381A (ja) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd 半導体チップの封止構造
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
JP3548023B2 (ja) * 1998-12-03 2004-07-28 三洋電機株式会社 半導体装置
US6245598B1 (en) * 1999-05-06 2001-06-12 Vanguard International Semiconductor Corporation Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6586676B2 (en) * 2000-05-15 2003-07-01 Texas Instruments Incorporated Plastic chip-scale package having integrated passive components
JP2003007916A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
DE10232788B4 (de) * 2001-07-18 2010-01-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608474B2 (en) 2005-02-21 2009-10-27 Seiko Epson Corporation Method for manufacturing optical element
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板

Also Published As

Publication number Publication date
KR100691588B1 (ko) 2007-03-09
KR20040095631A (ko) 2004-11-15
CN100336207C (zh) 2007-09-05
US20040232566A1 (en) 2004-11-25
CN1551337A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7932616B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
KR20100087329A (ko) 칩 스케일 적층형 다이 패키지
JP2008016729A (ja) 両面電極構造の半導体装置の製造方法
KR20020060558A (ko) 반도체장치
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US6911737B2 (en) Semiconductor device package and method
JPH07307405A (ja) ソルダボールを用いた半導体パッケージおよびその製造方法
US10840188B2 (en) Semiconductor device
TWI464836B (zh) 具有第二基板以促進核心功率及接地分佈之積體電路
JP2004335710A (ja) 半導体装置およびその製造方法
JP2000243875A (ja) 半導体装置
CN106571377A (zh) 图像传感器模组及其制作方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
US7635642B2 (en) Integrated circuit package and method for producing it
US20150115420A1 (en) Sensor die grid array package
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
CN113725096B (zh) 半导体封装方法及半导体封装结构
JP3938525B2 (ja) 半導体装置の製造方法
TWI337393B (en) Bga packaging method and bga package
KR20000066197A (ko) 반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090811