【０００１】
【発明の属する技術分野】
本発明は、配線構造、この配線構造を有する配線基板及びこれを用いた画像形成装置に関する。
【０００２】
【従来の技術】
配線基板の一例として電子放出素子を多数作りこんだ電子源基板があげられる。従来、電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（以下ＦＥ型素子と略す）、金属／絶縁層／金属型素子（以下ＭＩＭ素子と略す）、表面伝導型電子放出素子（以下ＳＣＥ素子と略す）等がある。
【０００３】
上述の表面伝導型電子放出素子は構造が単純で製造も容易であることから、それを大面積にわたり多数形成できるという利点を有している。そこでこの特徴を生かすべく各種の応用が研究されている。たとえば荷電ビーム源、画像形成装置等の表示装置等への応用である。
【０００４】
本出願人は、電子放出素子とその応用に関しこれまで多数の提案を行っており、その一部を紹介する。
【０００５】
インクジェット方式による素子作成に関しては特開平９−１０２２７１号公報や特開２０００−２５１６６５号公報に、これらの素子をＸＹマトリクス形状に配置した例として、特開昭６４−０３１３３２号公報、特開平７−３２６３１１号公報に詳述されている。更には配線形成方法に関しては特開平８−１８５８１８号公報や、特開平９−５０７５７号公報に、駆動方法については特開平６−３４２６３６号公報等に詳述されている。
【０００６】
また、表面伝導型電子放出素子の構成、製造方法などは、例えば特開平７−２３５２５５号公報、特登録２９０３２９５号公報に詳述されている。
【０００７】
以下に、上記公報に開示されている表面伝導型電子放出素子の概略を簡単に説明する。
【０００８】
上記の表面伝導型電子放出素子は、図１５に模式的に示すように、基板１上に対向する一対の素子電極２，３と、該素子電極に接続されその一部に電子放出部５を有する導電性膜４とを有してなる。
【０００９】
電子放出部５は、導電性膜４の一部が、破壊・変形ないし変質され、間隙が形成された部分を含み、間隙内部及びその近傍の導電性膜上には、活性化と呼ばれる工程を行うことにより、炭素及び／または炭素化合物を主成分とする堆積物が形成されている。なお、この堆積物は上記導電性膜に形成された間隙よりもさらに狭い間隙部をもって対峙した形状となっている。
【００１０】
また、多数の表面伝導型電子放出素子をマトリクス状に配線接続した電子源基板の構成例を図２に示す。図２中、２１は基板、２と３は素子電極、４は導電性膜（素子膜）、５は電子放出部、２４はＹ方向配線（下配線）、２５は絶縁層、２６はＸ方向配線（上配線）である。
【００１１】
上記電子源基板は、基板２１上に、複数のＹ方向配線（下配線）２４と、該Ｙ方向配線２４の上に絶縁層２５を介して複数のＸ方向配線（上配線）２６が形成され、該両方向配線の交差部近傍にそれぞれ、電極対（素子電極２，３）を含む電子放出素子が配設され、該電極対の一方（素子電極３）がＹ方向配線２４と、他方（素子電極２）が絶縁層２５に設けられたコンタクトホールを介してＸ方向配線２６と接続された構成を有している。
【００１２】
以下、この電子源基板の製造方法の一例を、図３乃至図６を参照しつつ簡単に説明する。
【００１３】
先ず、基板２１上に複数の電極対（素子電極２，３）を形成する（図３参照）。
【００１４】
次に、一方の素子電極（素子電極３）に接して、かつそれらを連結するようにライン状のパターンで複数のＹ方向配線（下配線）２４を形成する（図４参照）。図示していないが、Ｙ方向配線（下配線）２４の終端部は外部駆動回路への引出し配線としてして使うために、線幅をより大きくしている。このＹ方向配線（下配線）２４は、本電子源基板を用いて画像形成装置としてパネル化した後は信号電極として作用する。
【００１５】
次に、上下配線を絶縁するために、絶縁層２５を形成する（図５参照）。この絶縁層２５は、後述のＸ方向配線（上配線）下に、先に形成したＹ方向配線（下配線）２４との交差部を覆うように、かつＸ方向配線（上配線）と他方の素子電極（素子電極２）との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール２７を開けて形成する。
【００１６】
次に、先に形成した絶縁層２５の上に、Ｘ方向配線（上配線）２６を形成する（図６参照）。Ｘ方向配線２６は、絶縁層２５を挟んでＹ方向配線２４と交差しており、絶縁層２５に設けたコンタクトホール２７部分で素子電極２と接続される。図示していないが、外部駆動回路への引出し配線もこれと同様の方法で形成する。Ｘ方向配線２６は画像形成装置としてパネル化した後は走査電極として作用し、信号電極として作用するＹ方向配線２４よりも低い配線抵抗を要求されるため、線幅を太くするか膜厚を厚くする設計がなされる。
【００１７】
次に、素子電極２，３間に、例えば特開平９−１０２２７１号公報や特開２０００−２５１６６５号公報に記載のインクジェット方式によって導電性膜４を形成する（図７参照）。
【００１８】
次に、両方向配線２４，２６間にパルス電圧を印加し、素子電極２，３間に通電することによって、導電性膜４を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部（間隙）を形成する（フォーミング工程）。この時、図２及び図１５に示すように、電子放出部（間隙）５は素子電極２，３の対向する間隙部分に該間隙と略平行に形成される。
【００１９】
次に、炭素原子を含むガスの雰囲気下で、上記のフォーミングと同様、両方向配線２４，２６間にパルス電圧を印加し、素子電極２，３間に通電することによって、炭素あるいは炭素化合物を、前記間隙近傍にカーボン膜として堆積させる（活性化工程）。
【００２０】
以上の工程により、基板上に多数の表面伝導型電子放出素子をマトリクス配線接続してなる電子源基板が作製される。
【００２１】
【発明が解決しようとする課題】
しかしながら上述したような、素子をＸＹマトリクス状に配置し、電極の一方をＹ方向配線、他方を絶縁層を介してＹ方向配線の上に形成されたＸ方向配線と接続した電子源基板を、蛍光体を配置した対向基板と張り合わせて高真空容器とした表示装置としての応用においては、その大面積化・高品質化にあたり以下のような問題点がある。
【００２２】
１、配線材料として低抵抗化と高精細化の要求に応えるために金属とガラスフリットからなる感光性ペーストを用いるが、図１６に図示したような、パターンエッジのカールとアンダーカット、基板のクラック発生といった問題がある。パターンエッジのアンダーカットは周辺封止部においては真空気密性の低下を引き起こす。また、パターンエッジのカール形状は配線の収縮応力による基板へのクラック形成の原因となって、やはり周辺封止部における真空気密性の低下を引き起こす。また、樹脂製Ｏリング等で機械的に真空形成する上でも障害となる（出願Ｎｏ．２００１−２５５４６６に詳述）。
【００２３】
２、パターンエッジのアンダーカットは、素子部において層間絶縁膜の形成時に気泡を抱きんだり、あるいは感光性ペーストの現像液である炭酸ナトリウム水溶液を吸収し、図２３に示すように後の焼成工程で気泡を発生させたりして、上下配線のクロスショートの原因となる。
【００２４】
（発明の目的）
本発明の目的は、このような従来技術の欠点を改善するものであり、画像形成装置の発光効率向上を図りつつ配線の欠陥を低減し、さらに電極基板の素子作成工程及びこれを用いた画像形成装置の真空信頼性を実現し、その電極基板を用いる画像形成装置において、大型でより高密度な画素配列による高品位な画像を得られるようにすることにある。
【００２５】
【課題を解決するための手段】
そこで本出願人らの検討の結果、下地層として酸化物ガラス層を形成した上に素子電極およびマトリクス配線を形成することによりこれらの課題が解決する事が確認された。
【００２６】
図２４は酸化鉛ガラス層を下引きして下配線を形成した場合の断面ＳＥＭ写真である。配線が下地層にやや沈み込む形で配線下に空隙ができない形状となっている。また電子放出面からの配線高さを底上げできる。さらにこの構成では幅広・厚膜の配線端子部のエッジカールが抑えられ、（出願Ｎｏ．２００１−２５５４６６）で詳述したように、一体化した配線断面が基板と形成する平均角度が鈍角とならないため、基板に発生するサイドクラックも抑えられる。したがってマトリクス配線のクロスショート低減を実現しつつ、封止部の真空気密も確保される。
【００２７】
このときの露光エネルギーは１０００ｍＪであり生産にも対応できる露光条件である。ただし、配線の膜厚が厚くなるとその収縮応力で酸化物ガラス自体にクラックが生じることがあるので注意が必要である。
【００２８】
加えて工程の短縮を図って酸化物ガラス下地層を乾燥した状態で、この上に下配線を塗布パターニングし一括焼成を試みた。しかしこの形成方法では下配線のエッジカール形状が逆に助長されて
所望の効果を得る事はできなかった。
【００２９】
次表は酸化物ガラス下地層の膜厚と下地層および配線の焼成プロセスが配線のエッジ形状に及ぼす影響を検討した結果である。同時焼成ではカールしようとする配線を引きとどめる力がまだ下地層に発生していないと考えられる。この実験の配線膜厚は１７μｍである。
【００３０】
【表１】
【００３１】
また図２２に示すように、酸化物ガラス下地層としては酸化鉛ガラスを使う事で、配線の導電材料である銀が素子電極材料の白金を介して素子部へ拡散することを軽減する効果が得られ、電子源素子の特性向上と信頼性の改善が確認された。
【００３２】
さらに電子放出素子形成部を除くために、酸化物ガラス下地層として感光性ペーストを用いる事で、電子源基板の高密度化が可能となった。
【００３３】
加えて、図２４に示した配線の断面形状を形成する事で上下配線間の絶縁層に要求される膜厚が低減し、絶縁層形成工程が短縮できるため、結果的に下引き層の追加が付加工程にならずに上述の種々の特性改善が達成される。
【００３４】
以上の事実を踏まえて、本発明の電極基板及びこれを用いた画像形成装置は、必要部に下地層として酸化物ガラス層を形成した上に、素子電極およびマトリクス配線を形成することを特徴とするものである。
【００３５】
この酸化物ガラス下地層の軟化点としては下配線の焼成温度近傍が好適で、実用的周辺材料のプロセス温度から６４０℃以下が望ましい。
【００３６】
また酸化物ガラスとして酸化鉛ガラスが好適である。
【００３７】
さらに酸化物ガラスとして感光性ペーストが好適に使われる。
【００３８】
本発明の別の態様は、表示領域の内側においてのみ、必要部に酸化物ガラス層を形成したことを特徴とする請求項１〜３記載の電極基板及びこれを用いた画像形成装置に関するものである。
【００３９】
これによって、電極形成において、配線の高さおよび断面形状を制御し、配線の欠陥を抑制するとともに、画像形成装置の発光効率・信頼性向上を実現しつつ、電極基板の素子作成工程及びこれを用いた画像形成装置の真空信頼性を得ることができる。
【００４０】
【発明の実施の形態】
以下に図面を参照して、本発明の好適な実施の形態を電子源基板への適用例によって詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００４１】
本発明の電子源基板に形成される電子放出素子としては、図１５に例示した構成が挙げられる。
【００４２】
基板１はガラス等からなり、その大きさおよびその厚みは、その上に設置される電子放出素子の個数、および個々の素子の設計形状、および電子源の使用時に容器の一部を構成する場合には、その容器を真空に保持するための耐大気圧構造等の力学的条件等に依存して適宜設定される。
【００４３】
ガラスの材質としては、廉価な青板ガラスを使うことが一般的であるが、この上にナトリウムブロック層として、例えば厚さ０．５μｍ程度のシリコン酸化膜をスパッタ法で形成した基板等を用いる必要がある。この他にナトリウムが少ないガラスや、石英基板でも作成可能である。
【００４４】
また素子電極２、３の材料としては、一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が好適であり、あるいは金属酸化物とガラス等から構成される印刷導体や、ＩＴＯ等の透明導電体等から適宜選択され、その膜厚は、好ましくは数百Åから数μｍの範囲が適当である。
【００４５】
素子電極間隔Ｌ、素子電極長さＷ、素子電極２、３の形状等は、実素子が応用される形態等に応じて適宜設計されるが、間隔Ｌは好ましくは数千Åから１ｍｍであり、より好ましくは素子電極間に印加する電圧等を考慮して１μｍから１００μｍの範囲である。また、素子電極長さＷは、好ましくは電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲である。
【００４６】
電子源となる導電性膜（素子膜）４は、素子電極２、３を跨ぐ形で形成される。
【００４７】
導電性膜４としては、良好な電子放出特性を得るために、微粒子で構成された微粒子膜が特に好ましい。またその膜厚は、素子電極２、３へのステップカバレージ、素子電極間の抵抗値、および後述するフォーミング処理条件等を考慮して適宜設定されるが、好ましくは数Åから数千Åであり、特に好ましくは１０Åから５００Åの範囲とするのが良い。そのシート抵抗値は、好ましくは１０３〜１０７Ω／□である。
【００４８】
なお、ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接あるいは重なり合った状態（島状も含む）の膜を指しており、微粒子の粒径は、数Å〜数千Å、好ましくは１０Å〜２００Åである。
【００４９】
導電性膜材料には、一般にはパラジウムＰｄが適しているが、これに限ったものではない。また成膜方法も、スパッタ法、溶液塗布後に焼成する方法などが適宜用いられる。
【００５０】
電子放出部５は、例えば以下に説明するような通電処理によって形成することができる。尚、図示の便宜から、電子放出部５は導電性膜４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【００５１】
所定の真空度のもとで素子電極２，３間に不図示の電源より通電すると、導電性膜４の部位に、構造の変化した間隙（亀裂）が形成される。この間隙領域が電子放出部５を構成する。尚、このフォーミングにより形成した間隙付近からも、所定の電圧下では電子放出が起こるが、この状態ではまだ電子放出効率が非常に低いものである。
【００５２】
通電フォーミングの電圧波形の例を図８に示す。電圧波形は、特にパルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図８（ａ）に示した手法と、パルス波高値を増加させながらパルスを印加する図８（ｂ）に示した手法がある。
【００５３】
まず、パルス波高値を定電圧とした場合について図８（ａ）で説明する。図８（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常、Ｔ１は１μ秒〜１０ｍ秒、Ｔ２は１０μ秒〜１００ｍ秒の範囲で設定される。三角波の波高値（通電フォーミング時のピーク電圧）は、電子放出素子の形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は、三角波に限定されるものではなく、矩形波等の所望の波形を採用することができる。
【００５４】
次に、パルス波高値を増加させながら電圧パルスを印加する場合について図８（ｂ）で説明する。図８（ｂ）におけるＴ１及びＴ２は、図８（ａ）に示したのと同様とすることができる。三角波の波高値（通電フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度づつ、増加させることができる。
【００５５】
通電フォーミング処理の終了は、パルス電圧印加中の素子に流れる電流を測定して抵抗値を求めて、例えば１ＭΩ以上の抵抗を示した時に通電フォーミングを終了させることができる。
【００５６】
このフォーミング処理後の状態では電子発生効率は非常に低いものである。よって電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。
【００５７】
この活性化処理は、有機化合物が存在する適当な真空度のもとで、パルス電圧を素子電極２，３間に繰り返し印加することによって行うことができる。そして炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記間隙（亀裂）近傍にカーボン膜として堆積させる。
【００５８】
本工程の一例を説明すると、例えばカーボン源としてトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０−４Ｐａ程度を維持する。導入するトルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０−５Ｐａ〜１×１０−２Ｐａ程度が好適である。
【００５９】
図１１に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。
【００６０】
図１１（ａ）に於いて、Ｔ１は電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図１１（ｂ）に於いて、Ｔ１およびＴ１’はそれぞれ電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００６１】
このとき、約６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了する。
【００６２】
以上の工程により図１５に示したような電子放出素子を作製することができる。
【００６３】
上述のような素子構成と製造方法によって作製された電子放出素子の基本特性について図９、図１０を用いて説明する。
【００６４】
図９は、前述した構成を有する電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。図９において、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子の電極部を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部より放出される放出電流Ｉｅを測定するための電流計である。
【００６５】
電子放出素子の素子電極２，３間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定にあたっては、素子電極２，３に電源５１と電流計５０とを接続し、該電子放出素子の上方に電源５３と電流計５２とを接続したアノード電極５４を配置している。
【００６６】
また、本電子放出素子およびアノード電極５４は真空装置５５内に設置され、その真空装置には排気ポンプ５６および真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、アノード電極５４の電圧は１ｋＶ〜１０ｋＶ、アノード電極と電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。
【００６７】
図９に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図１０に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図１０ではＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【００６８】
本電子放出素子は放出電流Ｉｅに対する三つの特徴を有する。
【００６９】
まず第一に、図１０からも明らかなように、本素子はある電圧（しきい値電圧と呼ぶ、図１０中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示しているのが判る。
【００７０】
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【００７１】
第三に、アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００７２】
次に、本発明に係る電子源基板及び画像形成装置について説明する。
【００７３】
本発明の電子源基板の基本構成としては、図２に例示したような構成が挙げられる。
【００７４】
本発明の電子源基板は、基板２１上に、複数のＹ方向配線（下配線）２４と、この列方向配線２４の上に絶縁層２５を介して複数のＸ方向配線（上配線）２６が形成され、該両方向配線の交差部近傍にそれぞれ、電極対（素子電極２，３）を含む電子放出素子が配設されているものであり、特に、図２に示されるように素子電極２，３の対向する間隙部分がＹ方向配線（下配線）と略平行に配置されているものである。
【００７５】
本発明の一実施形態に係る電子源基板における特徴を図１を参照して説明すると、発光材料が形成された透明基板と対向配置することによって表示パネルを構成する際、発光材料が形成された領域に対向する表示領域内においては所望のＹ方向配線の高さを確保し、表示領域内外ともにエッジカール・アンダーカット及びサイドクラックがないマトリクス配線を有する点である。これは電子放出素子形成部を除き、素子電極およびマトリクス配線の下に下地層として酸化物ガラス層を有することによって実現している。
【００７６】
上記のような下地層として酸化物ガラス層を有するマトリクス配線の具体的な形成方法は後述の実施例において詳しく説明するが、
酸化シリコン膜を形成した基板に、酸化鉛ガラスを含むペーストをパターン印刷し焼成して、軟化点が６００℃以下の酸化鉛ガラス下地層を形成した後、通常の工程で電子源基板を形成する方法。
酸化シリコン膜を形成した基板に、酸化鉛ガラスを含む感光性ペーストをパターニングし焼成して、軟化点が６００℃以下の酸化鉛ガラス下地層を形成した後、通常の工程で電子源基板を形成する方法。
が好適である。
【００７７】
また、本発明の別の一実施形態に係る電子源基板における特徴を図１を参照して説明すると、発光材料が形成された領域に対向する表示領域内にのみ、電子放出素子形成部は除いて素子電極およびマトリクス配線の下に下地層として酸化物ガラス層を有する点である。
【００７８】
上記のような下地層としての酸化物ガラス層の具体的な形成方法は後述の実施例において詳しく説明するが、基板に、酸化鉛ガラスを含む感光性ペーストを印刷しパターニング・焼成して、軟化点が６００℃以下の酸化鉛ガラス下地層を形成した後、通常の工程で電子源基板を形成する方法。が好適である。
【００７９】
以上のように電子放出素子形成部を除き下地層として酸化物ガラス層を形成した上に、素子電極およびマトリクス配線を形成することにより、表示領域内においては所望のＹ方向配線の高さを確保し、表示領域内外ともに配線のエッジカール・アンダーカット及びサイドクラックがない電子源基板を得ることができる。
【００８０】
次に、上記のような単純マトリクス配置の電子源基板を用いた本発明の画像形成装置の一例について、図１２を用いて説明する。
【００８１】
図１２において、２１は上記の電子源基板、８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５等が形成されたフェースプレート、８６は支持枠である。電子源基板２１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成することで、封着して、外囲器９０を構成する。
【００８２】
尚、フェースプレート８２と電子源基板２１との間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することもできる。
【００８３】
図１３はフェースプレート８２上に設ける蛍光膜８４の説明図である。蛍光膜８４は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電体９１と蛍光体９２とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することである。
【００８４】
また、蛍光膜８４の内面側には通常メタルバック８５が設けられる。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート８２側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で堆積することで作製できる。
【００８５】
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行う必要がある。
【００８６】
封着時の真空度は１０−５Ｐａ程度の真空度が要求される他、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、真空度を維持するものである。
【００８７】
この時、本発明の電子源基板では表示領域外の両方向引出し配線ともエッジカール及びサイドクラックを無くすことができるため、図１６に示したようなリークパスの発生を防ぎ、真空信頼性の高い画像形成装置を実現できる。
【００８８】
前述した本発明に係る表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【００８９】
また多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加する事が可能となり、各素子をＯＮすることができる。
【００９０】
また中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【００９１】
以下に具体的な駆動装置について説明する。
【００９２】
単純マトリクス配置の電子源基板を用いて構成した表示パネルを利用した、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の画像形成装置の構成例を、図１４に示す。
【００９３】
図１４において、１０１は図１２に示したような画像表示パネル、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタ、１０５はラインメモリ、１０６は同期信号分離回路、１０７は情報信号発生器、Ｖａは直流電圧源である。
【００９４】
電子源基板を用いた画像表示パネル１０１の行方向配線２６には、走査線信号を印加するＸドライバーの走査回路１０２が、列方向配線２４には情報信号が印加されるＹドライバーの情報信号発生器１０７が接続されている。
【００９５】
電圧変調方式を実施するには、情報信号発生器１０７として、一定の長さの電圧パルスを発生するが入力されるデータに応じて、適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器１０７としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いる。
【００９６】
制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【００９７】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ１０４に入力される。
【００９８】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記輝度信号を、画像の１ライン毎にシリアル／パラレル変換して、制御回路１０３より送られるシフトクロックＴｓｆｔに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号として前記シフトレジスタ１０４より出力される。
【００９９】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、記憶された内容は、情報信号発生器１０７に入力される。
【０１００】
情報信号発生器１０７は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動する為の信号源であり、その出力信号は列方向配線２４を通じて表示パネル１０１内に入り、走査回路１０２によって選択中の行方向配線２６との交点にある各々の電子放出素子に印加される。
【０１０１】
行方向配線２６を順次走査することによって、パネル全面の電子放出素子を駆動することが可能になる。
【０１０２】
以上のように本発明による画像形成装置において、各電子放出素子に両方向配線を通じ、電圧を印加することにより電子放出させ、直流電圧源Ｖａに接続された高圧端子Ｈｖを通じ、アノード電極であるメタルバック８５に高圧を印加し、発生した電子ビームを加速し、蛍光膜８４に衝突させることによって、画像を表示することができる。
【０１０３】
この時、本発明の電子源基板では放出電子の軌道制御を良好に行えるように表示領域内において所望のＹ方向配線のエッジ高さを十分確保することができるため、発光効率の向上が図られ、長期にわたり高輝度な画像を表示することができる。
【０１０４】
ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限られるものではなく、ＰＡＬ、ＨＤＴＶなどでも同じである。
【０１０５】
（実施例）
以下、本発明の実施例を説明するが、本発明はこれらの実施例に限定されるものではない。
【０１０６】
［実施例１］
本実施例は、図２に示したような多数の表面伝導型電子放出素子をマトリクス配線接続してなる電子源基板を製造した例である。図２中、２１は基板、２と３は素子電極、４は導電性膜（素子膜）、５は電子放出部、２４はＹ方向配線（下配線）、２５は絶縁層、２６はＸ方向配線（上配線）である。
【０１０７】
尚、図２は電子源基板の表示領域内のみを示しており、実際に製造した電子源基板では図１に示したように、表示領域内に形成されたＹ方向配線２４は表示領域外のＹ方向引出し配線１２と接続され、同じくＸ方向配線２６はＸ方向引出し配線１１と接続されている。Ｘ方向配線２６はパネル化した後走査電極として作用し、信号電極として作用するＹ方向配線２４よりも低い配線抵抗を要求されるため、線幅を太くするか膜厚を厚くする設計がなされる。
【０１０８】
以下、本実施例の電子源基板の製造方法を、図１および図７等を参照しつつ説明する。
【０１０９】
（下地層の形成）
基板２１としてアルカリ成分が少ないＰＤ−２００（旭硝子（株）製）の２．８ｍｍ厚ガラス上にナトリウムブロック層としてＳｉＯ２膜１００ｎｍを塗付焼成したものを用いた。
【０１１０】
酸化鉛ガラス含有ペーストとしてはＰｂＯを主成分としてＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３を微量含むペースト（ノリタケカンパニー社製；商品名ＮＰ７７３０）をスクリーン印刷し、乾燥後４８０℃で焼成する事により、電子放出素子形成部として２００μｍ□の開口部を有する膜厚７μｍの酸化鉛ガラス下地層を形成した。
【０１１１】
（素子電極の形成）
そして、この下地層を形成したガラス基板２１上に、スパッタ法によってまず下引き層としてチタニウムＴｉ（厚さ５ｎｍ）、その上にＰｔ（厚さ４０ｎｍ）を成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして素子電極２，３を形成した（図３参照、下地層は不図示）。なお、本実施例では素子電極の間隔Ｌ＝１０μｍ、対向する長さＷ＝１００μｍとした。
【０１１２】
（Ｙ方向配線の形成）
共通配線としてのＸ方向配線２６とＹ方向配線２４の配線材料に関しては、多数の表面伝導型電子放出素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線巾等が適宜設定される。
【０１１３】
信号配線としてのＹ方向配線（下配線）２４は、フォトペースト材料を用いたフォトリソ法により、一方の素子電極３に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀ＡｇフォトぺーストインキＤＣ−２０６（Ｄｕｐｏｎｔ社製）を用い、スクリーン印刷した後、乾燥させてから所定のパターンに露光し、これを２回繰り返した後一括現像した。この後４８０℃前後の温度で焼成してＹ方向配線２４を形成した（図４参照）。このＹ方向配線２４の電子放出面からの高さは約１５μｍ、線幅は約１００μｍである。
またこのとき図１−ａに示すＸ・Ｙ両方向の外部駆動回路との引出し配線も同時に形成した。配線のみの膜厚は１０μｍ線幅は場所により異なるが１００μｍ〜５００μｍである。
【０１１４】
（絶縁層の形成）
上下配線を絶縁するために、絶縁層２５を形成する。後述のＸ方向配線（上配線）下に、先に形成したＹ方向配線（下配線）２４との交差部を覆うように、かつＸ方向配線（上配線）と素子電極２との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール２７を開けて形成した（図５参照）。
【０１１５】
具体的には、ＰｂＯを主成分とする感光性のガラスペーストＪ１３４５（Ｄｕｐｏｎｔ社製）をスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この絶縁層２５の厚みは、全体で約３０μｍであり、幅は５００μｍである。
【０１１６】
（Ｘ方向配線の形成）
先に形成した絶縁層２５の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４２０℃前後の温度で焼成してＸ方向配線（上配線）２６を形成した（図６参照）。Ｘ方向配線２６は、絶縁層２５を挟んでＹ方向配線２４と交差しており、絶縁層２５に設けたコンタクトホール２７部分で素子電極２２と接続されている。
【０１１７】
このＸ方向配線２６はパネル化した後は走査電極として作用する。尚、Ｘ方向配線２６の厚さは約１５μｍ、線幅は４５０μｍである。
【０１１８】
このように本実施例では、電子放出素子形成部を除き下地層として酸化鉛ガラス層を形成した上にマトリクス配線を形成する事により、表示領域内においては所望のＹ方向配線の高さを確保し、表示領域内外ともに配線のエッジカール・アンダーカット及びサイドクラックがないマトリクス配線を有する基板が形成された。
【０１１９】
（導電性膜の形成）
次に、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する導電性膜形成用の水溶液が、素子電極上に適度な広がりをもって配置されるようにするためである。用いた撥水剤は、ジメチルジエトキシシランをスプレー法にて基板上に散布し、１２０℃にて温風乾燥した。
【０１２０】
その後、素子電極２，３間に導電性膜４を形成した。本工程を図７の模式図を用いて説明する。尚、基板２１上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、導電性膜形成材料を塗付する事によって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
【０１２１】
本実施例では、導電性膜４としてパラジウム膜を得る目的で、先ず水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。この溶液の液滴を、液滴付与手段７１として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して素子電極間に付与した（図７（ａ））。
【０１２２】
その後、この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）からなる導電性膜４’が形成された（図７（ｂ））。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの膜が得られた。
【０１２３】
（フォーミング工程）
次に、フォーミングと呼ばれる本工程に於いて、上記導電性膜４’を通電処理して内部に亀裂を生じさせ、電子放出部５を形成する（図７（ｃ））。
【０１２４】
具体的な方法は、上記基板２１の周囲の引出し配線部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板２１との間で内部に真空空間を作り、外部電源よりこの引出し配線の端子部から両方向配線２４，２６間に電圧を印加し、素子電極２，３間に通電することによって、導電性膜４’を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部５を形成する。
【０１２５】
この時若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウムＰｄＯからなる導電性膜４’がパラジウムＰｄからなる導電性膜４に変化する。
【０１２６】
この変化時に膜の還元収縮によって、一部に亀裂（間隙）が生じるが、この亀裂発生位置、及びその形状は元の膜の均一性に大きく影響される。多数の素子の特性ばらつきを抑えるには、上記亀裂は導電性膜４の中央部に起こり、かつなるべく直線状になることがなによりも望ましい。
【０１２７】
なおこのフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。
【０１２８】
また得られた導電性膜４の抵抗値Ｒｓは、１０２から１０７Ωの値である。
【０１２９】
本実施例ではフォーミング処理に図８（ｂ）に示した様なパルス波形を用い、Ｔ１を０．１ｍｓｅｃ、Ｔ２を５０ｍｓｅｃとした。印加した電圧は０．１Ｖから始めて５秒ごとに０．１Ｖステップ程度ずつ増加させた。通電フォーミング処理の終了は、パルス電圧印加時に素子に流れる電流を測定して抵抗値を求め、フォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点でフォーミングを終了した。
【０１３０】
（活性化工程）
前記のフォーミングと同様にフード状の蓋をかぶせて基板２１との間で内部に真空空間を作り、外部から両方向配線２４，２６を通じてパルス電圧を素子電極２，３間に繰り返し印加することによって行う。そして炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる。
【０１３１】
本実施例ではカーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０−４Ｐａを維持した。
【０１３２】
図１１に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。
【０１３３】
図１１（ａ）に於いて、Ｔ１は電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図１１（ｂ）に於いて、Ｔ１およびＴ１’はそれぞれ電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【０１３４】
このとき、素子電極３に与える電圧を正としており、素子電流Ｉｆは、素子電極３から素子電極２へ流れる方向が正である。約６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。
【０１３５】
以上の工程で、基板上に多数の電子放出素子をマトリクス配線接続してなる電子源基板を作製することができた。
【０１３６】
（電子源基板の特性評価）
上述のような素子構成と製造方法によって作製された電子源基板の電子放出特性を、図９に示したような装置を用いて測定した。その結果、素子電極間に印加する電圧１２Ｖにおける放出電流Ｉｅを測定したところ平均０．６μＡ、電子放出効率は平均０．１５％を得た。また素子間の均一性もよく、各素子間でのＩｅのばらつきは５％と良好であった。
【０１３７】
次に、以上のようにして製造した単純マトリクス配置の電子源基板を用いて図１２に示したような画像形成装置（表示パネル）を製造した。尚、図１２は内部を表現するために部分的に切り欠いて表している。
【０１３８】
本実施例では、電子源基板２１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４８０℃で、３０分焼成することで、封着して、外囲器９０を得た。
【０１３９】
尚、この一連の工程を全て真空チャンバー中で行うことで、同時に外囲器９０内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることができた。
【０１４０】
このようにして図１２に示されるような表示パネルを製造し、図１４の走査回路・制御回路・変調回路・直流電圧源などからなる駆動回路を接続し、パネル状の画像表示装置を製造した。
【０１４１】
以上のようにして製造した画像表示装置において、Ｘ方向端子とＹ方向端子を通じて、各電子放出素子に時分割で所定電圧を印加することにより電子放出させ、高圧端子Ｈｖを通じ、アノード電極であるメタルバック８５に高圧を印加し、発生した電子ビームを加速し、蛍光膜８４に衝突させることによって、画像を表示した。
【０１４２】
本実施例では、ライン状の電子放出部５と略平行に配置されているＹ方向配線２４の高さを十分確保して放出電子の軌道制御を良好に行えるため、発光効率が高く、また、表示領域外のＸＹ両方向配線（引出し配線１１，１２）の断面が基板と形成する平均角度が鋭角となるようにしたことにより、表示領域外において両方向配線ともエッジカール及びサイドクラックが発生しておらず、真空信頼性の高い画像形成装置が得られた。
【０１４３】
以上述べた電子源基板の製造方法とその画像形成装置への応用によれば、マトリクス配線の欠陥を抑制するとともに、画像形成装置の発光効率・信頼性向上を実現しつつ、電子源基板の素子作成工程及びこれを用いた画像形成装置の真空信頼性の向上を実現し、大型でより高品位な画像を得られるようになった。
【０１４４】
［実施例２］
本実施例では酸化物ガラス下引き層として酸化鉛ガラスを含む感光性ペーストをパターニングし焼成して形成した。これにより電子放出素子形成部がコンパクトにできる為、マトリクス配線の高密度化が達成されている。この点以外は実施例１と同様である。以下に酸化物ガラス下引き層形成から配線形成部分のみ説明する。
【０１４５】
（下地層の形成）
基板２１としてアルカリ成分が少ないＰＤ−２００（旭硝子（株）製）の２．８ｍｍ厚ガラス上にナトリウムブロック層としてＳｉＯ２膜１００ｎｍを塗付焼成したものを用いた。
【０１４６】
絶縁層形成と同様のプロセスである。ＰｂＯを主成分とする感光性のガラスペーストＪ１３４５（Ｄｕｐｏｎｔ社製）をスクリーン印刷した後、露光−現像した。これを４８０℃前後の温度で焼成し７μｍの酸化鉛下地層を形成した。
【０１４７】
（Ｙ方向配線の形成）
Ｙ方向配線（下配線）２４は、フォトペースト材料を用いたフォトリソ法により、一方の素子電極３に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀ＡｇフォトぺーストインキＤＣ−２０６（Ｄｕｐｏｎｔ社製）を用い、スクリーン印刷した後、乾燥させてから所定のパターンに露光し、これを２回繰り返した後一括現像した。この後４８０℃前後の温度で焼成してＹ方向配線２４を形成した（図４参照）。このＹ方向配線２４の電子放出面からの高さは約１５μｍ、線幅は約５０μｍである。
【０１４８】
また、このＹ方向配線の形成と同時に、図１に示すＸ・Ｙ両方向引出し配線１１，１２も形成した。Ｘ・Ｙ両方向引出し配線１１，１２の配線のみの膜厚は１０μｍ線幅は場所により異なるが６０μｍ〜３００μｍである。但し、配線のパターニング後、感光性アクリル樹脂を用い表示領域外に部分コーティングし、配線と同時に焼成した。
【０１４９】
（絶縁層の形成）
上下配線を絶縁するために、絶縁層２５を形成する。後述のＸ方向配線（上配線）下に、先に形成したＹ方向配線（下配線）２４との交差部を覆うように、かつＸ方向配線（上配線）と素子電極２との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール２７を開けて形成した（図５参照）。
【０１５０】
具体的には、ＰｂＯを主成分とする感光性のガラスペーストＪ１３４５（Ｄｕｐｏｎｔ社製）をスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この絶縁層２５の厚みは、全体で約３０μｍであり、幅は５００μｍである。
【０１５１】
（Ｘ方向配線の形成）
先に形成した絶縁層２５の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４２０℃前後の温度で焼成してＸ方向配線（上配線）２６を形成した（図６参照）。Ｘ方向配線２６は、絶縁層２５を挟んでＹ方向配線２４と交差しており、絶縁層２５に設けたコンタクトホール２７部分で素子電極２２と接続されている。このＸ方向配線２６の厚さは約１５μｍ、線幅は４５０μｍである。
【０１５２】
このように本実施例では電子放出素子形成部を除き下地層として、酸化鉛ガラス含有感光性ペーストを用いて酸化鉛ガラス層を形成した上にマトリクス配線を形成する事により、表示領域内においては所望のＹ方向配線の高さを確保し、表示領域内外ともに配線のエッジカール・アンダーカット及びサイドクラックがない高密度なマトリクス配線を有する基板が形成された。
【０１５３】
本実施例の電子源基板においても、実施例１と同様にマトリクス配線の欠陥を抑制するとともに、画像形成装置の発光効率・信頼性向上を実現しつつ、電子源基板の素子作成工程及びこれを用いた画像形成装置の真空信頼性の向上を実現でき、それに加え、外部駆動回路と接続される引出し配線部分も高密度にして、画像表示領域に対する外形をよりコンパクトにすることができた。
【０１５４】
［実施例３］
本実施例では表示領域の内側においてのみ、電子放出素子形成部を除いて酸化物ガラス層を形成した。これにより表示領域外の取り出し端子部が厚膜化できる為、配線抵抗を低減しマトリクス配線の高密度化が達成されている。
【０１５５】
これらの点以外は実施例１と同様である。以下に酸化物ガラス下引き層形成から配線形成部分のみ説明する。
【０１５６】
（下地層の形成）
基板２１としてアルカリ成分が少ないＰＤ−２００（旭硝子（株）製）の２．８ｍｍ厚ガラス上にナトリウムブロック層としてＳｉＯ２膜１００ｎｍを塗付焼成したものを用いた。
【０１５７】
絶縁層形成と同様のプロセスである。ＰｂＯを主成分とする感光性のガラスペーストＪ１３４５（Ｄｕｐｏｎｔ社製）をスクリーン印刷した後、露光−現像し表示領域内にのみパターンを形成し、これを４８０℃前後の温度で焼成した。焼成後の膜厚は５μｍであり、電子放出素子形成部のサイズは１５０μｍ□、開口部の間隔は５５μｍである。
【０１５８】
（素子電極の形成）
そして、この下地層を形成したガラス基板２１上に、スパッタ法によってまず下引き層としてチタニウムＴｉ（厚さ５ｎｍ）、その上にＰｔ（厚さ４０ｎｍ）を成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして素子電極２，３を形成した（図３参照、下地層は不図示）。なお、本実施例では素子電極の間隔Ｌ＝１０μｍ、対向する長さＷ＝１００μｍとした。
【０１５９】
（Ｙ方向配線の形成）
共通配線としてのＸ方向配線２６とＹ方向配線２４の配線材料に関しては、多数の表面伝導型電子放出素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線巾等が適宜設定される。
【０１６０】
信号配線としてのＹ方向配線（下配線）２４は、フォトペースト材料を用いたフォトリソ法により、一方の素子電極３に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀ＡｇフォトぺーストインキＤＣ−２０６（Ｄｕｐｏｎｔ社製）を用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光した。さらに後述の引き出し配線部を形成するために重ねてペーストを塗布し露光せずに一括現像という処理を行った。この後４８０℃前後の温度で焼成してＹ方向配線２４を形成した（図４参照）。このＹ方向配線２４の高さは電子放出面から１５μｍ、線幅は約５０μｍである。
【０１６１】
またこのとき図１−ａに示すＸ・Ｙ両方向の外部駆動回路との引出し配線も同時に形成した。この引き出し配線部は、前述のように塗布−乾燥−露光を２回繰り返したのち一括現像−焼成することによって表示領域内よりも膜厚を厚く形成した。この配線の膜厚は１２μｍ、線幅は場所により異なるが６０μｍ〜３００μｍである。
【０１６２】
（絶縁層の形成）
上下配線を絶縁するために、絶縁層２５を形成する。後述のＸ方向配線（上配線）下に、先に形成したＹ方向配線（下配線）２４との交差部を覆うように、かつＸ方向配線（上配線）と素子電極２との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール２７を開けて形成した（図５参照）。
【０１６３】
具体的には、ＰｂＯを主成分とする感光性のガラスペーストＪ１３４５（Ｄｕｐｏｎｔ社製）をスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この絶縁層２５の厚みは、全体で約３０μｍであり、幅は５００μｍである。
【０１６４】
（Ｘ方向配線の形成）
先に形成した絶縁層２５の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４２０℃前後の温度で焼成してＸ方向配線（上配線）２６を形成した（図６参照）。Ｘ方向配線２６は、絶縁層２５を挟んでＹ方向配線２４と交差しており、絶縁層２５に設けたコンタクトホール２７部分で素子電極２２と接続されている。
【０１６５】
このＸ方向配線２６はパネル化した後は走査電極として作用する。尚、Ｘ方向配線２６の厚さは約１５μｍ、線幅は４５０μｍである。
である。
【０１６６】
このように本実施例では、表示領域の内側にだけ電子放出素子形成部を除いて酸化鉛ガラス層を形成した上にマトリクス配線を形成する事により、表示領域外では配線端子部の膜厚を厚くして配線抵抗を低減し、表示領域内においては所望のＹ方向配線の高さを確保し、エッジカール・アンダーカット及びサイドクラックがないマトリクス配線を有する基板が形成された。
【０１６７】
これを用いた画像形成装置の真空信頼性の向上を実現しながら、高信頼・高品質かつコンパクトな画像形成装置を実現することができた。
【０１６８】
【発明の効果】
以上説明したように、本発明の電極基板によれば、下地層として酸化物ガラス層を形成した上に、電極および配線を形成することにより、配線の欠陥および素子部への銀の拡散が抑制され、表示領域内においては配線の高さを補正し、表示領域内外ともに配線のエッジカール・アンダーカット及びサイドクラックがない電子源基板を実現できる。
【０１６９】
そして、かかる電子源基板を用いた画像形成装置においては、素子特性および生産性の向上と共に、真空信頼性の高い画像形成装置を実現でき、より高密度な画素配列による高品位な画像を得ることができる。
【図面の簡単な説明】
【図１】本発明の電子源基板の配線構成を説明する為の模式的平面図である。
【図２】電子源基板の表示領域における基本的構成を示す平面図である。
【図３】図２の電子源基板の製造工程を説明するための図である。
【図４】図２の電子源基板の製造工程を説明するための図である。
【図５】図２の電子源基板の製造工程を説明するための図である。
【図６】図２の電子源基板の製造工程を説明するための図である。
【図７】図２の電子源基板の製造工程を説明するための図である。
【図８】フォーミング電圧の例を示す図である。
【図９】本発明に係る電子放出素子の特性を測定するための装置を模式的に示す図である。
【図１０】本発明に係る表面伝導型電子放出素子の素子電流及び放出電流と素子電圧との関係を示す図である。
【図１１】活性化電圧の例を示す図である。
【図１２】本発明に係る画像形成装置の一構成例を模式的に示す斜視図である。
【図１３】本発明に係る画像形成装置における蛍光膜の例を模式的に示す図である。
【図１４】本発明に係る画像形成装置の駆動回路図である。
【図１５】表面伝導型電子放出素子の一構成例を示す模式図である。
【図１６】リークパスの形成とその原因を示す模式図である。
【図１７】本発明の電子源基板の製造工程を説明するための図である。
【図１８】本発明の電子源基板の製造工程を説明するための図である。
【図１９】本発明の電子源基板の製造工程を説明するための図である。
【図２０】本発明の電子源基板の製造工程を説明するための図である。
【図２１】配線エッジのアンダーカットを示す断面写真である。
【図２２】銀拡散改善効果を示す比較図である。
【図２３】クロスショート部の気泡を示す断面写真である。
【図２４】酸化物ガラス下地層の効果を示す断面写真である。
【符号の説明】
１ 基板
２ 素子電極
３ 素子電極
４ 導電性膜（素子膜）
５ 電子放出部
１１ Ｘ方向引出し配線
１２ Ｙ方向引出し配線
１３ 真空容器形成用部材（封着部材）
２１ 基板（電子源基板）
２２ 酸化物ガラス下引き層
２４ Ｙ方向配線
２５ 絶縁層
２６ Ｘ方向配線
２７ コンタクトホール
２８ 電子放出素子形成部
５０ 素子電流Ｉｆを測定するための電流計
５１ 素子に素子電圧Ｖｆを印加するための電源
５２ 放出電流Ｉｅを測定するための電流計
５３ アノード電極に電圧を印加するための高圧電源
５４ 放出電流Ｉｅを捕捉するためのアノード電極
５５ 真空装置
５６ 排気ポンプ
７１ 液滴付与手段
８２ フェースプレート
８３ ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ 支持枠
９０ 外囲器（表示パネル）
９１ 黒色導電体
９２ 蛍光体
１０１ 表示パネル
１０２ 走査回路
１０３ 制御回路
１０４ シフトレジスタ
１０５ ラインメモリ
１０６ 同期信号分離回路
１０７ 情報信号発生器
１２２ リークパス
１２３ 真空容器形成用絶縁層
１２４ マウスホール
１２５ フリットシール（フリットガラス）
１２６ サイドクラック[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring structure, a wiring board having the wiring structure, and an image forming apparatus using the same.
[0002]
[Prior art]
An example of the wiring substrate is an electron source substrate in which many electron-emitting devices are formed. Conventionally, two types of electron-emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission element (hereinafter abbreviated as an FE element), a metal / insulating layer / metal element (hereinafter abbreviated as an MIM element), a surface conduction electron emission element (hereinafter abbreviated as an SCE element), and the like. is there.
[0003]
Since the above-mentioned surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that a large number of such devices can be formed over a large area. Therefore, various applications are being studied to take advantage of this feature. For example, it is applied to a charged beam source, a display device such as an image forming apparatus, or the like.
[0004]
The present applicant has made a number of proposals on electron-emitting devices and their applications so far, and introduces some of them.
[0005]
Japanese Patent Application Laid-Open Nos. 9-102271 and 2000-251665 disclose the production of elements by the ink-jet method. Japanese Patent Application Laid-Open Nos. It is described in detail in Japanese Patent No. 326311. Further, a wiring forming method is described in detail in JP-A-8-185818 and JP-A-9-50757, and a driving method is described in JP-A-6-342636.
[0006]
The configuration and manufacturing method of the surface conduction electron-emitting device are described in detail in, for example, JP-A-7-235255 and JP-A-2903295.
[0007]
The outline of the surface conduction electron-emitting device disclosed in the above publication will be briefly described below.
[0008]
As shown schematically in FIG. 15, the surface conduction electron-emitting device has a pair of device electrodes 2 and 3 opposed to each other on a substrate 1 and an electron-emitting portion 5 connected to the device electrodes and partially provided. And a conductive film 4.
[0009]
The electron-emitting portion 5 includes a portion in which a gap is formed by a part of the conductive film 4 being destroyed, deformed or altered, and a process called activation is performed on the conductive film inside the gap and in the vicinity thereof. As a result, a deposit mainly containing carbon and / or a carbon compound is formed. The deposit has a shape facing the gap with a gap narrower than the gap formed in the conductive film.
[0010]
FIG. 2 shows a configuration example of an electron source substrate in which a large number of surface conduction electron-emitting devices are wired and connected in a matrix. 2, 21 is a substrate, 2 and 3 are device electrodes, 4 is a conductive film (device film), 5 is an electron-emitting portion, 24 is a Y-direction wiring (lower wiring), 25 is an insulating layer, and 26 is an X-direction. Wiring (upper wiring).
[0011]
In the electron source substrate, a plurality of Y-direction wirings (lower wirings) 24 are formed on a substrate 21, and a plurality of X-direction wirings (upper wirings) 26 are formed on the Y-direction wirings 24 via an insulating layer 25. An electron-emitting device including an electrode pair (device electrodes 2 and 3) is disposed near the intersection of the two-way wires, and one of the electrode pairs (device electrode 3) is connected to the Y-direction wire 24 and the other (device electrode). The electrode 2) has a configuration in which the electrode 2) is connected to the X-direction wiring 26 via a contact hole provided in the insulating layer 25.
[0012]
Hereinafter, an example of a method of manufacturing the electron source substrate will be briefly described with reference to FIGS.
[0013]
First, a plurality of electrode pairs (element electrodes 2, 3) are formed on the substrate 21 (see FIG. 3).
[0014]
Next, a plurality of Y-direction wirings (lower wirings) 24 are formed in a linear pattern so as to be in contact with and connect to one element electrode (element electrode 3) (see FIG. 4). Although not shown, the end of the Y-direction wiring (lower wiring) 24 has a larger line width to be used as a lead wiring to an external drive circuit. The Y-direction wiring (lower wiring) 24 functions as a signal electrode after being formed into a panel as an image forming apparatus using the present electron source substrate.
[0015]
Next, an insulating layer 25 is formed to insulate the upper and lower wirings (see FIG. 5). This insulating layer 25 covers the intersection of the previously formed Y-direction wiring (lower wiring) 24 below the X-direction wiring (upper wiring) described later, and the X-direction wiring (upper wiring). A contact hole 27 is formed in a connection portion corresponding to each element so as to enable electrical connection with the element electrode (element electrode 2).
[0016]
Next, an X-direction wiring (upper wiring) 26 is formed on the previously formed insulating layer 25 (see FIG. 6). The X-directional wiring 26 intersects the Y-directional wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 2 at a contact hole 27 provided in the insulating layer 25. Although not shown, the lead wiring to the external drive circuit is formed by the same method. The X-direction wiring 26 functions as a scanning electrode after being formed into a panel as an image forming apparatus, and is required to have a lower wiring resistance than the Y-direction wiring 24 that functions as a signal electrode. Therefore, the line width is increased or the film thickness is increased. Is designed.
[0017]
Next, a conductive film 4 is formed between the device electrodes 2 and 3 by an ink jet method described in, for example, JP-A-9-102271 or JP-A-2000-251665 (see FIG. 7).
[0018]
Next, a pulse voltage is applied between the bidirectional wirings 24 and 26, and a current is applied between the device electrodes 2 and 3, thereby locally destroying, deforming or altering the conductive film 4, thereby providing an electrically high resistance. An electron emitting portion (gap) is formed in an appropriate state (forming step). At this time, as shown in FIG. 2 and FIG. 15, the electron-emitting portion (gap) 5 is formed in the gap between the device electrodes 2 and 3 substantially parallel to the gap.
[0019]
Next, in the atmosphere of a gas containing carbon atoms, a pulse voltage is applied between the bidirectional wirings 24 and 26 and a current is applied between the device electrodes 2 and 3 in the same manner as in the above-described forming, so that carbon or a carbon compound is removed. A carbon film is deposited near the gap (activation step).
[0020]
Through the above steps, an electron source substrate in which a number of surface conduction electron-emitting devices are connected in matrix wiring on the substrate is manufactured.
[0021]
[Problems to be solved by the invention]
However, as described above, an electron source substrate in which the elements are arranged in an XY matrix, one of the electrodes is connected to a Y-directional wiring, and the other is connected to an X-directional wiring formed on the Y-directional wiring via an insulating layer, In the application as a display device which is bonded to a counter substrate on which a phosphor is disposed to form a high vacuum container, there are the following problems in increasing the area and the quality.
[0022]
1. A photosensitive paste made of metal and glass frit is used as a wiring material in order to meet the demand for lower resistance and higher definition. However, as shown in FIG. There is a problem such as occurrence. The undercut of the pattern edge causes a decrease in vacuum tightness in the peripheral sealing portion. Further, the curl shape of the pattern edge causes a crack to be formed on the substrate due to the shrinkage stress of the wiring, and also causes a reduction in vacuum airtightness in the peripheral sealing portion. Further, it also becomes an obstacle in mechanically forming a vacuum with a resin O-ring or the like (detailed in Application No. 2001-255466).
[0023]
2. The undercut of the pattern edge causes bubbles in the element portion when the interlayer insulating film is formed, or absorbs an aqueous solution of sodium carbonate as a developing solution of the photosensitive paste, and as shown in FIG. This may cause bubbles and cause a cross short between the upper and lower wiring.
[0024]
(Object of the invention)
SUMMARY OF THE INVENTION An object of the present invention is to improve the disadvantages of the related art, reduce the number of wiring defects while improving the luminous efficiency of an image forming apparatus, further form an element substrate element forming process and an image using the same. It is an object of the present invention to realize vacuum reliability of a forming apparatus and to obtain a high-quality image by a large and higher-density pixel array in an image forming apparatus using the electrode substrate.
[0025]
[Means for Solving the Problems]
Therefore, as a result of the study by the present applicants, it has been confirmed that these problems can be solved by forming an element electrode and a matrix wiring after forming an oxide glass layer as a base layer.
[0026]
FIG. 24 is a cross-sectional SEM photograph in a case where a lead oxide glass layer is pulled down to form a lower wiring. The wiring is slightly submerged in the underlying layer, and has a shape in which no void can be formed under the wiring. Also, the wiring height from the electron emission surface can be raised. Further, in this configuration, the edge curl of the wide and thick film wiring terminal portion is suppressed, and as described in detail in (Application No. 2001-255466), the average angle formed by the integrated wiring section and the substrate does not become obtuse. Therefore, side cracks generated in the substrate can be suppressed. Therefore, the vacuum tightness of the sealing portion is ensured while reducing the cross short of the matrix wiring.
[0027]
The exposure energy at this time is 1000 mJ, which is an exposure condition that can cope with production. However, care must be taken when the thickness of the wiring is increased because cracks may occur in the oxide glass itself due to the contraction stress.
[0028]
In addition, in a state in which the oxide glass base layer was dried in order to shorten the process, a lower wiring was applied and patterned on the dried layer, and batch firing was attempted. However, in this formation method, the edge curl shape of the lower wiring is promoted in reverse.
The desired effect could not be obtained.
[0029]
The following table shows the results of examining the effects of the thickness of the oxide glass underlayer and the baking process of the underlayer and the wiring on the edge shape of the wiring. It is considered that the co-firing does not yet have the force to restrain the wiring to be curled in the underlayer. The wiring film thickness in this experiment was 17 μm.
[0030]
[Table 1]
[0031]
In addition, as shown in FIG. 22, the use of lead oxide glass as the oxide glass underlayer has the effect of reducing the diffusion of silver, which is the conductive material of the wiring, into the element portion via the platinum, which is the element electrode material. It was confirmed that the characteristics and reliability of the electron source element were improved.
[0032]
Further, by using a photosensitive paste as an oxide glass base layer in order to remove an electron-emitting device formation portion, the density of the electron source substrate can be increased.
[0033]
In addition, by forming the cross-sectional shape of the wiring shown in FIG. 24, the thickness required for the insulating layer between the upper and lower wirings can be reduced, and the insulating layer forming step can be shortened. However, the above-mentioned various property improvements can be achieved without using an additional step.
[0034]
Based on the above facts, the electrode substrate and the image forming apparatus using the same according to the present invention are characterized in that an element glass and a matrix wiring are formed on an oxide glass layer as a base layer in a necessary part. Is what you do.
[0035]
The softening point of this oxide glass underlayer is preferably around the firing temperature of the lower wiring, and is preferably 640 ° C. or less from the process temperature of practical peripheral materials.
[0036]
Further, lead oxide glass is preferable as the oxide glass.
[0037]
Further, a photosensitive paste is preferably used as the oxide glass.
[0038]
Another aspect of the present invention relates to an electrode substrate according to any one of claims 1 to 3, wherein an oxide glass layer is formed only at a required portion only inside the display area, and an image forming apparatus using the electrode substrate. is there.
[0039]
Thereby, in the electrode formation, while controlling the height and cross-sectional shape of the wiring, suppressing the defects of the wiring, and realizing the improvement of the luminous efficiency and the reliability of the image forming apparatus, the element forming process of the electrode substrate and the Vacuum reliability of the used image forming apparatus can be obtained.
[0040]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the drawings, by way of an example of application to an electron source substrate. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in this embodiment are not intended to limit the scope of the present invention thereto.
[0041]
As the electron-emitting device formed on the electron source substrate of the present invention, the configuration exemplified in FIG.
[0042]
The substrate 1 is made of glass or the like, and its size and thickness are determined by the number of electron-emitting devices provided thereon, the design shape of each device, and the case where a part of the container is formed when the electron source is used. Is appropriately set depending on mechanical conditions such as an anti-atmospheric pressure structure for maintaining the container in a vacuum.
[0043]
In general, inexpensive blue plate glass is used as a glass material, but a substrate or the like on which a silicon oxide film having a thickness of, for example, about 0.5 μm is formed as a sodium block layer by a sputtering method is required. There is. In addition, it can also be made of glass containing less sodium or a quartz substrate.
[0044]
As a material for the element electrodes 2 and 3, a general conductor material is used, and for example, a metal such as Ni, Cr, Au, Mo, Pt, Ti, or a metal such as Pd-Ag is preferable, or a metal oxide is used. It is appropriately selected from a printed conductor composed of an object and glass, a transparent conductor such as ITO, and the like, and the thickness thereof is preferably in the range of several hundreds of mm to several μm.
[0045]
The element electrode interval L, the element electrode length W, the shape of the element electrodes 2, 3 and the like are appropriately designed depending on the form to which the actual element is applied, but the interval L is preferably several thousand to 1 mm. It is more preferably in the range of 1 μm to 100 μm in consideration of the voltage applied between the device electrodes. The element electrode length W is preferably in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics.
[0046]
The conductive film (element film) 4 serving as an electron source is formed so as to straddle the element electrodes 2 and 3.
[0047]
As the conductive film 4, a fine particle film composed of fine particles is particularly preferable in order to obtain good electron emission characteristics. Further, the film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes, the forming processing conditions described later, and the like, but is preferably several to several thousand. It is particularly preferable that the angle be in the range of 10 ° to 500 °. The sheet resistance is preferably 10 3 -10 7 Ω / □.
[0048]
Note that the fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap with each other (including an island shape). ), And the particle size of the fine particles is several to several thousand, preferably 10 to 200.
[0049]
Palladium Pd is generally suitable for the conductive film material, but is not limited thereto. As a film forming method, a sputtering method, a method of baking after applying a solution, or the like is appropriately used.
[0050]
The electron emission portion 5 can be formed by, for example, an energization process as described below. For convenience of illustration, the electron-emitting portion 5 is shown in a rectangular shape in the center of the conductive film 4, but this is a schematic one, and the position and shape of the actual electron-emitting portion are faithfully represented. It is not.
[0051]
When a power supply (not shown) is applied between the element electrodes 2 and 3 under a predetermined degree of vacuum, a gap (a crack) having a changed structure is formed in the conductive film 4. This gap region constitutes the electron emission section 5. Electron emission also occurs under a predetermined voltage from the vicinity of the gap formed by this forming, but in this state, the electron emission efficiency is still very low.
[0052]
FIG. 8 shows an example of the voltage waveform of the energization forming. The voltage waveform is particularly preferably a pulse waveform. For this purpose, the method shown in FIG. 8A in which a pulse with a constant pulse peak value is applied continuously and the method shown in FIG. 8B in which a pulse is applied while increasing the pulse peak value are used. is there.
[0053]
First, the case where the pulse crest value is a constant voltage will be described with reference to FIG. T1 and T2 in FIG. 8A are the pulse width and pulse interval of the voltage waveform. Usually, T1 is set in the range of 1 μsec to 10 msec, and T2 is set in the range of 10 μsec to 100 msec. The peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.
[0054]
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG. T1 and T2 in FIG. 8B can be the same as those shown in FIG. 8A. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, in steps of about 0.1 V.
[0055]
The end of the energization forming process can be obtained by measuring the current flowing through the element during application of the pulse voltage and obtaining the resistance value, and when the resistance shows, for example, 1 MΩ or more, the energization forming can be ended.
[0056]
In the state after the forming process, the electron generation efficiency is very low. Therefore, in order to increase the electron emission efficiency, it is desirable to perform a process called activation on the device.
[0057]
This activation treatment can be performed by repeatedly applying a pulse voltage between the device electrodes 2 and 3 under an appropriate degree of vacuum in which an organic compound is present. Then, a gas containing carbon atoms is introduced, and carbon or a carbon compound derived therefrom is deposited as a carbon film near the gap (crack).
[0058]
To explain an example of this step, for example, using tolunitrile as a carbon source and introducing it into a vacuum space through a slow leak valve, -4 Maintain about Pa. The pressure of the tornitrile to be introduced is slightly affected by the shape of the vacuum device, the members used for the vacuum device, etc. -5 Pa-1 × 10 -2 Pa is preferably about Pa.
[0059]
FIG. 11 shows a preferred example of the voltage application used in the activation step. The maximum voltage value to be applied is appropriately selected in the range of 10 to 20 V.
[0060]
In FIG. 11A, T1 is the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and the positive and negative absolute values of the voltage value are set. In FIG. 11B, T1 and T1 'are the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, T1>T1', and the positive and negative absolute values of the voltage value are set equal. ing.
[0061]
At this time, when the emission current Ie has almost reached saturation after about 60 minutes, the energization is stopped, the slow leak valve is closed, and the activation process ends.
[0062]
Through the above steps, an electron-emitting device as shown in FIG. 15 can be manufactured.
[0063]
The basic characteristics of the electron-emitting device manufactured by the above-described device structure and manufacturing method will be described with reference to FIGS.
[0064]
FIG. 9 is a schematic diagram of a measurement evaluation device for measuring the electron emission characteristics of the electron-emitting device having the above-described configuration. In FIG. 9, reference numeral 51 denotes a power supply for applying a device voltage Vf to the device, 50 denotes an ammeter for measuring a device current If flowing through an electrode portion of the device, and 54 denotes an emission current emitted from an electron emission portion of the device. An anode electrode for capturing Ie, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and an ammeter 52 for measuring an emission current Ie emitted from the electron emission portion of the element.
[0065]
In measuring the device current If flowing between the device electrodes 2 and 3 of the electron-emitting device and the emission current Ie to the anode, a power supply 51 and an ammeter 50 are connected to the device electrodes 2 and 3 and the An anode electrode 54 connected to a power supply 53 and an ammeter 52 is disposed above.
[0066]
The electron-emitting device and the anode electrode 54 are installed in a vacuum device 55, and the vacuum device is provided with equipment necessary for a vacuum device such as an exhaust pump 56 and a vacuum gauge. The device can be measured and evaluated. The voltage of the anode electrode 54 was measured in the range of 1 kV to 10 kV, and the distance H between the anode electrode and the electron-emitting device was measured in the range of 2 mm to 8 mm.
[0067]
FIG. 10 shows a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf measured by the measurement evaluation device shown in FIG. Although the emission current Ie and the device current If are remarkably different in magnitude, in FIG. 10, the vertical axis is shown in arbitrary units on a linear scale for qualitative comparison of changes in If and Ie.
[0068]
The electron-emitting device has three characteristics with respect to the emission current Ie.
[0069]
First, as is clear from FIG. 10, when an element voltage higher than a certain voltage (referred to as a threshold voltage, Vth in FIG. 10) or more is applied, the emission current Ie rapidly increases. Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it can be seen that the device exhibits characteristics as a nonlinear device having a clear threshold voltage Vth with respect to the emission current Ie.
[0070]
Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
[0071]
Third, the emission charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.
[0072]
Next, an electron source substrate and an image forming apparatus according to the present invention will be described.
[0073]
The basic configuration of the electron source substrate of the present invention includes a configuration as illustrated in FIG.
[0074]
In the electron source substrate of the present invention, a plurality of Y-direction wirings (lower wirings) 24 are provided on a substrate 21, and a plurality of X-direction wirings (upper wirings) 26 are provided on the column-directional wirings 24 via an insulating layer 25. An electron-emitting device including an electrode pair (device electrodes 2 and 3) is disposed near the intersection of the bidirectional wirings. In particular, as shown in FIG. The three opposing gap portions are arranged substantially parallel to the Y-direction wiring (lower wiring).
[0075]
A feature of the electron source substrate according to one embodiment of the present invention will be described with reference to FIG. 1. When a display panel is formed by arranging the display panel so as to face the transparent substrate on which the light emitting material is formed, the light emitting material is formed. In the display area facing the area, a desired height of the Y-direction wiring is ensured, and the matrix wiring has no edge curl / undercut and side cracks both inside and outside the display area. This is realized by having an oxide glass layer as a base layer under the device electrodes and the matrix wiring except for the electron-emitting device formation portion.
[0076]
A specific method of forming a matrix wiring having an oxide glass layer as an underlayer as described above will be described in detail in Examples below.
On a substrate on which a silicon oxide film is formed, a paste containing lead oxide glass is pattern-printed and baked to form a lead oxide glass base layer having a softening point of 600 ° C. or lower, and then an electron source substrate is formed in a normal process. Method.
A photosensitive paste containing lead oxide glass is patterned and baked on the substrate on which the silicon oxide film is formed to form a lead oxide glass base layer having a softening point of 600 ° C. or less, and then an electron source substrate is formed in a normal process. how to.
Is preferred.
[0077]
In addition, a feature of an electron source substrate according to another embodiment of the present invention will be described with reference to FIG. 1. Except for an electron emitting element forming portion, only in a display region facing a region where a light emitting material is formed. In that an oxide glass layer is provided as a base layer below the element electrode and the matrix wiring.
[0078]
The specific method of forming the oxide glass layer as the underlayer as described above will be described in detail in Examples below. However, a photosensitive paste containing lead oxide glass is printed on a substrate, and the substrate is softened by patterning and firing. A method of forming an electron source substrate by a normal process after forming a lead oxide glass base layer having a temperature of 600 ° C. or lower. Is preferred.
[0079]
As described above, a desired height of the Y-directional wiring is secured in the display area by forming the element electrode and the matrix wiring on the oxide glass layer as a base layer except for the electron-emitting device forming portion as described above. In addition, it is possible to obtain an electron source substrate free from edge curl / undercut and side cracks of the wiring inside and outside the display area.
[0080]
Next, an example of the image forming apparatus of the present invention using the electron source substrate having the simple matrix arrangement as described above will be described with reference to FIG.
[0081]
In FIG. 12, reference numeral 21 denotes the above-mentioned electron source substrate, 82 denotes a face plate in which a fluorescent film 84 and a metal back 85 are formed on the inner surface of a glass substrate 83, and 86 denotes a support frame. The envelope 90 is formed by bonding the electron source substrate 21, the support frame 86, and the face plate 82 by frit glass, and baking at 400 to 500 ° C. for 10 minutes or more.
[0082]
By installing a support (not shown) called a spacer between the face plate 82 and the electron source substrate 21, the envelope 90 having sufficient strength against atmospheric pressure even in the case of a large area panel. Can also be configured.
[0083]
FIG. 13 is an explanatory diagram of the fluorescent film 84 provided on the face plate 82. The fluorescent film 84 is composed of only a phosphor in the case of a monochrome, but is composed of a black conductor 91 and a phosphor 92 called a black stripe or a black matrix depending on the arrangement of the phosphor in the case of a color fluorescent film. . The purpose of providing the black stripes and the black matrix is to make the three primary color phosphors necessary for color display black by separating the coating portions between the phosphors 92 so that color mixing and the like become inconspicuous. The purpose is to suppress a decrease in contrast due to external light reflection.
[0084]
A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of the metal back is to improve the brightness by mirror-reflecting the light emitted from the phosphor toward the inner surface side to the face plate 82 side, to act as an anode electrode for applying an electron beam acceleration voltage, and the like. It is. The metal back can be produced by performing a smoothing process (usually called filming) on the inner surface of the phosphor film after producing the phosphor film, and then depositing Al by vacuum deposition or the like.
[0085]
When performing the above-described sealing, in the case of color, since the phosphors of each color must correspond to the electron-emitting devices, it is necessary to perform sufficient alignment by a method of abutting the upper and lower substrates.
[0086]
The degree of vacuum at the time of sealing is 10 -5 In addition to the requirement of a degree of vacuum of about Pa, a getter process may be performed to maintain the degree of vacuum after the envelope 90 is sealed. This is to heat the getter disposed at a predetermined position (not shown) in the envelope by a heating method such as resistance heating or high-frequency heating immediately before or after sealing the envelope 90, This is a process for forming a deposition film. The getter usually contains Ba or the like as a main component, and maintains the degree of vacuum by the adsorption action of the deposited film.
[0087]
At this time, in the electron source substrate according to the present invention, since the edge curl and the side crack can be eliminated in the bidirectional lead wiring outside the display area, the occurrence of a leak path as shown in FIG. The device can be realized.
[0088]
According to the above-described basic characteristics of the surface conduction electron-emitting device according to the present invention, the electrons emitted from the electron-emitting portion have a peak value and a width of the pulse-like voltage applied between the opposing electrodes above the threshold voltage. , And the amount of current is also controlled by the intermediate value, so that halftone display is possible.
[0089]
In the case where a large number of electron-emitting devices are arranged, a selection line is determined by a scanning line signal of each line, and the pulse-like voltage is appropriately applied to each device through each information signal line, so that a voltage is appropriately applied to any device. Can be applied, and each element can be turned ON.
[0090]
As a method of modulating the electron-emitting device according to an input signal having a halftone, there are a voltage modulation method and a pulse width modulation method.
[0091]
Hereinafter, a specific driving device will be described.
[0092]
FIG. 14 illustrates a configuration example of an image forming apparatus for television display based on NTSC television signals using a display panel configured using electron source substrates arranged in a simple matrix.
[0093]
14, 101 is an image display panel as shown in FIG. 12, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronizing signal separating circuit, and 107 is an information signal generator. , Va are DC voltage sources.
[0094]
A scanning circuit 102 of an X driver that applies a scanning line signal is applied to a row wiring 26 of an image display panel 101 using an electron source substrate, and an information signal of a Y driver is applied to a column wiring 24 where an information signal is applied. The container 107 is connected.
[0095]
In order to implement the voltage modulation method, a circuit that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the information signal generator 107. In order to implement the pulse width modulation method, the information signal generator 107 generates a voltage pulse having a constant peak value, but appropriately modulates the width of the voltage pulse according to input data. Is used.
[0096]
The control circuit 103 generates control signals Tscan, Tsft and Tmry for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
[0097]
The synchronization signal separation circuit 106 is a circuit for separating a synchronization signal component and a luminance signal component from an NTSC television signal input from the outside. This luminance signal component is input to the shift register 104 in synchronization with the synchronization signal.
[0098]
The shift register 104 performs serial / parallel conversion of the luminance signal input serially in time series for each line of an image, and operates based on a shift clock Tsft sent from the control circuit 103. The data for one line of the image that has been subjected to the serial / parallel conversion (corresponding to the drive data for n electron-emitting devices) is output from the shift register 104 as n parallel signals.
[0099]
The line memory 105 is a storage device for storing data of one line of an image only for a required time, and the stored content is input to the information signal generator 107.
[0100]
The information signal generator 107 is a signal source for appropriately driving each of the electron-emitting devices in accordance with each luminance signal. 102 is applied to each electron-emitting device at the intersection with the selected row direction wiring 26.
[0101]
By sequentially scanning the row direction wirings 26, it becomes possible to drive the electron-emitting devices on the entire panel.
[0102]
As described above, in the image forming apparatus according to the present invention, electrons are emitted by applying a voltage to each electron-emitting device through the bidirectional wiring, and the metal back which is the anode electrode is formed through the high-voltage terminal Hv connected to the DC voltage source Va. An image can be displayed by applying a high voltage to 85 and accelerating the generated electron beam to collide with the fluorescent film 84.
[0103]
At this time, in the electron source substrate of the present invention, a desired edge height of the Y-direction wiring can be sufficiently ensured in the display region so that the orbit control of the emitted electrons can be favorably performed. Thus, a high-luminance image can be displayed for a long time.
[0104]
The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications are possible based on the technical idea of the present invention. Although the NTSC system has been described as the input signal, the input signal is not limited to this, and the same applies to PAL, HDTV, and the like.
[0105]
(Example)
Hereinafter, examples of the present invention will be described, but the present invention is not limited to these examples.
[0106]
[Example 1]
The present embodiment is an example in which an electron source substrate formed by connecting a large number of surface conduction electron-emitting devices as shown in FIG. 2, 21 is a substrate, 2 and 3 are device electrodes, 4 is a conductive film (device film), 5 is an electron-emitting portion, 24 is a Y-direction wiring (lower wiring), 25 is an insulating layer, and 26 is an X-direction. Wiring (upper wiring).
[0107]
FIG. 2 shows only the display area of the electron source substrate. In an actually manufactured electron source substrate, as shown in FIG. 1, the Y-directional wiring 24 formed in the display area is located outside the display area. The X-direction wiring 26 is connected to the Y-direction wiring 12, and the X-direction wiring 26 is connected to the X-direction wiring 11. The X-direction wiring 26 functions as a scanning electrode after being formed into a panel, and is required to have a lower wiring resistance than the Y-direction wiring 24 which functions as a signal electrode. .
[0108]
Hereinafter, a method for manufacturing the electron source substrate according to the present embodiment will be described with reference to FIGS.
[0109]
(Formation of underlayer)
As a substrate 21, a sodium block layer of SiO- was formed on a 2.8 mm thick glass of PD-200 (manufactured by Asahi Glass Co., Ltd.) having a small alkali component. 2 A film having a thickness of 100 nm applied and baked was used.
[0110]
As a lead oxide glass-containing paste, a paste (NP7730, manufactured by Noritake Co., Ltd., containing PbO as a main component and containing trace amounts of SiO2, B2O3, and Al2O3) is screen-printed, dried, and fired at 480 ° C. to form an electron-emitting device. A 7 μm thick lead oxide glass base layer having an opening of 200 μm square was formed as a part.
[0111]
(Formation of device electrodes)
Then, titanium Ti (thickness: 5 nm) is formed as a subbing layer on the glass substrate 21 on which the underlayer is formed by sputtering, and Pt (thickness: 40 nm) is formed thereon, and then a photoresist is applied. The device electrodes 2 and 3 were formed by patterning by a series of photolithography methods of exposure, development, and etching (see FIG. 3, the underlying layer is not shown). In this example, the interval L between the device electrodes was 10 μm, and the opposing length W was 100 μm.
[0112]
(Formation of Y-direction wiring)
Regarding the wiring material of the X-direction wiring 26 and the Y-direction wiring 24 as the common wiring, it is desired that the resistance is low so that a substantially uniform voltage is supplied to many surface conduction electron-emitting devices. The thickness, wiring width, and the like are set as appropriate.
[0113]
The Y-direction wiring (lower wiring) 24 as a signal wiring was formed by a photolithography method using a photo paste material in a linear pattern so as to be in contact with one of the element electrodes 3 and to connect them. Using silver Ag photopaste ink DC-206 (manufactured by Dupont) as a material, screen printing was performed, dried, exposed to a predetermined pattern, repeated twice, and then batch-developed. Thereafter, firing was performed at a temperature of about 480 ° C. to form the Y-directional wiring 24 (see FIG. 4). The height of the Y-directional wiring 24 from the electron emission surface is about 15 μm, and the line width is about 100 μm.
At this time, lead wirings to the external drive circuit in both the X and Y directions shown in FIG. 1A were formed at the same time. The thickness of the wiring only is 10 μm and the line width is 100 μm to 500 μm although the line width varies depending on the location.
[0114]
(Formation of insulating layer)
An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-directional wiring (upper wiring) and the element electrode 2 so as to cover the intersection with the previously formed Y-directional wiring (lower wiring) 24 below the X-directional wiring (upper wiring) described later. A contact hole 27 was formed in a connection portion corresponding to each element so as to be able to perform (see FIG. 5).
[0115]
Specifically, a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component was screen-printed and then exposed and developed. This was repeated four times, and finally baked at a temperature around 480 ° C. The thickness of the insulating layer 25 is about 30 μm as a whole, and the width is 500 μm.
[0116]
(Formation of X-direction wiring)
On the previously formed insulating layer 25, an Ag paste ink is screen-printed and dried, and the same operation is performed again on the insulating paste to apply twice, and then fired at a temperature of about 420 ° C. in the X direction. The wiring (upper wiring) 26 was formed (see FIG. 6). The X-directional wiring 26 intersects the Y-directional wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 22 at a contact hole 27 provided in the insulating layer 25.
[0117]
The X-direction wiring 26 functions as a scanning electrode after being formed into a panel. Note that the thickness of the X-direction wiring 26 is about 15 μm and the line width is 450 μm.
[0118]
As described above, in the present embodiment, a desired height of the Y-direction wiring is secured in the display area by forming the matrix wiring on the lead oxide glass layer as the base layer except for the electron emission element forming portion. Then, a substrate having a matrix wiring without edge curl / undercut and side cracks of the wiring both inside and outside the display area was formed.
[0119]
(Formation of conductive film)
Next, after sufficiently cleaning the substrate, the surface was treated with a solution containing a water repellent so that the surface became hydrophobic. This is to ensure that the aqueous solution for forming a conductive film to be applied thereafter is appropriately spread on the device electrodes. As the water repellent used, dimethyldiethoxysilane was sprayed on the substrate by a spray method, and dried at 120 ° C. with hot air.
[0120]
Thereafter, a conductive film 4 was formed between the device electrodes 2 and 3. This step will be described with reference to the schematic diagram of FIG. In order to compensate for the planar variation of the individual element electrodes on the substrate 21, pattern displacements are observed at several points on the substrate, and the point displacement between the observation points is approximated by a straight line. In addition, by applying a conductive film forming material, the positional shift of all the pixels is eliminated, and the coating is appropriately applied to the corresponding position.
[0121]
In this embodiment, in order to obtain a palladium film as the conductive film 4, first, 0.15% by weight of a palladium-proline complex is dissolved in an aqueous solution consisting of water 85: isopropyl alcohol (IPA) 15 and an organic palladium-containing solution is dissolved. Obtained. In addition, some additives were added. Droplets of this solution were applied between element electrodes by adjusting the dot diameter to 60 μm using an inkjet ejector using a piezo element as the droplet applying means 71 (FIG. 7A).
[0122]
Thereafter, the substrate was heated and baked at 350 ° C. for 10 minutes in air to form a conductive film 4 ′ made of palladium oxide (PdO) (FIG. 7B). A film having a dot diameter of about 60 μm and a maximum thickness of 10 nm was obtained.
[0123]
(Forming process)
Next, in this step called forming, the conductive film 4 'is subjected to an electric current treatment to generate a crack therein, thereby forming the electron-emitting portion 5 (FIG. 7C).
[0124]
A specific method is to cover the board 21 with a hood-shaped cover so as to cover the entire board, leaving a drawer wiring section around the board 21, to create a vacuum space inside the board 21, and to pull out this vacuum from an external power supply. By applying a voltage between the bidirectional wirings 24 and 26 from the terminal portion of the wiring and supplying a current between the device electrodes 2 and 3, the conductive film 4 ′ is locally broken, deformed or deteriorated, thereby providing an electrical connection. The electron emitting portion 5 in a high resistance state is formed.
[0125]
At this time, when current is heated in a vacuum atmosphere containing a slight amount of hydrogen gas, reduction is promoted by hydrogen, and the conductive film 4 ′ made of palladium oxide PdO changes to the conductive film 4 made of palladium Pd.
[0126]
At the time of this change, a crack (gap) is partially generated due to the reduction shrinkage of the film, and the position of the crack and its shape are greatly affected by the uniformity of the original film. In order to suppress variations in the characteristics of a large number of elements, it is most desirable that the crack be formed at the center of the conductive film 4 and be as linear as possible.
[0127]
Electrons are also emitted from the vicinity of the crack formed by this forming under a predetermined voltage, but the generation efficiency is still very low under the current conditions.
[0128]
The resistance value Rs of the obtained conductive film 4 is 10 2 From 10 7 Is the value of Ω.
[0129]
In this embodiment, a pulse waveform as shown in FIG. 8B is used for the forming process, and T1 is set to 0.1 msec and T2 is set to 50 msec. The applied voltage was started from 0.1 V and increased in steps of about 0.1 V every 5 seconds. The end of the energization forming process was determined by measuring a current flowing through the element at the time of applying the pulse voltage to obtain a resistance value, and when the resistance before the forming process showed a resistance 1000 times or more, the forming was ended.
[0130]
(Activation process)
As in the case of the above-mentioned forming, a vacuum space is formed inside the substrate 21 by covering it with a hood-like lid, and a pulse voltage is repeatedly applied between the device electrodes 2 and 3 from outside through the bidirectional wirings 24 and 26. . Then, a gas containing carbon atoms is introduced, and carbon or a carbon compound derived therefrom is deposited as a carbon film near the crack.
[0131]
In the present embodiment, trinitrile was used as a carbon source, introduced into a vacuum space through a slow leak valve, and set to 1.3 × 10 3 -4 Pa was maintained.
[0132]
FIG. 11 shows a preferred example of the voltage application used in the activation step. The maximum voltage value to be applied is appropriately selected in the range of 10 to 20 V.
[0133]
In FIG. 11A, T1 is the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and the positive and negative absolute values of the voltage value are set. In FIG. 11B, T1 and T1 'are the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, T1>T1', and the positive and negative absolute values of the voltage value are set equal. ing.
[0134]
At this time, the voltage applied to the device electrode 3 is positive, and the direction of the device current If flowing from the device electrode 3 to the device electrode 2 is positive. After about 60 minutes, when the emission current Ie almost reached saturation, the energization was stopped, the slow leak valve was closed, and the activation process was terminated.
[0135]
Through the above steps, an electron source substrate in which a large number of electron-emitting devices were connected in matrix wiring on the substrate was able to be manufactured.
[0136]
(Evaluation of characteristics of electron source substrate)
The electron emission characteristics of the electron source substrate manufactured by the above-described device configuration and manufacturing method were measured using an apparatus as shown in FIG. As a result, when the emission current Ie at a voltage of 12 V applied between the device electrodes was measured, an average of 0.6 μA and an average of electron emission efficiency of 0.15% were obtained. The uniformity between the elements was also good, and the variation of Ie between the elements was as good as 5%.
[0137]
Next, an image forming apparatus (display panel) as shown in FIG. 12 was manufactured using the electron source substrates having the simple matrix arrangement manufactured as described above. FIG. 12 is partially cut away to represent the inside.
[0138]
In the present example, the envelope 90 was obtained by bonding the electron source substrate 21, the support frame 86, and the face plate 82 by frit glass, and baking the resultant at 480 ° C. for 30 minutes.
[0139]
By performing all of the series of steps in a vacuum chamber, the inside of the envelope 90 can be simultaneously evacuated from the beginning, and the steps can be simplified.
[0140]
In this way, a display panel as shown in FIG. 12 was manufactured, and a drive circuit including a scanning circuit, a control circuit, a modulation circuit, a DC voltage source, and the like in FIG. 14 were connected to manufacture a panel-shaped image display device. .
[0141]
In the image display device manufactured as described above, electrons are emitted by applying a predetermined voltage to each electron-emitting device in a time-division manner through the X-direction terminal and the Y-direction terminal, and the metal as the anode electrode is formed through the high-voltage terminal Hv. An image was displayed by applying a high voltage to the bag 85 and accelerating the generated electron beam to collide with the fluorescent film 84.
[0142]
In the present embodiment, since the height of the Y-directional wiring 24 arranged substantially parallel to the linear electron-emitting portion 5 is sufficiently ensured to control the trajectory of emitted electrons satisfactorily, the luminous efficiency is high, and Since the cross section of the XY bidirectional wiring (lead wirings 11 and 12) outside the display area is formed so that the average angle formed with the substrate is an acute angle, edge curl and side cracks may occur in both the bidirectional wiring outside the display area. Thus, an image forming apparatus having high vacuum reliability was obtained.
[0143]
According to the method for manufacturing an electron source substrate described above and its application to an image forming apparatus, the elements of the electron source substrate can be reduced while suppressing defects in the matrix wiring and improving the luminous efficiency and reliability of the image forming apparatus. Improvements in the vacuum reliability of the preparation process and the image forming apparatus using the same have been realized, and large-sized and higher-quality images can be obtained.
[0144]
[Example 2]
In this example, a photosensitive paste containing lead oxide glass was formed as an oxide glass undercoat layer by patterning and firing. As a result, the electron-emitting device forming portion can be made compact, and a high density matrix wiring has been achieved. Except for this point, it is the same as the first embodiment. Hereinafter, only the portion from the oxide glass underlayer formation to the wiring formation will be described.
[0145]
(Formation of underlayer)
As a substrate 21, a sodium block layer of SiO- was formed on a 2.8 mm thick glass of PD-200 (manufactured by Asahi Glass Co., Ltd.) having a small alkali component. 2 A film having a thickness of 100 nm applied and baked was used.
[0146]
This is the same process as the formation of the insulating layer. After screen-printing a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component, it was exposed and developed. This was fired at a temperature of about 480 ° C. to form a 7 μm lead oxide underlayer.
[0147]
(Formation of Y-direction wiring)
The Y-direction wiring (lower wiring) 24 was formed by a photolithography method using a photo paste material in a linear pattern so as to be in contact with one element electrode 3 and to connect them. Using silver Ag photopaste ink DC-206 (manufactured by Dupont) as a material, screen printing was performed, dried, exposed to a predetermined pattern, repeated twice, and then batch-developed. Thereafter, firing was performed at a temperature of about 480 ° C. to form the Y-directional wiring 24 (see FIG. 4). The height of the Y-directional wiring 24 from the electron emission surface is about 15 μm, and the line width is about 50 μm.
[0148]
Simultaneously with the formation of the Y-direction wiring, the X- and Y-direction lead-out wirings 11 and 12 shown in FIG. 1 were also formed. The film thickness of only the X and Y bidirectional lead wires 11 and 12 is 10 μm, and the line width is 60 μm to 300 μm although the line width varies depending on the location. However, after patterning of the wiring, partial coating was performed outside the display area using a photosensitive acrylic resin, and baked simultaneously with the wiring.
[0149]
(Formation of insulating layer)
An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-directional wiring (upper wiring) and the element electrode 2 so as to cover the intersection with the previously formed Y-directional wiring (lower wiring) 24 below the X-directional wiring (upper wiring) described later. A contact hole 27 was formed in a connection portion corresponding to each element so as to be able to perform (see FIG. 5).
[0150]
Specifically, a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component was screen-printed and then exposed and developed. This was repeated four times, and finally baked at a temperature around 480 ° C. The thickness of the insulating layer 25 is about 30 μm as a whole, and the width is 500 μm.
[0151]
(Formation of X-direction wiring)
On the previously formed insulating layer 25, an Ag paste ink is screen-printed and dried, and the same operation is performed again on the insulating paste to apply twice, and then fired at a temperature of about 420 ° C. in the X direction. The wiring (upper wiring) 26 was formed (see FIG. 6). The X-directional wiring 26 intersects the Y-directional wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 22 at a contact hole 27 provided in the insulating layer 25. The thickness of the X-direction wiring 26 is about 15 μm, and the line width is 450 μm.
[0152]
As described above, in the present embodiment, a matrix oxide is formed on a lead oxide glass layer using a lead oxide glass-containing photosensitive paste as a base layer except for the electron emission element forming portion, so that the matrix wiring is formed in the display region. A substrate having high-density matrix wiring, which has a desired height in the Y-direction wiring and has no edge curl / undercut and side cracks in the wiring both inside and outside the display area, was formed.
[0153]
Also in the electron source substrate of the present embodiment, similar to the first embodiment, while suppressing the defects of the matrix wiring and realizing the improvement of the luminous efficiency and the reliability of the image forming apparatus, the element preparation process of the electron source substrate and the The vacuum reliability of the used image forming apparatus can be improved, and in addition, the lead wiring portion connected to the external drive circuit can be made denser, and the outer shape with respect to the image display area can be made more compact.
[0154]
[Example 3]
In this embodiment, the oxide glass layer is formed only inside the display region except for the electron-emitting device forming portion. As a result, the thickness of the extraction terminal portion outside the display area can be increased, so that the wiring resistance is reduced and the density of the matrix wiring is increased.
[0155]
The other points are the same as in the first embodiment. Hereinafter, only the portion from the oxide glass underlayer formation to the wiring formation will be described.
[0156]
(Formation of underlayer)
As a substrate 21, a sodium block layer of SiO- was formed on a 2.8 mm thick glass of PD-200 (manufactured by Asahi Glass Co., Ltd.) having a small alkali component. 2 A film having a thickness of 100 nm applied and baked was used.
[0157]
This is the same process as the formation of the insulating layer. After screen-printing a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component, a pattern was formed only in the display area by exposure-development, and this was fired at a temperature of about 480 ° C. The film thickness after firing was 5 μm, the size of the electron-emitting device forming portion was 150 μm □, and the interval between the openings was 55 μm.
[0158]
(Formation of device electrodes)
Then, titanium Ti (thickness: 5 nm) is formed as a subbing layer on the glass substrate 21 on which the underlayer is formed by sputtering, and Pt (thickness: 40 nm) is formed thereon, and then a photoresist is applied. The device electrodes 2 and 3 were formed by patterning by a series of photolithography methods of exposure, development, and etching (see FIG. 3, the underlying layer is not shown). In this example, the interval L between the device electrodes was 10 μm, and the opposing length W was 100 μm.
[0159]
(Formation of Y-direction wiring)
Regarding the wiring material of the X-direction wiring 26 and the Y-direction wiring 24 as the common wiring, it is desired that the resistance is low so that a substantially uniform voltage is supplied to many surface conduction electron-emitting devices. The thickness, wiring width, and the like are set as appropriate.
[0160]
The Y-direction wiring (lower wiring) 24 as a signal wiring was formed by a photolithography method using a photo paste material in a linear pattern so as to be in contact with one of the element electrodes 3 and to connect them. A silver Ag paste ink DC-206 (manufactured by Dupont) was used as a material, screen-printed, dried, and then exposed to a predetermined pattern. Further, in order to form a lead-out wiring portion described later, a paste was applied in an overlapping manner, and a process of collective development was performed without exposing the paste. Thereafter, firing was performed at a temperature of about 480 ° C. to form the Y-directional wiring 24 (see FIG. 4). The height of the Y-direction wiring 24 is 15 μm from the electron emission surface, and the line width is about 50 μm.
[0161]
At this time, lead wirings to the external drive circuit in both the X and Y directions shown in FIG. 1A were formed at the same time. This lead-out wiring portion was formed to be thicker than in the display region by repeating application-drying-exposure twice as described above and then performing collective development-baking. The thickness of this wiring is 12 μm, and the line width is 60 μm to 300 μm although it varies depending on the location.
[0162]
(Formation of insulating layer)
An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-directional wiring (upper wiring) and the element electrode 2 so as to cover the intersection with the previously formed Y-directional wiring (lower wiring) 24 below the X-directional wiring (upper wiring) described later. A contact hole 27 was formed in a connection portion corresponding to each element so as to be able to perform (see FIG. 5).
[0163]
Specifically, a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component was screen-printed and then exposed and developed. This was repeated four times, and finally baked at a temperature around 480 ° C. The thickness of the insulating layer 25 is about 30 μm as a whole, and the width is 500 μm.
[0164]
(Formation of X-direction wiring)
On the previously formed insulating layer 25, an Ag paste ink is screen-printed and dried, and the same operation is performed again on the insulating paste to apply twice, and then fired at a temperature of about 420 ° C. in the X direction. The wiring (upper wiring) 26 was formed (see FIG. 6). The X-directional wiring 26 intersects the Y-directional wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 22 at a contact hole 27 provided in the insulating layer 25.
[0165]
The X-direction wiring 26 functions as a scanning electrode after being formed into a panel. Note that the thickness of the X-direction wiring 26 is about 15 μm and the line width is 450 μm.
It is.
[0166]
As described above, in this embodiment, by forming the matrix wiring on the lead oxide glass layer except for the electron emission element forming portion only inside the display region, the thickness of the wiring terminal portion outside the display region is reduced. A substrate was formed having a matrix wiring which was thickened to reduce the wiring resistance, ensured a desired height of the Y-directional wiring in the display area, and had no edge curl / undercut and side cracks.
[0167]
A highly reliable, high quality and compact image forming apparatus can be realized while improving the vacuum reliability of the image forming apparatus using this.
[0168]
【The invention's effect】
As described above, according to the electrode substrate of the present invention, an oxide glass layer is formed as a base layer, and then an electrode and a wiring are formed, thereby suppressing defects in the wiring and diffusion of silver into the element portion. Thus, the height of the wiring is corrected in the display area, and an electron source substrate free of edge curl, undercut, and side cracks of the wiring inside and outside the display area can be realized.
[0169]
In the image forming apparatus using such an electron source substrate, it is possible to realize an image forming apparatus with high vacuum reliability as well as improvement in element characteristics and productivity, and to obtain a high-quality image by a higher density pixel array. Can be.
[Brief description of the drawings]
FIG. 1 is a schematic plan view for explaining a wiring configuration of an electron source substrate of the present invention.
FIG. 2 is a plan view showing a basic configuration in a display area of an electron source substrate.
FIG. 3 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2;
FIG. 4 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2;
FIG. 5 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2;
FIG. 6 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2;
FIG. 7 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2;
FIG. 8 is a diagram illustrating an example of a forming voltage.
FIG. 9 is a diagram schematically showing an apparatus for measuring characteristics of an electron-emitting device according to the present invention.
FIG. 10 is a diagram showing a device current and a relationship between a device voltage and a device voltage of the surface conduction electron-emitting device according to the present invention.
FIG. 11 is a diagram showing an example of an activation voltage.
FIG. 12 is a perspective view schematically illustrating a configuration example of an image forming apparatus according to the invention.
FIG. 13 is a diagram schematically illustrating an example of a fluorescent film in the image forming apparatus according to the present invention.
FIG. 14 is a drive circuit diagram of the image forming apparatus according to the present invention.
FIG. 15 is a schematic diagram illustrating a configuration example of a surface conduction electron-emitting device.
FIG. 16 is a schematic diagram showing the formation of a leak path and its cause.
FIG. 17 is a diagram for explaining the manufacturing process of the electron source substrate of the present invention.
FIG. 18 is a diagram for explaining the manufacturing process of the electron source substrate of the present invention.
FIG. 19 is a diagram for explaining the manufacturing process of the electron source substrate of the present invention.
FIG. 20 is a diagram for explaining the manufacturing process of the electron source substrate of the present invention.
FIG. 21 is a cross-sectional photograph showing an undercut of a wiring edge.
FIG. 22 is a comparative diagram showing the effect of improving silver diffusion.
FIG. 23 is a cross-sectional photograph showing bubbles in a cross short portion.
FIG. 24 is a cross-sectional photograph showing the effect of an oxide glass underlayer.
[Explanation of symbols]
1 substrate
2 element electrode
3 element electrode
4 Conductive film (element film)
5 Electron emission section
11 X direction lead wiring
12 Y-direction extraction wiring
13 Vacuum container forming member (sealing member)
21 Substrate (Electron source substrate)
22 Oxide glass undercoat layer
24 Y direction wiring
25 Insulation layer
26 X direction wiring
27 Contact hole
28 Electron emission element formation part
50 Ammeter for measuring element current If
51 Power supply for applying element voltage Vf to element
52 Ammeter for measuring emission current Ie
53 High voltage power supply for applying voltage to anode electrode
54 Anode electrode for capturing emission current Ie
55 vacuum equipment
56 Exhaust pump
71 Droplet applying means
82 face plate
83 glass substrate
84 fluorescent film
85 metal back
86 support frame
90 envelope (display panel)
91 black conductor
92 phosphor
101 Display panel
102 scanning circuit
103 control circuit
104 shift register
105 line memory
106 Synchronous signal separation circuit
107 Information signal generator
122 Leak path
123 Insulation layer for vacuum vessel formation
124 Mouse Hole
125 frit seal (frit glass)
126 Side crack
