JP2004327838A - 半導体レーザ素子 - Google Patents

Abstract

【課題】電流ブロック層で挟まれた領域で発生するジュール熱を放散する。
【解決手段】ｎ型クラッド層１３と、活性層１４と、ｐ型第１クラッド層１５とからなるダブルヘテロ構造の上方にｐ型第２クラッド層１７とｐ型コンタクト層１８とを積層してリッジ部１９を略台形状に形成すると共に、リッジ部１９の両側に一対のｎ型電流ブロック層２０Ａ，２０Ａを形成した半導体レーザ素子１０Ａにおいて、一対のｎ型電流ブロック層２０Ａ，２０Ａは、複数の元素材料（ＡｌＧａＡｓ）を用いて複数の化合物層（ＡｌＡｓ），（ＧａＡｓ）を積層して形成し、且つ、複数の化合物層内に複数の元素材料を全て含ませると共に、複数の化合物層内に複数の元素材料の元素数よりも元素数を削減した化合物層を少なくとも一つ以上含ませた。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とを順に積層してダブルヘテロ構造を構成し、且つ、ダブルヘテロ構造の上方にｐ型第２クラッド層とｐ型コンタクト層とを積層してリッジ部を略台形状に形成すると共に、リッジ部の両側に一対のｎ型電流ブロック層を形成した半導体レーザ素子に関する。
【０００２】
【従来の技術】
一般的に、光ディスク装置や通信機器などでは、光源として半導体レ−ザ素子が多用されている。上記した半導体レ−ザ素子は各種の構造形態があるものの、レーザ光を高出力で出射させるために、ＡｌＧａＡｓ電流ブロック層を有する内部狭窄型の半導体レーザ素子がある（例えば、非特許文献１及び非特許文献２参照）。
【０００３】
【非特許文献１】
第４１回応用物理学関係連合講演会／講演予稿集Ｎｏ．３／ｐ９８９／２８ｐ−Ｋ−４
【０００４】
【非特許文献２】
第５７回応用物理学会学術講演会／講演予稿集Ｎｏ．３／ｐ９２１／７ａ−ＫＨ−７
【０００５】
図１は従来例１として、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とからなるダブルヘテロ構造の上方に、ｐ型ＡｌＧａＡｓ第２クラッド層とｐ型ＧａＡｓコンタクト層とを積層してリッジ部を略台形状に形成すると共に、リッジ部の両側に一対のｎ型ＡｌＧａＡｓ電流ブロック層を形成した一般的な半導体レ−ザ素子を示した断面図である。
【０００６】
尚、以下の説明において、半導体レ−ザ素子を構成する各層のドーピング材料は必要に応じて説明すると共に、各層の成分組成も必要に応じて説明し、必要箇所以外では同じ符番を付して簡素化した部品名を用いて説明する。
【０００７】
図１に示した如く、従来例１の半導体レ−ザ素子１０では、基板上の各層にＡｌＧａＡｓ系の材料を主として用いている。即ち、ｎ型ＧａＡｓ基板１１の上面上に、シリコン（Ｓｉ）を１×１０^１８ｃｍ^−３ドーピングしたｎ型ＧａＡｓバッファ層１２と、シリコン（Ｓｉ）を１×１０^１８ｃｍ^−３ドーピングしたｎ型Ａｌ_０．５Ｇａ_０．５Ａｓクラッド層１３と、ノンド−プＭＱＷ活性層１４（以下、活性層１４と呼称する）と、亜鉛（Ｚｎ）を５×１０^１７ｃｍ^−３ドーピングしたｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第１クラッド層１５とが順次積層されており、ｎ型クラッド層１３と活性層１４とｐ型第１クラッド層１５とで周知のダブルヘテロ構造を構成している。
【０００８】
この際、上記した活性層１４は、例えば、二重量子井戸構造（ＭＱＷ）で、ノンドープＡｌ_０．１Ｇａ_０．９Ａｓウェル層とノンドープＡｌ_０．３Ｇａ_０．７Ａｓバリヤ層とにより構成されている。
【０００９】
また、ｐ型第１クラッド層１５上には、亜鉛（Ｚｎ）を１×１０^１８ｃｍ^−３ドーピングしたｐ型Ａｌ_０．７Ｇａ_０．３Ａｓエッチング停止層１６が膜厚１５ｎｍ〜５０ｎｍ程度成膜されている。この際、ｐ型エッチング停止層１６は、ｐ型第１クラッド層１５の上方に後述するリッジ部１９をエッチング処理により略台形状に形成するために設けたものである。
【００１０】
また、ｐ型エッチング停止層１６上には、亜鉛（Ｚｎ）を１×１０^１８ｃｍ^−３ドーピングしたｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第２クラッド層１７と、亜鉛（Ｚｎ）を２×１０^１８ｃｍ^−３ドーピングしたｐ型ＧａＡｓコンタクト層１８とが積層され、且つ、ｐ型第２クラッド層１７及びｐ型コンタクト層１８の左右両側をｐ型エッチング停止層１６に至るまでエッチング処理することで、両層１７，１８を合わせて略台形状のリッジ部１９がｐ型エッチング停止層１６上の略中央部位に形成されている。この際、リッジ部１９はエッチング処理により底辺の長さＬ１が上辺の長さＬ２より大きく略台形状に形成されている。
【００１１】
また、シリコン（Ｓｉ）を１×１０^１８ｃｍ^−３以上ドーピングした一対のｎ型Ａｌ_０．７Ｇａ_０．３Ａｓ電流ブロック層（電流狭窄層とも呼称する）２０，２０がｐ型エッチング停止層１６上の左右及び略台形状のリッジ部１９の左右両側に沿って形成されている。これら一対のｎ型電流ブロック層２０，２０は、ｐ型第２クラッド層１７のみに電流経路を狭窄するためのものである。
【００１２】
また、リッジ部１９の上部及び一対のｎ型電流ブロック層２０，２０の上部には、亜鉛（Ｚｎ）を２×１０^１９ｃｍ^−３ドーピングしたｐ型ＧａＡｓコンタクト層２１が形成されている。
【００１３】
また、ｐ型コンタクト層２１上には、金（Ａｕ）系のｐ型オ−ミック電極２２が形成され、更に、ｎ型ＧａＡｓ基板１１の下面には、金（Ａｕ）系のｎ型オ−ミック電極２３が形成されて、従来例１の半導体レーザ素子１０が作製されている。
【００１４】
ここで、上記のように構成した従来例１の半導体レーザ素子１０の動作を説明すると、図示上方のｐ型オ−ミック電極２２側から図示下方のｎ型オ−ミック電極２３側に向かって順方向電流を注入すると、電流はｐ型オ−ミック電極２２→ｐ型コンタクト層２１→一対のｎ型電流ブロック層２０，２０で狭窄されたリッジ部１９→ｐ型エッチング停止層１６を介してｐ型第１クラッド層１５→活性層１４→ｎ型クラッド層１３→ｎ型バッファ層１２→ｎ型ＧａＡｓ基板１１→ｎ型オ−ミック電極２３の順で流れ、発振しきい値以上になるとリッジ部１９の下部に対応した部位の活性層１４でレ−ザ発振して、活性層１４からレーザ光を出射している。
【００１５】
次に、各層にＡｌＧａＡｓ系の材料を主として用いた従来例１の半導体レ−ザ素子１０に対して、各層にＡｌＧａＩｎＰ系の材料を主として用いた半導体レ−ザ素子について図２を用いて説明する。
【００１６】
図２は従来例２として、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とからなるダブルヘテロ構造の上方に、ｐ型ＡｌＧａＩｎＰ第２クラッド層とｐ型ＩｎＧａＰコンタクト層とを積層してリッジ部を略台形状に形成すると共に、リッジ部の両側に一対のｎ型ＡｌＩｎＰ電流ブロック層を形成した一般的な半導体レ−ザ素子を示した断面図である。
【００１７】
図２に示した如く、従来例２の半導体レ−ザ素子３０では、ｎ型ＧａＡｓ基板３１の上面上に、シリコン（Ｓｉ）を１×１０^１８ｃｍ^−３ドーピングしたｎ型ＧａＡｓバッファ層３２と、シリコン（Ｓｉ）を１×１０^１８ｃｍ^−３ドーピングしたｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層３３と、ノンド−プＭＱＷ活性層３４（以下、活性層３４と呼称す）と、亜鉛（Ｚｎ）を５×１０^１７ｃｍ^−３ドーピングしたｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第１クラッド層３５とが順次積層されており、ｎ型クラッド層３３と活性層３４とｐ型第１クラッド層３５とで周知のダブルヘテロ構造を構成している。
【００１８】
この際、上記した活性層３４は、例えば、二重量子井戸構造（ＭＱＷ）で、ノンドープＩｎ_０．５Ｇａ_０．５Ｐウェル層とノンドープ（Ａｌ_０．３Ｇａ_０．７）_０．５Ｉｎ_０．５Ｐバリヤ層とにより構成されている。
【００１９】
また、ｐ型第１クラッド層３５上には、亜鉛（Ｚｎ）を１×１０^１８ｃｍ^−３ドーピングしたｐ型Ｉｎ_０．５Ｇａ_０．５Ｐエッチング停止層３６が膜厚１５ｎｍ〜５０ｎｍ程度成膜されている。この際、ｐ型エッチング停止層３６は、ｐ型第１クラッド層３５の上方に後述するリッジ部３９をエッチング処理により略台形状に形成するために設けたものである。
【００２０】
また、ｐ型エッチング停止層３６上には、亜鉛（Ｚｎ）を１×１０^１８ｃｍ^−３にドーピングしたｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第２クラッド層３７と、亜鉛（Ｚｎ）を２×１０^１８ｃｍ^−３ドーピングしたｐ型Ｉｎ_０．５Ｇａ_０．５Ｐコンタクト層３８とが積層され、且つ、ｐ型第２クラッド層３７及びｐ型コンタクト層３８の左右両側をｐ型エッチング停止層３６に至るまでエッチング処理することで、両層３７，３８を合わせて略台形状のリッジ部３９がｐ型エッチング停止層３６上の略中央部位に形成されている。この際、リッジ部３９はエッチング処理により底辺の長さＬ１が上辺の長さＬ２より大きく略台形状に形成されている。
【００２１】
また、シリコン（Ｓｉ）を１×１０^１８ｃｍ^−３以上ドーピングした一対のｎ型Ａｌ_０．５Ｉｎ_０．５Ｐ電流ブロック層（電流狭窄層とも呼称する）４０，４０がｐ型エッチング停止層３６上の左右及び略台形状のリッジ部３９の左右両側に沿って形成されている。これら一対のｎ型電流ブロック層４０，４０は、ｐ型第２クラッド層３７のみに電流経路を狭窄するためのものである。
【００２２】
また、リッジ部３９の上部及び一対のｎ型電流ブロック層４０，４０の上部には、亜鉛（Ｚｎ）を２×１０^１９ｃｍ^−３ドーピングしたｐ型ＧａＡｓコンタクト層４１が形成されている。
【００２３】
また、ｐ型コンタクト層４１上には、金（Ａｕ）系のｐ型オ−ミック電極４２が形成され、更に、ｎ型ＧａＡｓ基板３１の下面には、金（Ａｕ）系のｎ型オ−ミック電極４３が形成されて、従来例２の半導体レーザ素子３０が作製されている。
【００２４】
ここで、上記のように構成した従来例２の半導体レーザ素子３０の動作を説明すると、図示上方のｐ型オ−ミック電極４２側から図示下方のｎ型オ−ミック電極４３側に向かって順方向電流を注入すると、電流はｐ型オ−ミック電極４２→ｐ型コンタクト層４１→一対のｎ型電流ブロック層４０，４０で狭窄されたリッジ部３９→ｐ型エッチング停止層３６を介してｐ型第１クラッド層３５→活性層３４→ｎ型クラッド層３３→ｎ型バッファ層３２→ｎ型ＧａＡｓ基板３１→ｎ型オ−ミック電極４３の順で流れ、発振しきい値以上になるとリッジ部３９の下部に対応した部位の活性層３４でレ−ザ発振して、活性層３４からレーザ光を出射している。
【００２５】
【発明が解決しようとする課題】
ところで、上記した従来例１，２の半導体レ−ザ素子１０，３０のような構造では、動作時に、一対のｎ型電流ブロック層（２０，２０），（４０，４０）で狭窄されたリッジ部１９，３９を電流が通過する際に生じるジュール熱により、半導体レ−ザ素子１０，３０の温度が上昇する。
【００２６】
この際、高出力動作させるために大きな電流が必要な場合や、半導体レ−ザ素子１０，３０そのものが高い温度環境に置かれて動作せざるを得ない場合などでは、良好なレーザ特性を維持する上で、半導体レ−ザ素子１０，３０内部で生じる熱の外部への放散が非常に重要になる。
【００２７】
しかしながら、従来例１，２の半導体レ−ザ素子１０，３０では、もっともジュール熱の発生が著しいリッジ部１９，３９の両側が一対のｎ型電流ブロック層（２０，２０），（４０，４０）で囲まれ、且つ、一対のｎ型電流ブロック層（２０，２０），（４０，４０）が熱抵抗率の大きい材料で構成されているために、発生した熱の放散が効率的に行われず、結果として、半導体レ−ザ素子１０，３０の温度が上昇し易いという問題があった。
【００２８】
例えば、各層にＡｌＧａＡｓ系の材料を主として用いた従来例１の半導体レ−ザ素子１０のような構造では、一対のｎ型電流ブロック層２０，２０として一般的にはＡｌ_ｘＧａ_１−ｘＡｓ（但し、０．５＜ｘ＜０．８）の組成が用いられており、その具体例として従来例１ではｘ＝０．７に設定した場合に一対のｎ型Ａｌ_０．７Ｇａ_０．３Ａｓ電流ブロック層２０，２０について述べた。これに類似の構造は、ここでの図示を省略するものの、例えば、前記した非特許文献１，２等に公表されている。
【００２９】
ここで、図３はＡｌ_ｘＧａ_１−ｘＡｓの熱抵抗率のｘ依存性（半導体レーザ／ｐ．３５／応用物理学会編・伊賀健一編著／オーム社）を示している。この図３から一対のｎ型Ａｌ_０．７Ｇａ_０．３Ａｓ電流ブロック層２０，２０にＡｌ_ｘＧａ_１−ｘＡｓ（但し、０．５＜ｘ＜０．８）を用いた場合には熱抵抗率が大きくなり、半導体レ−ザ素子１０の温度上昇が発生し易くなってしまう。
【００３０】
一方、各層にＡｌＧａＩｎＰ系の材料を主として用いた従来例２の半導体レ−ザ素子３０のような構造でも、一対のｎ型電流ブロック層４０，４０にＡｌＩｎＰからなる３元化合物が用いられており、この３元化合物を用いた場合にも熱抵抗率が大きくなり、半導体レ−ザ素子３０の温度上昇が発生し易くなってしまう。
【００３１】
そこで、上記のような問題点を解消するために、電流ブロック層で挟まれた狭い領域で発生するジュール熱を効果的に放散し、高温動作に対して強い半導体レ−ザ素子が望まれている。
【００３２】
【課題を解決するための手段】
本発明は上記課題に鑑みてなされたものであり、第１の発明は、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とを順に積層してダブルヘテロ構造を構成し、且つ、前記ダブルヘテロ構造の上方にｐ型第２クラッド層とｐ型コンタクト層とを積層してリッジ部を略台形状に形成すると共に、前記リッジ部の両側に一対のｎ型電流ブロック層を形成した半導体レーザ素子において、
前記一対のｎ型電流ブロック層は、複数の元素材料を用いて複数の化合物層を積層して形成し、且つ、前記複数の化合物層内に前記複数の元素材料を全て含ませると共に、該複数の化合物層内に該複数の元素材料の元素数よりも元素数を削減した化合物層を少なくとも一つ以上含ませたことを特徴とする半導体レーザ素子である。
【００３３】
また、第２の発明は、上記した第１の発明の半導体レーザ素子において、
前記一対のｎ型電流ブロック層は、前記複数の元素材料としてＡｌＧａＡｓ系の材料又はＡｌＩｎＰ系の材料を用いたことを特徴とする半導体レーザ素子である。
【００３４】
【発明の実施の形態】
以下に本発明に係る半導体レーザ素子の一実施例を図４乃至図８を参照して＜第１実施例＞，＜第２実施例＞の順に詳細に説明する。
【００３５】
＜第１実施例＞
図４は本発明に係る第１実施例の半導体レーザ素子を示した断面図、
図５（ａ）〜（ｄ）は本発明に係る第１実施例の半導体レーザ素子の製造方法を工程順に示した断面図である。
【００３６】
図４に示した本発明に係る第１実施例の半導体レーザ素子１０Ａは、先に図１を用いて説明した従来例１の半導体レーザ素子１０に対して略台形状のリッジ部の両側に形成した一対のｎ型電流ブロック層の層構造のみが異なるものであり、ここでは説明の便宜上、従来例１に対して同じ構成部材に同一符号を付して適宜説明し、且つ、従来例１に対して異なる構成部材に新たな補助符号を付して異なる点を中心に説明する。
【００３７】
図４に示した如く、本発明に係る第１実施例の半導体レーザ素子１０Ａでは、ｎ型ＧａＡｓ基板１１の上面上に、ｎ型ＧａＡｓバッファ層１２と、ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓクラッド層１３と、ノンド−プＭＱＷ活性層１４と、ｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第１クラッド層１５とが順次積層されており、ｎ型クラッド層１３と活性層１４とｐ型第１クラッド層１５とで周知のダブルヘテロ構造を構成し、更に、ｐ型第１クラッド層１５上にｐ型Ａｌ_０．７Ｇａ_０．３Ａｓエッチング停止層１６が膜厚１５ｎｍ程度成膜され、且つ、ｐ型エッチング停止層１６上の中央部位にｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第２クラッド層１７とｐ型ＧａＡｓコンタクト層１８とを積層したリッジ部１９が略台形状に形されている点は従来例１と同じである。
【００３８】
また、ｐ型エッチング停止層１６上の左右及び略台形状のリッジ部１９の左右両側に沿って一対のｎ型電流ブロック層２０Ａ，２０Ａが先に説明した従来例１に対して層構造が異なって形成されており、この一対のｎ型電流ブロック層２０Ａ，２０Ａについては後述する。
【００３９】
また、リッジ部１９の上部及び一対のｎ型電流ブロック層２０Ａ，２０Ａの上部に、ｐ型ＧａＡｓコンタクト層２１が形成され、また、ｐ型コンタクト層２１上に金（Ａｕ）系のｐ型オ−ミック電極２２が形成され、更に、ｎ型ＧａＡｓ基板１１の下面に金（Ａｕ）系のｎ型オ−ミック電極２３が形成されて、第１実施例の半導体レーザ素子１０Ａが作製されている。
【００４０】
ここで、従来例１に対して異なる層構造を有する一対のｎ型電流ブロック層２０Ａ，２０Ａは、ＡｌＧａＡｓ系の複数の元素材料を用いて複数の化合物層を積層して形成し、且つ、複数の化合物層内に複数の元素材料を全て含ませると共に、複数の化合物層内に複数の元素材料の元素数よりも元素数を削減した化合物層を少なくとも一つ以上含ませたことを特徴としている。
【００４１】
即ち、一対のｎ型電流ブロック層２０Ａ，２０Ａをより具体的に説明すると、一対のｎ型電流ブロック層２０Ａ，２０Ａは、薄い厚みのｎ型Ａｌ_ｘ１Ｇａ_１−ｘ１Ａｓ層（但し、０．８≦ｘ１≦１）と、薄い厚みのｎ型Ａｌ_ｘ２Ｇａ_１−ｘ２Ａｓ層（但し、０≦ｘ２≦０．２）とを交互に複数回繰り返し積層した多層膜として形成されている。この際、上記したｘ１の範囲内において例えばｘ１＝１に設定した場合に、薄い厚み（例えば７ｎｍ）のｎ型Ａｌ_ｘ１Ｇａ_１−ｘ１Ａｓ層がｎ型ＡｌＡｓ層となり、一方、上記したｘ２の範囲内において例えばｘ２＝０に設定した場合に、薄い厚み（例えば３ｎｍ）のｎ型Ａｌ_ｘ２Ｇａ_１−ｘ２Ａｓ層がｎ型ＧａＡｓ層となり、これに伴って一対のｎ型電流ブロック層２０Ａ，２０Ａが例えば厚み７ｎｍのｎ型ＡｌＡｓ層と例えば厚み３ｎｍのｎ型ＧａＡｓ層とを交互に複数回繰り返し積層した多層膜として形成されている。
【００４２】
ここで、一対のｎ型電流ブロック層２０Ａ，２０Ａ内において、上記したｎ型ＡｌＡｓ層はバンドギャップエネルギーが大きい第１薄膜層として機能し、一方、上記したｎ型ＧａＡｓ層はｎ型ＡｌＡｓ層よりもバンドギャップエネルギーが小さい第２薄膜層として機能した状態で、第１薄膜層と第２薄膜層とを交互に繰り返して多層膜を形成しているが、これに限ることなく、第１薄膜層と第２薄膜層との間に他の第３薄膜層を挟んで繰り返して多層膜を形成しても良く、且つ、各薄膜層の１層当たりの厚みが１０ｎｍ以下で成膜されている。
【００４３】
更に、ｎ型Ａｌ_ｘ１Ｇａ_１−ｘ１Ａｓ層（但し、０．８≦ｘ１≦１）とｎ型Ａｌ_ｘ２Ｇａ_１−ｘ２Ａｓ層（但し、０≦ｘ２≦０．２）とを交互に複数回繰り返し積層した多層膜からなる一対のｎ型電流ブロック層２０Ａ，２０Ａ内で少なくとも１層の薄膜層は、熱抵抗率が各薄膜層を多層化した積層部分の平均の熱抵抗率よりも小さい材料を用いることで、熱抵抗率の低減を図っている。
【００４４】
そして、上記のように構成した第１実施例の半導体レーザ素子１０Ａの動作を説明すると、図示上方のｐ型オ−ミック電極２２側から図示下方のｎ型オ−ミック電極２３側に向かって順方向電流を注入すると、電流はｐ型オ−ミック電極２２→ｐ型コンタクト層２１→一対のｎ型電流ブロック層２０Ａ，２０Ａで狭窄されたリッジ部１９→ｐ型エッチング停止層１６を介してｐ型第１クラッド層１５→活性層１４→ｎ型クラッド層１３→ｎ型バッファ層１２→ｎ型ＧａＡｓ基板１１→ｎ型オ−ミック電極２３の順で流れ、発振しきい値以上になるとリッジ部１９の下部に対応した部位の活性層１４でレ−ザ発振して、活性層１４からレーザ光を出射している。
【００４５】
従って、この第１実施例の半導体レーザ素子１０Ａでは、一対のｎ型電流ブロック層２０Ａ，２０Ａを、先に従来例１で説明したようなＡｌ_ｘＧａ_１−ｘＡｓ（但し、０．５＜ｘ＜０．８）に代えて、ＡｌＧａＡｓ系の材料を用いて複数の化合物層を積層する際に元素数を削減した化合物層として例えば厚み７ｎｍのｎ型ＡｌＡｓ層と例えば厚み３ｎｍのｎ型ＧａＡｓ層とを交互に複数回繰り返し積層した多層膜としているので、とくに、元素数を削減したｎ型ＡｌＡｓ層及びｎ型ＧａＡｓ層の熱抵抗率は、先に用いた図３により明らかなように、Ａｌ_ｘＧａ_１−ｘＡｓ（但し、０．５＜ｘ＜０．８）に比べ非常に小さいため、この第１実施例で導入した一対のｎ型電流ブロック層２０Ａ，２０Ａは全体として熱抵抗率を非常に低く抑えることができる。
【００４６】
この結果、第１実施例における活性層１４に対応する発振波長（おおよそ７８５ｎｍ近傍）に対して、一対のｎ型電流ブロック層２０Ａ，２０Ａでは、実効的に、屈折率は平均組成（即ち、Ａｌ_０．７Ｇａ_０．３Ａｓ）に対応し、かつ、透明となるので、先に説明した従来例１の一対のｎ型電流ブロック層２０，２０（図１）に対し、同等の効果を備えつつ、熱抵抗率のみを格段に低く抑えられることになる。これに伴って、効果的に素子内部で発生する熱の放散が行われるので、高温特性に優れ、信頼性の高い良好な第１実施例の半導体レ−ザ素子１０Ａが得られる。
【００４７】
次に、第１実施例の半導体レーザ素子１０Ａの製造方法について、図５（ａ）〜（ｄ）を用いて工程順に説明する。
【００４８】
まず、図５（ａ）に示した第１工程では、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ ）法により第１回目の成長を行い、ｎ型ＧａＡｓ基板１１の上面上に、ｎ型ＧａＡｓバッファ層１２（Ｓｉドーピング…１×１０^１８ｃｍ^−３）と、ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓクラッド層１３（Ｓｉドーピング…１×１０^１８ｃｍ^−３）と、ノンド−プＭＱＷ活性層１４と、ｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第１クラッド層１５（Ｚｎドーピング…５×１０^１７ｃｍ^−３）と、ｐ型Ａｌ_０．７Ｇａ_０．３Ａｓエッチング停止層１６（Ｚｎドーピング…１×１０^１８ｃｍ^−３）と、ｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第２クラッド層１７（Ｚｎドーピング…１×１０^１８ｃｍ^−３）と、ｐ型ＧａＡｓコンタクト１８（Ｚｎドーピング…２×１０^１８ｃｍ^−３）とを順次積層して成膜する。
【００４９】
次に、図５（ｂ）に示した第２工程では、フォトリソグラフィ法を用いて、ｐ型コンタクト層１８上にＳｉＯ_２等の絶縁層２５及びレジスト２６を成膜してレジストパタ−ンを形成し、ｐ型エッチング停止層１６が露出するまで選択エッチング液を用いてエッチング処理を施して略台形状のリッジ部１９を形成する。ここで、リッジ部１９の上辺の長さをＬ２に設定してエッチング処理を施すと、ｐ型第２クラッド層１７及びｐ型コンタクト層１８の結晶方位と、エッチング処理速度との関係からリッジ部１９が必然的に略台形状にエッチングされてリッジ部１９の底辺の長さがＬ１となる。また、ｐ型エッチング停止層１６の膜厚は、１５ｎｍ程度に設定している。
【００５０】
次に、図５（ｃ）に示した第３工程では、レジスト２６を除去後、リッジ部１９を覆った絶縁層２５上及びｐ型エッチング停止層１６上からＭＯＣＶＤ法により第２回目の成長を行い、ｎ型ＡｌＡｓ層とｎ型ＧａＡｓ層とを交互に複数回繰り返して積層した多層膜からなる一対のｎ型電流ブロック層２０Ａ，２０Ａ（Ｓｉドーピング…１×１０^１８ｃｍ^−３）を形成する。この時、絶縁層２５上には結晶成長は行われないので、成長は選択的に行われる。
【００５１】
次に、図５（ｄ）に示した第４工程では、絶縁層２５を除去後、ＭＯＣＤＶ法により第３回目の成長を行い、リッジ部１９のｐ型コンタクト層１８上及び一対のｎ型電流ブロック層２０Ａ，２０Ａ上にｐ型ＧａＡｓコンタクト層２１（Ｚｎドーピング…２×１０^１９ｃｍ^−３）を積層し、また、ｐ型コンタクト層２１上に金（Ａｕ）系のｐオ−ミック電極２２を積層し、更に、ｎ型ＧａＡｓ基板１１の下面に金（Ａｕ）系のｎ型オ−ミック電極２３を成膜することで、第１実施例の半導体レ−ザ１０Ａを製造している。
【００５２】
次に、第１実施例を一部変形させた変形例について図６を用いて簡略に説明する。
【００５３】
図６は本発明に係る第１実施例を一部変形させた変形例の半導体レーザ素子を示した断面図である。
【００５４】
図６に示した如く、本発明に係る第１実施例を一部変形させた変形例の半導体レーザ素子１０Ｂでは、ｎ型クラッド層１３と活性層１４とｐ型第１クラッド層１５とによるダブルヘテロ構造の上方で、略台形状のリッジ部１９の両側に形成した一対のｎ型電流ブロック層２０Ｂ，２０Ｂの層構造のみが先に説明した第１実施例と異なっている。
【００５５】
ここで、上記した一対のｎ型電流ブロック層２０Ｂ，２０Ｂは、ｎ型Ａｌ_{０． ５}Ｇａ_０．５Ａｓ層２０Ｂ１と、ｎ型ＡｌＡｓ層２０Ｂ２と、ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓ層２０Ｂ３とがそれぞれ略同じ膜厚で３層膜として形成されている。
【００５６】
従って、この変形例では、一対のｎ型電流ブロック層２０Ｂ，２０Ｂを、先に従来例１で説明したようなＡｌ_ｘＧａ_１−ｘＡｓ（但し、０．５＜ｘ＜０．８）に代えて、ＡｌＧａＡｓ系の材料を用いて複数の化合物層を積層する際に等しい厚みを有するｎ型Ａｌ_０．５Ｇａ_０．５Ａｓ層２０Ｂ１と、ｎ型ＡｌＡｓ層２０Ｂ２と、ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓ層２０Ｂ３とで３層膜としているので、とくに、元素数を削減したｎ型ＡｌＡｓ層２０Ｂ２の熱抵抗率は、先に用いた図３により明らかなように、Ａｌ_ｘＧａ_１−ｘＡｓ（但し、０．５＜ｘ＜０．８）に比べ非常に小さいため、この変形例で導入した一対のｎ型電流ブロック層２０Ｂ，２０Ｂは全体として熱抵抗率を低く抑えることになる。これに伴って、効果的に素子内部で発生する熱の放散が行われるので、高温特性に優れ、信頼性の高い良好な変形例の半導体レ−ザ素子１０Ｂが得られる。
【００５７】
＜第２実施例＞
図７は本発明に係る第２実施例の半導体レーザ素子を示した断面図、
図８（ａ）〜（ｄ）は本発明に係る第２実施例の半導体レーザ素子の製造方法を工程順に示した断面図である。
【００５８】
図７に示した本発明に係る第２実施例の半導体レーザ素子３０Ａは、先に図２を用いて説明した従来例２の半導体レーザ素子３０に対して略台形状のリッジ部の両側に形成した一対のｎ型電流ブロック層の層構造のみが異なるものであり、ここでは説明の便宜上、従来例２に対して同じ構成部材に同一符号を付して適宜説明し、且つ、従来例２に対して異なる構成部材に新たな補助符号を付して異なる点を中心に説明する。
【００５９】
図７に示した如く、本発明に係る第２実施例の半導体レーザ素子３０Ａでは、ｎ型ＧａＡｓ基板３１の上面上に、ｎ型ＧａＡｓバッファ層３２と、ｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層３３と、ノンド−プＭＱＷ活性層３４と、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第１クラッド層３５とが順次積層されており、ｎ型クラッド層３３と活性層３４とｐ型第１クラッド層３５とで周知のダブルヘテロ構造を構成し、更に、ｐ型第１クラッド層３５上にｐ型Ｉｎ_０．５Ｇａ_０．５Ｐエッチング停止層３６が膜厚１５ｎｍ程度成膜され、且つ、ｐ型エッチング停止層３６上の中央部位にｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第２クラッド層３７とｐ型Ｉｎ_０．５Ｇａ_０．５Ｐコンタクト層３８とを積層したリッジ部３９が略台形状に形されている点は従来例２と同じである。
【００６０】
また、ｐ型エッチング停止層３６上の左右及び略台形状のリッジ部３９の左右両側に沿って一対のｎ型電流ブロック層４０Ａ，４０Ａが先に説明した従来例２に対して層構造が異なって形成されており、この一対のｎ型電流ブロック層４０Ａ，４０Ａについては後述する。
【００６１】
また、リッジ部３９の上部及び一対のｎ型電流ブロック層４０Ａ，４０Ａの上部に、ｐ型ＧａＡｓコンタクト層４１が形成され、また、ｐ型コンタクト層４１上に金（Ａｕ）系のｐ型オ−ミック電極４２が形成され、更に、ｎ型ＧａＡｓ基板３１の下面に金（Ａｕ）系のｎ型オ−ミック電極４３が形成されて、第２実施例の半導体レーザ素子３０Ａが作製されている。
【００６２】
ここで、従来例２に対して異なる層構造を有する一対のｎ型電流ブロック層４０Ａ，４０Ａは、ＡｌＩｎＰ系の複数の元素材料を用いて複数の化合物層を積層して形成し、且つ、複数の化合物層内に複数の元素材料を全て含ませると共に、複数の化合物層内に複数の元素材料の元素数よりも元素数を削減した化合物層を少なくとも一つ以上含ませたことを特徴としている。
【００６３】
即ち、一対のｎ型電流ブロック層４０Ａ，４０Ａをより具体的に説明すると、一対のｎ型電流ブロック層４０Ａ，４０Ａは、厚みが薄いｎ型ＡｌＰ層と、厚みが薄いｎ型ＩｎＰ層とを１層当たり１０ｎｍ以下の厚みにそれぞれ設定した上で、両層を交互に複数回繰り返して積層した多層膜として形成されており、より具体的には、厚み５ｎｍのｎ型ＡｌＰ層と、厚み５ｎｍのｎ型ＩｎＰ層とを交互に複数回繰り返して積層している。
【００６４】
そして、上記のように構成した第２実施例の半導体レーザ素子３０Ａの動作を説明すると、図示上方のｐ型オ−ミック電極４２側から図示下方のｎ型オ−ミック電極４３側に向かって順方向電流を注入すると、電流はｐ型オ−ミック電極４２→ｐ型コンタクト層４１→一対のｎ型電流ブロック層４０Ａ，４０Ａで狭窄されたリッジ部３９→ｐ型エッチング停止層３６を介してｐ型第１クラッド層３５→活性層３４→ｎ型クラッド層３３→ｎ型バッファ層３２→ｎ型ＧａＡｓ基板３１→ｎ型オ−ミック電極４３の順で流れ、発振しきい値以上になるとリッジ部３９の下部に対応した部位の活性層３４でレ−ザ発振して、活性層３４からレーザ光を出射している。
【００６５】
従って、この第２実施例の半導体レーザ素子３０Ａでは、一対のｎ型電流ブロック層４０Ａ，４０Ａを、先に従来例２で説明したようなＡｌ_０．５Ｉｎ_０．５Ｐに代えて、例えば厚み５ｎｍのｎ型ＡｌＰ層と、厚み５ｎｍのｎ型ＩｎＰ層とを複数回繰り返し積層した多層膜としている。ここで、一般にＩＩＩ−Ｖ族化合物半導体では、三元化合物よりも二元化合物の方が熱抵抗率が小さいことが知られているので、上記したＡｌＰ及びＩｎＰの各熱抵抗率はＡｌＩｎＰに比べ小さいため、この第２実施例で導入した一対のｎ型電流ブロック層４０Ａ，４０Ａは全体として熱抵抗率を非常に低く抑えることができる。
【００６６】
この結果、第２実施例における活性層３４に対応する発振波長（おおよそ６５０ｎｍ近傍）に対して、一対のｎ型電流ブロック層４０Ａ，４０Ａでは、実効的に、屈折率は平均組成（即ち、Ａｌ_０．５Ｉｎ_０．５Ｐ）に対応し、かつ、透明となるので、先に説明した従来例２のｐ型第２クラッド層３７（図２）に対し、同等の効果を備えつつ、熱抵抗率のみを格段に低く抑えられることになる。これに伴って、効果的に素子内部で発生する熱の放散が行われるので、高温特性に優れ、信頼性の高い良好な第２実施例の半導体レ−ザ素子３０Ａが得られる。
【００６７】
次に、第２実施例の半導体レーザ素子３０Ａの製造方法について、図８（ａ）〜（ｄ）を用いて工程順に説明する。
【００６８】
まず、図８（ａ）に示した第１工程では、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ ）法により第１回目の成長を行い、ｎ型ＧａＡｓ基板３１の上面上に、ｎ型ＧａＡｓバッファ層３２（Ｓｉドーピング…１×１０^１８ｃｍ^−３）と、ｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層３３（Ｓｉドーピング…１×１０^１８ｃｍ^−３）と、ノンド−プＭＱＷ活性層３４と、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第１クラッド層３５（Ｚｎドーピング…５×１０^１７ｃｍ^−３）と、ｐ型Ｉｎ_０．５Ｇａ_０．５Ｐエッチング停止層３６（Ｚｎドーピング…１×１０^１８ｃｍ^−３）と、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第２クラッド層３７（Ｚｎドーピング…１×１０^１８ｃｍ^−３）と、ｐ型Ｉｎ_０．５Ｇａ_０．５Ｐコンタクト層３８（Ｚｎドーピング…２×１０^１８ｃｍ^−３）とを順次積層して成膜する。
【００６９】
次に、図８（ｂ）に示した第２工程では、フォトリソグラフィ法を用いて、ｐ型コンタクト層３８上にＳｉＯ_２等の絶縁層４５及びレジスト４６を成膜してレジストパタ−ンを形成し、ｐ型エッチング停止層３６が露出するまで選択エッチング液を用いてエッチング処理を施して略台形状のリッジ部３９を形成する。ここで、リッジ部３９の上辺の長さをＬ２に設定してエッチング処理を施すと、ｐ型第２クラッド層３７及びｐ型コンタクト層３８の結晶方位と、エッチング処理速度との関係からリッジ部３９が必然的に略台形状にエッチングされてリッジ部３９の底辺の長さがＬ１となる。また、ｐ型エッチング停止層３６の膜厚は、１５ｎｍ程度に設定している。
【００７０】
次に、図８（ｃ）に示した第３工程では、レジスト４６を除去後、リッジ部３９を覆った絶縁層４５上及びｐ型エッチング停止層３６上からＭＯＣＶＤ法により第２回目の成長を行い、ｎ型ＡｌＰ層とｎ型ＩｎＰ層と交互に複数回繰り返し積層した一対のｎ型電流ブロック層４０Ａ，４０Ａ（Ｓｉドーピング…１×１０^１８ｃｍ^−３）を形成する。この時、絶縁層４５上には結晶成長は行われないので、成長は選択的に行われる。
【００７１】
次に、図８（ｄ）に示した第４工程では、絶縁層４５を除去後、ＭＯＣＤＶ法により第３回目の成長を行い、リッジ部３９のｐ型コンタクト層３８上及び一対のｎ型電流ブロック層４０Ａ，４０Ａ上にｐ型ＧａＡｓコンタクト層４１（Ｚｎドーピング…２×１０^１９ｃｍ^−３）を積層し、また、ｐ型コンタクト層４１上に金（Ａｕ）系のｐオ−ミック電極４を積層し、更に、ｎ型ＧａＡｓ基板３１の下面に金（Ａｕ）系のｎ型オ−ミック電極４３を成膜することで、第２実施例の半導体レ−ザ１０Ａを製造している。
【００７２】
尚、以上の第１，第２実施例では、半導体レーザの層材料としてＡｌＧａＡｓ系又はＡｌＧａＩｎＰ系の材料を用いたが、言うまでもなく、本発明はこれらの材料に限定されるものではない。さらに、本実施例では、内部狭窄型の半導体レーザ構造の例として順メサのリッジ導波路を備える構造を取り上げたが、本発明はこの例に限定されるものではなく、広く一般の内部狭窄型の半導体レーザに適用可能であることは言うまでもない。
【００７３】
【発明の効果】
以上詳述した本発明に係る半導体レーザ素子によれば、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とを順に積層してダブルヘテロ構造を構成し、且つ、ダブルヘテロ構造の上方にｐ型第２クラッド層とｐ型コンタクト層とを積層してリッジ部を略台形状に形成すると共に、リッジ部の両側に一対のｎ型電流ブロック層を形成した際、前記一対のｎ型電流ブロック層は、複数の元素材料を用いて複数の化合物層を積層して形成し、且つ、前記複数の化合物層内に前記複数の元素材料を全て含ませると共に、該複数の化合物層内に該複数の元素材料の元素数よりも元素数を削減した化合物層を少なくとも一つ以上含ませているので、一対のｎ型電流ブロック層は全体として熱抵抗率を非常に低く抑えることができ、効果的に素子内部で発生する熱の放散が行われるので、高温特性に優れ、信頼性の高い良好な半導体レ−ザ素子が得られる。
【図面の簡単な説明】
【図１】従来例１として、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とからなるダブルヘテロ構造の上方に、ｐ型ＡｌＧａＡｓ第２クラッド層とｐ型ＧａＡｓコンタクト層とを積層してリッジ部を略台形状に形成すると共に、リッジ部の両側に一対のｎ型ＡｌＧａＡｓ電流ブロック層を形成した一般的な半導体レ−ザ素子を示した断面図である。
【図２】従来例２として、ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とからなるダブルヘテロ構造の上方に、ｐ型ＡｌＧａＩｎＰ第２クラッド層とｐ型ＩｎＧａＰコンタクト層とを積層してリッジ部を略台形状に形成すると共に、リッジ部の両側に一対のｎ型ＡｌＩｎＰ電流ブロック層を形成した一般的な半導体レ−ザ素子を示した断面図である。
【図３】Ａｌ_ｘＧａ_１−ｘＡｓの熱抵抗率のｘ依存性を示した図である。
【図４】本発明に係る第１実施例の半導体レーザ素子を示した断面図である。
【図５】（ａ）〜（ｄ）は本発明に係る第１実施例の半導体レーザ素子の製造方法を工程順に示した断面図である。
【図６】本発明に係る第１実施例を一部変形させた変形例の半導体レーザ素子を示した断面図である。
【図７】本発明に係る第２実施例の半導体レーザ素子を示した断面図である。
【図８】（ａ）〜（ｄ）は本発明に係る第２実施例の半導体レーザ素子の製造方法を工程順に示した断面図である。
【符号の説明】
１０Ａ…第１実施例の半導体レーザ素子、
１１…ｎ型ＧａＡｓ基板、１２…ｎ型ＧａＡｓバッファ層、
１３…ｎ型Ａｌ_０．５Ｇａ_０．５Ａｓクラッド層、
１４…ノンド−プＭＱＷ活性層、
１５…ｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第１クラッド層、
１６…ｐ型Ａｌ_０．７Ｇａ_０．３Ａｓエッチング停止層、
１７…ｐ型Ａｌ_０．５Ｇａ_０．５Ａｓ第２クラッド層、
１８…ｐ型ＧａＡｓコンタクト層、
１９…リッジ部、
２０Ａ，２０Ａ…多層膜からなるｎ型電流ブロック層、
２１…ｐ型ＧａＡｓコンタクト層、
２２…ｐ型オ−ミック電極、２３…ｎ型オ−ミック電極、
１０Ｂ…第１実施例を一部変形させた変形例の半導体レーザ素子、
２０Ｂ，２０Ｂ…３層膜からなるｎ型電流ブロック層、
３０Ａ…第２実施例の半導体レーザ素子、
３１…ｎ型ＧａＡｓ基板、３２…ｎ型ＧａＡｓバッファ層、
３３…ｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層、
３４…ノンド−プＭＱＷ活性層、
３５…ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第１クラッド層、
３６…ｐ型Ｉｎ_０．５Ｇａ_０．５Ｐエッチング停止層、
３７…ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐ第２クラッド層、
３８…ｐ型Ｉｎ_０．５Ｇａ_０．５Ｐコンタクト層、
３９…リッジ部、
４０Ａ，４０Ａ…多層膜からなるｎ型電流ブロック層、
４１…ｐ型ＧａＡｓコンタクト層、
４２…ｐ型オ−ミック電極、４３…ｎ型オ−ミック電極。

Claims (2)

1. ｎ型クラッド層と、活性層と、ｐ型第１クラッド層とを順に積層してダブルヘテロ構造を構成し、且つ、前記ダブルヘテロ構造の上方にｐ型第２クラッド層とｐ型コンタクト層とを積層してリッジ部を略台形状に形成すると共に、前記リッジ部の両側に一対のｎ型電流ブロック層を形成した半導体レーザ素子において、
   前記一対のｎ型電流ブロック層は、複数の元素材料を用いて複数の化合物層を積層して形成し、且つ、前記複数の化合物層内に前記複数の元素材料を全て含ませると共に、該複数の化合物層内に該複数の元素材料の元素数よりも元素数を削減した化合物層を少なくとも一つ以上含ませたことを特徴とする半導体レーザ素子。
2. 請求項１記載の半導体レーザ素子において、
   前記一対のｎ型電流ブロック層は、前記複数の元素材料としてＡｌＧａＡｓ系の材料又はＡｌＩｎＰ系の材料を用いたことを特徴とする半導体レーザ素子。

Images