JP2004319824A - 樹脂封止型半導体装置とその製造方法 - Google Patents

樹脂封止型半導体装置とその製造方法 Download PDF

Info

Publication number
JP2004319824A
JP2004319824A JP2003112773A JP2003112773A JP2004319824A JP 2004319824 A JP2004319824 A JP 2004319824A JP 2003112773 A JP2003112773 A JP 2003112773A JP 2003112773 A JP2003112773 A JP 2003112773A JP 2004319824 A JP2004319824 A JP 2004319824A
Authority
JP
Japan
Prior art keywords
terminal
resin
semiconductor device
semiconductor element
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003112773A
Other languages
English (en)
Other versions
JP4467903B2 (ja
Inventor
Masachika Masuda
正親 増田
Chikao Ikenaga
知加雄 池永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2003112773A priority Critical patent/JP4467903B2/ja
Priority to US10/821,173 priority patent/US7405468B2/en
Publication of JP2004319824A publication Critical patent/JP2004319824A/ja
Priority to US12/213,277 priority patent/US20080251902A1/en
Application granted granted Critical
Publication of JP4467903B2 publication Critical patent/JP4467903B2/ja
Priority to US12/801,896 priority patent/US8653647B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体部品の更なる小型化、薄型化を廉価に達成でき、量産性に適した、QFNパッケージあるいはSONパッケージ構造の半導体装置と製造方法を提供する。
【解決手段】樹脂封止型半導体装置で、リード部をハーフエッチングにて薄肉にしている各端子部材110を同じ向きにし、外部端子部の表裏の面および内部端子部111の端子面112aが、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部112を外側、内部端子部側を内側に向けて、各端子部材を配しており、半導体素子120の端子面120aの周辺に各端子部材のリード部114を搭載した、LOC構造、あるいは、半導体素子をその端子面でない裏面の周辺にて各端子部材のリード部に搭載した、COL構造としたもので、各端子部材のハーフエッチング面114a側の外部端子部の厚肉部の一面と外側側面とを端子面として露出させ、これ以外を樹脂中にして樹脂封止されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、エッチング形成した端子部材を用いた、小型、薄型の樹脂封止型半導体装置と、その製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求され、それにともなって、半導体部品の小型化、薄型化が進んでおり、更なる薄型化を廉価に達成できるパッケージが求められている。
このような状況のもと、薄型化に対応するものとして、特開平11−307675号公報に記載の接続用リードの上面及び下面を露出させた構造の樹脂封止型半導体装置や、特開平11−260989号公報に記載の接続用リードの一部を露出して外部端子としている樹脂封止型半導体装置が提案されている。
特開平11−307675号や 特開平11−260989号公報に記載のものは、ダイパッドを備えた樹脂封止型半導体装置で、特にセンターパッド配列の半導体素子を用いた場合、薄型化は十分なものでない。
【0003】
【特許文献1】
特開平11−307675号公報
【特許文献2】
特開平11−260989号公報
【0004】
【発明が解決しようとする課題】
上記のように、近年、半導体部品の小型化、薄型化が進んでおり、更なる薄型化を廉価に達成できるパッケージが求められており、この対応が求められていた。
本発明はこれらに対応するもので、具体的には、半導体部品の更なる小型化、薄型化を廉価に達成でき、量産性に適した、QFN(Quad Flat Nonlead)パッケージあるいはSON(Small Outline Nonlead)パッケージ構造の半導体装置を提供しようとするものである。
同時に、このような樹脂封止型半導体装置の製造方法の提供しようとするものである。
【0005】
【課題を解決するための手段】
本発明の樹脂封止型半導体装置は、外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子1つとを用い、半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造、あるいは、半導体素子をその端子面でない裏面の周辺にて各端子部材のリード部に搭載した、COL(Chip On Lead)構造としたもので、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面と外側側面とを端子面として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とするものである。
そして、上記の樹脂封止型半導体装置おいて、半導体素子がセンターパッド配列で、該半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造としていることを特徴とするものである。
あるいは、本発明の樹脂封止型半導体装置は、外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子2つ以上を積層した状態とし、各半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、センターパッド配列の半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造とし、該センターパッド配列の半導体素子の端子面でない裏面上に、一番上以外をペリフェラルパッド配列の半導体素子として、順次、その裏面側を前記センターパッド配列の半導体素子側に向けて、半導体素子を重ねて搭載したもので、各端子部材は、リード部のハーフエッチング面に対向する側の面にて前記センターパッド配列の半導体素子に搭載し、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面と外側側面とを端子面として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とするものである。
そして、上記のいずれかの樹脂封止型半導体装置おいて、樹脂封止されて、全体が板状方形であることを特徴とするものである。
【0006】
あるいはまた、本発明の樹脂封止型半導体装置は、外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子1つとを用い、半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造、あるいは、半導体素子をその端子面でない裏面の周辺にて各端子部材のリード部に搭載した、COL(Chip On Lead)構造としたもので、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とするものである。
そして、上記の樹脂封止型半導体装置おいて、半導体素子がセンターパッド配列で、該半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造としていることを特徴とするものである。
更にまた、本発明の樹脂封止型半導体装置は、外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子2つ以上を積層した状態とし、各半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、センターパッド配列の半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造とし、該センターパッド配列の半導体素子の端子面でない裏面上に、一番上以外をペリフェラルパッド配列の半導体素子として、順次、その裏面側を前記センターパッド配列の半導体素子側に向けて、半導体素子を重ねて搭載したもので、各端子部材は、内部端子部のハーフエッチング面に対向する側の面にて前記センターパッド配列の半導体素子に搭載し、該センターパッド配列の半導体素子の端子面でない裏面上に、ペリフェラルパッド配列の半導体素子を互いに裏面を合せるようにして重ねて搭載したもので、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とするものである。
【0007】
また、上記のいずれかに記載の樹脂封止型半導体装置において、外部端子部の外側側面部に切り欠け部を設けていることを特徴とするものである。
また、上記のいずれかに記載の樹脂封止型半導体装置おいて、端子部材は、Cu、Cu系合金、42%Ni−Fe系合金からなることを特徴とするものである。
また、上記のいずれかに記載の樹脂封止型半導体装置において、内部端子部の端子面および外部端子部の表裏の端子面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた1つの金属めっき層を、接続用のめっき層として設けていることを特徴とするものである。
【0008】
第1の本発明の樹脂封止型半導体装置の製造方法は、請求項1ないし4のいずれかに記載の樹脂封止型半導体装置の製造方法であって、順に、(a)1つの樹脂封止型半導体装置の各端子部材の配置に対応した、端子部材の配置を1単位として、ハーフエッチング技術を用いたエッチング加工にて、端子部材の外部端子部側を支持部で連結した状態で、面付けして形成し、面付け形成された加工シートを得る加工工程と、(b)接続用の表面めっきを施すめっき処理工程と、(c)加工シートを固定した状態で、面付け分だけ、半導体素子を所定の位置に位置決めして、各端子部材のリード部上に搭載する半導体素子搭載工程と、(d)この状態で、各半導体素子について、その端子と端子部材の内部端子部の端子面とをワイヤボンディング接続するワイヤボンディング工程と、(e)面付け形成された加工シートのハーフエッチング面側を覆うように平面状に、モールド用のテープを貼る、平面状に貼る、テープ貼り工程と、(f)モールド用のテープ側は、テープに添わせ、反対側はキャビティを設けるように、表裏をモールド固定用の平板にて囲み、加工シート全体について、一括してモールドを行う、一括モールド工程と、(g)表裏のモールド固定用の平板、テープを除去し、切断用のテープを貼り、該切断用のテープとは反対側からダイシングソーにて切断して、樹脂封止型半導体装置を1個づつに個片化して得る個片化工程と、を行うことを特徴とするものである。
【0009】
第2の本発明の樹脂封止型半導体装置の製造方法は、請求項5ないし7のいずれかに記載の樹脂封止型半導体装置の製造方法であって、順に、(a1)1つの樹脂封止型半導体装置の各端子部材の配置に対応した、端子部材の配置を1単位として、ハーフエッチング技術を用いたエッチング加工にて、端子部材の外部端子部側を支持部で連結した状態で、面付けして形成し、面付け形成された加工シートを得る加工工程と、(b1)接続用の表面めっきを施すめっき処理工程と、(c1)加工シートを固定した状態で、面付け分だけ、半導体素子を所定の位置に位置決めして、各端子部材のリード部上に搭載する半導体素子搭載工程と、(d1)この状態で、各半導体素子について、その端子と端子部材の内部端子部の端子面とをワイヤボンディング接続するワイヤボンディング工程と、(e1)面付け形成された加工シートのハーフエッチング面側を覆うように平面状に、モールド用のテープを貼る、平面状に貼る、テープ貼り工程と、(f1)モールド用のテープ側は、テープに添わせ、モールド固定用の平板にて固定し、反対側には、所定の面付け数をまかなう所定の型を設け、前記モールド固定用の平板と前記型間を樹脂で埋めるモールドを行う、モールド工程と、(g1)モールド固定用の平板、テープを除去し、切断用のテープを貼り、該切断用のテープとは反対側からダイシングソーにて切断して、樹脂封止型半導体装置を1個づつに個片化して得る個片化工程と、を行うことを特徴とするものである。
【0010】
【作用】
本発明の樹脂封止型半導体装置は、このような構成にすることにより、半導体部品の更なる小型化、薄型化を廉価に達成でき、量産性に適したQFNパッケージあるいはSONパッケージ構造の半導体装置の提供を可能にしている。
即ち、ハーフエッチング法にて作製され、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材と、半導体素子とを用い、具体的には、端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、半導体素子の端子面の周辺に端子部材の各端子部材のリード部を搭載した、LOC(Lead On Chip)構造、あるいは、半導体素子をその端子面でない裏面の周辺にて各端子部材のリード部に搭載した、COL(Chip On Lead)構造としたもので、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面と外側側面とを端子面として露出させ、あるいは、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させ、これ以外を樹脂中にして樹脂封止されていることにより、これを達成している。
また、ワイヤボンディング接続をとっていることにより、接続作業性を良いものとし、且つ、接続信頼性を良いものとしている。
また、後述する、本発明の樹脂封止型半導体装置の製造方法により、面付け状態で作製でき、量産性の良い構造といえる。
特に、樹脂封止されて、全体が板状方形で、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面と外側側面とを端子面として露出させ、これ以外を樹脂中にして樹脂封止されている場合には、樹脂封止工程(モールド工程)において、特別な型を設ける必要はなく、一括モールドが簡単に行え、量産性、設備の面からも好ましい構造と言える。
また、特に、LOC構造で、半導体素子をセンターパッド配列とすることにより、より一層の薄型化を達成できるものとしている。
尚、外部端子部の外側側面部に切り欠け部を設けていることにより、個片化の際の切断を容易なものとしている。
端子部材としては、Cu、Cu系合金、42%Ni−Fe系合金からなるものが挙げられる。
また、内部端子部の端子面および外部端子部の表裏の端子面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた1つの金属めっき層を、接続用のめっき層としていることにより、ワイヤボンディング接続を信頼性良いものとしている。
【0011】
第1の本発明の樹脂封止型半導体装置の製造方法は、このような構成にすることにより、請求項1ないし4の発明の薄型の樹脂封止型半導体装置を、量産性良く製造できるものとしている。
また、第2の本発明の樹脂封止型半導体装置の製造方法は、このような構成にすることにより、請求項5ないし7の発明の薄型の樹脂封止型半導体装置を、量産性良く製造できるものとしている。
【0012】
【発明の実施の形態】
本発明の実施の形態を図に基づいて説明する。
図1(a)は本発明の樹脂封止型半導体装置の実施の形態の第1の例の断面図で、図1(b)は図1(a)のA1側から透視してみた図で、図2(a)は本発明の樹脂封止型半導体装置の実施の形態の第2の例の断面図で、図2(b)は図2(a)のB1側から透視してみた図で、図3(a)は本発明の樹脂封止型半導体装置の実施の形態の第3の例の断面図で、図3(b)は図3(a)のC1側から透視してみた図で、図4(a)は本発明の樹脂封止型半導体装置の実施の形態の第4の例の断面図で、図4(b)は図4(a)のD1側から透視してみた図で、図5(a)、図5(b)、図5(c)はそれぞれ第1の例、第2の例、第3の例の変形例の断面図で、図6(a)は本発明の樹脂封止型半導体装置の実施の形態の第5の例の断面図で、図6(b)は図6(a)のE1側から透視してみた図で、図7(a)は本発明の樹脂封止型半導体装置の実施の形態の第6の例の断面図で、図7(b)は図7(a)のF1側から透視してみた図で、図8(a)、図8(b)はそれぞれ第5の例、第6の例の変形例の断面図で、図9は本発明の樹脂封止型半導体装置の製造方法の実施の形態の1例の製造工程の一部を示した工程断面図で、図10は図9に続く工程を示した工程断面図で、図11はダイシングソーによる切断状態を示した図である。
尚、図1(a)は図1(b)のA1−A2側から見た図で、図2(a)は図2(b)のB1−B2側から見た図で、図3(a)は図3(b)のC1−C2側から見た図で、図4(a)は図4(b)のD1−D2側から見た図で、図6(a)は図6(b)のE1−E2側から見た図で、図7(a)は図7(b)のF1−F2側から見た図である。
また、図10(i)における両方向矢印は、ダイシングソーの昇降方向を示している。
図1〜図11中、110は端子部材、111は内部端子部、112は外部端子部、112a、112bは端子面、113は連結部、114はリード部、114aはハーフエッチング面、115は凹部(グルーブとも言う)、116は切り欠け部、120、120Aは半導体素子(半導体チップあるいは単にチップとも言う)、120aは端子面、121は端子、125、125Aは半導体素子(半導体チップあるいは単にチップとも言う)、125aは端子面、126は端子、130、135、135Aはボンディングワイヤ、140は封止用樹脂、210は端子部材、211は内部端子部、212は外部端子部、212a、212bは端子面、、214はリード部、214aはハーフエッチング面、215は凹部(グルーブとも言う)、216は切り欠け部、220は半導体素子(半導体チップあるいは単にチップとも言う)、220aは端子面、221は端子、225は半導体素子(半導体チップあるいは単にチップとも言う)、225aは端子面、226は端子、230、235はボンディングワイヤ、240は封止用樹脂、
310は加工用素材、310Aは加工シート、320はレジスト、325は開口、330は端子部材、331は内部端子部、332は外部端子部、334は凹部、334Aは切り欠け部、335は凹部(グルーブとも言う)、336は支持部(連結部とも言う)、337はリード部、337aはハーフエッチング面、340は半導体素子、341は端子部、350はボンディングワイヤ、360は(モールド用の)テープ、365は(切断用の)テープ、371、372はモールド固定用の平板、380は封止用樹脂、401は単位の樹脂封止型半導体装置、410Aは加工シート、415は枠部、416は治具孔、417は長孔部、485は切断ラインである。
【0013】
はじめに、本発明の樹脂封止型半導体装置の実施の形態の第1の例を図1に基づいて説明する。
第1の例は、外部回路と接続するための外部端子部112と、半導体素子と接続するための内部端子部111をその一部として含むリード部114とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材(図示していない)から、外部端子部112の少なくとも一部を加工用素材の厚さの厚肉にし、リード部114をハーフエッチングにて薄肉にしている端子部材110を、複数個と、センターパッド配列の半導体素子120とを用い、半導体素子120の所定の端子部121と所定の端子部材の内部端子部111とをワイヤボンディング接続して、樹脂封止した平板状方形の樹脂封止型半導体装置である。
そして、各端子部材110を同じ向きにし、外部端子部112の表裏の面およびリード部114のエッチング面114aが、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部112を外側、内部端子部111を内側に向けて、各端子部材110を配しており、内部端子部111の端子面をエッチング面114aとして、且つ、リード部114のハーフエッチング面114aでない側の面を半導体素子の端子面120aに載せるLOC(Lead On Chip)構造のもので、各端子部材110のハーフエッチング面114a側の外部端子部の厚肉部の一面と外側側面とを、それぞれ端子面112a,112bとして露出させ、これ以外を樹脂中にして樹脂封止されている。
【0014】
本例は、端子部材110の加工用素材(図示していない)の一面側が、露出するようにして樹脂封止していることにより、薄型化が達成できる。
また、半導体素子自体の厚さの薄化に対応しても、薄型化が達成できる。
本例では、加工用素材の厚さと半導体素子の総厚により、その厚さは決まる。
また、本例においては、ワイヤボンディング接続をとっていることにより、接続作業性を良いものとし、且つ、接続信頼性を良いものとしている。
また、本例は、後述する、(図9、図10に示す)本発明の樹脂封止型半導体装置の製造方法により、面付け状態で作製できる、量産性に適した構造といえる。
また、本例は、樹脂封止工程(モールド工程)においては、特別な形状にキャビティーを設ける必要はなく、平板状のものでその両側を抑えた状態でモールドが簡単に行える構造で、設備の面からも好ましい構造と言える。
【0015】
端子部材110は、Cu、Cu系合金、42%Ni−Fe系合金等が挙げられるが、通常は、導電性等から、Cu、Cu系合金が用いられる。
第1の例においては、外部端子部112の外側側面の端子面112bは切断部で、それ以外の表面には、接続用のめっき層が設けられている。
接続用のめっき層としては、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた1つの金属めっき層が用いられる。
封止用樹脂140としては、通常、エポキシ系のものが用いられるが、これに限定はされない。
【0016】
次に、本発明の樹脂封止型半導体装置の実施の形態の第2の例を図2に基づいて説明する。
第2の例の樹脂封止型半導体装置も、第1の例と同様に、外部回路と接続するための外部端子部112と、半導体素子と接続するための内部端子部111をその一部として含むリード部114とを、一体的に連結してなる同じ形状の端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材(図示していない)から、外部端子部112の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材110を、複数個と、センターパッド配列の半導体素子120とを用い、半導体素子120の所定の端子部121と所定の端子部材の内部端子部111とをワイヤボンディング接続して、樹脂封止した平板状方形の樹脂封止型半導体装置であり、各端子部材110を同じ向きにし、外部端子部112の表裏の面およびリード部114のエッチング面114aが、それぞれ、一平面上に、揃うようにし、周辺部に、内部端子部側を内側に向けて、各端子部材を配している。
第2の例は、第1の例とは異なり、内部端子部111の端子面をリード部のエッチング面114aと対向する面に設け、且つ、リード部114のハーフエッチング面114a側の面を半導体素子120の端子面120aに載せるLOC(Lead On Chip)構造のものである。
そして、第1の例と同様に、各端子部材110のハーフエッチング面114a側の外部端子部の厚肉部の一面と外側側面とを、それぞれ端子面112a,112bとして露出させ、これ以外を樹脂中にして樹脂封止されている。
第2の例も端子部材110の加工用素材(図示していない)の一面側が、露出するようにして樹脂封止していることにより、薄型化が達成できる。
半導体素子は加工用素材から端子部材のハーフエッチングの深さよりも薄いものが用いられる。
例えば、端子部材110の加工用素材の板厚を0. 2mm厚とした場合、0. 1mm〜0. 025mm厚の半導体素子を用いることにより、薄型化が達成できる。
また、本例においても、ワイヤボンディング接続をとっていることにより、接続作業性を良いものとし、且つ、接続信頼性を良いものとしている。
また、本例も、半導体素子へのリード部の搭載向きが第1の例とは異なるが、基本的には、ほぼ同じように面付け状態で作製でき、量産性に適した構造と言える。
また、第1の例と同様に、樹脂封止工程(モールド工程)においては、特別な形状にキャビティーを設ける必要はなく、平板状のものでその両側を抑えた状態でモールドが簡単に行える構造で、設備の面からも好ましい構造と言える。
各部については第1の例と同じものが用いられる。
【0017】
次に、本発明の樹脂封止型半導体装置の実施の形態の第3の例を図3に基づいて説明する。
第3の例の樹脂封止型半導体装置は、第1の例において、半導体素子120の端子面120a側でない裏面に、その対向する2辺に沿いパッドが配置されたペリフェラルパッド配列の半導体装置125をその裏面側で積層して、半導体素子120とは反対側でリード部114とワイヤボンディング接続したものである。
第3の例も端子部材110の加工用素材(図示していない)の一面側が、第1の例と同様、露出するようにして樹脂封止していることにより、半導体素子を1つのパッケージ内に重ね搭載するタイプのものにおいて、薄型化が達成できる。半導体素子を2個用いるが基本的には第1の例と同様にして、面付けで作製することができる、量産性に適した構造で、また、第1の例と同様に、樹脂封止工程(モールド工程)においては、特別な形状にキャビティーを設ける必要はなく、平板状のものでその両側を抑えた状態でモールドが簡単に行える構造で、設備の面からも好ましい構造と言える。
各部については第1の例と同じものが用いられる。
【0018】
次に、本発明の樹脂封止型半導体装置の実施の形態の第4の例を図4に基づいて説明する。
第4の例の樹脂封止型半導体装置は、第3の例において、半導体素子120を同じセンタパッド配列の半導体素子120Aに代え、且つ、その対向する2辺に沿いパッドが配置されたペリフェラルパッド配列の半導体装置125を、その4辺に沿いパッドが配置されたペリフェラルパッド配列の半導体装置125Aに代えて用い、更に、端子部材110を周辺4辺に沿い配設したものである。
半導体素子125Aの端子126の端子部材との接続は、リード部114の、半導体素子120の接続の場合とは反対側の面で行なっている。
第4の例も端子部材110の加工用素材(図示していない)の一面側が、第1の例と同様、露出するようにして樹脂封止していることにより、薄型化が達成できる。
本例も、半導体素子を2個用いるが基本的には第1の例と同様にして、面付けで作製することができ、量産性に適した構造で、また、第1の例と同様に、樹脂封止工程(モールド工程)においては、特別な形状にキャビティーを設ける必要はなく、平板状のものでその両側を抑えた状態でモールドが簡単に行える構造で、設備の面からも好ましい構造と言える。
各部については第1の例と同じものが用いられる。
【0019】
第1の例、第2の例、第3の例の変形例としては、樹脂のモールド領域がこれらとは若干異なり、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させている形態の、それぞれ、図5(a)、図5(b)、図5(c)に示すものが挙げられる。
勿論、第4の例の変形例として、同様の形態を採るものを挙げることができる。
【0020】
次に、本発明の樹脂封止型半導体装置の実施の形態の第5の例を図6に基づいて説明する。
第5の例の樹脂封止型半導体装置は、第1の例と同じ端子部材210を、複数個と、その4辺に沿いパッドが配置されたペリフェラルパッド配列の半導体装置220とを用い、半導体素子220の所定の端子部221と所定の端子部材の内部端子部211とをワイヤボンディング接続して、樹脂封止した平板状方形の樹脂封止型半導体装置である。
そして、各端子部材210を同じ向きにし、外部端子部212の表裏の面およびリード部214のエッチング面214aが、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部212を外側、内部端子部211側を内側に向けて、各端子部材を配しており、内部端子部211の端子面をリード部のエッチング面214aと対向する面に設け、且つ、半導体素子220をその端子面220aでない裏面の周辺にて、各端子部材のリード部214に搭載した、COL(Chip On Lead)構造としたものである。
そして、第1の例と同様に、各端子部材210のハーフエッチング面214a側の外部端子部の厚肉部の一面と外側側面とを、それぞれ端子面212a,212bとして露出させ、これ以外を樹脂中にして樹脂封止されている。
半導体素子220以外の各部については、第1の例と同じものが適用でき、その作製も、面付け作製ができる量産性に適した構造のもので、樹脂モールドに際しては、第1の例の場合と同様、特別な形状にキャビティーを設ける必要はなく、平板状のものでその両側を抑えた状態でモールドが簡単に行える構造で、設備の面からも好ましい構造と言える。
各部については第1の例と同じものが用いられる。
【0021】
次に、本発明の樹脂封止型半導体装置の実施の形態の第6の例を図7に基づいて説明する。
第6の例の樹脂封止型半導体装置は、第5の例において、半導体素子220の端子面220a上に、その4辺に沿いパッドが配置されたペリフェラルパッド配列の半導体装置225をその裏面側で積層して、半導体素子220とは同じ側でリード部114とワイヤボンディング接続したものである。
第6の例も端子部材210の加工用素材(図示していない)の一面側が、第1の例と同様、露出するようにして樹脂封止していることにより、半導体素子を1つのパッケージ内に重ね搭載するタイプのものにおいて、薄型化が達成できる。
本例も、半導体素子を2個用いるが基本的には第1の例と同様にして、面付けで作製することができ、量産性に適した構造で、また、第1の例と同様に、樹脂封止工程(モールド工程)においては、特別な形状にキャビティーを設ける必要はなく、平板状のものでその両側を抑えた状態でモールドが簡単に行える構造で、設備の面からも好ましい構造と言える。
各部については第1の例と同じものが用いられる。
【0022】
第5の例、第6の例の変形例としては、樹脂のモールド領域がこれらとは若干異なり、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させている形態の、それぞれ、図8(a)、図8(b)に示すものが挙げられる。
【0023】
次いで、第1の例の樹脂封止型半導体装置の製造方法の1例を図9、図10に基づいて説明する。
尚、これを以って、本発明の樹脂封止型半導体装置の製造方法の実施の形態の1例の説明に代える。
先ず、加工用素材310の両面に所定形状にレジスト320を配設し(図9(a))、1つの樹脂封止型半導体装置の端子部材の配置に対応した、端子部材の配置を1単位として、この配置状態に、ハーフエッチング技術を用いたエッチング加工法にて、両面からエッチングを行い、端子部材330を、支持部336にて連結した状態で、面付けして形成する。(図9(b))
これにより、1つの樹脂封止型半導体装置の端子部材の配置に対応した、端子部材の配置を1単位として、これが支持部335にて連結され面付けされた、加工シート310Aを得る。
加工用素材310としては、Cu、Cu系合金、42合金(Ni42%−Fe合金)等が用いられ、エッチング液としては、塩化第二鉄溶液が用いられる。
また、レジスト320としては、耐エッチング性のもので、所望の解像性を有し、処理性の良いものであれば特に限定はされない。
次いで、レジスト320を除去(図9(c))後、洗浄処理等を施し、全面に接続用の表面めっきを施した(図示していない)後、面付け形成され、表面めっきが施された加工シート310Aのハーフエッチング面337a側ではない側に、面付け分の数だけ、半導体素子340を所定の位置に位置決めして、端子部材330のリード部337に載せる。(図9(d))
次いで、この状態で、各半導体素子340について、その端子341と端子部材330の内部端子部(図1の111に相当)のハーフエッチング面である端子面とをワイヤボンディング接続する。(図9(e))
次いで、モールド用のテープ360を、加工シート310Aのハーフエッチング面337a側を覆うように、平面状に貼る。(図9(f))
次いで、表裏をモールド固定用の平板371、372にて挟み、加工シート310A全体について、一括してモールドを行う。(図10(g))
尚、加工シート310Aの端子部材330を支持する支持部335は、通りぬけ孔等を設けたもので、モールドの際、各面付け間モールド用の樹脂が通りぬけできるような形状になっている。
このようにして、図1に示す第1の例の樹脂封止型半導体装置は製造することができる。
【0024】
次いで、表裏のモールド固定用の平板371、372を除去し、更にテープ360を除去し(図10(h))、切断用のテープ365を貼り(図10(i))、該切断用のテープ365とは反対側からダイシングソー(図示していない)にて切断して、樹脂封止型半導体装置を1個づつに個片化して得る。(図10(j))
ダイシングソー(図示していない)による切断状態は、例えば、図11(a)や、図11(b)のようになる。
尚、図11において、単位の樹脂封止型半導体装置401は、切断ライン485にて互いに分けられた各領域であり、ここでは、説明を分かり易くするため図示していないが、図10の支持部335を凹部334で切断する。
加工シート310Aは、フレームとも呼ばれる。
また、この切断面が、作製される樹脂封止型半導体装置の外部端子の外側側面となる。
尚、切り欠け部334Aの切断された面でない面には接続用のめっきが配設されておりこの部分は接続用に利用し易い。
このようにして、図1に示す第1の例の樹脂封止型半導体装置は製造することができる。
【0025】
第2の例〜第6の例の製造は、半導体素子と端子部材のリード部との位置関係は異なる、あるいは、半導体素子を積層する工程やワイヤボンディング工程が余分にあっても、大筋は、上記第1の例の製造と同様にして行うことができる。
【0026】
図5に示す、第1の例〜第3の例の変形例や、図8に示す第5の例、第6の例のように、
各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させ、これ以外を樹脂中にして樹脂のモールドしている形態のものの、樹脂モールドは、図9〜図10に示す製造方法のように面付け状態で半導体素子を搭載し、更にワイヤボンディング接続を行った後、露出させる外部端子部の端子面は、上記製造法方と同様、平板で抑え、反対側に、所定の型を用いて所定のキャビティーを形成して、分割方式により、繰り返し行う。
例えば、図11(a)に示す、16個分の型を用い、領域G毎に繰り返して行う。
【0027】
【発明の効果】
本発明は、上記のように、更なる薄型化を廉価に達成でき、且つ、量産性に適した構造の樹脂封止型半導体装置の提供を可能とした。
特に、センタパッド配列の半導体素子を用いたQFNパッケージあるいはSONパッケージ構造の樹脂封止型半導体装置の薄型化を達成できるものとした。
同時に、このような薄型の樹脂封止型半導体装置の製造方法の提供を可能とした。
【図面の簡単な説明】
【図1】図1(a)は本発明の樹脂封止型半導体装置の実施の形態の第1の例の断面図で、図1(b)は図1(a)のA1側から透視してみた図である。
【図2】図2(a)は本発明の樹脂封止型半導体装置の実施の形態の第2の例の断面図で、図2(b)は図2(a)のB1側から透視してみた図である。
【図3】図3(a)は本発明の樹脂封止型半導体装置の実施の形態の第3の例の断面図で、図3(b)は図3(a)のC1側から透視してみた図である。
【図4】図4(a)は本発明の樹脂封止型半導体装置の実施の形態の第4の例の断面図で、図4(b)は図4(a)のD1側から透視してみた図である。
【図5】図5(a)、図5(b)、図5(c)はそれぞれ第1の例、第2の例、第3の例の変形例の断面図である。
【図6】図6(a)は本発明の樹脂封止型半導体装置の実施の形態の第5の例の断面図で、図6(b)は図6(a)のE1側から透視してみた図である。
【図7】図7(a)は本発明の樹脂封止型半導体装置の実施の形態の第6の例の断面図で、図7(b)は図7(a)のF1側から透視してみた図である。
【図8】図8(a)、図8(b)はそれぞれ第5の例、第6の例の変形例の断面図である。
【図9】図9は本発明の樹脂封止型半導体装置の製造方法の実施の形態の1例の製造工程の一部を示した工程断面図である。
【図10】図9に続く工程を示した工程断面図である。
【図11】ダイシングソーによる切断状態を示した図である。
【符号の説明】
110 端子部材
111 内部端子部
112 外部端子部
112a、112b 端子面
113 連結部
114 リード部
114a ハーフエッチング面
115 凹部(グルーブとも言う)
116 切り欠け部
120、120A 半導体素子(半導体チップあるいは単にチップとも言う)
120a 端子面
121 端子
125、125A 半導体素子(半導体チップあるいは単にチップとも言う)
125a 端子面
126 端子
130、135、135A ボンディングワイヤ
140 封止用樹脂
210 端子部材
211 内部端子部
212 外部端子部
212a、212b 端子面
214 リード部
214a ハーフエッチング面
215 凹部(グルーブとも言う)
216 切り欠け部
220 半導体素子(半導体チップあるいは単にチップとも言う)
220a 端子面
221 端子
225 半導体素子(半導体チップあるいは単にチップとも言う)
225a 端子面
226 端子
230、235 ボンディングワイヤ
240 封止用樹脂
310 加工用素材
310A 加工シート
320 レジスト
325 開口
330 端子部材
331 内部端子部
332 外部端子部
334 凹部
334A 切り欠け部
335 凹部(グルーブとも言う)
336 支持部(連結部とも言う)
337 リード部
337a ハーフエッチング面
340 半導体素子
341 端子部
350 ボンディングワイヤ
360 (モールド用の)テープ
365 (切断用の)テープ
371、372 モールド固定用の平板
380 封止用樹脂
401 単位の樹脂封止型半導体装置
410A 加工シート
415 枠部
416 治具孔
417 長孔部
485 切断ライン

Claims (12)

  1. 外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子1つとを用い、半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造、あるいは、半導体素子をその端子面でない裏面の周辺にて各端子部材のリード部に搭載した、COL(Chip On Lead)構造としたもので、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面と外側側面とを端子面として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とする樹脂封止型半導体装置。
  2. 請求項1に記載の樹脂封止型半導体装置おいて、半導体素子がセンターパッド配列で、該半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造としていることを特徴とする樹脂封止型半導体装置。
  3. 外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子2つ以上を積層した状態とし、各半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、センターパッド配列の半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造とし、該センターパッド配列の半導体素子の端子面でない裏面上に、一番上以外をペリフェラルパッド配列の半導体素子として、順次、その裏面側を前記センターパッド配列の半導体素子側に向けて、半導体素子を重ねて搭載したもので、各端子部材は、リード部のハーフエッチング面に対向する側の面にて前記センターパッド配列の半導体素子に搭載し、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面と外側側面とを端子面として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とする樹脂封止型半導体装置。
  4. 請求項1ないし2のいずれかに記載の樹脂封止型半導体装置おいて、樹脂封止されて、全体が板状方形であることを特徴とする樹脂封止型半導体装置。
  5. 外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子1つとを用い、半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造、あるいは、半導体素子をその端子面でない裏面の周辺にて各端子部材のリード部に搭載した、COL(Chip On Lead)構造としたもので、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とする樹脂封止型半導体装置。
  6. 請求項5に記載の樹脂封止型半導体装置おいて、半導体素子がセンターパッド配列で、該半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造としていることを特徴とする樹脂封止型半導体装置。
  7. 外部回路と接続するための外部端子部と、半導体素子と接続するための内部端子部をその一部として含むリード部とを、一体的に連結してなる端子部材で、且つ、ハーフエッチング加工法を用いて、加工用素材から、外部端子部の少なくとも一部を加工用素材の厚さの厚肉にし、リード部をハーフエッチングにて薄肉にしている端子部材を、複数個と、半導体素子2つ以上を積層した状態とし、各半導体素子の所定の端子部と所定の端子部材の内部端子部とをワイヤボンディング接続して、樹脂封止した樹脂封止型半導体装置であって、
    各端子部材を同じ向きにし、外部端子部の表裏の面および内部端子部の端子面が、それぞれ、一平面上に、揃うようにし、周辺部に、外部端子部を外側、内部端子部側を内側に向けて、各端子部材を配しており、センターパッド配列の半導体素子の端子面の周辺に各端子部材のリード部を搭載した、LOC(Lead On Chip)構造とし、該センターパッド配列の半導体素子の端子面でない裏面上に、一番上以外をペリフェラルパッド配列の半導体素子として、順次、その裏面側を前記センターパッド配列の半導体素子側に向けて、半導体素子を重ねて搭載したもので、各端子部材は、内部端子部のハーフエッチング面に対向する側の面にて前記センターパッド配列の半導体素子に搭載し、該センターパッド配列の半導体素子の端子面でない裏面上に、ペリフェラルパッド配列の半導体素子を互いに裏面を合せるようにして重ねて搭載したもので、各端子部材のハーフエッチング面側の外部端子部の厚肉部の一面を端子面として、また各端子部材の外側側面を含む側面部を端子部として露出させ、これ以外を樹脂中にして樹脂封止されていることを特徴とする樹脂封止型半導体装置。
  8. 請求項1ないし7のいずれかに記載の樹脂封止型半導体装置において、外部端子部の外側側面部に切り欠け部を設けていることを特徴とする樹脂封止型半導体装置。
  9. 請求項1ないし8のいずれかに記載の樹脂封止型半導体装置おいて、端子部材は、Cu、Cu系合金、42%Ni−Fe系合金からなることを特徴とする樹脂封止型半導体装置。
  10. 請求項1ないし9のいずれかに記載の樹脂封止型半導体装置において、内部端子部の端子面および外部端子部の表裏の端子面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた1つの金属めっき層を、接続用のめっき層として設けていることを特徴とする樹脂封止型半導体装置。
  11. 請求項1ないし4のいずれかに記載の樹脂封止型半導体装置の製造方法であって、順に、(a)1つの樹脂封止型半導体装置の各端子部材の配置に対応した、端子部材の配置を1単位として、ハーフエッチング技術を用いたエッチング加工にて、端子部材の外部端子部側を支持部で連結した状態で、面付けして形成し、面付け形成された加工シートを得る加工工程と、(b)接続用の表面めっきを施すめっき処理工程と、(c)加工シートを固定した状態で、面付け分だけ、半導体素子を所定の位置に位置決めして、各端子部材のリード部上に搭載する半導体素子搭載工程と、(d)この状態で、各半導体素子について、その端子と端子部材の内部端子部の端子面とをワイヤボンディング接続するワイヤボンディング工程と、(e)面付け形成された加工シートのハーフエッチング面側を覆うように平面状に、モールド用のテープを貼る、平面状に貼る、テープ貼り工程と、(f)モールド用のテープ側は、テープに添わせ、反対側はキャビティを設けるように、表裏をモールド固定用の平板にて囲み、加工シート全体について、一括してモールドを行う、一括モールド工程と、(g)表裏のモールド固定用の平板、テープを除去し、切断用のテープを貼り、該切断用のテープとは反対側からダイシングソーにて切断して、樹脂封止型半導体装置を1個づつに個片化して得る個片化工程と、を行うことを特徴とする樹脂封止型半導体装置の製造方法。
  12. 請求項5ないし7のいずれかに記載の樹脂封止型半導体装置の製造方法であって、順に、(a1)1つの樹脂封止型半導体装置の各端子部材の配置に対応した、端子部材の配置を1単位として、ハーフエッチング技術を用いたエッチング加工にて、端子部材の外部端子部側を支持部で連結した状態で、面付けして形成し、面付け形成された加工シートを得る加工工程と、(b1)接続用の表面めっきを施すめっき処理工程と、(c1)加工シートを固定した状態で、面付け分だけ、半導体素子を所定の位置に位置決めして、各端子部材のリード部上に搭載する半導体素子搭載工程と、(d1)この状態で、各半導体素子について、その端子と端子部材の内部端子部の端子面とをワイヤボンディング接続するワイヤボンディング工程と、(e1)面付け形成された加工シートのハーフエッチング面側を覆うように平面状に、モールド用のテープを貼る、平面状に貼る、テープ貼り工程と、(f1)モールド用のテープ側は、テープに添わせ、モールド固定用の平板にて固定し、反対側には、所定の面付け数をまかなう所定の型を設け、前記モールド固定用の平板と前記型間を樹脂で埋めるモールドを行う、モールド工程と、(g1)モールド固定用の平板、テープを除去し、切断用のテープを貼り、該切断用のテープとは反対側からダイシングソーにて切断して、樹脂封止型半導体装置を1個づつに個片化して得る個片化工程と、を行うことを特徴とする樹脂封止型半導体装置の製造方法。
JP2003112773A 2003-04-11 2003-04-17 樹脂封止型半導体装置 Expired - Lifetime JP4467903B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003112773A JP4467903B2 (ja) 2003-04-17 2003-04-17 樹脂封止型半導体装置
US10/821,173 US7405468B2 (en) 2003-04-11 2004-04-09 Plastic package and method of fabricating the same
US12/213,277 US20080251902A1 (en) 2003-04-11 2008-06-17 Plastic package and method of fabricating the same
US12/801,896 US8653647B2 (en) 2003-04-11 2010-06-30 Plastic package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003112773A JP4467903B2 (ja) 2003-04-17 2003-04-17 樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009267955A Division JP2010080971A (ja) 2009-11-25 2009-11-25 樹脂封止型半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2004319824A true JP2004319824A (ja) 2004-11-11
JP4467903B2 JP4467903B2 (ja) 2010-05-26

Family

ID=33472890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003112773A Expired - Lifetime JP4467903B2 (ja) 2003-04-11 2003-04-17 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4467903B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078483A (ja) * 2006-09-22 2008-04-03 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2008186869A (ja) * 2007-01-26 2008-08-14 Toppan Printing Co Ltd リードフレーム、およびその製造方法
JP2009074862A (ja) * 2007-09-19 2009-04-09 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2010169614A (ja) * 2009-01-26 2010-08-05 Epson Toyocom Corp 電子デバイスおよび電子モジュール、並びにそれらの製造方法
JP2010199412A (ja) * 2009-02-26 2010-09-09 Dainippon Printing Co Ltd 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
TWI416637B (zh) * 2010-10-15 2013-11-21 Chipmos Technologies Inc 晶片封裝結構及晶片封裝方法
JP2018046218A (ja) * 2016-09-16 2018-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH1084071A (ja) * 1996-08-19 1998-03-31 Samsung Electron Co Ltd 積層リードフレームを用いたチップスケールパッケージの製造方法
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JP2000183269A (ja) * 1998-12-15 2000-06-30 Nec Corp Bga型樹脂封止半導体装置
WO2001003186A1 (en) * 1999-06-30 2001-01-11 Hitachi, Ltd. Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JP2001024001A (ja) * 1999-07-12 2001-01-26 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法及びリードフレーム
JP2001085604A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 半導体装置
JP2001094036A (ja) * 1999-09-16 2001-04-06 Sampo Semiconductor Coop 積層チップパッケージ
JP2001326315A (ja) * 2000-05-12 2001-11-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2002151625A (ja) * 2000-08-31 2002-05-24 Hitachi Ltd 半導体装置及びその製造方法
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003100988A (ja) * 2001-09-25 2003-04-04 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH1084071A (ja) * 1996-08-19 1998-03-31 Samsung Electron Co Ltd 積層リードフレームを用いたチップスケールパッケージの製造方法
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JP2000183269A (ja) * 1998-12-15 2000-06-30 Nec Corp Bga型樹脂封止半導体装置
WO2001003186A1 (en) * 1999-06-30 2001-01-11 Hitachi, Ltd. Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JP2001024001A (ja) * 1999-07-12 2001-01-26 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法及びリードフレーム
JP2001085604A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 半導体装置
JP2001094036A (ja) * 1999-09-16 2001-04-06 Sampo Semiconductor Coop 積層チップパッケージ
JP2001326315A (ja) * 2000-05-12 2001-11-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2002151625A (ja) * 2000-08-31 2002-05-24 Hitachi Ltd 半導体装置及びその製造方法
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003100988A (ja) * 2001-09-25 2003-04-04 Hitachi Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078483A (ja) * 2006-09-22 2008-04-03 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2008186869A (ja) * 2007-01-26 2008-08-14 Toppan Printing Co Ltd リードフレーム、およびその製造方法
JP2009074862A (ja) * 2007-09-19 2009-04-09 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2010169614A (ja) * 2009-01-26 2010-08-05 Epson Toyocom Corp 電子デバイスおよび電子モジュール、並びにそれらの製造方法
JP2010199412A (ja) * 2009-02-26 2010-09-09 Dainippon Printing Co Ltd 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
TWI416637B (zh) * 2010-10-15 2013-11-21 Chipmos Technologies Inc 晶片封裝結構及晶片封裝方法
US8652882B2 (en) 2010-10-15 2014-02-18 Chipmos Technologies Inc. Chip package structure and chip packaging method
JP2018046218A (ja) * 2016-09-16 2018-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
JP4467903B2 (ja) 2010-05-26

Similar Documents

Publication Publication Date Title
US8653647B2 (en) Plastic package and method of fabricating the same
US7338838B2 (en) Resin-encapsulation semiconductor device and method for fabricating the same
US7371610B1 (en) Process for fabricating an integrated circuit package with reduced mold warping
US7972906B2 (en) Semiconductor die package including exposed connections
US20030045032A1 (en) Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
WO2004004005A1 (ja) 半導体装置およびその製造方法
US20100193922A1 (en) Semiconductor chip package
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
KR101440933B1 (ko) 범프 기술을 이용하는 ic 패키지 시스템
JP5544714B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2003309242A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2006100636A (ja) 半導体装置の製造方法
JP2004319577A (ja) 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2004319824A (ja) 樹脂封止型半導体装置とその製造方法
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP5167963B2 (ja) 樹脂封止型半導体装置とそれに用いられるエッチング加工部材、および積層型樹脂封止型半導体装置
US8106489B1 (en) Integrated circuit package and packaging method
JP4876818B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2010080971A (ja) 樹脂封止型半導体装置とその製造方法
JP2002110879A (ja) 樹脂封止型半導体装置
US20020145186A1 (en) Method of forming HSQFN type package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100224

R150 Certificate of patent or registration of utility model

Ref document number: 4467903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

EXPY Cancellation because of completion of term