JP2004319763A - インダクタ素子及び電子回路装置 - Google Patents
インダクタ素子及び電子回路装置 Download PDFInfo
- Publication number
- JP2004319763A JP2004319763A JP2003111716A JP2003111716A JP2004319763A JP 2004319763 A JP2004319763 A JP 2004319763A JP 2003111716 A JP2003111716 A JP 2003111716A JP 2003111716 A JP2003111716 A JP 2003111716A JP 2004319763 A JP2004319763 A JP 2004319763A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- spiral
- inductor element
- peripheral end
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000002093 peripheral effect Effects 0.000 claims abstract description 30
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000000654 additive Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/006—Printed inductances flexible printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】高インダクタンスを維持しつつ、更なる高集積化を図ったインダクタ素子を提供する。
【解決手段】電子回路装置は、スパイラル状の導体パターン２００とスパイラル状の導体パターン４００とを重ねた構造のインダクタ素子を有しており、基盤１００における導体パターンの占有面積を小さくすることができる。また、このインダクタ素子は、外部接続端子がスパイラル状の導体パターン２００の内周端２０２とスパイラル状の導体パターン４００の内周端４０２に形成される。従って、インダクタ素子は、導体パターン２００及び４００の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。
【選択図】 図６
【解決手段】電子回路装置は、スパイラル状の導体パターン２００とスパイラル状の導体パターン４００とを重ねた構造のインダクタ素子を有しており、基盤１００における導体パターンの占有面積を小さくすることができる。また、このインダクタ素子は、外部接続端子がスパイラル状の導体パターン２００の内周端２０２とスパイラル状の導体パターン４００の内周端４０２に形成される。従って、インダクタ素子は、導体パターン２００及び４００の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、スパイラル状の導体によって形成されるインダクタ素子に関する。
【０００２】
【従来の技術】
従来から、半導体集積回路においては、基板上に薄膜成形技術等を利用してスパイラル状の導体を形成し、これをインダクタ素子として用いている。このようなインダクタ素子には、高周波信号が流れても安定した動作が可能であることが要求されている。この要求に応えるためには、インダクタ素子のインダクタンスを高くする必要がある。一般に、インダクタ素子のインダクタンスは、導体の巻回数を多くするほど大きくなる。
【０００３】
しかし、導体の巻回数を多くすると、基板上におけるインダクタ素子の占有面積が広くなるため、高集積化の妨げとなる。このため、スパイラル状の導体を２段に形成し、これらを接続することによって、基板上におけるインダクタ素子の占有面積が広くならないようにしつつ、インダクタンスを高くすることが行われている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平３−８９５４８号公報（第３頁、第３図）
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の２段に形成されたインダクタ素子は、いわゆるペリフェラル形であり、スパイラル状の導体の外周端に外部接続端子が形成される構造になっている。このため、スパイラル状の導体の形成領域の周辺に外部接続端子の形成領域を確保する必要があり、更なる高集積化の妨げとなっていた。
【０００６】
そこで、本願の課題は、高インダクタンスを維持しつつ、更なる高集積化を図ったインダクタ素子を提供することである。
【０００７】
【問題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、スパイラル状の第１の導体と、前記スパイラル状の第１の導体の内周端に形成される第１の外部接続端子と、スパイラル状の第２の導体と、前記スパイラル状の第２の導体の内周端に形成される第２の外部接続端子と、前記スパイラル状の第１の導体の外周端と、前記スパイラル状の第２の導体の外周端とを接続する第３の導体とを備えるインダクタ素子である。
【０００８】
このようなインダクタ素子では、スパイラル状の導体の内周端に外部接続端子が形成されるため、スパイラル状の導体の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。また、スパイラル状の導体を２段に形成し、これらを接続することによって、インダクタ素子の占有面積が広くならないようにすることができる。
【０００９】
また、本発明は請求項２に記載されるように、請求項１に記載のインダクタ素子において、前記スパイラル状の第１及び第２の導体は、絶縁層を介して重ねて形成される。
【００１０】
また、本発明は請求項３に記載されるように、請求項２に記載のインダクタ素子において、前記スパイラル状の第１の導体は、基板上に形成される。
【００１１】
また、本発明は請求項４に記載されるように、請求項３に記載のインダクタ素子において、前記スパイラル状の第２の導体は、金配線により形成される。
【００１２】
基板上にスパイラル状の第１の導体が形成され、このスパイラル状の第１の導体の上方に絶縁層を介してスパイラル状の第２の導体が形成される場合、スパイラル状の第２の導体は露出することになる。このため、スパイラル状の第２の導体を金配線にすることにより、露出した場合においても腐食を防止することができる。
【００１３】
また、本発明は請求項５に記載されるように、請求項１乃至４の何れかに記載のインダクタ素子において、前記第１の導体と前記第２の導体とが上方からの視点で交互に隙間なく形成されている。
【００１４】
第１の導体と第２の導体とが上方からの視点で交互に隙間なく形成されている場合には、ノイズの進入を抑制し、インダクタ素子の動作を安定させることが可能になる。
【００１５】
また、本発明は請求項６に記載されるように、請求項１乃至５の何れかに記載のインダクタ素子を基板上に配置した電子回路装置である。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１７】
（第１実施例）
図１乃至図４は、インダクタ素子を配置した第１の電子回路装置の製造工程を示す図である。図１に示す第１工程では、集積回路（図示せず）が形成された半導体基板１００が形成され、更に当該半導体基板１００の上面に複数の電極１０２が形成される。半導体基板１００は、例えば、シリコン、ガリウム砒素、ゲルマニウム等を材料とする。電極１０２は、例えば、半導体基板１００に集積回路が形成される際に、同時に形成される。
【００１８】
図２に示す第２工程では、半導体基板１００の上面にスパイラル状の導体パターン２００が形成される。この際、半導体基板１００に形成された複数の電極１０２何れかの上面にスパイラル状の導体パターン２００の内周端２０２が形成される。これにより、内周端２０２は、外部接続端子として機能することになる。
【００１９】
導体パターン２００は、例えば、銅や金等を材料とする。導体パターン２００の形成方法としてはサブトラクティブ法、セミアディティブ法、フルアディティブ法等が採用される。サブトラクティブ法は、半導体基板１００の上面にスパッタやメッキにより導体層を形成し、次いで当該導体層の上面に感光性エッチングレジスト膜あるいは金属レジスト膜を形成し、エッチング法により、スパイラル状の導体パターン２００以外の部分の導体層を除去する方法である。セミアディティブ法は、半導体基板１００の上面に無電解メッキを施した後、メッキレジストによりスパイラル状の導体パターン２００を形成する部位を露出させ、露出した無電解メッキ膜を電極とし、スパイラル状の導体パターン２００を形成する部分のみに電解メッキを成長させる方法である。フルアディティブ法は、メッキレジストを露光現像することにより、スパイラル状の導体パターン２００を形成する部分のみを開口し、開口した部分のみに無電解メッキを成長させる方法である。
【００２０】
図３に示す第３工程では、導体パターン２００が形成された半導体基板１００の上面に絶縁層３００が塗布される。絶縁層３００の材料には、粘度の高いワニス状のポリイミドを用いることが望ましい。ワニス状のポリイミドは、塗布後の平坦性及び平滑性が良好であり、微細な配線を形成することができるという利点を有する。
【００２１】
図４に示す第４工程では、絶縁層３００の上面にスパイラル状の導体パターン４００が形成される。この際、スパイラル状の導体パターン４００の内周端４０２が外部接続端子として機能する。また、スパイラル状の導体パターン４００の外周端４０４は、スパイラル状の導体パターン２００の外周端２０４と同一垂直線上に配置される。導体パターン４００は、外部に露出するため、腐食しにくい金等を材料とする。この導体パターン４００の形成方法としては、導体パターン２００と同様、サブトラクティブ法、セミアディティブ法、フルアディティブ法等が採用される。
【００２２】
更に、スパイラル状の導体パターン４００の外周端４０４には、当該外周端４０４と、スパイラル状の導体パターン２００の外周端２０４とを接続するビアとしての導体４０６が形成される。これにより、スパイラル状の導体パターン２００とスパイラル状の導体パターン４００とが１つのインダクタ素子として機能することになる。
【００２３】
図５及び図６は、図１乃至図４の工程を経て製造される第１の電子回路装置の断面図である。図５は、導体パターン２００と導体パターン４００とが同一垂直線上に形成される構成となっている。これに対し、図６は、上方からの視点で、導体パターン２００と導体パターン４００とが交互に隙間なく形成される構成となっている。図６に示すような構成が採用される場合には、ノイズの進入を抑制し、インダクタ素子の動作を安定させることが可能になる。
【００２４】
上述した導体パターン２００と導体パターン４００とを重ねた構造のインダクタ素子と、１つのスパイラル状の導体パターンにより形成されるインダクタ素子とを比較した場合、これらのインダクタンスが同一であれば、導体パターン２００と導体パターン４００とを重ねた構造のインダクタ素子の方が基板上における占有面積が少なく済む。また、導体パターン２００と導体パターン４００とを重ねた構造のインダクタ素子は、外部接続端子がスパイラル状の導体パターン２００の内周端２０２とスパイラル状の導体パターン４００の内周端４０２に形成される。従って、導体パターン２００及び４００の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。
【００２５】
なお、導体パターン２００及び４００のパターン長を短くするとともに、幅を広くすることにより、同調回路の共振の鋭さを表す量であるＱ値を大きくすることができる。この場合、高周波信号が流れる場合においてもインダクタ素子の動作を安定させることが可能になる。
【００２６】
（第２実施例）
図７乃至図１０は、インダクタ素子を配置した第２の電子回路装置の製造工程を示す図である。図７に示す第１工程では、２枚の樹脂基板５００及び５５０が形成され、更に樹脂基板５００を貫通する複数の電極５０２が形成される。電極５０２は、例えば、樹脂基板５００にドリル加工により孔が形成され、更に、導電性ペーストが当該レジスト膜に形成された孔に流入することにより形成される。
【００２７】
図８に示す第２工程では、樹脂基板５００の上面にスパイラル状の導体パターン６００が形成される。この際、樹脂基板５００に形成された複数の電極５０２の何れかの上面にスパイラル状の導体パターン６００の内周端６０２が形成される。これにより、内周端６０２は、外部接続端子として機能することになる。導体パターン６００は、例えば、銅や金等を材料とする。
【００２８】
また、樹脂基板５５０の上面にスパイラル状の導体パターン６５０が形成される。導体パターン６５０は、外部に露出するため、腐食しにくい金等を材料とし、内周端６５２が外部接続端子として機能する。これら導体パターン６００及び６５０の形成方法としては、第１実施例と同様、サブトラクティブ法、セミアディティブ法、フルアディティブ法等が採用される。
【００２９】
図９に示す第３工程では、導体パターン６００が形成された樹脂基板５００の上面にプリプレグ７００が形成される。プリプレグ７００は、例えば高分子材料とフェライト材料とを混合、撹拌し、硬化させることによって形成される。
【００３０】
図１０に示す第４工程では、スパイラル状の導体パターン６５０が形成された樹脂基板５５０が積層される。この際、スパイラル状の導体パターン６５０の外周端６５４は、スパイラル状の導体パターン６００の外周端６０４と同一垂直線上に配置される。：
更に、スパイラル状の導体パターン６５０の外周端６５４には、当該外周端６５４と、スパイラル状の導体パターン６００の外周端６０４とを接続するビアとしての導体６５６が形成される。これにより、スパイラル状の導体パターン６００とスパイラル状の導体パターン６５０とが１つのインダクタ素子として機能することになる。
【００３１】
図１１及び図１２は、図７乃至図１０の工程を経て製造される第２の電子回路装置の断面図である。図１１では、導体パターン６００と導体パターン６５０とが同一垂直線上に形成される構成となっている。これに対し、図１２では、上方からの視点で、導体パターン６００と導体パターン６５０とが交互に隙間なく形成される構成となっている。図１２に示すような構成が採用される場合には、図６に示すような構成が採用される場合と同様、ノイズの進入を抑制し、インダクタ素子の動作を安定させることが可能になる。
【００３２】
本実施例においても第１実施例と同様、上述した導体パターン６００と導体パターン６５０とを重ねた構造のインダクタ素子と、１つのスパイラル状の導体パターンにより形成されるインダクタ素子とを比較した場合、これらのインダクタンスが同一であれば、導体パターン６００と導体パターン６５０とを重ねた構造のインダクタ素子の方が基板上における占有面積が少なく済む。また、導体パターン６００と導体パターン６５０とを重ねた構造のインダクタ素子は、外部接続端子がスパイラル状の導体パターン６００の内周端６０２とスパイラル状の導体パターン６５０の内周端６５２に形成される。従って、導体パターン６００及び６５０の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。
【００３３】
なお、導体パターン６００及び６５０のパターン長を短くするとともに、幅を広くすることにより、同調回路の共振の鋭さを表す量であるＱ値を大きくすることができる。この場合、高周波信号が流れる場合においてもインダクタ素子の動作を安定させることが可能になる。
【００３４】
以上説明したように、第１及び第２実施例におけるインダクタ素子を用いることにより、基板上における占有面積が小さくてもインダクタンスを高くすることができる。このため、帯域通過フィルタやＳＡＷ（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ等の部品数を削減することができる。
【００３５】
なお、上述した実施形態では、半導体基板や樹脂基板の上面にスパイラル状の導体パターンが形成されたが、他の基板、例えば、インターポーザ基板やフレキシブル基板等の上面にスパイラル状の導体パターンが形成される場合においても、同様に本発明を適用することができる。
【００３６】
【発明の効果】
本発明によれば、高インダクタンスを維持しつつ、更なる高集積化を図ったインダクタ素子を実現することができる。
【図面の簡単な説明】
【図１】第１実施例の電子回路装置の第１の製造工程を示す図である。
【図２】第１実施例の電子回路装置の第２の製造工程を示す図である。
【図３】第１実施例の電子回路装置の第３の製造工程を示す図である。
【図４】第１実施例の電子回路装置の第４の製造工程を示す図である。
【図５】第１実施例における電子回路装置の第１の断面図である。
【図６】第１実施例における電子回路装置の第２の断面図である。
【図７】第２実施例の電子回路装置の第１の製造工程を示す図である。
【図８】第２実施例の電子回路装置の第２の製造工程を示す図である。
【図９】第２実施例の電子回路装置の第３の製造工程を示す図である。
【図１０】第２実施例の電子回路装置の第４の製造工程を示す図である。
【図１１】第２実施例における電子回路装置の第１の断面図である。
【図１２】第２実施例における電子回路装置の第２の断面図である。
【符号の説明】
１００ 半導体基板
１０２、５０２ 電極
２００、４００、６００、６５０ 導体パターン
２０２、４０２、６０２、６５２ 内周端（外部接続端子）
２０４、４０４、６０４、６５４ 外周端
３００ 絶縁層
４０６、６５６ 導体
５００、５５０ 樹脂基板
７００ プリプレグ
【発明の属する技術分野】
本発明は、スパイラル状の導体によって形成されるインダクタ素子に関する。
【０００２】
【従来の技術】
従来から、半導体集積回路においては、基板上に薄膜成形技術等を利用してスパイラル状の導体を形成し、これをインダクタ素子として用いている。このようなインダクタ素子には、高周波信号が流れても安定した動作が可能であることが要求されている。この要求に応えるためには、インダクタ素子のインダクタンスを高くする必要がある。一般に、インダクタ素子のインダクタンスは、導体の巻回数を多くするほど大きくなる。
【０００３】
しかし、導体の巻回数を多くすると、基板上におけるインダクタ素子の占有面積が広くなるため、高集積化の妨げとなる。このため、スパイラル状の導体を２段に形成し、これらを接続することによって、基板上におけるインダクタ素子の占有面積が広くならないようにしつつ、インダクタンスを高くすることが行われている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平３−８９５４８号公報（第３頁、第３図）
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の２段に形成されたインダクタ素子は、いわゆるペリフェラル形であり、スパイラル状の導体の外周端に外部接続端子が形成される構造になっている。このため、スパイラル状の導体の形成領域の周辺に外部接続端子の形成領域を確保する必要があり、更なる高集積化の妨げとなっていた。
【０００６】
そこで、本願の課題は、高インダクタンスを維持しつつ、更なる高集積化を図ったインダクタ素子を提供することである。
【０００７】
【問題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、スパイラル状の第１の導体と、前記スパイラル状の第１の導体の内周端に形成される第１の外部接続端子と、スパイラル状の第２の導体と、前記スパイラル状の第２の導体の内周端に形成される第２の外部接続端子と、前記スパイラル状の第１の導体の外周端と、前記スパイラル状の第２の導体の外周端とを接続する第３の導体とを備えるインダクタ素子である。
【０００８】
このようなインダクタ素子では、スパイラル状の導体の内周端に外部接続端子が形成されるため、スパイラル状の導体の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。また、スパイラル状の導体を２段に形成し、これらを接続することによって、インダクタ素子の占有面積が広くならないようにすることができる。
【０００９】
また、本発明は請求項２に記載されるように、請求項１に記載のインダクタ素子において、前記スパイラル状の第１及び第２の導体は、絶縁層を介して重ねて形成される。
【００１０】
また、本発明は請求項３に記載されるように、請求項２に記載のインダクタ素子において、前記スパイラル状の第１の導体は、基板上に形成される。
【００１１】
また、本発明は請求項４に記載されるように、請求項３に記載のインダクタ素子において、前記スパイラル状の第２の導体は、金配線により形成される。
【００１２】
基板上にスパイラル状の第１の導体が形成され、このスパイラル状の第１の導体の上方に絶縁層を介してスパイラル状の第２の導体が形成される場合、スパイラル状の第２の導体は露出することになる。このため、スパイラル状の第２の導体を金配線にすることにより、露出した場合においても腐食を防止することができる。
【００１３】
また、本発明は請求項５に記載されるように、請求項１乃至４の何れかに記載のインダクタ素子において、前記第１の導体と前記第２の導体とが上方からの視点で交互に隙間なく形成されている。
【００１４】
第１の導体と第２の導体とが上方からの視点で交互に隙間なく形成されている場合には、ノイズの進入を抑制し、インダクタ素子の動作を安定させることが可能になる。
【００１５】
また、本発明は請求項６に記載されるように、請求項１乃至５の何れかに記載のインダクタ素子を基板上に配置した電子回路装置である。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１７】
（第１実施例）
図１乃至図４は、インダクタ素子を配置した第１の電子回路装置の製造工程を示す図である。図１に示す第１工程では、集積回路（図示せず）が形成された半導体基板１００が形成され、更に当該半導体基板１００の上面に複数の電極１０２が形成される。半導体基板１００は、例えば、シリコン、ガリウム砒素、ゲルマニウム等を材料とする。電極１０２は、例えば、半導体基板１００に集積回路が形成される際に、同時に形成される。
【００１８】
図２に示す第２工程では、半導体基板１００の上面にスパイラル状の導体パターン２００が形成される。この際、半導体基板１００に形成された複数の電極１０２何れかの上面にスパイラル状の導体パターン２００の内周端２０２が形成される。これにより、内周端２０２は、外部接続端子として機能することになる。
【００１９】
導体パターン２００は、例えば、銅や金等を材料とする。導体パターン２００の形成方法としてはサブトラクティブ法、セミアディティブ法、フルアディティブ法等が採用される。サブトラクティブ法は、半導体基板１００の上面にスパッタやメッキにより導体層を形成し、次いで当該導体層の上面に感光性エッチングレジスト膜あるいは金属レジスト膜を形成し、エッチング法により、スパイラル状の導体パターン２００以外の部分の導体層を除去する方法である。セミアディティブ法は、半導体基板１００の上面に無電解メッキを施した後、メッキレジストによりスパイラル状の導体パターン２００を形成する部位を露出させ、露出した無電解メッキ膜を電極とし、スパイラル状の導体パターン２００を形成する部分のみに電解メッキを成長させる方法である。フルアディティブ法は、メッキレジストを露光現像することにより、スパイラル状の導体パターン２００を形成する部分のみを開口し、開口した部分のみに無電解メッキを成長させる方法である。
【００２０】
図３に示す第３工程では、導体パターン２００が形成された半導体基板１００の上面に絶縁層３００が塗布される。絶縁層３００の材料には、粘度の高いワニス状のポリイミドを用いることが望ましい。ワニス状のポリイミドは、塗布後の平坦性及び平滑性が良好であり、微細な配線を形成することができるという利点を有する。
【００２１】
図４に示す第４工程では、絶縁層３００の上面にスパイラル状の導体パターン４００が形成される。この際、スパイラル状の導体パターン４００の内周端４０２が外部接続端子として機能する。また、スパイラル状の導体パターン４００の外周端４０４は、スパイラル状の導体パターン２００の外周端２０４と同一垂直線上に配置される。導体パターン４００は、外部に露出するため、腐食しにくい金等を材料とする。この導体パターン４００の形成方法としては、導体パターン２００と同様、サブトラクティブ法、セミアディティブ法、フルアディティブ法等が採用される。
【００２２】
更に、スパイラル状の導体パターン４００の外周端４０４には、当該外周端４０４と、スパイラル状の導体パターン２００の外周端２０４とを接続するビアとしての導体４０６が形成される。これにより、スパイラル状の導体パターン２００とスパイラル状の導体パターン４００とが１つのインダクタ素子として機能することになる。
【００２３】
図５及び図６は、図１乃至図４の工程を経て製造される第１の電子回路装置の断面図である。図５は、導体パターン２００と導体パターン４００とが同一垂直線上に形成される構成となっている。これに対し、図６は、上方からの視点で、導体パターン２００と導体パターン４００とが交互に隙間なく形成される構成となっている。図６に示すような構成が採用される場合には、ノイズの進入を抑制し、インダクタ素子の動作を安定させることが可能になる。
【００２４】
上述した導体パターン２００と導体パターン４００とを重ねた構造のインダクタ素子と、１つのスパイラル状の導体パターンにより形成されるインダクタ素子とを比較した場合、これらのインダクタンスが同一であれば、導体パターン２００と導体パターン４００とを重ねた構造のインダクタ素子の方が基板上における占有面積が少なく済む。また、導体パターン２００と導体パターン４００とを重ねた構造のインダクタ素子は、外部接続端子がスパイラル状の導体パターン２００の内周端２０２とスパイラル状の導体パターン４００の内周端４０２に形成される。従って、導体パターン２００及び４００の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。
【００２５】
なお、導体パターン２００及び４００のパターン長を短くするとともに、幅を広くすることにより、同調回路の共振の鋭さを表す量であるＱ値を大きくすることができる。この場合、高周波信号が流れる場合においてもインダクタ素子の動作を安定させることが可能になる。
【００２６】
（第２実施例）
図７乃至図１０は、インダクタ素子を配置した第２の電子回路装置の製造工程を示す図である。図７に示す第１工程では、２枚の樹脂基板５００及び５５０が形成され、更に樹脂基板５００を貫通する複数の電極５０２が形成される。電極５０２は、例えば、樹脂基板５００にドリル加工により孔が形成され、更に、導電性ペーストが当該レジスト膜に形成された孔に流入することにより形成される。
【００２７】
図８に示す第２工程では、樹脂基板５００の上面にスパイラル状の導体パターン６００が形成される。この際、樹脂基板５００に形成された複数の電極５０２の何れかの上面にスパイラル状の導体パターン６００の内周端６０２が形成される。これにより、内周端６０２は、外部接続端子として機能することになる。導体パターン６００は、例えば、銅や金等を材料とする。
【００２８】
また、樹脂基板５５０の上面にスパイラル状の導体パターン６５０が形成される。導体パターン６５０は、外部に露出するため、腐食しにくい金等を材料とし、内周端６５２が外部接続端子として機能する。これら導体パターン６００及び６５０の形成方法としては、第１実施例と同様、サブトラクティブ法、セミアディティブ法、フルアディティブ法等が採用される。
【００２９】
図９に示す第３工程では、導体パターン６００が形成された樹脂基板５００の上面にプリプレグ７００が形成される。プリプレグ７００は、例えば高分子材料とフェライト材料とを混合、撹拌し、硬化させることによって形成される。
【００３０】
図１０に示す第４工程では、スパイラル状の導体パターン６５０が形成された樹脂基板５５０が積層される。この際、スパイラル状の導体パターン６５０の外周端６５４は、スパイラル状の導体パターン６００の外周端６０４と同一垂直線上に配置される。：
更に、スパイラル状の導体パターン６５０の外周端６５４には、当該外周端６５４と、スパイラル状の導体パターン６００の外周端６０４とを接続するビアとしての導体６５６が形成される。これにより、スパイラル状の導体パターン６００とスパイラル状の導体パターン６５０とが１つのインダクタ素子として機能することになる。
【００３１】
図１１及び図１２は、図７乃至図１０の工程を経て製造される第２の電子回路装置の断面図である。図１１では、導体パターン６００と導体パターン６５０とが同一垂直線上に形成される構成となっている。これに対し、図１２では、上方からの視点で、導体パターン６００と導体パターン６５０とが交互に隙間なく形成される構成となっている。図１２に示すような構成が採用される場合には、図６に示すような構成が採用される場合と同様、ノイズの進入を抑制し、インダクタ素子の動作を安定させることが可能になる。
【００３２】
本実施例においても第１実施例と同様、上述した導体パターン６００と導体パターン６５０とを重ねた構造のインダクタ素子と、１つのスパイラル状の導体パターンにより形成されるインダクタ素子とを比較した場合、これらのインダクタンスが同一であれば、導体パターン６００と導体パターン６５０とを重ねた構造のインダクタ素子の方が基板上における占有面積が少なく済む。また、導体パターン６００と導体パターン６５０とを重ねた構造のインダクタ素子は、外部接続端子がスパイラル状の導体パターン６００の内周端６０２とスパイラル状の導体パターン６５０の内周端６５２に形成される。従って、導体パターン６００及び６５０の形成領域の周辺に外部接続端子の形成領域を確保する必要がなく、更なる高集積化を図ることができる。
【００３３】
なお、導体パターン６００及び６５０のパターン長を短くするとともに、幅を広くすることにより、同調回路の共振の鋭さを表す量であるＱ値を大きくすることができる。この場合、高周波信号が流れる場合においてもインダクタ素子の動作を安定させることが可能になる。
【００３４】
以上説明したように、第１及び第２実施例におけるインダクタ素子を用いることにより、基板上における占有面積が小さくてもインダクタンスを高くすることができる。このため、帯域通過フィルタやＳＡＷ（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ等の部品数を削減することができる。
【００３５】
なお、上述した実施形態では、半導体基板や樹脂基板の上面にスパイラル状の導体パターンが形成されたが、他の基板、例えば、インターポーザ基板やフレキシブル基板等の上面にスパイラル状の導体パターンが形成される場合においても、同様に本発明を適用することができる。
【００３６】
【発明の効果】
本発明によれば、高インダクタンスを維持しつつ、更なる高集積化を図ったインダクタ素子を実現することができる。
【図面の簡単な説明】
【図１】第１実施例の電子回路装置の第１の製造工程を示す図である。
【図２】第１実施例の電子回路装置の第２の製造工程を示す図である。
【図３】第１実施例の電子回路装置の第３の製造工程を示す図である。
【図４】第１実施例の電子回路装置の第４の製造工程を示す図である。
【図５】第１実施例における電子回路装置の第１の断面図である。
【図６】第１実施例における電子回路装置の第２の断面図である。
【図７】第２実施例の電子回路装置の第１の製造工程を示す図である。
【図８】第２実施例の電子回路装置の第２の製造工程を示す図である。
【図９】第２実施例の電子回路装置の第３の製造工程を示す図である。
【図１０】第２実施例の電子回路装置の第４の製造工程を示す図である。
【図１１】第２実施例における電子回路装置の第１の断面図である。
【図１２】第２実施例における電子回路装置の第２の断面図である。
【符号の説明】
１００ 半導体基板
１０２、５０２ 電極
２００、４００、６００、６５０ 導体パターン
２０２、４０２、６０２、６５２ 内周端（外部接続端子）
２０４、４０４、６０４、６５４ 外周端
３００ 絶縁層
４０６、６５６ 導体
５００、５５０ 樹脂基板
７００ プリプレグ
Claims (6)
- スパイラル状の第１の導体と、
前記スパイラル状の第１の導体の内周端に形成される第１の外部接続端子と、
スパイラル状の第２の導体と、
前記スパイラル状の第２の導体の内周端に形成される第２の外部接続端子と、
前記スパイラル状の第１の導体の外周端と、前記スパイラル状の第２の導体の外周端とを接続する第３の導体と、
を備えるインダクタ素子。 - 請求項１に記載のインダクタ素子において、
前記スパイラル状の第１及び第２の導体は、絶縁層を介して重ねて形成されるインダクタ素子。 - 請求項２に記載のインダクタ素子において、
前記スパイラル状の第１の導体は、基板上に形成されるインダクタ素子。 - 請求項３に記載のインダクタ素子において、
前記スパイラル状の第２の導体は、金配線により形成されるインダクタ素子。 - 請求項１乃至４の何れかに記載のインダクタ素子において、
前記第１の導体と前記第２の導体とが上方からの視点で交互に隙間なく形成されているインダクタ素子。 - 請求項１乃至５の何れかに記載のインダクタ素子を基板上に配置した電子回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111716A JP2004319763A (ja) | 2003-04-16 | 2003-04-16 | インダクタ素子及び電子回路装置 |
| US10/814,717 US6903646B2 (en) | 2003-04-16 | 2004-03-31 | Inductor device and electronic circuit device that can achieve further integration while maintaining a high inductance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111716A JP2004319763A (ja) | 2003-04-16 | 2003-04-16 | インダクタ素子及び電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004319763A true JP2004319763A (ja) | 2004-11-11 |
Family
ID=33156988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003111716A Pending JP2004319763A (ja) | 2003-04-16 | 2003-04-16 | インダクタ素子及び電子回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6903646B2 (ja) |
| JP (1) | JP2004319763A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516644A (ja) * | 2004-09-16 | 2008-05-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | コンパクトな誘導要素を持つ磁気共鳴受信コイル |
| US20070159760A1 (en) * | 2005-05-13 | 2007-07-12 | Collins Clark | Methods and Systems Related to Pulsed Power |
| US9009951B2 (en) * | 2012-04-24 | 2015-04-21 | Cyntec Co., Ltd. | Method of fabricating an electromagnetic component |
| CN204668075U (zh) * | 2013-02-19 | 2015-09-23 | 株式会社村田制作所 | 电感电桥及电子设备 |
| KR101539879B1 (ko) * | 2014-01-02 | 2015-07-27 | 삼성전기주식회사 | 칩 전자부품 |
| JP6508227B2 (ja) * | 2017-01-20 | 2019-05-08 | 株式会社村田製作所 | フレキシブルインダクタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377360A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0389548A (ja) | 1989-08-31 | 1991-04-15 | Fujitsu Ltd | 半導体集積回路 |
| FR2790328B1 (fr) * | 1999-02-26 | 2001-04-20 | Memscap | Composant inductif, transformateur integre, notamment destines a etre incorpores dans un circuit radiofrequence,et circuit integre associe avec un tel composant inductif ou transformateur integre |
-
2003
- 2003-04-16 JP JP2003111716A patent/JP2004319763A/ja active Pending
-
2004
- 2004-03-31 US US10/814,717 patent/US6903646B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6903646B2 (en) | 2005-06-07 |
| US20040207502A1 (en) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102025708B1 (ko) | 칩 전자부품 및 그 실장기판 | |
| US7599190B2 (en) | High-frequency module, and method of producing same | |
| US10541083B2 (en) | Coil unit for power inductor | |
| US20050190017A1 (en) | Filter circuit device and method of manufacturing the same | |
| US20110035939A1 (en) | Multilayer wiring board and manufacture method thereof | |
| US20020030576A1 (en) | High-frequency coil device and method of manufacturing the same | |
| US9263176B2 (en) | Conductor pattern and electronic component having the same | |
| JP4447881B2 (ja) | インターポーザの製造方法 | |
| JP2004319763A (ja) | インダクタ素子及び電子回路装置 | |
| JP2001007456A (ja) | 配線回路基板 | |
| JP2009182228A (ja) | 配線回路基板およびその製造方法 | |
| JP4027802B2 (ja) | 配線構造 | |
| JPH07235768A (ja) | 薄膜多層配線基板の製造方法 | |
| US6853079B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| US6864581B1 (en) | Etched metal trace with reduced RF impendance resulting from the skin effect | |
| US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
| JP2002280745A (ja) | 高周波モジュール装置及びその製造方法 | |
| US6740956B1 (en) | Metal trace with reduced RF impedance resulting from the skin effect | |
| JP2008078184A (ja) | 高周波チップ搭載用多層配線板および高周波回路モジュール | |
| JP4377725B2 (ja) | 高周波用配線基板 | |
| JP4115342B2 (ja) | 回路配線の形成法 | |
| US20230011786A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps | |
| WO2003100852A1 (fr) | Fil metallique de blindage dans une carte multicouches, puce a semi-conducteurs, element de circuit electronique et procede de production de ce fil | |
| JPH0745950A (ja) | 薄膜多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090120 |