JP2004311957A - デバイスとその製造方法及び電気光学装置並びに電子機器 - Google Patents

デバイスとその製造方法及び電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP2004311957A
JP2004311957A JP2004035081A JP2004035081A JP2004311957A JP 2004311957 A JP2004311957 A JP 2004311957A JP 2004035081 A JP2004035081 A JP 2004035081A JP 2004035081 A JP2004035081 A JP 2004035081A JP 2004311957 A JP2004311957 A JP 2004311957A
Authority
JP
Japan
Prior art keywords
substrate
conductive film
wiring
liquid
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004035081A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004035081A priority Critical patent/JP2004311957A/ja
Priority to KR1020040019617A priority patent/KR100636257B1/ko
Priority to US10/807,913 priority patent/US7326460B2/en
Priority to CNB2004100317893A priority patent/CN100569515C/zh
Priority to TW093108161A priority patent/TW200425213A/zh
Publication of JP2004311957A publication Critical patent/JP2004311957A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04CSTRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/02Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials
    • E04C2/10Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials of wood, fibres, chips, vegetable stems, or the like; of plastics; of foamed products
    • E04C2/24Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials of wood, fibres, chips, vegetable stems, or the like; of plastics; of foamed products laminated and composed of materials covered by two or more of groups E04C2/12, E04C2/16, E04C2/20
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B21/00Layered products comprising a layer of wood, e.g. wood board, veneer, wood particle board
    • B32B21/04Layered products comprising a layer of wood, e.g. wood board, veneer, wood particle board comprising wood as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804Next to metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2809Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component

Abstract

【課題】 膜厚ムラを生じさせず、電気特性の不均一性を解消する。
【解決手段】 液滴吐出により基板P上の配線パターン領域PIに導電性膜31を配線する。基板P上の配線パターン領域PIの外側POに、導電性膜31と電気的に分離された第2導電性膜32を液滴吐出により形成する。
【選択図】 図4

Description

本発明は、デバイスとその製造方法及び電気光学装置並びに電子機器に関するものである。
電子回路または集積回路などに使われる配線の製造には、例えばフォトリソグラフィ法が用いられている。このリソグラフィ法は、予め導電膜を塗布した基板上にレジストと呼ばれる感光材を塗布し、回路パターンを照射して現像し、レジストパターンに応じて導電膜をエッチングすることで配線を形成するものである。このリソグラフィ法は真空装置などの大掛かりな設備と複雑な工程を必要とし、また材料使用効率も数%程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて配線パターンを形成する方法が提案されている(例えば、特許文献1参照)。この方法では、金属微粒子等の導電性微粒子を分散させた機能液である配線パターン用インクを基板に直接パターン塗布し、その後熱処理やレーザー照射を行って導電膜パターンに変換する。この方法によれば、フォトリソグラフィーが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なくてすむというメリットがある。
米国特許5132248号明細書
しかしながら、上述したような従来技術には、以下のような問題が存在する。
インクジェット方式によるインク塗布は、直径がμmオーダの液滴を高解像度で吐出、塗布することが可能である。ところが、基板上に塗布された微小液体の乾燥は極めて速く、さらに、基板上の塗布領域における端(上端、下端、右端、左端)では、微小液体から蒸発した溶媒分子分圧(溶媒蒸気濃度)が低いため、一般的に速く乾きはじめる。
このように基板上に塗布された液状体の乾燥時間の差は、導電膜配線の膜厚ムラを引き起こす。そして、この膜厚ムラは、導電性等、電気特性の不均一という不具合を招いてしまう。
本発明は、以上のような点を考慮してなされたもので、膜厚ムラを生じさせず、電気特性の不均一性を解消できるデバイスとその製造方法及び電気光学装置並びに電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明のデバイスは、液滴吐出により基板上の配線パターン領域に導電性膜が配線されたデバイスであって、前記基板上の前記配線パターン領域の外側に、前記導電性膜と電気的に分離された第2導電性膜が前記液滴吐出により形成されていることを特徴とするものである。
従って、本発明のデバイスでは、乾燥が速い基板端部においてダミー配線としての第2導電性膜の乾燥が進むものの、実際に配線として用いる配線パターン領域においては第2導電性膜の存在により溶媒蒸気濃度(雰囲気)が均一になり、導電性膜の乾燥、焼成雰囲気を均一にして膜厚を一定にすることが可能になる。そのため、本発明では、膜厚ムラ等に起因する導電性等、電気特性の不均一性を解消することができる。吐出する液滴としては、金属微粒子を含むものを採用することができる。
第2導電性膜としては、前記導電性膜と同一の材料で形成されていることが好ましい。これにより本発明では、液状体を交換することなく連続的に吐出することができるため、液状体交換に伴う作業を省くことが可能になり生産効率を向上させることができる。
また、第2導電性膜としては、前記導電性膜と略同一の配列諸元で、且つ連続的に形成されることが好ましい。例えば、配列ピッチ、配線幅等の配線諸元を導電性膜と同一とし、また、導電性膜と連続的に配列することで、液滴吐出時のドットパターン(ビットマップ)等を個別に作成する必要がなくなり作業性を向上させることができる。
また、前記基板に撥液化処理された撥液部と、親液化処理された親液部とが設けられ、前記導電性膜及び第2導電性膜は、前記液滴が前記親液部に吐出されて配線される構成も好適である。
これにより本発明では、吐出された液滴の一部が撥液部に着弾しても撥液性によりはじかれて親液部に位置することになり、容易に配線を形成することが可能になる。
そして、本発明の電気光学装置は、上記のデバイスを備えることを特徴としている。
これにより本発明では、均一な膜厚で配線パターンが形成されるため、配線の膜厚ムラ等に起因する電気特性の不均一性が解消された高品質の電気光学装置を得ることができる。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴としている。
これにより本発明では、均一な膜厚で配線パターンが形成されるため、配線の膜厚ムラ等に起因する電気特性の不均一性が解消された高品質の電子機器を得ることができる。
一方、本発明のデバイス製造方法は、液滴吐出により基板上の配線パターン領域に導電性膜を配線するデバイス製造方法であって、前記基板上の前記配線パターン領域の外側に液滴を吐出して、前記導電性膜と電気的に分離された第2導電性膜を配線する工程を有することを特徴としている。
これにより本発明では、乾燥が速い基板端部においてダミー配線としての第2導電性膜の乾燥が進むものの、実際に配線として用いる配線パターン領域においては第2導電性膜の存在により溶媒蒸気濃度(雰囲気)が均一になり、導電性膜の乾燥、焼成雰囲気を均一にして膜厚を一定にすることが可能になる。そのため、本発明では、膜厚ムラ等に起因する導電性等、電気特性の不均一性を解消することができる。
以下、本発明のデバイスとその製造方法及び電気光学装置並びに電子機器の実施の形態を、図1ないし図12を参照して説明する。
ここでは、まず機能液である配線パターン用インクについて説明する。
液滴吐出法によって液体吐出ヘッドのノズルから液滴状に吐出される配線パターン用インクは、一般に、導電性微粒子を分散媒に分散させた分散液からなる。
本実施の形態では、導電性微粒子として、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の表面にコーティングするコーティング剤としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に30kg/cm2程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料(流動体)の一滴の量は、例えば1〜300ナノグラムである。
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。
このデバイス製造装置は、液滴吐出ヘッドから基板に対して液滴を吐出(滴下)することによりデバイスを製造する液滴吐出装置(インクジェット装置)である。
図1は、液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド1と、X軸方向駆動軸4と、Y軸方向ガイド軸5と、制御装置CONTと、ステージ7と、クリーニング機構8と、基台9と、ヒータ15とを備えている。
ステージ7は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド1は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド1の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド1の吐出ノズルからは、ステージ7に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
X軸方向駆動軸4には、X軸方向駆動モータ2が接続されている。X軸方向駆動モータ2はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸4を回転させる。X軸方向駆動軸4が回転すると、液滴吐出ヘッド1はX軸方向に移動する。
Y軸方向ガイド軸5は、基台9に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ3はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
制御装置CONTは、液滴吐出ヘッド1に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ2に液滴吐出ヘッド1のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ3にステージ7のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構8は、液滴吐出ヘッド1をクリーニングするものである。クリーニング機構8には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸5に沿って移動する。クリーニング機構8の移動も制御装置CONTにより制御される。
ヒータ15は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ15の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド1と基板Pを支持するステージ7とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。したがって、液滴吐出ヘッド1の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図1では、液滴吐出ヘッド1は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド1の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド1の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
図2は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図2において、液体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液体材料を収容する材料タンクを含む液体材料供給系23を介して液体材料が供給される。ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、ノズル25から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子22の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
次に、上述した液滴吐出装置IJにより配線パターンが形成される電気光学装置として、プラズマ型表示装置について説明する。
図3は、本実施形態のプラズマ型表示装置500の分解斜視図を示している。
プラズマ型表示装置(電気光学装置)500は、互いに対向して配置された基板501、502、及びこれらの間に形成される放電表示部510を含んで構成される。
放電表示部510は、複数の放電室516が集合されたものである。複数の放電室516のうち、赤色放電室516(R)、緑色放電室516(G)、青色放電室516(B)の3つの放電室516が対になって1画素を構成するように配置されている。
基板501の上面には所定の間隔でストライプ状にアドレス電極511が形成され、アドレス電極511と基板501の上面とを覆うように誘電体層519が形成されている。誘電体層519上には、アドレス電極511、511間に位置しかつ各アドレス電極511に沿うように隔壁515が形成されている。隔壁515は、アドレス電極511の幅方向左右両側に隣接する隔壁と、アドレス電極511と直交する方向に延設された隔壁とを含む。また、隔壁515によって仕切られた長方形状の領域に対応して放電室516が形成されている。
また、隔壁515によって区画される長方形状の領域の内側には蛍光体517が配置されている。蛍光体517は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室516(R)の底部には赤色蛍光体517(R)が、緑色放電室516(G)の底部には緑色蛍光体517(G)が、青色放電室516(B)の底部には青色蛍光体517(B)が各々配置されている。
一方、基板502には、先のアドレス電極511と直交する方向に複数の表示電極512がストライプ状に所定の間隔で形成されている。さらに、これらを覆うように誘電体層513、及びMgOなどからなる保護膜514が形成されている。
基板501と基板502とは、前記アドレス電極511…と表示電極512…を互いに直交させるように対向させて相互に貼り合わされている。
上記アドレス電極511と表示電極512は図示略の交流電源に接続されている。各電極に通電することにより、放電表示部510において蛍光体517が励起発光し、カラー表示が可能となる。
本実施形態では、上記の液滴吐出装置IJにより基板501(図1では基板Pに相当)上に上記アドレス電極511が形成されるとともに、基板502(図1では基板Pに相当)上に表示電極512が以下のデバイス製造方法を用いてそれぞれ形成される。
次に、本発明のデバイス製造方法の実施形態の一例として、プラズマ型表示装置における基板上に電極等の導電膜配線を形成する方法について説明する。本実施形態に係る配線形成方法は、導電膜配線用のインクを基板上に配置し、その基板上に配線用の導電膜パターン(導電性膜)を形成するものであり、表面処理工程、材料配置工程及び熱処理/光処理工程等を含む。
本例では、導電膜配線用のインクとして、上述した本発明の配線パターン用インクを用いる。また、インクの配置には、液滴吐出装置IJを用い、液体吐出ヘッド1のノズル25を介してインクを液滴として吐出する液滴吐出法、いわゆるインクジェット法を用いる。ここで、液滴吐出装置の吐出方式としては、ピエゾ方式の他に、熱の印加により急激に蒸気が発生することにより液体材料を吐出させる方式等であってもよい。
導電膜配線用の基板としては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
(表面処理工程)
表面処理工程は、基板表面を撥液化する撥液化処理工程と、撥液化された基板表面を親液化する親液化処理工程とに大別される。
撥液化処理工程では、導電膜配線を形成する基板の表面を、液体材料に対して撥液性に加工する。具体的には、導電性微粒子を含有した液体材料に対する所定の接触角が、60[deg]以上、好ましくは90[deg]以上110[deg]以下となるように基板に対して表面処理を施す。
表面の撥液性(濡れ性)を制御する方法としては、例えば、基板の表面に自己組織化膜を形成する方法、プラズマ処理法等を採用できる。
自己組織膜形成法では、導電膜配線を形成すべき基板の表面に、有機分子膜などからなる自己組織化膜を形成する。
基板表面を処理するための有機分子膜は、基板に結合可能な官能基と、その反対側に親液基あるいは撥液基といった基板の表面性を改質する(表面エネルギーを制御する)官能基と、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖とを備えており、基板に結合して自己組織化して分子膜、例えば単分子膜を形成する。
ここで、自己組織化膜とは、基板の下地層等の構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。この自己組織化膜は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。すなわち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性や親液性を付与することができる。
上記の高い配向性を有する化合物として、例えばフルオロアルキルシランを用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜が形成され、膜の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下「FAS」という)を例示できる。これらの化合物は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。なお、FASを用いることにより、基板との密着性と良好な撥液性とを得ることができる。
FASは、一般的に構造式RnSiX(4−n)で表される。ここでnは1以上3以下の整数を表し、Xはメトキシ基、エトキシ基、ハロゲン原子などの加水分解基である。またRはフルオロアルキル基であり、(CF)(CF)x(CH)yの(ここでxは0以上10以下の整数を、yは0以上4以下の整数を表す)構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでもよく、異なっていてもよい。Xで表される加水分解基は加水分解によりシラノールを形成して、基板(ガラス、シリコン)の下地のヒドロキシル基と反応してシロキサン結合で基板と結合する。一方、Rは表面に(CF)等のフルオロ基を有するため、基板の下地表面を濡れない(表面エネルギーが低い)表面に改質する。
有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温で2〜3日程度の間放置することにより基板上に形成される。また、密閉容器全体を100℃に保持することにより、3時間程度で基板上に形成される。これらは気相からの形成法であるが、液相からも自己組織化膜を形成できる。例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が形成される。
なお、自己組織化膜を形成する前に、基板表面に紫外光を照射したり、溶媒により洗浄したりして、基板表面の前処理を施すことが望ましい。
一方、プラズマ処理法では、常圧又は真空中で基板に対してプラズマ照射を行う。プラズマ処理に用いるガス種は、導電膜配線を形成すべき基板の表面材質等を考慮して種々選択できる。処理ガスとしては、例えば、4フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等を例示できる。
なお、基板の表面を撥液性に加工する処理は、所望の撥液性を有するフィルム、例えば4フッ化エチレン加工されたポリイミドフィルム等を基板表面に貼着することによっても行ってもよい。また、撥液性の高いポリイミドフィルムをそのまま基板として用いてもよい。
基板表面が所望の撥液性よりも高い撥液性を有する場合、170〜400nmの紫外光を照射したり、基板をオゾン雰囲気に曝したりすることにより、基板表面を親液化する処理を行って基板表面の濡れ性を制御するとよい。以下、親液化処理について詳述する。
親液化処理工程では、撥液化処理が終了した段階の基板表面が、通常所望の撥液性よりも高い撥液性を有するので、親液化処理により撥液性を緩和する。親液化処理としては、170〜400nmの紫外光を照射する方法が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に破壊して、撥液性を緩和することができる。
また、配線パターンに応じたマスクを用いて紫外光を照射することで、配線部分のみを親液化することも可能である。この場合、基板表面の撥液部と親液部とが明確に区画されるため、吐出された液滴の一部が撥液部に着弾しても撥液性によりはじかれて親液部に位置することになり、容易に配線を形成することが可能になる。
なお、撥液性の緩和の程度は紫外光の照射時間で調整できるが、紫外光の強度、波長、熱処理(加熱)との組み合わせ等によって調整することもできる。
親液化処理の他の方法としては、酸素を反応ガスとするプラズマ処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。
親液化処理のさらに他の方法としては、基板をオゾン雰囲気に曝す処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。
この場合、撥液性の緩和の程度は、照射出力、距離、時間等によって調整することができる。
(材料配置工程)
図4は、図3に示したプラズマ表示装置の配線のうちの一部(例えばアドレス電極)を示した拡大模式図である。図4に示す模式図において、基板P上には、電極パターン(導電性膜)31(例えば、図3におけるアドレス電極511に相当)及びダミーパターン(第2導電性膜)32がそれぞれY軸方向に延在する直線状に形成されている。電極パターン31は、基板P上で蛍光体517が配設される配線パターン領域PIに配線され、ダミーパターン32は、配線パターン領域PIの外側(周囲)のダミー領域POに、電極パターン31とは電気的に分離して配線される。
電極パターン31は、ここではライン幅120μm、ラインスペース240μmの配列ピッチ360μmで配線される。ダミーパターン32は、電極パターン31と同一の材料で形成され、電極パターン31と同一の配列諸元(ライン幅120μm、ラインスペース240μmの配列ピッチ360μm)で、且つ連続的に配列されるように、配線パターン領域PIとダミー領域POとの境界で隣り合う電極パターン31とのラインスペースも240μmで配線される。
そして、液滴吐出装置IJの制御装置CONTは、図4に示すように、基板P上に格子状の複数のビット(単位格子)からなるビットマップを設定し、基板P上に設定したビットマップに基づいて、基板Pに対してX軸方向に走査しつつ、ビットマップにおける複数のビットのうち、所定のビット(電極パターン31及びダミーパターン32を形成するビット)に対する液滴の吐出動作を行うことで、基板P上には電極パターン31及びダミーパターン32が同じ工程内で連続的に形成される。
図5(a)〜(c)は、基板上にインクを配置する手順の一例を示している。
この工程では、液体吐出ヘッド1から液体材料を液滴にして吐出し、その液滴を一定の距離(ピッチ)ごとに基板1上に配置する。
まず、図5(a)に示すように、液体吐出ヘッド1から吐出した液滴L1を、一定の間隔をあけて基板P上に順次配置する。本例では、液滴L1の配置ピッチP1は、基板P上に配置した直後の液滴L1の直径よりも大きくなるように定められている。これにより、基板P上に配置された直後の液滴L1同士が互いに接することがなく、液滴L1同士が合体して基板P上で広がることが防止される。また、液滴L1の配置ピッチP1は、基板P上に配置した直後の液滴L1の直径の2倍以下となるように定められている。
次に、図5(b)に示すように、上述した液滴の配置動作を繰り返す。すなわち、図5(a)に示した前回と同様に、液体吐出ヘッド1から液体材料を液滴L2にして吐出し、その液滴L2を一定距離ごとに基板Pに配置する。
このとき、液滴L2の体積(1つの液滴あたりの液体材料の量)、及びその配置ピッチP2は前回の液滴L1と同じである。また、液滴L2の配置位置を前回の液滴L1から1/2ピッチだけシフトさせ、基板P上に配置されている前回の液滴L1同士の中間位置に今回の液滴L2を配置する。
前述したように、基板P上の液滴L1の配置ピッチP1は、基板P上に配置した直後の液滴L1の直径よりも大きくかつ、その直径の2倍以下である。そのため、液滴L1の中間位置に液滴L2が配置されることにより、液滴L1に液滴L2が一部重なり、液滴L1同士の間の隙間が埋まる。
こうした一連の液滴の配置動作を複数回繰り返すことにより、基板P上に配置される液滴同士の隙間が埋まり、図5(c)に示すように、線状の連続した電極パターン31(またはダミーパターン32)が基板P上に形成される。この場合、液滴の配置動作の繰り返し回数を増やすことにより、基板P上に液滴が順次重なり、電極パターン31(またはダミーパターン32)の膜厚、すなわち基板Pの表面からの高さ(厚み)が増す。電極パターン31(またはダミーパターン32)の高さ(厚み)は、最終的な膜パターンに必要とされる所望の膜厚に応じて定められ、それに応じて、上記液滴の配置動作の繰り返し回数が定められる。
なお、液滴の吐出条件、特に、液滴の体積及び液滴の配置ピッチは、基板P上に形成される電極パターン31(またはダミーパターン32)の縁部の形状が凹凸の微小な良好な状態となるように定められている。なお、基板Pの表面は予め撥液性に加工されているので、基板P上に配置した液滴の広がりが抑制される。そのため、電極パターン31(またはダミーパターン32)の縁部の形状を、上述した良好な状態に確実に制御できるとともに、厚膜化も容易である。
(熱処理/光処理工程)
次に、熱処理/光処理工程では、基板上に配置された液滴に含まれる分散媒あるいはコーティング剤を除去する。すなわち、基板上に配置された導電膜形成用の液体材料は、微粒子間の電気的接触をよくするために、焼成により分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。
熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
例えば、有機物からなるコーティング剤を除去するためには、約300℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
熱処理及び/又は光処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態例では100W以上1000W以下の範囲で十分である。
上記熱処理及び/又は光処理により、微粒子間の電気的接触が確保され、電極パターン31及びダミーパターン32は導電膜に変換される。
ここで、熱処理時における基板上のパターンの位置と溶媒蒸気圧濃度との関係を図6に示す。
この図に示すように、ダミーパターン32が配線された基板の端部においては、パターン(液状体)から蒸発した溶媒蒸気濃度が低く、乾燥が速く進行するのに対して、電極パターン31が配線された基板内側においては、ダミーパターン32の存在により溶媒蒸気濃度が外側に比較して高い値で一定となっている。すなわち、焼成状態が不良となる虞のある領域(分散媒除去、コーティング剤の均一除去)が配線パターン領域PIの外側のダミー領域POとなり、表示に使用される領域に配線された電極パターン31は良好な焼成状態となる。
以上説明した一連の工程により、基板上に線状の導電膜パターン(導電膜配線)が形成される。
このように、本実施の形態では、液滴吐出により配線パターン領域PIの外側にダミーパターン32を配線したので、乾燥・焼成時に溶媒蒸気濃度の分布が生じても、電極パターン31に関しては良好な焼成状態を容易に得ることができ、膜厚ムラの発生を抑制することが可能になる。そのため、従来では、図7(a)に示されるように、重ね塗りされた導電膜パターン同士が乾燥状態の不均一により線幅や膜厚が揃わなかったりすることを防止でき、図7(b)に示されるように、線幅、膜厚にバラツキが生じないように重ねてパターン形成することができる。従って、膜厚ムラに起因する導電性等、電気特性の不均一が生じることを防止でき、高品質のデバイスを製造することが可能になる。
また、本実施の形態では、電極パターン31とダミーパターン32とを同一の材料で形成しているので、同一の吐出処理工程(材料配置工程)で両パターン31、32を形成することができ、液状体交換に要する時間を削減して生産効率を向上させることが可能になる。さらに、本実施の形態では、電極パターン31とダミーパターン32とを同一の配列諸元で配置し、連続的に液滴吐出処理を行っているので、液滴吐出時のビットマップ(ドットパターン)を個別に作成する必要がなくなり、ビットマップ作成に要する時間も短縮することができる。
また、本実施の形態では、親液部に対して液滴を吐出することで、吐出された液滴の一部が撥液部に着弾しても撥液性によりはじかれて親液部に位置することになり、容易に配線を形成することが可能になるという効果も奏する。さらに、抵抗チェック等、電極パターン31に対する導通試験や密着性試験等の品質検査をダミーパターン32により行うことで、電極パターン31に傷が付いたりすることも防止でき、またダミーパターン32が端部に配置されていることで、電極パターン31に比較して試験時のアクセスが容易になるという効果も得られる。
なお、上記実施の形態における電極パターン31は、図3に示したプラズマ型表示装置におけるアドレス電極511及び表示電極512のいずれの電極にも適用可能である。
次に、本発明の電気光学装置の他の例として、液晶表示装置について説明する。
図8は、本実施形態に係る液晶表示装置の第1基板上の信号電極等の平面レイアウトを示すものである。本実施形態に係る液晶表示装置は、この第1基板と、走査電極等が設けられた第2基板(図示せず)と、第1基板と第2基板との間に封入された液晶(図示せず)とから概略構成されている。
図8に示すように、第1基板300上の画素領域303には、複数の信号電極310…が多重マトリクス状に設けられている。特に各信号電極310…は、各画素に対応して設けられた複数の画素電極部分310a…とこれらを多重マトリクス状に接続する信号配線部分310b…とから構成されており、Y方向に伸延している。
また、符号350は1チップ構造の液晶駆動回路で、この液晶駆動回路350と信号配線部分310b…の一端側(図中下側)とが第1引き回し配線331…を介して接続されている。
また、符号340…は上下導通端子で、この上下導通端子340…と、図示しない第2基板上に設けられた端子とが上下導通材341…によって接続されている。また、上下導通端子340…と液晶駆動回路350とが第2引き回し配線332…を介して接続されている。
本実施形態では、上記第1基板300上に設けられた信号配線部分310b…、第1引き回し配線331…、及び第2引き回し配線332…がそれぞれ、上述した配線形成方法に基づいて形成されている。そのため、電気特性の不均一が解消された高品質の液晶表示装置を得ることができる。
次いで、本発明の電気光学装置である液晶表示装置の別形態について説明する。
図9に示す液晶表示装置(電気光学装置)901は、大別するとカラーの液晶パネル(電気光学パネル)902と、液晶パネル902に接続される回路基板903とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル902に付設されている。
液晶パネル902は、シール材904によって接着された一対の基板905a及び基板905bを有し、これらの基板905bと基板905bとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板905a及び基板905bは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板905a及び基板905bの外側表面には偏光板906a及び偏光板906bが貼り付けられている。なお、図9においては、偏光板906bの図示を省略している。
また、基板905aの内側表面には電極907aが形成され、基板905bの内側表面には電極907bが形成されている。これらの電極907a、907bはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極907a、907bは、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成されている。基板905aは、基板905bに対して張り出した張り出し部を有し、この張り出し部に複数の端子908が形成されている。これらの端子908は、基板905a上に電極907aを形成するときに電極907aと同時に形成される。従って、これらの端子908は、例えばITOによって形成されている。これらの端子908には、電極907aから一体に延びるもの、及び導電材(不図示)を介して電極907bに接続されるものが含まれる。
回路基板903には、配線基板909上の所定位置に液晶駆動用ICとしての半導体素子900が実装されている。なお、図示は省略しているが、半導体素子900が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていてもよい。配線基板909は、例えばポリイミド等の可撓性を有するベース基板911の上に形成されたCu等の金属膜をパターニングして配線パターン912を形成することによって製造されている。
本実施形態では、液晶パネル902における電極907a、907b及び回路基板903における配線パターン912が上記デバイス製造方法によって形成されている。
本実施形態の液晶表示装置によれば、電気特性の不均一が解消された高品質の液晶表示装置を得ることができる。
なお、前述に示した例はパッシブ型の液晶パネルであるが、アクティブマトリクス型の液晶パネルとしてもよい。すなわち、一方の基板に薄膜トランジスタ(TFT)を形成し、各TFTに対し画素電極を形成する。また、各TFTに電気的に接続する配線(ゲート配線、ソース配線)を上記のようにインクジェット技術を用いて形成することができる。一方、対向する基板には対向電極等が形成されている。このようなアクティブマトリックス型の液晶パネルにも本発明を適用することができる。
電気光学装置の他の実施形態として、非接触型カード媒体の実施形態について説明する。図10に示すように、本実施形態に係る非接触型カード媒体(電気光学装置)400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態では、上記アンテナ回路412が、上記デバイス製造方法によって形成されている。
本実施形態の非接触型カード媒体によれば、電気特性の不均一が解消された高品質の非接触型カード媒体を得ることができる。
次に、電気光学装置の他の実施形態として、電界放出素子(電気放出素子)を備えた電界放出ディスプレイ(Field Emission Display、以下FEDと称す。)について説明する。
図11は、FEDを説明するための図であって、図11(a)はFEDを構成するカソード基板とアノード基板の配置を示した概略構成図、図11(b)はFEDのうちカソード基板が具備する駆動回路の模式図、図11(c)はカソード基板の要部を示した斜視図である。
図11(a)に示すようにFED(電気光学装置)200は、カソード基板200aとアノード基板200bとを対向配置された構成となっている。カソード基板200aは、図11(b)に示すようにゲート線201と、エミッタ線202と、これらゲート線201とエミッタ線202とに接続された電界放出素子203とを具備しており、すなわち、所謂単純マトリクス駆動回路となっている。ゲート線201においては、ゲート信号V1、V2、…、Vmが供給されるようになっており、エミッタ線202においては、エミッタ信号W1、W2、…、Wnが供給されるようになっている。また、アノード基板200bは、RGBからなる蛍光体を備えており、当該蛍光体は電子が当ることにより発光する性質を有する。
図11(c)に示すように、電界放出素子203はエミッタ線202に接続されたエミッタ電極203aと、ゲート線201に接続されたゲート電極203bとを備えた構成となっている。さらに、エミッタ電極203aは、エミッタ電極203a側からゲート電極203bに向かって小径化するエミッタティップ205と呼ばれる突起部を備えており、このエミッタティップ205と対応した位置にゲート電極203bに孔部204が形成され、孔部204内にエミッタティップ205の先端が配置されている。
このようなFED200においては、ゲート線201のゲート信号V1、V2、…、Vm、及びエミッタ線202のエミッタ信号W1、W2、…、Wnを制御することにより、エミッタ電極203aとゲート電極203bとの間に電圧が供給され、電解の作用によってエミッタティップ205から孔部204に向かって電子210が移動し、エミッタティップ205の先端から電子210が放出される。ここで、当該電子210とアノード基板200bの蛍光体とが当ることにより発光するので、所望にFED200を駆動することが可能になる。
このように構成されたFEDにおいては、例えばエミッタ電極203aやエミッタ線202、さらにはゲート電極203bやゲート線201が上記デバイス製造方法によって形成されている。
本実施形態のFEDによれば、電気特性の不均一が解消された高品質のFEDを得ることができる。
なお、本発明が適用できるデバイスは、これらの電気光学装置に限られず、例えば導電膜配線が形成される回路基板や、半導体の実装配線等、他のデバイス製造にも適用が可能である。
次に、本発明の電子機器の具体例について説明する。
図12(a)は、携帯電話の一例を示した斜視図である。図12(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶装置を備えた液晶表示部を示している。
図12(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図12(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶装置を備えた液晶表示部を示している。
図12(c)は、腕時計型電子機器の一例を示した斜視図である。図12(c)において、800は時計本体を示し、801は上記実施形態の液晶装置を備えた液晶表示部を示している。
図12(a)〜(c)に示す電子機器は、上記実施形態の液晶装置を備えたものであるので、配線類の断線や短絡等の不良が生じにくく、しかも、小型化、薄型化が可能となる。
なお、本実施形態の電子機器は液晶表示装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置、FED等、他の電気光学装置を備えた電子機器とすることもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施の形態で形成した第2導電性膜はダミーパターンであるとして説明したが、これに限定されるものではなく、端部に接続端子を設けることで電極パターンとは異なる接続配線として用いることが可能である。
また、導電性膜と第2導電性膜とは、必ずしも同一材料で形成される必要はなく、異なる材料で形成する構成であってもよい。
液滴吐出装置の概略斜視図である。 ピエゾ方式による液状体の吐出原理を説明するための図である。 プラズマ型表示装置の分解斜視図である。 プラズマ型表示装置の配線の一部を示した拡大模式図である。 基板上にインクを配置する過程を示す図である。 パターンの位置と溶媒蒸気圧濃度との関係を示す図である。 重ね塗りされたパターンを示す図である。 液晶表示装置の第1基板上の平面レイアウトを示す図である。 液晶表示装置の別形態を示す図である。 非接触型カード媒体の分解斜視図である。 FEDを説明するための図である。 本発明の電子機器の具体例を示す図である。
符号の説明
P 基板、PI 配線パターン領域、PO ダミー領域、31 電極パターン(導電性膜)、32 ダミーパターン(第2導電性膜)、200 FED(電気光学装置)、300、900 液晶表示装置(電気光学装置)、400 非接触型カード媒体(電気光学装置)、500 プラズマ型表示装置(電気光学装置)、600 携帯電話本体(電子機器)、700 情報処理装置(電子機器)、800 時計本体(電子機器)

Claims (9)

  1. 液滴吐出により基板上の配線パターン領域に導電性膜が配線されたデバイスであって、
    前記基板上の前記配線パターン領域の外側に、前記導電性膜と電気的に分離された第2導電性膜が前記液滴吐出により形成されていることを特徴とするデバイス。
  2. 請求項1記載のデバイスにおいて、
    前記第2導電性膜は、前記導電性膜と同一の材料で形成されていることを特徴とするデバイス。
  3. 請求項1または2記載のデバイスにおいて、
    前記第2導電性膜は、前記導電性膜と略同一の配列諸元で、且つ連続的に形成されることを特徴とするデバイス。
  4. 請求項1から3のいずれかに記載のデバイスにおいて、
    前記第2導電性膜の端部が接続端子であることを特徴とするデバイス。
  5. 請求項1から4のいずれかに記載のデバイスにおいて、
    前記基板には、撥液化処理された撥液部と、親液化処理された親液部とが設けられ、
    前記導電性膜及び第2導電性膜は、前記液滴が前記親液部に吐出されて配線されることを特徴とするデバイス。
  6. 請求項1から5のいずれかに記載のデバイスにおいて、
    前記液滴は、金属微粒子を含むことを特徴とするデバイス。
  7. 請求項1から6のいずれかに記載のデバイスを備えることを特徴とする電気光学装置。
  8. 請求項7記載の電気光学装置を備えることを特徴とする電子機器。
  9. 液滴吐出により基板上の配線パターン領域に導電性膜を配線するデバイス製造方法であって、
    前記基板上の前記配線パターン領域の外側に液滴を吐出して、前記導電性膜と電気的に分離された第2導電性膜を配線する工程を有することを特徴とするデバイス製造方法。
JP2004035081A 2003-03-26 2004-02-12 デバイスとその製造方法及び電気光学装置並びに電子機器 Pending JP2004311957A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004035081A JP2004311957A (ja) 2003-03-26 2004-02-12 デバイスとその製造方法及び電気光学装置並びに電子機器
KR1020040019617A KR100636257B1 (ko) 2003-03-26 2004-03-23 디바이스와 그 제조 방법
US10/807,913 US7326460B2 (en) 2003-03-26 2004-03-24 Device, method of manufacturing the same, electro-optic device, and electronic equipment
CNB2004100317893A CN100569515C (zh) 2003-03-26 2004-03-25 器件及其制造方法、光电装置及电子机器
TW093108161A TW200425213A (en) 2003-03-26 2004-03-25 Device, method of manufacturing the same, electro-optic device, and electronic equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003085539 2003-03-26
JP2004035081A JP2004311957A (ja) 2003-03-26 2004-02-12 デバイスとその製造方法及び電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004311957A true JP2004311957A (ja) 2004-11-04

Family

ID=33478303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004035081A Pending JP2004311957A (ja) 2003-03-26 2004-02-12 デバイスとその製造方法及び電気光学装置並びに電子機器

Country Status (5)

Country Link
US (1) US7326460B2 (ja)
JP (1) JP2004311957A (ja)
KR (1) KR100636257B1 (ja)
CN (1) CN100569515C (ja)
TW (1) TW200425213A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006239629A (ja) * 2005-03-04 2006-09-14 Pioneer Electronic Corp 塗布液被塗布材の製造方法、被塗布材
JP2007225644A (ja) * 2006-02-21 2007-09-06 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置、及び電子機器
JP2008041340A (ja) * 2006-08-03 2008-02-21 Canon Inc 機能性膜の製造方法
JP2009152531A (ja) * 2007-11-20 2009-07-09 Seiko Epson Corp セラミック多層基板の製造方法
US7677941B2 (en) 2005-03-30 2010-03-16 Seiko Epson Corporation Electronic device substrate, electronic device, method of manufacturing electronic device, and electronic apparatus
JP2010197576A (ja) * 2009-02-24 2010-09-09 Sony Corp 表示装置およびその製造方法
CN104199219A (zh) * 2014-06-10 2014-12-10 康惠(惠州)半导体有限公司 一种va液晶显示屏及其制作方法
JP2020110780A (ja) * 2019-01-16 2020-07-27 東レエンジニアリング株式会社 インクジェット塗布方法及びインクジェット塗布装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7554112B1 (en) * 2005-03-10 2009-06-30 E. I. Du Pont De Nemours And Company Organic electronic device and processes for forming and using the same
JP4670596B2 (ja) * 2005-11-04 2011-04-13 セイコーエプソン株式会社 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4331167B2 (ja) * 2006-01-19 2009-09-16 株式会社フューチャービジョン パターン形成方法及びその装置
JP2008010353A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp マスクの製造方法、配線パターンの製造方法、及びプラズマディスプレイの製造方法
TWI495121B (zh) * 2010-07-09 2015-08-01 Sakamoto Jun A panel, a panel manufacturing method, a solar cell module, a printing apparatus, and a printing method
DE102013210138A1 (de) 2013-05-30 2014-12-04 Boehringer Ingelheim Vetmedica Gmbh Verfahren zum Erzeugen einer Vielzahl von Messbereichen auf einem Chip sowie Chip mit Messbereichen
US10730071B2 (en) 2015-12-02 2020-08-04 Boehringer Ingelheim Vetmedica Gmbh Method for producing a plurality of measurement regions on a chip, and chip having a plurality of measurement regions
TWI763772B (zh) * 2017-01-30 2022-05-11 德商麥克專利有限公司 電子裝置之有機元件的形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879572A (en) * 1970-01-21 1975-04-22 Matsushita Electric Works Ltd Printed electric circuit containing polybenzimidazole printing ink composition
US4049844A (en) * 1974-09-27 1977-09-20 General Electric Company Method for making a circuit board and article made thereby
US4317750A (en) * 1980-08-22 1982-03-02 Ferro Corporation Thick film conductor employing nickel oxide
US4617253A (en) * 1984-06-06 1986-10-14 Polaroid Corporation Polymeric pyridinium ylides and products prepared from same
US4668532A (en) * 1984-09-04 1987-05-26 Kollmorgen Technologies Corporation System for selective metallization of electronic interconnection boards
US4594311A (en) * 1984-10-29 1986-06-10 Kollmorgen Technologies Corporation Process for the photoselective metallization on non-conductive plastic base materials
US4670351A (en) * 1986-02-12 1987-06-02 General Electric Company Flexible printed circuits, prepared by augmentation replacement process
US4853252A (en) * 1986-12-17 1989-08-01 Siemens Aktiengesellschaft Method and coating material for applying electrically conductive printed patterns to insulating substrates
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US4912014A (en) * 1988-10-17 1990-03-27 The Mead Corporation Imaging sheet having an open porous matrix containing a photohardenable composition, and a method for use of such a sheet
US5468597A (en) * 1993-08-25 1995-11-21 Shipley Company, L.L.C. Selective metallization process
JPH0992949A (ja) 1995-09-28 1997-04-04 Matsushita Electric Ind Co Ltd フレキシブル配線板
JPH09199816A (ja) 1996-01-16 1997-07-31 Sumitomo Wiring Syst Ltd フレキシブルプリント基板およびその製造方法
JP3646784B2 (ja) * 2000-03-31 2005-05-11 セイコーエプソン株式会社 薄膜パタ−ンの製造方法および微細構造体
US6709806B2 (en) * 2000-03-31 2004-03-23 Kabushiki Kaisha Toshiba Method of forming composite member
JP4788852B2 (ja) 2000-07-25 2011-10-05 住友金属鉱山株式会社 透明導電性基材とその製造方法およびこの製造方法に用いられる透明コート層形成用塗布液と透明導電性基材が適用された表示装置
KR100877708B1 (ko) * 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
KR20020096536A (ko) 2001-06-20 2002-12-31 삼성에스디아이 주식회사 인듐 주석 산화물을 사용한 투명 도전성 박막의 제조 방법및 이 투명 도전성 박막을 포함하는 화면 표시 장치
US7070340B2 (en) * 2001-08-29 2006-07-04 Silicon Bandwidth Inc. High performance optoelectronic packaging assembly
CN1301048C (zh) * 2003-03-03 2007-02-14 精工爱普生株式会社 配线基板的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006239629A (ja) * 2005-03-04 2006-09-14 Pioneer Electronic Corp 塗布液被塗布材の製造方法、被塗布材
US7677941B2 (en) 2005-03-30 2010-03-16 Seiko Epson Corporation Electronic device substrate, electronic device, method of manufacturing electronic device, and electronic apparatus
JP2007225644A (ja) * 2006-02-21 2007-09-06 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置、及び電子機器
JP2008041340A (ja) * 2006-08-03 2008-02-21 Canon Inc 機能性膜の製造方法
JP2009152531A (ja) * 2007-11-20 2009-07-09 Seiko Epson Corp セラミック多層基板の製造方法
JP4508277B2 (ja) * 2007-11-20 2010-07-21 セイコーエプソン株式会社 セラミック多層基板の製造方法
JP2010197576A (ja) * 2009-02-24 2010-09-09 Sony Corp 表示装置およびその製造方法
CN104199219A (zh) * 2014-06-10 2014-12-10 康惠(惠州)半导体有限公司 一种va液晶显示屏及其制作方法
JP2020110780A (ja) * 2019-01-16 2020-07-27 東レエンジニアリング株式会社 インクジェット塗布方法及びインクジェット塗布装置

Also Published As

Publication number Publication date
TWI293470B (ja) 2008-02-11
CN1532053A (zh) 2004-09-29
KR20040084717A (ko) 2004-10-06
KR100636257B1 (ko) 2006-10-19
TW200425213A (en) 2004-11-16
CN100569515C (zh) 2009-12-16
US20040247797A1 (en) 2004-12-09
US7326460B2 (en) 2008-02-05

Similar Documents

Publication Publication Date Title
KR100712632B1 (ko) 배선 형성 방법, 배선 형성 장치, 도전막 배선, 전기 광학장치, 전자 기기, 및 비접촉형 카드 매체
JP3966292B2 (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
KR100592372B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100573266B1 (ko) 표면 처리 방법, 표면 처리 장치, 표면 처리 기판, 전기광학 장치 및 전자 기기
JP2004311957A (ja) デバイスとその製造方法及び電気光学装置並びに電子機器
JP3966294B2 (ja) パターンの形成方法及びデバイスの製造方法
JP2004351305A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP2004305990A (ja) パターン形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2007049186A (ja) 配線形成方法
JP4955919B2 (ja) 配線形成方法
JP2004356320A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2005093224A (ja) 薄膜パターン形成用マスク、薄膜パターンの形成方法、電気光学装置及び電子機器
JP2003324266A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2005093800A (ja) 薄膜パターン形成用マスク、薄膜パターンの形成方法、電気光学装置及び電子機器
JP2004342916A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2005093799A (ja) 薄膜パターンの形成方法、電気光学装置及び電子機器
JP2004119479A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器並びに非接触型カード媒体
JP2005093691A (ja) 薄膜パターンの形成方法及び電気光学装置及び電子機器
JP2005052835A (ja) 膜パターンの形成方法、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、及び薄膜トランジスタ
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004349639A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
JP2004330166A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924