JP2004311912A - Circuit board module and its manufacturing method - Google Patents

Circuit board module and its manufacturing method Download PDF

Info

Publication number
JP2004311912A
JP2004311912A JP2003150905A JP2003150905A JP2004311912A JP 2004311912 A JP2004311912 A JP 2004311912A JP 2003150905 A JP2003150905 A JP 2003150905A JP 2003150905 A JP2003150905 A JP 2003150905A JP 2004311912 A JP2004311912 A JP 2004311912A
Authority
JP
Japan
Prior art keywords
layer
main surface
thin film
circuit
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003150905A
Other languages
Japanese (ja)
Inventor
Hirokazu Nakayama
浩和 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003150905A priority Critical patent/JP2004311912A/en
Publication of JP2004311912A publication Critical patent/JP2004311912A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the variations of a thickness or a warping and to remove a dummy board easily. <P>SOLUTION: By laminating and forming on a main surface 30a of a flattened dummy board 30, a thin film circuit body 2 in which the variations of the thickness or the warping in the thickness direction are suppressed can be formed. A separation sheet 46 is pasted to the such-formed thin film circuit body 2, and a carrier layer 30b of the dummy board 30 can be peeled off easily and suitably from the thin film circuit body 2 by a separation layer 30c with the separation sheet 46 as a base material. The dummy board 30 can be eliminated without damaging the thin film circuit body 2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜形成技術による微細なパターン配線を有する回路基板モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年おいては、例えばノート型パーソナルコンピュータ、携帯型電話機、カメラ一体型ＶＴＲ（ｖｉｄｅｏ ｔａｐｅ ｒｅｃｏｒｄｅｒ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）等の電子機器の小型軽量化、多機能化及び高機能化が要求されている。これに伴い、このような電子機器に実装される回路基板等においても、小型軽量化や高密度にパターン配線等を形成させる高密度実装化が要求されている。このような背景から、回路基板においては、例えば薄膜形成技術等でパターン配線を微細にパターン形成させる技術や、パターン配線を多層に積層形成させる技術等を用いて形成させた、キャパシタ、レジスタ、インダクタ等の受動素子やフィルタ等の機能性素子等を有する多機能回路基板の開発が盛んに行われている。
【０００３】
このような多機能回路基板としては、例えば図２６に示したベースにＳｉ基板を用いた回路基板モジュール１００や、図２７に示したベースにガラス基板を用いた回路基板モジュール２００等が提案されている。
【０００４】
この回路基板モジュール１００は、Ｓｉ基板をベース１０１として用い、このベース１０１上にＳｉＯ２層１０２を形成した後に、例えばリソグラフィ技術等の薄膜形成技術によって薄膜回路層１０３が成膜形成された構成となっている。回路基板モジュール１００において、薄膜回路層１０３には、詳細を省略するが、その内部にパターン配線１０４と共にインダクタ、レジスタ或いはキャパシタ等の受動素子１０５が絶縁層１０６を介して多層に形成されたものである。
【０００５】
回路基板モジュール１００は、薄膜回路層１０３上にビア（スルーホール）等を介してパターン配線１０４と接続された接続端子１０７が形成され、これら接続端子１０７にフリップチップ実装法等により高周波ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＬＳＩ（Ｌａｒｇｅ−ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の電子部品１０８が実装された構成となっている。この回路基板モジュール１００では、例えばマザー基板等に実装することで、高周波回路部とベースバンド回路部とを区分し、これら両者が電気的に干渉することを抑制させることが可能である。
【０００６】
しかしながら、この回路基板モジュール１００においては、薄膜回路層１０３内に受動素子１０５を形成する際に、ベース１０１が導電性を有するＳｉ基板であることから受動素子１０５の良好な高周波特性にとって邪魔になることがある。
【０００７】
一方、高周波モジュール装置２００は、上述した回路基板モジュール１００におけるベース１０１の問題を解決するために、ベース２０１にガラス基板が用いられている。高周波モジュール装置２００も、ベース２０１上に例えば薄膜形成技術等によって薄膜回路層２０２が成膜形成されてなる。高周波モジュール装置２００において、薄膜回路層２０２には、詳細を省略するが、その内部にパターン配線２０３と共にインダクタ、レジスタ或いはキャパシタ等の受動素子２０４が絶縁層２０５を介して多層に形成されたものである。
【０００８】
高周波モジュール装置２００は、薄膜回路層２０２上にビア等を介してパターン配線２０３と接続された接続端子２０６が形成され、これら接続端子２０６にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の電子部品２０７が直接実装されて構成される。この高周波モジュール装置２００は、ベース２０１に導電性を有しないガラス基板を用いることで、ベース２０１と薄膜回路層２０２との容量的結合度が抑制されて薄膜回路層２０２内に良好な高周波特性を有する受動素子２０４を形成させることが可能となる。
【０００９】
この高周波モジュール装置２００においては、例えばマザー基板等に実装するために、薄膜回路層２０２の表面に端子パターンを形成するとともにワイヤボンディング法等によってマザー基板との接続が行われる。
【００１０】
これらの回路基板モジュール１００，２００においては、上述したようにベース１０１，２０１上に薄膜形成技術による高精度の薄膜回路層１０３，２０２が形成されている。そして、ベース１０１，２０１には、薄膜回路層１０３，２０２を形成する際に、高温焼結やスパッタリングを行うときの表面温度の上昇に対する耐熱特性、リソグラフィ処理を行うときの焦点深度の保持、マスキングを行うときのコンタクトアライメント特性が必要となる。
【００１１】
このため、ベース１０１，２０１は、その主面が高精度の平坦性を必要とするとともに、絶縁性、耐熱性或いは耐薬品性等が要求される。上述したベース１０１，２０１は、Ｓｉ基板やガラス基板であることから、かかる特性を有しておりＬＳＩと別プロセスにより低コストで低損失な受動素子の形成を可能にさせる。
【００１２】
また、回路基板モジュール１００，２００において、ベース１０１，２０１は、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターンを形成する湿式エッチング法等と比較して、高精度の受動素子１０５，２０４の形成が可能であると共に、素子サイズをその面積の１／１００程度まで縮小することが可能である。また、回路基板モジュール１００，２００では、ベース１０１，２０１にＳｉ基板やガラス基板を用いることで、受動素子の使用限界周波数を２０ＧＨｚ以上まで高めることが可能である。
【００１３】
ところで、これらの回路基板モジュール１００、２００においては、上述したようなベース１０１，２０１上に形成したパターン配線１０４，２０３を介して高周波信号系のパターン形成と、電源やグランドの供給配線或いは制御系信号配線が行われる。このため、回路基板モジュール１００、２００では、各配線間に電気的干渉が生じるとともに、薄膜回路層１０３，２０２を多層に形成することによるコストアップや、配線の取り回しによる大型化といった問題が生じてしまうことがある。
【００１４】
また、これらの回路基板モジュール１００，２００では、ベース１０１，２０１に比較的高価なＳｉ基板やガラス基板が用いられることで、コストがアップするといった問題もある。
【００１５】
このような問題を解決する手段としては、例えば図２８に示すような回路基板モジュール３００等が提案されている（例えば、特許文献１を参照。）。
【００１６】
この回路基板モジュール３００は、有機配線基板等からなるベース３０１の主面に平坦化処理が施され、高度に平坦化されたベース３０１の主面に薄膜形成技術等によって受動素子等を有する薄膜回路層３０２が形成された構成になっている。
【００１７】
このような構成の回路基板モジュール３００では、薄膜回路層３０２に対する電気や信号の供給を、有機配線基板であるベース３０１を介して行えることから、レギュレーションの高い電源供給が行える。また、この回路基板モジュール３００では、ベース３０１が有機配線基板であることから、ベース基板にＳｉ基板やガラス基板を用いた場合に比べてコストダウンが図れる。
【００１８】
【特許文献１】
特開２００２−９４２４７号公報（第５−６頁）
【００１９】
【発明が解決しようとする課題】
しかしながら、上述した回路基板モジュール３００では、ベース３０１の主面上に薄膜回路層３０２が順次積層形成されており、製造コストが高価な薄膜回路層３０２がベース３０１の主面全体に形成されることから、更なる小型化、低コスト化を図ることは困難である。
【００２０】
そこで、本発明は、受動素子や配線部を精度良く形成することを可能にすると共に、小型化、低価格化が図られた回路基板モジュール及びその製造方法を提供することを目的に提案されたものである。
【００２１】
【課題を解決するための手段】
上述した目的を達成する本発明に係る回路基板モジュールは、絶縁層と、この絶縁層の主面に薄膜形成技術によりパターン形成されたパターン配線とを有する回路層が一層以上積層され、少なくとも回路層の最下層側の第１の主面にパターン配線に接続された接続ランドを有する薄膜回路体と、主面に薄膜回路体の接続ランドと電気的に接続される接続部を有する多層配線基板とを備え、薄膜回路体が、キャリア層と剥離層とが順次積層されたダミー基板の平坦化された主面上に剥離保護層を介して積層形成されると共に、回路層の最上層側の第２の主面に、ダミーフィルムと光照射又は加熱により接着強度が低下する接着層とを有する剥離シートが接着層で貼り付けられ、ダミー基板を剥離層で引き剥がしてダミー基板を除去し、さらに剥離保護層を除去することで露出する第１の主面と、多層配線基板の主面とを対向させた状態で接続ランドと接続部とを電気的に接続した後に、接着層を光照射又は加熱して第２の主面と接着層との間の接着強度を低下させることにより、第２の主面から接着層を剥離させて剥離シートを除去することで多層配線基板の主面上に設けられていることを特徴としている。
【００２２】
この回路基板モジュールでは、ダミー基板の平坦化された主面上に剥離保護層を介して薄膜回路体を積層形成させることにより、ダミー基板上に厚みのバラツキや厚み方向の反りを抑制させた薄膜回路体が形成され、多層配線基板上に高密度且つ高精度なパターン配線を有する薄膜回路体を設けることが可能となる。
【００２３】
本発明に係る回路基板モジュールの製造方法は、キャリア層と剥離層とが順次積層されたダミー基板の平坦化された主面上に、絶縁層と、この絶縁層の主面に薄膜形成技術によりパターン形成されたパターン配線とを有する回路層を、剥離保護層を介して一層以上積層形成させ、少なくとも回路層の最下層側の第１の主面にパターン配線と電気的に接続された接続ランドを有する薄膜回路体を形成させる第１の工程と、薄膜回路体の最上層側の第２の主面に、ダミーフィルムと光照射又は加熱により接着強度が低下する接着層とを有する剥離シートを接着層で貼り付ける第２の工程と、薄膜回路体からダミー基板を剥離層で引き剥がすことでダミー基板を除去し、さらに薄膜回路体から剥離保護層を除去する第３の工程と、主面に薄膜回路体の接続ランドと電気的に接続される接続部を有する多層配線基板を形成させる第４の工程と、ダミー基板及び剥離保護層を除去することで露出した薄膜回路体の第１の主面と、多層配線基板の主面とを対向させた状態で接続ランドと接続部とを電気的に接続させる第５の工程と、接着層を光照射又は加熱して第２の主面と接着層との間の接着強度を低下させて第２の主面から剥離シートを剥離させることで、薄膜回路体から剥離シートを除去する第６の工程とを有することを特徴としている。
【００２４】
この回路基板モジュールの製造方法では、ダミー基板の主面上に剥離保護層を介して形成させた薄膜回路体の第２の主面に剥離シートを貼り付け、薄膜回路体を剥離シートと共にダミー基板のキャリア層から剥離層で引き剥がし、さらに剥離保護層を除去することで、剥離シートを基材にして薄膜回路体を損傷させることなく、容易且つ適切にダミー基板及び剥離保護層を除去することができる。
【００２５】
この回路基板モジュールの製造方法では、ダミー基板の平坦化された主面上に薄膜回路体を積層形成させることにより、ダミー基板上に厚みのバラツキや厚み方向の反りが抑制された薄膜回路体を形成でき、多層配線基板上に高密度且つ高精度なパターン配線を有する薄膜回路体が設けられた回路基板モジュールを製造できる。
【００２６】
この回路基板モジュールの製造方法では、接着層を光照射又は加熱して第２の主面と接着層との間の接着強度を低下させることで、薄膜回路体から剥離シートが容易且つ適切に除去されることから、製造歩留まりを向上できる。
【００２７】
また、本発明に係る回路基板モジュールの製造方法では、第３の工程の後に、ダミーフィルムの接着層が設けられた主面とは反対側の主面に、ダミーフィルムよりも厚みが厚く、剥離シートを補強させる補強シートを接着剤で貼り付けることで、薄膜回路体と多層配線基板とを接続させる際の作業性が高められて製造歩留まりを向上できる。
【００２８】
さらに、本発明に係る回路基板モジュールの製造方法では、第１の工程の後に、ダミー基板の主面上に積層形成された薄膜回路体のパターン配線の品質検査を行うことで、良品のパターン配線を有する薄膜回路体だけを多層配線基板上に設けることができることから、高品質な回路基板モジュールを製造できると共に歩留まりの向上及び製造コストの削減を図れる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。本発明を適用した図１に示す回路基板モジュール１は、例えば携帯型電話機等の電子機器に内蔵されて高周波信号等の交換処理等を行うものである。回路基板モジュール１は、薄膜形成技術等により形成された薄膜回路体２と、この薄膜回路体２と電気的に接続される多層配線基板３とを有している。そして、回路基板モジュール１は、薄膜回路体２及び多層配線基板３をそれぞれ別途に形成させ、多層配線基板３上に薄膜回路体２を設けたものである。
【００３０】
薄膜回路体２は、多層配線基板３を電気的に接続させるための後述する接続ランド３２が一部に設けられた配線層４と、第１のパターン配線５ａと第１の絶縁層５ｂとを有する第１の回路層５と、第２のパターン配線６ａと第２の絶縁層６ｂとを有する第２の回路層６とが順次積層形成されたものである。この薄膜回路体２は、最下層側すなわち第１の回路層５側が第１の主面２ａとされ、最上層側すなわち第２の回路層６側の第２の主面２ｂとされており、第１の主面２ａには接続ランド３２が適宜形成されている。
【００３１】
また、この薄膜回路体２には、配線層４、第１のパターン配線５ａ、第２のパターン配線６ａを互いに層間接続させるビア７が第１の回路層５及び第２の回路層６の層内に適宜形成されている。
【００３２】
薄膜回路体２は、第１の回路層５及び第２の回路層６のパターン配線５ａ，６ａの所定の位置にキャパシタ８、レジスタ９、インダクタ１０といった受動素子が薄膜形成技術により設けられている。キャパシタ８は、例えばデカップリングキャパシタやＤＣカット用キャパシタであり、タンタルオキサイト（ＴａＯ）膜等によって薄膜形成されている。レジスタ９は、例えば終端抵抗用抵抗体であり、窒化タンタル（ＴａＮ）膜等によって薄膜形成されている。インダクタ１０は、例えばパターン配線５ａ，６ａの一部を略渦巻構造にパターン形成させたスパイラルインダクタである。なお、薄膜回路体２においては、上述した受動素子の他に、例えばフィルタ等の機能性素子を配線層４やパターン配線５ａ，６ａの一部に薄膜形成させることも可能である。
【００３３】
このような構成の薄膜回路体２は、詳細は後述するが、配線層４、第１の回路層５及び第２の回路層６が、高精度に平坦化された主面を有するダミー基板３０上に剥離保護層３１を介して順次積層形成され、ダミー基板３０及び剥離保護層３１が除去されることで形成される。このため、薄膜回路体２では、ダミー基板３０上に必要な部分だけを薄膜形成技術で形成させることが可能となる。また、この薄膜回路体２は、従来のようなベースにガラス基板やＳｉ基板等のベース基板を用いることのない構成となっていることから、大幅にコストダウンできる。
【００３４】
この薄膜回路体２では、ダミー基板３０の高精度に平坦化された主面上に形成させることから、配線層４、パターン配線５ａ，６ａを高密度且つ高精度に形成でき、さらに小型且つ高性能な受動素子を搭載することが可能である。
【００３５】
多層配線基板３は、複数のパターン配線層１１が各層間に絶縁層１２を介して構成されており、複数のパターン配線層１１は全層を貫通或いは複数層を貫通するビア１３で層間接続されている。多層配線基板３は、その表裏主面に入出力端子部１４が複数備えられている。そして、入出力端子部１４は、例えば外部電源に対する接続端子や、薄膜回路体２を実装する際の接続ランド３２のベースとして機能する。また、多層配線基板３においては、複数のパターン配線層１１が、入出力端子部１４から供給される電力、コントロール信号、高周波信号等を薄膜回路体２へ伝達させる配線として機能すると共に、グランド部（接地電極）としても機能する。
【００３６】
多層配線基板３においては、絶縁層１２の材料に低誘電率で低いＴａｎδ、すなわち高周波特性に優れた材料、例えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、フェノール樹脂、ポリオレフィン樹脂等の有機材料、セラミック等の無機材料、或いはガラスエポキシ等の有機材料と無機材料の混合体等が用いられる。なお、多層配線基板３は、一般的な多層配線基板製造工程を経ることによって製造される。
【００３７】
次に、上述した回路基板モジュール１の製造方法について説明する。先ず、回路基板モジュール１における薄膜回路体２を作製する工程について説明する。薄膜回路体２を形成する際は、図２に示すように、主面３０ａ上に剥離保護層３１が成膜されたダミー基板３０を用意する。ダミー基板３０は、銅等の金属箔からなり、ダミー基板３０の基材となるキャリア層３０ｂと、ニッケル、クロム、鉛のうち何れか一種以上からなり、ピール強度が弱い剥離層３０ｃと、銅めっき等からなる銅めっき層３０ｄとが順次積層されたものである。具体的に、ダミー基板３０としては、例えば特開２０００−２６９６３７号公報に記載されているキャリア付き銅箔を用いる。なお、ダミー基板３０としてキャリア付き銅箔を用いることで、薄膜回路体２をその大きさが限定されることなくダミー基板３０上に製造できることから、薄膜回路体２を製造する際の歩留まりを向上でき、且つ製造時のコストを低減できる。また、剥離層３０ｃ及び銅めっき層３０ｄは、例えば電界めっき、無電界めっき等といっためっき処理により形成される。
【００３８】
剥離保護層３１は、ダミー基板３０の主面３０ａ上に例えばスピンコート法等で全面に亘って１μｍ〜３μｍ程度の厚みにポリイミド樹脂等の絶縁性樹脂等を成膜させたものである。そして、剥離保護層３１は、後述する薄膜回路体２をダミー基板３０から剥離した後に、薄膜回路体２に残留した銅めっき層３０ｄを除去するのに用いる薬液より薄膜回路体２の第２の主面２ｂを保護させるように機能する。
【００３９】
次に、剥離保護層３１上には、図３に示すように、接続ランド３２を形成させる。この接続ランド３２を形成させる際は、先ず、剥離保護層３１の主面全面に、金或いは錫等を含有する導電性金属等からなる金属膜をスパッタリング技術やめっき技術等により成膜させる。この金属膜は、例えば金で成膜される場合は０．３μｍ〜０．５μｍ程度の厚みに成膜され、錫で成膜される場合は１μｍ〜１．５μｍ程度の厚みに成膜される。次に、金属膜上には、接続ランド３２が形成される箇所が開口部となる例えばフォトレジスト等からなるマスクがフォトリソグラフ技術等によって形成される。次に、金属膜は、マスクの開口部から露出している部分にエッチング処理が施される。このエッチング処理は、例えば金属膜が金からなる場合はエッチャントにヨウ化カリウム水溶液等を用い、金属膜が錫からなる場合はエッチャントに希硫酸等を用いる、いわゆるウェットエッチングにて行われる。次に、金属膜上に形成されたマスクを、例えばレジスト剥離液への浸漬や、酸素プラズマ等によるドライエッチング等で除去する。このようにして、剥離保護層３１上には、接続ランド３２が形成される。なお、以上では、剥離保護層３１の主面全面に金属層を成膜させたが、このような方法に限定されることはなく、例えば予めマスクを形成させた後に金属膜を成膜し、マスク上の金属膜をマスクごと除去することで接続ランド３２を形成させることも可能である。
【００４０】
次に、接続ランド３２上に配線層４を形成させる。この配線層４を形成させる際は、図４に示すように、先ず、剥離保護層３１及び接続ランド３２上に例えばスパッタリング等により導電性金属等からなる第１のシードメタル層３３を全面に亘って成膜させる。この第１のシードメタル層３３は、例えば厚みが２００Å〜１０００Å程度のチタン、ニッケル等の金属層と厚みが１０００Å〜３０００Å程度の銅等の金属膜とが順次積層されたものである。次に、第１のシードメタル層３３上には、少なくとも接続ランド３２と対向する位置に開口部３４ａを有するめっきレジスト３４を例えばフォトリソグラフ法等でパターン形成し、開口部３４ａの部分に選択的に電解めっき等を施すことで銅等の導電性金属からなるめっき層３５を形成させる。次に、剥離保護層３１上には、図５に示すように、めっきレジスト３４が除去されることで配線層４が形成される。すなわち、めっき層３５が配線層４となる。この配線層４は、導電性を良好にさせるためにその厚みが５μｍ程度に形成される。
【００４１】
また、めっきレジスト３４が除去されて露出した第１のシードメタル層３３は、図６に示すように、配線層４をマスクにしたエッチング処理が施されて、除去される。このエッチング処理が施される第１のシードメタル層３３は、ニッケルや銅等の金属層は硝酸、酢酸、硫酸等のうちの一種以上を含有する混酸水溶液をエッチャントとしてウェットエッチングされ、チタン等の金属層は希フッ酸水溶液をエッチャントとしてウェットエッチングされる。
【００４２】
次に、剥離保護層３１上には、図７に示すように、配線層４を覆うように第１の絶縁層５ｂが全面に亘って均一な厚みに成膜される。第１の絶縁層５ｂは、従来の回路基板製造工程において一般的に知られる絶縁性誘電材料を用いて成膜形成される。具体的に、第１の絶縁層５ｂには、低誘電率で低いＴａｎδ、すなわち高周波特性に優れた、例えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、ビスマレイドトリアジン（ＢＴ−レジン）、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、エポキシ樹脂、アクリル系樹脂等を含有する絶縁性誘電材料が用いられる。第１の絶縁層５ｂは、上述した絶縁性誘電材料が例えばスピンコート法、カーテンコート法、ロールコート法、ディップコート法等によって配線層４を覆うように塗布されることで成膜形成される。
【００４３】
次に、第１の絶縁層５ｂには、配線層４が露出されるようにビア７となる開口部３６がパターンニング処理により形成される。開口部３６は、第１の絶縁層５ｂに感光性の絶縁性誘電材料を用いた場合、例えばフォトリソグラフ技術等によるパターンニング処理が施されることで形成される。また、開口部３６は、第１の絶縁層５ｂに非感光性の絶縁性誘電材料を用いた場合、例えば反応性イオンエッチング、レーザ加工等のドライエッチング技術により第１の絶縁層５ｂを選択的にエッチング処理が施されることで形成される。なお、開口部３６は、第１の絶縁層５ｂの厚みが１０μｍ〜３０μｍ程度に成膜された場合、直径が１０μｍ〜５０μｍ程度に形成されることになる。
【００４４】
次に、第１の絶縁層５ｂ上には、図８に示すように、キャパシタ８の下電極やレジスタ９の受電極となる受電極３７を形成させる。この受電極３７を形成する際は、先ず、第１の絶縁層５ｂ上に例えばチタン等の金属からなる第１の金属膜を表面全面に亘って５００Å〜２０００Å程度の厚みにスパッタリング法や蒸着法等を用いて成膜する。次に、この第１の金属膜の表面全面に亘って例えばＣｕ、Ａｌ、Ａｕ、Ｐｔ等の金属からなる第２の金属膜を１０００Å〜３０００Å程度の厚みに成膜する。次に、第２の金属膜には、その主面上の受電極３７を形成させる領域が開口部となるようにフォトリソグラフ技術によるフォトレジストがマスクとして形成され、マスクの開口部の露出している部分にエッチング処理が施される。このエッチング処理は、例えば硝酸、硫酸、酢酸等を所定の割合で混合した混酸をエッチャントとするウェットエッチングによって行われる。次に、エッチング処理によりマスクの開口部に露出した第１の金属膜にも、エッチング処理が施される。このエッチング処理は、例えば弗酸アンモニウムと一水素二弗化アンモニウムとを所定の割合で混合した薬液をエッチャントとするウェットエッチングや、ＣＦ４プラズマ等によるドライエッチング等によって行われる。そして、第１の絶縁層５ｂ上には、マスクを例えばレジスト剥離液に浸漬するか、酸素プラズマによるドライエッチング法等により除去することで、第１の金属膜及び第２の金属膜で構成される受電極３７が形成される。
【００４５】
次に、第１の絶縁層５ｂ上には、図９に示すように、受電極３７と接続されるようにキャパシタ８の誘電体膜３８と、抵抗体膜３９を有するレジスタ９とが形成される。キャパシタ８の誘電体膜３８及びレジスタ９を形成する際は、先ず、第１の絶縁層５ｂ上に受電極３７を覆うようにタンタル、窒化タンタル等からなるＴａ膜４０を成膜する。このＴａ膜４０は、陽極酸化することによってキャパシタ８となる酸化タンタル（ＴａＯ）誘電体膜のベース膜である。このＴａ膜４０の成膜方法は、例えば２０００Å程度の厚みに成膜が可能なスパッタリング法等が好ましい。
【００４６】
次に、Ｔａ膜４０上には、キャパシタ８が形成される部分だけを陽極酸化させるためのマスクが形成される。これにより、Ｔａ膜４０上は、マスクの開口部から外方に臨む部分だけが陽極酸化されることになる。次に、マスクの開口部から外方に臨むＴａ膜４０には、陽極酸化処理が施される。この陽極酸化処理は、例えばホウ酸化アンモニウム等の電解液中でＴａ膜４０が陽極となるように１００〜２００Ｖの電圧が３０分程度印加されることにより、Ｔａ膜４０が酸化されて、Ｔａ膜４０の表面にＴａＯ膜４１が形成される。なお、ＴａＯ膜４１は、Ｔａ膜４０に印加される電圧や印可している時間等を調節することで所望の厚みに形成させることが可能である。
【００４７】
次に、陽極酸化処理が施されたＴａ膜４０上に形成されたマスクを除去する。これにより、Ｔａ膜４０の表面が選択的に酸化されたＴａＯ膜４１をキャパシタ８の誘電体材料とすることができる。次に、Ｔａ膜４０及びＴａＯ膜４１は、キャパシタ８及びレジスタ９の形成部位をレジスト等でマスクした状態で酸素プラズマやＣＦ４プラズマ等によるドライエッチング等を施すことで、マスク以外の部分が除去される。そして、第１の絶縁層５ｂ上には、マスクを除去することでキャパシタ８のＴａ膜４０及びＴａＯ膜４１からなる誘電体膜３８及びＴａ膜４０からなる抵抗体膜３９を有するレジスタ９が同時に形成される。なお、キャパシタ８の誘電体膜３８には、例えばＢＳＴ（Ｂａ，ＳＲ，Ｔｉ，Ｏ）膜やＳＴＯ（Ｓｒ，Ｔｉ，Ｏ）膜等を用いることができる。また、レジスタ９の抵抗体膜３９には、タンタル、窒化タンタルの他に、例えばニッケルクロム等の抵抗体材料を用いることができる。
【００４８】
次に、第１の絶縁層５ｂ上には、図１０に示すように、第１のパターン配線５ａが形成される。この第１のパターン配線５ａを形成させる際は、先ず、第１の絶縁層５ｂ上に例えばスパッタリング等により導電性金属等からなる第２のシードメタル層４２を全面に亘って成膜させる。この第２のシードメタル層４２は、上述した第１のシードメタル層３３と同様に、例えば厚みが２００Å〜１０００Å程度のチタン、ニッケル等の金属層と厚みが１０００Å〜３０００Å程度の銅等の金属膜とが順次積層されたものである。次に、第２のシードメタル層４２上には、例えば所定の位置に開口部を有するめっきレジストを例えばフォトリソグラフ法等でパターン形成し、開口部の部分に選択的に電解めっき等を施すことで銅等の導電性金属からなるめっき層を形成させる。
【００４９】
次に、第１の絶縁層５ｂ上には、めっきレジストが除去されることで一部がキャパシタ８及びレジスタ９と接続された第１のパターン配線５ａが形成される。また、第１のパターン配線５ａには、開口部３６に相対する位置に配線層４に接続されるビア７が形成される。次に、第２のシードメタル層４２には、レジストが除去されて露出している部分だけにウェットエッチング等が施される。このとき、第２のシードメタル層４２は、銅やニッケルが例えば硝酸、硫酸、酢酸等を所定の割合で混合した混酸をエッチャントとするウェットエッチングによってエッチング処理され、チタンが例えば弗酸アンモニウムと一水素二弗化アンモニウムとを所定の割合で混合した薬液をエッチャントとするウェットエッチングによりエッチング処理される。これにより、第２のシードメタル層４２は、第１のパターン配線５ａが形成された部分だけに設けられて第１のパターン配線５ａの下地層となる。
【００５０】
このようにして形成された第１のパターン配線５ａは、導電性を良好にさせるためにその厚みが５μｍ程度に形成される。また、第１のパターン配線５ａは、第１の絶縁層５ｂと一緒に第１の回路層５を構成することになる。
【００５１】
次に、誘電体膜３８上には、図１１に示すように、上電極４３を成膜させる。これにより、第１の絶縁層５ｂ上には、第１のパターン配線５ａに接続されたキャパシタ８が形成されることになる。上電極４３は、例えばＡｌ、Ｃｕ、Ｐｔ、Ａｕ等の金属材料を、密着性を向上させるためのＣｒ、Ｎｉ、Ｔｉ等の下地層を介して成膜されたものである。例えば、上電極４３の材料にＡｌ、Ｃｕを用いた場合、上電極４３は、スパッタリング法等により２０００Å程度の厚みに成膜された後に、マスキング及びエッチング等によって所定のパターン形状に成膜される。また、上電極４３は、例えばリフトオフ法等によって成膜することも可能である。
【００５２】
次に、第１の回路層５上には、図１２に示すように、第１のパターン配線５ａに接続されたキャパシタ８及びレジスタ９を覆うように第２の回路層６が積層形成される。この第２の回路層６は、第１の回路層５と同様の材料を用いると共に同様の工程を経ることによって形成される第２のパターン配線６ａ及び第２の絶縁層６ｂにより構成される。また、第２の回路層６においては、第２のパターン配線６ａの一部にインダクタ１０がスパイラルインダクタとしてパターン形成されると共に、第２のパターン配線６ａの下地層として第３のシードメタル層４４が設けられる。
【００５３】
この第２の回路層６においては、第２の絶縁層６ｂに感光性の絶縁性誘電材料を用いた場合、第２の絶縁層６ｂが高精度の平坦化されたダミー基板３０の主面３０ａ上に積層形成されることから、その厚みにバラツキが生じることを抑えることができる。このため、第２の回路層６においては、例えばフォトリソグラフ処理等によるパターンニング像の焦点のずれが抑制されて第２のパターン配線６ａやビア７等を精度良く形成させることができる。また、第２の回路層６においては、第２のパターン配線６ａの一部に設けられたインダクタ１０も精度良くパターン形成させることができる。
【００５４】
次に、第２の回路層６上には、図１３に示すように、第２のパターン配線６ａを覆うようにレジスト層４５が形成される。このレジスト層４５には、例えばソルダーレジストや、絶縁性誘電材料等を用いる。次に、レジスト層４５には、所定の形状にパターンニングされたマスクを介してフォトリソグラフ処理を施すことによって所定の位置に第２のパターン配線６ａが臨む開口部４５ａが形成される。次に、開口部４５ａには、図１４に示すように、ニッケル及び／又は金等の導電性金属等からなるめっき処理が施されて素子用ランド４６が形成される。この素子用ランド４６は、めっきで形成されることの他に、例えばはんだ、水溶性耐熱フラックス等で形成されてもよく、ＩＣやＬＳＩ等の電子部品等を実装する際の接続部や、薄膜回路体２を検査する際の電極として機能することになる。
【００５５】
以上のようにして、ダミー基板３０の主面３０ａ上に薄膜回路体２が作製される。この薄膜回路体２においては、最上層側すなわち第２の回路層６側の第２の主面２ｂから素子用ランド４６が露出することになる。
【００５６】
この薄膜回路体２では、高精度に平坦化されたダミー基板３０の主面３０ａ上に積層形成されることから、厚みのバラツキや厚み方向の反りが抑制されて高精度且つ高密度な配線層４、パターン配線５ａ，６ａ、キャパシタ８、レジスタ９、インダクタ１０を設けることができる。
【００５７】
また、この薄膜回路体２では、ダミー基板３０上に、配線層４、各回路層５，６の必要な部分だけを形成できることから、小型化、低コスト化を図ることができる。
【００５８】
なお、この薄膜回路体２おいては、回路層５，６を２層構造としているが、このことに限定されることはなく、第１の回路層５の形成工程を繰り返すことによって回路層を三層以上有する構成にすることができる。
【００５９】
次に、薄膜回路体２の第２の主面２ｂには、図１５に示すように、剥離シート４７を全面に亘って貼り付ける。この剥離シート４７は、例えばポリエステル、ポリエチレンテレフタレート、ポリイミド等の可撓性、耐熱性及び耐薬品性を有する樹脂材料等からなるダミーフィルム４８と、このダミーフィルム４８の主面全面に設けられた光照射又は加熱することで接着強度が低下する接着層４９とによって構成されている。そして剥離シート４７は、基材となるダミーフィルム４８が接着層４９によって薄膜回路体２の第２の主面２ｂに貼り付けられたものである。接着層４９は、光照射又は加熱されると発泡する樹脂材料等からなり、光照射又は加熱されて生じる泡により薄膜回路体２の第２の主面２ｂとの間に空間ができて接着強度を低下させ、剥離シート４７を薄膜回路体２から容易に剥離させるように作用する。この剥離シート４７は、ダミーフィルム４８の厚みが３０μｍ〜５０μｍ程度にされ、接着層４９の厚みが４０μｍ〜８０μｍ程度にされている。具体的に、剥離シート４７としては、例えば日東電工社製の剥離シート（商品名：リバアルファ）を用いる。なお、剥離シート４７おいては、接着層４９が光照射により接着性を低下させる場合、ダミーフィルム４８が光透過性を有することで接着層４９に適切に光を照射させることが可能となる。
【００６０】
次に、剥離シート４７のダミーフィルム４８側の主面４７ａには、図１６に示すように、全面に亘って補強シート５０が例えば接着剤等により貼り付けられる。この補強シート５０は、その厚みが２００μｍ〜５００μｍ程度のポリエステル、ポリエチレンテレフタレート、ポリイミド等からなり、薄いダミーフィルム４８を基材とする剥離シート４７を補強することで、後の工程の作業性を向上させるように作用する。なお、補強シート５０には、例えば回路基板の表面研磨やダイシングを行う際に使用するダイシングテープ等を用いることも可能である。
【００６１】
次に、ダミー基板３０のキャリア層３０ｂは、図１７に示すように、薄膜回路体２から除去される。具体的には、ダミー基板３０のキャリア層３０ｂを剥離層３０ｃで引き剥がすことで、薄膜回路体２側に銅めっき層３０ｄと剥離保護層３１とが残留した状態でダミー基板３０のキャリア層３０ｂ及び剥離層３０ｃが適切に除去される。このとき、薄膜回路体２においては、第２の主面２ｂに貼り付けられた剥離シート４７のダミーフィルム４８及び補強シート５０により剛性が高められるため、損傷することなく適切且つ容易にダミー基板３０のキャリア層３０ｂ及び剥離層３０ｃを除去できる。剥離層３０ｃを例えばクロムめっき等で形成した場合、剥離層３０ｃと銅めっき層３０ｄとの界面にクロム酸塩等からなる被膜が形成されることから、薄膜回路体２よりキャリア層３０ｂを剥離層３０ｃで容易に引き剥がすことができる。
【００６２】
次に、薄膜回路体２の第１の主面２ａ上に残留した銅めっき層３０ｄ及び剥離保護層３１は、図１８に示すように、所定の方法で除去される。銅めっき層３０ｄは、例えば硫酸過水等の酸溶液といった剥離用薬液に浸漬するといったウェットエッチング方により除去される。また、剥離保護層３１は、例えば酸素プラズマによるドライエッチング方により除去される。これにより、薄膜回路体２の第１の主面２ａには、接続ランド３２や第１の絶縁層５ｂ等が露出することになる。薄膜回路体２においては、相対していたダミー基板３０の主面３０ａが高精度に平坦化されていることから、第１の主面２ａが高精度に平坦化されることになる。また、ダミー基板３０の銅めっき層３０ｄが除去される際は、剥離保護層３１が薄膜回路体２の第１の主面２ａから露出する接続ランド３２を剥離用薬液から保護する保護膜として機能する。
【００６３】
次に、薄膜回路体２は、図１９に示すように、第１の主面２ａを実装面として上述した多層配線基板３上に実装される。多層配線基板３は、層内にグランド部等を備えるパターン配線層１１を複数有し、薄膜回路体２等が実装される実装面３ａ上に露出する入出力端子部１４が形成されている。
【００６４】
そして、薄膜回路体２は、多層配線基板３の実装面３ａで露出している入出力端子部１４に接続ランド３２が例えばはんだ接続等で電気的に接続されることで多層配線基板３に実装される。具体的には、接続ランド３２及び入出力端子部１４の表面に印刷法等ではんだペーストを成膜させ、これら接続ランド３２及び入出力端子部１４が相対している状態で薄膜回路体２と多層配線基板３との間にアンダーフィル５１を充填し、例えば半田リフロー槽等で加熱されることで接続ランド３２と入出力端子部１４がはんだにより電気的に接続され、薄膜回路体２が多層配線基板３の実装面３ａに実装される。なお、薄膜回路体２を多層配線基板３に実装させる際は、はんだ接続の他に、例えば異方性導電膜による接続、金めっきを施した後に超音波溶接させる等、様々な方法で行うことができる。
【００６５】
次に、剥離シート４７及び補強シート５０は、図２０に示すように、薄膜回路体２の第２の主面２ｂから一括して除去される。剥離シート４７は、接着層４９を光照射又は加熱して第２の主面２ｂと接着層４９との間の接着強度を低下させることで、薄膜回路体２から容易且つ適切に剥離して除去される。
【００６６】
具体的に、接着層４９が加熱で接着性が低下する場合、接着層４９を例えば１００℃〜１５０℃程度の高温槽内で所定の時間加熱することで薄膜回路体２から剥離シート４７を除去することができる。また、接着層４９が光照射で接着性が低下する場合、接着層４９に所定の波長の光を所定の時間照射することで薄膜回路体２から剥離シート４７を除去することができる。
【００６７】
このようにして、薄膜回路体２と多層配線基板３とによって構成される図１に示す回路基板モジュール１が製造される。
【００６８】
以上で説明した回路基板モジュール１の製造方法では、ダミー基板３０の主面３０ａ上に形成させた薄膜回路体２の第２の主面２ｂに剥離シート４７を貼り付け、薄膜回路体２を剥離シート４７と共にダミー基板３０の剥離層３０ｃで引き剥がしてキャリア層３０ｂを除去し、その後に所定の方法で銅めっき層３０ｄ及び剥離保護層３１を除去することにより、剥離シート４７が基材となって薄膜回路体２からダミー基板３０を除去できることから、薄膜回路体２を損傷させることなく容易且つ適切にダミー基板３０が除去される。
【００６９】
この方法によれば、高精度に平坦化されたダミー基板３０の主面３０ａ上に薄膜回路体２を積層形成させることにより、ダミー基板３０上に厚みのバラツキや厚み方向の反りが抑制された薄膜回路体２を形成でき、多層配線基板３の実装面３ａ上に高密度且つ高精度な配線層４やパターン配線５ａ，６ａを有する薄膜回路体２が実装された回路基板モジュール１を製造できる。
【００７０】
この方法によれば、剥離シート４７の接着層４９を光照射又は加熱して薄膜回路体２の第２の主面２ｂと接着層４９との間の接着強度を低下させることで、薄膜回路体２から剥離シート４７が容易且つ適切に除去させることができる。これにより、この方法では、剥離シート４７を除去する際に、例えば剥離用薬液等に薄膜回路体２や多層配線基板３を浸漬する必要が無く、洗浄処理や乾燥処理等の煩わしい作業を省略できることから製造歩留まりを向上できる。また、この方法では、剥離シート４７を除去する際に、剥離用薬液等によって薄膜回路体２や多層配線基板３が腐食されて劣化してしまうことを防止できる。
【００７１】
この方法によれば、剥離シート４７の主面４７ａに、ダミーフィルム４８よりも厚みが厚い補強シート５０を接着剤等で貼り付けることで、剥離シート４７が剛性を高めるように補強されることから、薄膜回路体２を多層配線基板３に実装させる際の作業性等が良好になって製造歩留まりを向上できる。
【００７２】
この方法によれば、多層配線基板３とは別に、薄膜回路体２だけをダミー基板３０の主面３０ａ上に積層形成することで、高精度な配線層４や各回路層５，６の必要な部分だけが設けられた薄膜回路体２として形成できることから、小型化、低コスト化が図られた回路基板モジュール１を製造できる。
【００７３】
この方法によれば、剥離保護層３１を形成した直後に、接続ランド３２を形成することにより、ダミー基板３０を除去した後に薄膜回路体２の第１の主面２ａに接続ランド３２が露出し、且つ第１の主面２ａが段差のない平滑な面となることから、多層配線基板３の実装面３ａに容易、且つ適切に実装させることができる。なお、以上では、剥離保護層３１を形成した後に接続ランド３２を形成したが、この方法に限定されることはなく、例えばダミー基板３０を除去した後に接続ランド３２を形成させても良い。この場合、接続ランド３２は、ダミー基板３０を除去することで露出する配線層４上に形成されることになる。
【００７４】
また、この方法によれば、ダミー基板３０上に薄膜回路体２を形成した後に、例えば薄膜回路体２の配線層４やパターン配線５ａ，６ａが適切にパターン形成されているか否かを確認する短絡検査、断線検査、外観検査等を光学的自動布線検査機（ＡＯＩ：Ａｕｔｏｍａｔｉｃ Ｏｐｔｉｃａｌ Ｉｎｓｐｅｃｔｏｒ）等の検査機構や目視確認等で行う品質検査を薄膜回路体２に施すことも可能である。これにより、この方法によれば、品質検査を薄膜回路体２に施すことで、配線層４、パターン配線５ａ，６ａが適切に形成されている薄膜回路体２だけを多層配線基板３に実装できることから、不具合のある薄膜回路体２を多層配線基板３に実装させた場合の無駄がなくなり歩留まりの向上が図れる。
【００７５】
上述した説明では、第１の実施の形態として薄膜回路体２の製造方法についても詳細に述べている。しかしながら、薄膜回路体２は、上述した第１の実施の形態における製造方法によって製造されることに限定されることはなく、以下に説明する第２の実施の形態による製造方法でも製造できる。
【００７６】
ここで、本発明の第２の実施の形態として、上述した第１の実施の形態とは異なる製造方法で作製された薄膜回路体６０ａ〜６０ｃについて図面を参照して詳細に説明する。なお、第２の実施の形態において、上述した薄膜回路体２を作製する際の第１の実施の形態と同じ工程、同じ材料や部材を用いる場合は、これらの説明は省略すると共に、図面において同じ符号を付するものとする。
【００７７】
第２の実施の形態の製造方法で薄膜回路体６０ａ〜６０ｃを作製する際は、図２１に示すように、ダミー基板６１の平坦化された主面６１ａ上に上述した第１の実施の形態における薄膜回路体２を作製する方法と同様の工程で、複数の薄膜回路体６０ａ〜６０ｃが一体化された薄膜回路群６２が剥離保護層６３を介して形成される。ダミー基板６１は、上述した第１の実施の形態で用いたダミー基板３０と同様の材料で同じ構成に形成されている。具体的に、ダミー基板６１は、キャリア層６１ｂと剥離層６１ｃと銅めっき層６１ｄとが順次積層されたものである。剥離保護層６３には、上述した第１の実施の形態で用いた剥離保護層３１と同様の材料を用い、同様の工程で形成されている。
【００７８】
ダミー基板６１上に形成された薄膜回路群６２は、第１の実施の形態における薄膜回路体２をダミー基板６１上に複数並べて一体形成したものである。具体的に、この薄膜回路群６２は、複数の薄膜回路体６０ａ〜６０ｃを例えば直列や、碁盤目模様に並べるようにしたものである。
【００７９】
また、薄膜回路群６２においては、配線層４やパターン配線５ａ，６ａの形成パターンを薄膜回路体６０ａ〜６０ｃ毎に複数種に分けてダミー基板６１上に複数作製させることも可能である。これにより、ダミー基板６１上には、配線層４、パターン配線５ａ，６ａのパターンが異なる複数種の薄膜回路体６０ａ〜６０ｃを一括して一体形成できる。なお、本実施の形態によれば、薄膜回路群６２が三つの薄膜回路体６０ａ〜６０ｃを一体化させた構成となっているが、このことに限定されることはなく、例えば薄膜回路群は複数の薄膜回路体が一体化されていれば良く、三つ以上の薄膜回路体が一体化された構成であっても適用可能である。
【００８０】
次に、ダミー基板６１上に形成された薄膜回路群６２には、上述した品質検査が薄膜回路体６０ａ〜６０ｃそれぞれに施される。これにより、薄膜回路体６０ａ〜６０ｃは、それぞれの配線層４、パターン配線５ａ，６ａが適切にパターン形成されているか否かが判別される。
【００８１】
次に、薄膜回路群６２には、図２２に示すように、最上層側の一主面６２ａ全面に剥離シート６４が貼り付けられる。この剥離シート６４は、上述した第１の実施の形態で用いた剥離シート４７と同様の材料で、ダミーフィルム６５と接着層６６とによって構成に形成されている。
【００８２】
次に、剥離シート６４の主面６４ａには、図２３に示すように、補強シート６７が接着剤等で全面に亘って貼り付けられる。この補強シート６７は、上述した第１の実施の形態で用いた補強シート５０と同様の材料で同様の厚みとなるように形成されている。
【００８３】
次に、ダミー基板６１のキャリア層６１ｂは、図２４に示すように、上述したダミー基板３０のキャリア層３０ｂを除去する方法と同様にして、薄膜回路群６２から除去される。
【００８４】
次に、ダミー基板６１のキャリア層６１ｂが除去された薄膜回路体６０ａ〜６０ｃは、図２５に示すように、例えばダイシング装置等によりダイシング加工が施され、個々に分割される。薄膜回路体６０ａ〜６０ｃは、銅めっき層６１ｄ及び剥離保護層６３が残留しており、例えば接続ランド３２等が保護されることになる。なお、銅めっき層６１ｄ及び剥離保護層６３は、上述した銅めっき層３０ｄ及び剥離保護層３１と同様の方法で、薄膜回路体６０ａ〜６０ｃより除去することができる。
【００８５】
次に、それぞれ分割された薄膜回路体６０ａ〜６０ｃは、上述した品質検査の結果に基づいて選別される。具体的には、上述した品質検査で配線層４、パターン配線５ａ，６ａが適切にパターン形成されている薄膜回路体を選別し、それ以外の薄膜回路体は除去されて後の工程に流れないようにする。
【００８６】
これにより、配線層４、パターン配線５ａ，６ａに不具合の有る薄膜回路体が多層配線基板３に実装されることを防止できる。このようにして、複数の薄膜回路体６０ａ〜６０ｃを一括して作製させることができる。そして、このようにして複数作製された薄膜回路体６０ａ〜６０ｃは、上述した第１の実施の形態と同様の方法でそれぞれ多層配線基板３に実装されて回路基板モジュールを構成することになる。
【００８７】
以上のような方法によれば、上述した第１の実施の形態における作用効果の他に、品質検査により配線層４、パターン配線５ａ，６ａに不具合の有る薄膜回路体を除去できると共に、薄膜回路体６０ａ〜６０ｃを一括して複数形成できることから、更なる製造時間の短縮や歩留まりの向上や製造コストの低減が図れる。
【００８８】
【発明の効果】
以上詳細に説明したように本発明によれば、高精度に平坦化されたダミー基板の主面上に薄膜回路体を積層形成させることにより、ダミー基板上に厚みのバラツキや厚み方向の反りが抑制された薄膜回路体を形成でき、高密度且つ高精度なパターン配線を有する薄膜回路体を得ることができる。
【００８９】
本発明によれば、剥離シートの接着層を光照射又は加熱して薄膜回路体の第２の主面と接着層との間の接着強度を低下させることで、薄膜回路体から剥離シートを容易且つ適切に除去できる。したがって、本発明によれば、剥離シートを除去する際に、例えば酸性溶液やアルカリ性溶液等に薄膜回路体や多層配線基板を浸漬する必要が無く、洗浄処理や乾燥処理等の煩わしい作業を省略できることから製造歩留まりを向上できる。
【００９０】
本発明によれば、多層配線基板とは別に、薄膜回路体だけをダミー基板の主面上に積層形成することで、高密度且つ高精度なパターン配線の必要な部分だけが設けられた薄膜回路体を形成できることから、回路基板モジュール全体の小型化や低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明を適用した回路基板モジュールの断面図である。
【図２】同回路基板モジュールを製造する工程を説明しており、ダミー基板及び剥離保護層を示す断面図である。
【図３】同回路基板モジュールを製造する工程を説明しており、ダミー基板上に剥離保護層を介して接続ランドが形成された状態を示す断面図である。
【図４】同回路基板モジュールを製造する工程を説明しており、ダミー基板上にめっきレジスト及びめっき層が形成された状態を示す断面図である。
【図５】同回路基板モジュールを製造する工程を説明しており、めっきレジストを除去した状態を示す断面図である。
【図６】同回路基板モジュールを製造する工程を説明しており、ダミー基板上に配線層が形成された状態を示す断面図である。
【図７】同回路基板モジュールを製造する工程を説明しており、ダミー基板上に第１の絶縁層が形成された状態を示す断面図である。
【図８】同回路基板モジュールを製造する工程を説明しており、第１の絶縁層上に受電極が形成された状態を示す断面図である。
【図９】同回路基板モジュールを製造する工程を説明しており、第１の絶縁層上に誘電絶縁膜とレジスタとが形成された状態を示す断面図である。
【図１０】同回路基板モジュールを製造する工程を説明しており、第１の絶縁層上に第１のパターン配線が形成された状態を示す断面図である。
【図１１】同回路基板モジュールを製造する工程を説明しており、第１の絶縁層上にキャパシタが形成された状態を示す断面図である。
【図１２】同回路基板モジュールを製造する工程を説明しており、第１の絶縁層上に第２の回路層が形成された状態を示す断面図である。
【図１３】同回路基板モジュールを製造する工程を説明しており、第２の配線層上にレジスト層が形成された状態を示す断面図である。
【図１４】同回路基板モジュールを製造する工程を説明しており、第２の配線層上に素子用ランドが形成された状態を示す断面図である。
【図１５】同回路基板モジュールを製造する工程を説明しており、薄膜回路体上に剥離シートが貼り付けられた状態を示す断面図である。
【図１６】同回路基板モジュールを製造する工程を説明しており、剥離シート上に補強シートが貼り付けられた状態を示す断面図である。
【図１７】同回路基板モジュールを製造する工程を説明しており、薄膜回路体からダミー基板のキャリア層が除去された状態を示す断面図である。
【図１８】同回路基板モジュールを製造する工程を説明しており、薄膜回路体から銅めっき層及び剥離保護層が除去された状態を示す断面図である。
【図１９】同回路基板モジュールを製造する工程を説明しており、薄膜回路体を多層配線基板に実装させた状態を示す断面図である。
【図２０】同回路基板モジュールを製造する工程を説明しており、薄膜回路体から剥離シート及び補強シートが除去された状態を示す断面図である。
【図２１】同回路基板モジュールにおける薄膜回路体を複数作製する工程を説明しており、ダミー基板上に剥離保護層を介して薄膜回路群を形成させた状態を示す断面図である。
【図２２】同回路基板モジュールにおける薄膜回路体を複数作製する工程を説明しており、薄膜回路群上に剥離シートを貼り付けた状態を示す断面図である。
【図２３】同回路基板モジュールにおける薄膜回路体を複数作製する工程を説明しており、剥離シート上に補強シートを貼り付けた状態を示す断面図である。
【図２４】同回路基板モジュールにおける薄膜回路体を複数作製する工程を説明しており、薄膜回路群からダミー基板のキャリア層を除去した状態を示す断面図である。
【図２５】同回路基板モジュールにおける薄膜回路体を複数作製する工程を説明しており、薄膜回路群を薄膜回路体に切り分けた状態を示す断面図である。
【図２６】従来の回路基板モジュールを示す断面図である。
【図２７】同回路基板モジュールの他の例を示す断面図である。
【図２８】同回路基板モジュールの他の例を示す断面図である。
【符号の説明】
１，６０ａ，６０ｂ，６０ｃ 回路基板モジュール、２ 薄膜回路体、３ 多層配線基板、４ 配線層、５ 第１の回路層、６ 第２の回路層、７，１３ ビア、８ キャパシタ、９ レジスタ、１０ インダクタ、１１ パターン配線層、１２ 絶縁層、１４ 入出力端子部、３０，６１ ダミー基板、３０ａ，６１ａ キャリア層、３０ｂ，６１ｂ 剥離層、３０ｄ，６１ｄ 銅めっき層、３１，６３ 剥離保護層、３２ 接続ランド、４７，６４ 剥離シート、４８，６５ダミーフィルム、４９，６６ 接着層、５０，６７ 補強シート、６２ 薄膜回路群[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit board module having fine pattern wiring by a thin film forming technique and a method of manufacturing the same.
[0002]
[Prior art]
In recent years, electronic devices such as notebook personal computers, mobile phones, camera-integrated VTRs (video tape recorders), and PDAs (Personal Digital Assistants) have been required to be smaller, lighter, more multifunctional, and more sophisticated. ing. Accordingly, circuit boards and the like mounted on such electronic devices are also required to be reduced in size and weight and to have high-density mounting for forming pattern wiring and the like with high density. From such a background, in a circuit board, for example, a capacitor, a resistor, and an inductor formed by using a technique of finely patterning a pattern wiring by a thin film forming technique or the like, or a technique of forming a multilayered pattern wiring by a technique. Multifunctional circuit boards having passive elements such as the above, functional elements such as filters, and the like have been actively developed.
[0003]
As such a multifunctional circuit board, for example, a circuit board module 100 using a Si substrate for the base shown in FIG. 26, a circuit board module 200 using a glass substrate for the base shown in FIG. 27, and the like have been proposed. I have.
[0004]
The circuit board module 100 has a configuration in which a silicon substrate is used as a base 101, a SiO2 layer 102 is formed on the base 101, and a thin film circuit layer 103 is formed by a thin film forming technique such as a lithography technique. ing. In the circuit board module 100, although the details are omitted in the thin-film circuit layer 103, a passive element 105 such as an inductor, a resistor, or a capacitor is formed in a multi-layer through an insulating layer 106 together with the pattern wiring 104 therein. is there.
[0005]
In the circuit board module 100, connection terminals 107 connected to the pattern wiring 104 via vias (through holes) or the like are formed on the thin film circuit layer 103, and these connection terminals 107 are integrated by a high frequency IC (integrated) by a flip chip mounting method or the like. and an electronic component 108 such as a large-scale integrated circuit (LSI). In the circuit board module 100, for example, by mounting on a mother board or the like, the high-frequency circuit section and the baseband circuit section can be separated, and it is possible to suppress the electrical interference between the two.
[0006]
However, in the circuit board module 100, when the passive element 105 is formed in the thin film circuit layer 103, since the base 101 is a conductive Si substrate, it interferes with the good high-frequency characteristics of the passive element 105. Sometimes.
[0007]
On the other hand, in the high-frequency module device 200, a glass substrate is used for the base 201 in order to solve the problem of the base 101 in the circuit board module 100 described above. The high-frequency module device 200 also includes a thin film circuit layer 202 formed on a base 201 by, for example, a thin film forming technique. In the high-frequency module device 200, the thin film circuit layer 202 is a device in which a passive element 204 such as an inductor, a resistor, or a capacitor is formed in a multi-layer through an insulating layer 205 together with a pattern wiring 203 therein, although details are omitted. is there.
[0008]
In the high-frequency module device 200, connection terminals 206 connected to the pattern wiring 203 via vias and the like are formed on the thin-film circuit layer 202, and electronic components such as high-frequency ICs and LSIs are connected to these connection terminals 206 by a flip-chip mounting method or the like. 207 is directly mounted. In this high-frequency module device 200, by using a glass substrate having no conductivity for the base 201, the degree of capacitive coupling between the base 201 and the thin-film circuit layer 202 is suppressed, and good high-frequency characteristics are provided in the thin-film circuit layer 202. It is possible to form the passive element 204 having the same.
[0009]
In this high-frequency module device 200, for mounting on a mother board or the like, for example, a terminal pattern is formed on the surface of the thin film circuit layer 202, and the connection with the mother board is performed by a wire bonding method or the like.
[0010]
In these circuit board modules 100 and 200, the high-precision thin film circuit layers 103 and 202 are formed on the bases 101 and 201 by the thin film forming technique as described above. Then, when forming the thin film circuit layers 103 and 202, the bases 101 and 201 have heat resistance properties against an increase in surface temperature when performing high-temperature sintering or sputtering, retention of depth of focus when performing lithography processing, and masking. In this case, contact alignment characteristics are required.
[0011]
For this reason, the bases 101 and 201 need to have high-precision flatness on their main surfaces, and are required to have insulation properties, heat resistance, chemical resistance, and the like. Since the above-described bases 101 and 201 are Si substrates or glass substrates, they have such characteristics, and enable low-cost and low-loss passive elements to be formed by a separate process from LSI.
[0012]
Further, in the circuit board modules 100 and 200, the bases 101 and 201 are formed by a method such as a pattern forming method by printing used in the conventional ceramic module technology or a wet etching method forming a wiring pattern on a printed wiring board. It is possible to form the passive elements 105 and 204 with high precision, and to reduce the element size to about 1/100 of the area. Further, in the circuit board modules 100 and 200, the use limit frequency of the passive element can be increased to 20 GHz or more by using the Si substrate or the glass substrate for the bases 101 and 201.
[0013]
Incidentally, in these circuit board modules 100 and 200, a high-frequency signal system pattern is formed via the pattern wirings 104 and 203 formed on the bases 101 and 201 as described above, and a power supply and ground supply wiring or a control system is formed. Signal wiring is performed. For this reason, in the circuit board modules 100 and 200, electric interference occurs between the respective wirings, and problems such as an increase in cost due to forming the thin film circuit layers 103 and 202 in multiple layers and an increase in the size due to routing of the wirings occur. Sometimes.
[0014]
Further, in these circuit board modules 100 and 200, there is also a problem that the cost increases because relatively expensive Si substrates or glass substrates are used for the bases 101 and 201.
[0015]
As means for solving such a problem, for example, a circuit board module 300 as shown in FIG. 28 has been proposed (for example, see Patent Document 1).
[0016]
This circuit board module 300 is a thin film circuit in which a main surface of a base 301 made of an organic wiring substrate or the like is subjected to a flattening process, and a highly flat main surface of the base 301 has a passive element or the like by a thin film forming technique or the like. The structure is such that a layer 302 is formed.
[0017]
In the circuit board module 300 having such a configuration, the supply of electricity and signals to the thin film circuit layer 302 can be performed via the base 301 which is an organic wiring board, so that a highly regulated power supply can be performed. Further, in the circuit board module 300, since the base 301 is an organic wiring board, the cost can be reduced as compared with the case where a Si substrate or a glass substrate is used as the base substrate.
[0018]
[Patent Document 1]
JP-A-2002-94247 (pages 5-6)
[0019]
[Problems to be solved by the invention]
However, in the above-described circuit board module 300, the thin film circuit layer 302 is sequentially formed on the main surface of the base 301, and the thin film circuit layer 302, which is expensive in manufacturing cost, is formed on the entire main surface of the base 301. Therefore, it is difficult to further reduce the size and cost.
[0020]
Therefore, the present invention has been proposed for the purpose of providing a circuit board module in which a passive element and a wiring portion can be formed with high precision, and which is reduced in size and cost, and a method for manufacturing the same. Things.
[0021]
[Means for Solving the Problems]
A circuit board module according to the present invention that achieves the above-described object includes a circuit layer having an insulating layer, and a circuit layer having a pattern wiring pattern formed on a main surface of the insulating layer by a thin-film forming technique. A thin-film circuit body having a connection land connected to the pattern wiring on the first main surface on the lowermost layer side; a multilayer wiring board having a connection portion electrically connected to the connection land of the thin-film circuit body on the main surface; A thin-film circuit body is formed on the planarized main surface of the dummy substrate, on which the carrier layer and the release layer are sequentially laminated, via a release protection layer, and the second circuit layer on the uppermost layer side of the circuit layer. On the main surface of 2, a release sheet having a dummy film and an adhesive layer whose adhesive strength is reduced by light irradiation or heating is attached with the adhesive layer, the dummy substrate is peeled off with the release layer, and the dummy substrate is removed. Stripping After the connection land and the connection portion are electrically connected with the first main surface exposed by removing the protective layer and the main surface of the multilayer wiring board facing each other, the adhesive layer is irradiated with light or heated. Then, the adhesive strength between the second main surface and the adhesive layer is reduced, whereby the adhesive layer is peeled off from the second main surface and the release sheet is removed to provide on the main surface of the multilayer wiring board. It is characterized by being done.
[0022]
In this circuit board module, a thin film circuit body is formed on a flattened main surface of a dummy substrate via a peeling protection layer, thereby suppressing a variation in thickness and a warp in a thickness direction on the dummy substrate. The circuit body is formed, and a thin film circuit body having high-density and high-precision pattern wiring can be provided on the multilayer wiring board.
[0023]
The method for manufacturing a circuit board module according to the present invention includes an insulating layer on the planarized main surface of a dummy substrate on which a carrier layer and a release layer are sequentially laminated, and a thin film forming technique on the main surface of the insulating layer. A connection layer electrically connected to the pattern wiring on at least the first main surface on the lowermost layer side of the circuit layer, with a circuit layer having a pattern wiring formed thereon being laminated one or more with a peeling protection layer interposed therebetween; A first step of forming a thin-film circuit having: a release sheet having a dummy film and an adhesive layer whose adhesive strength is reduced by light irradiation or heating on the second main surface on the uppermost layer side of the thin-film circuit; A second step of attaching with an adhesive layer, a third step of removing the dummy substrate by peeling the dummy substrate from the thin film circuit with a release layer, and further removing the peeling protection layer from the thin film circuit; Thin film circuit A fourth step of forming a multilayer wiring board having a connection portion electrically connected to the connection land, a first main surface of the thin film circuit body exposed by removing the dummy substrate and the peeling protection layer, A fifth step of electrically connecting the connection land and the connection portion in a state where the main surface of the wiring board is opposed to the wiring land, and irradiating or heating the adhesive layer between the second main surface and the adhesive layer. And a sixth step of removing the release sheet from the thin film circuit by removing the release sheet from the second main surface by lowering the adhesive strength of the release sheet.
[0024]
In this method of manufacturing a circuit board module, a release sheet is attached to a second main surface of a thin film circuit formed on a main surface of a dummy substrate via a release protection layer, and the thin film circuit is put together with the release sheet on the dummy substrate. By peeling off the carrier layer from the carrier layer with a release layer and further removing the release protection layer, the dummy substrate and the release protection layer can be easily and appropriately removed without damaging the thin film circuit body using the release sheet as a base material. Can be.
[0025]
In this method of manufacturing a circuit board module, a thin-film circuit body is formed on the flattened main surface of the dummy substrate to form a thin-film circuit body with reduced thickness variation and warpage in the thickness direction on the dummy substrate. It is possible to manufacture a circuit board module provided with a thin film circuit body having high-density and high-precision pattern wiring on a multilayer wiring board.
[0026]
In this method of manufacturing a circuit board module, the peeling sheet is easily and appropriately removed from the thin film circuit body by irradiating or heating the adhesive layer to reduce the adhesive strength between the second main surface and the adhesive layer. Therefore, the production yield can be improved.
[0027]
Further, in the method for manufacturing a circuit board module according to the present invention, after the third step, the main surface opposite to the main surface on which the adhesive layer of the dummy film is provided is thicker than the dummy film and peeled off. By attaching the reinforcing sheet for reinforcing the sheet with an adhesive, the workability when connecting the thin film circuit body and the multilayer wiring board is improved, and the production yield can be improved.
[0028]
Further, in the method for manufacturing a circuit board module according to the present invention, after the first step, a quality inspection of the pattern wiring of the thin film circuit body laminated on the main surface of the dummy substrate is performed, so that the non-defective pattern wiring is performed. Can be provided on the multilayer wiring board, so that a high-quality circuit board module can be manufactured, the yield can be improved, and the manufacturing cost can be reduced.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. A circuit board module 1 shown in FIG. 1 to which the present invention is applied is built in an electronic device such as a mobile phone, for example, and performs a process of exchanging high-frequency signals and the like. The circuit board module 1 has a thin film circuit body 2 formed by a thin film forming technique or the like, and a multilayer wiring board 3 electrically connected to the thin film circuit body 2. The circuit board module 1 has the thin film circuit body 2 and the multilayer wiring board 3 separately formed, and the thin film circuit body 2 is provided on the multilayer wiring board 3.
[0030]
The thin-film circuit body 2 includes a wiring layer 4 partially provided with connection lands 32 to be described later for electrically connecting the multilayer wiring board 3, a first pattern wiring 5a and a first insulating layer 5b. 1 and a second circuit layer 6 having a second pattern wiring 6a and a second insulating layer 6b are sequentially laminated. In the thin film circuit body 2, the lowermost layer side, that is, the first circuit layer 5 side is a first main surface 2a, and the uppermost layer side, that is, the second circuit surface 6 side is a second main surface 2b. Connection lands 32 are appropriately formed on the first main surface 2a.
[0031]
In the thin-film circuit body 2, vias 7 for connecting the wiring layer 4, the first pattern wiring 5a, and the second pattern wiring 6a to each other are provided in layers of the first circuit layer 5 and the second circuit layer 6. It is formed as appropriate.
[0032]
In the thin film circuit 2, passive elements such as a capacitor 8, a resistor 9, and an inductor 10 are provided at predetermined positions of the pattern wirings 5a, 6a of the first circuit layer 5 and the second circuit layer 6 by a thin film forming technique. . The capacitor 8 is, for example, a decoupling capacitor or a DC cut capacitor, and is formed as a thin film of a tantalum oxide (TaO) film or the like. The resistor 9 is, for example, a resistor for a terminating resistor, and is formed as a thin film of a tantalum nitride (TaN) film or the like. The inductor 10 is, for example, a spiral inductor in which a part of the pattern wirings 5a and 6a is formed in a substantially spiral pattern. In the thin-film circuit 2, in addition to the above-described passive elements, for example, a functional element such as a filter may be formed as a thin film on a part of the wiring layer 4 and the pattern wirings 5a and 6a.
[0033]
Although the details of the thin film circuit body 2 having such a configuration will be described later, the wiring layer 4, the first circuit layer 5, and the second circuit layer 6 have a highly accurate planarized dummy substrate 30 having a main surface. The dummy substrate 30 and the peeling protection layer 31 are formed by sequentially laminating them on each other with the peeling protection layer 31 interposed therebetween. For this reason, in the thin film circuit body 2, it is possible to form only necessary portions on the dummy substrate 30 by the thin film forming technique. Further, since the thin film circuit body 2 has a configuration in which a base substrate such as a glass substrate or a Si substrate is not used as a conventional base, the cost can be significantly reduced.
[0034]
In this thin-film circuit 2, since the wiring layer 4 and the pattern wirings 5a and 6a can be formed with high density and high precision because they are formed on the principal surface of the dummy substrate 30 which is flattened with high precision, the size and the size are further reduced. It is possible to mount high-performance passive elements.
[0035]
In the multilayer wiring board 3, a plurality of pattern wiring layers 11 are formed between respective layers via an insulating layer 12, and the plurality of pattern wiring layers 11 are connected to each other by a via 13 penetrating through all layers or through a plurality of layers. ing. The multilayer wiring board 3 is provided with a plurality of input / output terminal portions 14 on the front and back main surfaces. The input / output terminal section 14 functions as, for example, a connection terminal for an external power supply or a base of the connection land 32 when the thin film circuit body 2 is mounted. Further, in the multilayer wiring board 3, the plurality of pattern wiring layers 11 function as wiring for transmitting power, a control signal, a high-frequency signal, and the like supplied from the input / output terminal section 14 to the thin film circuit body 2, and a ground section. (Ground electrode).
[0036]
In the multilayer wiring board 3, the insulating layer 12 is made of a material having a low dielectric constant and a low Tan δ, that is, a material having excellent high-frequency characteristics, such as polyphenylene ether (PPE), bismaleid triazine (BT-resin), polytetrafluoroethylene, and polyimide. An organic material such as liquid crystal polymer (LCP), polynorbornene (PNB), phenol resin and polyolefin resin, an inorganic material such as ceramic, or a mixture of an organic material and an inorganic material such as glass epoxy is used. The multilayer wiring board 3 is manufactured through a general multilayer wiring board manufacturing process.
[0037]
Next, a method for manufacturing the above-described circuit board module 1 will be described. First, a process of manufacturing the thin film circuit body 2 in the circuit board module 1 will be described. When the thin film circuit body 2 is formed, as shown in FIG. 2, a dummy substrate 30 having a separation protection layer 31 formed on a main surface 30a is prepared. The dummy substrate 30 is made of a metal foil such as copper. The carrier layer 30b serving as a base material of the dummy substrate 30 is made of one or more of nickel, chromium, and lead. A copper plating layer 30d made of plating or the like is sequentially laminated. Specifically, as the dummy substrate 30, for example, a copper foil with a carrier described in JP-A-2000-269637 is used. By using a copper foil with a carrier as the dummy substrate 30, the thin film circuit body 2 can be manufactured on the dummy substrate 30 without any limitation in its size, and therefore, the yield when manufacturing the thin film circuit body 2 is improved. It is possible to reduce the manufacturing cost. The peeling layer 30c and the copper plating layer 30d are formed by a plating process such as, for example, electroplating, electroless plating, or the like.
[0038]
The peeling protection layer 31 is formed by depositing an insulating resin such as a polyimide resin on the main surface 30a of the dummy substrate 30 to a thickness of about 1 μm to 3 μm over the entire surface by, for example, spin coating. Then, after the thin film circuit 2 described later is separated from the dummy substrate 30, the peeling protection layer 31 is formed of a second liquid of the thin film circuit 2 by a chemical solution used to remove the copper plating layer 30 d remaining on the thin film circuit 2. It functions to protect the main surface 2b.
[0039]
Next, a connection land 32 is formed on the peeling protection layer 31, as shown in FIG. When the connection lands 32 are formed, first, a metal film made of a conductive metal or the like containing gold or tin or the like is formed on the entire main surface of the peeling protection layer 31 by a sputtering technique, a plating technique, or the like. This metal film is formed to a thickness of about 0.3 μm to 0.5 μm, for example, when formed of gold, and is formed to a thickness of about 1 μm to 1.5 μm when formed of tin. . Next, a mask made of, for example, a photoresist or the like is formed on the metal film so that a portion where the connection land 32 is formed becomes an opening by a photolithographic technique or the like. Next, the metal film is subjected to an etching process at a portion exposed from the opening of the mask. This etching process is performed by so-called wet etching using, for example, a potassium iodide aqueous solution or the like as an etchant when the metal film is made of gold, and dilute sulfuric acid or the like as an etchant when the metal film is made of tin. Next, the mask formed on the metal film is removed by, for example, immersion in a resist stripping solution or dry etching using oxygen plasma or the like. Thus, the connection land 32 is formed on the peeling protection layer 31. In the above description, the metal layer is formed on the entire main surface of the peeling protection layer 31. However, the present invention is not limited to such a method. For example, a metal film is formed after a mask is formed in advance. The connection land 32 can be formed by removing the metal film on the mask together with the mask.
[0040]
Next, the wiring layer 4 is formed on the connection lands 32. When the wiring layer 4 is formed, as shown in FIG. 4, first, a first seed metal layer 33 made of a conductive metal or the like is formed on the separation protection layer 31 and the connection land 32 by, for example, sputtering over the entire surface. To form a film. The first seed metal layer 33 is formed by sequentially laminating a metal layer such as titanium or nickel having a thickness of about 200 to 1000 ° and a metal film such as copper having a thickness of about 1000 to 3000 °. Next, a plating resist 34 having an opening 34a at least at a position facing the connection land 32 is formed on the first seed metal layer 33 by, for example, a photolithographic method or the like, and selectively formed on the opening 34a. Is subjected to electrolytic plating or the like to form a plating layer 35 made of a conductive metal such as copper. Next, as shown in FIG. 5, the wiring layer 4 is formed on the peeling protection layer 31 by removing the plating resist. That is, the plating layer 35 becomes the wiring layer 4. This wiring layer 4 is formed to have a thickness of about 5 μm in order to improve conductivity.
[0041]
Further, the first seed metal layer 33 exposed by removing the plating resist 34 is removed by performing an etching process using the wiring layer 4 as a mask, as shown in FIG. The first seed metal layer 33 to be subjected to this etching process is a metal layer such as nickel or copper, which is wet-etched using a mixed acid aqueous solution containing at least one of nitric acid, acetic acid, sulfuric acid and the like as an etchant, and made of titanium or the like. The metal layer is wet-etched using a diluted hydrofluoric acid aqueous solution as an etchant.
[0042]
Next, as shown in FIG. 7, a first insulating layer 5b is formed to have a uniform thickness over the entire surface so as to cover the wiring layer 4, as shown in FIG. The first insulating layer 5b is formed by using an insulating dielectric material generally known in a conventional circuit board manufacturing process. Specifically, the first insulating layer 5b includes, for example, polyphenylene ether (PPE), bismaleide triazine (BT-resin), liquid crystal polymer (LCP), An insulating dielectric material containing norbornene (PNB), bismaleidotriazine (BT-resin), polyimide, benzocyclobutene (BCB), epoxy resin, acrylic resin, or the like is used. The first insulating layer 5b is formed as a film by applying the insulating dielectric material described above so as to cover the wiring layer 4 by, for example, a spin coating method, a curtain coating method, a roll coating method, a dip coating method, or the like. .
[0043]
Next, an opening 36 serving as the via 7 is formed in the first insulating layer 5b by patterning so that the wiring layer 4 is exposed. When a photosensitive insulating dielectric material is used for the first insulating layer 5b, the opening 36 is formed by performing a patterning process using, for example, a photolithographic technique. In the case where a non-photosensitive insulating dielectric material is used for the first insulating layer 5b, the openings 36 are selectively formed in the first insulating layer 5b by a dry etching technique such as reactive ion etching or laser processing. Is formed by performing an etching process. When the thickness of the first insulating layer 5b is about 10 μm to 30 μm, the opening 36 has a diameter of about 10 μm to 50 μm.
[0044]
Next, as shown in FIG. 8, a receiving electrode 37 serving as a lower electrode of the capacitor 8 and a receiving electrode of the resistor 9 is formed on the first insulating layer 5b. When the receiving electrode 37 is formed, first, a first metal film made of a metal such as titanium is formed on the first insulating layer 5b to a thickness of about 500 to 2,000 over the entire surface by sputtering or vapor deposition. A film is formed by using the method described above. Next, a second metal film made of a metal such as Cu, Al, Au, Pt or the like is formed to a thickness of about 1,000 to 3,000 over the entire surface of the first metal film. Next, a photoresist by photolithography is formed as a mask on the second metal film so that a region where the receiving electrode 37 on the main surface is formed becomes an opening, and the opening of the mask is exposed. The etching process is performed on the portion where the light is present. This etching process is performed by wet etching using, as an etchant, a mixed acid obtained by mixing nitric acid, sulfuric acid, acetic acid, or the like at a predetermined ratio. Next, the first metal film exposed at the opening of the mask by the etching process is also subjected to the etching process. This etching treatment includes, for example, wet etching using a chemical solution in which ammonium hydrofluoride and ammonium monohydrogen difluoride are mixed at a predetermined ratio as an etchant, and CF etching. 4 This is performed by dry etching using plasma or the like. On the first insulating layer 5b, a mask is formed of the first metal film and the second metal film by immersing the mask in, for example, a resist stripping solution or removing the mask by a dry etching method using oxygen plasma. The receiving electrode 37 is formed.
[0045]
Next, as shown in FIG. 9, a dielectric film 38 of the capacitor 8 and a resistor 9 having a resistor film 39 are formed on the first insulating layer 5b so as to be connected to the receiving electrode 37. You. When forming the dielectric film 38 of the capacitor 8 and the resistor 9, first, a Ta film 40 made of tantalum, tantalum nitride, or the like is formed on the first insulating layer 5 b so as to cover the receiving electrode 37. The Ta film 40 is a base film of a tantalum oxide (TaO) dielectric film that becomes the capacitor 8 by anodic oxidation. As a method for forming the Ta film 40, for example, a sputtering method capable of forming a film to a thickness of about 2000 ° is preferable.
[0046]
Next, a mask for anodizing only the portion where the capacitor 8 is to be formed is formed on the Ta film 40. As a result, only the portion of the Ta film 40 facing outward from the opening of the mask is anodized. Next, the Ta film 40 facing outward from the opening of the mask is anodized. The anodic oxidation treatment is performed, for example, by applying a voltage of 100 to 200 V for about 30 minutes so that the Ta film 40 becomes an anode in an electrolyte such as ammonium borate, so that the Ta film 40 is oxidized. The TaO film 41 is formed on the surface of the substrate 40. The TaO film 41 can be formed to have a desired thickness by adjusting the voltage applied to the Ta film 40, the application time, and the like.
[0047]
Next, the mask formed on the Ta film 40 subjected to the anodic oxidation treatment is removed. Thereby, the TaO film 41 in which the surface of the Ta film 40 is selectively oxidized can be used as the dielectric material of the capacitor 8. Next, the Ta film 40 and the TaO film 41 are formed by oxygen plasma or CF while the formation sites of the capacitor 8 and the resistor 9 are masked with a resist or the like. 4 By performing dry etching using plasma or the like, portions other than the mask are removed. Then, on the first insulating layer 5b, by removing the mask, the resistor 9 having the dielectric film 38 composed of the Ta film 40 and the TaO film 41 of the capacitor 8 and the resistor film 39 composed of the Ta film 40 is simultaneously formed. It is formed. As the dielectric film 38 of the capacitor 8, for example, a BST (Ba, SR, Ti, O) film, an STO (Sr, Ti, O) film, or the like can be used. The resistor film 39 of the resistor 9 may be made of a resistor material such as nickel chromium in addition to tantalum and tantalum nitride.
[0048]
Next, a first pattern wiring 5a is formed on the first insulating layer 5b, as shown in FIG. When forming the first pattern wiring 5a, first, a second seed metal layer 42 made of a conductive metal or the like is formed over the entire surface of the first insulating layer 5b by, for example, sputtering. The second seed metal layer 42 is made of, for example, a metal layer such as titanium or nickel having a thickness of about 200 to 1000 ° and a metal such as copper having a thickness of about 1000 to 3000 ° similarly to the first seed metal layer 33 described above. And the films are sequentially laminated. Next, on the second seed metal layer 42, for example, a plating resist having an opening at a predetermined position is pattern-formed by, for example, a photolithographic method or the like, and electrolytic plating or the like is selectively applied to the opening. To form a plating layer made of a conductive metal such as copper.
[0049]
Next, on the first insulating layer 5b, the first pattern wiring 5a, a part of which is connected to the capacitor 8 and the resistor 9, is formed by removing the plating resist. In the first pattern wiring 5a, a via 7 connected to the wiring layer 4 is formed at a position facing the opening 36. Next, in the second seed metal layer 42, wet etching or the like is performed only on a portion where the resist is removed and exposed. At this time, the second seed metal layer 42 is etched by wet etching using, as an etchant, a mixed acid in which copper or nickel is mixed with nitric acid, sulfuric acid, acetic acid or the like at a predetermined ratio, and titanium is mixed with ammonium fluoride, for example. Etching is performed by wet etching using a chemical solution in which ammonium hydrogen difluoride is mixed at a predetermined ratio as an etchant. As a result, the second seed metal layer 42 is provided only at the portion where the first pattern wiring 5a is formed, and serves as a base layer for the first pattern wiring 5a.
[0050]
The first pattern wiring 5a thus formed is formed to have a thickness of about 5 μm in order to improve the conductivity. The first pattern wiring 5a constitutes the first circuit layer 5 together with the first insulating layer 5b.
[0051]
Next, an upper electrode 43 is formed on the dielectric film 38 as shown in FIG. Thereby, the capacitor 8 connected to the first pattern wiring 5a is formed on the first insulating layer 5b. The upper electrode 43 is formed by, for example, forming a metal material such as Al, Cu, Pt, or Au through a base layer such as Cr, Ni, or Ti for improving adhesion. For example, when Al and Cu are used as the material of the upper electrode 43, the upper electrode 43 is formed in a predetermined pattern shape by masking and etching after forming the film to a thickness of about 2000 ° by a sputtering method or the like. . Further, the upper electrode 43 can be formed by, for example, a lift-off method.
[0052]
Next, as shown in FIG. 12, a second circuit layer 6 is formed on the first circuit layer 5 so as to cover the capacitor 8 and the resistor 9 connected to the first pattern wiring 5a. . The second circuit layer 6 is composed of a second pattern wiring 6a and a second insulating layer 6b formed by using the same material as the first circuit layer 5 and performing the same steps. In the second circuit layer 6, the inductor 10 is formed as a spiral inductor in a part of the second pattern wiring 6a, and the third seed metal layer 44 serves as a base layer of the second pattern wiring 6a. Is provided.
[0053]
In the second circuit layer 6, when a photosensitive insulating dielectric material is used for the second insulating layer 6b, the main surface 30a of the dummy substrate 30 in which the second insulating layer 6b is flattened with high precision. Since the layer is formed on the upper layer, it is possible to prevent the thickness from being varied. For this reason, in the second circuit layer 6, for example, the focus shift of the patterning image due to the photolithographic processing or the like is suppressed, and the second pattern wiring 6a, the via 7, and the like can be formed with high accuracy. Further, in the second circuit layer 6, the inductor 10 provided on a part of the second pattern wiring 6a can also be accurately patterned.
[0054]
Next, as shown in FIG. 13, a resist layer 45 is formed on the second circuit layer 6 so as to cover the second pattern wiring 6a. For the resist layer 45, for example, a solder resist, an insulating dielectric material, or the like is used. Next, in the resist layer 45, an opening 45a facing the second pattern wiring 6a is formed at a predetermined position by performing photolithographic processing through a mask patterned into a predetermined shape. Next, as shown in FIG. 14, a plating process made of a conductive metal such as nickel and / or gold is applied to the opening 45a to form the element land 46. In addition to being formed by plating, the element land 46 may be formed of, for example, solder, a water-soluble heat-resistant flux, or the like, and may be formed of a connection portion for mounting an electronic component such as an IC or an LSI, or a thin film. It will function as an electrode when inspecting the circuit body 2.
[0055]
As described above, the thin film circuit body 2 is formed on the main surface 30a of the dummy substrate 30. In the thin film circuit body 2, the element lands 46 are exposed from the uppermost layer side, that is, the second main surface 2b on the second circuit layer 6 side.
[0056]
In the thin-film circuit 2, since the thin-film circuit body 2 is formed on the main surface 30a of the dummy substrate 30 that has been flattened with high precision, variations in thickness and warpage in the thickness direction are suppressed, and a high-precision and high-density wiring layer is formed. 4, pattern wirings 5a and 6a, a capacitor 8, a resistor 9, and an inductor 10 can be provided.
[0057]
Further, in the thin-film circuit body 2, only the necessary portions of the wiring layer 4 and the circuit layers 5 and 6 can be formed on the dummy substrate 30, so that the size and cost can be reduced.
[0058]
In the thin film circuit 2, the circuit layers 5 and 6 have a two-layer structure, but the present invention is not limited to this. The circuit layers are formed by repeating the process of forming the first circuit layer 5. A configuration having three or more layers can be employed.
[0059]
Next, as shown in FIG. 15, a release sheet 47 is attached to the entire surface of the second main surface 2b of the thin film circuit body 2. The release sheet 47 includes a dummy film 48 made of, for example, a resin material having flexibility, heat resistance, and chemical resistance such as polyester, polyethylene terephthalate, and polyimide, and light provided on the entire main surface of the dummy film 48. An adhesive layer 49 whose adhesive strength is reduced by irradiation or heating. The release sheet 47 is obtained by attaching a dummy film 48 serving as a base material to the second main surface 2b of the thin film circuit body 2 with an adhesive layer 49. The adhesive layer 49 is made of a resin material or the like that foams when irradiated with light or heated, and a space is formed between the adhesive layer 49 and the second main surface 2b of the thin film circuit body 2 due to bubbles generated by being irradiated with light or heated. And the peeling sheet 47 acts to be easily peeled from the thin film circuit body 2. In the release sheet 47, the thickness of the dummy film 48 is about 30 μm to 50 μm, and the thickness of the adhesive layer 49 is about 40 μm to 80 μm. Specifically, as the release sheet 47, for example, a release sheet (trade name: Riva Alpha) manufactured by Nitto Denko Corporation is used. In the case of the release sheet 47, when the adhesive layer 49 reduces the adhesiveness by light irradiation, the dummy film 48 has light transmittance, so that the adhesive layer 49 can be appropriately irradiated with light.
[0060]
Next, as shown in FIG. 16, a reinforcing sheet 50 is attached to the main surface 47a of the release sheet 47 on the dummy film 48 side, for example, with an adhesive or the like over the entire surface. The reinforcing sheet 50 is made of polyester, polyethylene terephthalate, polyimide or the like having a thickness of about 200 μm to 500 μm, and enhances the workability of the subsequent steps by reinforcing the release sheet 47 having the thin dummy film 48 as a base material. Acts to let. Note that, for the reinforcing sheet 50, for example, a dicing tape or the like used when performing surface polishing or dicing of a circuit board can be used.
[0061]
Next, the carrier layer 30b of the dummy substrate 30 is removed from the thin film circuit body 2 as shown in FIG. Specifically, the carrier layer 30b of the dummy substrate 30 is peeled off by the peeling layer 30c so that the copper plating layer 30d and the peeling protection layer 31 remain on the thin film circuit body 2 side. And the release layer 30c is appropriately removed. At this time, in the thin film circuit body 2, since the rigidity is increased by the dummy film 48 and the reinforcing sheet 50 of the release sheet 47 attached to the second main surface 2b, the dummy substrate 30 can be appropriately and easily formed without being damaged. The carrier layer 30b and the release layer 30c can be removed. When the release layer 30c is formed by, for example, chromium plating or the like, a film made of chromate or the like is formed at the interface between the release layer 30c and the copper plating layer 30d. 30c can be easily peeled off.
[0062]
Next, the copper plating layer 30d and the peel protection layer 31 remaining on the first main surface 2a of the thin film circuit 2 are removed by a predetermined method as shown in FIG. The copper plating layer 30d is removed by a wet etching method such as immersion in a stripping chemical such as an acid solution such as sulfuric acid and hydrogen peroxide. The peeling protection layer 31 is removed by, for example, dry etching using oxygen plasma. As a result, the connection land 32, the first insulating layer 5b, and the like are exposed on the first main surface 2a of the thin film circuit body 2. In the thin film circuit body 2, the main surface 30a of the opposing dummy substrate 30 is flattened with high precision, so that the first main surface 2a is flattened with high precision. When the copper plating layer 30d of the dummy substrate 30 is removed, the peeling protection layer 31 functions as a protection film for protecting the connection lands 32 exposed from the first main surface 2a of the thin film circuit body 2 from the peeling chemical. I do.
[0063]
Next, as shown in FIG. 19, the thin film circuit body 2 is mounted on the above-described multilayer wiring board 3 with the first main surface 2a as a mounting surface. The multilayer wiring board 3 has a plurality of pattern wiring layers 11 each having a ground portion or the like in a layer, and an input / output terminal portion 14 exposed on a mounting surface 3a on which the thin film circuit body 2 and the like are mounted.
[0064]
The thin film circuit 2 is mounted on the multilayer wiring board 3 by connecting the connection lands 32 to the input / output terminal portions 14 exposed on the mounting surface 3a of the multilayer wiring board 3 by, for example, soldering. Is done. Specifically, a solder paste is formed on the surfaces of the connection lands 32 and the input / output terminal portions 14 by a printing method or the like, and the thin film circuit body 2 is An underfill 51 is filled between the multi-layer wiring board 3 and the connection land 32 and the input / output terminal section 14 are electrically connected by soldering by being heated in, for example, a solder reflow bath or the like. It is mounted on the mounting surface 3a of the wiring board 3. When the thin film circuit body 2 is mounted on the multilayer wiring board 3, in addition to the solder connection, various methods such as connection using an anisotropic conductive film, ultrasonic plating after gold plating, and the like are performed. Can be.
[0065]
Next, the release sheet 47 and the reinforcing sheet 50 are collectively removed from the second main surface 2b of the thin film circuit body 2 as shown in FIG. The release sheet 47 is easily and appropriately peeled and removed from the thin-film circuit body 2 by irradiating or heating the adhesive layer 49 to reduce the adhesive strength between the second main surface 2b and the adhesive layer 49. Is done.
[0066]
Specifically, when the adhesive layer 49 is heated to lower the adhesiveness, the adhesive sheet 49 is removed from the thin film circuit body 2 by heating the adhesive layer 49 in a high-temperature bath of, for example, about 100 ° C. to 150 ° C. for a predetermined time. can do. When the adhesiveness of the adhesive layer 49 is reduced by light irradiation, the release sheet 47 can be removed from the thin film circuit body 2 by irradiating the adhesive layer 49 with light of a predetermined wavelength for a predetermined time.
[0067]
Thus, the circuit board module 1 shown in FIG. 1 constituted by the thin film circuit body 2 and the multilayer wiring board 3 is manufactured.
[0068]
In the method of manufacturing the circuit board module 1 described above, the release sheet 47 is attached to the second main surface 2b of the thin film circuit body 2 formed on the main surface 30a of the dummy substrate 30, and the thin film circuit body 2 is peeled. The carrier sheet 30b is removed by peeling off the carrier layer 30b together with the sheet 47 with the release layer 30c of the dummy substrate 30, and then the copper plating layer 30d and the release protection layer 31 are removed by a predetermined method, whereby the release sheet 47 becomes a base material. As a result, the dummy substrate 30 can be removed from the thin film circuit body 2, so that the dummy substrate 30 can be easily and appropriately removed without damaging the thin film circuit body 2.
[0069]
According to this method, variations in thickness and warpage in the thickness direction are suppressed on the dummy substrate 30 by laminating the thin film circuit body 2 on the main surface 30a of the dummy substrate 30 that has been flattened with high precision. The thin-film circuit body 2 can be formed, and the circuit board module 1 in which the thin-film circuit body 2 having the high-density and high-precision wiring layers 4 and the pattern wirings 5a and 6a are mounted on the mounting surface 3a of the multilayer wiring board 3 can be manufactured. .
[0070]
According to this method, the adhesive layer 49 of the release sheet 47 is irradiated with light or heated to reduce the adhesive strength between the second main surface 2b of the thin film circuit body 2 and the adhesive layer 49, thereby reducing the thickness of the thin film circuit body. 2, the release sheet 47 can be easily and appropriately removed. Accordingly, in this method, when the release sheet 47 is removed, it is not necessary to immerse the thin film circuit body 2 or the multilayer wiring board 3 in, for example, a chemical solution for release, and it is possible to omit troublesome operations such as a cleaning process and a drying process. , The production yield can be improved. In addition, according to this method, when the release sheet 47 is removed, it is possible to prevent the thin film circuit body 2 and the multilayer wiring board 3 from being corroded and deteriorated by a release chemical or the like.
[0071]
According to this method, by attaching the reinforcing sheet 50 having a thickness greater than the dummy film 48 to the main surface 47a of the release sheet 47 with an adhesive or the like, the release sheet 47 is reinforced so as to increase rigidity. In addition, workability at the time of mounting the thin film circuit body 2 on the multilayer wiring board 3 is improved, and the production yield can be improved.
[0072]
According to this method, only the thin film circuit body 2 is formed on the main surface 30a of the dummy substrate 30 separately from the multilayer wiring board 3, so that the wiring layer 4 and the circuit layers 5 and 6 with high precision are required. Since it can be formed as the thin film circuit body 2 provided with only the essential parts, the circuit board module 1 that is reduced in size and cost can be manufactured.
[0073]
According to this method, the connection lands 32 are formed immediately after the separation protection layer 31 is formed, so that the connection lands 32 are exposed on the first main surface 2a of the thin film circuit 2 after the dummy substrate 30 is removed. In addition, since the first main surface 2a is a smooth surface with no step, it can be easily and appropriately mounted on the mounting surface 3a of the multilayer wiring board 3. In the above description, the connection lands 32 are formed after forming the peeling protection layer 31. However, the present invention is not limited to this method. For example, the connection lands 32 may be formed after removing the dummy substrate 30. In this case, the connection land 32 is formed on the wiring layer 4 that is exposed by removing the dummy substrate 30.
[0074]
Further, according to this method, after forming the thin-film circuit body 2 on the dummy substrate 30, it is confirmed whether the wiring layer 4 and the pattern wirings 5a and 6a of the thin-film circuit body 2 are appropriately patterned. The thin film circuit 2 can be subjected to a quality inspection, such as a short-circuit inspection, a disconnection inspection, an appearance inspection, and the like, by an inspection mechanism such as an automatic optical inspector (AOI) or a visual check. Thus, according to this method, by performing the quality inspection on the thin film circuit body 2, only the thin film circuit body 2 on which the wiring layer 4 and the pattern wirings 5a and 6a are appropriately formed can be mounted on the multilayer wiring board 3. Therefore, when the defective thin film circuit body 2 is mounted on the multilayer wiring board 3, no waste is caused and the yield can be improved.
[0075]
In the above description, the method of manufacturing the thin film circuit body 2 is described in detail as the first embodiment. However, the thin-film circuit body 2 is not limited to being manufactured by the manufacturing method according to the first embodiment described above, but can also be manufactured by a manufacturing method according to a second embodiment described below.
[0076]
Here, as a second embodiment of the present invention, thin-film circuit bodies 60a to 60c manufactured by a different manufacturing method from the above-described first embodiment will be described in detail with reference to the drawings. In the second embodiment, when the same steps and the same materials and members as those in the first embodiment when manufacturing the above-described thin film circuit body 2 are used, the description thereof will be omitted and the drawings will be omitted. The same reference numerals are used.
[0077]
When fabricating the thin film circuit bodies 60a to 60c by the manufacturing method of the second embodiment, as shown in FIG. 21, the first embodiment described above is formed on the flattened main surface 61a of the dummy substrate 61. The thin film circuit group 62 in which the plurality of thin film circuit bodies 60a to 60c are integrated is formed via the peeling protection layer 63 in the same step as the method of manufacturing the thin film circuit body 2 in. The dummy substrate 61 is formed of the same material as the dummy substrate 30 used in the above-described first embodiment and has the same configuration. Specifically, the dummy substrate 61 is formed by sequentially laminating a carrier layer 61b, a release layer 61c, and a copper plating layer 61d. The peeling protective layer 63 is formed of the same material as the peeling protective layer 31 used in the first embodiment described above, and is formed in the same step.
[0078]
The thin film circuit group 62 formed on the dummy substrate 61 is formed by integrally arranging a plurality of thin film circuit bodies 2 according to the first embodiment on the dummy substrate 61. Specifically, the thin film circuit group 62 is configured such that a plurality of thin film circuit bodies 60a to 60c are arranged in series or in a grid pattern, for example.
[0079]
Further, in the thin film circuit group 62, it is also possible to divide the formation patterns of the wiring layer 4 and the pattern wirings 5a and 6a into a plurality of types for each of the thin film circuit bodies 60a to 60c and to produce a plurality of patterns on the dummy substrate 61. Thus, a plurality of types of thin film circuit bodies 60a to 60c having different patterns of the wiring layer 4 and the pattern wirings 5a and 6a can be integrally formed on the dummy substrate 61 at a time. According to the present embodiment, the thin film circuit group 62 has a configuration in which the three thin film circuit bodies 60a to 60c are integrated. However, the present invention is not limited to this. It suffices if a plurality of thin-film circuits are integrated, and a configuration in which three or more thin-film circuits are integrated can be applied.
[0080]
Next, the thin film circuit group 62 formed on the dummy substrate 61 is subjected to the quality inspection described above for each of the thin film circuit bodies 60a to 60c. Thereby, in the thin film circuit bodies 60a to 60c, it is determined whether or not the respective wiring layers 4 and the pattern wirings 5a and 6a are appropriately patterned.
[0081]
Next, a release sheet 64 is attached to the entire thin film circuit group 62, as shown in FIG. The release sheet 64 is made of the same material as the release sheet 47 used in the above-described first embodiment, and is formed by a dummy film 65 and an adhesive layer 66.
[0082]
Next, as shown in FIG. 23, a reinforcing sheet 67 is attached to the main surface 64a of the release sheet 64 with an adhesive or the like over the entire surface. The reinforcing sheet 67 is formed of the same material as the reinforcing sheet 50 used in the above-described first embodiment and has the same thickness.
[0083]
Next, as shown in FIG. 24, the carrier layer 61b of the dummy substrate 61 is removed from the thin film circuit group 62 in the same manner as in the method of removing the carrier layer 30b of the dummy substrate 30 described above.
[0084]
Next, as shown in FIG. 25, the thin film circuit bodies 60a to 60c from which the carrier layer 61b of the dummy substrate 61 has been removed are subjected to dicing by a dicing device or the like, and are individually divided. In the thin film circuit bodies 60a to 60c, the copper plating layer 61d and the peeling protection layer 63 remain, and the connection lands 32 and the like are protected, for example. In addition, the copper plating layer 61d and the peeling protection layer 63 can be removed from the thin film circuit bodies 60a to 60c in the same manner as the copper plating layer 30d and the peeling protection layer 31 described above.
[0085]
Next, the divided thin film circuit bodies 60a to 60c are selected based on the result of the quality inspection described above. Specifically, in the quality inspection described above, the thin film circuit body on which the wiring layer 4 and the pattern wirings 5a and 6a are appropriately patterned is selected, and the other thin film circuit bodies are removed and do not flow to the subsequent processes. To do.
[0086]
Accordingly, it is possible to prevent the thin film circuit having a defect in the wiring layer 4 and the pattern wirings 5a and 6a from being mounted on the multilayer wiring board 3. In this manner, a plurality of thin film circuit bodies 60a to 60c can be manufactured at once. The plurality of thin film circuit bodies 60a to 60c manufactured in this manner are mounted on the multilayer wiring board 3 in the same manner as in the above-described first embodiment to form a circuit board module.
[0087]
According to the method as described above, in addition to the functions and effects of the above-described first embodiment, it is possible to remove a thin-film circuit body having a defect in the wiring layer 4 and the pattern wirings 5a and 6a by quality inspection, and to remove the thin-film circuit. Since a plurality of bodies 60a to 60c can be formed at once, the manufacturing time can be further reduced, the yield can be further improved, and the manufacturing cost can be reduced.
[0088]
【The invention's effect】
As described above in detail, according to the present invention, a thin film circuit body is formed on the main surface of a dummy substrate that has been flattened with high precision, whereby variations in thickness and warpage in the thickness direction are formed on the dummy substrate. A suppressed thin film circuit can be formed, and a thin film circuit having high-density and high-precision pattern wiring can be obtained.
[0089]
According to the present invention, the adhesive sheet of the release sheet is irradiated with light or heated to reduce the adhesive strength between the second main surface of the thin film circuit and the adhesive layer, thereby facilitating the release sheet from the thin film circuit. And it can be appropriately removed. Therefore, according to the present invention, when removing the release sheet, it is not necessary to immerse the thin film circuit body or the multilayer wiring board in, for example, an acidic solution or an alkaline solution, and it is possible to omit troublesome work such as a cleaning process and a drying process. , The production yield can be improved.
[0090]
According to the present invention, a thin-film circuit having only a necessary portion for high-density and high-precision pattern wiring is provided by forming only a thin-film circuit body on a main surface of a dummy substrate separately from a multilayer wiring substrate. Since the body can be formed, the size and cost of the entire circuit board module can be reduced.
[Brief description of the drawings]
FIG. 1 is a sectional view of a circuit board module to which the present invention is applied.
FIG. 2 is a cross-sectional view illustrating a process of manufacturing the circuit board module and showing a dummy substrate and a peeling protection layer.
FIG. 3 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where connection lands are formed on a dummy substrate via a peeling protection layer.
FIG. 4 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where a plating resist and a plating layer are formed on a dummy substrate.
FIG. 5 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where a plating resist is removed.
FIG. 6 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where a wiring layer is formed on a dummy substrate.
FIG. 7 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where a first insulating layer is formed on a dummy substrate.
FIG. 8 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where a receiving electrode is formed on a first insulating layer.
FIG. 9 is a cross-sectional view illustrating a step of manufacturing the circuit board module, showing a state where a dielectric insulating film and a resistor are formed on a first insulating layer.
FIG. 10 is a sectional view illustrating a step of manufacturing the circuit board module and showing a state where a first pattern wiring is formed on a first insulating layer.
FIG. 11 is a cross-sectional view illustrating a step of manufacturing the circuit board module, showing a state where a capacitor is formed on the first insulating layer.
FIG. 12 is a cross-sectional view illustrating a step of manufacturing the circuit board module, showing a state where a second circuit layer is formed on a first insulating layer.
FIG. 13 is a cross-sectional view illustrating a step of manufacturing the circuit board module, showing a state where a resist layer is formed on a second wiring layer.
FIG. 14 is a cross-sectional view illustrating a step of manufacturing the circuit board module, showing a state where element lands are formed on a second wiring layer.
FIG. 15 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where a release sheet is attached to the thin film circuit body.
FIG. 16 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state in which a reinforcing sheet is attached on a release sheet.
FIG. 17 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where the carrier layer of the dummy substrate has been removed from the thin-film circuit body.
FIG. 18 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where the copper plating layer and the peeling protection layer have been removed from the thin-film circuit body.
FIG. 19 is a cross-sectional view illustrating a step of manufacturing the circuit board module and showing a state where the thin-film circuit body is mounted on a multilayer wiring board.
FIG. 20 is a cross-sectional view illustrating a step of manufacturing the circuit board module, showing a state where the release sheet and the reinforcing sheet have been removed from the thin film circuit body.
FIG. 21 is a cross-sectional view illustrating a step of manufacturing a plurality of thin film circuits in the circuit board module, showing a state where a thin film circuit group is formed on a dummy substrate via a peeling protection layer.
FIG. 22 is a cross-sectional view illustrating a step of manufacturing a plurality of thin film circuits in the circuit board module, showing a state where a release sheet is attached to the thin film circuit group.
FIG. 23 is a cross-sectional view illustrating a step of manufacturing a plurality of thin-film circuits in the circuit board module, showing a state in which a reinforcing sheet is pasted on a release sheet.
FIG. 24 is a cross-sectional view illustrating a step of manufacturing a plurality of thin film circuits in the circuit board module and showing a state where a carrier layer of a dummy substrate has been removed from the thin film circuit group.
FIG. 25 is a cross-sectional view illustrating a step of manufacturing a plurality of thin film circuits in the circuit board module, and showing a state where the thin film circuit group is cut into thin film circuits.
FIG. 26 is a sectional view showing a conventional circuit board module.
FIG. 27 is a cross-sectional view showing another example of the circuit board module.
FIG. 28 is a sectional view showing another example of the circuit board module.
[Explanation of symbols]
1, 60a, 60b, 60c circuit board module, 2 thin film circuit body, 3 multilayer wiring board, 4 wiring layers, 5 first circuit layers, 6 second circuit layers, 7, 13 vias, 8 capacitors, 9 registers, Reference Signs List 10 inductor, 11 pattern wiring layer, 12 insulating layer, 14 input / output terminal part, 30, 61 dummy substrate, 30a, 61a carrier layer, 30b, 61b release layer, 30d, 61d copper plating layer, 31, 63 release protection layer, 32 connection land, 47,64 release sheet, 48,65 dummy film, 49,66 adhesive layer, 50,67 reinforcing sheet, 62 thin film circuit group

Claims (20)

絶縁層と、この絶縁層の主面に薄膜形成技術によりパターン形成されたパターン配線とを有する回路層が一層以上積層され、少なくとも上記回路層の最下層側の第１の主面に上記パターン配線に接続された接続ランドを有する薄膜回路体と、
主面に上記薄膜回路体の接続ランドと電気的に接続される接続部を有する多層配線基板とを備え、
上記薄膜回路体は、キャリア層と剥離層とが順次積層されたダミー基板の平坦化された主面上に剥離保護層を介して積層形成されると共に、上記回路層の最上層側の第２の主面に、ダミーフィルムと光照射又は加熱により接着強度が低下する接着層とを有する剥離シートが上記接着層で貼り付けられ、
上記ダミー基板のキャリア層を上記剥離層で引き剥がし、さらに上記剥離保護層を除去することで露出する上記第１の主面と、上記多層配線基板の主面とを対向させた状態で上記接続ランドと上記接続部とを電気的に接続した後に、
上記接着層を光照射又は加熱して上記第２の主面と上記接着層との間の接着強度を低下させることにより、上記第２の主面から上記接着層を剥離させて上記剥離シートを除去することで上記多層配線基板の主面上に設けられていることを特徴とする回路基板モジュール。One or more circuit layers each including an insulating layer and a pattern wiring pattern formed on the main surface of the insulating layer by a thin film forming technique are laminated, and the pattern wiring is formed on at least a first main surface on the lowermost layer side of the circuit layer. A thin film circuit having connection lands connected to
A multilayer wiring board having a connection portion electrically connected to the connection land of the thin film circuit body on the main surface,
The thin film circuit is formed on a planarized main surface of a dummy substrate on which a carrier layer and a release layer are sequentially laminated via a release protection layer and a second layer on the uppermost layer side of the circuit layer. On the main surface, a release sheet having a dummy film and an adhesive layer whose adhesive strength is reduced by light irradiation or heating is attached with the adhesive layer,
The carrier layer of the dummy substrate is peeled off by the release layer, and the first main surface, which is exposed by removing the release protection layer, and the main surface of the multilayer wiring substrate face each other. After electrically connecting the land and the connection section,
By irradiating or heating the adhesive layer to reduce the adhesive strength between the second main surface and the adhesive layer, the adhesive layer is peeled off from the second main surface to form the release sheet. A circuit board module, wherein the circuit board module is provided on a main surface of the multilayer wiring board by being removed. 上記薄膜回路体は、上記第１の主面及び上記第２の主面の面積が上記多層配線基板の主面の面積より小さくされた状態で上記多層配線基板の主面上に設けられていることを特徴とする請求項１記載の回路基板モジュール。The thin film circuit is provided on the main surface of the multilayer wiring board in a state where the areas of the first main surface and the second main surface are smaller than the area of the main surface of the multilayer wiring board. The circuit board module according to claim 1, wherein: 上記接続ランドが、金、錫の何れか一方又は両方を含有する導電性金属からなる金属層であることを特徴とする請求項１記載の回路基板モジュール。2. The circuit board module according to claim 1, wherein the connection land is a metal layer made of a conductive metal containing one or both of gold and tin. 上記剥離シートは、可撓性を有していることを特徴とする請求項１記載の回路基板モジュール。The circuit board module according to claim 1, wherein the release sheet has flexibility. 上記剥離シートは、上記接着層が光照射で接着強度を低下させる場合、上記ダミーフィルムが光透過性を有していることを特徴とする請求項１記載の回路基板モジュール。2. The circuit board module according to claim 1, wherein in the release sheet, when the adhesive layer reduces the adhesive strength by light irradiation, the dummy film has light transmittance. 3. 上記薄膜回路体は、上記パターン配線の一部に受動素子及び／又は機能性素子が設けられていることを特徴とする請求項１記載の回路基板モジュール。2. The circuit board module according to claim 1, wherein the thin film circuit body includes a passive element and / or a functional element provided in a part of the pattern wiring. 上記ダミー基板は、上記キャリア層が銅泊からなり、上記剥離層がニッケル、クロム、鉛のうち何れか一種以上からなるキャリア付き銅箔であり、
上記剥離シートは、上記ダミーフィルムがポリエステル、ポリエチレンテレフタレート又はポリイミドのうち何れか一種以上からなるフィルム状の樹脂部材であることを特徴とする請求項１記載の回路基板モジュール。The dummy substrate, the carrier layer is made of copper, the release layer is nickel, chromium, copper foil with a carrier made of any one or more of lead,
2. The circuit board module according to claim 1, wherein in the release sheet, the dummy film is a film-shaped resin member made of at least one of polyester, polyethylene terephthalate, and polyimide. 上記剥離保護層は、上記ダミー基板を酸性溶液又はアルカリ性溶液を用いて除去する際に、上記酸性溶液又は上記アルカリ性溶液から上記薄膜回路体を保護することを特徴とする請求項１記載の回路基板モジュール。The circuit board according to claim 1, wherein the peeling protection layer protects the thin-film circuit body from the acidic solution or the alkaline solution when removing the dummy substrate using an acidic solution or an alkaline solution. module. 上記多層配線基板は、ガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン、ポリテトラフルオロエチレン、アルミナ、ガラスセラミックのうちの何れかから選択された材料を基材とする有機多層基板、無機多層基板又は有機無機複合多層基板のうち何れかであることを特徴とする請求項１記載の回路基板モジュール。The multilayer wiring board is an organic multilayer board, an inorganic multilayer board, or a glass epoxy, polyimide, polyphenylene ether, bismaleate triazine, polytetrafluoroethylene, alumina, a material selected from any of glass ceramics as a base material. The circuit board module according to claim 1, wherein the circuit board module is any one of an organic-inorganic composite multilayer board. キャリア層と剥離層とが順次積層されたダミー基板の平坦化された主面上に、絶縁層と、この絶縁層の主面に薄膜形成技術によりパターン形成されたパターン配線とを有する回路層を、剥離保護層を介して一層以上積層形成させ、少なくとも上記回路層の最下層側の第１の主面に上記パターン配線と電気的に接続された接続ランドを有する薄膜回路体を形成させる第１の工程と、
上記薄膜回路体の最上層側の第２の主面に、ダミーフィルムと光照射又は加熱により接着強度が低下する接着層とを有する剥離シートを上記接着層で貼り付ける第２の工程と、
上記薄膜回路体から上記ダミー基板のキャリア層を上記剥離層で引き剥がし、さらに上記薄膜回路体から上記剥離保護層を除去する第３の工程と、
主面に上記薄膜回路体の接続ランドと電気的に接続される接続部を有する多層配線基板を形成させる第４の工程と、
上記ダミー基板及び上記剥離保護層を除去することで露出した上記薄膜回路体の第１の主面と、上記多層配線基板の主面とを対向させた状態で上記接続ランドと上記接続部とを電気的に接続させる第５の工程と、
上記接着層を光照射又は加熱して上記第２の主面と上記接着層との間の接着強度を低下させて上記第２の主面から上記剥離シートを剥離させることで、上記薄膜回路体から上記剥離シートを除去する第６の工程とを有することを特徴とする回路基板モジュールの製造方法。On a planarized main surface of a dummy substrate on which a carrier layer and a release layer are sequentially laminated, an insulating layer and a circuit layer having a pattern wiring pattern formed on the main surface of the insulating layer by a thin film forming technique are formed. Forming a thin film circuit body having a connection land electrically connected to the pattern wiring on at least the first main surface on the lowermost layer side of the circuit layer; Process and
A second step of attaching a release sheet having a dummy film and an adhesive layer whose adhesive strength is reduced by light irradiation or heating to the second main surface on the uppermost layer side of the thin film circuit body with the adhesive layer;
A third step of peeling the carrier layer of the dummy substrate from the thin film circuit with the release layer, and further removing the peel protection layer from the thin film circuit;
A fourth step of forming a multilayer wiring board having a connection portion electrically connected to the connection land of the thin film circuit on the main surface;
The connection land and the connection portion are formed in a state where the first main surface of the thin film circuit body exposed by removing the dummy substrate and the peel protection layer and the main surface of the multilayer wiring board are opposed to each other. A fifth step of electrically connecting;
By irradiating or heating the adhesive layer to reduce the adhesive strength between the second main surface and the adhesive layer, and peeling the release sheet from the second main surface, the thin film circuit body And a sixth step of removing the release sheet from the circuit board module. 上記第３の工程の後に、上記ダミーフィルムの上記接着層が設けられた主面とは反対側の主面に、上記ダミーフィルムよりも厚みが厚く、上記剥離シートを補強させる補強シートを接着剤で貼り付け、
上記第６の工程においては、上記薄膜回路体から上記剥離シートと上記補強シートとを一括して除去させることを特徴とする請求項１０記載の回路基板モジュールの製造方法。After the third step, a reinforcing sheet, which is thicker than the dummy film and reinforces the release sheet, is attached to a main surface of the dummy film opposite to the main surface on which the adhesive layer is provided by an adhesive. Paste with
The method according to claim 10, wherein in the sixth step, the release sheet and the reinforcing sheet are removed from the thin film circuit at once. 上記第１の工程の後に、上記ダミー基板の主面上に積層形成された上記薄膜回路体のパターン配線に対して品質検査を行うことを特徴とする請求項１０記載の回路基板モジュールの製造方法。11. The method for manufacturing a circuit board module according to claim 10, wherein after the first step, a quality inspection is performed on the pattern wiring of the thin film circuit body laminated on the main surface of the dummy substrate. . 上記第１の工程においては、上記第１の主面及び上記第２の主面の面積が上記多層配線基板の主面の面積より小さくされた上記薄膜回路体を形成させることを特徴とする請求項１０記載の回路基板モジュールの製造方法。In the first step, the thin film circuit is formed in which the area of the first main surface and the area of the second main surface are smaller than the area of the main surface of the multilayer wiring board. Item 11. The method for manufacturing a circuit board module according to Item 10. 上記第２の工程においては、可撓性を有する上記剥離シートを用いることを特徴とする請求項１０記載の回路基板モジュールの製造方法。The method according to claim 10, wherein in the second step, the release sheet having flexibility is used. 上記第２の工程においては、上記接着層が光照射で接着強度が低下する場合、光透過性を有する上記ダミーフィルムを用いることを特徴とする請求項１０記載の回路基板モジュールの製造方法。The method according to claim 10, wherein in the second step, when the adhesive strength of the adhesive layer is reduced by light irradiation, the dummy film having light transmittance is used. 上記第１の工程においては、上記パターン配線の一部に受動素子及び／又は機能性素子を設けることを特徴とする請求項１０記載の回路基板モジュールの製造方法。The method according to claim 10, wherein in the first step, a passive element and / or a functional element is provided in a part of the pattern wiring. 上記第１の工程においては、上記キャリア層が銅箔からなり、上記剥離層がニッケル、クロム、鉛のうち何れか一種以上からなるキャリア付き銅箔を上記ダミー基板として用い、
上記第２の工程においては、上記ダミーフィルムがポリエステル、ポリエチレンテレフタレート又はポリイミドのうちの何れか一種以上からなるフィルム状の樹脂部材からなる上記剥離シートを用いることを特徴とする請求項１０記載の回路基板モジュールの製造方法。In the first step, the carrier layer is made of copper foil, the release layer is nickel, chromium, using a copper foil with a carrier made of any one or more of lead as the dummy substrate,
11. The circuit according to claim 10, wherein in the second step, the dummy film uses the release sheet made of a film-shaped resin member made of any one or more of polyester, polyethylene terephthalate and polyimide. A method for manufacturing a substrate module. 上記第３の工程において、酸性溶液又はアルカリ性溶液を用いて上記ダミー基板を上記薄膜回路体から除去する際に、上記剥離保護層が上記酸性溶液又は上記アルカリ性溶液から上記薄膜回路体を保護することを特徴とする請求項１０記載の回路基板モジュールの製造方法。In the third step, when the dummy substrate is removed from the thin film circuit using an acidic solution or an alkaline solution, the peeling protection layer protects the thin film circuit from the acidic solution or the alkaline solution. The method for manufacturing a circuit board module according to claim 10, wherein: 上記第４の工程においては、上記多層配線基板として、ガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン、ポリテトラフルオロエチレン、アルミナ、ガラスセラミックのうちの何れかから選択された材料を基材とする有機多層基板、無機多層基板又は有機無機複合多層基板のうち何れかを用いることを特徴とする請求項１０記載の回路基板モジュールの製造方法。In the fourth step, the multilayer wiring board is made of a material selected from the group consisting of glass epoxy, polyimide, polyphenylene ether, bismaleitotriazine, polytetrafluoroethylene, alumina, and glass ceramic. The method for manufacturing a circuit board module according to claim 10, wherein any one of an organic multilayer substrate, an inorganic multilayer substrate, and an organic-inorganic composite multilayer substrate is used. 上記第１の工程においては、上記接続ランドを金、錫の何れか一方又は両方を含有する導電性金属からなる金属層で形成させることを特徴とする請求項１０記載の回路基板モジュールの製造方法。The method according to claim 10, wherein in the first step, the connection land is formed of a metal layer made of a conductive metal containing one or both of gold and tin. .
JP2003150905A 2002-12-06 2003-05-28 Circuit board module and its manufacturing method Pending JP2004311912A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003150905A JP2004311912A (en) 2002-12-06 2003-05-28 Circuit board module and its manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002355775 2002-12-06
JP2003041526 2003-02-19
JP2003150905A JP2004311912A (en) 2002-12-06 2003-05-28 Circuit board module and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004311912A true JP2004311912A (en) 2004-11-04

Family

ID=33479580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003150905A Pending JP2004311912A (en) 2002-12-06 2003-05-28 Circuit board module and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004311912A (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096232A (en) * 2005-09-30 2007-04-12 Fujitsu Ltd Interposer and production method for electronic device
JP2010080946A (en) * 2008-08-26 2010-04-08 Panasonic Electric Works Co Ltd Method of producing electric circuit, and electric circuit board obtained by the method
KR101025520B1 (en) 2008-11-26 2011-04-04 삼성전기주식회사 manufacturing method for multi-layer PCB
WO2012133093A1 (en) * 2011-03-29 2012-10-04 富士フイルム株式会社 Method for manufacturing laminate having patterned metal films
WO2012133684A1 (en) * 2011-03-29 2012-10-04 富士フイルム株式会社 Production method for laminate having patterned metal films, and plating layer-forming composition
WO2012133032A1 (en) * 2011-03-29 2012-10-04 富士フイルム株式会社 Production method for laminate having patterned metal films, and plating layer-forming composition
JP2013098286A (en) * 2011-10-31 2013-05-20 Micronics Japan Co Ltd Method for manufacturing multilayer flexible wiring board, multilayer flexible wiring board and probe card
WO2013082138A1 (en) * 2011-11-29 2013-06-06 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona For And On Behalf Of Arizona State University Method of providing an electronic device structure and related electronic device structures
US8992712B2 (en) 2010-05-21 2015-03-31 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
US8999778B2 (en) 2008-12-02 2015-04-07 Arizona Board Of Regents Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
US9076822B2 (en) 2010-05-21 2015-07-07 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
JP2016004999A (en) * 2014-06-18 2016-01-12 ダイ−チュン フＤｙｉ−Ｃｈｕｎｇ ＨＵ High density film for IC package
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US9768107B2 (en) 2014-01-23 2017-09-19 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9953951B2 (en) 2014-05-13 2018-04-24 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10410903B2 (en) 2014-01-23 2019-09-10 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
CN113169134A (en) * 2018-12-18 2021-07-23 三井金属矿业株式会社 Laminate sheet and method of using the same
CN113163626A (en) * 2020-01-22 2021-07-23 上海美维科技有限公司 Manufacturing method of ultrathin printed circuit board
US11317514B2 (en) * 2017-02-09 2022-04-26 Inktec Co., Ltd. Method for forming circuits using seed layer and etchant composition for selective etching of seed layer
KR20240035388A (en) 2021-07-12 2024-03-15 도요보 가부시키가이샤 Method for manufacturing a circuit board, circuit board precursor with release film, and circuit board precursor with inorganic substrate

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096232A (en) * 2005-09-30 2007-04-12 Fujitsu Ltd Interposer and production method for electronic device
JP4671829B2 (en) * 2005-09-30 2011-04-20 富士通株式会社 Interposer and method for manufacturing electronic device
US7937830B2 (en) 2005-09-30 2011-05-10 Fujitsu Limited Interposer and electronic device fabrication method
JP2010080946A (en) * 2008-08-26 2010-04-08 Panasonic Electric Works Co Ltd Method of producing electric circuit, and electric circuit board obtained by the method
KR101025520B1 (en) 2008-11-26 2011-04-04 삼성전기주식회사 manufacturing method for multi-layer PCB
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US8999778B2 (en) 2008-12-02 2015-04-07 Arizona Board Of Regents Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
US8992712B2 (en) 2010-05-21 2015-03-31 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
US9076822B2 (en) 2010-05-21 2015-07-07 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2012133684A1 (en) * 2011-03-29 2012-10-04 富士フイルム株式会社 Production method for laminate having patterned metal films, and plating layer-forming composition
WO2012133032A1 (en) * 2011-03-29 2012-10-04 富士フイルム株式会社 Production method for laminate having patterned metal films, and plating layer-forming composition
WO2012133093A1 (en) * 2011-03-29 2012-10-04 富士フイルム株式会社 Method for manufacturing laminate having patterned metal films
JP2013098286A (en) * 2011-10-31 2013-05-20 Micronics Japan Co Ltd Method for manufacturing multilayer flexible wiring board, multilayer flexible wiring board and probe card
WO2013082138A1 (en) * 2011-11-29 2013-06-06 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona For And On Behalf Of Arizona State University Method of providing an electronic device structure and related electronic device structures
CN104041199A (en) * 2011-11-29 2014-09-10 亚利桑那州立大学董事会(代理及代表亚利桑那州立大学的法人团体) Method of providing an electronic device structure and related electronic device structures
US10410903B2 (en) 2014-01-23 2019-09-10 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US9768107B2 (en) 2014-01-23 2017-09-19 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9953951B2 (en) 2014-05-13 2018-04-24 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10304794B2 (en) 2014-06-18 2019-05-28 Dyi-chung Hu Manufacturing method of integrated circuit package
KR20160011139A (en) * 2014-06-18 2016-01-29 다이청 후 High density film for ic package
KR101997487B1 (en) * 2014-06-18 2019-07-08 다이청 후 High density film for ic package
JP2016004999A (en) * 2014-06-18 2016-01-12 ダイ−チュン フＤｙｉ−Ｃｈｕｎｇ ＨＵ High density film for IC package
US10170407B2 (en) 2014-12-22 2019-01-01 Arizona Board Of Regents On Behalf Of Arizona State University Electronic device and methods of providing and using electronic device
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US11317514B2 (en) * 2017-02-09 2022-04-26 Inktec Co., Ltd. Method for forming circuits using seed layer and etchant composition for selective etching of seed layer
CN113169134A (en) * 2018-12-18 2021-07-23 三井金属矿业株式会社 Laminate sheet and method of using the same
CN113169134B (en) * 2018-12-18 2024-03-08 三井金属矿业株式会社 Laminate sheet and method of using the same
CN113163626A (en) * 2020-01-22 2021-07-23 上海美维科技有限公司 Manufacturing method of ultrathin printed circuit board
CN113163626B (en) * 2020-01-22 2022-08-23 上海美维科技有限公司 Manufacturing method of ultrathin printed circuit board
KR20240035388A (en) 2021-07-12 2024-03-15 도요보 가부시키가이샤 Method for manufacturing a circuit board, circuit board precursor with release film, and circuit board precursor with inorganic substrate

Similar Documents

Publication Publication Date Title
JP2004311912A (en) Circuit board module and its manufacturing method
JP4701506B2 (en) Circuit block body manufacturing method, wiring circuit device manufacturing method, and semiconductor device manufacturing method
US7138294B2 (en) Circuit substrate device, method for producing the same, semiconductor device and method for producing the same
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
KR101053419B1 (en) Multilayer wiring circuit module and manufacturing method thereof
KR101010126B1 (en) Method for fabricating high frequency module
WO2015151512A1 (en) Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method
WO2003044859A1 (en) Multi-chip circuit module and method for producing the same
JP2018200912A (en) Built-in capacitor glass circuit board and manufacturing method thereof
KR101494988B1 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
US20110283535A1 (en) Wiring board and method of manufacturing the same
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
KR100751470B1 (en) Multilayer board and its manufacturing method
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
KR20020006462A (en) Bump-attached wiring circuit board and method for manufacturing same
CN110349927B (en) Multilayer wiring structure and method for manufacturing same
JP4333492B2 (en) Method for manufacturing circuit module body
KR101669534B1 (en) Circuit board with bumps and method of manufacturing the same
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
JP2006019425A (en) Circuit module and its manufacturing method
KR20020054112A (en) Fabrication method of Mulichip module substrate with embedded passive components
JP2005310841A (en) Circuit module body and manufacturing method thereof
JPH10178122A (en) Ic mounting multilayer printed wiring board
CN111509122A (en) L CP packaging substrate with embedded passive resistance-capacitance element and manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202