JP2004311690A - Method for manufacturing semiconductor device and mold for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device and mold for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004311690A
JP2004311690A JP2003102783A JP2003102783A JP2004311690A JP 2004311690 A JP2004311690 A JP 2004311690A JP 2003102783 A JP2003102783 A JP 2003102783A JP 2003102783 A JP2003102783 A JP 2003102783A JP 2004311690 A JP2004311690 A JP 2004311690A
Authority
JP
Japan
Prior art keywords
resist
mold
semiconductor device
manufacturing
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003102783A
Other languages
Japanese (ja)
Inventor
Kei Sasaki
圭 佐々木
Hiroshi Watanabe
寛 渡辺
Hidetaka Yabe
秀毅 矢部
Atsushi Aya
淳 綾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003102783A priority Critical patent/JP2004311690A/en
Publication of JP2004311690A publication Critical patent/JP2004311690A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device capable of obtaining a pattern having a good shape, and to provide a mold for manufacturing a semiconductor device exhibiting good manufacturing efficiency. <P>SOLUTION: The process for manufacturing a semiconductor device comprises a step for forming a resist 6 containing a thermally crosslinking material on the surface of a semiconductor substrate 5, a step for pressing a mold 1 provided with a pattern 4 against the resist 6, a step for heating the resist 6 while pressing the mold 1 against the resist 6, and a step for patterning the resist 6 by removing it. The catalyst layer 3 of the mold 1 contains one kind or more selected from a group of heavy metals, noble metals and metal oxides. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置製造用モールドに関するものであり、特に、パターンの形成されたモールドを、基板上に塗布されたレジストに押し付けてレジストパターンの形成を行なうナノインプリントリソグラフィ技術に関するものである。
【０００２】
【従来の技術】
従来のナノインプリントリソグラフィ技術が、たとえば特開２０００−２３２０９５号公報（特許文献１）に開示されている。上記公報に開示された半導体装置の製造方法は以下の通りである。
【０００３】
凸型のパターンを有する炭化シリコンよりなるモールドが準備される。次に、このモールドを半導体ウエハ上に形成されたレジストに押し付けることにより、圧痕のパターンがレジストに転写される。そして、材料選択性の低いドライエッチング法でレジスト膜および半導体装置表面がエッチングされ、レジストが除去される。これにより、半導体装置表面にパターンが形成される。
【０００４】
【特許文献１】
特開２０００−２３２０９５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のナノインプリントリソグラフィ技術においては、モールドを離脱する際にレジストがモールドに付着して剥離しやすい（離型性が悪い）。これにより、レジストに不良形状のパターンが形成され、半導体装置の歩留まりが低下するという問題があった。また、上記従来のナノインプリントリソグラフィ技術においては、モールドに付着したレジストを除去するために、パターンを形成するたびにモールドを洗浄する必要があった。このため、半導体装置の製造効率が悪くなるという問題があった。
【０００６】
したがって、本発明の一の目的は、良好な形状を有するパターンが得られる半導体装置の製造方法を提供することである。
【０００７】
また、本発明の他の目的は、製造効率の良い半導体装置製造用モールドを提供することである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板の表面上に、加熱により架橋する材料を含むレジストを形成する工程と、パターンの形成されたモールドをレジストに押し付ける工程と、モールドをレジストに押し付けた状態で、レジストを加熱する工程と、レジストを除去することにより、レジストをパターニングする工程とを備えている。モールドは、レジストに押し付ける表面に重金属、貴金属および金属酸化物よりなる群から選ばれる１種以上を含んでいる。
【０００９】
【発明の実施の形態】
以下、本発明の一実施の形態を図に基づいて説明する。
【００１０】
図１〜４は、本発明の一実施の形態における半導体装置の製造方法を工程順に示す概略断面図である。
【００１１】
図１を参照して、まずモールド基板２と触媒層３よりなるモールド１（半導体装置製造用モールド）が準備される。また、半導体基板５上にはレジスト６が形成されている。モールド１においては、モールド基板２の上に触媒層３が形成されている。モールド基板２および触媒層３には、凹部４ａと凸部４ｂよりなるパターン４が形成されている。この構成により、モールド１において、レジスト６に押し付ける表面が触媒層３で形成される。
【００１２】
モールド１は、たとえば以下の方法で製造される。すなわち、たとえばシリコン、炭化シリコンまたは金属などよりなるモールド基板２に、通常の写真製版技術およびエッチング技術により凹部４ａおよび凸部４ｂが形成される。そして、モールド基板２の凹部４ａおよび凸部４ｂの表面全体を覆うように、触媒層３が形成される。触媒層３は、重金属、貴金属および金属酸化物よりなる群から選ばれる１種以上を含む材料からなり、好ましくは、白金、酸化ルテニウム、酸化チタンまたは酸化タングステンよりなる群から選ばれる１種以上を含む材料からなる。触媒層３は、たとえば蒸着法やスパッタ法により形成される。
【００１３】
レジスト６としては、たとえばＴＤＵＲ−Ｎ９０８（東京応化製）、ＳＡＬ６０１（Ｓｈｉｐｌｅｙ製）、ＵＶ２ＨＳ（Ｓｈｉｐｌｅｙ製）、ＵＶ６（Ｓｈｉｐｌｅｙ製）などの加熱により架橋する材料を含むものが用いられる。
【００１４】
次に、半導体基板５およびレジスト６がたとえば６０℃以上１２０℃以下に予熱される。これにより、レジスト６中に含まれる低温で蒸発する溶媒が除去される。
【００１５】
図２を参照して、パターン４が形成されたモールド１が、たとえば１０ＭＰａ以上１００ＭＰａ以下の荷重でレジスト６に押し付けられる。これにより、レジスト６にパターン（凸部）１１ａと残渣部（凹部）１１ｂとが転写される。
【００１６】
次に、モールド１をレジスト６に押し付けた状態で、レジスト６がたとえば１２０℃以上２４０℃以下の温度に加熱される。これにより、レジスト６は、触媒層３を触媒として酸を発生し、この酸を触媒として架橋反応を起こす。これにより、レジスト６を構成する分子が橋渡しのように結合して網目状の分子構造を形成する。その結果、レジスト６が硬化し、体積が若干収縮する。
【００１７】
ここで、レジスト６の加熱は、モールド１を加熱することにより行なわれてもよい。このような方法によれば、加熱したモールド１を押し付けた部分のみでレジスト６の架橋反応が促進される。この場合、たとえばモールド１の触媒層３に電流が流され、それにより発生するジュール熱などでモールド１は加熱される。
【００１８】
図３を参照して、レジスト６がたとえば４０℃以上８０℃以下の温度に降温された後、モールド１がレジスト６から離脱される。
【００１９】
図４を参照して、たとえば酸素でレジスト６を全体的にアッシングすることにより、レジスト６の残渣部１１ｂが除去され、半導体基板５の表面上にレジスト６のパターン１１ａが形成される。
【００２０】
本実施の形態における半導体装置の製造方法によれば、モールド１がレジスト６に押し付けられる際に、モールド１に形成された触媒層３とレジスト６とが接触した状態で、レジスト６が加熱される。これにより、レジスト６は架橋反応を起こして硬化し、体積が若干収縮する。その結果、レジスト６とモールド１との間にわずかな隙間が生じるので、モールド１を離脱する際に、レジスト６がモールド１に付着して剥離することが抑止される。したがって、良好な形状を有するパターン１１ａが得られる。
【００２１】
なお、本実施の形態で用いられるレジスト６は、触媒が接触され、加熱されることによって架橋反応を起こす性質を有している。したがって、露光によって架橋反応を起こすレジストを用いた場合と比較して、露光光の波長の制約を受けることなくパターン１１ａの微細化が可能である。
【００２２】
本実施の形態における半導体装置の製造方法において好ましくは、モールド１の触媒層３は、白金、酸化ルテニウム、酸化チタンまたは酸化タングステンよりなる群から選ばれる１種以上を含む材料かならっている。
【００２３】
これにより、レジスト６の架橋反応が一層促進される。その結果、レジスト６は硬化し、体積が収縮するので、モールド１を離脱する際に、レジスト６がモールド１に付着して剥離することが一層抑止される。
【００２４】
本実施の形態における半導体装置の製造方法において好ましくは、レジスト６を加熱する際に、レジスト６は１２０℃以上２４０℃以下の温度に加熱される。
【００２５】
これにより、レジスト６が熱の影響により変質することなく、レジスト６の架橋反応が促進される。その結果、レジスト６は硬化し、体積が収縮するので、モールド１を離脱する際に、レジスト６がモールド１に付着して剥離することが一層抑止される。
【００２６】
本実施の形態における半導体装置の製造方法において好ましくは、レジスト６の加熱は、モールド１を加熱することにより行なわれる。
【００２７】
１つのレジスト６にパターン１１ａの形成が複数回行なわれる場合には、パターン形成の回数だけレジスト６全体の加熱と降温とが繰り返される必要がある。この加熱と降温との繰り返しにより、レジスト６は硬化してしまう。また、形成されたパターン１１ａも、加熱と降温との繰り返しにより形状が崩れてしまう。このため、従来のナノインプリントリソグラフィ技術においては、１つのレジスト６にパターン形成を複数回行なうことはできなかった。
【００２８】
しかしながら、レジスト６の加熱がモールド１を加熱することにより行なわれることにより、レジスト６の全体を加熱する必要がなくなり、加熱したモールド１が押し付けられる部分以外のレジスト６は加熱されなくなる。したがって、レジスト６が硬化することが防止される。また、形成されたパターン１１ａの形状が崩れることが防止される。これにより、１つのレジスト６にパターン形成を複数回行なうことが可能となる。
【００２９】
本発明の半導体装置の製造方法において好ましくは、レジスト６を形成する際にレジスト６が予熱される。
【００３０】
これにより、レジスト６に含まれる低温で蒸発する溶媒が予め除去されるので、モールド１をレジスト６に押し付けた状態でレジスト６を加熱する際に、レジスト６から溶媒が蒸発することが抑止される。したがって、蒸発する溶媒の気泡によりレジスト６に形成されたパターン１１ａに欠陥が発生することが抑止され、より良好な形状を有するパターン１１ａが得られる。
【００３１】
本実施の形態におけるモールド１は、レジスト６にパターン１１ａを形成するためにレジスト６に押し付けるものであって、触媒層３に重金属、貴金属および金属酸化物よりなる群から選ばれる１種以上を含んでいる。
【００３２】
本実施の形態におけるモールド１によれば、モールド１がレジスト６に押し付けられる際に、モールド１に形成された触媒層３とレジスト６とが接触した状態で、レジスト６が加熱される。これにより、レジスト６は架橋反応を起こして硬化し、体積が若干収縮する。その結果、レジスト６とモールド１との間にわずかな隙間が生じるので、モールド１を離脱する際に、レジスト６がモールド１に付着して剥離することが抑止される。したがって、モールド１に付着したレジスト６を除去するためにモールド１を洗浄する必要がなくなるので、製造効率の良いモールド１となる。
【００３３】
本実施の形態におけるモールド１において好ましくは、モールド１の触媒層３は、白金、酸化ルテニウム、酸化チタンまたは酸化タングステンよりなる群から選ばれる１種以上を含む材料からなっている。
【００３４】
これにより、レジスト６の架橋反応が一層促進される。その結果、レジスト６は硬化し、体積が収縮するので、モールド１を離脱する際に、レジスト６がモールド１に付着して剥離することが一層抑止される。したがって、モールド１に付着したレジスト６を除去するためにモールド１を洗浄する必要がなくなるので、製造効率の良いモールド１となる。
【００３５】
なお、本実施の形態においては、モールド１が平面型である場合について示した、本発明はこのような場合に限定されるものではなく、たとえばモールド１が球形や円筒形であってもよい。
【００３６】
また、本実施の形態においては、モールド基板２の上に触媒層３が形成されているモールド１の場合について示したが、本発明はこのような場合に限定されるものではなく、たとえばモールド１全体が触媒層３で形成されていてもよい。
【００３７】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【００３８】
【発明の効果】
以上のように、本実施の形態における半導体装置の製造方法によれば、モールドがレジスト６に押し付けられる際に、重金属、貴金属および金属酸化物よりなる群から選ばれる１種以上を含むモールドの表面とレジストとが接触した状態で、レジストが加熱される。これにより、レジストは架橋反応を起こして硬化し、体積が若干収縮する。その結果、レジストとモールドとの間にわずかな隙間が生じるので、モールドを離脱する際に、レジストがモールドに付着して剥離することが抑止される。したがって、良好な形状を有するパターンが得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置の製造方法の第１工程を示す概略断面図である。
【図２】本発明の一実施の形態における半導体装置の製造方法の第２工程を示す概略断面図である。
【図３】本発明の一実施の形態における半導体装置の製造方法の第３工程を示す概略断面図である。
【図４】本発明の一実施の形態における半導体装置の製造方法の第４工程を示す概略断面図である。
【符号の説明】
１ モールド、２ モールド基板、３ 触媒層、４ パターン、４ａ 凹部、４ｂ 凸部、５ 半導体基板、６ レジスト、１１ａ パターン部、１１ｂ 残渣部。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device and a mold for manufacturing a semiconductor device, and more particularly to a nanoimprint lithography technique for forming a resist pattern by pressing a pattern-formed mold against a resist applied on a substrate. Things.
[0002]
[Prior art]
A conventional nanoimprint lithography technique is disclosed in, for example, Japanese Patent Application Laid-Open No. 2000-232955 (Patent Document 1). The method of manufacturing the semiconductor device disclosed in the above publication is as follows.
[0003]
A mold made of silicon carbide having a convex pattern is prepared. Next, the mold is pressed against the resist formed on the semiconductor wafer, so that the pattern of the indentation is transferred to the resist. Then, the resist film and the surface of the semiconductor device are etched by a dry etching method with low material selectivity, and the resist is removed. Thus, a pattern is formed on the surface of the semiconductor device.
[0004]
[Patent Document 1]
JP 2000-23295 A
[Problems to be solved by the invention]
However, in the above-described conventional nanoimprint lithography technique, when the mold is released, the resist is easily attached to the mold and peeled off (poor releasability). As a result, a pattern having a defective shape is formed on the resist, and the yield of the semiconductor device is reduced. Further, in the above-described conventional nanoimprint lithography technology, it was necessary to clean the mold every time a pattern was formed in order to remove the resist attached to the mold. For this reason, there is a problem that the manufacturing efficiency of the semiconductor device is deteriorated.
[0006]
Therefore, one object of the present invention is to provide a method for manufacturing a semiconductor device capable of obtaining a pattern having a good shape.
[0007]
Another object of the present invention is to provide a mold for manufacturing a semiconductor device with high manufacturing efficiency.
[0008]
[Means for Solving the Problems]
In the method for manufacturing a semiconductor device according to the present invention, a step of forming a resist containing a material which is crosslinked by heating, a step of pressing a pattern-formed mold against the resist, and a step of pressing the mold against the resist are performed on the surface of the semiconductor substrate. In this state, the method includes a step of heating the resist and a step of patterning the resist by removing the resist. The mold contains at least one selected from the group consisting of heavy metals, noble metals and metal oxides on the surface pressed against the resist.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to the drawings.
[0010]
1 to 4 are schematic sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.
[0011]
Referring to FIG. 1, first, a mold 1 (mold for manufacturing a semiconductor device) including a mold substrate 2 and a catalyst layer 3 is prepared. A resist 6 is formed on the semiconductor substrate 5. In the mold 1, a catalyst layer 3 is formed on a mold substrate 2. On the mold substrate 2 and the catalyst layer 3, a pattern 4 including a concave portion 4a and a convex portion 4b is formed. With this configuration, the surface of the mold 1 pressed against the resist 6 is formed by the catalyst layer 3.
[0012]
The mold 1 is manufactured, for example, by the following method. More specifically, concave portions 4a and convex portions 4b are formed on mold substrate 2 made of, for example, silicon, silicon carbide, metal, or the like by a normal photolithography technique and etching technique. Then, the catalyst layer 3 is formed so as to cover the entire surface of the concave portion 4a and the convex portion 4b of the mold substrate 2. The catalyst layer 3 is made of a material containing at least one selected from the group consisting of heavy metals, noble metals, and metal oxides, and is preferably made of at least one material selected from the group consisting of platinum, ruthenium oxide, titanium oxide, and tungsten oxide. It is made of material containing. The catalyst layer 3 is formed by, for example, a vapor deposition method or a sputtering method.
[0013]
As the resist 6, a material containing a material which is crosslinked by heating, such as TDUR-N908 (manufactured by Tokyo Ohka), SAL601 (manufactured by Shipley), UV2HS (manufactured by Shipley), and UV6 (manufactured by Shipley) is used.
[0014]
Next, semiconductor substrate 5 and resist 6 are preheated to, for example, 60 ° C. or more and 120 ° C. or less. As a result, the solvent that evaporates at a low temperature contained in the resist 6 is removed.
[0015]
Referring to FIG. 2, mold 1 on which pattern 4 is formed is pressed against resist 6 with a load of, for example, 10 MPa or more and 100 MPa or less. Thus, the pattern (convex portion) 11a and the residue portion (concave portion) 11b are transferred to the resist 6.
[0016]
Next, with the mold 1 pressed against the resist 6, the resist 6 is heated to a temperature of, for example, 120 ° C. or more and 240 ° C. or less. Thus, the resist 6 generates an acid using the catalyst layer 3 as a catalyst, and causes a cross-linking reaction using the acid as a catalyst. As a result, the molecules constituting the resist 6 combine like a bridge to form a network-like molecular structure. As a result, the resist 6 is hardened and the volume is slightly reduced.
[0017]
Here, the heating of the resist 6 may be performed by heating the mold 1. According to such a method, the crosslinking reaction of the resist 6 is promoted only at the portion where the heated mold 1 is pressed. In this case, for example, an electric current is applied to the catalyst layer 3 of the mold 1, and the mold 1 is heated by Joule heat generated thereby.
[0018]
Referring to FIG. 3, after resist 6 is cooled to a temperature of, for example, 40 ° C. or more and 80 ° C. or less, mold 1 is separated from resist 6.
[0019]
Referring to FIG. 4, by entirely ashing resist 6 with, for example, oxygen, residual portion 11 b of resist 6 is removed, and pattern 11 a of resist 6 is formed on the surface of semiconductor substrate 5.
[0020]
According to the method of manufacturing a semiconductor device in the present embodiment, when mold 1 is pressed against resist 6, resist 6 is heated in a state where catalyst layer 3 formed on mold 1 is in contact with resist 6. . As a result, the resist 6 undergoes a cross-linking reaction and is hardened, and its volume slightly shrinks. As a result, a slight gap is formed between the resist 6 and the mold 1, so that when the mold 1 is detached, the resist 6 is prevented from adhering to and peeling from the mold 1. Therefore, a pattern 11a having a good shape is obtained.
[0021]
The resist 6 used in the present embodiment has a property of causing a cross-linking reaction when the catalyst is brought into contact with and heated. Therefore, the pattern 11a can be miniaturized without being restricted by the wavelength of the exposure light, as compared with the case where a resist that causes a crosslinking reaction by exposure is used.
[0022]
In the method of manufacturing a semiconductor device according to the present embodiment, preferably, catalyst layer 3 of mold 1 is made of a material containing at least one selected from the group consisting of platinum, ruthenium oxide, titanium oxide and tungsten oxide.
[0023]
Thereby, the crosslinking reaction of the resist 6 is further promoted. As a result, the resist 6 is hardened and its volume shrinks, so that when the mold 1 is detached, the resist 6 is further prevented from adhering to the mold 1 and peeling off.
[0024]
Preferably, in the method of manufacturing a semiconductor device according to the present embodiment, when heating resist 6, resist 6 is heated to a temperature of 120 ° C. or more and 240 ° C. or less.
[0025]
Thereby, the crosslinking reaction of the resist 6 is promoted without the resist 6 being deteriorated by the influence of heat. As a result, the resist 6 is hardened and its volume shrinks, so that when the mold 1 is detached, the resist 6 is further prevented from adhering to the mold 1 and peeling off.
[0026]
In the method of manufacturing a semiconductor device according to the present embodiment, preferably, heating of resist 6 is performed by heating mold 1.
[0027]
When the pattern 11a is formed on one resist 6 a plurality of times, heating and cooling of the entire resist 6 need to be repeated as many times as the number of times of pattern formation. Due to the repetition of the heating and the cooling, the resist 6 is hardened. Also, the shape of the formed pattern 11a is broken by the repetition of heating and cooling. For this reason, in the conventional nanoimprint lithography technique, it was not possible to form a pattern on one resist 6 a plurality of times.
[0028]
However, since the heating of the resist 6 is performed by heating the mold 1, it is not necessary to heat the entire resist 6, and the resist 6 other than the portion where the heated mold 1 is pressed is not heated. Therefore, the hardening of the resist 6 is prevented. In addition, the shape of the formed pattern 11a is prevented from being lost. This makes it possible to perform pattern formation on one resist 6 a plurality of times.
[0029]
Preferably, in the method of manufacturing a semiconductor device according to the present invention, the resist 6 is preheated when forming the resist 6.
[0030]
Thereby, the solvent that evaporates at a low temperature contained in the resist 6 is removed in advance, so that when the resist 6 is heated while the mold 1 is pressed against the resist 6, evaporation of the solvent from the resist 6 is suppressed. . Therefore, generation of defects in the pattern 11a formed on the resist 6 due to bubbles of the evaporating solvent is suppressed, and the pattern 11a having a better shape is obtained.
[0031]
The mold 1 according to the present embodiment presses the resist 6 to form the pattern 11a on the resist 6, and the catalyst layer 3 includes at least one selected from the group consisting of heavy metals, noble metals, and metal oxides. In.
[0032]
According to mold 1 in the present embodiment, when mold 1 is pressed against resist 6, resist 6 is heated in a state where catalyst layer 3 formed on mold 1 is in contact with resist 6. As a result, the resist 6 undergoes a cross-linking reaction and is hardened, and its volume slightly shrinks. As a result, a slight gap is formed between the resist 6 and the mold 1, so that when the mold 1 is detached, the resist 6 is prevented from adhering to and peeling from the mold 1. Therefore, there is no need to wash the mold 1 to remove the resist 6 attached to the mold 1, and the mold 1 has high manufacturing efficiency.
[0033]
Preferably, in mold 1 in the present embodiment, catalyst layer 3 of mold 1 is made of a material containing at least one selected from the group consisting of platinum, ruthenium oxide, titanium oxide, and tungsten oxide.
[0034]
Thereby, the crosslinking reaction of the resist 6 is further promoted. As a result, the resist 6 is hardened and its volume shrinks, so that when the mold 1 is detached, the resist 6 is further prevented from adhering to the mold 1 and peeling off. Therefore, there is no need to wash the mold 1 to remove the resist 6 attached to the mold 1, and the mold 1 has high manufacturing efficiency.
[0035]
Note that, in the present embodiment, the case where the mold 1 is a flat mold has been described. However, the present invention is not limited to such a case. For example, the mold 1 may be spherical or cylindrical.
[0036]
Further, in the present embodiment, the case of the mold 1 in which the catalyst layer 3 is formed on the mold substrate 2 has been described, but the present invention is not limited to such a case. The whole may be formed of the catalyst layer 3.
[0037]
The embodiments disclosed above are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the embodiments described above, and is intended to include any modifications or variations within the meaning and range equivalent to the terms of the claims.
[0038]
【The invention's effect】
As described above, according to the method of manufacturing a semiconductor device in the present embodiment, when the mold is pressed against resist 6, the surface of the mold including at least one selected from the group consisting of heavy metals, noble metals, and metal oxides The resist is heated in a state where the resist is in contact with the resist. As a result, the resist undergoes a cross-linking reaction and cures, and the volume slightly shrinks. As a result, a slight gap is formed between the resist and the mold, so that when the mold is separated, the resist is prevented from adhering to the mold and peeling off. Therefore, a pattern having a good shape can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a first step of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing a second step of the method for manufacturing a semiconductor device according to one embodiment of the present invention.
FIG. 3 is a schematic sectional view showing a third step of the method for manufacturing a semiconductor device according to one embodiment of the present invention;
FIG. 4 is a schematic sectional view showing a fourth step of the method for manufacturing a semiconductor device according to one embodiment of the present invention;
[Explanation of symbols]
1 mold, 2 mold substrates, 3 catalyst layers, 4 patterns, 4a concave portions, 4b convex portions, 5 semiconductor substrate, 6 resist, 11a pattern portion, 11b residue portion.

Claims (7)

半導体基板の表面上に、加熱により架橋反応を起こす材料を含むレジストを形成する工程と、
パターンの形成されたモールドを前記レジストに押し付ける工程と
前記モールドを前記レジストに押し付けた状態で、前記レジストを加熱する工程と、
前記レジストを除去することにより、前記レジストをパターニングする工程とを備え、
前記モールドは、前記レジストに押し付ける表面に重金属、貴金属および金属酸化物よりなる群から選ばれる１種以上を含む、半導体装置の製造方法。Forming a resist containing a material that causes a crosslinking reaction by heating on the surface of the semiconductor substrate,
Pressing the mold with the pattern formed thereon against the resist, and heating the resist while pressing the mold against the resist,
Patterning the resist by removing the resist,
The method of manufacturing a semiconductor device, wherein the mold includes at least one selected from the group consisting of heavy metals, noble metals, and metal oxides on a surface pressed against the resist. 前記モールドは、前記レジストに押し付ける表面に白金、酸化ルテニウム、酸化チタンまたは酸化タングステンよりなる群から選ばれる１種以上を含むことを特徴とする、請求項１に記載の半導体装置の製造方法。2. The method according to claim 1, wherein the mold includes at least one selected from the group consisting of platinum, ruthenium oxide, titanium oxide, and tungsten oxide on a surface pressed against the resist. 3. 前記レジストを加熱する工程において、前記レジストは１２０℃以上２４０℃以下の温度に加熱されることを特徴とする、請求項１または２に記載の半導体装置の製造方法。The method according to claim 1, wherein, in the step of heating the resist, the resist is heated to a temperature of 120 ° C. or more and 240 ° C. or less. 前記レジストを加熱する工程は、前記モールドを加熱することにより行なわれることを特徴とする、請求項１〜３のいずれかに記載の半導体装置の製造方法。4. The method according to claim 1, wherein the step of heating the resist is performed by heating the mold. 5. 前記レジストを形成する工程は、前記レジストを予熱する工程を含む、請求項１〜４のいずれかに記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the resist includes a step of preheating the resist. レジストにパターンを形成するために前記レジストに押し付ける半導体装置製造用モールドであって、
前記レジストに押し付ける表面に重金属、貴金属および金属酸化物よりなる群から選ばれる１種以上を含むことを特徴とする、半導体装置製造用モールド。A semiconductor device manufacturing mold pressed against the resist to form a pattern on the resist,
A mold for manufacturing a semiconductor device, characterized in that a surface pressed against the resist contains at least one selected from the group consisting of heavy metals, noble metals and metal oxides. 前記モールドは、前記レジストに押し付ける表面に白金、酸化ルテニウム、酸化チタンまたは酸化タングステンよりなる群から選ばれる１種以上を含むことを特徴とする、請求項６に記載の半導体装置製造用モールド。The mold for manufacturing a semiconductor device according to claim 6, wherein the mold includes at least one selected from the group consisting of platinum, ruthenium oxide, titanium oxide, and tungsten oxide on a surface pressed against the resist.
JP2003102783A 2003-04-07 2003-04-07 Method for manufacturing semiconductor device and mold for manufacturing semiconductor device Pending JP2004311690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003102783A JP2004311690A (en) 2003-04-07 2003-04-07 Method for manufacturing semiconductor device and mold for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003102783A JP2004311690A (en) 2003-04-07 2003-04-07 Method for manufacturing semiconductor device and mold for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004311690A true JP2004311690A (en) 2004-11-04

Family

ID=33466115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003102783A Pending JP2004311690A (en) 2003-04-07 2003-04-07 Method for manufacturing semiconductor device and mold for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004311690A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221538A (en) * 2007-03-09 2008-09-25 Toppan Printing Co Ltd Mold for imprint and its manufacturing method
JP2010199496A (en) * 2009-02-27 2010-09-09 Hitachi High-Technologies Corp Fine-structure transfer apparatus and method
JP2013045792A (en) * 2011-08-22 2013-03-04 Asahi Kasei Corp Roll-shaped mold
WO2013047712A1 (en) * 2011-09-30 2013-04-04 Fujifilm Corporation Nanoimprinting mold, method for producing the nanoimprinting mold, nanoimprinting method using the nanoimprinting mold, and method for producing patterned substrates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221538A (en) * 2007-03-09 2008-09-25 Toppan Printing Co Ltd Mold for imprint and its manufacturing method
JP2010199496A (en) * 2009-02-27 2010-09-09 Hitachi High-Technologies Corp Fine-structure transfer apparatus and method
JP2013045792A (en) * 2011-08-22 2013-03-04 Asahi Kasei Corp Roll-shaped mold
WO2013047712A1 (en) * 2011-09-30 2013-04-04 Fujifilm Corporation Nanoimprinting mold, method for producing the nanoimprinting mold, nanoimprinting method using the nanoimprinting mold, and method for producing patterned substrates
JP2013077695A (en) * 2011-09-30 2013-04-25 Fujifilm Corp Mold for nanoimprint, method of manufacturing the same, and nanoimprint method using mold, and method of manufacturing patterned substrate
US9505165B2 (en) 2011-09-30 2016-11-29 Fujifilm Corporation Nanoimprinting mold, method for producing the nanoimprinting mold, nanoimprinting method using the nanoimprinting mold, and method for producing patterned substrates

Similar Documents

Publication Publication Date Title
US8357618B2 (en) Frequency doubling using a photo-resist template mask
JP2012511254A (en) Substrate manufacturing method
JP5120983B2 (en) Spacer lithography
WO2008146869A2 (en) Pattern forming method, pattern or mold formed thereby
JP2007521645A (en) Single dual damascene process by imprint lithography
US20160174383A1 (en) Conductive substrate and manufacturing method thereof
WO2005106931A1 (en) Pattern transfer method
JP2004311690A (en) Method for manufacturing semiconductor device and mold for manufacturing semiconductor device
US8545969B2 (en) Pattern-formed substrate, pattern-forming method, and die
JP3871923B2 (en) Pattern forming method and manufacturing method of active matrix substrate using the same
JP2004311713A (en) Mold for producing semiconductor device
JP2011222834A (en) Baking apparatus, method for forming resist pattern, method for manufacturing photo mask, and method for manufacturing mold for nanoimprint
KR20190066224A (en) Method of detaching a thin film electrode using thermal expansion coefficient
JP2002529802A (en) Indirect laser patterning of resist
JP2004119708A (en) Method of forming fine pattern
JP2012109322A (en) Pattern formation method
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JP5186663B2 (en) Microstructure manufacturing method and circuit board manufacturing method
JP2004335775A (en) Method for forming resist pattern, and method for forming wiring pattern
JP6341539B2 (en) Lift-off method, ultrafine two-dimensional pattern array, and plasmon device manufacturing method
JP7164773B2 (en) How to transfer the pattern to the layer
JP2010053394A (en) Method for forming metal oxide film
Petrillo et al. Utilization of spin-on and reactive ion etch critical dimension shrink with double patterning for 32 nm and beyond contact level interconnects
JP2005277525A (en) Antenna and its manufacturing method
TW200807503A (en) Method of multi-layer lithography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A131 Notification of reasons for refusal

Effective date: 20071009

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20080219

Free format text: JAPANESE INTERMEDIATE CODE: A02