JP2004297064A - 垂直共振器面発光レーザ - Google Patents

Abstract

【課題】 レーザデバイスを流れる電流経路の抵抗を低減することが可能な半導体レーザデバイスを提供する。
【解決手段】 半導体レーザデバイス（１５）は、基板（１６）を含む。第１のミラー構造（１７）、アクティブ領域（１８）、および第２のミラー構造（１９）が、この順序に、基板（１６）の上に配置される。第２のミラー構造（１９）の第１の部分（２８）は、第２のミラー構造（１９）の第２の部分（２９）と、アクティブ領域（１８）との間に配置される。エッチストップ層（２３）は、第２のミラー構造（１９）の第１の部分（２８）と、第２のミラー構造（１９）の第２の部分（２９）との間に設けられる。端子（２４）は、第２のミラー構造の第２のミラー構造の、第２の部分によって覆われていない第１の部分の表面上に配置される。
【選択図】 図２ａ

Description

本発明は、「ＶＣＳＥＬ」として一般的に公知である垂直共振器面発光レーザデバイスに関する。

図１に、ＶＣＳＥＬ１の一般的な構造を示す。デバイスは、基板２を含み、基板２のある表面の上には、順番に、第１のミラー構造３、アクティブ領域４、および第２のミラー構造５が設けられる。バッファ層６が基板２と第１のミラー構造３との間に設けられ得、キャップ層７が第２のミラー構造５の上に設けられる。第１の端子層８が、基板２のミラー構造およびアクティブ層が設けられた表面の反対側の表面に設けられ、第２の端子層９がキャップ層７の上に設けられる。

アクティブ領域４は、１つ以上の量子井戸を含む複数層構造である。図１において、アクティブ領域４は、例示のために、２つの量子井戸層１０を含むように示されている。各量子井戸層は、バリア層１１の間に配置される。

ミラー構造３および５もまた、複数層構造であり、それぞれが、第１の屈折率を有する第１の半導体材料の複数の層１３を、異なる屈折率を有する他の半導体材料の層１４と交互になった状態で含む。図１において、各ミラー構造は５つの層を含むように描かれているが、実際には、層の数は、（層の数を制限し得る成長プロセスに関連する実際の考慮すべき事柄を考慮した上で）可能な限り高い反射率を提供するように選択される。

図１に示す層１２は、アクティブ領域４の量子井戸層をミラー構造３および５から隔てるクラッド層である。

基板２および第１の複数層ミラースタック３は、ある導電性型を有するようにドーピングされ、第２の複数層ミラースタック５は、反対の導電性型になるようにドーピングされる。例えば、基板２および下側ミラースタック３がｎ型にドープされ、上側ミラースタックがｐ型にドープされ得る。この場合、基板の下面に設けられる端子８はｎ型端子であり、キャップ層７上に配置される上側端子９はｐ型端子層である。

電流がレーザーデバイス1を通じて下側端子８から上側端子９へと流される場合、アクティブ領域４において光が発生する。アクティブ領域４において発生する光子は、ミラースタック３および５から反射され、アクティブ領域４に戻って、周知のレージング効果を引き起こす。デバイスによって放射された光の波長は、アクティブ領域における量子井戸層１０およびバリア層１１に用いられる材料（アクティブ領域４において放射された光の波長を決定する）によって、かつ、ミラー構造３および５の層１３および１４の厚さ（ミラー構造の反射率が最高になる波長を決定する）によって決定される。

図１に示す汎用タイプのＶＣＳＥＬデバイスは、周知である。例えば、約８５０ｎｍの発光波長を有するＶＣＳＥＬデバイスが、ＩｎＧａＡｓ／ＧａＡｓ複数層構造をアクティブ領域４に用いて、ＧａＡｓ／ＧａＡｌＡｓ複数層構造またはＧａＡｌＡｓ複数層構造をミラー構造３および５に用いて製造され得る。

図１のＶＣＳＥＬは、レーザ光がデバイスから第２のミラースタック５、キャップ層７および上側端子９を通って放射されるので、「上部発光」ＶＣＳＥＬである。光がデバイスから基板２を通って放射される「下部発光」ＶＣＳＥＬも公知である。下部発光ＶＣＳＥＬは、基板が放射された光に対して透明である必要があり、これによって、基板に用いることができる材料が大幅に制約される。上部発光ＶＣＳＥＬはこの制約を回避するが、キャップ層７において光が吸収されるという問題点がある。

約６５０ｎｍのスペクトルの赤色領域において光を放射するＶＣＳＥＬを製造することが望まれる。原理的には、図１に示す一般的な構造を有し、約６５０ｎｍの放出波長を有するＶＣＳＥＬが製造され得る。しかし、６５０ｎｍの放出波長を有するＶＣＳＥＬに必要な上側ミラー構造５は、典型的には、高電気抵抗を有し、この抵抗は、レーザデバイスにおける熱の過剰な生成につながる。

ＷＯ００／４５４８３は、アクティブ領域の上に設けられ、レーザの領域全体にわたって伸びる第１の上側ミラースタックを有する半導体レーザを開示する。第１の上側ミラースタックは、レージングを維持するために十分な高さの反射率を有さない。第２の上側ミラースタックが第１の上側ミラースタックの中心部分の上に堆積される。第１の上側ミラースタックと第２の上側ミラースタックとの組合せは、レージングを維持するために十分な高さの反射率を有する。従って、レージングは、第２の上側ミラースタックが存在するデバイスの中心部分においてのみ発生し、デバイスの周辺部分において発生しない。従って、ＷＯ００／４５４８３のレーザは、良好な光学的閉じ込めを有する。さらに、第２の上側ミラースタックの幅は、基本的なレージングモードをサポートするために十分な大きさであるが、他のレージングモードをサポートするためには小さすぎる幅にされる。このように、レージングモードの良好な制御が達成される。

また、２つの部分を有する上側ミラースタックを有する半導体レーザが、ＵＳ−Ａ−５ ５７７ ０６４、ＥＰ−Ａ−０ ７７３ ６１４、ＵＳ−Ａ−６ ０６４ ６８３、ＵＳ−Ｂ−６ １８５ ２４１、およびＥＰ−Ａ−０ ８０３ ９４５に開示されている。２つの部分を有するミラースタックもまた、光学閉じ込め、および／またはレージングモードを制御するために設けられる。
ＷＯ００／４５４８３ ＵＳ−Ａ−５ ５７７ ０６４ ＥＰ−Ａ−０ ７７３ ６１４ ＵＳ−Ａ−６ ０６４ ６８３ ＵＳ−Ｂ−６ １８５ ２４１ ＥＰ−Ａ−０ ８０３ ９４５

本発明は、基板と、基板の第１の表面の上に配置される第１のミラー構造と、第１のミラー構造の上に配置されるアクティブ領域と、アクティブ領域の上に配置される第２のミラー構造と、基板の第２の表面上に配置される第１の端子とを含む、半導体レーザデバイスであって、第２のミラー構造は、第１の幅を有する第１の部分、および第１の幅よりも狭い第２の幅を有する第２の部分を有し、第１の部分は、第２の部分とアクティブ領域との間に配置され、エッチストップ層は第２のミラー構造の第１の部分の上に提供され、第２のミラー構造の第２の部分はエッチストップ層の上に配置され、第２の端子は、少なくとも、第２のミラー構造の第１の部分の表面の第２のミラー構造の第２の部分によって覆われていない部分の上に配置される、半導体レーザデバイスを提供する。

本発明は、端子が第２のミラー構造の厚さ方向の中間位置に設けられるので、電流が第２のミラー構造内のある点においてレーザに注入されるレーザデバイスを提供する。従って、注入される電流は、第２のミラー構造の厚さ全体を通る必要はなく、第２のミラー構造の厚さの一部のみを通る必要がある。これによって、第２のミラー構造を通る電流経路の抵抗が低減し、第２のミラー構造において生成される熱が低減する。

エッチストップ層は、第２のミラー構造の第１の部分と第２のミラー構造の第２の部分との間の境界を規定する。エッチストップ層は、製造プロセスの間、第２のミラー構造内で、任意の所望の深さにおいて正確に位置付けされ得る。

本発明は、約６３０〜６８０ｎｍの波長範囲で発光する上部発光ＶＣＳＥＬに適用される場合に特に有用である。上述したように、この波長範囲で発光するＶＣＳＥＬの第２のミラー構造は高い抵抗性を有する。

本明細書中で用いる第２のミラー構造の「幅」は、ミラー構造およびアクティブ領域が提供される基板の面に対して実質的に平行な方向の幅を指す。このように第２のミラー構造の幅を変化させることは、第２のミラー構造の第１の部分の上面の一部のみが、第２のミラー構造の第２の部分によって覆われるという効果をもたらす。（本明細書中で用いる、第２の構造の第１の部分の「上面」は、基板から最も遠く、基板のミラー構造およびアクティブ領域が設けられた面に対して実質的に平行な、第２のミラー構造の第１の部分の表面を指す。）第２の端子は、第２のミラー構造の第１の部分の上面の、第２のミラー構造の第２の部分によって覆われていない領域に配置され得る。

第２の端子は、レーザデバイスの軸に対して実質的に対称的に配置されてもよく、第２の端子は環状であってもよい。これによって、レーザデバイスのアクティブ領域を流れる電流が実質的に対称であることが確実になる。

第２の端子はエッチストップ層上に直接的に堆積され得る。

上述したように、エッチストップ層は、第２のミラー構造の第１の部分と第２のミラー構造の第２の部分との間の境界を規定する。エッチストップ層は、製造プロセスの間、第２のミラー構造内で、任意の所望の深さにおいて正確に位置付けされ得る。第２の端子をエッチストップ層上に直接設けることは、エッチストップ層が第２の端子の位置を規定し、それにより、第２の端子が第２のミラー構造内で任意の所望の深さに設けられることを可能にすることを意味する。

第２の端子の位置には、２つの相反する要件がある。まず、第２の端子は、注入された電流が通る必要がある第２のミラー構造の深さを低減するためにアクティブ領域の近傍である必要があるが、電流がアクティブ領域の中心に向かって拡散することを可能にするようにアクティブ領域から十分に離れる必要がある。これらの相反する要件のバランスをとった、第２の端子の最適な位置が決定された後に、第２の端子が正確に位置付けされるように、エッチストップ層は構造内でその点に位置付けされ得る。第２の端子とアクティブ領域との間に必要な間隔の典型的な値は、１００ｎｍのオーダーである。

本発明の構造のさらなる利点は、エッチストップ層および第２の端子層が、アクティブ領域から隔てられていることである。対照的に、端子がアクティブ層に隣接してレーザ構造の側面に配置されている従来のＶＣＳＥＬデバイスにおいては、アクティブ領域に隣接する高ドープ層を提供することが必要である。

エッチストップ層は歪半導体層であってもよい。エッチストップ層を歪ませることがエッチストップ層のバンドギャップを増加させ、エッチストップ層の吸収を低減させるので、第２のミラー構造における光学的吸収は低減される。エッチストップ層は、引っ張り歪みを受けることが好ましい。エッチストップ層は、レーザの発光波長に等しい波長を有する光に対して非吸収的または実質的に非吸収的であることが好ましい。

エッチストップ層の厚さは、約λ／４ｎであってもよい。ただし、λはレーザの発光波長であり、ｎはエッチストップ層の反射率である。これによって、エッチストップ層を提供することによって引き起こされる、第２のミラー構造の反射率の低減が最小にされる。

レーザデバイスは、第２のミラー構造の上に配置されるキャップ層をさらに含んでもよい。キャップ層は、１０ｎｍ未満の厚さを有してもよい。ミラー構造の側面に電流を注入することは、キャップ層の厚さの低減を可能にする。従来のデバイスＶＣＳＥＬにおいては、ｐ型ミラー構造への良好な電気接触を提供するためには、厚いキャップ層が必要とされる。しかし、本発明においては、ｐ型ミラー構造への電気接触は、キャップ層を介さず、従って、キャップ層は、ミラーの表面酸化を防止するためのみ必要とされ、薄くてもよい。薄いキャップ層を用いることによって、キャップ層に吸収される放射レーザ光の量は低減される。

第１のミラー構造はｎ型にドープされ、第２のミラー構造はｐ型にドープされてもよい。

第１および第２のミラー構造は、それぞれ、（Ａｌ，Ｇａ）Ａｓ層構造を含んでもよい。

アクティブ領域は、（Ａｌ，Ｇａ）ＩｎＰ層構造を含んでもよい。

エッチストップ層は（Ａｌ，Ｇａ）ＩｎＰ層であってもよく、ＧａＩｎＰ層であってもよい。

キャップ層はＧａＡｓキャップ層であってもよい。

レーザは、６００ｎｍ〜７００ｎｍ、６３０ｎｍ〜６８０ｎｍ、または６５０ｎｍ〜６６０ｎｍの範囲内の発光波長を有してもよい。レーザは垂直共振器面発光レーザであってもよい。上述したように、この波長範囲で発光するＶＣＳＥＬに必要なミラー構造は、高い電気抵抗を有する。従って、本発明は、これらの範囲内の発光波長を有するＶＣＳＥＬに適用される場合に特に有用である。

本発明は、原理的には、上部発光ＶＣＳＥＬまたは下部発光ＶＣＳＥＬのいずれに適用されてもよい。

以下、本発明の好適な実施形態が、添付の図面を参照しながら、例示的な実施例として説明される。

図２ａは、本発明のある実施形態による、ＶＣＳＥＬデバイスを示す図である。図２ａのＶＣＳＥＬデバイス１５は、基板１６を含む。この実施形態において、基板１６はＧａＡｓ基板である。

第１のミラー構造１７は、基板のある表面上に配置される。この実施形態において、第１のミラー構造は、ＡｌＧａＡｓ複数層構造である。第１のミラー構造は、第１のアルミニウムモル分率を有する複数の層２５を、第１のアルミニウムモル分率とは異なるアルミニウムモル分率を有する層２５’と交互になった状態で含む。ＡｌＧａＡｓの反射率はアルミニウムモル分率に依存するので、第２の層２５’の反射率は、第１の層の反射率と異なる。第１の層２５はＧａＡｓ層であってもよいし、約０．５までのアルミニウムモル分率を有するＡｌＧａＡｓ層であってもよい。層２５’は、第１の層２５よりも高いアルミニウムモル分率、例えば、約０．８〜０．９５のアルミニウムモル分率を有するＡｌＧａＡｓ層であってもよい。第１のミラー構造１７の層２５および２５’は、それぞれ約λ／４ｎ_ｍの厚さを有することが好ましい。ただし、λは、デバイスの意図された発光波長であり、ｎ_ｍはミラー構造の層の反射率である。これによって、ミラー構造の所与の数の層について、第１のミラー構造の反射率が最高になる。

図２ａの完成したＶＣＳＥＬにおける第１のミラー構造の幅（第１の複数層ミラー構造が成長する基板の表面に対して実質的に平行に測定される）は、第１の複数層ミラー構造の厚さにわたって一定ではない。基板の近傍の層は、後に続く層の幅よりも大きい幅Ｗ_３を有する。下側の複数層構造の幅におけるこの「段」は、層構造をより安定させる。しかし、原理的には、第１のミラー構造の幅は、第１のミラー構造の厚さにわたって一定であってもよい。

第１のミラー構造の上にアクティブ領域１８が配置される。この実施形態において、アクティブ領域は、ＡｌＧａＩｎＰバリア層２７によって隔てられている２つのＧａＩｎＰ量子井戸層２６を含む（Ａｌ，Ｇａ）ＩｎＰ複数層構造を含む。クラッド層３１、３１が（図１の従来のＶＣＳＥＬの場合と同様に）アクティブ領域とミラー構造との間に設けられ、クラッド層もまた、ＡｌＧａＩｎＰ層であってもよい。

第２のミラー構造１９は、アクティブ領域の上に配置され、このミラー構造もまた、低い反射率を有する層２５が高い反射率を有する層２５’と交互になった状態の複数層構造を含む。第２のミラー構造の各層もまた、約λ／４ｎ_ｍの厚さを有することが好ましい。第２のミラー構造１９もまた、ＡｌＧａＡｓ複数層構造であってもよく、低い反射率を有する層２５は、約０．５までのアルミニウムモル分率を有するＧａＡｓ層またはＡｌＧａＡｓ層であってもよく、高い反射率を有する層２５’は、約０．８〜０．９５のモル分率を有するＡｌＧａＡｓ層であってもよい。

第２のミラー構造１９を以下により詳細に説明する。

キャップ層２０は、この実施形態においてはＧａＡｓの層から形成され、第２のミラー構造１９の上に配置される。従来のデバイスＶＣＳＥＬにおいては、ｐ型ミラー構造への良好な電気接触を提供するために、厚いキャップ層が必要とされる。しかし、本発明において、ｐ型ミラー構造への電気接触はキャップ層を介さないので、キャップ層は、ミラーの表面酸化を防止するためにのみ、必要とされる。本発明のＶＣＳＥＬのキャップ層は、１０ｎｍ以下の厚さで形成され、約５ｎｍの厚さであることが好ましい。このようなキャップ層は、従来のＶＣＳＥＬのキャップ層よりもずっと薄く、アクティブ領域において発生した光のキャップ層における吸収が低減される。これは、本発明が上部発光ＶＣＳＥＬに適用される場合に特に有益である。

第１の端子２２は、基板の下側に配置される。第１の端子２２は、単に、第１のミラー構造１７が配置された表面とは反対側の基板１６の表面上に配置された金属層から構成される。

基板１６および第１のミラー構造１７は、第１の端子２２からアクティブ領域１８へと導電性経路が存在することを確実にするようにドーピングされる。第２のミラー構造１９も、以下に説明する第２の端子２４からアクティブ領域への導電性経路を提供するようにドーピングされる。第２のミラー構造は、基板１６および第１のミラー構造と反対の導電性型になるようにドーピングされる。図２ａの実施形態において、基板１６および第１のミラー構造１７はｎ型にドープされ、第２のミラー構造はｐ型にドープされる。この実施形態において、第１の端子２２はｎ型端子であり、第２の端子２４はｐ型端子である。

第１のミラー構造１７のうちの少なくとも１つの層が、その幅の一部にわたって酸化されることが好ましく、第１のミラー構造において、アパーチャを有する酸化物層を規定する。第１のミラー構造の層を酸化することによって生成される酸化物領域は、図２ａにおいて、模式的に、参照符号２１で示される。

第２のミラー構造１９は、その厚さ全体にわたって均一な幅を有さない。その代わり、図２ａに示すように、第２のミラー構造は、互いに異なる幅を有する第１の部分および第２の部分を含む。第１のミラー構造の第１の部分２８は、アクティブ領域１８の上に配置され、幅Ｗ_１を有する。第２のミラー構造の第１の部分２８の幅Ｗ_１は、図２ａに示すように、アクティブ領域１８の幅と等しいことが好ましい。第２のミラー構造１９の第２の部分２９は、第２のミラー構造の第１の部分２８の上に配置されるので、第２のミラー構造第１の部分２８は、アクティブ領域１８と第２のミラー構造１９の第２の部分２９との間にある。第２のミラー構造１９の第２の部分２９は、第２のミラー構造の第１の部分２８の幅Ｗ_１よりも短い幅Ｗ_２を有する。第２のミラー構造１９の第２の部分２９の幅Ｗ_２が第２のミラー構造の第１の部分２８の幅Ｗ_１よりも短いので、第２のミラー構造１９の第１の部分２８の上面の一部は、第２のミラー構造１９の第２の部分２９によって覆われていない。第２の端子２４は、第２のミラー構造１９の第１の部分２８の上面上で、第２のミラー構造１９の第２の部分２９によって覆われていない領域に配置される。結果として、第２の端子２４は、第２のミラー構造１９の厚さ方向の中間位置に配置される。第２の端子は、第２のミラー構造１９の厚さ方向の中間点に電流を注入し得る。（幅Ｗ_１およびＷ_２は、基板のＶＣＳＥＬ構造が成長した表面に対して実質的に平行に測定される。）
このように、第２の端子２４は、第２のミラー構造１９の厚さ方向の中間位置に設けられる。第２の端子２４を介してレーザ構造に注入される電流は、第２のミラー構造の第１の部分のみを通る必要があり、第２のミラー構造１９の厚さ全体を通る必要はない。これによって、第２の端子２４とアクティブ領域１８との間の電流経路の抵抗が低減する。

本発明は、スペクトルの赤波長において放射するＶＣＳＥＬに適用される場合に特に有用である。これは、上述したように、この波長でレーザを放射させるために必要とされるミラー構造１９が特に高い抵抗を有するからである。しかし、電流経路の抵抗の低減は、レーザの発光波長に関わらず、一般的な利点である。

第２のミラー構造１９の第２の部分が確実に製造されることを可能にするため、第２のミラー構造１９はエッチストップ層２３を含む。この実施形態において、エッチストップ層２３は、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ層である。エッチストップ層がＧａＩｎＰ層である場合、エッチストップ層のアルミニウムモル分率はゼロであり得る。あるいは、アルミニウムモル分率は、非ゼロであってもよい。エッチストップ層の好ましい材料の１つとして、Ｇａ_０．６Ｉｎ_０．４Ｐがある。

以下により詳細に説明するように、第２のミラー構造の第２の部分２９は、エッチストップ層２３の上に配置された第２のミラー構造１９の層の幅を低減させるエッチングプロセスによって規定される。このように、エッチストップ層２３は、第２のミラー構造の第１の部分２８と第２の部分２９との間の境界を規定し、そのことにより、第２の端子２４の位置を規定する。エッチストップ層２３の位置は、製造プロセスの間、正確に制御され得、エッチストップ層２３、従って、第２の端子２４は、第２のミラー構造１９における任意の所望の点に設けられ得る。

２つの相反する考慮すべき事柄が、第２の端子２４の位置の選択において重要である。まず、第２の端子２４とアクティブ領域１８との距離は、電流部分の抵抗を低減するために、短く保たれる必要がある。しかし、図２に示されるように、電流は、側端部近傍においてデバイスに注入され、アクティブ領域の中心に達するように、デバイス内へと内向きに拡散する必要がある。第２の端子２４とアクティブ領域１８との間の距離は、注入された電流がレーザ構造の中心に拡散することを可能にするために十分な長さである。典型的には、アクティブ領域と第２の端子との間に必要とされる最小の垂直方向間隔は、ミラー構造の２層の厚さとほぼ同じ、すなわち、約１００ｎｍである。

第２の端子２４は、エッチストップ層２３の上に直接位置付けされ得る。これによって、第２のミラー構造の第２の部分２９を規定するために第２のミラー構造をエッチングするプロセスが簡略化される。第２の端子もまた、金属層であってもよい。

図２ｂは、図２ａのレーザ構造の平面図である。第２の端子２４は環状であり、この実施形態において、エッチストップ層２３の円周全体の周りに伸びていることが示されている。このことによって、レーザ構造を通る電流流路が、実質的に対称的であることが確実になる。

第２の端子の領域２４は、可能な限り大きいことが好ましい。従って、図２ｂにおいて、環状端子２４の内周の直径は、第２のミラー構造の第２の部分２９の直径Ｗ_２よりもわずかに長い。環状端子２４の外周の直径は、第２のミラー構造の第１の部分２８の直径Ｗ_１よりもわずかに短い。

本発明は、環状の第２の端子２４に限定されないことに留意されたい。原理的には、第２の端子２４は、どんな形であってもよい。しかし、上述したように、第２の端子２４は、レーザ構造の長手軸に対して対称的であることが好ましく、レーザの長手軸に対する回転的な対称性、または、レーザ構造の長手軸を通る平面に対する反射的な対称性のいずれかを有することが好ましい。

エッチストップ層２３は、ＶＣＳＥＬの意図された発光波長の光に対して、非吸収的であるか、または、少なくとも大幅には吸収的でないことが好ましい。参考として、エッチストップ層２３が吸収する光は、意図された発光波長の光の２５％未満であることが好ましい。ＶＣＳＥＬの意図された発光波長の光に対するエッチストップ層２３の吸収性を低減させる簡便な方法の１つとして、エッチストップ層２３を、歪層、好ましくは、引っ張り歪層とすることがある。エッチストップ層を歪層にすることによって、エッチストップ層のバンドギャップが増大し、アクティブ領域１８の上のレーザ構造における光学的吸収が低減する。下にある層に対して格子整合していないエッチストップ層２３は、歪エッチストップ層を提供する。

上述したように、エッチストップ層に好ましい材料は、ＧａＩｎＰである。ＡｌＧａＡｓミラー構造の上に成長するＧａ_０．５２Ｉｎ_０．４８Ｐ層は格子整合され、従って、歪みがない。エッチストップ層のＧａ：Ｉｎ比が比０．５２：０．４８と異なる場合、エッチストップ層は、歪層である。特に、上記のＧａ_０．６Ｉｎ_０．４Ｐエッチストップ層は、ＡｌＧａＡｓミラー構造上に成長する場合、歪層となる。

エッチストップ層２３の厚さは、レーザデバイスの意図された発光波長の約四分の一であることが好ましい。上述したように、第２のミラー構造１９の層は、最高の反射率を提供するため、デバイスの発光波長の約四分の一の厚さを有する。従って、エッチストップ層を提供することによって生じる第２のミラー構造１９の反射率のあらゆる低減を最小にするように、エッチストップ層２３は、意図された発光波長の厚さの約四分の一の厚さを有することが好ましい。発光波長の四分の一の厚さは、λ／４ｎと定義される。ただし、λは、発光波長であり、ｎは、（レーザの発光波長における）エッチストップ層の反射率である。６５０ｎｍの発光波長を有することを意図されるレーザの場合、ＧａＩｎＰエッチストップ層は、約４６ｎｍの厚さを有することが好ましい。

図２ａのレーザデバイスを製造する方法の１つを以下に説明する。簡便にするため、デバイスを１つ製造する場合が説明されるが、実際には、１つのウェハ上に多数のデバイスが製造され、その後、個々のデバイスへと切断される。

まず初めに、適切な基板１６が選択され、クリーニングされて、第１のミラー構造を形成する層２５および２５’、クラッド層３１、アクティブ領域を形成する層２６および２７、上側クラッド層３１、および第２のミラー構造１９を形成する層２５および２５’が基板上に成長される。第２のミラー構造１９を形成する層の成長にはまた、第２のミラー構造１９内の所望の位置におけるエッチストップ層２３の成長が含まれる。最終的に、キャップ層２０が成長される。層は、任意の適切な成長技術、例えば、分子線エピタキシーまたは金属有機化学蒸着を用いて成長され得る。エピタキシャル成長プロセスの結果を図３ａに示す。

その後、金属層が基板１６の下側に堆積させられて、第１の端子層２２を形成する。

次に、図３ａに示す構造がエッチングされて、第１のミラー構造１７へと伸びる柱状メサ型構造が形成される。任意の適切なエッチングプロセスが用いられ得るが、用いられるエッチングプロセスは、エッチストップ層２３を通じてエッチングできる必要があることに留意されたい。

所望される場合、下側ミラー構造１７の１つ以上の層が、例えば、ウェット熱酸化プロセスを用いて酸化されて、第１のミラー構造１７におけるアパーチャを規定する酸化された領域２１を生成し得る。

図３ｂは、第１のエッチングステップ、ウェット熱酸化ステップ、および第１の端子２２を形成するステップが行われた後のレーザ構造を示す図である。

図３ｂの構造は、第２の反射構造の第２の部分２９を規定する、さらなるエッチングプロセスにさらされる。このエッチングステップにおいて用いられるエッチャントは、エッチストップ層２３をエッチングしないもの、または大幅にエッチングしないものであり、エッチングプロセスは、メサ構造がエッチストップ層２３までエッチングされた後、終了され得る。適切なエッチャントは、ＧａＩｎＰエッチストップ層の場合、Ｈ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏである。図３ｃは、この第２のエッチングプロセスの結果を示す。

次に、第２の端子２４は、エッチストップ層２３の露出された表面３０の上に堆積されて、図２ａに示すレーザ構造が生成され得る。

本発明は、特定の材料系を参照しながら説明されるが、本発明は、上記の材料系に限定されるものではない。

図２ａに示すレーザ構造において、アクティブ領域は、２つの量子井戸層２６を含む。しかし、本発明はこれに限定されるものではなく、アクティブ領域が量子井戸層を１つしか含まない半導体レーザデバイス、または、２つより多い量子井戸層を含む半導体レーザデバイスに適用され得る。

図１は、従来のＶＣＳＥＬの模式的断面図である。 図２ａは、本発明の実施形態による、ＶＣＳＥＬの模式的断面図である。 図２ｂは、図２ａのＶＣＳＥＬの模式的平面図である。 図３ａは、本発明のＶＣＳＥＬの製造を示す図である。 図３ｂは、本発明のＶＣＳＥＬの製造を示す図である。 図３ｃは、本発明のＶＣＳＥＬの製造を示す図である。

符号の説明

１５ 半導体レーザデバイス
１６ 基板
１７ 第１のミラー構造
１８ アクティブ領域
１９ 第２のミラー構造

Claims (19)

1. 基板と、
   該基板の第１の表面の上に配置される第１のミラー構造と、
   該第１のミラー構造の上に配置されるアクティブ領域と、
   該アクティブ領域の上に配置される第２のミラー構造と、
   該基板の第２の表面の上に配置される第１の端子と
   を含む、半導体レーザデバイスであって、
   該第２のミラー構造は、第１の幅を有する第１の部分と、該第１の幅よりも狭い第２の幅を有する第２の部分とを有し、該第１の部分は、該第２の部分と該アクティブ領域との間に配置され、エッチストップ層は該第２のミラー構造の該第１の部分の上に配置され、該第２のミラー構造の該第２の部分は該エッチストップ層の上に配置され、第２の端子は、少なくとも、該第２のミラー構造の第１の部分の表面の、該第２のミラー構造の該第２の部分によって覆われていない部分の上に配置される、
   半導体レーザデバイス。
2. 前記第２の端子は、前記レーザデバイスの軸に対して実質的に対称的に配置されている、請求項１に記載のレーザデバイス。
3. 前記第２の端子は環状である、請求項２に記載のレーザデバイス。
4. 前記第２の端子は前記エッチストップ層上に直接的に堆積される、請求項１、２または３に記載のレーザデバイス。
5. 前記エッチストップ層は歪半導体層である、上記の請求項のいずれか１つに記載のレーザデバイス。
6. 前記エッチストップ層は、前記レーザデバイスの意図された発光波長に等しい波長を有する光に対して非吸収的または実質的に非吸収的である、上記の請求項のいずれか１つに記載のレーザデバイス。
7. 前記ストップ層の厚さは、約λ／４ｎであり、ここで、λはレーザの発光波長であり、ｎは該エッチストップ層の反射率である、上記の請求項のいずれか１つに記載のレーザデバイス。
8. 前記第２のミラー構造の上に配置されるキャップ層をさらに含む、上記の請求項のいずれか１つに記載のレーザデバイス。
9. 前記キャップ層は、１０ｎｍ未満の厚さを有する、請求項８に記載のレーザデバイス。
10. 前記第１のミラー構造はｎ型にドープされ、前記第２のミラー構造はｐ型にドープされる、上記の請求項のいずれか１つに記載のレーザデバイス。
11. 前記第１および第２のミラー構造は、それぞれ、（Ａｌ，Ｇａ）Ａｓ層構造を含む、上記の請求項のいずれか１つに記載のレーザデバイス。
12. 前記アクティブ領域は、（Ａｌ，Ｇａ）ＩｎＰ層構造を含む、上記の請求項のいずれか１つに記載のレーザデバイス。
13. 前記エッチストップ層は（Ａｌ，Ｇａ）ＩｎＰ層である、上記の請求項のいずれか１つに記載のレーザデバイス。
14. 前記エッチストップ層はＧａＩｎＰ層である、請求項１３に記載のレーザデバイス。
15. 前記キャップ層はＧａＡｓキャップ層である、請求項８または９、あるいは、請求項８または９に従属する場合には請求項１０〜１４のいずれか１つに記載のレーザデバイス。
16. ６００ｎｍ〜７００ｎｍの範囲内の発光波長を有する、上記の請求項のいずれか１つに記載のレーザデバイス。
17. ６３０ｎｍ〜６８０ｎｍの範囲内の発光波長を有する、上記の請求項のいずれか１つに記載のレーザデバイス。
18. ６５０ｎｍ〜６６０ｎｍの範囲内の発光波長を有する、上記の請求項のいずれか１つに記載のレーザデバイス。
19. 前記レーザデバイスは垂直共振器面発光レーザデバイスである、上記の請求項のいずれか１つに記載のレーザデバイス。

Images