JP2004296636A - 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置 Download PDFInfo
- Publication number
- JP2004296636A JP2004296636A JP2003085126A JP2003085126A JP2004296636A JP 2004296636 A JP2004296636 A JP 2004296636A JP 2003085126 A JP2003085126 A JP 2003085126A JP 2003085126 A JP2003085126 A JP 2003085126A JP 2004296636 A JP2004296636 A JP 2004296636A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- nitride
- iii
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が小さくて優れた電気的特性を有する窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法および窒化物系ＩＩＩ−Ｖ族化合物半導体装置を提供する。
【解決手段】ＳｉＣ基板４１上にＡｌＮからなるバッファ層４２を形成し、更に、ＡｌＮからなるバッファ層４２上にＧａ層４３を堆積させる。この後、Ｇａ層４３の表面に、窒素源を照射して、このＧａ層４３を転位が少ないＧａＮ層の下層部４４と、この下層部４４よりも更に転位の数が少ないＧａＮ層の上層部４５に再構築する。最後に、転位の数が少なくて結晶性に優れたＧａＮ層の上層部４５にＧａＮ層４６を形成する。
【選択図】 図４
【解決手段】ＳｉＣ基板４１上にＡｌＮからなるバッファ層４２を形成し、更に、ＡｌＮからなるバッファ層４２上にＧａ層４３を堆積させる。この後、Ｇａ層４３の表面に、窒素源を照射して、このＧａ層４３を転位が少ないＧａＮ層の下層部４４と、この下層部４４よりも更に転位の数が少ないＧａＮ層の上層部４５に再構築する。最後に、転位の数が少なくて結晶性に優れたＧａＮ層の上層部４５にＧａＮ層４６を形成する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法および窒化物系ＩＩＩ−Ｖ族化合物半導体装置に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体層を備えた半導体レーザ、発光ダイオードまたはＨＥＭＴ（高電子移動度トランジスタ）等の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法および窒化物系ＩＩＩ−Ｖ族化合物半導体装置に関する。
【０００２】
【従来の技術】
従来、窒化物系ＩＩＩ−Ｖ族化合物半導体装置としては、基板材料としてサファイアを用いたもの（例えば、特許文献１参照）や、基板材料としてＳｉＣを用いたもの（例えば、特許文献２参照）がある。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、夫々の基板の上方に、窒化物系ＩＩＩ−Ｖ族化合物半導体を有するヘテロ構造を備えている。尚、サファイア基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させる場合、通常はＣ面が用いられるが、Ａ面・Ｒ面・Ｍ面を用いた場合でも、その上の窒化物系ＩＩＩ−Ｖ族化合物半導体はＣ面成長することが明らかとなっている。これは、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶構造が六方晶系（ウルツ鉱構造）であることから、窒化物系ＩＩＩ−Ｖ族化合物半導体がエネルギー的に安定なＣ軸配向（Ｃ面成長）する傾向が強いためである。
【０００３】
また、他の窒化物系ＩＩＩ−Ｖ族化合物半導体装置としては、基板材料としてＳｉを用いたものがあり、特に、Ｓｉ基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間にＳｉＣを挿入する装置が一般的になっている（例えば、特許文献３参照）。また、基板材料としてＳｉを用いた別の装置としては、Ｓｉ基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間に多結晶のＳｉを挿入する装置もある（例えば、特許文献４参照）。
【０００４】
窒化物系ＩＩＩ−Ｖ族化合物半導体装置では、上記サファイア基板、ＳｉＣ基板またはＳｉ基板を用いた装置に限らず、どのような基板を用いた装置でも、基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間の格子定数差、熱膨張係数差または結晶構造の違いを緩和するために、基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間に、低温成長させたＧａＮやＡｌＮ（ＡｌＮの場合、高温成長も可能）等から成るバッファ層を形成している。
【０００５】
また、更なる窒化物系ＩＩＩ−Ｖ族化合物半導体装置としては、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させた後、基板を除去して窒化物系ＩＩＩ−Ｖ族化合物半導体を新たな基板材料にした装置がある（例えば、特許文献５参照）。
【０００６】
【特許文献１】
米国特許５，２９６，３９５号明細書
【特許文献２】
特開２００１−１７７１８９号公報
【特許文献３】
特開２００１−１７１９０号公報
【特許文献４】
特開２００１−７３９６号公報
【特許文献５】
特開平１０−７００７９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１〜４に示された窒化物系ＩＩＩ−Ｖ族化合物半導体装置では、上記ＧａＮやＡｌＮから成るバッファ層に、一般的に転位が多数存在するため、この多数の転位が、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶構造に影響を及ぼして、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶構造が悪くなり、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性が悪くなるという問題がある。
【０００８】
例えば、ＭＯＣＶＤ（有機金属気相成長法）またはＧＳＭＢＥ（ガスソース分子線エピタキシー法）を用いて、バッファ層の上に窒化物系ＩＩＩ−Ｖ族化合物半導体を高温で成長させた場合、この窒化物系ＩＩＩ−Ｖ族化合物半導体の成長モードが、グレイン成長モードになって、バッファ層の多数の転位の影響が、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体に及び易くなり、多数のグレインが、窒化物系ＩＩＩ−Ｖ族化合物半導体に生じるという問題がある。そして、この多数のグレインの横方向の成長が進んで、異なるグレインの融合面がずれて、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体に多数の転位が生じ、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性がいっそう悪化するという問題がある。尚、詳細には、ＭＯＣＶＤを使用して、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させると、この窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が、１０８ｃｍ−２から１０９ｃｍ−２程度の大きな値になることがわかっており、ＲＦ−ＭＢＥ（高周波を用いる分子線エピタキシー法）またはＥＣＲ−ＭＢＥ（電子サイクロトロン共鳴を用いる分子線エピタキシー法）を使用して、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させると、この窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が、１０９ｃｍ−２から１０１０ｃｍ−２程度の更に大きな値になることがわかっている。
【０００９】
一方、特許文献５に示された装置の場合においても、除去される前の基板の性質および各層の成長方法で、窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度が決まっているために、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が、１０８ｃｍ−２から１０９ｃｍ−２程度になり、サファイア基板、ＳｉＣ基板またはＳｉ基板を用いた場合と同様に、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性が悪くなるという問題がある。
【００１０】
そこで、本発明の目的は、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が小さくて優れた電気的特性を有する窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法および窒化物系ＩＩＩ−Ｖ族化合物半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層上にＧａ層を堆積させるＧａ堆積工程と、上記Ｇａ堆積工程で堆積されたＧａ層の表面に、窒素源を照射してＧａＮ層として結晶化する結晶化工程と、上記結晶化しているＧａＮ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる化合物半導体成長工程とを有することを特徴としている。
【００１２】
上記第１の発明によれば、上記バッファ層形成工程で基板上に形成した転位のあるバッファ層に、上記Ｇａ堆積工程でＧａを堆積して、更に、上記結晶化工程でＧａの表面にＮ源を照射してＧａＮ層として結晶化するので、このＮ源の照射によって結晶化されたＧａＮ層の下層の転位（すなわち、ダングリングボンド（線欠陥））の数が、バッファ層からの転位情報の影響を大きく受ける結晶化を行う前のＧａ層の転位の数よりもはるかに少なくなり、上記ＧａＮ層の下層の結晶構造が、転位が少ない高品質な結晶構造になる。したがって、上記ＧａＮ層の下層の結晶構造が、ダングリングボンドが解消された高品質なものになるため、上記結晶化されたＧａＮ層の上層の結晶構造に、下地のバッファ層のダングリングボンドの情報が到達して転位情報が及ぶことを防止でき、上記ＧａＮ層の上層に、下地のバッファ層の結晶構造における転位情報以外の情報のみを伝達することができる。このことから、上記ＧａＮの上層の結晶構造が、転位部分のないバッファ層の結晶構造と略同一な構造となって、次の化合物半導体成長工程で、この転位が少ない良質のＧａＮ層の上層の上に形成される窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度を低減することができる。したがって、移動度等の電気的特性が優れた窒化物系ＩＩＩ−Ｖ族化合物半導体装置を提供できる。
【００１３】
尚、上記第１の発明の方法の化合物半導体成長工程で形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度は、ＧａＡｓ半導体と同程度の１０５ｃｍ−２以下の小さな転位密度になった。
【００１４】
また、第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層上にＧａ層を堆積させるＧａ堆積工程と、上記Ｇａ層上に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる第１化合物半導体成長工程と、上記第１化合物半導体成長工程の後に、熱処理を行う熱処理工程と、上記熱処理工程の後に、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる第２化合物半導体成長工程とを有することを特徴としている。
【００１５】
上記第２の発明において、バッファ層形成工程で基板上に形成した転位のあるバッファ層上に、Ｇａ堆積工程でＧａを堆積し、引き続いて、第１化合物半導体成長工程で、上記Ｇａ層上にＧａＮ等の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。更に熱処理工程で、Ｇａ堆積工程で堆積させたＧａをＧａＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を通じて表面から蒸発させて、この後、第２化合物半導体成長工程で、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。
【００１６】
上記第２の発明によれば、熱処理工程で熱処理を行うので、Ｇａ層の余分なＧａが転位部分を通って表面から蒸発するまで、Ｇａ層中のＧａを上方の第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の方に移動させることができて、Ｇａ層の残りのＧａを、Ｇａ層上の第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の転位付近に移動させて留めることができる。したがって、この留まったＧａによって、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の転位を消滅させることができて、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の結晶性を、転位の少ない良質なものにできる。このことから、第２化合物半導体成長工程で、この転位の少ない良質な第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の上に形成される第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位の数が、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の転位の数よりも更に少なくなり、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の上に形成される第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性が、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の結晶性よりも良質なものになる。したがって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性が優れたものになる。
【００１７】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、Ｇａ堆積工程では、０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を堆積させることを特徴としている。
【００１８】
上記実施形態によれば、Ｇａ堆積工程で、層の厚さが０．１ｎｍ以上かつ１０ｎｍ以下のＧａを堆積するので、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性も良質なものにすることができる。
【００１９】
本発明者は、Ｇａ層の厚さを変え、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長し、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性と転位密度を透過型電子顕微鏡（ＴＥＭ）によって評価した。
【００２０】
このとき、上記Ｇａ堆積工程で堆積されるＧａ層の厚さが０．１ｎｍよりも薄いとＧａ堆積層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができず、また、Ｇａ堆積工程で堆積されるＧａの厚さが１０ｎｍよりも厚いと、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性が悪化した。一方、上記Ｇａ堆積工程で堆積されるＧａの厚さが０．１ｎｍ以上かつ１０ｎｍ以下である場合、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性が良質なものになった。
【００２１】
また、第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる化合物半導体成長工程と、上記バッファ層と上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の界面近傍にイオンを打ち込んで、上記界面近傍をアモルファス化するイオン打ち込み工程と、上記イオン打ち込み工程の後に熱処理を行う熱処理工程とを有することを特徴としている。
【００２２】
上記第３の発明によれば、上記バッファ層形成工程で、基板上に形成した窒化物系ＩＩＩ−Ｖ族化合物半導体層からなるバッファ層と、上記化合物半導体成長工程でバッファ層上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面付近に、イオン打ち込み工程で、イオンを打ち込むので、このイオンの打ち込みによってバッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層の界面付近をアモルファス化することができて、バッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記界面付近に存在するアモルファスの層によって切り離すことができる。また、次に行われる熱処理工程で、熱処理を行うことで、上記バッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層の界面付近に形成したアモルファスの層上の窒化物系ＩＩＩ−Ｖ族化合物半導体層を再結晶化できて、この再結晶化を行った窒化物系ＩＩＩ−Ｖ族化合物半導体層の部分の転位密度を、小さくすることができる。したがって、バッファ層よりも少ないものの多くの転位を内包しているバッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を、効果的に消滅させることができて、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の電気的特性を優れたものにできる。
【００２３】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、上記打ち込まれるイオンが、Ｃ、Ｎ、Ｍｇ、Ａｌ、Ｚｎ、ＧａおよびＩｎの内の少なくとも１つであることを特徴としている。
【００２４】
上記実施形態によれば、打ち込むイオンを、窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成する元素であるＡｌ，Ｇａ，Ｉｎ，Ｎおよび窒化物系ＩＩＩ−Ｖ族化合物半導体層に対してｐ型不純物となる元素であるＣ，Ｍｇ，Ｚｎの内の少なくとも１つに限定したので、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層に対してｎ型不純物となるＳｉイオンを注入したときのように、上記界面に高濃度のｎ型層ができることがない。このことから、例えば、上記実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて電界効果トランジスタを製造すれば、バッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に高濃度のｎ型層ができることがないので、ｎ型層と電流が流れる通路であるチャネル層との間で生じるパラレル伝導がおこることがない。このことから、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の大電流化を実現できる。尚、上記パラレル伝導は、２次元電子ガスによるチャネル層およびバッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に存在する高濃度のｎ型層の２つの経路を電流が流れるという現象である。このパラレル伝導が発生すると、トランジスタのピンチオフが十分に起こらないという問題が発生する。
【００２５】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、上記熱処理工程の温度は、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度よりも大きく、かつ、上記成長温度に２００℃を加えた温度よりも小さいことを特徴としている。
【００２６】
上記実施形態によれば、上記熱処理工程では、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度よりも高く、かつ、熱処理工程よりも前の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度に２００℃を加えた温度よりも低い温度で、熱処理を行うので、窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を減少させて転位密度を低減できる。
【００２７】
本発明者は、熱処理工程の温度を成長温度と同じ、成長温度±１００℃、±２００℃、成長温度＋２５０℃で行い、その転位密度と結晶性がどのように変化するかをＴＥＭによって評価した。また、熱処理後の表面状態を走査型電子顕微鏡（ＳＥＭ）により評価した。
【００２８】
このとき、上記熱処理工程の熱処理温度が、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度よりも低い温度になると、熱処理工程の前にＧａ層の堆積と窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を行う場合には、この熱処理工程で、積層されたＧａ層のＧａを窒化物系ＩＩＩ−Ｖ族化合物半導体層に十分に拡散させて、窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を消滅させることができず、また、熱処理工程の前にイオン打ち込み工程を行う場合には、イオンを打ち込むことによって、生成した上記アモルファス層上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の再結晶化を十分に行うことができず、この窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を十分に減少させることができなかった。一方、熱処理工程の熱処理温度が、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度に２００℃を加えた温度よりも高い温度になると、窒化物系ＩＩＩ−Ｖ族化合物半導体層の蒸発が発生した。
【００２９】
また、第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、基板の上方に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置であって、上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部は、ＩＩＩ族元素と窒素元素の化学量論比（ＩＩＩ族元素／窒素）が１以上かつ１．５以下であることを特徴としている。
【００３０】
尚、上記化学量論比とは、化合物を構成している元素の数量的関係を示す値である。
【００３１】
本発明者は、オージェ電子分光法（ＡＥＳ）を用いて、窒化物系ＩＩＩ−Ｖ族化合物半導体層をＡｒイオンでエッチングしながら化学量論比がどのように変化するかを調べる実験を行った。さらに、化学量論比と結晶性の関係もＴＥＭによって評価した。
【００３２】
その結果、Ｇａを堆積する工程と熱処理工程等のＧａを拡散する工程とを用いて製造された窒化物系ＩＩＩ−Ｖ族化合物半導体装置には、Ｇａを堆積する工程と熱処理工程等のＧａを拡散する工程とを用いずに製造された窒化物系ＩＩＩ−Ｖ族化合物半導体装置とは異なり、Ｇａ原子が多い領域が存在し、このＧａ原子が多い領域では、Ｇａ元素の数が、窒素元素の数以上になって、ＩＩＩ族元素と窒素元素の化学量論比（ＩＩＩ族／窒素）が、１以上かつ１．５以下の大きな値になることを確認した。
【００３３】
上記第４の発明によれば、基板上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部で、ＩＩＩ族元素と窒素元素の化学量論比（ＩＩＩ族／窒素）が１以上かつ１．５以下となっている窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｇａを堆積する工程と熱処理工程等のＧａを拡散する工程とを用いて製造されたものである。したがって、上記第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｇａを堆積する工程で堆積されたＧａ層を用いて、このＧａ層よりも上方の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を低減するＧａの拡散が行われた窒化物系ＩＩＩ−Ｖ族化合物半導体装置であるので、第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の結晶性および電気的特性が、優れたものになる。
【００３４】
また、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、基板の上方に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置であって、上記窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一部はアモルファスであることを特徴としている。
【００３５】
イオン打ち込み工程等の成長層の一部をアモルファス化する工程を用いて転位密度の低減を図った窒化物系ＩＩＩ−Ｖ族化合物半導体装置では、アモルファス化しない窒化物系ＩＩＩ−Ｖ族化合物半導体装置とは異なり、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一部にアモルファスの部分が残留する。上記第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、基板上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部がアモルファスになっているので、イオン打ち込み工程等の成長層の一部をアモルファス化する工程を用いて製造されたものである。したがって、上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、例えば、イオン打ち込み工程等のアモルファス化を行う工程の後、例えば、熱処理工程等で、アモルファスの層の上方の層が再結晶化された装置であり、この再結晶化された層の転位密度が小さい装置である。このことから、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の結晶性および電気的特性が優れたものになる。
【００３６】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｃ、ＭｇおよびＺｎの内の少なくとも１つが上記アモルファスの部分に存在するか、または、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族元素／窒素）が、１以上かつ１．５以下の部分が上記アモルファスの部分に存在するか、または、窒素とＩＩＩ族元素の化学量論比（窒素／ＩＩＩ族元素）が、１以上かつ１．５以下の部分が上記アモルファス部分に存在することを特徴としている。
【００３７】
尚、上記化学量論比の計算を行うのに必要な上記ＩＩＩ族元素としては、例えば、Ａｌ、ＧａまたはＩｎ等を想定しているものとする。
【００３８】
本発明者は、オージェ電子分光法（ＡＥＳ）を用いて、窒化物系ＩＩＩ−Ｖ族化合物半導体層をＡｒイオンでエッチングしながら化学量論比がどのように変化するかを調べる実験を行った。さらに、化学量論比と結晶性の関係もＴＥＭによって評価した。
【００３９】
その結果、Ｃ、ＭｇおよびＺｎの内の少なくとも１つを打ち込んで成長層の一部をアモルファス化した場合には、その部分にＣ、ＭｇおよびＺｎの内の少なくとも１つが存在し、窒素を打ち込んで成長層の一部をアモルファス化した場合には、ＩＩＩ族元素と窒素の化学量論比が、窒素が多いほうに偏り、窒素とＩＩＩ族元素の化学量論比（窒素／ＩＩＩ族）が１以上かつ１．５以下の部分が存在した。また、Ａｌ、ＧａおよびＩｎの内の少なくとも１つを打ち込んで成長層の一部をアモルファス化した場合には、Ａｌ、ＧａおよびＩｎの内の少なくとも１つと窒素との化学量論比が、Ａｌ、ＧａおよびＩｎの内の少なくとも１つが多いほうに偏り、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族／窒素）が１以上かつ１．５以下の部分が存在した。
【００４０】
上記実施形態によれば、Ｃ 、ＭｇおよびＺｎの内の少なくとも１つが上記アモルファス部分に存在するか、または、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族／窒素）が１以上かつ１．５以下の部分が、上記アモルファス部分に存在するか、または、窒素とＩＩＩ族元素の化学量論比（窒素／ＩＩＩ族）が１以上かつ１．５以下の部分が、上記アモルファス部分に存在する。したがって、上記実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成する元素Ａｌ，Ｇａ，Ｉｎ，Ｎの内の少なくとも１つ、あるいは、窒化物系ＩＩＩ−Ｖ族化合物半導体層に対してｐ型不純物となるＣ，Ｍｇ，Ｚｎの内の少なくとも１つのイオンを打ち込んで成長層の一部をアモルファス化する工程を用いて製造されたものである。このことから、この実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、ｎ型不純物となるＳｉイオンを注入した窒化物系ＩＩＩ−Ｖ族化合物半導体装置のように、界面に高濃度のｎ型層ができることがなくて、パラレル伝導が生じることがないので、窒化物系ＩＩＩ−Ｖ族化合物半導体装置に大きな電流を流すことができる。
【００４１】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００４２】
先ず、図１〜図３を用いて本発明の三通り窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を簡単に説明する。
【００４３】
図１は、第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を説明するための図であり、図２は第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を説明するための図であり、図３は第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を説明するための図である。図１〜図３では、転位を模式的に縦線で表す。尚、図１〜図３では、バッファ層以下の層の図示を省略している。また、図１〜図３と、以下に示す図４〜図８および図１０は模式図であり、図１〜図８および図１０に示される各層の膜厚は、実際の装置における各層の膜厚と異なっている。
【００４４】
第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、図１（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層１上にＧａ層２を堆積し、その後、Ｇａ層２の上方から窒素源（以下、Ｎ源という）を照射する。このとき、上記Ｎ源の照射によって、上記Ｇａ層２が再構築され、図１（Ｂ）に示すＧａＮ層３として再結晶化する。このとき、上記ＧａＮ層３は、ランダムに結晶化するのではなく下地のバッファ層１の影響を受けて下地と同じ構造で再結晶化するが、ＧａＮ層の下層部４ではＧａ原子が転位を終焉させるため、バッファ層１の転位情報がＧａＮ層の上層部５に伝えられることがない。このことから、ＧａＮ層の上層部５の上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度を減少させることができて、上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶構造を、移動度等の電気的特性に優れた良好なものにすることができる。
【００４５】
また、第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、図２（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層２１上にＧａ層２２を堆積し、さらに引き続いてＧａ層２２上に、例えばＧａＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導体層２３を成長させる。次に、熱処理を行って、Ｇａ層２２の余分なＧａが転位部分を通って表面から蒸発するまで、Ｇａ層２２中のＧａを上方の窒化物ＩＩＩ−Ｖ族化合物半導体層２３の方に移動させて、Ｇａ層２２中の蒸発しなかったＧａを、窒化物ＩＩＩ−Ｖ族化合物半導体層２３の転位付近に留まらせる。そして、上記窒化物ＩＩＩ−Ｖ族化合物半導体層２３の転位付近に留まらせたＧａで、ＧａＮ等の窒化物ＩＩＩ−Ｖ族化合物半導体層２３の転位を消滅させて、図２（Ｂ）に示すように、Ｇａ層２２および窒化物ＩＩＩ−Ｖ族化合物半導体層２３を、転位が少なくて電気的特性に優れた良質な窒化物ＩＩＩ−Ｖ族化合物半導体層２５にする。
【００４６】
また、第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、図３（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層３１上にバッファ層３１よりも少ないものの多くの転位を内包しているＧａＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導体層３２を形成し、次に、上記バッファ層３１と窒化物系ＩＩＩ−Ｖ族化合物半導体層３２との界面付近にイオンを注入して、図３（Ｂ）に示すように、上記界面付近にアモルファス層３５を形成する。次に、熱処理を行って、アモルファス層３５の一部およびアモルファス層３５上の窒化物系ＩＩＩ−Ｖ族化合物半導体層３２とを再結晶化して、図３（Ｃ）に示すように、熱処理の後も残留しているアモルファス層３５上の再結晶層３７の転位を減少させて、この再結晶層３７の結晶性を電気的特性に優れた良質なものにする。
【００４７】
以下に、上記第１の発明を、第１実施形態で、上記第２の発明を、第２実施形態で、上記第３の発明を、第３実施形態で詳細に説明することにする。
【００４８】
（第１実施形態）
図４に、本発明の第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を示す。尚、図４においても図１〜図３と同様に、転位を縦線で模式的に示すものとする。
【００４９】
先ず、基板酸化膜除去工程で、ＳｉＣ基板４１の基板温度を約１０００℃まで上げて、ＳｉＣ基板４１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を８００℃、Ａｌビーム強度を２．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を２００Ｗ、窒素流量を１．４ｓｃｃｍに夫々設定して、図４（Ａ）に示すように、上記表面酸化膜が除去されたＳｉＣ基板４１上に、膜厚が２０ｎｍのＡｌＮのバッファ層４２を形成する。
【００５０】
次に、Ｇａ堆積工程を行う。このＧａ堆積工程では、Ｇａビームの強度を６．０×１０−７Ｔｏｒｒに設定して、Ｇａビームを１０秒間ＡｌＮのバッファ層４２に照射することにより、図４（Ｂ）に示すように、ＡｌＮのバッファ層４２上に膜厚が１ｎｍのＧａ層４３を形成する。尚、図４で、バッファ層４２およびＧａ層４３等に引かれた縦線は、バッファ層４２およびＧａ層４３等に存在する転位（ダングリングボンド（線欠陥））を模式的に表わしたものである。図４（Ｂ）において、Ｇａ層４３に引かれた縦線の数は、バッファ層４２に引かれた縦線の数よりも少なくなっており、かつ、Ｇａ層４３に引かれた縦線は、バッファ層４２に引かれた縦線につながっている。これは、Ｇａ層４３に生じる転位は、バッファ層４２に生じる転位よりも少なく、かつ、バッファ層４２の転位に引きずられて生成することを模式的に示すものである。
【００５１】
引き続いて、ＲＦ入力電力を３００Ｗ、窒素流量を２．０ｓｃｃｍ、基板温度を略７５０℃に夫々設定して、結晶化工程を行う。この結晶化工程では、図４（Ｂ）に示すＧａ層４３の上方から窒素をＧａ層４３に照射してＧａ層４３を結晶化する。
【００５２】
このことにより、結晶化工程の前に、図４（Ｂ）で参照番号４３で示されたＧａ層は、結晶化工程後に、図４（Ｃ）に示すように、ＧａＮ層の下層部４４と、ＧａＮ層の上層部４５に再構築される。結晶化工程でＮ源を照射して結晶化が行われたことにより、ＧａＮ層の下層部４４の転位の数は、少なくなり（図４（Ｂ）でＧａ層４３に４つ存在していた転位を、図４（Ｃ）に示すＧａＮ層の下層部４４では２つにし、このことを模式的に示している）、また、ＧａＮ層の上層部４５は、転位の数がＧａＮ層の下層部４４の転位の数よりも更に少ない結晶構造が優れた層になる（図４（Ｃ）に示すＧａＮ層の上層部４５では、転位を０とし、このことを模式的に示している）。結晶化工程の後、ＧａＮ層の下層部４４と、ＧａＮ層の上層部４５のＧａ元素と窒素元素の化学量論比（Ｇａ元素／窒素元素）は、１以上かつ１．５以下の値になっている。
【００５３】
最後に、化合物半導体成長工程を行う。この化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、ＧａＮ層の上層部４５に、Ｇａビームと窒素を照射して、図４（Ｄ）に示すように、ＧａＮ層の上層部４５上に膜厚が２μｍのＧａＮ層４６を形成して、本発明の第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部の製造を完了する。
【００５４】
上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて、ＧａＮ層を備えた窒化物系ＩＩＩ−Ｖ族化合物半導体装置を作製した場合と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（ＲＦ−ＭＢＥ法）を用いて、バッファ層上にＧａＮ層を直接成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体装置を作成した場合の２通りについて、窒化物系ＩＩＩ−Ｖ族化合物半導体装置のＧａＮ層の電気的特性と転位密度を比較する実験を行った。
【００５５】
その実験の結果、通常の方法でＧａＮを成長させた場合には、ＧａＮの転位密度が２×１０１０ｃｍ−２前後の値になり、キャリア濃度が１×１０１９ｃｍ−３の場合に、移動度が９８ｃｍ２／Ｖｓの前後の値になった。また、キャリア濃度が１×１０１６ｃｍ−３の場合に、移動度が３０ｃｍ２／Ｖｓの前後の値になった。
【００５６】
一方、上記第１実施形態の方法でＧａＮ層を成長させた場合には、ＧａＮ層の転位密度が、３×１０４ｃｍ−２前後の値になって、通常の方法でＧａＮを成長させた場合の２×１０１０ｃｍ−２前後の値よりも大幅に小さくなり、ＧａＮ層の結晶構造が結晶性に優れたものになった。また、上記第１実施形態の方法でＧａＮ層を成長させた場合には、キャリア濃度が１×１０１９ｃｍ−３の場合には、ＧａＮ層の移動度が１００ｃｍ２／Ｖｓになって、ＧａＮ層が通常の方法で形成されたＧａＮ層の電気的特性と同等の電気的特性を示す一方、キャリア濃度が１×１０１６ｃｍ−３の場合には、移動度が１５００ｃｍ２／Ｖｓと非常に大きな値になって、上記第１実施形態の方法で形成されたＧａＮ層の電気特性が、通常の方法で形成されたＧａＮ層と比べてはるかに優れたものになった。
【００５７】
上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法によれば、バッファ層形成工程でＳｉＣ基板４１上に形成した転位のあるＡｌＮのバッファ層４２に、Ｇａ堆積工程でＧａ層４３を堆積して、更に、結晶化工程でＧａ層４３の表面にＮ源を照射してＧａ層４３の結晶化を行うので、Ｎ源の照射を行う結晶化工程の後、バッファ層４２上に形成されるＧａＮ層の下層部４４の結晶構造が、転位（ダングリングボンド（線欠陥））が消滅した高品質な結晶構造になる。したがって、ＧａＮ層の下層部４４のＧａＮの結晶構造が、ダングリングボンドが解消された高品質なものになるため、ＧａＮ層の上層部４５まで、バッファ層４２のダングリングボンドの情報が到達して転位情報が及ぶことを防止でき、ＧａＮ層の上層部４５に、下地のバッファ層４２の転位情報以外の情報のみを伝達することができる。つまり、ＧａＮ層の上層部４５の結晶構造を転位がないバッファ層４２の結晶構造と略同一な構造にすることができる。したがって、化合物半導体成長工程で、この転位が少ない良質のＧａＮ層の上層部４５の上に、転位密度が低いＧａＮ層４６を形成することができて、上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて形成した窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性を優れたものにすることができる。
【００５８】
また、上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法によれば、Ｇａ堆積工程で堆積されるＧａ層４３の厚さを、１ｎｍにしたので、Ｇａ層４３上のＧａＮ層４６の転位を十分に消滅させることができると共に、Ｇａ層４３上のＧａＮ層４６の結晶性を良質なものにすることができる。
【００５９】
尚、上記第１実施形態では、ＳｉＣ基板４１を用いたが、ＳｉＣ基板の代わりにサファイア基板やＳｉ基板等のＳｉＣ基板以外の基板を用いても良い。
【００６０】
また、上記第１実施形態では、ＳｉＣ基板４１にＡｌＮのバッファ層４２を成長させたが、ＡｌＮのバッファ層に限らず、基板上にＧａＮのバッファ層やＩｎＮのバッファ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００６１】
また、上記第１実施形態では、化合物半導体成長工程で、結晶化したＧａＮ層の上層部４５上にＧａＮ層４６を成長させたが、化合物半導体成長工程では、ＧａＮ層に限らず、結晶化したＧａＮ層の上層部上にＡｌＮ層やＩｎＮ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させても良い。
【００６２】
また、上記第１実施形態では、Ｇａ堆積工程で、ＡｌＮのバッファ層４２上に膜厚が１ｎｍのＧａ層４３を形成したが、Ｇａ堆積工程で、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成しても良い。尚、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成した場合においても、膜厚が１ｎｍのＧａ層４３を形成した場合と同様に、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性を良質なものにすることができる。
【００６３】
（第２実施形態）
図５および図６に、本発明の第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を示す。尚、図５および図６おいても図４と同様に、転位を縦線で模式的に示すものとする。
【００６４】
先ず、基板酸化膜除去工程で、ＳｉＣ基板５１の基板温度を１０００℃まで上げて、ＳｉＣ基板５１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を８００℃、Ａｌビーム強度を２．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を２００Ｗ、窒素流量を１．４ｓｃｃｍに夫々設定して、図５（Ａ）に示すように、上記表面酸化膜が除去されたＳｉＣ基板５１上に、膜厚が２０ｎｍのＡｌＮのバッファ層５２を形成する。
【００６５】
次に、Ｇａ堆積工程を行う。このＧａ堆積工程では、Ｇａビームの強度を６．０×１０−７Ｔｏｒｒに設定して、このＧａビームを１０秒間ＡｌＮのバッファ層５２に照射することにより、図５（Ｂ）に示すように、ＡｌＮのバッファ層５２上に膜厚が１ｎｍのＧａ層５３を形成する。
【００６６】
引き続いて、第１化合物半導体成長工程を行う。この第１化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図５（Ｃ）に示すように、Ｇａ層５３上に厚さが２０ｎｍのＧａＮ層５４を形成する。
【００６７】
次に、基板温度８００℃まで上げて熱処理工程を行う。この熱処理工程では、Ｇａ堆積工程で堆積させたＧａを、図５（Ｃ）に示すＧａＮ層５４の転位を介してＧａＮ層５４の転位部分に移動させ、余分なＧａをこの転位部分を通じてＧａＮ層５４の表面から蒸発させる。このとき、Ｇａ堆積工程で堆積させたＧａのうちで、表面から蒸発しなかったＧａは、図５（Ｃ）に示すＧａＮ層５４の転位部分付近に留まる。そして、この図５（Ｃ）に示すＧａＮ層５４の転位部分付近に留まったＧａは、図５（Ｃ）に示すＧａＮ層５４の転位を消滅させ、図５（Ｃ）に示すＧａＮ層５４を、図６（Ａ）に示す転位が少ない良質なＧａＮ層５５にかえる。尚、上記熱処理工程では、Ｇａ堆積工程で堆積させたＧａを、ＧａＮ層５４に移動させるので、熱処理工程の後、Ｇａ層５３は、消滅することになる。上記熱処理工程の後、上記転位が少なく良質なＧａＮ層５５のＧａ元素と窒素元素の化学量論比（Ｇａ元素／窒素元素）は、１以上かつ１．５以下の値になっている。
【００６８】
最後に、第２化合物半導体成長工程を行う。この第２化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図６（Ｂ）に示すように、上記転位が少ない良質なＧａＮ層５５上に厚さが２μｍのＧａＮ層５６を成長させて、第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部の製造を終了する。
【００６９】
上記第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて作成した窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部のＧａＮ層５６の電気的特性および転位密度と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（ＲＦ−ＭＢＥ法）を用いてバッファ層上に直接成長させたＧａＮ層の電気的特性および転位密度とを比較する実験を行った。
【００７０】
上記実験の結果、上記第２実施形態の方法でＧａＮ層５６を成長させた場合には、ＧａＮ５６の転位密度が、２×１０４ｃｍ−２前後の値になって、通常の方法でＧａＮを成長させた場合の転位密度の値である２×１０１０ｃｍ−２前後の値よりも大幅に小さくなった。
【００７１】
また、上記第２実施形態の方法でＧａＮ層５６を成長させた場合には、ＧａＮ層５６のキャリア濃度が１×１０１９ｃｍ−３のときに、ＧａＮ層５６の移動度が９５ｃｍ２／Ｖｓになって、ＧａＮ層５６の電気的特性が通常の方法で形成されたＧａＮ層の電気的特性と略同等の電気的特性を示す一方、ＧａＮ層５６のキャリア濃度が１×１０１６ｃｍ−３のときに、ＧａＮ層５６の移動度が１４５０ｃｍ２／Ｖｓと非常に大きな値になって、ＧａＮ層５６の電気的特性が、通常の方法で形成されたＧａＮ層の電気的特性と比較してはるかに優れたものになった。
【００７２】
上記第２実施形態によれば、熱処理工程で熱処理を行うので、Ｇａ堆積層のＧａの一部を、図５（Ｃ）に示すＧａＮ層５４の転位部分を通って表面から蒸発させることができると共に、Ｇａ層のＧａの残りを、図５（Ｃ）に示すＧａＮ層５４の転位付近に移動させて、図５（Ｃ）に示すＧａＮ層５４の転位を消滅させることができる。すなわち、図５（Ｃ）に示す転位が多いＧａＮ層５４を、図６（Ａ）に示す転位の少ない良質なＧａＮ層５５に再構築できるので、第２化合物半導体成長工程で、この転位の少ない良質なＧａＮ層５５上に形成するＧａＮ層５６の結晶性を、転位が少ない良質なものにできる。したがって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性を優れたものにできる。
【００７３】
また、上記第２実施形態によれば、Ｇａ堆積工程で堆積されるＧａ層５３の厚さを１ｎｍにしたので、Ｇａ層５３の上方のＧａＮ層５６の転位を十分に消滅させることができると共に、Ｇａ層５３の上方のＧａＮ層５６の結晶性を良質なものにすることができる。
【００７４】
また、上記第２実施形態によれば、熱処理工程では、第１化合物半導体成長工程の基板温度である７５０℃よりも高く、かつ、第１化合物半導体成長工程の基板温度である７５０℃に２００℃を加えた温度である９５０℃よりも低い８００℃で熱処理を行うので、ＧａＮ層５４の蒸発が起きない状態で、Ｇａの拡散を十分に行うことができて、ＧａＮ層５４の再結晶化を十分に行うことができる。したがって、熱処理を行ったＧａＮ層５４の転位を十分に減少させてＧａＮ層５４の転位密度を大幅に低減できる。
【００７５】
尚、上記第２実施形態では、ＳｉＣ基板５１を用いたが、ＳｉＣ基板５１の代わりにサファイア基板やＳｉ基板等のＳｉＣ基板以外の基板を用いても良い。
【００７６】
また、上記第２実施形態では、ＳｉＣ基板５１上にＡｌＮのバッファ層５２を成長させたが、ＡｌＮのバッファ層に限らず、基板上にＧａＮのバッファ層やＩｎＮのバッファ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００７７】
また、上記第２実施形態では、熱処理工程の後に、ＧａＮ層５６を成長させたが、ＧａＮ層に限らず、熱処理工程の後に、ＡｌＮ層やＩｎＮ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させても良い。
【００７８】
また、上記第２実施形態では、Ｇａ堆積工程で、ＡｌＮのバッファ層５２上に膜厚が１ｎｍのＧａ層５３を形成したが、Ｇａ堆積工程で、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成しても良い。そして、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成した場合においても、膜厚が１ｎｍのＧａ層５３を形成した場合と同様に、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができると共に、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性を良質なものにすることができる。
【００７９】
また、上記第２実施形態では、基板温度を８００℃まで上げて熱処理工程を行ったが、第１化合物半導体成長工程の基板温度である７５０℃よりも大きくて、かつ、第１化合物半導体成長工程の基板温度である７５０℃に２００℃を加えた９５０℃よりも小さい温度に基板温度を設定して熱処理工程を行っても、基板温度を８００℃まで上げて熱処理工程を行った場合と同様の作用効果を奏することが確認されている。尚、９５０℃以上の温度に基板温度を設定して熱処理工程を行うと、ＧａＮ層５４の蒸発が起こって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の品質が低下することになり、７５０℃以下の温度に基板温度を設定して熱処理工程を行うと、Ｇａの拡散を十分に行うことができなくなる。
【００８０】
（第３実施形態）
図７および図８に、本発明の第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を示す。尚、図７および図８においても図４、図５および図６と同様に、転位を縦線で模式的に示すものとする。
【００８１】
先ず、基板酸化膜除去工程で、ＳｉＣ基板７１の基板温度を１０００℃まで上げて、ＳｉＣ基板７１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を８００℃、Ａｌビーム強度を２．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を２００Ｗ、窒素流量を１．４ｓｃｃｍに夫々設定して、図７（Ａ）に示すように、ＳｉＣ基板７１上に、膜厚が２０ｎｍのＡｌＮのバッファ層７２を形成する。
【００８２】
次に、化合物半導体成長工程を行う。この化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図７（Ｂ）に示すようように、ＡｌＮのバッファ層７２上に厚さが２０ｎｍのＧａＮ層７３を成長させる。
【００８３】
引き続いて、イオン打ち込み工程を行う。このイオン打ち込み工程では、イオン注入原子としてＧａを用い、このＧａイオンの加速電圧２０ｋｅＶ、このＧａイオンの注入量を１×１０１８ｃｍ−３に設定して、ＡｌＮのバッファ層７２とＧａＮ層７３の界面近傍に、Ｇａイオンを打ち込んで、図７（Ｃ）に示すように、ＡｌＮのバッファ層７２とＧａＮ層７３の界面付近にアモルファスの層７４を形成して、アモルファスの層７４によりＡｌＮのバッファ層７２とＧａＮ層７３とを切り離す。
【００８４】
次に、熱処理工程を行う。この熱処理工程では、基板温度を８００℃まで上げて熱処理を行うことにより、図７（Ｃ）に示すアモルファスの層７４の上のＧａＮ層７３を再結晶化して、図８（Ａ）に示すように、転位が少ないＧａＮ層７５層を形成する。この熱処理工程を行った後、Ｇａイオンが打ち込まれて形成されたアモルファスの層７４の膜厚は、図８（Ａ）に示すように、小さくはなるが一部は残留する。図８（Ａ）に示すこの残留したアモルファスの層７４では、Ｇａ元素と窒素の化学量論比（Ｇａ元素／窒素）が１以上かつ１．５以下の値になっている。
【００８５】
最後に、第２化合物成長工程を行う。この第２化合物成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図８（Ｂ）に示すように、転位が少ないＧａＮ層７５層上に厚さが２μｍのＧａＮ層７６を成長させる。このようにして、第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部の製造を終了する。
【００８６】
上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて作成した窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部のＧａＮ層７６の電気的特性および転位密度と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（ＲＦ−ＭＢＥ法）を用いてバッファ層上に直接成長させたＧａＮ層の電気的特性および転位密度とを比較する実験を行った。
【００８７】
上記実験の結果、上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法でＧａＮを成長させた場合には、ＧａＮの転位密度が、４×１０４ｃｍ−２前後の値になって、通常の方法でＧａＮを成長させた場合の２×１０１０ｃｍ−２前後の値よりも大幅に小さくなった。
【００８８】
また、上記第３実施形態の方法でＧａＮ層７６を成長させた場合には、ＧａＮ層７６のキャリア濃度が１×１０１９ｃｍ−３のときに、ＧａＮ層７６の移動度が１０３ｃｍ２／Ｖｓになって、ＧａＮ層７６の電気的特性が通常の方法で形成されたＧａＮ層の電気的特性と略同等の電気的特性を示す一方、ＧａＮ層７６のキャリア濃度が１×１０１６ｃｍ−３のときに、ＧａＮ層７６の移動度が１４８０ｃｍ２／Ｖｓと非常に大きな値になって、ＧａＮ層７６の電気的特性が、通常の方法で形成されたＧａＮ層の電気的特性と比べてはるかに優れたものになった。
【００８９】
上記第３実施形態によれば、上記バッファ層形成工程で、ＳｉＣ基板７１上に形成したＡｌＮからなるバッファ層７２と、上記化合物半導体成長工程でＡｌＮのバッファ層７２上に成長させたＧａＮ層７３との界面付近に、イオン打ち込み工程で、Ｇａイオンを打ち込むので、ＡｌＮのバッファ層７２とＧａＮ層７３の界面付近にアモルファスの層７４を形成できて、ＡｌＮのバッファ層７２とＧａＮ層７３とを切り離して、ＡｌＮのバッファ層７２の転位情報が、ＧａＮ層７３に伝わらないようにすることができる。また、次に行われる熱処理工程で、熱処理を行うことで、アモルファスの層７４上のＧａＮ層７３を再結晶化して、図７（Ｃ）に示す転位が多いＧａＮ層７３を図８（Ａ）に示す転位が少ないＧａＮ層７５に作りかえることができる。したがって、この転位が少ないＧａＮ層７５上に結晶性が良いＧａＮ層７６を形成できて、第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部を用いて作成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置の電気的特性を優れたものにできる。
【００９０】
また、上記第３実施形態によれば、上記イオン打ち込み工程で、ＡｌＮのバッファ層７２とＧａＮ層７３との界面付近にＧａイオンを打ち込んだので、ＡｌＮのバッファ層とＧａＮ層との界面付近にＳｉイオンを注入した場合のように、界面付近に高濃度のｎ型層ができることがない。したがって、例えば、上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて電界効果トランジスタを製造しても、ＡｌＮのバッファ層７２とＧａＮ層７３との界面に高濃度のｎ型層ができることがなくて、このｎ型層が、電流が流れる通路であるチャネル層とパラレル伝導を引き起こすことがない。このことから、上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて製造された窒化物系ＩＩＩ−Ｖ族化合物半導体装置の大電流化を実現できる。
【００９１】
また、上記第３実施形態によれば、熱処理工程では、第１化合物半導体成長工程の基板温度である７５０℃より高く、かつ、第１化合物半導体成長工程の基板温度である７５０℃に２００℃を加えた９５０℃よりも低い８００℃で熱処理を行うので、ＧａＮ層７３の再蒸発が起きない状態で、アモルファスの層７４上のＧａＮ層７３の再結晶化を十分に行うことができて、再結晶化を行って形成したＧａＮ層７５の転位密度を低減できる。したがって、ＧａＮ層７５上に形成したＧａＮ層７６の結晶性を更に優れたものにできる。
【００９２】
尚、上記第３実施形態では、ＳｉＣ基板７１を用いたが、ＳｉＣ基板７１の代わりにサファイア基板やＳｉ基板等のＳｉＣ基板以外の基板を用いても良い。
【００９３】
また、上記第３実施形態では、ＳｉＣ基板７１上にＡｌＮのバッファ層７２を成長させたが、ＡｌＮのバッファ層に限らず、基板上にＧａＮのバッファ層やＩｎＮのバッファ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００９４】
また、上記第３実施形態では、化合物半導体成長工程で、ＡｌＮのバッファ層７２上にＧａＮ層７３を成長させたが、ＧａＮ層に限らず、化合物半導体成長工程で、ＡｌＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導のバッファ層上にＡｌＮ層やＩｎＮ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させても良い。
【００９５】
また、上記第３実施形態では、イオン打ち込み工程で、ＡｌＮのバッファ層７２とＧａＮ層７３の界面近傍に、Ｇａイオンを注入して、アモルファスの層７４を形成したが、Ｇａイオンの代わりに、Ｃイオン、Ｎイオン、Ｍｇイオン、Ａｌイオン、ＺｎイオンおよびＩｎイオンの内の１つを打ち込んでも、Ｇａイオンを打ち込んだときと同様の作用効果を奏する。また、Ｃイオン、Ｎイオン、Ｍｇイオン、Ａｌイオン、Ｚｎイオン、ＧａイオンおよびＩｎイオンの内の任意の２つ以上のイオンを打ち込んでもＧａイオンを打ち込んだときと同様の作用効果を奏する。
【００９６】
また、上記第３実施形態では、基板温度を８００℃まで上げて熱処理工程を行ったが、熱処理工程で使用される基板温度は、８００℃に限定されるものではなくて、熱処理工程で使用される基板温度は、ＡｌＮの成長温度である７５０℃よりも高く、かつ、ＡｌＮの成長温度である７５０℃に２００℃を加えた温度である９５０℃よりも低い温度であれば、どのような温度であっても良い。そして、この範囲の基板温度で、熱処理工程を行えば、基板温度を８００℃まで上げて熱処理工程を行った場合と同様の作用効果を奏することが確認されている。尚、９５０℃以上の温度に基板温度を設定して熱処理工程を行うと、ＧａＮ層７３の蒸発が起こって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の品質が低下することになり、７５０℃以下の温度に基板温度を設定して熱処理工程を行うと、ＧａＮ層７３の再結晶化を十分に行うことができなくなる。
【００９７】
表１に、通常の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法と、第１、第２および第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法で作製された４通りの窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部における最上層のＧａＮ層の転位密度と、キャリア濃度が１×１０１９ｃｍ−３のときの上記ＧａＮ層の移動度と、キャリア濃度が１×１０１６ｃｍ−３のときの上記ＧａＮ層の移動度を示す。
【００９８】
【表１】
【００９９】
表１に示すように、１×１０１９ｃｍ−３の高キャリア濃度の場合、どの方法で窒化物系ＩＩＩ−Ｖ族化合物半導体装置を形成しても、ＧａＮ層の移動度は、略１００ｃｍ２／Ｖｓ前後の値になり、４つの方法でＧａＮ層の電気的特性に違いが見られない。一方、１×１０１６ｃｍ−３の低キャリア濃度の場合、通常の方法で製作されたＧａＮ層の移動度と、他の３つの方法（すなわち、本発明の第１、第２および第３実施形態の方法）で製作されたＧａＮ層の移動度との間に、顕著な違いが見られる。
【０１００】
図９に、通常の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法と、第１、第２および第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法で作製された４通りの窒化物系ＩＩＩ−Ｖ族化合物半導体装置のＧａＮ層のキャリア濃度と移動度との関係を示す。
【０１０１】
図９に示す丸印は、通常の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いた場合の計測点であり、表１の結果をプロットしたものである。一方、図９に示す四角印は、第１、第２および第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いた場合の計測点であり、表１の結果をプロットしたものである（図９の縮尺の尺度では、第１、第２および第３実施形態の違いを示せず、３つの実施形態は図上で同じ点をさす）。
【０１０２】
図９に示すように、キャリア濃度が１×１０１７．３ｃｍ−３以上の領域においては、同じキャリア濃度に対する移動度が、４つの方法で同等になっており、キャリア濃度が下がるにつれて、移動度が増加していることがわかる。
【０１０３】
一方、キャリア濃度が下がって１×１０１７．３ｃｍ−３に達すると、図９に示すように、通常の方法の移動度と、本発明の３つの実施形態の方法の移動度とが分岐することがわかる。詳細には、キャリア濃度が１×１０１５ｃｍ−３以上で１×１０１７．３ｃｍ−３未満の領域においては、通常の方法では、キャリア濃度が下がるにつれて、移動度も減少するのに対し、本発明の３つの方法では、キャリア濃度が下がるにつれて、移動度が増加していることがわかる。つまり、通常の方法と本発明の３つの方法で、移動度の振る舞いに大きな違いが生じていることがわかる。
【０１０４】
これは、ＧａＮ層の移動度μが、以下の式（１）に示すように、キャリア濃度ｎの１．５乗と転位密度Ｎｄｉｓｌ．により決定されるからである。
【０１０５】
【数１】
【０１０６】
詳細には、キャリア濃度が大きい場合には、キャリア濃度ｎの１．５乗の値が大きくなるので、ＧａＮの移動度μは、上記式（１）により、主にキャリア濃度ｎの１．５乗の因子によって決定される。これは、キャリア濃度が大きくなるとキャリア同士の衝突が頻繁に起こって、キャリア‐キャリア散乱で移動度μが決定されることを意味している。つまり、キャリア濃度が１×１０１９ｃｍ−３等の大きな領域では、移動度μは、ｎの１．５乗の値だけで略決定され、転位密度Ｎｄｉｓｌの影響を受けにくくなる。これが、キャリア濃度が１×１０１９ｃｍ−３で、移動度μが、いずれの方法でも１００ｃｍ２／Ｖｓ前後の値になることの理由である。
【０１０７】
一方、キャリア濃度が１×１０１６ｃｍ−３等の小さい領域では、式（１）の分子の値が小さくなり、移動度μは転位密度Ｎｄｉｓｌの影響を大きく受けることになる。これが、キャリア濃度が１×１０１６ｃｍ−３では、転位が多い通常の成長法では移動度が３０ｃｍ２／Ｖｓ程度にしかならない一方、転位が少ない本発明の方法では移動度が１５００ｃｍ２／Ｖｓ程度の大きな値になることの理由である。つまり、本発明の方法で作成したＧａＮ層では、通常の成長法とは異なり、キャリア濃度が１０１２ｃｍ−３程度以下にならないと転位が支配的な領域には入らないのである。すなわち、本発明の方法を用いれば、転位が少ないＧａＮ層を形成できるので、キャリア濃度が小さい領域においても、大きな移動度μを得ることができるのである。
【０１０８】
図１０に、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一例としてのＨＥＭＴ（高電子移動度トランジスタ）の構造を示す。
【０１０９】
図１０において、１０１はサファイア基板の（０００１）面、１０２は低温成長させた膜厚２０ｎｍのＧａＮバッファ層、１０３はＧａＮ層（バックグラウンドキャリア濃度１０１６ｃｍ−３以下、膜厚３μｍ）、１０４はＡｌ０．２５Ｇａ０．７５Ｎ層（膜厚３０ｎｍ）、１０５はＨｆ（ハフニウム）ソース／ドレイン電極、１０６はＰｄ（パラジウム）ゲート電極である。
【０１１０】
次に、図１０に示す層構造を有するＨＥＭＴ（高電子移動度トランジスタ）を、ＭＯＣＶＤ法を用いた通常の方法およびＭＯＣＶＤ法を用いた第１、第２および第３実施形態の方法で作成し、４つのＨＥＭＴのヘテロ構造特性およびＨＥＭＴ特性を比較した。
【０１１１】
以下に、４つのＨＥＭＴの作製法について要点のみ簡単に述べる。
【０１１２】
初めに、通常の場合には、先ず、水素雰囲気中でサファイア基板の基板温度を１１００℃にして、サファイア基板の酸化膜を除去するクリーニングを１０分間行った後、サファイア基板の基板温度を５００℃、Ｇａ原料流量（トリメチルガリウムＴＭＧ）の流量を１０ｓｃｃｍ、ＨＮ３の流量を５ｓｌｍに夫々設定してＧａＮバッファ層を成長させる。
【０１１３】
次に、基板温度を１０００℃、Ｇａ原料（トリメチルガリウムＴＭＧ）の流量を４０ｓｃｃｍに設定して、ＧａＮ層を成長させた後、基板温度を１０００℃、トリメチルアルミニウム（ＴＭＡ）流量を５ｓｃｃｍ、ＴＭＧの流量を２５ｓｃｃｍ、ＮＨ３の流量を６ｓｌｍに夫々設定してＡｌ０．２５Ｇａ０．７５Ｎ層を成長させる。
【０１１４】
最後に、Ａｌ０．２５Ｇａ０．７５Ｎ層にＨｆ（ハフニウム）ソース／ドレイン電極、Ｐｄ（パラジウム）ゲート電極を形成してＨＥＭＴが作製される。
【０１１５】
次に、本発明の第１実施形態の方法では、ＧａＮバッファ層成長後にＴＭＧのみを流してＧａを堆積して温度を上げながら窒素源としてのＮＨ３を流してＧａを結晶化する。
【０１１６】
また、本発明の第２実施形態の方法では、バッファ層成長後にＴＥＧのみを流してＧａを堆積した後、引き続いて成長温度を５００℃にして２０ｎｍ程度のＧａＮ層を形成する。その後、基板温度を上げてＧａＮを成長させて、成長中断後に基板温度を１０５０℃に上げて１分間熱処理し、引き続いて１０００℃でへテロ構造を成長させる。
【０１１７】
最後に、本発明の第３実施形態の方法では、低温バッファ層成長後にＧａＮ層を成長させた後、イオン注入を行う。その後、１０５０℃で１分間の熱処理を行い、この熱処理に引き続いて１０００℃でヘテロ構造を形成する。
【０１１８】
尚、上記４つの方法では、ゲート長Ｌｇが０．１μｍ、ゲート幅Ｗｇが２００μｍのＨＥＭＴを製造した。
【０１１９】
表２に、従来の方法と、第１、第２および第３実施形態の方法で製造した４つのＨＥＭＴの特性比較結果を示す。
【０１２０】
【表２】
【０１２１】
尚、表２において、ＤＣ／ＲＦ分散率は、直流印加時の特性と高周波印加時の特性の変化率であり、この値が小さいと、ＨＥＭＴ特性は、高周波応用に優れたものになる。
【０１２２】
表２に示すように、通常の方法と本発明の方法（第１，第２および第３実施形態の方法）では、転位密度が２桁程度異なっているが、ヘテロ構造の電気的特性を示す移動度、ＨＥＭＴ特性である相互コンダクタンスｇｍおよび最大発信周波数ｆｍａｘに大きな違いは見られない。しかしながら、トラップとして働いていた転位密度が小さくなるため、本発明の方法（第１，第２および第３実施形態の方法）では、通常の方法と比較して、ＤＣ／ＲＦ分散率が３０％から１０％以下に大きく減少し、ＨＥＭＴ特性が大きく改善されている。
【０１２３】
尚、上記ＨＥＭＴを形成するにあたって、各層をＭＯＣＶＤ法を用いて成長させたが、ＲＦ−ＭＢＥ法以外の分子線エキタピシー装置を用いた結晶成長法でもＭＯＣＶＤ法と同様の改善が見られることが確認されている（ＲＦ−ＭＢＥ法を用いた成長方法では、転位が多いために移動度が極端に小さくて、十分なＨＥＭＴ特性が出ないことが確認されている）。
【０１２４】
【発明の効果】
以上より明らかなように、第１、第２および第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法によれば、窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層の上方の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を小さくできて、このバッファ層の上方の窒化物系ＩＩＩ−Ｖ族化合物半導体層の移動度等の電気的特性を優れたものにすることができる。したがって、この転位が小さくて電気的特性に優れた窒化物系ＩＩＩ−Ｖ族化合物半導体層を有するＨＦＥＴ等の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度や高周波特性等の電気的特性を優れたものにすることができる。
【０１２５】
また、第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｇａを堆積する工程で堆積されたＧａ層を用いてＧａの拡散を行い、このＧａ層よりも上方に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を低減した窒化物系ＩＩＩ−Ｖ族化合物半導体装置であるので、結晶性および電気的特性が優れたものになる。
【０１２６】
また、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、例えば、イオン打ち込み工程等のアモルファス化を行う工程の後、例えば、熱処理工程等で、アモルファスの層の上方の層が再結晶化された装置であるので、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の再結晶化された層の転位密度が小さくなり、電気的特性が優れたものになる。
【図面の簡単な説明】
【図１】第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図２】第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図３】第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図４】本発明の第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程を示す図である。
【図５】本発明の第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図６】図５に続く窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図７】本発明の第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図８】図７に続く窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図９】窒化物系ＩＩＩ−Ｖ族化合物半導体装置のキャリア濃度と移動度との関係を示す図である。
【図１０】窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一例としてのＨＥＭＴ（高電子移動度トランジスタ）の構造を示す図である。
【符号の説明】
１，２１，３１ バッファ層
２，２２，４３，５３ Ｇａ層
３，４６，５４，５５，５６，７３，７５，７６，１０３ ＧａＮ層
４，４４ ＧａＮ層の下層部
５，５５ ＧａＮ層の上層部
２３，２５，３２ 窒化物系ＩＩＩ−Ｖ族化合物半導体層
３５，７４ アモルファスの層
４１，５１，７１ ＳｉＣ基板
４２，５２，７２ ＡｌＮのバッファ層
１０１ サファイア基板
１０２ ＧａＮバッファ層
１０４ ＡｌＧａＮ層
１０５ ソース／ドレイン電極
１０６ ゲート電極
【発明の属する技術分野】
本発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法および窒化物系ＩＩＩ−Ｖ族化合物半導体装置に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体層を備えた半導体レーザ、発光ダイオードまたはＨＥＭＴ（高電子移動度トランジスタ）等の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法および窒化物系ＩＩＩ−Ｖ族化合物半導体装置に関する。
【０００２】
【従来の技術】
従来、窒化物系ＩＩＩ−Ｖ族化合物半導体装置としては、基板材料としてサファイアを用いたもの（例えば、特許文献１参照）や、基板材料としてＳｉＣを用いたもの（例えば、特許文献２参照）がある。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、夫々の基板の上方に、窒化物系ＩＩＩ−Ｖ族化合物半導体を有するヘテロ構造を備えている。尚、サファイア基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させる場合、通常はＣ面が用いられるが、Ａ面・Ｒ面・Ｍ面を用いた場合でも、その上の窒化物系ＩＩＩ−Ｖ族化合物半導体はＣ面成長することが明らかとなっている。これは、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶構造が六方晶系（ウルツ鉱構造）であることから、窒化物系ＩＩＩ−Ｖ族化合物半導体がエネルギー的に安定なＣ軸配向（Ｃ面成長）する傾向が強いためである。
【０００３】
また、他の窒化物系ＩＩＩ−Ｖ族化合物半導体装置としては、基板材料としてＳｉを用いたものがあり、特に、Ｓｉ基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間にＳｉＣを挿入する装置が一般的になっている（例えば、特許文献３参照）。また、基板材料としてＳｉを用いた別の装置としては、Ｓｉ基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間に多結晶のＳｉを挿入する装置もある（例えば、特許文献４参照）。
【０００４】
窒化物系ＩＩＩ−Ｖ族化合物半導体装置では、上記サファイア基板、ＳｉＣ基板またはＳｉ基板を用いた装置に限らず、どのような基板を用いた装置でも、基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間の格子定数差、熱膨張係数差または結晶構造の違いを緩和するために、基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間に、低温成長させたＧａＮやＡｌＮ（ＡｌＮの場合、高温成長も可能）等から成るバッファ層を形成している。
【０００５】
また、更なる窒化物系ＩＩＩ−Ｖ族化合物半導体装置としては、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させた後、基板を除去して窒化物系ＩＩＩ−Ｖ族化合物半導体を新たな基板材料にした装置がある（例えば、特許文献５参照）。
【０００６】
【特許文献１】
米国特許５，２９６，３９５号明細書
【特許文献２】
特開２００１−１７７１８９号公報
【特許文献３】
特開２００１−１７１９０号公報
【特許文献４】
特開２００１−７３９６号公報
【特許文献５】
特開平１０−７００７９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１〜４に示された窒化物系ＩＩＩ−Ｖ族化合物半導体装置では、上記ＧａＮやＡｌＮから成るバッファ層に、一般的に転位が多数存在するため、この多数の転位が、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶構造に影響を及ぼして、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶構造が悪くなり、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性が悪くなるという問題がある。
【０００８】
例えば、ＭＯＣＶＤ（有機金属気相成長法）またはＧＳＭＢＥ（ガスソース分子線エピタキシー法）を用いて、バッファ層の上に窒化物系ＩＩＩ−Ｖ族化合物半導体を高温で成長させた場合、この窒化物系ＩＩＩ−Ｖ族化合物半導体の成長モードが、グレイン成長モードになって、バッファ層の多数の転位の影響が、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体に及び易くなり、多数のグレインが、窒化物系ＩＩＩ−Ｖ族化合物半導体に生じるという問題がある。そして、この多数のグレインの横方向の成長が進んで、異なるグレインの融合面がずれて、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体に多数の転位が生じ、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性がいっそう悪化するという問題がある。尚、詳細には、ＭＯＣＶＤを使用して、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させると、この窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が、１０８ｃｍ−２から１０９ｃｍ−２程度の大きな値になることがわかっており、ＲＦ−ＭＢＥ（高周波を用いる分子線エピタキシー法）またはＥＣＲ−ＭＢＥ（電子サイクロトロン共鳴を用いる分子線エピタキシー法）を使用して、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させると、この窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が、１０９ｃｍ−２から１０１０ｃｍ−２程度の更に大きな値になることがわかっている。
【０００９】
一方、特許文献５に示された装置の場合においても、除去される前の基板の性質および各層の成長方法で、窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度が決まっているために、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が、１０８ｃｍ−２から１０９ｃｍ−２程度になり、サファイア基板、ＳｉＣ基板またはＳｉ基板を用いた場合と同様に、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性が悪くなるという問題がある。
【００１０】
そこで、本発明の目的は、バッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位密度が小さくて優れた電気的特性を有する窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法および窒化物系ＩＩＩ−Ｖ族化合物半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層上にＧａ層を堆積させるＧａ堆積工程と、上記Ｇａ堆積工程で堆積されたＧａ層の表面に、窒素源を照射してＧａＮ層として結晶化する結晶化工程と、上記結晶化しているＧａＮ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる化合物半導体成長工程とを有することを特徴としている。
【００１２】
上記第１の発明によれば、上記バッファ層形成工程で基板上に形成した転位のあるバッファ層に、上記Ｇａ堆積工程でＧａを堆積して、更に、上記結晶化工程でＧａの表面にＮ源を照射してＧａＮ層として結晶化するので、このＮ源の照射によって結晶化されたＧａＮ層の下層の転位（すなわち、ダングリングボンド（線欠陥））の数が、バッファ層からの転位情報の影響を大きく受ける結晶化を行う前のＧａ層の転位の数よりもはるかに少なくなり、上記ＧａＮ層の下層の結晶構造が、転位が少ない高品質な結晶構造になる。したがって、上記ＧａＮ層の下層の結晶構造が、ダングリングボンドが解消された高品質なものになるため、上記結晶化されたＧａＮ層の上層の結晶構造に、下地のバッファ層のダングリングボンドの情報が到達して転位情報が及ぶことを防止でき、上記ＧａＮ層の上層に、下地のバッファ層の結晶構造における転位情報以外の情報のみを伝達することができる。このことから、上記ＧａＮの上層の結晶構造が、転位部分のないバッファ層の結晶構造と略同一な構造となって、次の化合物半導体成長工程で、この転位が少ない良質のＧａＮ層の上層の上に形成される窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度を低減することができる。したがって、移動度等の電気的特性が優れた窒化物系ＩＩＩ−Ｖ族化合物半導体装置を提供できる。
【００１３】
尚、上記第１の発明の方法の化合物半導体成長工程で形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度は、ＧａＡｓ半導体と同程度の１０５ｃｍ−２以下の小さな転位密度になった。
【００１４】
また、第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層上にＧａ層を堆積させるＧａ堆積工程と、上記Ｇａ層上に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる第１化合物半導体成長工程と、上記第１化合物半導体成長工程の後に、熱処理を行う熱処理工程と、上記熱処理工程の後に、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる第２化合物半導体成長工程とを有することを特徴としている。
【００１５】
上記第２の発明において、バッファ層形成工程で基板上に形成した転位のあるバッファ層上に、Ｇａ堆積工程でＧａを堆積し、引き続いて、第１化合物半導体成長工程で、上記Ｇａ層上にＧａＮ等の第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。更に熱処理工程で、Ｇａ堆積工程で堆積させたＧａをＧａＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を通じて表面から蒸発させて、この後、第２化合物半導体成長工程で、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる。
【００１６】
上記第２の発明によれば、熱処理工程で熱処理を行うので、Ｇａ層の余分なＧａが転位部分を通って表面から蒸発するまで、Ｇａ層中のＧａを上方の第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の方に移動させることができて、Ｇａ層の残りのＧａを、Ｇａ層上の第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の転位付近に移動させて留めることができる。したがって、この留まったＧａによって、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の転位を消滅させることができて、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の結晶性を、転位の少ない良質なものにできる。このことから、第２化合物半導体成長工程で、この転位の少ない良質な第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の上に形成される第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位の数が、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の転位の数よりも更に少なくなり、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の上に形成される第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性が、第１の窒化物ＩＩＩ−Ｖ族化合物半導体層の結晶性よりも良質なものになる。したがって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性が優れたものになる。
【００１７】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、Ｇａ堆積工程では、０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を堆積させることを特徴としている。
【００１８】
上記実施形態によれば、Ｇａ堆積工程で、層の厚さが０．１ｎｍ以上かつ１０ｎｍ以下のＧａを堆積するので、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性も良質なものにすることができる。
【００１９】
本発明者は、Ｇａ層の厚さを変え、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長し、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性と転位密度を透過型電子顕微鏡（ＴＥＭ）によって評価した。
【００２０】
このとき、上記Ｇａ堆積工程で堆積されるＧａ層の厚さが０．１ｎｍよりも薄いとＧａ堆積層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができず、また、Ｇａ堆積工程で堆積されるＧａの厚さが１０ｎｍよりも厚いと、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性が悪化した。一方、上記Ｇａ堆積工程で堆積されるＧａの厚さが０．１ｎｍ以上かつ１０ｎｍ以下である場合、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性が良質なものになった。
【００２１】
また、第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる化合物半導体成長工程と、上記バッファ層と上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の界面近傍にイオンを打ち込んで、上記界面近傍をアモルファス化するイオン打ち込み工程と、上記イオン打ち込み工程の後に熱処理を行う熱処理工程とを有することを特徴としている。
【００２２】
上記第３の発明によれば、上記バッファ層形成工程で、基板上に形成した窒化物系ＩＩＩ−Ｖ族化合物半導体層からなるバッファ層と、上記化合物半導体成長工程でバッファ層上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面付近に、イオン打ち込み工程で、イオンを打ち込むので、このイオンの打ち込みによってバッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層の界面付近をアモルファス化することができて、バッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層を上記界面付近に存在するアモルファスの層によって切り離すことができる。また、次に行われる熱処理工程で、熱処理を行うことで、上記バッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層の界面付近に形成したアモルファスの層上の窒化物系ＩＩＩ−Ｖ族化合物半導体層を再結晶化できて、この再結晶化を行った窒化物系ＩＩＩ−Ｖ族化合物半導体層の部分の転位密度を、小さくすることができる。したがって、バッファ層よりも少ないものの多くの転位を内包しているバッファ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を、効果的に消滅させることができて、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の電気的特性を優れたものにできる。
【００２３】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、上記打ち込まれるイオンが、Ｃ、Ｎ、Ｍｇ、Ａｌ、Ｚｎ、ＧａおよびＩｎの内の少なくとも１つであることを特徴としている。
【００２４】
上記実施形態によれば、打ち込むイオンを、窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成する元素であるＡｌ，Ｇａ，Ｉｎ，Ｎおよび窒化物系ＩＩＩ−Ｖ族化合物半導体層に対してｐ型不純物となる元素であるＣ，Ｍｇ，Ｚｎの内の少なくとも１つに限定したので、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層に対してｎ型不純物となるＳｉイオンを注入したときのように、上記界面に高濃度のｎ型層ができることがない。このことから、例えば、上記実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて電界効果トランジスタを製造すれば、バッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に高濃度のｎ型層ができることがないので、ｎ型層と電流が流れる通路であるチャネル層との間で生じるパラレル伝導がおこることがない。このことから、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の大電流化を実現できる。尚、上記パラレル伝導は、２次元電子ガスによるチャネル層およびバッファ層と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に存在する高濃度のｎ型層の２つの経路を電流が流れるという現象である。このパラレル伝導が発生すると、トランジスタのピンチオフが十分に起こらないという問題が発生する。
【００２５】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、上記熱処理工程の温度は、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度よりも大きく、かつ、上記成長温度に２００℃を加えた温度よりも小さいことを特徴としている。
【００２６】
上記実施形態によれば、上記熱処理工程では、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度よりも高く、かつ、熱処理工程よりも前の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度に２００℃を加えた温度よりも低い温度で、熱処理を行うので、窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を減少させて転位密度を低減できる。
【００２７】
本発明者は、熱処理工程の温度を成長温度と同じ、成長温度±１００℃、±２００℃、成長温度＋２５０℃で行い、その転位密度と結晶性がどのように変化するかをＴＥＭによって評価した。また、熱処理後の表面状態を走査型電子顕微鏡（ＳＥＭ）により評価した。
【００２８】
このとき、上記熱処理工程の熱処理温度が、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度よりも低い温度になると、熱処理工程の前にＧａ層の堆積と窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を行う場合には、この熱処理工程で、積層されたＧａ層のＧａを窒化物系ＩＩＩ−Ｖ族化合物半導体層に十分に拡散させて、窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を消滅させることができず、また、熱処理工程の前にイオン打ち込み工程を行う場合には、イオンを打ち込むことによって、生成した上記アモルファス層上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の再結晶化を十分に行うことができず、この窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を十分に減少させることができなかった。一方、熱処理工程の熱処理温度が、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度に２００℃を加えた温度よりも高い温度になると、窒化物系ＩＩＩ−Ｖ族化合物半導体層の蒸発が発生した。
【００２９】
また、第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、基板の上方に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置であって、上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部は、ＩＩＩ族元素と窒素元素の化学量論比（ＩＩＩ族元素／窒素）が１以上かつ１．５以下であることを特徴としている。
【００３０】
尚、上記化学量論比とは、化合物を構成している元素の数量的関係を示す値である。
【００３１】
本発明者は、オージェ電子分光法（ＡＥＳ）を用いて、窒化物系ＩＩＩ−Ｖ族化合物半導体層をＡｒイオンでエッチングしながら化学量論比がどのように変化するかを調べる実験を行った。さらに、化学量論比と結晶性の関係もＴＥＭによって評価した。
【００３２】
その結果、Ｇａを堆積する工程と熱処理工程等のＧａを拡散する工程とを用いて製造された窒化物系ＩＩＩ−Ｖ族化合物半導体装置には、Ｇａを堆積する工程と熱処理工程等のＧａを拡散する工程とを用いずに製造された窒化物系ＩＩＩ−Ｖ族化合物半導体装置とは異なり、Ｇａ原子が多い領域が存在し、このＧａ原子が多い領域では、Ｇａ元素の数が、窒素元素の数以上になって、ＩＩＩ族元素と窒素元素の化学量論比（ＩＩＩ族／窒素）が、１以上かつ１．５以下の大きな値になることを確認した。
【００３３】
上記第４の発明によれば、基板上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部で、ＩＩＩ族元素と窒素元素の化学量論比（ＩＩＩ族／窒素）が１以上かつ１．５以下となっている窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｇａを堆積する工程と熱処理工程等のＧａを拡散する工程とを用いて製造されたものである。したがって、上記第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｇａを堆積する工程で堆積されたＧａ層を用いて、このＧａ層よりも上方の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を低減するＧａの拡散が行われた窒化物系ＩＩＩ−Ｖ族化合物半導体装置であるので、第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の結晶性および電気的特性が、優れたものになる。
【００３４】
また、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、基板の上方に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置であって、上記窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一部はアモルファスであることを特徴としている。
【００３５】
イオン打ち込み工程等の成長層の一部をアモルファス化する工程を用いて転位密度の低減を図った窒化物系ＩＩＩ−Ｖ族化合物半導体装置では、アモルファス化しない窒化物系ＩＩＩ−Ｖ族化合物半導体装置とは異なり、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一部にアモルファスの部分が残留する。上記第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、基板上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部がアモルファスになっているので、イオン打ち込み工程等の成長層の一部をアモルファス化する工程を用いて製造されたものである。したがって、上記第５の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、例えば、イオン打ち込み工程等のアモルファス化を行う工程の後、例えば、熱処理工程等で、アモルファスの層の上方の層が再結晶化された装置であり、この再結晶化された層の転位密度が小さい装置である。このことから、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の結晶性および電気的特性が優れたものになる。
【００３６】
また、一実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｃ、ＭｇおよびＺｎの内の少なくとも１つが上記アモルファスの部分に存在するか、または、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族元素／窒素）が、１以上かつ１．５以下の部分が上記アモルファスの部分に存在するか、または、窒素とＩＩＩ族元素の化学量論比（窒素／ＩＩＩ族元素）が、１以上かつ１．５以下の部分が上記アモルファス部分に存在することを特徴としている。
【００３７】
尚、上記化学量論比の計算を行うのに必要な上記ＩＩＩ族元素としては、例えば、Ａｌ、ＧａまたはＩｎ等を想定しているものとする。
【００３８】
本発明者は、オージェ電子分光法（ＡＥＳ）を用いて、窒化物系ＩＩＩ−Ｖ族化合物半導体層をＡｒイオンでエッチングしながら化学量論比がどのように変化するかを調べる実験を行った。さらに、化学量論比と結晶性の関係もＴＥＭによって評価した。
【００３９】
その結果、Ｃ、ＭｇおよびＺｎの内の少なくとも１つを打ち込んで成長層の一部をアモルファス化した場合には、その部分にＣ、ＭｇおよびＺｎの内の少なくとも１つが存在し、窒素を打ち込んで成長層の一部をアモルファス化した場合には、ＩＩＩ族元素と窒素の化学量論比が、窒素が多いほうに偏り、窒素とＩＩＩ族元素の化学量論比（窒素／ＩＩＩ族）が１以上かつ１．５以下の部分が存在した。また、Ａｌ、ＧａおよびＩｎの内の少なくとも１つを打ち込んで成長層の一部をアモルファス化した場合には、Ａｌ、ＧａおよびＩｎの内の少なくとも１つと窒素との化学量論比が、Ａｌ、ＧａおよびＩｎの内の少なくとも１つが多いほうに偏り、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族／窒素）が１以上かつ１．５以下の部分が存在した。
【００４０】
上記実施形態によれば、Ｃ 、ＭｇおよびＺｎの内の少なくとも１つが上記アモルファス部分に存在するか、または、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族／窒素）が１以上かつ１．５以下の部分が、上記アモルファス部分に存在するか、または、窒素とＩＩＩ族元素の化学量論比（窒素／ＩＩＩ族）が１以上かつ１．５以下の部分が、上記アモルファス部分に存在する。したがって、上記実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、窒化物系ＩＩＩ−Ｖ族化合物半導体層を形成する元素Ａｌ，Ｇａ，Ｉｎ，Ｎの内の少なくとも１つ、あるいは、窒化物系ＩＩＩ−Ｖ族化合物半導体層に対してｐ型不純物となるＣ，Ｍｇ，Ｚｎの内の少なくとも１つのイオンを打ち込んで成長層の一部をアモルファス化する工程を用いて製造されたものである。このことから、この実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、ｎ型不純物となるＳｉイオンを注入した窒化物系ＩＩＩ−Ｖ族化合物半導体装置のように、界面に高濃度のｎ型層ができることがなくて、パラレル伝導が生じることがないので、窒化物系ＩＩＩ−Ｖ族化合物半導体装置に大きな電流を流すことができる。
【００４１】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００４２】
先ず、図１〜図３を用いて本発明の三通り窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を簡単に説明する。
【００４３】
図１は、第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を説明するための図であり、図２は第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を説明するための図であり、図３は第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の原理を説明するための図である。図１〜図３では、転位を模式的に縦線で表す。尚、図１〜図３では、バッファ層以下の層の図示を省略している。また、図１〜図３と、以下に示す図４〜図８および図１０は模式図であり、図１〜図８および図１０に示される各層の膜厚は、実際の装置における各層の膜厚と異なっている。
【００４４】
第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、図１（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層１上にＧａ層２を堆積し、その後、Ｇａ層２の上方から窒素源（以下、Ｎ源という）を照射する。このとき、上記Ｎ源の照射によって、上記Ｇａ層２が再構築され、図１（Ｂ）に示すＧａＮ層３として再結晶化する。このとき、上記ＧａＮ層３は、ランダムに結晶化するのではなく下地のバッファ層１の影響を受けて下地と同じ構造で再結晶化するが、ＧａＮ層の下層部４ではＧａ原子が転位を終焉させるため、バッファ層１の転位情報がＧａＮ層の上層部５に伝えられることがない。このことから、ＧａＮ層の上層部５の上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位密度を減少させることができて、上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶構造を、移動度等の電気的特性に優れた良好なものにすることができる。
【００４５】
また、第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、図２（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層２１上にＧａ層２２を堆積し、さらに引き続いてＧａ層２２上に、例えばＧａＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導体層２３を成長させる。次に、熱処理を行って、Ｇａ層２２の余分なＧａが転位部分を通って表面から蒸発するまで、Ｇａ層２２中のＧａを上方の窒化物ＩＩＩ−Ｖ族化合物半導体層２３の方に移動させて、Ｇａ層２２中の蒸発しなかったＧａを、窒化物ＩＩＩ−Ｖ族化合物半導体層２３の転位付近に留まらせる。そして、上記窒化物ＩＩＩ−Ｖ族化合物半導体層２３の転位付近に留まらせたＧａで、ＧａＮ等の窒化物ＩＩＩ−Ｖ族化合物半導体層２３の転位を消滅させて、図２（Ｂ）に示すように、Ｇａ層２２および窒化物ＩＩＩ−Ｖ族化合物半導体層２３を、転位が少なくて電気的特性に優れた良質な窒化物ＩＩＩ−Ｖ族化合物半導体層２５にする。
【００４６】
また、第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法は、図３（Ａ）に示すように、基板（図示せず）の上方に形成した転位のあるバッファ層３１上にバッファ層３１よりも少ないものの多くの転位を内包しているＧａＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導体層３２を形成し、次に、上記バッファ層３１と窒化物系ＩＩＩ−Ｖ族化合物半導体層３２との界面付近にイオンを注入して、図３（Ｂ）に示すように、上記界面付近にアモルファス層３５を形成する。次に、熱処理を行って、アモルファス層３５の一部およびアモルファス層３５上の窒化物系ＩＩＩ−Ｖ族化合物半導体層３２とを再結晶化して、図３（Ｃ）に示すように、熱処理の後も残留しているアモルファス層３５上の再結晶層３７の転位を減少させて、この再結晶層３７の結晶性を電気的特性に優れた良質なものにする。
【００４７】
以下に、上記第１の発明を、第１実施形態で、上記第２の発明を、第２実施形態で、上記第３の発明を、第３実施形態で詳細に説明することにする。
【００４８】
（第１実施形態）
図４に、本発明の第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を示す。尚、図４においても図１〜図３と同様に、転位を縦線で模式的に示すものとする。
【００４９】
先ず、基板酸化膜除去工程で、ＳｉＣ基板４１の基板温度を約１０００℃まで上げて、ＳｉＣ基板４１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を８００℃、Ａｌビーム強度を２．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を２００Ｗ、窒素流量を１．４ｓｃｃｍに夫々設定して、図４（Ａ）に示すように、上記表面酸化膜が除去されたＳｉＣ基板４１上に、膜厚が２０ｎｍのＡｌＮのバッファ層４２を形成する。
【００５０】
次に、Ｇａ堆積工程を行う。このＧａ堆積工程では、Ｇａビームの強度を６．０×１０−７Ｔｏｒｒに設定して、Ｇａビームを１０秒間ＡｌＮのバッファ層４２に照射することにより、図４（Ｂ）に示すように、ＡｌＮのバッファ層４２上に膜厚が１ｎｍのＧａ層４３を形成する。尚、図４で、バッファ層４２およびＧａ層４３等に引かれた縦線は、バッファ層４２およびＧａ層４３等に存在する転位（ダングリングボンド（線欠陥））を模式的に表わしたものである。図４（Ｂ）において、Ｇａ層４３に引かれた縦線の数は、バッファ層４２に引かれた縦線の数よりも少なくなっており、かつ、Ｇａ層４３に引かれた縦線は、バッファ層４２に引かれた縦線につながっている。これは、Ｇａ層４３に生じる転位は、バッファ層４２に生じる転位よりも少なく、かつ、バッファ層４２の転位に引きずられて生成することを模式的に示すものである。
【００５１】
引き続いて、ＲＦ入力電力を３００Ｗ、窒素流量を２．０ｓｃｃｍ、基板温度を略７５０℃に夫々設定して、結晶化工程を行う。この結晶化工程では、図４（Ｂ）に示すＧａ層４３の上方から窒素をＧａ層４３に照射してＧａ層４３を結晶化する。
【００５２】
このことにより、結晶化工程の前に、図４（Ｂ）で参照番号４３で示されたＧａ層は、結晶化工程後に、図４（Ｃ）に示すように、ＧａＮ層の下層部４４と、ＧａＮ層の上層部４５に再構築される。結晶化工程でＮ源を照射して結晶化が行われたことにより、ＧａＮ層の下層部４４の転位の数は、少なくなり（図４（Ｂ）でＧａ層４３に４つ存在していた転位を、図４（Ｃ）に示すＧａＮ層の下層部４４では２つにし、このことを模式的に示している）、また、ＧａＮ層の上層部４５は、転位の数がＧａＮ層の下層部４４の転位の数よりも更に少ない結晶構造が優れた層になる（図４（Ｃ）に示すＧａＮ層の上層部４５では、転位を０とし、このことを模式的に示している）。結晶化工程の後、ＧａＮ層の下層部４４と、ＧａＮ層の上層部４５のＧａ元素と窒素元素の化学量論比（Ｇａ元素／窒素元素）は、１以上かつ１．５以下の値になっている。
【００５３】
最後に、化合物半導体成長工程を行う。この化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、ＧａＮ層の上層部４５に、Ｇａビームと窒素を照射して、図４（Ｄ）に示すように、ＧａＮ層の上層部４５上に膜厚が２μｍのＧａＮ層４６を形成して、本発明の第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部の製造を完了する。
【００５４】
上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて、ＧａＮ層を備えた窒化物系ＩＩＩ−Ｖ族化合物半導体装置を作製した場合と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（ＲＦ−ＭＢＥ法）を用いて、バッファ層上にＧａＮ層を直接成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体装置を作成した場合の２通りについて、窒化物系ＩＩＩ−Ｖ族化合物半導体装置のＧａＮ層の電気的特性と転位密度を比較する実験を行った。
【００５５】
その実験の結果、通常の方法でＧａＮを成長させた場合には、ＧａＮの転位密度が２×１０１０ｃｍ−２前後の値になり、キャリア濃度が１×１０１９ｃｍ−３の場合に、移動度が９８ｃｍ２／Ｖｓの前後の値になった。また、キャリア濃度が１×１０１６ｃｍ−３の場合に、移動度が３０ｃｍ２／Ｖｓの前後の値になった。
【００５６】
一方、上記第１実施形態の方法でＧａＮ層を成長させた場合には、ＧａＮ層の転位密度が、３×１０４ｃｍ−２前後の値になって、通常の方法でＧａＮを成長させた場合の２×１０１０ｃｍ−２前後の値よりも大幅に小さくなり、ＧａＮ層の結晶構造が結晶性に優れたものになった。また、上記第１実施形態の方法でＧａＮ層を成長させた場合には、キャリア濃度が１×１０１９ｃｍ−３の場合には、ＧａＮ層の移動度が１００ｃｍ２／Ｖｓになって、ＧａＮ層が通常の方法で形成されたＧａＮ層の電気的特性と同等の電気的特性を示す一方、キャリア濃度が１×１０１６ｃｍ−３の場合には、移動度が１５００ｃｍ２／Ｖｓと非常に大きな値になって、上記第１実施形態の方法で形成されたＧａＮ層の電気特性が、通常の方法で形成されたＧａＮ層と比べてはるかに優れたものになった。
【００５７】
上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法によれば、バッファ層形成工程でＳｉＣ基板４１上に形成した転位のあるＡｌＮのバッファ層４２に、Ｇａ堆積工程でＧａ層４３を堆積して、更に、結晶化工程でＧａ層４３の表面にＮ源を照射してＧａ層４３の結晶化を行うので、Ｎ源の照射を行う結晶化工程の後、バッファ層４２上に形成されるＧａＮ層の下層部４４の結晶構造が、転位（ダングリングボンド（線欠陥））が消滅した高品質な結晶構造になる。したがって、ＧａＮ層の下層部４４のＧａＮの結晶構造が、ダングリングボンドが解消された高品質なものになるため、ＧａＮ層の上層部４５まで、バッファ層４２のダングリングボンドの情報が到達して転位情報が及ぶことを防止でき、ＧａＮ層の上層部４５に、下地のバッファ層４２の転位情報以外の情報のみを伝達することができる。つまり、ＧａＮ層の上層部４５の結晶構造を転位がないバッファ層４２の結晶構造と略同一な構造にすることができる。したがって、化合物半導体成長工程で、この転位が少ない良質のＧａＮ層の上層部４５の上に、転位密度が低いＧａＮ層４６を形成することができて、上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて形成した窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性を優れたものにすることができる。
【００５８】
また、上記第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法によれば、Ｇａ堆積工程で堆積されるＧａ層４３の厚さを、１ｎｍにしたので、Ｇａ層４３上のＧａＮ層４６の転位を十分に消滅させることができると共に、Ｇａ層４３上のＧａＮ層４６の結晶性を良質なものにすることができる。
【００５９】
尚、上記第１実施形態では、ＳｉＣ基板４１を用いたが、ＳｉＣ基板の代わりにサファイア基板やＳｉ基板等のＳｉＣ基板以外の基板を用いても良い。
【００６０】
また、上記第１実施形態では、ＳｉＣ基板４１にＡｌＮのバッファ層４２を成長させたが、ＡｌＮのバッファ層に限らず、基板上にＧａＮのバッファ層やＩｎＮのバッファ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００６１】
また、上記第１実施形態では、化合物半導体成長工程で、結晶化したＧａＮ層の上層部４５上にＧａＮ層４６を成長させたが、化合物半導体成長工程では、ＧａＮ層に限らず、結晶化したＧａＮ層の上層部上にＡｌＮ層やＩｎＮ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させても良い。
【００６２】
また、上記第１実施形態では、Ｇａ堆積工程で、ＡｌＮのバッファ層４２上に膜厚が１ｎｍのＧａ層４３を形成したが、Ｇａ堆積工程で、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成しても良い。尚、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成した場合においても、膜厚が１ｎｍのＧａ層４３を形成した場合と同様に、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができて、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性を良質なものにすることができる。
【００６３】
（第２実施形態）
図５および図６に、本発明の第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を示す。尚、図５および図６おいても図４と同様に、転位を縦線で模式的に示すものとする。
【００６４】
先ず、基板酸化膜除去工程で、ＳｉＣ基板５１の基板温度を１０００℃まで上げて、ＳｉＣ基板５１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を８００℃、Ａｌビーム強度を２．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を２００Ｗ、窒素流量を１．４ｓｃｃｍに夫々設定して、図５（Ａ）に示すように、上記表面酸化膜が除去されたＳｉＣ基板５１上に、膜厚が２０ｎｍのＡｌＮのバッファ層５２を形成する。
【００６５】
次に、Ｇａ堆積工程を行う。このＧａ堆積工程では、Ｇａビームの強度を６．０×１０−７Ｔｏｒｒに設定して、このＧａビームを１０秒間ＡｌＮのバッファ層５２に照射することにより、図５（Ｂ）に示すように、ＡｌＮのバッファ層５２上に膜厚が１ｎｍのＧａ層５３を形成する。
【００６６】
引き続いて、第１化合物半導体成長工程を行う。この第１化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図５（Ｃ）に示すように、Ｇａ層５３上に厚さが２０ｎｍのＧａＮ層５４を形成する。
【００６７】
次に、基板温度８００℃まで上げて熱処理工程を行う。この熱処理工程では、Ｇａ堆積工程で堆積させたＧａを、図５（Ｃ）に示すＧａＮ層５４の転位を介してＧａＮ層５４の転位部分に移動させ、余分なＧａをこの転位部分を通じてＧａＮ層５４の表面から蒸発させる。このとき、Ｇａ堆積工程で堆積させたＧａのうちで、表面から蒸発しなかったＧａは、図５（Ｃ）に示すＧａＮ層５４の転位部分付近に留まる。そして、この図５（Ｃ）に示すＧａＮ層５４の転位部分付近に留まったＧａは、図５（Ｃ）に示すＧａＮ層５４の転位を消滅させ、図５（Ｃ）に示すＧａＮ層５４を、図６（Ａ）に示す転位が少ない良質なＧａＮ層５５にかえる。尚、上記熱処理工程では、Ｇａ堆積工程で堆積させたＧａを、ＧａＮ層５４に移動させるので、熱処理工程の後、Ｇａ層５３は、消滅することになる。上記熱処理工程の後、上記転位が少なく良質なＧａＮ層５５のＧａ元素と窒素元素の化学量論比（Ｇａ元素／窒素元素）は、１以上かつ１．５以下の値になっている。
【００６８】
最後に、第２化合物半導体成長工程を行う。この第２化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図６（Ｂ）に示すように、上記転位が少ない良質なＧａＮ層５５上に厚さが２μｍのＧａＮ層５６を成長させて、第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部の製造を終了する。
【００６９】
上記第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて作成した窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部のＧａＮ層５６の電気的特性および転位密度と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（ＲＦ−ＭＢＥ法）を用いてバッファ層上に直接成長させたＧａＮ層の電気的特性および転位密度とを比較する実験を行った。
【００７０】
上記実験の結果、上記第２実施形態の方法でＧａＮ層５６を成長させた場合には、ＧａＮ５６の転位密度が、２×１０４ｃｍ−２前後の値になって、通常の方法でＧａＮを成長させた場合の転位密度の値である２×１０１０ｃｍ−２前後の値よりも大幅に小さくなった。
【００７１】
また、上記第２実施形態の方法でＧａＮ層５６を成長させた場合には、ＧａＮ層５６のキャリア濃度が１×１０１９ｃｍ−３のときに、ＧａＮ層５６の移動度が９５ｃｍ２／Ｖｓになって、ＧａＮ層５６の電気的特性が通常の方法で形成されたＧａＮ層の電気的特性と略同等の電気的特性を示す一方、ＧａＮ層５６のキャリア濃度が１×１０１６ｃｍ−３のときに、ＧａＮ層５６の移動度が１４５０ｃｍ２／Ｖｓと非常に大きな値になって、ＧａＮ層５６の電気的特性が、通常の方法で形成されたＧａＮ層の電気的特性と比較してはるかに優れたものになった。
【００７２】
上記第２実施形態によれば、熱処理工程で熱処理を行うので、Ｇａ堆積層のＧａの一部を、図５（Ｃ）に示すＧａＮ層５４の転位部分を通って表面から蒸発させることができると共に、Ｇａ層のＧａの残りを、図５（Ｃ）に示すＧａＮ層５４の転位付近に移動させて、図５（Ｃ）に示すＧａＮ層５４の転位を消滅させることができる。すなわち、図５（Ｃ）に示す転位が多いＧａＮ層５４を、図６（Ａ）に示す転位の少ない良質なＧａＮ層５５に再構築できるので、第２化合物半導体成長工程で、この転位の少ない良質なＧａＮ層５５上に形成するＧａＮ層５６の結晶性を、転位が少ない良質なものにできる。したがって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度等の電気的特性を優れたものにできる。
【００７３】
また、上記第２実施形態によれば、Ｇａ堆積工程で堆積されるＧａ層５３の厚さを１ｎｍにしたので、Ｇａ層５３の上方のＧａＮ層５６の転位を十分に消滅させることができると共に、Ｇａ層５３の上方のＧａＮ層５６の結晶性を良質なものにすることができる。
【００７４】
また、上記第２実施形態によれば、熱処理工程では、第１化合物半導体成長工程の基板温度である７５０℃よりも高く、かつ、第１化合物半導体成長工程の基板温度である７５０℃に２００℃を加えた温度である９５０℃よりも低い８００℃で熱処理を行うので、ＧａＮ層５４の蒸発が起きない状態で、Ｇａの拡散を十分に行うことができて、ＧａＮ層５４の再結晶化を十分に行うことができる。したがって、熱処理を行ったＧａＮ層５４の転位を十分に減少させてＧａＮ層５４の転位密度を大幅に低減できる。
【００７５】
尚、上記第２実施形態では、ＳｉＣ基板５１を用いたが、ＳｉＣ基板５１の代わりにサファイア基板やＳｉ基板等のＳｉＣ基板以外の基板を用いても良い。
【００７６】
また、上記第２実施形態では、ＳｉＣ基板５１上にＡｌＮのバッファ層５２を成長させたが、ＡｌＮのバッファ層に限らず、基板上にＧａＮのバッファ層やＩｎＮのバッファ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００７７】
また、上記第２実施形態では、熱処理工程の後に、ＧａＮ層５６を成長させたが、ＧａＮ層に限らず、熱処理工程の後に、ＡｌＮ層やＩｎＮ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させても良い。
【００７８】
また、上記第２実施形態では、Ｇａ堆積工程で、ＡｌＮのバッファ層５２上に膜厚が１ｎｍのＧａ層５３を形成したが、Ｇａ堆積工程で、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成しても良い。そして、窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層上に、膜厚が０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を形成した場合においても、膜厚が１ｎｍのＧａ層５３を形成した場合と同様に、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の転位を十分に消滅させることができると共に、Ｇａ層上の窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性を良質なものにすることができる。
【００７９】
また、上記第２実施形態では、基板温度を８００℃まで上げて熱処理工程を行ったが、第１化合物半導体成長工程の基板温度である７５０℃よりも大きくて、かつ、第１化合物半導体成長工程の基板温度である７５０℃に２００℃を加えた９５０℃よりも小さい温度に基板温度を設定して熱処理工程を行っても、基板温度を８００℃まで上げて熱処理工程を行った場合と同様の作用効果を奏することが確認されている。尚、９５０℃以上の温度に基板温度を設定して熱処理工程を行うと、ＧａＮ層５４の蒸発が起こって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の品質が低下することになり、７５０℃以下の温度に基板温度を設定して熱処理工程を行うと、Ｇａの拡散を十分に行うことができなくなる。
【００８０】
（第３実施形態）
図７および図８に、本発明の第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を示す。尚、図７および図８においても図４、図５および図６と同様に、転位を縦線で模式的に示すものとする。
【００８１】
先ず、基板酸化膜除去工程で、ＳｉＣ基板７１の基板温度を１０００℃まで上げて、ＳｉＣ基板７１の表面酸化膜を除去した後、バッファ層形成工程を行う。このバッファ層形成工程では、成長温度を８００℃、Ａｌビーム強度を２．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を２００Ｗ、窒素流量を１．４ｓｃｃｍに夫々設定して、図７（Ａ）に示すように、ＳｉＣ基板７１上に、膜厚が２０ｎｍのＡｌＮのバッファ層７２を形成する。
【００８２】
次に、化合物半導体成長工程を行う。この化合物半導体成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図７（Ｂ）に示すようように、ＡｌＮのバッファ層７２上に厚さが２０ｎｍのＧａＮ層７３を成長させる。
【００８３】
引き続いて、イオン打ち込み工程を行う。このイオン打ち込み工程では、イオン注入原子としてＧａを用い、このＧａイオンの加速電圧２０ｋｅＶ、このＧａイオンの注入量を１×１０１８ｃｍ−３に設定して、ＡｌＮのバッファ層７２とＧａＮ層７３の界面近傍に、Ｇａイオンを打ち込んで、図７（Ｃ）に示すように、ＡｌＮのバッファ層７２とＧａＮ層７３の界面付近にアモルファスの層７４を形成して、アモルファスの層７４によりＡｌＮのバッファ層７２とＧａＮ層７３とを切り離す。
【００８４】
次に、熱処理工程を行う。この熱処理工程では、基板温度を８００℃まで上げて熱処理を行うことにより、図７（Ｃ）に示すアモルファスの層７４の上のＧａＮ層７３を再結晶化して、図８（Ａ）に示すように、転位が少ないＧａＮ層７５層を形成する。この熱処理工程を行った後、Ｇａイオンが打ち込まれて形成されたアモルファスの層７４の膜厚は、図８（Ａ）に示すように、小さくはなるが一部は残留する。図８（Ａ）に示すこの残留したアモルファスの層７４では、Ｇａ元素と窒素の化学量論比（Ｇａ元素／窒素）が１以上かつ１．５以下の値になっている。
【００８５】
最後に、第２化合物成長工程を行う。この第２化合物成長工程では、基板温度を７５０℃、Ｇａビーム強度を６．０×１０−７Ｔｏｒｒ、ＲＦ入力電力を４５０Ｗ、窒素流量を２．２ｓｃｃｍに夫々設定して、図８（Ｂ）に示すように、転位が少ないＧａＮ層７５層上に厚さが２μｍのＧａＮ層７６を成長させる。このようにして、第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部の製造を終了する。
【００８６】
上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて作成した窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部のＧａＮ層７６の電気的特性および転位密度と、通常のプラズマ励起窒素を用いた分子線エピタキシー法（ＲＦ−ＭＢＥ法）を用いてバッファ層上に直接成長させたＧａＮ層の電気的特性および転位密度とを比較する実験を行った。
【００８７】
上記実験の結果、上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法でＧａＮを成長させた場合には、ＧａＮの転位密度が、４×１０４ｃｍ−２前後の値になって、通常の方法でＧａＮを成長させた場合の２×１０１０ｃｍ−２前後の値よりも大幅に小さくなった。
【００８８】
また、上記第３実施形態の方法でＧａＮ層７６を成長させた場合には、ＧａＮ層７６のキャリア濃度が１×１０１９ｃｍ−３のときに、ＧａＮ層７６の移動度が１０３ｃｍ２／Ｖｓになって、ＧａＮ層７６の電気的特性が通常の方法で形成されたＧａＮ層の電気的特性と略同等の電気的特性を示す一方、ＧａＮ層７６のキャリア濃度が１×１０１６ｃｍ−３のときに、ＧａＮ層７６の移動度が１４８０ｃｍ２／Ｖｓと非常に大きな値になって、ＧａＮ層７６の電気的特性が、通常の方法で形成されたＧａＮ層の電気的特性と比べてはるかに優れたものになった。
【００８９】
上記第３実施形態によれば、上記バッファ層形成工程で、ＳｉＣ基板７１上に形成したＡｌＮからなるバッファ層７２と、上記化合物半導体成長工程でＡｌＮのバッファ層７２上に成長させたＧａＮ層７３との界面付近に、イオン打ち込み工程で、Ｇａイオンを打ち込むので、ＡｌＮのバッファ層７２とＧａＮ層７３の界面付近にアモルファスの層７４を形成できて、ＡｌＮのバッファ層７２とＧａＮ層７３とを切り離して、ＡｌＮのバッファ層７２の転位情報が、ＧａＮ層７３に伝わらないようにすることができる。また、次に行われる熱処理工程で、熱処理を行うことで、アモルファスの層７４上のＧａＮ層７３を再結晶化して、図７（Ｃ）に示す転位が多いＧａＮ層７３を図８（Ａ）に示す転位が少ないＧａＮ層７５に作りかえることができる。したがって、この転位が少ないＧａＮ層７５上に結晶性が良いＧａＮ層７６を形成できて、第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部を用いて作成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置の電気的特性を優れたものにできる。
【００９０】
また、上記第３実施形態によれば、上記イオン打ち込み工程で、ＡｌＮのバッファ層７２とＧａＮ層７３との界面付近にＧａイオンを打ち込んだので、ＡｌＮのバッファ層とＧａＮ層との界面付近にＳｉイオンを注入した場合のように、界面付近に高濃度のｎ型層ができることがない。したがって、例えば、上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて電界効果トランジスタを製造しても、ＡｌＮのバッファ層７２とＧａＮ層７３との界面に高濃度のｎ型層ができることがなくて、このｎ型層が、電流が流れる通路であるチャネル層とパラレル伝導を引き起こすことがない。このことから、上記第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いて製造された窒化物系ＩＩＩ−Ｖ族化合物半導体装置の大電流化を実現できる。
【００９１】
また、上記第３実施形態によれば、熱処理工程では、第１化合物半導体成長工程の基板温度である７５０℃より高く、かつ、第１化合物半導体成長工程の基板温度である７５０℃に２００℃を加えた９５０℃よりも低い８００℃で熱処理を行うので、ＧａＮ層７３の再蒸発が起きない状態で、アモルファスの層７４上のＧａＮ層７３の再結晶化を十分に行うことができて、再結晶化を行って形成したＧａＮ層７５の転位密度を低減できる。したがって、ＧａＮ層７５上に形成したＧａＮ層７６の結晶性を更に優れたものにできる。
【００９２】
尚、上記第３実施形態では、ＳｉＣ基板７１を用いたが、ＳｉＣ基板７１の代わりにサファイア基板やＳｉ基板等のＳｉＣ基板以外の基板を用いても良い。
【００９３】
また、上記第３実施形態では、ＳｉＣ基板７１上にＡｌＮのバッファ層７２を成長させたが、ＡｌＮのバッファ層に限らず、基板上にＧａＮのバッファ層やＩｎＮのバッファ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させても良い。
【００９４】
また、上記第３実施形態では、化合物半導体成長工程で、ＡｌＮのバッファ層７２上にＧａＮ層７３を成長させたが、ＧａＮ層に限らず、化合物半導体成長工程で、ＡｌＮ等の窒化物系ＩＩＩ−Ｖ族化合物半導のバッファ層上にＡｌＮ層やＩｎＮ層等の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させても良い。
【００９５】
また、上記第３実施形態では、イオン打ち込み工程で、ＡｌＮのバッファ層７２とＧａＮ層７３の界面近傍に、Ｇａイオンを注入して、アモルファスの層７４を形成したが、Ｇａイオンの代わりに、Ｃイオン、Ｎイオン、Ｍｇイオン、Ａｌイオン、ＺｎイオンおよびＩｎイオンの内の１つを打ち込んでも、Ｇａイオンを打ち込んだときと同様の作用効果を奏する。また、Ｃイオン、Ｎイオン、Ｍｇイオン、Ａｌイオン、Ｚｎイオン、ＧａイオンおよびＩｎイオンの内の任意の２つ以上のイオンを打ち込んでもＧａイオンを打ち込んだときと同様の作用効果を奏する。
【００９６】
また、上記第３実施形態では、基板温度を８００℃まで上げて熱処理工程を行ったが、熱処理工程で使用される基板温度は、８００℃に限定されるものではなくて、熱処理工程で使用される基板温度は、ＡｌＮの成長温度である７５０℃よりも高く、かつ、ＡｌＮの成長温度である７５０℃に２００℃を加えた温度である９５０℃よりも低い温度であれば、どのような温度であっても良い。そして、この範囲の基板温度で、熱処理工程を行えば、基板温度を８００℃まで上げて熱処理工程を行った場合と同様の作用効果を奏することが確認されている。尚、９５０℃以上の温度に基板温度を設定して熱処理工程を行うと、ＧａＮ層７３の蒸発が起こって、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の品質が低下することになり、７５０℃以下の温度に基板温度を設定して熱処理工程を行うと、ＧａＮ層７３の再結晶化を十分に行うことができなくなる。
【００９７】
表１に、通常の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法と、第１、第２および第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法で作製された４通りの窒化物系ＩＩＩ−Ｖ族化合物半導体装置の要部における最上層のＧａＮ層の転位密度と、キャリア濃度が１×１０１９ｃｍ−３のときの上記ＧａＮ層の移動度と、キャリア濃度が１×１０１６ｃｍ−３のときの上記ＧａＮ層の移動度を示す。
【００９８】
【表１】
表１に示すように、１×１０１９ｃｍ−３の高キャリア濃度の場合、どの方法で窒化物系ＩＩＩ−Ｖ族化合物半導体装置を形成しても、ＧａＮ層の移動度は、略１００ｃｍ２／Ｖｓ前後の値になり、４つの方法でＧａＮ層の電気的特性に違いが見られない。一方、１×１０１６ｃｍ−３の低キャリア濃度の場合、通常の方法で製作されたＧａＮ層の移動度と、他の３つの方法（すなわち、本発明の第１、第２および第３実施形態の方法）で製作されたＧａＮ層の移動度との間に、顕著な違いが見られる。
【０１００】
図９に、通常の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法と、第１、第２および第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法で作製された４通りの窒化物系ＩＩＩ−Ｖ族化合物半導体装置のＧａＮ層のキャリア濃度と移動度との関係を示す。
【０１０１】
図９に示す丸印は、通常の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いた場合の計測点であり、表１の結果をプロットしたものである。一方、図９に示す四角印は、第１、第２および第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法を用いた場合の計測点であり、表１の結果をプロットしたものである（図９の縮尺の尺度では、第１、第２および第３実施形態の違いを示せず、３つの実施形態は図上で同じ点をさす）。
【０１０２】
図９に示すように、キャリア濃度が１×１０１７．３ｃｍ−３以上の領域においては、同じキャリア濃度に対する移動度が、４つの方法で同等になっており、キャリア濃度が下がるにつれて、移動度が増加していることがわかる。
【０１０３】
一方、キャリア濃度が下がって１×１０１７．３ｃｍ−３に達すると、図９に示すように、通常の方法の移動度と、本発明の３つの実施形態の方法の移動度とが分岐することがわかる。詳細には、キャリア濃度が１×１０１５ｃｍ−３以上で１×１０１７．３ｃｍ−３未満の領域においては、通常の方法では、キャリア濃度が下がるにつれて、移動度も減少するのに対し、本発明の３つの方法では、キャリア濃度が下がるにつれて、移動度が増加していることがわかる。つまり、通常の方法と本発明の３つの方法で、移動度の振る舞いに大きな違いが生じていることがわかる。
【０１０４】
これは、ＧａＮ層の移動度μが、以下の式（１）に示すように、キャリア濃度ｎの１．５乗と転位密度Ｎｄｉｓｌ．により決定されるからである。
【０１０５】
【数１】
詳細には、キャリア濃度が大きい場合には、キャリア濃度ｎの１．５乗の値が大きくなるので、ＧａＮの移動度μは、上記式（１）により、主にキャリア濃度ｎの１．５乗の因子によって決定される。これは、キャリア濃度が大きくなるとキャリア同士の衝突が頻繁に起こって、キャリア‐キャリア散乱で移動度μが決定されることを意味している。つまり、キャリア濃度が１×１０１９ｃｍ−３等の大きな領域では、移動度μは、ｎの１．５乗の値だけで略決定され、転位密度Ｎｄｉｓｌの影響を受けにくくなる。これが、キャリア濃度が１×１０１９ｃｍ−３で、移動度μが、いずれの方法でも１００ｃｍ２／Ｖｓ前後の値になることの理由である。
【０１０７】
一方、キャリア濃度が１×１０１６ｃｍ−３等の小さい領域では、式（１）の分子の値が小さくなり、移動度μは転位密度Ｎｄｉｓｌの影響を大きく受けることになる。これが、キャリア濃度が１×１０１６ｃｍ−３では、転位が多い通常の成長法では移動度が３０ｃｍ２／Ｖｓ程度にしかならない一方、転位が少ない本発明の方法では移動度が１５００ｃｍ２／Ｖｓ程度の大きな値になることの理由である。つまり、本発明の方法で作成したＧａＮ層では、通常の成長法とは異なり、キャリア濃度が１０１２ｃｍ−３程度以下にならないと転位が支配的な領域には入らないのである。すなわち、本発明の方法を用いれば、転位が少ないＧａＮ層を形成できるので、キャリア濃度が小さい領域においても、大きな移動度μを得ることができるのである。
【０１０８】
図１０に、窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一例としてのＨＥＭＴ（高電子移動度トランジスタ）の構造を示す。
【０１０９】
図１０において、１０１はサファイア基板の（０００１）面、１０２は低温成長させた膜厚２０ｎｍのＧａＮバッファ層、１０３はＧａＮ層（バックグラウンドキャリア濃度１０１６ｃｍ−３以下、膜厚３μｍ）、１０４はＡｌ０．２５Ｇａ０．７５Ｎ層（膜厚３０ｎｍ）、１０５はＨｆ（ハフニウム）ソース／ドレイン電極、１０６はＰｄ（パラジウム）ゲート電極である。
【０１１０】
次に、図１０に示す層構造を有するＨＥＭＴ（高電子移動度トランジスタ）を、ＭＯＣＶＤ法を用いた通常の方法およびＭＯＣＶＤ法を用いた第１、第２および第３実施形態の方法で作成し、４つのＨＥＭＴのヘテロ構造特性およびＨＥＭＴ特性を比較した。
【０１１１】
以下に、４つのＨＥＭＴの作製法について要点のみ簡単に述べる。
【０１１２】
初めに、通常の場合には、先ず、水素雰囲気中でサファイア基板の基板温度を１１００℃にして、サファイア基板の酸化膜を除去するクリーニングを１０分間行った後、サファイア基板の基板温度を５００℃、Ｇａ原料流量（トリメチルガリウムＴＭＧ）の流量を１０ｓｃｃｍ、ＨＮ３の流量を５ｓｌｍに夫々設定してＧａＮバッファ層を成長させる。
【０１１３】
次に、基板温度を１０００℃、Ｇａ原料（トリメチルガリウムＴＭＧ）の流量を４０ｓｃｃｍに設定して、ＧａＮ層を成長させた後、基板温度を１０００℃、トリメチルアルミニウム（ＴＭＡ）流量を５ｓｃｃｍ、ＴＭＧの流量を２５ｓｃｃｍ、ＮＨ３の流量を６ｓｌｍに夫々設定してＡｌ０．２５Ｇａ０．７５Ｎ層を成長させる。
【０１１４】
最後に、Ａｌ０．２５Ｇａ０．７５Ｎ層にＨｆ（ハフニウム）ソース／ドレイン電極、Ｐｄ（パラジウム）ゲート電極を形成してＨＥＭＴが作製される。
【０１１５】
次に、本発明の第１実施形態の方法では、ＧａＮバッファ層成長後にＴＭＧのみを流してＧａを堆積して温度を上げながら窒素源としてのＮＨ３を流してＧａを結晶化する。
【０１１６】
また、本発明の第２実施形態の方法では、バッファ層成長後にＴＥＧのみを流してＧａを堆積した後、引き続いて成長温度を５００℃にして２０ｎｍ程度のＧａＮ層を形成する。その後、基板温度を上げてＧａＮを成長させて、成長中断後に基板温度を１０５０℃に上げて１分間熱処理し、引き続いて１０００℃でへテロ構造を成長させる。
【０１１７】
最後に、本発明の第３実施形態の方法では、低温バッファ層成長後にＧａＮ層を成長させた後、イオン注入を行う。その後、１０５０℃で１分間の熱処理を行い、この熱処理に引き続いて１０００℃でヘテロ構造を形成する。
【０１１８】
尚、上記４つの方法では、ゲート長Ｌｇが０．１μｍ、ゲート幅Ｗｇが２００μｍのＨＥＭＴを製造した。
【０１１９】
表２に、従来の方法と、第１、第２および第３実施形態の方法で製造した４つのＨＥＭＴの特性比較結果を示す。
【０１２０】
【表２】
尚、表２において、ＤＣ／ＲＦ分散率は、直流印加時の特性と高周波印加時の特性の変化率であり、この値が小さいと、ＨＥＭＴ特性は、高周波応用に優れたものになる。
【０１２２】
表２に示すように、通常の方法と本発明の方法（第１，第２および第３実施形態の方法）では、転位密度が２桁程度異なっているが、ヘテロ構造の電気的特性を示す移動度、ＨＥＭＴ特性である相互コンダクタンスｇｍおよび最大発信周波数ｆｍａｘに大きな違いは見られない。しかしながら、トラップとして働いていた転位密度が小さくなるため、本発明の方法（第１，第２および第３実施形態の方法）では、通常の方法と比較して、ＤＣ／ＲＦ分散率が３０％から１０％以下に大きく減少し、ＨＥＭＴ特性が大きく改善されている。
【０１２３】
尚、上記ＨＥＭＴを形成するにあたって、各層をＭＯＣＶＤ法を用いて成長させたが、ＲＦ−ＭＢＥ法以外の分子線エキタピシー装置を用いた結晶成長法でもＭＯＣＶＤ法と同様の改善が見られることが確認されている（ＲＦ−ＭＢＥ法を用いた成長方法では、転位が多いために移動度が極端に小さくて、十分なＨＥＭＴ特性が出ないことが確認されている）。
【０１２４】
【発明の効果】
以上より明らかなように、第１、第２および第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法によれば、窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層の上方の窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を小さくできて、このバッファ層の上方の窒化物系ＩＩＩ−Ｖ族化合物半導体層の移動度等の電気的特性を優れたものにすることができる。したがって、この転位が小さくて電気的特性に優れた窒化物系ＩＩＩ−Ｖ族化合物半導体層を有するＨＦＥＴ等の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の移動度や高周波特性等の電気的特性を優れたものにすることができる。
【０１２５】
また、第４の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、Ｇａを堆積する工程で堆積されたＧａ層を用いてＧａの拡散を行い、このＧａ層よりも上方に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の転位を低減した窒化物系ＩＩＩ−Ｖ族化合物半導体装置であるので、結晶性および電気的特性が優れたものになる。
【０１２６】
また、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置は、例えば、イオン打ち込み工程等のアモルファス化を行う工程の後、例えば、熱処理工程等で、アモルファスの層の上方の層が再結晶化された装置であるので、第５の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の再結晶化された層の転位密度が小さくなり、電気的特性が優れたものになる。
【図面の簡単な説明】
【図１】第１の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図２】第２の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図３】第３の発明の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の原理を説明する模式図である。
【図４】本発明の第１実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程を示す図である。
【図５】本発明の第２実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図６】図５に続く窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図７】本発明の第３実施形態の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図８】図７に続く窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法の製造工程の一部を示す図である。
【図９】窒化物系ＩＩＩ−Ｖ族化合物半導体装置のキャリア濃度と移動度との関係を示す図である。
【図１０】窒化物系ＩＩＩ−Ｖ族化合物半導体装置の一例としてのＨＥＭＴ（高電子移動度トランジスタ）の構造を示す図である。
【符号の説明】
１，２１，３１ バッファ層
２，２２，４３，５３ Ｇａ層
３，４６，５４，５５，５６，７３，７５，７６，１０３ ＧａＮ層
４，４４ ＧａＮ層の下層部
５，５５ ＧａＮ層の上層部
２３，２５，３２ 窒化物系ＩＩＩ−Ｖ族化合物半導体層
３５，７４ アモルファスの層
４１，５１，７１ ＳｉＣ基板
４２，５２，７２ ＡｌＮのバッファ層
１０１ サファイア基板
１０２ ＧａＮバッファ層
１０４ ＡｌＧａＮ層
１０５ ソース／ドレイン電極
１０６ ゲート電極
Claims (9)
- 基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、
上記バッファ層上にＧａ層を堆積させるＧａ堆積工程と、
上記Ｇａ堆積工程で堆積されたＧａ層の表面に、窒素源を照射してＧａＮ層として結晶化する結晶化工程と、
上記結晶化しているＧａＮ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる化合物半導体成長工程とを有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法。 - 基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、
上記バッファ層上にＧａ層を堆積させるＧａ堆積工程と、
上記Ｇａ層上に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる第１化合物半導体成長工程と、
上記第１化合物半導体成長工程の後に、熱処理を行う熱処理工程と、
上記熱処理工程の後に、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる第２化合物半導体成長工程とを有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法。 - 請求項１または２に記載の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法において、
上記Ｇａ堆積工程では、０．１ｎｍ以上かつ１０ｎｍ以下の厚さを有するＧａ層を堆積させることを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法。 - 基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体からなるバッファ層を形成するバッファ層形成工程と、
上記バッファ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる化合物半導体成長工程と、
上記バッファ層と上記窒化物系族化合物半導体層との界面近傍にイオンを打ち込んで、上記界面近傍をアモルファス化するイオン打ち込み工程と、
上記イオン打ち込み工程の後に熱処理を行う熱処理工程とを有することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法。 - 請求項４に記載の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法において、
上記イオン打ち込み工程で打ち込まれるイオンは、Ｃ、Ｎ、Ｍｇ、Ａｌ、Ｚｎ、ＧａおよびＩｎの内の少なくとも１つであることを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法。 - 請求項２または４に記載の窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法において、
上記熱処理工程の温度は、熱処理工程よりも前に形成された窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長温度よりも大きく、かつ、上記成長温度に２００℃を加えた温度よりも小さいことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置の製造方法。 - 基板の上方に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置であって、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部は、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族元素／窒素）が１以上かつ１．５以下であることを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置。 - 基板の上方に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された窒化物系ＩＩＩ−Ｖ族化合物半導体装置であって、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の一部はアモルファスであることを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置。 - 請求項８に記載の窒化物系ＩＩＩ−Ｖ族化合物半導体装置において、Ｃ、ＭｇおよびＺｎの内の少なくとも１つが上記アモルファスの部分に存在するか、または、ＩＩＩ族元素と窒素の化学量論比（ＩＩＩ族元素／窒素）が１以上かつ１．５以下の部分が上記アモルファスの部分に存在するか、または、窒素とＩＩＩ族元素の化学量論比（窒素／ＩＩＩ族元素）が１以上かつ１．５以下の部分が上記アモルファスの部分に存在することを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085126A JP4421830B2 (ja) | 2003-03-26 | 2003-03-26 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085126A JP4421830B2 (ja) | 2003-03-26 | 2003-03-26 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009168930A Division JP2009239315A (ja) | 2009-07-17 | 2009-07-17 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296636A true JP2004296636A (ja) | 2004-10-21 |
| JP4421830B2 JP4421830B2 (ja) | 2010-02-24 |
Family
ID=33400121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003085126A Expired - Fee Related JP4421830B2 (ja) | 2003-03-26 | 2003-03-26 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4421830B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535224A (ja) * | 2005-03-25 | 2008-08-28 | トルンプフ フォトニクス インコーポレイテッド | レーザーファセット不活性化 |
| US7691651B2 (en) | 2005-06-10 | 2010-04-06 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing nitride-based semiconductor device |
| JP2010092969A (ja) * | 2008-10-06 | 2010-04-22 | Sharp Corp | ウエハおよびその製造方法 |
| JP2011071266A (ja) * | 2009-09-25 | 2011-04-07 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
| CN112164122A (zh) * | 2020-10-30 | 2021-01-01 | 哈尔滨理工大学 | 一种基于深度残差生成对抗网络的快速cs-mri重建方法 |
-
2003
- 2003-03-26 JP JP2003085126A patent/JP4421830B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535224A (ja) * | 2005-03-25 | 2008-08-28 | トルンプフ フォトニクス インコーポレイテッド | レーザーファセット不活性化 |
| US7691651B2 (en) | 2005-06-10 | 2010-04-06 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing nitride-based semiconductor device |
| JP2011049569A (ja) * | 2005-06-10 | 2011-03-10 | Samsung Electro-Mechanics Co Ltd | 窒化物系半導体装置の製造方法 |
| JP2010092969A (ja) * | 2008-10-06 | 2010-04-22 | Sharp Corp | ウエハおよびその製造方法 |
| JP2011071266A (ja) * | 2009-09-25 | 2011-04-07 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
| CN112164122A (zh) * | 2020-10-30 | 2021-01-01 | 哈尔滨理工大学 | 一种基于深度残差生成对抗网络的快速cs-mri重建方法 |
| CN112164122B (zh) * | 2020-10-30 | 2022-08-23 | 哈尔滨理工大学 | 一种基于深度残差生成对抗网络的快速cs-mri重建方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4421830B2 (ja) | 2010-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968566B2 (ja) | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス | |
| JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
| JP5792209B2 (ja) | 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 | |
| JP4530171B2 (ja) | 半導体装置 | |
| US6462357B1 (en) | Epitaxial growth of nitride compound semiconductor | |
| US20060286782A1 (en) | Layer Growth Using Metal Film and/or Islands | |
| JP4907691B2 (ja) | イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子 | |
| WO2017077988A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| EP1111663A2 (en) | GaN-based compound semiconductor device and method of producing the same | |
| JP4860736B2 (ja) | 半導体構造物及びそれを製造する方法 | |
| CN107403859B (zh) | Iii族氮化物半导体及其制造方法 | |
| JP6896063B2 (ja) | イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長 | |
| JP6731584B2 (ja) | 窒化物半導体装置および窒化物半導体基板 | |
| WO2017077989A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| US20060246614A1 (en) | Method for manufacturing gallium nitride-based semiconductor device | |
| JP2002241191A (ja) | 半導体の結晶成長方法 | |
| KR101503618B1 (ko) | Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판 | |
| US20240071756A1 (en) | Method for manufacturing group iii nitride semiconductor substrate | |
| JP4382748B2 (ja) | 半導体結晶成長方法 | |
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JP3753068B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JP2003178976A (ja) | 半導体装置およびその製造方法 | |
| JP4421830B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| US20150221502A1 (en) | Epitaxial wafer and method for producing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |