JP2004289156A - リセスボンド半導体パッケージ基板 - Google Patents

リセスボンド半導体パッケージ基板 Download PDF

Info

Publication number
JP2004289156A
JP2004289156A JP2004079369A JP2004079369A JP2004289156A JP 2004289156 A JP2004289156 A JP 2004289156A JP 2004079369 A JP2004079369 A JP 2004079369A JP 2004079369 A JP2004079369 A JP 2004079369A JP 2004289156 A JP2004289156 A JP 2004289156A
Authority
JP
Japan
Prior art keywords
layer
metal layer
substrate
die
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004079369A
Other languages
English (en)
Inventor
Edgardo R Hortaleza
アール、ホータレザ エドガード
Gregory E Howard
イー、ハワード グレゴリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004289156A publication Critical patent/JP2004289156A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】最も壊れやすい信号トレースに対する機械的応力の影響を少なくして、同時に他の金属層への影響はできるだけ少なくした半導体パッケージ基板を提供すること。
【解決手段】複数の誘電体層（４２４）と複数の金属層（４２２）を含む半導体パッケージ基板（３２０）であって、金属層（４２２）は、第１の金属層（４４０）及び少なくとも１つの下にある金属層（４４２）をさらに含み、前記下にある金属層（４４２）は、半導体ダイ（４１０）と直接相互接続するように構成されている。好ましくは、前記上部金属層（４４０）は接地面を含む。下にある金属層（４４２）は信号層を備え、好ましくは、複数のボンドワイヤ（４５２）により前記ダイに結合される。
【選択図】図４

Description

本出願は、２００３年３月２１日に出願され、「電気的遮蔽及び機械的信頼性のためのリセスボンドパッケージ（Ｒｅｃｅｓｓｅｄ Ｂｏｎｄｅｄ Ｐａｃｋａｇｅｓ Ｆｏｒ Ｅｌｅｃｔｒｉｃａｌ Ｓｈｉｅｌｄｉｎｇ Ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｒｅｌｉａｂｉｌｉｔｙ）」という名称の米国仮出願第６０／４５６，７０８号の優先権を主張し、上記米国仮出願は参照として本明細書に組み込まれる。
集積回路は半導体ウェハの表面上に複数の層として作製され、後に個々の半導体デバイス、すなわちダイに分割される。多くの製造プロセスが多数回繰り返され、製造が完了するまで次々と層を作り上げていく。金属層（通常、デバイスが複雑になるにつれてその数が増加する）は、交互に設けられる絶縁材料の層により垂直方向で互いに絶縁されている導電性材料のパターンを含む。「ビア」と呼ばれる垂直の伝導性トンネルが通常、複数の絶縁層を貫いて、隣接する伝導性パターン間の伝導性経路を形成する。半導体ウェハ材料、通常シリコンは、比較的脆く壊れやすい傾向があるので、ダイは、印刷回路板（ＰＣＢ）に相互接続する前に、保護ハウジング、すなわち「パッケージ」に収納されることが多い。
広く用いられるパッケージ化の技術は、ダイをＰＣＢに相互接続するための構造体であるパッケージ基板の表面にダイを取り付けるものである。ここで図１Ａ及び１Ｂを参照すると、例示的パッケージ基板１２０に組み込まれた半導体ダイ１１０を含む半導体ダイアセンブリ１００の上面図及び横断面図がそれぞれ示されている。本明細書では、「基板」という用語は、パッケージ基板を表すために用いられており、製造に関する専門用語で用いられるように、ダイがその上に作製されるウェハ表面を表すために用いられているのではないことが了解されるであろう。パッケージ基板１２０は、層状に作製されており、通常、交互に導電性金属１２２と非伝導性絶縁材料１２４、あるいは「誘電体」の層をもつ。金属層１２２は金属パターンを含んでいるが、１つの金属層内に、介在する誘電体材料１５０、電気的に絶縁されているトレース（ｔｒａｃｅ）１６０及び金属パターンの領域を含みうることが了解されるであろう。
一般に、図１Ｂに示されるように、通常誘電体層１２４に用いられる材料からなる厚い「骨格（ｂａｃｋｂｏｎｅ）」層であるコア材料１２６のいずれの側にも、同数の金属層１２２が置かれる。コア１２６の両側での金属層１２２の均衡した数は、加熱時に、様々な基板層１２２と１２４の一様でない膨張により生じる基板の反りを少なくするのに寄与する。感光性（ｐｈｏｔｏ−ｄｅｆｉｎａｂｌｅ）ハンダマスク層１２８は通常、基板の上部及び底部金属層１２２を保護する。分かり易くするために、最上部のハンダマスク層１２８は図１Ａでは示されていない。フォトリソグラフィ法が通常用いられて、ハンダマスク層１２８の複数の領域に開口部が作り出され、相互接続のために下にある金属層１２２の適当な領域を露出させる。
図１Ｂに示される例示的な構成では、基板１２０は４つの金属層１２２をもち、そのために「４層」基板と呼ばれる。通常、基板上部から数えて、最初の金属層（あるいはｎ金属層）１４０は信号層であり、この層にダイ１１０上の信号及び他のアドレスがワイヤボンドされるか、あるいは別の方法で結合される。ダイ１１０は、ボンドワイヤ１５２で信号層１４０に相互接続されて示されている。層１４２、１４４及び１４６は通常それぞれ、接地面、電源面及びボール層を含む。接地面１４２及び電源面１４６は、比較的丈夫な面、あるいは、比較的細いトレース１６０より損傷されにくい金属の大きなパターンを含むことが多い。電力又は接地に割り当てられたダイボンドパッド１５４は、２つの金属層１２２を相互接続する伝導性材料の円柱であるビア１６２により、電源面１４２又は接地面１４６にそれぞれ接続される。電力及び接地金属は、同じ金属層１２２に共存し得、それぞれ介在する誘電体１５０又は他の絶縁材料により他方から電気的に絶縁された独自の金属領域をもつことが理解されるであろう。ボール層金属１４６は通常、後でＰＣＢにリフローされてダイ１１０をＰＣＢに相互接続することができるハンダボール１６４にそれぞれ取り付けられる伝導性領域、又はランド（ｌａｎｄ）１７０の形に合わせて形成されている。
ダイ取付けコンパウンド１３０は、通常エポキシであり、基板１２０の上側表面１３４上の中央部分、すなわちフラッグ１３２の上に分配（ｄｉｓｐｅｎｓｅ）される。フラッグ１３２は通常、ハンダマスク材料１２８により覆われており、基板１２０からダイ１１０の裏面１３６が電気的に絶縁されている。ダイ１１０は、ダイの裏面１３６を分配されたダイ取付け材１３０上に置くことにより、基板１２０に取り付けられる。次に、通常ワイヤボンディング法により、ダイボンドパッド１５４と基板ボンドパッド１５６の間がボンドワイヤ１５２でステッチ（ｓｔｉｔｃｈ）されて、ダイは基板１２０に電気的に相互接続される。基板ボンドパッド１５６は、図１Ｂに示されるように、金属トレース１６０、すなわち伝導性ラインの末端部分を、僅かに広げたに過ぎないものでありうる。ワイヤボンディングの後、ダイは通常、ダイを物理的な損傷から保護する封止剤、すなわち「モールドコンパウンド」（図示せず）をダイの上に被せて成形することにより封止される。
先に述べたように、動作又は試験中、ダイ１１０及び基板１２０は熱を蓄積して、パッケージアセンブリ１００内の異なる層に機械的な応力を加える。アセンブリ１００内の各材料は、温度上昇に関連して材料が膨張する傾向を表す物理的な値である熱膨張係数（ＣＴＥ）がそれぞれ異なる。パッケージ化技術における重要な焦点は、層状化された材料の境界が比較的似たＣＴＥ値をもつパッケージを設計することである。比較的膨張性の、すなわちＣＴＥが大きい材料を、膨張性が少ない、すなわちＣＴＥが小さい材料と組み合わせたとき、２つの材料の境界で大きな応力が発生しうる。本質的に、膨張性のより大きい材料は膨張性の少ない材料の表面に沿って引張力を加え、低ＣＴＥ表面を引き伸ばそうとするであろう。この引張力により、その表面上又は近傍の傷つきやすいパターン形状又はコンポーネントが割れ、裂けるか、あるいは別の仕方で損傷されうる。
下の表１は、図１Ａ及び１Ｂに示されるようなパッケージ化された半導体デバイスを組み上げるのに広く使用されるいくつかの材料について近似値を示す。シリコンダイのＣＴＥ（約３ｐｐｍ／Ｃ）は、約５０ｐｐｍ／Ｃのビスマレイミドトリアジン（ＢＴ）のような典型的な有機基板材料のＣＴＥに比べて、非常に小さい。高ＣＴＥ基板は低ＣＴＥダイと組み合わせたとき、機械的損傷を引き起こすことが多い。トレース１６０は１ミル（約２５ミクロン）より薄いこともありうる。図１Ｂに示されるように、歴史的に、トレース１６０は上部金属層１４０上に置かれてきた。ダイ１１０は基板表面１３４及びすぐ下にある層の膨張を制限する傾向があるので、これらの微妙なトレース１６０内で破壊的な力を発生しうる。

Figure 2004289156
ダイ１１０が存在するために、基板上側表面１３４に機械的応力が十分に分散されない。金属トレース１６０が膨張性の基板１２０により引き伸ばされる時、それらはまた特定の領域ではダイ１１０によりその場所に固定される。この一様でない力の分布により、トレース１６０は割れ、あるいは切断されうるので、半導体デバイスは欠陥がある、あるいは動作しないという結果になる。ダイのすぐ下の設定された経路（ｒｏｕｔｉｎｇ）もまた引き裂かれうる。
図２は図１Ｂの単純化されたものの部分横断面図であり、類似の部分は類似の参照番号をもっている。図１Ｂに示されるように、典型的な構成では、上部金属層、すなわちｎ金属層１４０は信号金属層を含む。上から数えて第２の金属層、すなわち（ｎ−１）層１４２は、接地面を含む。第３層、すなわち（ｎ−２）層１４４は電源面を含む。第４層、すなわち（ｎ−３）層１４６はランド金属面を含み、これは「複数のランド」、すなわち、相互接続体（例えば、ハンダボール又はスプリング）と接触してＰＣＢとの電気的相互接続を生じる複数の伝導性領域を含むことができる。
先に論じたように、ｎ金属層に信号金属層を配置することにより、比較的脆い信号トレースが過剰な機械的応力を受けうる。一般に、大きなＣＴＥの不一致がある境界からコンポーネントが離れる程、ＣＴＥの不一致によりコンポーネントに引き起こされる機械的応力はより小さくなる。したがって、最も壊れやすい信号トレースに対する機械的応力の影響を少なくして、同時に他の金属層への影響はできるだけ少なくした基板を設計することが望まれている。
リセスボンド半導体パッケージ基板と、この基板上に半導体ダイを組み込む方法が開示される。リセスボンド基板は、複数の誘電体層と複数の金属層を含む。金属層はさらに、第１の金属層と、半導体ダイと直接相互接続するように構成された、少なくとも１つの下にある金属層を含む。下にある金属層は信号層を含む。好ましい実施形態では、上部金属層が接地面を含む。信号層は、好ましくは、複数のボンドワイヤによりダイに結合される。
本発明の好ましい実施形態の詳細な説明のために、次に添付図を参照する。
表記と用語
特定のシステムコンポーネントを表すために、特定の用語が以下の説明及び特許請求の範囲を通して用いられる。当分野の技術者には理解されるように、コンポーネントは会社により異なる名称で表されることがある。この文書では、名称は異なるが機能においては同じコンポーネントを区別しない。以下の説明及び特許請求の範囲では、「含む（ｉｎｃｌｕｄｅ）」及び「備える（ｃｏｍｐｒｉｓｅ）」という用語は、開いたものとして用いられており、従って「含んでいるが、限定はされない」ことを意味すると解釈されるべきである。また、「結合する（ｃｏｕｐｌｅ）」という用語は、間接的又は直接的な電気的接続を表すものである。したがって、第１のデバイスが第２のデバイスに結合される場合、この接続は直接的な電気的接続によるものでも、あるいは、他のデバイス又は接続を介しての間接的な電気的接続によるものでもよい。
「集積回路」という用語は、マイクロチップの表面上にパターン化された１組の電子コンポーネントとそれらの相互接続（全体として、内部電気回路要素）を表す。「半導体デバイス」という用語は、集積回路（ＩＣ）を包括的に表す。「ダイ」という用語は、下にある半導体基板とその上にパターン化された全ての電子回路を含めて、完成までの様々な段階の集積回路を包括的に表す。「ウェハ」という用語は、その上に集積回路がダイの形態で作製される、通常は円形の単結晶半導体基板を表す。「相互接続する（ｉｎｔｅｒｃｏｎｎｅｃｔ）」という用語は、接続されたものの間の電気的な伝達を可能にする物理的な接続を表す。本明細書では、「バンプ付きダイ（ｂｕｍｐｅｄ ｄｉｅ）」という用語は、基板、印刷回路板あるいは他の電気的コンポーネントとの相互接続用に、Ｃ４（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ）あるいはパターン化された現況技術の伝導性バンプをその上にもつ集積回路ダイを表すために用いられる。「フリップチップ」という用語は、Ｃ４あるいはバンプ付き接続により、下にある電気的コンポーネントと、下向きで直接相互接続するように設計されている、このようなバンプ付きダイを表す。本明細書では、「直接相互接続」及び「直接接続された」という用語は、２つのコンポーネント（例えば、ダイとパッケージ基板層）が伝導性インターフェイス（例えば、ボンドワイヤ）により電気的に相互接続されていて、伝導性インターフェイスは２つのコンポーネントに直接接触している、物理的な導電性接続を表すために用いられる。
本明細書では、「基板」という用語は、パッケージ基板を表すために用いられ、製造に関する専門用語で用いられるように、ダイがその上に作製されるウェハ表面を表すために用いられているのではない。「半導体パッケージ」という用語は、ダイを封止し、印刷回路板に相互接続するためのコンポーネントを包括的に表し、本明細書では、ＬＧＡ基板及び蓋（ｌｉｄ）を含めて用いられる。「パッケージ化半導体デバイス」という用語は、パッケージ内に実装されたダイ、並びにパッケージを構成する全てのコンポーネントを表す。本明細書では、「半導体ダイアセンブリ」という用語は、一般にパッケージアセンブリが不完全な状態での、ダイとそれに関連するパッケージコンポーネントに対して用いられる。本明細書である用語が特に定義されない限り、その用語には明瞭な普通の意味が与えられるものとする。
図３は、好ましい実施形態によるリセスボンド半導体パッケージ基板３２０の簡略化された部分断面図を示している。上部金属層、すなわちｎ金属層３４０は、好ましくは、接地面を含む。上部から数えて、第２の金属層、あるいは（ｎ−１）層３４２は、好ましくは、信号層を含む。上部金属層はｎ層と表示され、続く（あるいは下にある）金属層は（ｎ−ｋ）層と表示され、ｋは個々の金属層がｎ層から取り去られる金属層の数を表している。この命名は基板内の金属層の全数に無関係であることが理解されるであろう。第３の金属層、すなわち（ｎ−２）層３４４は、好ましくは電源面を含み、第４の金属層、すなわち（ｎ−３）層３４６は、好ましくは、ランド面を含む。「ランド」は、ＰＣＢと電気的相互接続を生じるように相互接続体（例えば、ハンダボール又はスプリング）に接触させることができる伝導性領域である。信号層を（ｎ−１）金属層３４２に配置することにより、比較的脆い信号トレースに物理的支持が加わる。好ましい実施形態では、信号層は、最外（すなわち、ｎ金属）層３４０上に配置される代わりに、ｎ金属層内で起こりうる比較的大きなＣＴＥの不一致による力からそれを保護する少なくとも１つの金属層の下に層を形成する。
パッケージ基板内の金属層の位置に関するオリエンテーションについてのコメントは、基板上に実装されるダイに対するものであることが理解されるであろう。例えば、ｎ金属層の「下」に位置するものとして（ｎ−１）層を表すことは、（ｎ−１）層が、ｎ金属層よりダイからより離れて配置されていることを示すであろう。基板の上部金属層、すなわちダイに最も近い金属層はｎ金属層であり、下にある各層は（ｎ−１）、（ｎ−２）、（ｎ−３）などと表される。
図４は、半導体パッケージアセンブリ４００の形に形成された、図３に示される基板３２０のより詳細な図を示している。従来の基板設計と同様に、ｎ金属層４４０上に信号金属４０２を置く代わりに、信号層は、基板内でｎ金属層の下に置かれている。ボンドワイヤ４５２は、ハンダマスク層４２８、ｎ金属層４４０及び第１の誘電体層４２４の基板ボンド開口部４０４を通って、（ｎ−１）金属層４４２に配置された信号金属４０２を、集積回路、すなわち半導体ダイ４１０に接続する。リセスボンド基板は、ダイに直接相互接続される金属層が、上部金属層４４０の下の凹んだ位置に置かれているために、そのような名称で呼ばれる。フォトリソグラフィ及びエッチング法を含めて、当技術分野において知られている何らかの方法を用いて、ハンダマスク層４２８、ｎ金属層４４０及び誘電体層４２４の基板ボンド開口部４０４を作り出すことができる。図４に示される好ましい実施形態では、（ｎ−１）層４４２に配置された信号層４０２が示されているが、続く金属層４２２（例えば、（ｎ−２）層４４４、（ｎ−３）層４４６）に信号層を配置することもできる。
ワイヤボンディングの後、ダイ及び基板上側表面４３４の少なくとも一部分を外部環境から保護する、好ましくはモールドコンパウンドすなわちエポキシである封止剤４６０でダイ４１０を封止することができるが、蓋を用いてもよい。次に、ハンダボール４６４が、好ましくは、（ｎ−３）層４４６に配置される導電性ランド４７０に取り付けられる。伝導性ランド４７０は、好ましくはハンダボールパッドであり、これには金メッキされた銅及びニッケルが含まれる。ボールグリッドアレイ（ＢＧＡ）の構成が示されているが、好ましい実施形態の基板３２０を、印刷回路板（ＰＣＢ）との接続に適する相互接続パターン、例えばランドグリッドアレイ（ＬＧＡ）又はリードレス接続を用いて構成できることが理解されるであろう。
典型的な構成では、半導体パッケージアセンブリは動作中に昇温し得る。結果として、様々な材料が異なる比率で膨張しうる。特に、膨張性のより大きい基板誘電体材料（例えば、ＣＴＥが約５０ｐｐｍ／Ｃのビスマレイミドトリアジン（ＢＴ））は、膨張性のより小さい金属層（例えば、ＣＴＥが約１７ｐｐｍ／Ｃの銅）を基板内で伸張させるであろう。このＣＴＥの不一致は、ダイに最も近い金属層（すなわち、ｎ金属層）に特別な応力を加えうる。基板の上側の層は、低ＣＴＥのダイ（例えば、ＣＴＥが約３ｐｐｍ／Ｃのシリコン）に接合されているため、膨張がいくらか制限されているので、結果的にダイに比較的大きな応力が生じる。
相当に異なるＣＴＥをもつ２つの材料を互いに接合し、その構造体の温度を上昇させると、２つの材料の境界とこれらの材料自体に比較的大きな応力が発生しうる。生じたこれらの材料応力は、材料が割れるか、あるいは別の仕方で損傷を受ける程大きくなりうる。半導体パッケージ基板３２０の信号層を、（ｎ−１）層４４２上、あるいはその下の層に置くことにより、信号層はさらにダイ−基板の境界４０６から広がるこれらの材料応力から保護される。図１Ｂに暫時戻ると、従来の基板では、ダイ１１０と精巧な信号層１４０の間の唯一の基板材料は、比較的薄い感光性ハンダマスク層１２８だけである。
図４に示される好ましい実施形態では、信号層金属４０２が、（ｎ−１）層４４２に配置されており、誘電体層４２４、金属層（例えば、接地面）４４０、及びハンダマスク層４２８により、ダイ４１０から保護されている。好ましい実施形態では、ｎ金属層４４０内により大きな金属面（例えば、ＣＴＥが約１７ｐｐｍ／Ｃの銅接地面）が配置できるようにすることによって、この層に存在する介在基板材料（例えば、ＣＴＥが約５０ｐｐｍ／ＣのＢＴ）の量を減らすことにより、この層の実効ＣＴＥが低下する。層内の金属を増やし基板誘電体材料の量を減らすことにより、ｎ金属層４４０のＣＴＥが、通常ＣＴＥが約３ｐｐｍ／Ｃである隣接するシリコンダイ４１０のＣＴＥにより近くなる。ｎ金属層４４０の実効ＣＴＥを小さくしうることにより、ダイ−基板の境界４０６での剥離が起こりにくくなる。
好ましい実施形態の（ｎ−１）信号層配置により、比較的脆い信号金属４０２が、上の、ダイ−基板の境界４０６で発生するより大きな応力から保護される。本質的に、信号層４０２を含む精巧なこれらの回路トレースは、接合部で、あるいは、それらの形内状に存在しうる、直線の不連続部に固有の応力集中点で破壊されないように保護される。図１Ａに暫時戻ると、信号トレース１６０は通常、尖った交差部、すなわち角（ｃｏｒｎｅｒ）のある直線として設計されている。これらの尖った角は、応力集中点になり得、したがって、材料の応力による機械的損傷を特に受けやすい。好ましい実施形態に従って、より大きな材料応力の領域から信号トレースをより遠くに離して配置することにより、半導体パッケージアセンブリの性能にとってしばしば極めて重要である、これらのトレースの構造上の完全性が増すであろう。
信号層金属４０２を基板３２０のｎ金属層４４０の下に配置することにより、電気的な利点を得ることもできる。電気信号が様々な周波数で異なる速度で伝わるとき、その結果は分散と呼ばれる。分散は一般に、信号に含まれる様々な周波数により生じうる、様々な電磁場の構成の結果である。立ち上がり時間が約３５ピコ秒（ｐｓ）の典型的な高速信号では、デジタルパルスの周波数成分は約２０ギガヘルツ（ＧＨｚ）であろう。分散は立ち上がり時間とシステムノイズを増加させるようである。立ち上がり時間は一般に、信号が指定された低い値から指定された高い値に変わるのに要する時間として定義される。より速い立ち上がり時間は、より速い電子デバイスに寄与し、したがって、立ち上がり時間を短くすることが一般に望ましい。システムノイズは、信号に影響を及ぼし、信号により運ばれる情報を歪めうる撹乱として定義されうる。システムノイズをできるだけ少なく保つこともまた望ましい。
分散の源は通常、周波数による電磁場の構成の違いである。誘電率が異なる２つの材料（例えば、誘電率が約５のＢＴ、及び誘電率が約３．９のモールドコンパウンド）の間に電気的トレースが配置されると、電磁場はそれぞれの誘電体を通して異なる速度で伝播する。周波数が変わるとき、電磁場の構造もまた変化し、その結果、実効誘電率は周波数の関数となる。伝播速度に周波数依存性があり、そして分散が生じると言うことができる。その結果、分散の影響を少なくするために、２つの類似の材料の間に電気的トレースを置くことが望ましい。したがって、好ましい実施形態によれば、（図４のように）２つの類似材料（例えば、誘電体層４２４と誘電体コア層４２６）の間に信号層４０２を挟むことにより、分散、立ち上がり時間及び信号ノイズは小さくなるであろう。好ましい実施形態を、信号金属が２つの隣接する類似材料（例えば、ＢＴ誘電体）により挟まれるように、少なくとも１つの誘電体層４２４の下に信号金属４０２を配置することと記述することもできる。
さらに、信号層金属４０２をパッケージの（ｎ−１）層４４２に配置することにより、信号層の両側に２つの完全な平面層（例えば、接地面４４０と電源面４４４）が通常存在するであろう。この構成により信号層４４２のキャパシタンスが増加し、より細い信号トレースでインピーダンスを望ましいものとすることがより容易になる。さらに、望ましいインピーダンスのレベルを維持したままで、信号トレースのピッチをずっと細かくすること（あるいは、間隔をより狭くすること）ができる。さらに、信号層４４２の上の接地層４４０の存在は、ボンドワイヤ４５２の自然な（ｎａｔｕｒａｌ）接地として機能し、高周波信号のクリーンな帰路を提供する。全体的な結果として、これらのボンドワイヤ４５２のインダクタンスが低下する。
ｎ金属層４４０に接地面を配置すると、放射に対して無防備な信号経路の全長がボンドワイヤ４５２の長さに縮小されるので、パッケージから発する放射を少なくすることができる。上に被さるｎ金属層４４０により、（ｎ−１）層４４２上の信号金属４０２の大部分を遮蔽することができるので、信号金属から伝播する放射を少なくすることができるであろう。基板３２０の外側端部に露出している（ｎ−１）層４４２の端部のような、面の端部からの放射効率は、露出した印刷回路トレースからのそれよりずっと小さい。露出したトレースの全長をボンドワイヤ４５２の長さだけに縮小することにより、露出したトレースの長さの２乗に比例する因子だけ、放射は少なくなる。
ｎ金属層４４０に接地面を配置することにより、基板３２０の上部表面へのビアを無くせる可能性もある。図１Ｂに暫時戻ると、通常の構成では、ボンドワイヤ１５２は上部のｎ金属層１４０に直接結合されており、（ｎ−１）層１４２へは、ビア１６２を経て進まなければならない。図４に示されるように、好ましい実施形態による基板では、ボンドワイヤ４５２は（ｎ−１）層４４２に直接結合されていて、この層に到達するためのビアを必要としない。この層のビアを無くすことにより、経路設定は容易なままで、パッケージコスト低減に大きく寄与し得る。ｎ金属層４４０から信号金属４０２へのビアを無くすと、接地面４４０を「クリーン」にするのに寄与し、この面を遮るビアホールを接地面を貫いて作る必要がなくなることになる。クリーンな接地面は、明確な接地面電流経路が望ましい高速信号トレースでは電気的に好ましい。
明快さのために、典型的な低コストパッケージには通常、パッケージ基板の全ての層を貫いてあけたビアがある。これらのビアは通常大きく、接地及び電源面層にスイスチーズのような穴のパターンを後に残すことがある。レーザ穿孔ビアを用いるマイクロビア技術では、これらの基板のコストはレーザで穿孔される必要なビアの数に関連する傾向があるので、コスト低減を特に実現しうる。ビアの数の減少は、ボンドワイヤを組合せ経路設定／ビア層として用いることの直接の結果でありうる。それに応じて、ボンドワイヤは上部誘電体層を貫くビアとしての役目を効果的に果たすことができる。結果的に、好ましい実施形態による基板は半導体デバイスをより安価にすることに寄与することができる。
好ましい実施形態の信号金属４０２は、ｎ金属層４４０上のダイ４１０の真下に配置されていないので、経路設定のより大きな柔軟性を実現できる。図１Ｂに暫時戻ると、従来の基板設計では、ボンドワイヤ１５２は基板ボンドパッド１５６に取り付けられており、そこから信号トレース１６０が、基板１２０の周辺部に向かって外側に経路を定めている。この構成は、ピン数の少ない基板では許容されうるが、半導体ダイが複雑さを増すと、増加し続けるピン数をもつダイを、より小さいパッケージにパッケージ化する必要が生じる。ハンダボール１６４が基板周辺部にだけ置かれた、図１Ｂに示される「減数（ｄｅｐｏｐｕｌａｔｅｄ）アレイ」基板１２０と異なり、多くの基板は「フルアレイ」基板として設計される。フルアレイ基板では、ハンダボールのアレイが基板の全面に配置されている。
フルアレイ基板上のハンダボールに、ダイの経路を設定することは難題であることが多い。今日の半導体パッケージアセンブリの多くで、ダイの面積がパッケージ基板とほとんど同じであるチップ−スケールパッケージ（ＣＳＰ）技術が利用されるため、この難題は一層難しくなる。内部のボールに到達するように、ダイ自体の占有面の下に信号経路を定める必要がある。従来の基板では、このために、特に応力が大きい領域である、ダイのすぐ下のｎ金属層上に信号トレースの経路を定める必要がある。好ましい実施形態によるパッケージ基板は、（ｎ−１）層あるいはその下の層に信号層を置くことにより、ダイの占有面のすぐ下に信号層の経路を定めることに付随するリスクを減らす。
様々な技術分野で、好ましい実施形態の基板を用いることができる。ＣＳＰパッケージでそれを用いることができるが、従来の非ＣＳＰパッケージアセンブリにおいても利点がある。先に述べたように、ピン数は、より新しく、より複雑なダイで増加する傾向がある。その間にも、より小さい電子機器−結果として、より小さいダイ−に対する要望が増え続けている。したがって、経路選定の柔軟性に寄与する基板設計が好ましい。図５は、図４に示される好ましい実施形態の単純化された上面図を示している。ダイ４１０に結合されたボンドワイヤ４５２が、ハンダマスク層４２８と誘電体層（図示せず）の、基板ボンド開口部４０４を通り、下の（ｎ−１）金属層上の露出した信号トレース（やはり図示せず）に取り付けられている。開口部４０４は基板３２０の中心と外縁の間の実質的に中間に配置されているので、次の金属層（図示せず）を通してハンダボール（図示せず）まで信号経路を定めるのに、開口部の外側と内側の両方のスペースを利用することが比較的容易であろう。
図６は、別の実施形態の簡略化された上面図を示しており、基板ボンド開口部６０４が基板６２０の外縁近くに配置されている。この別の実施形態により、パッケージの占有面に対して、基板６２０に結合されるダイ６１０をずっと大きくすることができる。この場合、開口部６０４を通して、露出した信号金属に、ボンドワイヤ６５２を取り付けることができる。本明細書に記載された様々な設計上の選択肢（例えば、基板ボンド開口部の配置、信号層の位置）を、本発明の精神から逸脱することなく組み合わせられることが理解されるであろう。さらに、本明細書に記載された実施形態は、４金属層（あるいは「４層」）基板を用いて例示されたが、より少ないか、より多い金属層をもつ基板も、好ましい実施形態の構成による利点があるであろう。
上の説明は本発明の原理及び様々な実施形態を例示しようとするものである。上の開示が十分に理解されれば、当分野の技術者には多数の変形形態と変更が明らかとなるであろう。特許請求の範囲は、このような変形形態と変更の全てを包含すると解釈されるものと見なされている。
以上の説明に関して更に以下の項を開示する。
（１）第１の金属層と、
下にある金属層と、
前記第１の金属層と前記の下にある金属層の間の誘電体層と
を備え、前記の下にある金属層がボンドワイヤにより半導体ダイと電気的接続を形成するようになっている半導体パッケージ基板。
（２）前記の下にある金属層が信号層を備え、前記第１の金属層が接地面を備える第１項記載の半導体パッケージ基板。
（３）パッケージ基板上に半導体ダイを組み込む方法であって、
前記ダイを前記基板の第１の層の上に取り付けること、及び
前記基板の、下にある金属層にダイをワイヤボンディングすること
を含む方法。
（４）前記第１の金属層の一部分を取り除くことにより、前記の下にある金属層の一部分を露出させることをさらに含む第３項記載の方法。
（５）前記基板にハンダボールを付けることをさらに含む第３項記載の方法。
（６）集積回路ダイと、
誘電体層で隔てられた、第１の金属層と下にある金属層を含むパッケージ基板と
を備え、前記第１の金属層が前記集積回路ダイを受容するようになっており、前記の下にある金属層がワイヤボンディングにより前記集積回路に電気的に接続するようになっているパッケージ化半導体デバイス。
例示的パッケージ基板に組み込まれた半導体ダイの上面図である。 図１Ａの横断面図である。 図１Ｂの単純化された部分横断面図である。 好ましい実施形態による半導体パッケージ基板の単純化された部分横断面図である。 図３に示される例示的パッケージ基板に組み込まれた半導体ダイの横断面図である。 図４に示される好ましい実施形態の単純化された上面図である。 別の実施形態の単純化された上面図である。
符号の説明
１００ 半導体ダイアセンブリ
１１０、４１０ 半導体ダイ
１２０ パッケージ基板
１２２ 導電性金属（層）
１２４ 誘電体（層）
１２６、４２６ 誘電体コア層
１２８ 感光性ハンダマスク層
１３０ ダイ取付けコンパウンド
１３２ 中央部分、フラッグ
１３４ 基板上側表面
１３６ ダイの裏面
１４０ 第１の金属層（ｎ金属層）、信号層
１４２ 第２の金属層（（ｎ−１）金属層）、接地面
１４４ 第３の金属層（（ｎ−２）金属層）、電源金属面
１４６ 第４の金属層（（ｎ−３）金属層）、ボール金属層（ランド金属面）
１５０ 介在する誘電体材料
１５２ ボンドワイヤ
１５４ ダイボンドパッド
１５６ 基板ボンドパッド
１６０ 金属トレース
１６２ ビア
１６４ ハンダボール
１７０ 導電性領域（ランド）
３２０ リセスボンド半導体基板
３４０ 第１の（上部）金属層（ｎ金属層）、接地層
３４２ 第２の金属層（（ｎ−１）金属層）、信号層
３４４ 第３の金属層、電源層
３４６ 第４の金属層、ランド面
４００ 半導体パッケージアセンブ
４０２ 信号金属（層）
４０４、６０４ 基板ボンド開口部
４０６ ダイ−基板の境界
４２２ 金属層
４２４ （第１の）誘電体層
４２８、６２８ ハンダマスク層
４３４ 基板上側表面
４４０ 第１の金属層（ｎ金属層）、接地層
４４２ （ｎ−１）金属層（下にある金属層）、信号層
４４４ （ｎ−２）金属層
４４６ （ｎ−３）金属層
４５２、６５２ ボンドワイヤ
４６０ 封止剤
４７０ 導電性ランド
４６４ ハンダボール
６１０ ダイ
６２０ 基板

Claims (2)

  1. 第１の金属層と、
    下にある金属層と、
    前記第１の金属層と前記の下にある金属層の間の誘電体層と
    を備え、前記の下にある金属層がボンドワイヤにより半導体ダイと電気的接続を形成するようになっている半導体パッケージ基板。
  2. パッケージ基板上に半導体ダイを組み込む方法であって、
    前記ダイを前記基板の第１の層の上に取り付けること、及び
    前記基板の、下にある金属層にダイをワイヤボンディングすること
    を含む方法。
JP2004079369A 2003-03-21 2004-03-19 リセスボンド半導体パッケージ基板 Pending JP2004289156A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US45670803P 2003-03-21 2003-03-21
US10/714,285 US20040183167A1 (en) 2003-03-21 2003-11-14 Recessed-bond semiconductor package substrate

Publications (1)

Publication Number Publication Date
JP2004289156A true JP2004289156A (ja) 2004-10-14

Family

ID=32830057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004079369A Pending JP2004289156A (ja) 2003-03-21 2004-03-19 リセスボンド半導体パッケージ基板

Country Status (3)

Country Link
US (1) US20040183167A1 (ja)
EP (1) EP1460687A1 (ja)
JP (1) JP2004289156A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005001590B4 (de) * 2005-01-12 2007-08-16 Infineon Technologies Ag BOC-Package
US7867816B2 (en) 2005-12-22 2011-01-11 Broadcom Corporation Method and system for innovative substrate/package design for a high performance integrated circuit chipset
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US7858402B2 (en) * 2007-11-28 2010-12-28 Broadcom Corporation Integrated circuit package having reversible ESD protection
US8643184B1 (en) * 2012-10-31 2014-02-04 Intel Corporation Crosstalk polarity reversal and cancellation through substrate material tuning
EP2869339B1 (en) 2013-10-31 2016-07-27 Ampleon Netherlands B.V. Transistor arrangement
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
WO2016144356A1 (en) * 2015-03-11 2016-09-15 Intel Corporation Stretchable electronics fabrication method with strain redistribution layer
KR20210098565A (ko) * 2020-01-31 2021-08-11 에스케이하이닉스 주식회사 파워 트레이스 패턴 및 접지 트레이스 패턴을 구비하는 패키지 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
MY107849A (en) * 1991-09-09 1996-06-29 Hitachi Cable Composite lead frame and method for manufacturing the same.
JPH09232465A (ja) * 1996-02-27 1997-09-05 Fuji Kiko Denshi Kk 半導体実装用プリント配線板
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6465882B1 (en) * 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板

Also Published As

Publication number Publication date
EP1460687A1 (en) 2004-09-22
US20040183167A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6396136B2 (en) Ball grid package with multiple power/ground planes
US5864470A (en) Flexible circuit board for ball grid array semiconductor package
US6921972B1 (en) Leadless chip carrier design and structure
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
KR100324708B1 (ko) 반도체장치
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
KR20060079754A (ko) 반도체 패키지용 칩 패드가 라우트된 리드 프레임
US7109573B2 (en) Thermally enhanced component substrate
JP2004289156A (ja) リセスボンド半導体パッケージ基板
US6537857B2 (en) Enhanced BGA grounded heatsink
US8138608B2 (en) Integrated circuit package substrate having configurable bond pads
US20050051907A1 (en) Integrated circuit package
US20020105077A1 (en) Semiconductor package having changed substrate design using special wire bonding
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
US20050093170A1 (en) Integrated interconnect package
US7858402B2 (en) Integrated circuit package having reversible ESD protection
JP3658162B2 (ja) 半導体装置
KR20010070124A (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
KR102003389B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法