JP2004289154A - 超浅型接合のための接合狭小化用相補インプラント - Google Patents

超浅型接合のための接合狭小化用相補インプラント Download PDF

Info

Publication number
JP2004289154A
JP2004289154A JP2004079351A JP2004079351A JP2004289154A JP 2004289154 A JP2004289154 A JP 2004289154A JP 2004079351 A JP2004079351 A JP 2004079351A JP 2004079351 A JP2004079351 A JP 2004079351A JP 2004289154 A JP2004289154 A JP 2004289154A
Authority
JP
Japan
Prior art keywords
junction
dopant
ultra
semiconductor substrate
narrowing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004079351A
Other languages
English (en)
Other versions
JP2004289154A5 (ja
Inventor
Amitabh Jain
ジャイン アミタバ
Stephanie W Butler
ダブリュー、バトラー ステファニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004289154A publication Critical patent/JP2004289154A/ja
Publication of JP2004289154A5 publication Critical patent/JP2004289154A5/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】イオン注入工程でのドーパントのチャンネリングを最小限に抑制し、また引き続く熱アニール処理工程でのドーパントの拡散を抑制することにより接合深さを制御してドーパント濃度分布を狭小化した超浅型接合を半導体基板内に形成する方法を提供する。
【解決手段】半導体基板をドーピングする以下の工程により同基板内に超浅型接合を形成する方法を提供する：上記半導体基板の表面領域に第一の注入エネルギーによりアンチモンイオンを注入する；上記表面領域に第二の注入エネルギーによりフッ素イオンを注入する；上記表面領域に第一の注入エネルギーおよび第二の注入エネルギーより低い第三の注入エネルギーにより二フッ化ホウ素イオンを注入する；およびｄ．ホウ素ドーパントを高速熱アニール処理により活性化する。
【選択図】図３

Description

関連出願の相互参照
該当しない
連邦政府により資金が提供された研究開発
該当しない
本発明は一般的にドーパントのイオン注入により半導体ウエハー内に超浅型接合を形成する方法に関し、より詳細にはイオン注入工程でのドーパントのチャンネリングを最小限に抑制し、また引き続く熱アニール処理工程でのドーパントの拡散を抑制することにより接合深さを制御し、ドーパント濃度分布を狭小化する方法に関する。
近代的な集積回路のための半導体技術の中心部は過去１世紀にわたって進展し続けている。半導体としてのセレンの特殊な性質は19世紀の後半に観察され認識された。最初のトランジスター設計が提案されたのは1930年代であった。しかしながら、機能的な点接触型トランジスターの開発は1940年代後半まで待たなければならなかった。1950年代では、電子工学分野は回路設計における個別的回路部品（例えばトランジスター、レジスターおよびキャパシター）の使用を中心として展開した。集積回路、すなわち個別的部品を使用するのではなく複数の回路部品を単一の半導体基板内に一体化した回路、が開発されたのは1950年代の後半のことであり、開発者はTexas Instruments, Inc.のJack Kilbyであった。
1950年代の後半以降、集積回路技術は急速に進展し、電子装置が使用されている事実上全ての産業および生産力に革命的な変革をもたらした。全般的な電子装置、特に集積回路、の浸透は主として回路の機能性を向上すると同時に装置のコストとサイズを減少させる能力によるものであった。これらの発展に対して触媒的な役割を果たしたのは、半導体の生産技術における数多くの進歩であり、多くの種類の技術が半導体基板上に集積回路を組み立てるために使用された。材料、装置およびプロセスの改良により、ますます複雑になる回路の速度が上昇し、電力消費量が減少しかつ小型化した。
集積回路は典型的には結晶性ケイ素ウエハーの表面上に組み立てられる（ヒ化ガリウムやゲルマニウムといった他の種類の半導体材料のウエハー上に組み立てられることもあるが）。個々の回路部品はウエハーの内部あるいは表面上に形成される。次いで、半導体基板上での個々の回路部品間の電気的な相互連結性は適切にパターン化された導体および絶縁体を交互に重ね合わせることにより確保する。回路部品およびこれらの間の相互連結は一連のよく知られた工程（例えば、フォトリソグラフィ、薄膜析出、選択的エッチング、イオン注入、熱処理等）により形成される。
過去の20年間、金属酸化膜半導体（MOS）技術は集積回路設計における中心的な存在であった。MOS集積回路の心臓部は金属酸化膜半導体電解効果トランジスター（MOSFET）であり、これは高速スイッチの役割を果たしている。MOSFETにおいては、ソース電極とドレイン電極の間に位置する薄いチャンネルでの導電度は同チャンネル近傍に位置するゲート電極に電圧を加えることにより制御する。理想的には、MOSFETは「オン」の状態では高い駆動電流と低い内部インピーダンスを示し、「オフ」の状態では高い内部インピーダンスと低い漏れ電流を示す。MOSFETは非常に高い雑音排除性、広い電圧範囲での操作性その他の多くの望ましい性能を示すので理想的な論理回路用のデバイスとなっている。
MOSFETは、ソース電極、ドレイン電極およびチャンネルのドーピング方法次第でｎ型かｐ型のいずれかに分類できる。ｎ型MOSFETでは、トランジスターのソース電極およびドレイン電極はｎ型ドーパントで、チャンネルはｐ型ドーパントでドーピングされる。ｎ型ドーパントはケイ素に比べて電子量が多く（例えば、ヒ素およびリン）、ｐ型ドーパントはケイ素に比べて電子量が少ない（例えば、ホウ素およびインジウム）。半導体格子内にｎ型ドーパントを挿入することにより、同半導体の伝導帯には追加的な量の電子が注入される。ｎ型MOSFETでは伝導帯電子は多数荷電キャリアーであるので、電流の伝導は主として伝導帯電子による。その結果、ｎ型MOSFETのｐ型ドーパントでドーピングされたチャンネル内での伝導は、ゲート電極に加えられたポテンシャルがチャンネル内の伝導帯電子濃度を相当高めた場合のみに起こる。
逆に、ｐ型MOSFETでは、ソース電極およびドレイン電極はｐ型ドーパントで、チャンネルはｎ型ドーパントでドーピングされる。半導体格子内にｐ型ドーパントを挿入することにより価電子帯「正孔」が生じる。価電子帯「正孔」とは半導体内の価電子帯内での正に荷電した電子欠損であり、外部電界が加えられると移動できる。ｐ型MOSFETでは伝導帯電子は少数荷電キャリアーであり価電子帯「正孔」は多数荷電キャリアーであるので、電流の伝導は主として価電子帯「正孔」による。その結果、ｐ型MOSFETのｎ型ドーパントでドーピングされたチャンネル内での伝導は、ゲート電極に加えられたポテンシャルがチャンネル内の価電子帯「正孔」濃度を相当高めた場合のみに起こる。
現在の超大規模集積回路（ULSI）を使用した集積回路設計では、しばしば数億もの数の回路エレメントを使用している。これら回路での充填密度の増加は半導体製造プロセスに対して数多くの困難な課題をつきつけている：例えば、集積回路の特性と操作性を損なうことなく個々の製造段階で個々の回路エレメントのサイズを減少させなければならない。回路設計においてMOSFETが多用されている理由のひとつはそのスケーラビリティ（拡大縮小能力）にある。これらデバイスのスケーラビリティによりいくつかの利点がもたらされている。第一に、MOSFETはデバイスの充填密度を高めることができ、それにより集積回路のサイズを減少できる。第二に、より小さなサイズに対するスケーリングによりトランジスターの周波数応答性が向上する。それの信号伝播時間はチャンネル長さに逆比例するからである。第三に、チャンネル長さとゲート酸化物厚さの減少によりトランジスターの相互コンダクタンスが向上し、これによりトランジスターのカレント・ドライブが増加する。
MOSFETのサイズは引き続いて減少しており、それに従ってスケーリングはますます困難になっている。その理由のひとつがいわゆる「短チャンネル効果」によるものである。長いチャンネルを有するデバイスでは、チャンネル内の多数荷電キャリアーを減少させ少数荷電キャリアーを引き付けるのは主としてゲート電圧の役割である（このプロセスは反転として知られている）。それに対して、極めて短いチャンネルを有するデバイスでは、ソース電極およびドレイン電極により発生した電界がチャンネル内反転に寄与する。これらの短チャンネル効果により、反転およびチャンネル内伝導に必要なしきいゲート電圧（Vt）は低下する。このような場合には、Vt値は一定ではなく、それどころかドレイン電界およびソース電界が増加するに従って減少する。この現象はVtロールオフとして知られている。この効果は高いドレイン電圧を採用した場合に特に顕著に見られ、DIBL（drain-induced barrier lowering）を引き起こす。DIBLは、出力コンダクタンスおよびVt測定値に対してドレイン電圧が有する効果である。この効果は、しきい電圧測定値のゲート長さの減少による変化として観察される。チャンネルが非常に短くドレイン電圧が高い場合には、ゲート電圧にかかわらず、反転領域はチャンネル長さにわたって広がる可能性がある。このような場合（パンチスルーとして知られている）には、トランジスターは「オン」状態にロックされる。従って、MOSFETサイズが減少するに従って、「短チャンネル効果」（例えば、接合パンチスルー、漏洩および接触抵抗）によりトランジスターの性能と信頼性は損なわれる。
MOSFET内での「短チャンネル効果」の抑制は、そのサイズを0.1ミクロン以下にまで減少させる場合の最も困難な課題のひとつである。MOSFET内で「短チャンネル効果」が起こるのは他のMOSFETエレメントのサイズを適切に減少させることなくゲート長さだけを減少させた場合のみであるので、ソース電極およびドレイン電極のサイズも減少させることによりこのような望ましくない効果を抑えることが可能である。このことは、ゲート電極の下側に部分的に位置するソース電極およびドレイン電極への超薄型エクステンションの使用により達成できる。簡単に言えば、MOSFETチャンネルを横方向に100nm以下にまで縮小する場合には、「短チャンネル効果」を抑制するためにはソース／ドレイン（S/D）エクステンション接合の深さを比例して30nm未満にまで縮小する必要がある。更に、（S/D）エクステンション領域のシート抵抗は、チャンネル抵抗を相当程度増加させることのないように縮小させる必要がある。このことは、超薄型S/Dエクステンション内での活性ドーパント濃度を更に高める必要があることを意味している。
Semiconductor Industry Association (SIA)はNational Technology Roadmap for Semiconductors (NTRS)を策定した。これは、今後数世代の集積回路デバイスを開発するためのロードマップである。1997年でのSIAのNTRSによれば、デバイスのサイズが0.25ミクロン（μm）から0.1μmにまで減少させるためには接合深さを750ナノメートル（nm）から30nmにまで減少させる必要があろう。それと同時に、許容できるシート抵抗を維持するためには、接合内のドーパント濃度を5倍程度増加させる必要があろう。従って、高ドーパント濃度の超薄型S/Dエクステンション（超薄型接合としても知られている）に対して多くの研究がなされている。
不幸にして、種々の因子により、半導体基板内に超薄型接合を形成するのが困難となっている。特に、イオン注入工程でのドーパントのチャンネリングおよび熱活性化工程でのドーパントの拡散は接合を拡げる傾向にある。半導体基板内に超薄型接合の形成に関連するこれらの困難さにもかかわらず、これらの接合は将来のMOSFETにとって必要な部品である。必要とされるのは、イオン注入工程でのドーパントのチャンネリングおよび熱活性化工程でのドーパントの拡散の効果を克服し、それによって次世代MOSFETおよびその他の集積回路部品での短チャンネル効果への抵抗を提供するためのMOSFET内に超薄型接合を形成するための方法である。
好適な実施例の簡単な要約
本発明の好適な実施例のいくつかは、半導体基板内に超薄型接合を形成する方法に関しており、ここではドーパントのチャンネリングおよび拡散の効果を抑制するために多段イオン注入工程を用いている。好適な一実施例によれば、主ドーパントを注入するプロセスに加えて接合狭小化種を注入するひとつのプロセスからなるイオン注入工程を採用しており、これにより境界が明瞭な超薄型接合を形成する。他の好適な実施例によれば、主ドーパントを注入するプロセスに加えて接合狭小化種を注入する複数のプロセスからなるイオン注入工程を採用しており、これにより境界が明瞭な超薄型接合を形成する。これらの注入プロセスに続いて、主ドーパントは急速熱アニール処理プロセスにより活性化される。
本発明の更に他の好適な実施例によれば、上記方法のひとつにより半導体基板内に形成された超薄型接合に関している。
本発明を添付図面を参照して更に詳細に説明する。
好適な実施例の詳細な説明
図１は本発明の好適な一実施例により半導体基板２０内に製造されたMOSFET１０の断面図である。同図において、ゲート電極３０はゲート誘電体４０の上側に設置され、またゲート誘電体４０はチャンネル５０の上側に設置されている。チャンネル５０はドレイン電極６０とソース電極７０を分離している。ドレイン・エクステンション８０とソース・エクステンション９０は部分的にゲート誘電体４０の下側に位置しており、それにより部分的にチャンネル５０内に侵入している。ゲート電極３０に適切な電圧を印加することにより、少数荷電キャリアーがチャンネル５０内に蓄積し、ドレイン電極６０とソース電極７０の間に伝導通路を形成する。ポケット１００は適切なポケット種でドーピングされる。同ポケット種は、ドレイン電極６０およびソース電極７０からチャンネル５０内に侵入する電界を制限することにより短チャンネル効果を抑える役割を果たす。
本発明の好適な実施例のいくつかは、主ドーパント注入工程に接合狭小化のためのひとつの注入工程を追加することによる相乗効果は半導体基板内に境界が明瞭な超薄型接合の形成を容易化するとの発見から導かれた。更に、本発明の好適な実施例のいくつかは、主ドーパント注入工程に接合狭小化のための複数の相補的な注入工程を追加することによる相乗効果は半導体基板内に境界が明瞭な超薄型接合の形成を特に容易化するとの発見から導かれた。このように、本発明の好適な実施例は、超薄型接合の形成のために複数の互いに明確に相違する注入工程により構成されている。本明細書内で使用される「超薄型接合」とは薄型のソース・エクステンションあるいはドレイン・エクステンションのことであり、これは半導体基板内に約1000オングストローム（A）以下の深さまで侵入し、半導体基板内でのピーク濃度で約5×1018原子cm-3以上の主ドーパントを含有している。また本明細書内で使用される「接合深さ」とは、半導体基板内での主ドーパント濃度が約1017原子cm-3以下にまで低下する深さのことである。
本明細書内で使用される「主ドーパント」とは、ｐ型あるいはｎ型のドーパントあるいはその前駆体であって、それの深さ分布が超浅型接合の境界を決め、またその濃度が同接合のシート抵抗を主に決めるものである。適切な主ドーパントの例として、半導体の電子性質の変更に適したｐ型およびｎ型のドーパントが挙げられる。従って、ｐ型ドーピングに適した主ドーパントの例として周期律表III族元素（例えば、ホウ素、ガリウムおよびインジウム）、またｎ型材料に対して適した主ドーパントの例として周期律表V族元素（例えば、リン、ヒ素およびアンチモン）が挙げられる。好適な主ドーパントはホウ素およびその前駆体である。
多くのMOSFETにとってホウ素は望ましいｐ型ドーパントである。しかしながら、ホウ素は後述するように浅型接合に使用する際に問題となるいくつかの性状を有している。第一に、ホウ素は質量およびサイズが小さいのでケイ素格子をチャンネリングで通過する可能性がある。更に、ホウ素は過渡増速拡散（transient enhanced diffusion, TED）から大きな影響を受け、そのためにイオン注入後に採用可能な後続熱処理プロセスに大きな制約を加える。更に、既存のイオン注入装置能力およびホウ素の低原子量の観点からみてそれの使用はほぼ限界に達している。今日の技術により使用エネルギーは約5keVにまで低下しているとしても、それでも軽量のホウ素原子は必要以上に（例えば予測された正規分布を越えて）移動する可能性があり、接合が必要以上の深さに達する可能性がある。更に、注入エネルギーの値が低下するに従って、注入ビームの適切な制御はますます困難になる。
本発明の好適な実施例は半導体基板内に適切な化学種（例えば望ましいドーパントおよび接合狭小化種）の深さと濃度分布を確保するための手段としてイオン注入技術を採用している。イオン注入工程期間中に望ましい化学種のイオン化された前駆体はイオン源内に生成し、所定の運動エネルギーまで加速され、半導体基板表面に向けられる。これらのエネルギーを有するイオンは半導体基板内部に侵入する。最終的には、これらのイオンは基板に衝突した結果運動エネルギーを失い、基板内に静止する。一般的には、イオンの運動エネルギーが高い程、それらは基板内に深く侵入する。それとは対照的に、一般的には低エネルギーの注入により浅型接合が形成される。
しかしながら、超浅型接合はドーパント種の前駆体の運動エネルギーを低下させるだけでは形成できない。これにはいくつかの理由がある。第一に、インプラントのエネルギーが低下するに従いイオンビームの焦点が縮小し、その結果インプラントの制御が困難になる。従って、イオン注入が達成可能な接合最低深さはイオンビーム焦点によって制約されることになる。第二に、半導体基板は結晶性であるので、ドーパントの深さ分布はいくらかのチャンネリングを反映し、その度合いは結晶格子に対するイオンビームの配向によって決まる。本発明の好適な実施例は結晶性の半導体基板を採用している。基板内原子は規則的な格子内に存在しているので、同基板は結晶面とチャンネルを有している。イオン注入工程期間中に、エネルギーを有するイオンの一部は半導体基板の開放チャンネル内を移動する可能性がある。これらのイオンの単位長さ当たりの衝突回数はチャンネリングしていないイオンに比べて少ないので、チャンネリングしていないイオンはチャンネリングしているイオンに比べて基板内により深く侵入することになる。従って、チャンネリングによりドーパントのイオンは基板の結晶軸あるいは結晶面に沿って優先的に侵入することになり、その結果、非晶質（つまり結晶質ではない）基板材料に関して予測される深さ分布よりは深くテーリングすることになる。このような現象はホウ素の場合に特に顕著に見られる。なぜならば、同元素は質量およびサイズが小さいので他のドーパントよりはチャンネリングを多く引き起こすからである。
本発明の好適な実施例は、イオン注入工程に続いて、半導体基板内の格子にドーパントを注入するためのアニール処理工程を実施する。アニール処理は半導体基板を所定の温度で所定の時間熱処理して、ドーパントを活性化すると同時に半導体基板の導電率とバルクの特性を変更する。それと同時に、半導体基板の温度上昇によりドーパントの拡散は加速される。酸素と半導体基板内の隙間を提供する欠陥が存在することにより、ドーパントの拡散は更に加速する。これらの効果は、酸素による増速拡散（oxygen enhanced diffusion, OED）および過渡増速拡散（transient enhanced diffusion, TED）と呼ばれている。OEDおよびTEDにより、ドーパントの格子内拡散速度は10,000倍も上昇する可能性がある。
本発明の好適な実施例は、より好ましくは、薄型接合を維持しつつドーパントのインプラントの活性化のために高速熱アニール処理（rapid thermal annealing, RTA）を採用する。典型的なアニール処理の温度プログラムでは、目標温度まで一定の速度で温度上昇を正確に制御し、一定の期間目標温度でアニール処理し、ついで一定の速度で冷却する。一般的には、高速昇温、高速冷却が望ましい。なぜならば、これにより高温期間を短縮でき、OEDおよびTEDに起因する拡散を最小化できるからである。ただし、RTAはアニール処理中での拡散を最小化するために使用できるけれども、アニール処理プロセスに対する相当な変更（例えば、アニール処理温度の低下）により、ドーパント種の活性化量は減少する可能性があり、また半導体装置の運転特性に悪影響を及ぼす可能性がある。従って、アニール処理の温度プログラムの変更だけではOEDおよびTEDに関連する深さ分布上の問題を解決できない。
アニール処理と同様、拡散効果もホウ素を使用した場合に特に顕著に現れる。これにはいくつかの理由がある。第一に、ホウ素自身の拡散率は他のドーパントに比べて高い。更に、ホウ素は過渡増速拡散（TED）および酸素による増速拡散（OED）から特に影響を受けやすい。これらの両現象により、ホウ素の有効拡散速度はそれ自身の拡散率から予測されるよりは遥かに高くなる。TEDおよびOEDは、ホウ素原子がケイ素内の隙間のような欠陥（例えば、ケイ素原子がケイ素格子から放出された結果の隙間、このような欠陥はホウ素と共にホウ素自身よりは高速で拡散する）と結合した際に起こる。ホウ素／隙間の結合はホウ素自身よりは高速で拡散するので、接合深さは増加し制御程度は低下する。
本明細書内で使用される「接合の拡がり」とは主ドーパントの接合深さの増加のことである。半導体基板内での接合の拡がりを増加させる因子の中には、イオン注入工程中での主ドーパントのチャンネリングおよびその後に実施される熱処理（例えば熱アニール処理）工程中での主ドーパントの熱拡散の両方が含まれる。OEDおよびTEDは、アニール処理の結果発生する接合の拡がりを更に助長する。本明細書内で使用される「接合狭小化イオン注入工程」とは、接合の拡がりを抑制する化学種の注入のことであり、これが達成される機構は問わない。従って、ある化学種を注入して半導体基板内に無秩序さを導入し、それによってチャンネリングを抑制することは一種の接合狭小化イオン注入工程である。同様に、例えばOEDおよびTEDに起因する主ドーパントの熱拡散を抑制する化学種の注入は他の種類の接合狭小化イオン注入工程である。熱拡散を抑制することによって機能する接合狭小化イオン注入工程は主ドーパントの注入の前あるいは後のいずれかで実施してよい。しかし、主ドーパントのチャンネリングを抑制する接合狭小化イオン注入工程は主ドーパントの注入前に実施する必要がある。接合狭小化イオン注入工程は複数の機構により機能するものであってよい。
本明細書内で使用される「接合狭小化種」とは接合狭小化イオン注入工程に有益な化学種のことである。広範囲にわたる化学種および原子種が接合狭小化イオン注入工程のための接合狭小化種として使用可能である。接合狭小化種はアンチモン、ゲルマニウム、ケイ素、炭素、フッ素、塩素、臭素、ヨウ素およびこれらの混合物などから選ばれるイオン化された化学種が好ましい。従って、代表的な化学種の例としてF+、Sb+、SiCl3 +、およびBr+が挙げられる（ただし、これによって本発明の範囲は制限されない）。
本明細書内で使用される「ポケット注入工程」とは、超薄型のドレイン・エクステンションあるいはソース・エクステンションのすぐ外側の空間領域内にポケット種を堆積させる注入工程のことである。一般的には、超薄型のドレイン・エクステンションあるいはソース・エクステンション内に使用されたドーパントがｐ型の場合には、ポケット種はｎ型である。逆に、超薄型のドレイン・エクステンションあるいはソース・エクステンション内に使用されたドーパントがｎ型の場合には、ポケット種はｐ型である。好ましくはホウ素が超薄型のドレイン・エクステンションあるいはソース・エクステンション内で働くドーパントとして使用される。従って、ポケット種は好ましくはｎ型ドーパントである。より好ましくは、ポケット種はリンである。
本明細書内で使用される「シート抵抗」とは、シート材料の電子流に対する抵抗のことである。一般的には、シート材料が厚くなるに従ってシート抵抗は低下する。同様にして、一般的には、ドーパント濃度が増加するに従ってシート抵抗は低下する。好ましくは、本発明の好適な実施例による超薄型接合のシート抵抗は1000Ω／平方未満である。より好ましくは、本発明の好適な実施例による超薄型接合のシート抵抗は700Ω／平方未満である。
主ドーパントの注入は、望ましい深さ分布の点から適切である限り、どのような運動エネルギー、（全体的な）投入量、傾斜角およびより角の条件下で実施してよい。好ましくは、平均的な注入深さとして1000A未満、より好ましくは300A、を確保する点から主ドーパントの運動エネルギーを決める。主ドーパントがBあるいはBF2により構成される場合には、インプラントの運動エネルギーは好ましくは約5keV以下である。与えられた深さ分布に対する注入ドーパントの濃度はインプラント投入量の関数である。好ましくは同投入量は約1×1014cm-2と約1×1016cm-2の間であり、より好ましくは約2×1014cm-2と約6×1015cm-2の間である。
接合狭小化種の注入は、望ましい深さ分布および効果の点から適切である限り、どのような運動エネルギー、現投入量、傾斜角およびより角の条件下で実施してよい。好ましくは、接合狭小化インプラントに使用される接合狭小化種の運動エネルギーは望ましいインプラント深さを確保する点から決める。好ましくは、接合狭小化種の運動エネルギーは約1keVと約30keVの間である。与えられた深さ分布に対する接合狭小化種の濃度は接合狭小化インプラント投入量の関数である。好ましくは同投入量は約5×1012cm-2と約5×1015cm-2の間であり、より好ましくは約1×1013cm-2と約1×1015cm-2の間である。
本発明の好適な実施例は、イオン注入工程に続いて、注入されたドーパントの活性化のためにドーパント拡散に起因する接合の拡がりを最小限に抑えつつ熱処理工程を実施する。好ましくは、同熱処理工程は、熱供給量の関数であるドーパント活性を最適化する高速熱アニール処理（rapid thermal annealing, RTA）で実施する。好ましくは、RTA工程での最高温度は約850℃と約1150℃の間であり、より好ましくはRTA工程での目標温度は約950℃と約1050℃の間である。好ましくは、RTA工程中の目標温度での熱処理時間は約20秒と約60秒の間である。それ以外の方法として、RTA工程は目標温度での熱処理時間はほとんどないかゼロであるスパイク・アニール処理で実施してよい。
本発明の好適な一実施例によれば、１種類の接合狭小化種を注入し次いで１種類の主ドーパントを注入し次いでRTA工程を実施することにより超浅型接合を形成する。この好適な実施例でのフロー図を図２に示している。接合狭小化種注入工程２００は適切なエネルギーおよび投入量の条件下で実施される。次いで、主ドーパント注入工程２１０は望ましい深さ分布を得る点からの適切なエネルギーおよび投入量の条件下で実施される。最後に、RTA工程２２０で主ドーパントを活性化する。追加的な工程、例えばポケット注入工程２３０、を実施してよい。
本発明の好適な他の実施例によれば、２種類の接合狭小化種を注入し次いで１種類の主ドーパントを注入し次いでRTA工程を実施することにより超浅型接合を形成する。この好適な実施例でのフロー図を図３に示している。接合狭小化種注入工程３００は適切なエネルギーおよび投入量の条件下で実施される。次いで、もうひとつの接合狭小化種注入工程３１０が適切なエネルギーおよび投入量の条件下で実施される。次いで、主ドーパント注入工程３２０は望ましい深さ分布を得る点からの適切なエネルギーおよび投入量の条件下で実施される。最後に、RTA工程330で主ドーパントを活性化する。追加的な工程、例えばポケット注入工程３４０、を実施してよい。
図４は半導体基板内の深さの関数としてのホウ素濃度に関して２種類の注入例を比較している。第一の例では、アンチモン、次いで二フッ化ホウ素次いでリンを使用した異なった３注入工程により実施した。アンチモン（Sb+）インプラントの運動エネルギーは30keV、投入量は2×1013cm-2および傾斜角は０°である。二フッ化ホウ素（BF2 +）インプラントの運動エネルギーは6keV、投入量は１×1015cm-2および傾斜角は０°である。リン（P+）インプラントの運動エネルギーは40keV、投入量は9×1013cm-2および傾斜角は15°である。第二の例では、アンチモンの注入後で二フッ化ホウ素の注入前にフッ素インプラントを追加的に注入したのを除けば第一の例と同様にして実施した。フッ素（Ｆ+）インプラントの運動エネルギーは30keV、投入量は1×1015cm-2および傾斜角は０°である。
ソース・エクステンションおよび／あるいはドレイン・エクステンション内のドーパント濃度を半導体基板内の深さの関数として急峻に低下させることにより境界が明瞭な超薄型接合が形成される。図４に示されるように、アンチモンとフッ素のインプラントを両方とも二フッ化ホウ素インプラント前に注入した第二例の方が半導体基板内の深さの関数としてのドーパント濃度をより急峻に低下させた。このことは、第二例で形成された超薄型のドレイン・エクステンションあるいはソース・エクステンションとチャンネルの間の接合内での方がドーパント濃度はより急峻に低下することを意味する。更に図４に示されるように、第二例での方がホウ素濃度は基板内のより浅い点で10-17cm-3未満のレベルにまで低下しており、接合はより薄いことを意味している。従って、接合狭小化のための２種類の工程（すなわちアンチモンとフッ素の注入）は単一の接合狭小化工程を超えたメリットを提供する。
更に、第二例での２種類の接合狭小化工程はポケット分布に対してもメリットを提供する。図５は半導体基板内の深さの関数としてのリン濃度に関して図４で示されるのと同じ２種類の注入例を比較している。理想的には、ポケット分布は超薄型のドレイン・エクステンションおよび／あるいはドーパントのすぐ外側に存在し、チャンネル内には非常に遠くまでは侵入しない。図５に示されるように、２種類の接合狭小化工程を採用した第二例はこのような結果をもたらしている。第二例では、リン最大濃度は接合深さに対応する基板内の深さの点で達成されている。更に、第二例での方が基板内の深さの関数としてのリン濃度はより急峻に低下しており、このことは第一例でのポケット分布は第二例に比べてチャンネル内により深く浸透していることを意味している。
第二例において２種類の接合狭小化工程は主ドーパント注入工程の前に実施したが、改善された結果が得られた正確な機構は不明である。接合狭小化工程のひとつあるいは両方共主ドーパント注入工程の後で実施したならば同じあるいはよりよい結果が得られた可能性がある。従って、本発明の好適な実施例は、主ドーパント注入工程に対する接合狭小化工程の前後関係を制限すると考えるべきではない。本発明の他の好適な実施例は、第一接合狭小化工程、主ドーパント注入工程および第二接合狭小化工程をこの順序で実施し次いでRTA工程を実施することにより超浅型接合を形成する。好ましくは、第一接合狭小化工程での接合狭小化種はアンチモン、ゲルマニウムおよび／あるいはケイ素により構成され、第二接合狭小化工程での接合狭小化種は炭素、フッ素、塩素、臭素および／あるいはヨウ素により構成される。本発明の更に他の好適な実施例は、主ドーパント注入工程、第一接合狭小化工程および第二接合狭小化工程をこの順序で実施し次いでRTA工程を実施することにより超浅型接合を形成する。追加的な注入工程（例えばポケット注入工程）あるいは追加的な接合狭小化工程も実施してよい。
以上、本発明の好適な実施態様を説明したが、当業界での熟練者は本発明の精神および説明事項を逸脱しない範囲内でこれらを変更することは可能である。特に、多くの接合狭小化工程が主ドーパント注入工程あるいは異なる接合狭小化工程の前あるいは後で実施可能であるので、多段の注入工程から構成される方法の言及はこれら工程の実施順序を制限するものではない。本明細書で記載された実施態様は本発明を説明するためのものであり制限しようとするものではない。ここに記載された本発明に対して多くの変更や修正が可能であり、これらは本発明の範囲内である。
従って、保護範囲は上記の記載事項により制限されることはなく、下記の特許請求の範囲によってのみ制限され、その範囲は特許請求の主題と同等の全てのものを包含する。個々の特許請求項は全て本発明の実施態様として本明細書内に記載されている。従って、これらの特許請求項は本発明の好適な実施態様を更に説明し、かつこれら実施態様への追加物である。個々の特許請求項のどのような構成物に関してもそれに対して使用される「オプショナル」との言葉は、その構成物が必須であるか、あるいは必須ではないとの意味を意図している。いずれの場合であっても、特許請求の範囲内であることを意図している。「発明の背景」で引用された文献内での事項に言及したことは、これらが本発明の先行技術であることを認めたものではない。本発明の出願優先日以降に出版されたかもしれないどのような参照文献に関しては特にこのことが言える。本明細書内で引用された特許、特許出願および出版物は、本明細書内での記載事項を補足するための説明、方法あるいはその他の詳細を提供するために言及された。
以上の説明に関して更に以下の項を開示する。
（１）以下の工程により半導体基板をドーピングすることを包含する、同基板内に超薄型（shallow：浅型）接合を形成する方法：
ａ．上記半導体基板の表面領域に第一の注入エネルギーによりアンチモンイオンを注入する；
ｂ．上記表面領域に第二の注入エネルギーによりフッ素イオンを注入する；
ｃ．上記表面領域に第一の注入エネルギーおよび第二の注入エネルギーより低い第三の注入エネルギーにより二フッ化ホウ素イオンを注入する；および
ｄ．ホウ素ドーパントを高速熱アニール処理により活性化する。
（２）上記のアンチモン注入工程をフッ素注入工程および二フッ化ホウ素注入工程より前の段階で実施する（１）の方法。
（３）上記のフッ素注入工程を二フッ化ホウ素注入工程よりは前の段階で実施する（２）の方法。
（４）上記の二フッ化ホウ素注入工程をフッ素注入工程よりは前の段階で実施する（２）の方法。
（５）以下の条件下でイオン注入を実施する（１）の方法：
ａ．アンチモンイオンは運動（注入）エネルギー30〜35keV、投入量2×1013〜6×1013イオン／cm2で注入；
ｂ．フッ素イオンは運動エネルギー12〜30keV、投入量5×1014〜2×1015イオン／cm2で注入；および
ｃ．二フッ化ホウ素は運動エネルギー5〜6keV、投入量4×1014〜2×1015イオン／cm2で注入。
（６）以下の条件下でイオン注入を実施する（１）の方法：
ａ．アンチモンイオンは運動エネルギー5〜15keV、投入量1×1013〜5×1013イオン／cm2で注入；
ｂ．フッ素イオンは運動エネルギー10〜20keV、投入量2×1015〜5×1015イオン／cm2で注入；および
ｃ．二フッ化ホウ素は運動エネルギー1〜5keV、投入量4×1014〜2×1015イオン／cm2で注入。
（７）最上表面を有する半導体基板内に以下の構成を含む超薄型接合；
ａ．上記最上表面近傍の、実質的に上記最上表面に平行で実質的に平坦な部分を有する接合；
ｂ．ホウ素原子、アンチモン原子およびフッ素原子を含有する、上記平坦な部分と最上表面との間の領域；および
ｃ．上記領域内にフッ素原子はホウ素原子の2倍を超える数で存在する。
（８）上記接合近傍に存在するホウ素原子の密度が約1×1018原子／cm3である（７）の超薄型接合。
（９）上記実質的に平坦な部分が上記最上表面から約35〜50nmの距離にある（８）の超薄型接合。
（１０）上記実質的に平坦な部分が上記最上表面から約28〜38nmの距離にある（８）の超薄型接合。
（１１）複数のイオン注入工程を用いる半導体基板中に超薄型接合を形成する方法を開示する。イオン注入工程は、ホウ素のような少なくとも１つの電子活性ドーパントの注入を含み、フッ素（３１０）及びアンチモン（３００）のような、ドーパント注入及び／又は熱拡散の間にチャンネリングにより接合が広がるのを制限する効果がある少なくとも２つの種の注入をも含む。ドーパント注入後に、電子的に活性なドーパントは、熱処理（３３０）により活性化される。
半導体基板内のMOSFETの断面図である。 本発明の好適な一実施例による半導体基板内に超薄型接合を形成するためのプロセスのフロー図である。 本発明の好適な一実施例による半導体基板内に超薄型接合を形成するためのプロセスのフロー図である。 半導体基板内の深さの関数としてのホウ素濃度に関して（ａ）Sb+/BF2 +/P+インプラントと（ｂ）Sb+/Ｆ+/BF2 +/P+インプラントを比較した図である。アンチモン（Sb）インプラントの運動エネルギーは30keV、投入量は2×1013cm-2および傾斜角は０°である。フッ素（Ｆ）インプラントの運動エネルギーは30keV、投入量は1×1015cm-2および傾斜角は０°である。BF2 +インプラントの運動エネルギーは6keV、投入量は1×1015cm-2および傾斜角は０°である。リン（P+）インプラントの運動エネルギーは40keV、投入量は9×1013cm-2および傾斜角は15°である。 半導体基板内の深さの関数としてのリン濃度に関して（ａ）Sb+/BF2 +/P+インプラントと（ｂ）Sb+/Ｆ+/BF2 +/P+インプラントを比較した図である。注入条件は図４の場合と同じである。
符号の説明
２００ 第一接合狭小化種注入工程
２１０ 主ドーパント注入工程
２３０ ポケット注入工程（オプショナル）
２２０ 高速熱アニール処理工程
３００ 第一接合狭小化種注入工程
３１０ 第二接合狭小化種注入工程
３２０ 主ドーパント注入工程
３４０ ポケット注入工程（オプショナル）
３３０ 高速熱アニール処理工程

Claims (2)

  1. 以下の工程により半導体基板をドーピングすることを包含する、同基板内に超薄型接合を形成する方法：
    ａ．上記半導体基板の表面領域に第一の注入エネルギーによりアンチモンイオンを注入する；
    ｂ．上記表面領域に第二の注入エネルギーによりフッ素イオンを注入する；
    ｃ．上記表面領域に第一の注入エネルギーおよび第二の注入エネルギーより低い第三の注入エネルギーにより二フッ化ホウ素イオンを注入する；および
    ｄ．ホウ素ドーパントを高速熱アニール処理により活性化する。
  2. 最上表面を有する半導体基板内に以下の構成を含む超薄型接合：
    ａ．上記最上表面近傍の、実質的に上記最上表面に平行で実質的に平坦な部分を有する接合；
    ｂ．ホウ素原子、アンチモン原子およびフッ素原子を含有する、上記平坦な部分と最上表面との間の領域；および
    ｃ．上記領域内にフッ素原子はホウ素原子の2倍を超える数で存在する。
JP2004079351A 2003-03-21 2004-03-19 超浅型接合のための接合狭小化用相補インプラント Abandoned JP2004289154A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/393,749 US6808997B2 (en) 2003-03-21 2003-03-21 Complementary junction-narrowing implants for ultra-shallow junctions

Publications (2)

Publication Number Publication Date
JP2004289154A true JP2004289154A (ja) 2004-10-14
JP2004289154A5 JP2004289154A5 (ja) 2007-04-12

Family

ID=32824912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004079351A Abandoned JP2004289154A (ja) 2003-03-21 2004-03-19 超浅型接合のための接合狭小化用相補インプラント

Country Status (4)

Country Link
US (2) US6808997B2 (ja)
EP (1) EP1460680B1 (ja)
JP (1) JP2004289154A (ja)
DE (1) DE602004031065D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103687A1 (ja) * 2009-03-09 2010-09-16 株式会社 東芝 半導体装置およびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003228925A1 (en) * 2002-05-10 2003-11-11 Varian Semiconductor Equipment Associates, Inc. Methods and systems for dopant profiling
US6767809B2 (en) * 2002-11-19 2004-07-27 Silterra Malayisa Sdn. Bhd. Method of forming ultra shallow junctions
CN1253929C (zh) * 2003-03-04 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
US20060017079A1 (en) * 2004-07-21 2006-01-26 Srinivasan Chakravarthi N-type transistor with antimony-doped ultra shallow source and drain
US7482255B2 (en) * 2004-12-17 2009-01-27 Houda Graoui Method of ion implantation to reduce transient enhanced diffusion
CN101207020B (zh) * 2006-12-22 2010-09-29 中芯国际集成电路制造(上海)有限公司 形成超浅结的方法
US8664073B2 (en) 2007-03-28 2014-03-04 United Microelectronics Corp. Method for fabricating field-effect transistor
US7888223B2 (en) * 2007-03-28 2011-02-15 United Microelectronics Corp. Method for fabricating P-channel field-effect transistor (FET)
US20090065820A1 (en) * 2007-09-06 2009-03-12 Lu-Yang Kao Method and structure for simultaneously fabricating selective film and spacer
US8232605B2 (en) * 2008-12-17 2012-07-31 United Microelectronics Corp. Method for gate leakage reduction and Vt shift control and complementary metal-oxide-semiconductor device
US8178430B2 (en) * 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
US8269275B2 (en) * 2009-10-21 2012-09-18 Broadcom Corporation Method for fabricating a MOS transistor with reduced channel length variation and related structure
US8564063B2 (en) 2010-12-07 2013-10-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
CN102637646B (zh) * 2011-02-10 2014-04-23 上海宏力半导体制造有限公司 存储器制备方法
US8772118B2 (en) 2011-07-08 2014-07-08 Texas Instruments Incorporated Offset screen for shallow source/drain extension implants, and processes and integrated circuits
US9455321B1 (en) 2015-05-06 2016-09-27 United Microelectronics Corp. Method for fabricating semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079506A (ja) * 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR0183645B1 (ko) 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
EP0897594B1 (en) 1996-05-08 2004-07-28 Advanced Micro Devices, Inc. Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion
US5793090A (en) 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
US6069062A (en) 1997-09-16 2000-05-30 Varian Semiconductor Equipment Associates, Inc. Methods for forming shallow junctions in semiconductor wafers
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6087247A (en) 1998-01-29 2000-07-11 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
US6355543B1 (en) 1998-09-29 2002-03-12 Advanced Micro Devices, Inc. Laser annealing for forming shallow source/drain extension for MOS transistor
US6180476B1 (en) 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Dual amorphization implant process for ultra-shallow drain and source extensions
KR100318459B1 (ko) 1998-12-22 2002-02-19 박종섭 티타늄폴리사이드게이트전극형성방법
EP1269223A4 (en) * 2000-01-26 2003-03-26 Sola Int Holdings ANTISTATIC ANTIREFLEX COATING
US6265255B1 (en) 2000-03-17 2001-07-24 United Microelectronics Corp. Ultra-shallow junction formation for deep sub-micron complementary metal-oxide-semiconductor
US6358823B1 (en) 2000-04-12 2002-03-19 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh. Method of fabricating ion implanted doping layers in semiconductor materials and integrated circuits made therefrom
JP2002076332A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
US6534373B1 (en) * 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. MOS transistor with reduced floating body effect
US6458643B1 (en) * 2001-07-03 2002-10-01 Macronix International Co. Ltd. Method of fabricating a MOS device with an ultra-shallow junction
CN1253929C (zh) * 2003-03-04 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103687A1 (ja) * 2009-03-09 2010-09-16 株式会社 東芝 半導体装置およびその製造方法
JP2012099510A (ja) * 2009-03-09 2012-05-24 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7345355B2 (en) 2008-03-18
EP1460680A3 (en) 2005-08-17
EP1460680A2 (en) 2004-09-22
US20050042848A1 (en) 2005-02-24
EP1460680B1 (en) 2011-01-19
US6808997B2 (en) 2004-10-26
DE602004031065D1 (de) 2011-03-03
US20040185633A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
KR100305623B1 (ko) 이온주입을이용한반도체장치의제조방법
JP4708563B2 (ja) 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法
US6682980B2 (en) Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
KR100768500B1 (ko) 반도체 디바이스의 통합부로서 반도체 기판에 초박막접합을 형성하는 방법
JP2005510085A (ja) 極浅接合を形成するための方法
US6063682A (en) Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
JP2008510300A (ja) 極浅接合の形成方法
US20100015788A1 (en) Method for manufacturing semiconductor device
Foad et al. Formation of ultra-shallow junctions by ion implantation and RTA
WO2005096357A1 (ja) 半導体装置の製造方法
US20080308904A1 (en) P-doped region with improved abruptness
US7479668B2 (en) Source/drain extension implant process for use with short time anneals
US6767809B2 (en) Method of forming ultra shallow junctions
JPH0689870A (ja) 半導体素子の製造方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
JP2000100746A (ja) 拡散層の形成方法
JP2700320B2 (ja) 半導体装置の製造方法
JP2781989B2 (ja) 半導体装置の製造方法
JPH06151348A (ja) 半導体装置の製造方法
JPH098310A (ja) 半導体装置の製造方法
JPH0689869A (ja) 半導体素子の製造方法
CN101567319A (zh) 晶体管的制造方法
US20160133711A1 (en) Method of fabricating source/drain region and semiconductor structure having source/drain region fabricated by the same
JP2005347731A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070226

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090924