JP2004282058A - 半導体集積回路装置、半導体集積回路装置の設計方法 - Google Patents
半導体集積回路装置、半導体集積回路装置の設計方法 Download PDFInfo
- Publication number
- JP2004282058A JP2004282058A JP2004050744A JP2004050744A JP2004282058A JP 2004282058 A JP2004282058 A JP 2004282058A JP 2004050744 A JP2004050744 A JP 2004050744A JP 2004050744 A JP2004050744 A JP 2004050744A JP 2004282058 A JP2004282058 A JP 2004282058A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply wiring
- circuit unit
- wiring
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 238000013461 design Methods 0.000 claims description 46
- 230000008859 change Effects 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 29
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 13
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 13
- 230000006378 damage Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
高いESD耐量を実現するLSI及びその設計方法を得る。
【解決手段】
LSIチップは、複数の電源系回路部を備え、第1の電源配線106から電力を供給される第1の回路部101と、第1の回路部が接続される第1のグランド配線109を有する。又、第2の電源配線113から電力を供給される第2の回路部102と、第2の回路部に接続された第2のグランド配線116を有する。
第1の回路部は第1のインターフェース回路部104を備え、第2の回路部は、第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部111を備える。第1のグランド配線と前記第2のグランド配線は保護回路117を介して接続され、第1のインターフェース回路部近傍に前記第2のインターフェース回路部が配置されている。
【選択図】 図1
Description
図1は、実施の形態1における半導体集積回路装置の回路構成の概略を説明するブロック図である。図1において、101は第1の電源系によって供給される電力によって動作する第1の電源系回路部、102は第2の電源系によって供給される電力によって動作する第2の電源系回路部である。第1の電源系回路部と第2の電源系回路部の典型的な例は、LSIチップ内に配置されるデジタル回路部とアナログ回路部である。その他、デジタル内部回路と入出力インターフェース回路部との間において、異なる電源系を利用する半導体集積回路装置などを例とすることができる。デジタル回路部とアナログ回路部を1チップの半導体集積回路装置で構成する混成回路では、デジタル回路部において発生するノイズ成分によってアナログ回路部の特性が劣化することを抑制するために、アナログ回路部とデジタル回路部のそれぞれに、別の電源パッドとグランド・パッドが与えられ、回路内部において異なる電源配線とグランド配線が与えられ、異なる電源系として動作する。
Vgs=(Vpower+RGND1*Iesd+RGND1D*Iesd+Vdiode+RGN2D*Iesd)-Vpmos
となる。
RGND1+RGND1D+RGND2D≦(6V-3.5V-1.2V)/1.3A=1.0Ω
を満足する必要がある。このように、ESDサージが印加された場合、ESDサージ電流が流れるパスにおけるグランド配線抵抗を小さくすることが重要な要素の一つである。
Vgs=(Vpower+RGND1*Icdmg+RGND1D*Icdmg+Vdiode+RGND2D*Icdmg)
− (Rs*Icdms+Vpmos+RVDD1*Icdms)
となる。
図4(a)は、本発明の第2の形態に係る半導体集積回路の概略構成を示す、回路図である。本形態の半導体集積回路は、第1電源系回路として素子数が多くあるいは面積の大きいデジタル回路を備え、第2電源系回路として素子数が少なくあるいは面積の小さいアナログ回路を備えている。アナログ回路の一部はアナログ・マクロとして設計されたものであり、アナログ・マクロは、その内部に第1電源によって動作する第1電源系入出力回路部を備えている。図4において、401はデジタル回路部、402はアナログ・マクロである。アナログ・マクロは、アナログ内部回路403と、入出力回路部404を備えている。
本発明にかかる第3の実施形態について、図5を参照して説明する。図5は、本形態の半導体集積回路装置の概略構成を示す回路図である。図5において、501は第1電源系電源配線106と第1電源系グランド配線109との間に接続されたVDD1−GND1間保護素子、502は、第2電源系電源配線113と第2電源系グランド配線116との間に接続されたVDD2−GND2間保護素子である。電源保護素子は、ESD印加時において、電源とグランド間の電位差がクランプ電位以上に大きくなると、電源とグランド間の電位をクランプ電位にクランプする。保護素子は、トランジスタを利用したクランプ素子など、広く知られた様々な素子を利用することができる。
本発明にかかる第4の実施形態について、図6を参照して説明する。図6は、本形態の半導体集積回路装置の概略構成を示す回路図である。本形態の半導体集積回路装置は、異なる電源系の電源とグランド間にESD保護素子が設けられている。図6において、601は、第1電源系電源配線106と第2電源系グランド配線116との間に接続されたVDD1−GND2間保護素子である。602は、第2電源系電源配線113と第1電源系グランド配線109との間に接続されたVDD2−GND1間保護素子である。
本発明にかかる第5の実施形態について、図7を参照して説明する。図7は、本形態の半導体集積回路装置の概略構成を示す回路図である。本形態の半導体集積回路装置は、同一電源系の電源とグランド間にESD保護素子が設けられている。図7において、701は第1電源系電源配線106と第1電源系グランド配線109との間に接続されたVDD1−GND1間保護素子、702は、第2電源系電源配線113と第2電源系グランド配線116との間に接続されたVDD2−GND2間保護素子である。保護素子として利用される素子は、実施の形態4において説明したものと同様である。
上記の実施の形態1−5において、1つのチップ内において異なる電源系から電力を供給される複数の回路が形成されたSoC(System On Chip)を例としてESD保護に関する説明が行われた。以下の実施形態においては、一つのパッケージ内に複数のチップが実装されるSIP(System In Package)におけるESD保護について説明を行う。まず、SIPのいくつかの態様について説明を行う。尚、上記の実施の形態1−5において説明されたESD保護に関する発明は、以下に説明されるSIPに適用することが可能である。また、上記実施の形態及びSIPにおいて、上記実施形態における電源配線とグランド配線を入れ替えた回路構成に、本発明を適用することが可能である。
Vgs=(Vpower+RGND1*Iesd+RGND1D*Iesd+RGND12*Iesd +RGN2D*Iesd)-Vpmos
となる。
ゲート酸化膜の破壊直前の電圧をVgsmaxとすると、ゲート酸化膜が破壊されない条件は、
RGND12<(Vgsmax+Vpmos-Vpower)/Iesd-RGND1-RGND1D-RGN2D
となる。
Vgs=(Vpower+RGND1*Icdmg+RGND1D*Icdmg+RGND12*Icdmg
+RGND2D*Icdmg)−(Rs*Icdms+Vpmos+RVDD1*Icdms)
となる。ゲート酸化膜が破壊されない条件は、
RGND12<(Vgsmax+Vpmos-Vpower)/Icdmg
-(RGND1+RGND1D+RGND2D)+(Rs+RVDD1)*Icdms/Icdmg
となる。
図11は、本形態における半導体集積回路装置の回路構成の概略を説明するブロック図である。図11は、図9に示されたSIPに適用される回路構成を平面図に展開して示している。図11において、1110は第1チップ、1120は第2チップ、1130は第1及び第2チップが実装される組み立て基板である。第1チップ1110は、電源電位を供給する第1チップ電源配線1111と、グランド電位を供給する第1チップグランド配線1112と有している。第1チップ電源配線1111と第1チップグランド配線1112の間において、第1のチップの回路部に電力が供給される。図には明示していないが、第1のチップの回路部は、第2チップ1120の入出力回路部と信号の入力及び/もしくは出力を行うインターフェースとしての入出力回路部と、主要回路としての内部回路部を含んでいる。
図12は、本形態における半導体集積回路装置の回路構成の概略を説明するブロック図である。図12は、図10に示されたSIPに適用される回路構成を平面図に展開して示している。第2チップへの電源及びグランド電位の供給は、第1チップ内の配線を介して行われる。図12に示すように、第1チップ1210は、第1回路部1211と第2回路部1212を備えている。第1回路部1211と第2回路部1212は、異なる電源系に含まれている。これらの電位値は、同一もしくは異なるものであることができる。第1回路部1211へは第1チップの第1電源配線1213及び第1グランド配線1214から電力が供給される。第1チップの第2回路部1212へは、第1チップの第2電源配線1215及び第2グランド配線1216から電力が供給される。第1及び第2電源配線1213、1215、第1及び第2グランド配線1214、1216は、ボンディング・パッド1113を介して、外部と接続されている。
図13は、本形態における半導体集積回路装置の回路構成の概略を説明するブロック図である。図13は、図10に示されたSIPに適用される回路構成を平面図に展開して示している。第1チップ1310は、主要回路の一つである第1内部回路部1311と、主要回路の一つである第2内部回路部1312を備えている。第1内部回路部1311と第2内部回路部1312は、異なる電源系に含まれている。これらの電位値は、同一もしくは異なるものであることができる。
図14は、本形態における半導体集積回路装置の回路構成の概略を説明するブロック図である。図14は、図11に示された回路構成に加え、チップ間において、第1チップ及び第2チップの入出回路部を迂回して形成された電源配線及びグランド配線経路を備えている。尚、図11における保護回路1129を介した接続は、本例ではなされていない。図14を参照して、第1チップ1110は、内部回路部1411と、第2チップ1120との間で信号の入力及び/もしくは出力を行う入出力回路部1412と、を有している。内部回路部1411と入出力回路部1412の電源及びグランドは共通化されており、これら回路部は、電源配線1111とグランド配線1112の間において電力を供給されている。
図15は、本形態における半導体集積回路装置の回路構成の概略を説明するブロック図である。図15は、図13に示された回路構成に加え、第1チップの入出力回路部と第2チップの入出力回路部の電源・グランド配線を、チップ間接続を介して直接に接続する配線経路が形成されている。図15を参照して、1511は、第1チップ1310において、内部回路部1311と入出力回路部との間のレベルシフタである。第2チップは内部回路1521と、第1チップとの間で信号の入力及び/もしくは出力を行う入出力回路部1522を有している。第2チップの入出力回路部1522は、第1チップの入出力回路部1317との間で信号の入力及び/もしくは出力を行う。
図16は、図15に示された回路構成において、第1チップの入出力回路部1317付近の好ましい回路構成を示している。図16において、1601は入出力回路部内の各回路要素、1602は各回路要素の第2チップ1320とのチップ間信号接続点である。各回路要素1601には、電源配線1512及びグランド配線1513から電力が供給されている。1603は、第2チップの内部力回路部1521へ電源電位を供給する電源配線1318の接続点を示して、1604は、第2チップの内部回路部1521へグランド電位を供給するグランド配線1319の接続点を示している。接続点1603、1604は、第1チップの入出力回路部1317と外部接続点(ボンディング・パッド1131)との間に形成される。
尚、上記図11−15を参照して、SIPにおける回路構成について説明したが、図11−15において、チップ内の異なる電源・グランド間、電源・電源間、あるいはグランド・グランド間に保護回路を形成することができる。上記説明においてこれらは省略されているが、これら保護回路を有する回路構成に本発明を適用することが、もちろん可能である。
本発明に係る半導体集積回路装置の設計方法について説明する。上記実施の形態において、高いESD耐量を得ることができるLSIチップ回路構成が説明された。これら回路構成を得るためには、LSIチップの設計段階において、EDS耐量を考慮した設計を行うことが必要となる。一つには、レイアウト設計のためにESDサージ電流が抜ける経路上の抵抗を小さくする回路構成を予め作りこむことで、高いESD耐量を持つLSIを、LSIの内部回路構成によらず、自動レイアウト設計することが可能となる。あるいは、ESDサージ電流パスが入出力回路部の接続点を迂回するように自動レイアウト設計されることで、高いESD耐量のLSIチップを設計することができる。本発明に係る半導体集積回路装置を設計するために、ESD耐量が弱い箇所を見つけ出すことが必要となる。複数の電源系を備える回路においては、異なる電源系間で信号の受け渡しを行う入出力回路部見つけ出すことが必要であり、特に、異なる電源系から信号を入力するトランジスタを見つけることが重要である。
Claims (39)
- 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、を備え、
前記第2の電力供給配線と前記第4の電力供給配線は接続され、
前記第1のインターフェース回路部近傍に前記第2のインターフェース回路部が配置されている、半導体集積回路装置。 - 前記第1のインターフェース回路部と前記第2のインターフェース回路部とは、前記第1の回路部と前記第2の回路部との境界に配置されている、請求項1に記載の半導体集積回路装置。
- 前記第1の回路部は前記第2の回路部よりも素子数もしくは面積が大きく、
前記第1のインターフェース回路部と前記第2のインターフェース回路部とは、一つのマクロ回路部内に形成されている、請求項2に記載の半導体集積回路装置。 - 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、を備え、
前記第2の電力供給配線と前記第4の電力供給配線は接続され、
前記第2のインターフェース回路部は、前記第2の電力供給配線と前記第4の電力供給配線の接続点近傍において、前記第4の電力供給配線と接続される、半導体集積回路装置。 - 前記第1のインターフェース回路部は、前記第2の電力供給配線と前記第4の電力供給配線の接続点近傍において、前記第2の電力供給配線と接続される、請求項4に記載の半導体集積回路装置。
- 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、を備え、
前記第2の電力供給配線と前記第4の電力供給配線は接続され、前記第2の電力供給配線と前記第4の電力供給配線の接続点近傍において、外部接続パッドが前記第4の電力供給配線と接続されている、半導体集積回路装置。 - 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、
前記第4の電力供給配線と接続される外部接続パッドを備え、
前記2の電力供給配線と前記第4の電力供給配線は接続され、
前記外部接続パッドと前記第4の電力供給配線との接続点は、前記第2のインターフェース回路部と前記第4の電力供給配線との接続点と、前記2の電力供給配線と前記第4の電力供給配線の接続点との間にある、半導体集積回路装置。 - 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、
前記第2の電力供給配線と前記第4の電力供給配線は接続され、
前記第1の電力供給配線は、所定電圧以上において導通する保護回路を介して、前記第2の電力供給配線と前記第4の電力供給配線の接続点近傍において、前記第2の電力供給配線に接続されている半導体集積回路装置。 - 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、を備え、
前記第2の電力供給配線と前記第4の電力供給配線は接続され、
前記第1の電力供給配線は、所定電圧以上において導通する保護回路を介して前記第2の電力供給配線に接続され、
前記第1の電力供給配線と前記第2の電力供給配線との接続点は、前記第1のインターフェース回路部と前記第2の電力供給配線との接続点と、前記第2の電力供給配線と前記第4の電力供給配線の接続点との間にある、半導体集積回路装置。 - 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、
前記第4の電力供給配線に接続される外部接続パッドを備え、
前記第2の電力供給配線と前記第4の電力供給配線は接続され、
前記第1の電力供給配線は、所定電圧以上において導通する保護回路を介して前記第4の電力供給配線に接続され、
前記第1の電力供給配線と前記第4の電力供給配線との接続点は、前記第2のインターフェース回路部と前記第4の電力供給配線との接続点と、前記第4の電力供給配線と前記外部接続パッドの接続点との間にある、半導体集積回路装置。 - 前記第2のインターフェース回路部と前記第4の電力供給配線との接続点は、前記第2の電力供給配線と前記第4の電力供給配線との接続点と、前記第4の電力供給配線と前記外部接続パッドの接続点との間にある、請求項10に記載の半導体集積回路装置。
- 前記第2の電力供給配線と前記第4の電力供給配線とは、所定電圧以上において導通する保護回路を介して前記接続点において接続されている、請求項3及至11に記載の半導体集積回路装置。
- 前記第1の電力供給配線と前記第2の電力供給配線とは、所定電圧以上において導通する保護回路を介して接続され、前記第3の電力供給配線と前記第4の電力供給配線とは、所定電圧以上において導通する保護回路を介して接続されている、請求項1及至11に記載の半導体集積回路装置。
- 前記第1のインターフェース回路部及び/もしくは、前記第2のインターフェース回路部は、入力信号を受けるゲートを保護するクランプ素子を備えている、請求項1及至11に記載の半導体集積回路装置。
- 前記第2の電力供給配線は、前記保護回路を介して、前記第1のインターフェース回路部と前記第1の電力供給配線の接続点と、前記第1の電力供給配線の外部接続パッドとの間において、前記第1の電力供給配線に接続されている、請求項8もしくは9に記載の半導体集積回路装置。
- 前記第2の電力供給配線と前記第4の電力供給配線とは、所定電圧以上において導通する保護回路を介して前記接続点において接続され、
前記第1の電力供給配線と前記第2の電力供給配線との間に接続された保護回路と、前記第2の電力供給配線と前記第4の電力供給配線との間の保護回路とは、一つのセル内に形成されている、請求項8、9又は15に記載の半導体集積回路装置。 - 前記第4の電力供給配線は、前記保護回路を介して、前記第1のインターフェース回路部と前記第1の電力供給配線の接続点と、前記第1の電力供給配線の外部接続パッドとの間において、前記第1の電力供給配線に接続されている、請求項10に記載の半導体集積回路装置。
- 前記第2の電力供給配線と前記第4の電力供給配線とは、所定電圧以上において導通する保護回路を介して前記接続点において接続され、
前記第1の電力供給配線と前記第4の電力供給配線との間に接続された保護回路と、前記第2の電力供給配線と前記第4の電力供給配線との間の保護回路とは、一つのセル内に形成されている、請求項10に記載の半導体集積回路装置。 - 第1の電力供給配線と、
第2の電力供給配線と、
前記第1及び第2の電力供給配線の間において電力を供給される第1の回路部と、
第3の電力供給配線と、
第4の電力供給配線と、
前記第3及び第4の電力供給配線の間において電力を供給される第2の回路部と、
前記第1の回路部内に形成された第1のインターフェース回路部と、
前記第2の回路部内に形成され、前記第1のインターフェース回路部との間において、信号の入力及び/もしくは出力を行う第2のインターフェース回路部と、を備え、
前記第2の電力供給配線と前記第4の電力供給配線は接続され、
前記第1のインターフェース回路部と前記第2のインターフェース回路部との間の配線遅延は予め定められた値以下に設計されている、半導体集積回路装置。 - 半導体集積回路装置の設計方法であって、
第1及び第2の電力供給配線の間において電力を供給される第1の回路部内に形成される第1のインターフェース回路部を特定するステップと、
第3及び第4の電力供給配線の間において電力を供給される第2の回路部内に形成され、前記第1のインターフェース回路部と信号の入力及び/又は出力を行う第2のインターフェース回路部を特定するステップと、
予め定められた配置規則に従って、前記第1のインターフェース回路部と前記第2のインターフェース回路部とを近傍に配置するステップと、を備える半導体集積回路装置の設計方法。 - 半導体集積回路装置の設計方法であって、
第1及び第2の電力供給配線の間において電力を供給される第1の回路部内に形成される第1のインターフェース回路部を特定するステップと、
第3及び第4の電力供給配線の間において電力を供給される第2の回路部内に形成される第2のインターフェース回路部を特定するステップと、
予め定められた配置規則に従って、前記第1のインターフェース回路部と前記第2のインターフェース回路部との間の配配線遅延を小さくするように配線設計をするステップと、を備える半導体集積回路装置の設計方法。 - 前記第1のインターフェース回路部を特定するステップは、
前記第1の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更するステップと、
前記第3の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更するステップと、
前記第1の電力供給配線と前記第3の電力供給配線のそれぞれに、異なるテキストを打つステップと、
異なるテキストが打たれた端子同士がショートしているノードを特定するステップと、
を備える、請求項20又は21に記載の設計方法。 - 前記第1のインターフェース回路部を特定するステップは、
前記第1の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更されたセルを取得するステップと、
前記第3の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更されたセルを取得するステップと、
前記第1の電力供給配線と前記第3の電力供給配線のそれぞれに、異なるテキストを打つステップと、
異なるテキストが打たれた端子同士がショートしているノードを特定するステップと、
を備える、請求項20又は21に記載の設計方法。 - 半導体集積回路装置の設計方法であって、
第1の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更するステップと、
第2の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更するステップと、
前記第1の電力供給配線と前記第2の電力供給配線のそれぞれに、異なるテキストを打つステップと、
異なるテキストが打たれた端子同士がショートしているノードを特定するステップと、
前記特定されたノードについて予め定められた素子変更を行うステップと、を備える設計方法。 - 半導体集積回路装置の設計方法であって、
第1の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更されたセルを取得するステップと、
第2の電力供給配線に接続された接続端子を有する素子をショートするように接続情報を変更されたセルを取得するステップと、
前記第1の電力供給配線と前記第2の電力供給配線のそれぞれに、異なるテキストを打つステップと、
異なるテキストが打たれた端子同士がショートしているノードを特定するステップと、
前記特定されたノードについて予め定められた素子変更を行うステップと、を備える設計方法。 - 前記特定されたノードは、ゲート保護素子付きのセルが追加もしくはゲート保護素子付きのセルと入れ替えられる、請求項24又は25に記載の設計方法。
- 一つのパッケージ内に実装される第1チップと第2チップを有する半導体集積回路装置であって、
前記第1チップは、第1内部回路部と第1インターフェース回路部を備え、
前記第2チップは、第2内部回路部と第2インターフェース回路部を備え、
前記第1内部回路部と第2内部回路部とは電源系が異なり、
前記第1内部回路部と第2内部回路部は、前記第1インターフェース回路部と前記第2インターフェース回路部を介して信号の入力及び/もしくは出力を行い、
前記第1インターフェース回路部と前記第2インターフェース回路部の電源系は共通化されている、
半導体集積回路装置。 - 前記第1内部回路と前記第1インターフェース回路部の電源系は共通化されている、請求項27に記載の半導体集積回路装置。
- 前記前記第1内部回路への電力は、前記第1チップに形成された外部端子を介して供給され、
前記前記第2内部回路への電力は、前記第2チップに形成された外部端子を介して供給される、
請求項28に記載の半導体集積回路装置 - 前記第1チップは、前記第1インターフェース回路部へ電力を供給する電力供給配線をさらに備え、
前記電力供給配線を介して前記第2内部回路部へ電力が供給され、前記第1インターフェース回路部と前記第2内部回路部の電源系が共通である、
請求項27に記載の半導体集積回路装置。 - 前記第2インターフェース回路部と前記第2内部回路部とは電源系が異なる、請求項30に記載の半導体集積回路装置。
- 前記第2チップは、前記第2インターフェース回路部へ電力供給する第1の電力供給配線と、前記第2内部回路部へ電力供給する第2電力供給配線を供え、
前記第1の電力供給配線と前記第2電力供給配線は保護回路を介して接続されている、
請求項31に記載の半導体集積回路装置。 - 一つのパッケージ内に実装される第1チップと第2チップを有する半導体集積回路装置であって、
前記第1チップは、第1インターフェース回路部と、前記第1インターフェース回路部への電力を伝送する第1電力供給配線と、を備え、
前記第2チップは、第2内部回路部と、前記第2内部回路部への電力を伝送する第2電力供給配線と、第2インターフェース回路部と、を備え、
前記第1インターフェース回路部と第2内部回路部は、前記第2インターフェース回路部を介して信号の入力及び/もしくは出力を行い、
前記第1電力供給配線から、前記第1及び第2インターフェース回路部に電力を供給する配線経路が形成され、
前記第1電力供給配線と前記第2電力供給配線とを結び、前記第1及び第2インターフェース回路部を迂回する配線経路が形成されている、
半導体集積回路装置。 - 前記第1電力供給配線と前記第2電力供給配線とは保護回路を介して接続されている、請求項33に記載の半導体集積回路装置。
- 前記第1電力供給配線と前記第2電力供給配線とは保護回路を介することなく接続され、共通の電源系に属している、請求項33に記載の半導体集積回路装置。
- 前記第1及び第2インターフェース回路部に電力を供給する配線経路と、前記第2電力供給配線とは、保護回路を介して接続されている、請求項35に記載の半導体集積回路装置。
- 前記第1電力供給配線と前記第2電力供給配線とを結び前記第1及び第2インターフェース回路部を迂回する配線経路と、前記第1電力供給配線との接続点は、前記第1インターフェース回路部と前記第1電力供給配線が接続される外部端子との間にある、請求項35に記載の半導体集積回路装置。
- 前記第1電力供給配線には、前記第1及び第2インターフェース回路部に電力を供給する複数の接続点が形成されている、請求項35に記載の半導体集積回路装置。
- 一つのパッケージ内に実装される第1チップと第2チップを有する半導体集積回路装置であって、
前記第1チップは、第1インターフェース回路部と、前記1インターフェース回路部に接続され前記第1インターフェース回路部に電力を供給する電力供給配線と、を備え、
前記第2チップは、前記第1インターフェース回路部との間において信号の入力及び/もしくは出力を行い、前記電力供給配線を介して電力を供給される第2インターフェース回路部を備え、
前記電力供給配線は、前記第2インターフェース回路部へ電力供給する複数の接続点を備えている、
半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004050744A JP4708716B2 (ja) | 2003-02-27 | 2004-02-26 | 半導体集積回路装置、半導体集積回路装置の設計方法 |
US11/244,877 US7312517B2 (en) | 2003-02-27 | 2005-10-06 | System-in-package type semiconductor device |
US11/977,463 US20080283986A1 (en) | 2003-02-27 | 2007-10-25 | System-in-package type semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003050251 | 2003-02-27 | ||
JP2003050251 | 2003-02-27 | ||
JP2004050744A JP4708716B2 (ja) | 2003-02-27 | 2004-02-26 | 半導体集積回路装置、半導体集積回路装置の設計方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259998A Division JP5341866B2 (ja) | 2003-02-27 | 2010-11-22 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004282058A true JP2004282058A (ja) | 2004-10-07 |
JP4708716B2 JP4708716B2 (ja) | 2011-06-22 |
Family
ID=33301793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004050744A Expired - Lifetime JP4708716B2 (ja) | 2003-02-27 | 2004-02-26 | 半導体集積回路装置、半導体集積回路装置の設計方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7312517B2 (ja) |
JP (1) | JP4708716B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238074A (ja) * | 2005-02-25 | 2006-09-07 | Oki Electric Ind Co Ltd | 異電源間インターフェースおよび半導体集積回路 |
JP2007036029A (ja) * | 2005-07-28 | 2007-02-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007200987A (ja) * | 2006-01-24 | 2007-08-09 | Nec Electronics Corp | 半導体集積回路装置 |
JP2007299790A (ja) * | 2006-04-27 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びこれを備えたシステムlsi |
US7853909B2 (en) | 2006-10-26 | 2010-12-14 | Renesas Electronics Corporation | ESD analysis device and ESD analysis program used for designing semiconductor device and method of designing semiconductor device |
JP2011061232A (ja) * | 2010-11-15 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
JP2012500473A (ja) * | 2008-08-12 | 2012-01-05 | クゥアルコム・インコーポレイテッド | マルチダイパッケージにおける過剰電圧保護のためのシステム及び方法 |
JP2012191213A (ja) * | 2011-03-11 | 2012-10-04 | Altera Corp | I/o積層体を含むシステム及びこのシステムを製造する方法 |
JP2015056420A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社メガチップス | Esd保護回路 |
JP2016006837A (ja) * | 2014-06-20 | 2016-01-14 | ザインエレクトロニクス株式会社 | 半導体装置 |
WO2016110905A1 (ja) * | 2015-01-08 | 2016-07-14 | パナソニックIpマネジメント株式会社 | 半導体装置及びその設計方法 |
JP2017011069A (ja) * | 2015-06-19 | 2017-01-12 | 株式会社ソシオネクスト | 半導体装置 |
JP2020088173A (ja) * | 2018-11-26 | 2020-06-04 | 株式会社東芝 | 集積回路及びそれを備えた電子回路 |
JP2023501326A (ja) * | 2019-11-05 | 2023-01-18 | フォームファクター, インコーポレイテッド | 被検査デバイスを検査するためのプローブシステム及び方法 |
US11990465B2 (en) | 2020-07-15 | 2024-05-21 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3796034B2 (ja) * | 1997-12-26 | 2006-07-12 | 株式会社ルネサステクノロジ | レベル変換回路および半導体集積回路装置 |
JP2006053662A (ja) * | 2004-08-10 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 多重プロセッサ |
US7514780B2 (en) * | 2006-03-15 | 2009-04-07 | Hitachi, Ltd. | Power semiconductor device |
JP2008060196A (ja) * | 2006-08-30 | 2008-03-13 | Oki Electric Ind Co Ltd | 半導体装置及びその設計方法 |
JP5077986B2 (ja) * | 2006-08-31 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7617467B2 (en) * | 2006-12-14 | 2009-11-10 | Agere Systems Inc. | Electrostatic discharge device verification in an integrated circuit |
JP5358913B2 (ja) * | 2007-09-07 | 2013-12-04 | 日本電気株式会社 | 半導体集積回路およびその設計方法 |
TWI382290B (zh) * | 2008-08-14 | 2013-01-11 | Realtek Semiconductor Corp | 靜電保護電路 |
JP2010103274A (ja) * | 2008-10-23 | 2010-05-06 | Nec Electronics Corp | 半導体パッケージ |
US8994157B1 (en) | 2011-05-27 | 2015-03-31 | Scientific Components Corporation | Circuit system in a package |
JP5748621B2 (ja) * | 2011-09-12 | 2015-07-15 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
US9343418B2 (en) * | 2013-11-05 | 2016-05-17 | Xilinx, Inc. | Solder bump arrangements for large area analog circuitry |
DE102015104409B4 (de) * | 2015-03-24 | 2019-12-12 | Tdk-Micronas Gmbh | Halbleiter-Anordnung mit ESD-Schutzschaltung |
US10411006B2 (en) * | 2016-05-09 | 2019-09-10 | Infineon Technologies Ag | Poly silicon based interface protection |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172146A (ja) * | 1995-08-31 | 1997-06-30 | Sanyo Electric Co Ltd | 半導体装置 |
JPH10150364A (ja) * | 1996-11-15 | 1998-06-02 | Toshiba Corp | 半導体集積回路 |
JP2001102525A (ja) * | 1999-10-01 | 2001-04-13 | Rohm Co Ltd | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2886558A (en) * | 1953-08-17 | 1959-05-12 | American Cyanamid Co | Preparation of polymers containing carboxy groups from polymers of acrylamide |
JP4109340B2 (ja) * | 1997-12-26 | 2008-07-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3992442B2 (ja) * | 2001-02-05 | 2007-10-17 | 株式会社日立製作所 | インタフェース装置及びインターフェースシステム |
JP4387076B2 (ja) * | 2001-10-18 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3786608B2 (ja) * | 2002-01-28 | 2006-06-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
TW546795B (en) * | 2002-06-04 | 2003-08-11 | Siliconware Precision Industries Co Ltd | Multichip module and manufacturing method thereof |
JP2004111656A (ja) * | 2002-09-18 | 2004-04-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US20040183179A1 (en) * | 2003-03-20 | 2004-09-23 | Wen-Lo Shieh | Package structure for a multi-chip integrated circuit |
-
2004
- 2004-02-26 JP JP2004050744A patent/JP4708716B2/ja not_active Expired - Lifetime
-
2005
- 2005-10-06 US US11/244,877 patent/US7312517B2/en active Active
-
2007
- 2007-10-25 US US11/977,463 patent/US20080283986A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172146A (ja) * | 1995-08-31 | 1997-06-30 | Sanyo Electric Co Ltd | 半導体装置 |
JPH10150364A (ja) * | 1996-11-15 | 1998-06-02 | Toshiba Corp | 半導体集積回路 |
JP2001102525A (ja) * | 1999-10-01 | 2001-04-13 | Rohm Co Ltd | 半導体装置 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238074A (ja) * | 2005-02-25 | 2006-09-07 | Oki Electric Ind Co Ltd | 異電源間インターフェースおよび半導体集積回路 |
JP2007036029A (ja) * | 2005-07-28 | 2007-02-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007200987A (ja) * | 2006-01-24 | 2007-08-09 | Nec Electronics Corp | 半導体集積回路装置 |
JP2007299790A (ja) * | 2006-04-27 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びこれを備えたシステムlsi |
US7853909B2 (en) | 2006-10-26 | 2010-12-14 | Renesas Electronics Corporation | ESD analysis device and ESD analysis program used for designing semiconductor device and method of designing semiconductor device |
US8230373B2 (en) | 2006-10-26 | 2012-07-24 | Renesas Electronics Corporation | ESD analysis device and ESD analysis program used for designing semiconductor device and method of designing semiconductor device |
JP2012500473A (ja) * | 2008-08-12 | 2012-01-05 | クゥアルコム・インコーポレイテッド | マルチダイパッケージにおける過剰電圧保護のためのシステム及び方法 |
JP2011061232A (ja) * | 2010-11-15 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
JP2012191213A (ja) * | 2011-03-11 | 2012-10-04 | Altera Corp | I/o積層体を含むシステム及びこのシステムを製造する方法 |
JP2015056420A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社メガチップス | Esd保護回路 |
JP2016006837A (ja) * | 2014-06-20 | 2016-01-14 | ザインエレクトロニクス株式会社 | 半導体装置 |
US10504860B2 (en) | 2014-06-20 | 2019-12-10 | Thine Electronics, Inc. | Semiconductor device |
WO2016110905A1 (ja) * | 2015-01-08 | 2016-07-14 | パナソニックIpマネジメント株式会社 | 半導体装置及びその設計方法 |
JPWO2016110905A1 (ja) * | 2015-01-08 | 2017-10-12 | パナソニックIpマネジメント株式会社 | 半導体装置及びその設計方法 |
JP2017011069A (ja) * | 2015-06-19 | 2017-01-12 | 株式会社ソシオネクスト | 半導体装置 |
JP2020088173A (ja) * | 2018-11-26 | 2020-06-04 | 株式会社東芝 | 集積回路及びそれを備えた電子回路 |
JP7110073B2 (ja) | 2018-11-26 | 2022-08-01 | 株式会社東芝 | 集積回路及びそれを備えた電子回路 |
JP2023501326A (ja) * | 2019-11-05 | 2023-01-18 | フォームファクター, インコーポレイテッド | 被検査デバイスを検査するためのプローブシステム及び方法 |
US11990465B2 (en) | 2020-07-15 | 2024-05-21 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7312517B2 (en) | 2007-12-25 |
JP4708716B2 (ja) | 2011-06-22 |
US20080283986A1 (en) | 2008-11-20 |
US20060103421A1 (en) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341866B2 (ja) | 半導体集積回路装置 | |
JP4708716B2 (ja) | 半導体集積回路装置、半導体集積回路装置の設計方法 | |
KR101231992B1 (ko) | 집적 회로 내의 esd 보호의 점유면적을 감소시키기 위한 방법 및 장치 | |
KR100321815B1 (ko) | 정전 보호 회로를 갖는 반도체 집적 회로 장치 | |
US7420789B2 (en) | ESD protection system for multi-power domain circuitry | |
US7561390B2 (en) | Protection circuit in semiconductor circuit device comprising a plurality of chips | |
US6828842B2 (en) | Semiconductor integrated circuit device | |
US5875086A (en) | Semiconductor integrated circuit device equipped with protective system for directly discharging surge voltage from pad to discharge line | |
US20030235019A1 (en) | Electrostatic discharge protection scheme for flip-chip packaged integrated circuits | |
TWI314356B (en) | Integrated circuit and esd proteciton system | |
US20140071567A1 (en) | Semiconductor device | |
US20140218831A1 (en) | Semiconductor integrated circuit device | |
TW200535963A (en) | Semiconductor device | |
US7660085B2 (en) | Semiconductor device | |
US20080137245A1 (en) | Semiconductor device | |
JP4264640B2 (ja) | 半導体装置の製造方法 | |
US20050127444A1 (en) | Semiconductor integrated circuit | |
US5784235A (en) | Semiconductor IC device including ESD protection circuit | |
US20110102954A1 (en) | Semiconductor integrated circuit | |
JP2002299566A (ja) | 保護回路 | |
CN116072669A (zh) | 半导体器件 | |
JPH1187606A (ja) | 静電保護回路およびこれを備えた半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4708716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |