JP2004281837A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004281837A JP2004281837A JP2003072920A JP2003072920A JP2004281837A JP 2004281837 A JP2004281837 A JP 2004281837A JP 2003072920 A JP2003072920 A JP 2003072920A JP 2003072920 A JP2003072920 A JP 2003072920A JP 2004281837 A JP2004281837 A JP 2004281837A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- resist
- sic
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】カーボン元素を含む絶縁膜を用いた配線工程において、高歩留まりのレジストマスク除去方法およびSiCエッチング方法を提供する。
【解決手段】高周波バイアスを印加した試料に水素、メタン、希ガスの混合ガスのプラズマを照射する。
【効果】Cu配線や低誘電率膜を変質させず、高選択のレジスト除去方法およびSiCエッチング方法を実現する。
【選択図】 図1
【解決手段】高周波バイアスを印加した試料に水素、メタン、希ガスの混合ガスのプラズマを照射する。
【効果】Cu配線や低誘電率膜を変質させず、高選択のレジスト除去方法およびSiCエッチング方法を実現する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、配線材料として例えばCu、層間絶縁膜としてSi、O、Cのすべての元素を含む第1の絶縁膜、および配線材料の拡散防止用の絶縁膜としてSi、Cを含みOを含有しない第2の絶縁膜を使用する半導体装置の製造工程におけるレジスト除去方法、および、第2の絶縁膜の選択的エッチング方法に関する。
【0002】
【従来の技術】
マイクロプロセッサーにおける配線遅延は設計寸法が0.5μm以上の時代にはクロックサイクルの僅かな部分しか占めていなかったため問題にならなかった。しかしながら、設計寸法0.25μm以降はチップサイズの増大による配線長の増大から、配線遅延がトランジスタのゲート遅延を上回る事態が起こって、ULSIの高速性能を支配するようになってきた。すなわち、トランジスタのゲート長を縮小化しても高速の信号をULSIチップ内に伝達することが出来ないことが明らかとなっている。
【0003】
そのため、以下の技術(材料)開発が進められ、実用化されつつある。
▲1▼配線間寄生容量を増やすことなく実効的配線ピッチを小さくすることができる多層配線技術。
▲2▼Alに代わる配線材料としてCuを採用したCuダマシン(Damascene)と呼ばれる銅電極配線埋め込み技術。
▲3▼多層配線による信号遅延を抑制する低誘電率の層間絶縁膜。
低誘電率の層間絶縁膜のなかで、比誘電率3.0以下の次世代の層間絶縁膜材料として開発が進められているのが、従来のSiO2膜にCH3基のような有機成分を導入したシロキサン系材料およびポリイミドやポリアリルエーテルに代表されるいわゆるポリマー(有機樹脂)材料である。このうち、シロキサン系材料は、塗布法を用いて形成するものと、CVD法により形成するもののいずれも提案されている。これらのシロキサン系材料には統一された名称が現状無く、Carbon−doped SiOx, Carbon−doped siloxane, Organosilicate glass(OSG), SiOC, a−SiCO:Hなど、様々な記述がみられる。本願では以降SiOCと表わす。
【0004】
SiOCの一種である塗布形成絶縁膜材料MSQ(methylsilsesquioxane,メチルシルセスキシロキサン)は、古くから知られた材料であるが、スピンコート法により膜の形成・溝埋め込み・段差平坦化を一度に高い均一性・再現性で達成できるため注目されている。MSQは、シロキサン骨格の主鎖(−Si−O−Si−) を形成するSiにメチル基を結合させ、CH3−Siの形でSi−O−Si結合を修飾したもので、SiとCH3を一対一に結合させた組成のものである。MSQに含まれるSiは100%CH3と結合しており、有機成分(Si−C)が非常に高いことより特有の特性を示す。Siに結合したメチル基は熱的にかなり安定で、600℃付近まで分解せず耐熱性は優秀である。また、その誘電率は2.9〜2.7程度となっている。
層間絶縁膜にMSQなどのSiOCを使用した半導体装置の製造工程において、レジスト除去方法として従来の酸素プラズマによるバイアスアッシングを行うと、酸素ラジカルによってSiOCが変質する問題があることが報告されている(例えば、非特許文献1参照。)。ダウンストリームの酸素ラジカルによって、Si−CH3は速やかに酸化され、Si−OHを形成する。Si−OHは縮合して膜の収縮を引き起こし、またクリーニング液に溶解してボウイング(たる型)形状のビアを形成する。
【0005】
そのため、近年、SiOCの変質を防止するために、水素やアンモニアの水素含有ガスを用いたバイアスアッシングが開発されている(例えば、非特許文献2参照。)。しかし、この方法では、SiC(後述する絶縁膜)やSiOCに対する選択性も低い問題がある。
【0006】
また、SiOCとの選択性を向上させる目的で水素、メタン、アンモニアなどの水素含有ガスにCF4などのフッ素含有ガスを混合する方法も考案されている。(例えば、特許文献1参照。)
さらに本発明では、Cu配線を利用したダマシン多層配線構造では、エッチングストッパ材料・Cu拡散バリア材料としてSiC膜が今後使用されると予測している。従来から使用されていたSiN膜は比誘電率がk=7程度と高いために、低誘電率層間絶縁膜と併用した場合、実効的な比誘電率が上昇し低誘電率層間絶縁膜適用の十分な効果が得られない。それに対し、SiC膜は4.5<k<5.5である。
【0007】
SiC膜のエッチング方法としては、これまでCF4などのフッ素含有ガスに酸素を添加する方法が検討されてきた(例えば、非特許文献3参照。)。しかし、この方法では、酸素のラジカルによってSiOCが変質する問題や、下地の銅配線が酸化される問題がある。
【非特許文献1】
Proceedings Of 5th International Symposium on plasma
Induced Damage 2001 p.81
【非特許文献2】
Proceeding of 2002 International Interconnect Technology Conference p.48−50
【特許文献1】
特開2001−110775号公報
【非特許文献3】
J.of Electrochemical Soc.143.p.750,(1996)
【非特許文献4】
Proceeding of 2002 International Interconnect Technology Conference p.19
【0008】
【発明が解決しようとする課題】
上記した通り、今後配線間の絶縁材料として採用が予測されるSiOCを使用した半導体装置の製造方法において、レジスト膜の除去方法として従来の酸素プラズマによるバイアスアッシングを行うと、酸素ラジカルによってSiOCが変質して、電気特性の変化、吸湿性の上昇、サイドエッチが入り易くなるなどの寸法変動が起こり、デバイスの再現性に問題が生じる。
また、通常レジスト除去後には再びリソグラフィでマスクを形成する必要がある。リソグラフィは微量な酸による触媒反応を使う技術のため、これを阻害するNH4+などのアルカリ性塩基が絶縁膜中に生成されないレジスト除去方法が必要である。このような要求に対して、水素と窒素の混合ガスやアンモニアのプラズマによる処理では、絶縁膜の変質やサイドエッチは少ないものの絶縁膜中にNH4+のアルカリ性塩基を生成するため、リソグラフィ工程で露光不良を引き起こす問題がある。
【0009】
また、水素のみのプラズマ処理では、絶縁膜のサイドエッチ・変質やリソグラフィ工程の露光不良はないものの、絶縁膜に対する選択性が得られないため、レジスト除去工程において溝幅が広がり、隣り合う配線が全て短絡されてしまう問題がある。
【0010】
また、絶縁膜エッチング後には150nm〜300nm程度のレジストが残っているため、スループットの観点から最低でも100nm/分以上のレジスト除去速度が必要である。さらに、レジスト除去工程では、絶縁膜に対する選択性が要求される。
本発明は、SiOCを変質させずに、SiOCやSiCに対して選択的にレジストを除去する方法を提供することを目的とする。
【0011】
特許文献1に開示される発明では、SiOCがFラジカルによって変質されるとともに、FラジカルでSiOCやSiCがエッチングされる。このため、今後導入が予想される数10nmの極薄膜のSiCでは、これに対応するために十分な選択性が得られない問題がある。
【0012】
また、今後導入が予定される中間ストッパレスのデュアルダマシン方式では、FラジカルによってSiOCの変質やエッチングが起きることが問題になる(例えば、非特許文献4参照。)。
【0013】
また、本発明は、SiOCや銅配線を変質、酸化させることなくSiCをSiOCに対して選択的に除去する方法を提供することを目的とする。従来方法の酸素ラジカルによるレジスト除去方法では、下地銅配線の変質が問題になる。
【0014】
【課題を解決するための手段】
水素とメタンの混合ガスのプラズマを、高周波バイアスを印加した被加工物に照射して、被加工物上のレジストを除去する。特許文献1に開示される発明では、水素含有ガスの一つとして、水素やメタンを例示しているが、水素とメタンを混合して得られる特別な効果については、明示されていない。
【0015】
【発明の実施の形態】
(実施例1)
図4に示す構造の試料を用いてレジスト除去方法を検討した。試料は、層間絶縁膜としてSiOCの一種であるMSQ(Methylsilsequioxane)10を、Cuの拡散防止用の絶縁膜としてSiC20を、それぞれ用いた積層構造の上にホールパターンのレジストマスク30を形成し、前記ホールパターンに合わせてSiC20をエッチングした後、MSQ10を途中までエッチングした構造になっている。図4はその断面を示す。
(1)水素・メタン(2)水素・メタン・クリプトンの各混合ガスのプラズマを試料に照射するとともに、800KHz・0.5W/cm2の高周波バイアスを試料に印加することでレジストを除去した。
【0016】
各混合ガスについて、レジスト除去速度とメタンの添加率の関係を図3に示す。また、このときのレジスト/MSQ選択比(MSQのエッチング速度に対するレジストのエッチング速度の比)を図1に、レジスト/SiC(SiCのエッチング速度に対するレジストのエッチング速度の比)の選択比を図2にそれぞれ示す。いずれの場合もメタンを添加するとレジスト除去速度がわずかに低下するもののレジスト/SiC選択比やレジスト/MSQ選択比が大幅に向上することがわかる。また、(1)クリプトンを添加しない場合と、(2)クリプトンを添加した場合では、クリプトンを添加した場合の方が、レジスト除去速度、選択比とも高くなっていることがわかる。
【0017】
また、メタンの添加量を20%以上に増やすと、レジスト除去速度も0になってしまう。したがって、高選択比のレジスト除去を行う場合には、20%以下のレベルでメタンを添加する必要があることが分かる。
【0018】
また、いずれの方法でも、レジスト除去後のMSQにサイドエッチや変質は見られないことが確認された。また、本方法ではNH4 +を生成する窒素を含まないため、リソグラフィ工程での露光不良も発生しなかった。
【0019】
さらに、本実施例の水素・メタン・クリプトンの混合ガスにおいて、メタンの代わりに他の炭化水素ガスを、クリプトンの代わりに他の希ガスを用いても同様の結果が得られた。
【0020】
さらに、本実施例では試料の層間絶縁膜にMSQ、Cuの拡散防止用の絶縁膜にSiCの積層構造を用いたが、それぞれの膜の代わりに、層間絶縁膜がSi、O、Cの全てを含む材料、およびCuの拡散防止用の絶縁膜がSi、Cの両方を含む材料であれば、他の材料でも同様の効果が得られる。
(実施例2)
実施例1のレジスト除去方法において、高圧力で高密度のプラズマを発生させることのできる誘導結合方式のプラズマ源(ICP)を用いた。この装置で4Pa以上の高圧条件で処理することによってレジスト除去速度が1000nm/min以上に増大した。
(実施例3)
図6に示す構造の試料を用いてSiC膜20の除去方法を検討した。試料は、Cu配線上にSiC20、MSQ10、SiC20の順で堆積させ、リソグラフィ、エッチング、アッシングを繰り返すことによって、MSQ層10の下部に孔形状、MSQの上部および上層のSiC20に溝形状が形成された構造になっている。
(1)水素・メタン(2)水素・メタン・クリプトンの各混合ガスのプラズマを試料に照射するとともに、800KHz・0.05W/cm2の高周波バイアスを試料に印加することでSiCをエッチング除去した。
【0021】
各混合ガスについて、SiCのエッチング速度とメタンの添加率の関係を図7に示す。また、このときのSiC/MSQ選択比(MSQのエッチング速度に対するSiCのエッチング速度の比)を図8に示す。両図より、メタンの添加率を増加するとSiCのエッチング速度は低下するが、SiC/MSQ選択比が大幅に向上することがわかる。また、(1)クリプトンを添加しない場合と、(2)クリプトンを添加した場合では、クリプトンを添加した場合の方が、SiCエッチ速度が高くなっていることがわかる。
【0022】
また、メタンの添加量を20%まで増やすとSiCのエッチング速度も0になってしまう。したがって、高選択比のSiCエッチングを行うためには、20%以下のレベルでメタンを添加する必要があることが分かる。
【0023】
また、いずれの混合ガスを用いたエッチング方法でも、SiC除去後のMSQにサイドエッチや変質は見られないことが確認された。
【0024】
さらに、本実施例の水素・メタン・クリプトンの混合ガスにおいて、メタンの代わりに他の炭化水素ガスを、クリプトンの代わりに他の希ガスを用いても同様の結果が得られた。
【0025】
さらに、本実施例では試料の層間絶縁膜にMSQ、Cuの拡散防止用の絶縁膜にSiCの積層構造を用いたが、それぞれの膜の代わりに、層間絶縁膜がSi、O、Cの全てを含む材料、およびCuの拡散防止用の絶縁膜がSi、Cの両方を含む材料であれば、他の材料でも同様の効果が得られる。
(実施例4)
実施例3の方法では、MSQとの高選択性が得られるが、SiCのエッチング速度が遅い問題がある。この欠点を改善するため、まず第1の工程で、CF4ガスを用いて、実施例3の試料のSiC層を途中までエッチングし、第2の工程で、残ったSiCを実施例3の方法でエッチングした。この手順を用いることで、処理時間が大幅に短縮できた。
【0026】
また、この方法を用いた場合でも、レジスト除去後のMSQにサイドエッチや変質は見られないことが確認された。また、この方法では、SiCの下地のCu配線がフッ素ラジカルや酸素ラジカルにさらされることがないため、Cu配線のフッ化や酸化などの問題もほとんど見られなかった。
【0027】
今回、第1の工程のエッチングガスとしてCF4を用いたが、CとFを含む他のガスや、CとFを含む混合ガスを用いても同様の結果が得られる。
(実施例5)
図5に本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例をフローチャート形式に示す。また、図5の各工程に対応した半導体装置の製造工程を処理後の半導体装置の断面の概念図を図9に示す。図5のフローチャートは、既に下層のCu配線40が層間絶縁膜MSQ上に埋め込まれて形成された上層に、さらに配線層を積層する工程を表わしている。それらの工程は、
(1) エッチングストッパ材料・Cu拡散バリア材料としてSiC膜20をプラズマCVD法により形成する。例えば、有機シランガスを原料として、成膜温度は300〜400℃程度である。
(2) 回転塗布法(SOD(Spin−On Dielectrics)法)により層間絶縁膜MSQ10を堆積する。
(3) エッチングストッパ・Cu拡散バリア材料としてSiC膜20をプラズマCVD法により形成する。
(4) リソグラフィ法により孔パターンを形成したレジストマスク50を作成する。
(5) CHF3ガスプラズマにより、孔パターンに倣ってSiC膜20、MSQ膜10のエッチングを行い、MSQ10にホール形状を作成する。
(6) 実施例1に記載した方法によってレジスト50除去を行う。
(7) リソグラフィ法により溝パターンを形成したレジストマスク50を作成する。
(8) CHF3ガスプラズマにより、溝パターンに倣ってMSQ膜10のエッチングを行い、MSQ膜10の下部にホール形状および上部にトレンチ形状の構造を形成する。
(9) 実施例1に記載した方法によってレジスト除去を行う。
(10) 最上層および孔底のSiCを実施例4の方法で除去する。孔底のSiCを除去することが主目的であるため、最上層のSiC膜が残ることがある。
(11) ホール/トレンチ構造にスパッタ法によってCu拡散防止膜Ta,TaN層70とメッキのシード層Cuを順に形成する。
(12) CuメッキプロセスによってCu80を埋め込む。
(13) 埋め込み工程(12)でMSQ膜表面上に堆積した余剰なCu80および拡散防止膜を、ケミカルメカニカルポリッシング法(CMP法)で除去する。
(14) 薬液による洗浄を行う。低誘電率層間絶縁膜に対しても悪影響を与えないために、例えば残留粒子の除去のために第1ステップで還元水(電解カソード水)によるブラシスクラブ洗浄を施し、第2ステップで金属汚染除去のためのシュウ酸によるスピン洗浄を行うことが考えられる。
【0028】
以上の一連の成膜・配線プロセスを、再び工程(1)のCVDから順に繰り返し処理することによって多層配線が形成される。
【0029】
今回用いた工程(10)のSiC除去方法は、従来のものと異なり下地のCu(下層Cu配線40)を変質させることがないため、工程(11)から(14)で埋め込まれたCu配線材との間の接合部が劣化しない特徴がある。また、工程(6),(9)のレジスト除去工程ではMSQ膜を劣化させない特徴がある。これら三つの工程を導入することによって、半導体装置の歩留まりが従来の20%から90%に向上された。
【0030】
以上のように、Si,O,Cを含む絶縁膜を用いた半導体の製造工程に、実施例1、実施例4の方法を適用することによって、信頼性の高い半導体装置を作ることができることが確認できた。
【0031】
【発明の効果】
本発明によれば、配線材料としてCu、層間絶縁膜として低誘電率シロキサン系材料、およびCuの拡散防止用の絶縁膜としてSiCなどを使用する半導体装置の製造工程において、レジスト除去、および、SiCエッチングに、被加工物に高周波電圧を印加して、H2、CH4の両方を含む混合ガスのプラズマを用いることにより、層間絶縁膜、下層Cu配線に変質、酸化などを起こさず、信頼性の高い半導体装置を作ることができる。
【図面の簡単な説明】
【図1】メタン添加量とレジスト/MSQエッチング選択比との関係を示す図。
【図2】メタン添加量とレジスト/SiCエッチング選択比との関係を示す図。
【図3】メタン添加量とレジスト除去速度との関係を示す図。
【図4】本発明のレジスト除去方法を検証するために用いた試料構造。
【図5】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例の工程順をフローチャートで表した図。
【図6】本発明のSiC膜エッチング方法を検証するために用いた試料構造。
【図7】メタン添加量とSiC膜エッチング速度との関係を示す図。
【図8】メタン添加量とSiC/MSQエッチング選択比との関係を示す図。
【図9】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その1)。
【図10】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その2)。
【図11】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その3)。
【図12】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その4)。
【符号の説明】
10…MSQ膜、20…SiC膜、30…レジスト膜、40…下層Cu配線、50…レジストマスク、60…孔パターン、70…Ta,TaN膜、80…Cuメッキ埋め込み、90…上層Cu配線。
【発明の属する技術分野】
本発明は、配線材料として例えばCu、層間絶縁膜としてSi、O、Cのすべての元素を含む第1の絶縁膜、および配線材料の拡散防止用の絶縁膜としてSi、Cを含みOを含有しない第2の絶縁膜を使用する半導体装置の製造工程におけるレジスト除去方法、および、第2の絶縁膜の選択的エッチング方法に関する。
【0002】
【従来の技術】
マイクロプロセッサーにおける配線遅延は設計寸法が0.5μm以上の時代にはクロックサイクルの僅かな部分しか占めていなかったため問題にならなかった。しかしながら、設計寸法0.25μm以降はチップサイズの増大による配線長の増大から、配線遅延がトランジスタのゲート遅延を上回る事態が起こって、ULSIの高速性能を支配するようになってきた。すなわち、トランジスタのゲート長を縮小化しても高速の信号をULSIチップ内に伝達することが出来ないことが明らかとなっている。
【0003】
そのため、以下の技術(材料)開発が進められ、実用化されつつある。
▲1▼配線間寄生容量を増やすことなく実効的配線ピッチを小さくすることができる多層配線技術。
▲2▼Alに代わる配線材料としてCuを採用したCuダマシン(Damascene)と呼ばれる銅電極配線埋め込み技術。
▲3▼多層配線による信号遅延を抑制する低誘電率の層間絶縁膜。
低誘電率の層間絶縁膜のなかで、比誘電率3.0以下の次世代の層間絶縁膜材料として開発が進められているのが、従来のSiO2膜にCH3基のような有機成分を導入したシロキサン系材料およびポリイミドやポリアリルエーテルに代表されるいわゆるポリマー(有機樹脂)材料である。このうち、シロキサン系材料は、塗布法を用いて形成するものと、CVD法により形成するもののいずれも提案されている。これらのシロキサン系材料には統一された名称が現状無く、Carbon−doped SiOx, Carbon−doped siloxane, Organosilicate glass(OSG), SiOC, a−SiCO:Hなど、様々な記述がみられる。本願では以降SiOCと表わす。
【0004】
SiOCの一種である塗布形成絶縁膜材料MSQ(methylsilsesquioxane,メチルシルセスキシロキサン)は、古くから知られた材料であるが、スピンコート法により膜の形成・溝埋め込み・段差平坦化を一度に高い均一性・再現性で達成できるため注目されている。MSQは、シロキサン骨格の主鎖(−Si−O−Si−) を形成するSiにメチル基を結合させ、CH3−Siの形でSi−O−Si結合を修飾したもので、SiとCH3を一対一に結合させた組成のものである。MSQに含まれるSiは100%CH3と結合しており、有機成分(Si−C)が非常に高いことより特有の特性を示す。Siに結合したメチル基は熱的にかなり安定で、600℃付近まで分解せず耐熱性は優秀である。また、その誘電率は2.9〜2.7程度となっている。
層間絶縁膜にMSQなどのSiOCを使用した半導体装置の製造工程において、レジスト除去方法として従来の酸素プラズマによるバイアスアッシングを行うと、酸素ラジカルによってSiOCが変質する問題があることが報告されている(例えば、非特許文献1参照。)。ダウンストリームの酸素ラジカルによって、Si−CH3は速やかに酸化され、Si−OHを形成する。Si−OHは縮合して膜の収縮を引き起こし、またクリーニング液に溶解してボウイング(たる型)形状のビアを形成する。
【0005】
そのため、近年、SiOCの変質を防止するために、水素やアンモニアの水素含有ガスを用いたバイアスアッシングが開発されている(例えば、非特許文献2参照。)。しかし、この方法では、SiC(後述する絶縁膜)やSiOCに対する選択性も低い問題がある。
【0006】
また、SiOCとの選択性を向上させる目的で水素、メタン、アンモニアなどの水素含有ガスにCF4などのフッ素含有ガスを混合する方法も考案されている。(例えば、特許文献1参照。)
さらに本発明では、Cu配線を利用したダマシン多層配線構造では、エッチングストッパ材料・Cu拡散バリア材料としてSiC膜が今後使用されると予測している。従来から使用されていたSiN膜は比誘電率がk=7程度と高いために、低誘電率層間絶縁膜と併用した場合、実効的な比誘電率が上昇し低誘電率層間絶縁膜適用の十分な効果が得られない。それに対し、SiC膜は4.5<k<5.5である。
【0007】
SiC膜のエッチング方法としては、これまでCF4などのフッ素含有ガスに酸素を添加する方法が検討されてきた(例えば、非特許文献3参照。)。しかし、この方法では、酸素のラジカルによってSiOCが変質する問題や、下地の銅配線が酸化される問題がある。
【非特許文献1】
Proceedings Of 5th International Symposium on plasma
Induced Damage 2001 p.81
【非特許文献2】
Proceeding of 2002 International Interconnect Technology Conference p.48−50
【特許文献1】
特開2001−110775号公報
【非特許文献3】
J.of Electrochemical Soc.143.p.750,(1996)
【非特許文献4】
Proceeding of 2002 International Interconnect Technology Conference p.19
【0008】
【発明が解決しようとする課題】
上記した通り、今後配線間の絶縁材料として採用が予測されるSiOCを使用した半導体装置の製造方法において、レジスト膜の除去方法として従来の酸素プラズマによるバイアスアッシングを行うと、酸素ラジカルによってSiOCが変質して、電気特性の変化、吸湿性の上昇、サイドエッチが入り易くなるなどの寸法変動が起こり、デバイスの再現性に問題が生じる。
また、通常レジスト除去後には再びリソグラフィでマスクを形成する必要がある。リソグラフィは微量な酸による触媒反応を使う技術のため、これを阻害するNH4+などのアルカリ性塩基が絶縁膜中に生成されないレジスト除去方法が必要である。このような要求に対して、水素と窒素の混合ガスやアンモニアのプラズマによる処理では、絶縁膜の変質やサイドエッチは少ないものの絶縁膜中にNH4+のアルカリ性塩基を生成するため、リソグラフィ工程で露光不良を引き起こす問題がある。
【0009】
また、水素のみのプラズマ処理では、絶縁膜のサイドエッチ・変質やリソグラフィ工程の露光不良はないものの、絶縁膜に対する選択性が得られないため、レジスト除去工程において溝幅が広がり、隣り合う配線が全て短絡されてしまう問題がある。
【0010】
また、絶縁膜エッチング後には150nm〜300nm程度のレジストが残っているため、スループットの観点から最低でも100nm/分以上のレジスト除去速度が必要である。さらに、レジスト除去工程では、絶縁膜に対する選択性が要求される。
本発明は、SiOCを変質させずに、SiOCやSiCに対して選択的にレジストを除去する方法を提供することを目的とする。
【0011】
特許文献1に開示される発明では、SiOCがFラジカルによって変質されるとともに、FラジカルでSiOCやSiCがエッチングされる。このため、今後導入が予想される数10nmの極薄膜のSiCでは、これに対応するために十分な選択性が得られない問題がある。
【0012】
また、今後導入が予定される中間ストッパレスのデュアルダマシン方式では、FラジカルによってSiOCの変質やエッチングが起きることが問題になる(例えば、非特許文献4参照。)。
【0013】
また、本発明は、SiOCや銅配線を変質、酸化させることなくSiCをSiOCに対して選択的に除去する方法を提供することを目的とする。従来方法の酸素ラジカルによるレジスト除去方法では、下地銅配線の変質が問題になる。
【0014】
【課題を解決するための手段】
水素とメタンの混合ガスのプラズマを、高周波バイアスを印加した被加工物に照射して、被加工物上のレジストを除去する。特許文献1に開示される発明では、水素含有ガスの一つとして、水素やメタンを例示しているが、水素とメタンを混合して得られる特別な効果については、明示されていない。
【0015】
【発明の実施の形態】
(実施例1)
図4に示す構造の試料を用いてレジスト除去方法を検討した。試料は、層間絶縁膜としてSiOCの一種であるMSQ(Methylsilsequioxane)10を、Cuの拡散防止用の絶縁膜としてSiC20を、それぞれ用いた積層構造の上にホールパターンのレジストマスク30を形成し、前記ホールパターンに合わせてSiC20をエッチングした後、MSQ10を途中までエッチングした構造になっている。図4はその断面を示す。
(1)水素・メタン(2)水素・メタン・クリプトンの各混合ガスのプラズマを試料に照射するとともに、800KHz・0.5W/cm2の高周波バイアスを試料に印加することでレジストを除去した。
【0016】
各混合ガスについて、レジスト除去速度とメタンの添加率の関係を図3に示す。また、このときのレジスト/MSQ選択比(MSQのエッチング速度に対するレジストのエッチング速度の比)を図1に、レジスト/SiC(SiCのエッチング速度に対するレジストのエッチング速度の比)の選択比を図2にそれぞれ示す。いずれの場合もメタンを添加するとレジスト除去速度がわずかに低下するもののレジスト/SiC選択比やレジスト/MSQ選択比が大幅に向上することがわかる。また、(1)クリプトンを添加しない場合と、(2)クリプトンを添加した場合では、クリプトンを添加した場合の方が、レジスト除去速度、選択比とも高くなっていることがわかる。
【0017】
また、メタンの添加量を20%以上に増やすと、レジスト除去速度も0になってしまう。したがって、高選択比のレジスト除去を行う場合には、20%以下のレベルでメタンを添加する必要があることが分かる。
【0018】
また、いずれの方法でも、レジスト除去後のMSQにサイドエッチや変質は見られないことが確認された。また、本方法ではNH4 +を生成する窒素を含まないため、リソグラフィ工程での露光不良も発生しなかった。
【0019】
さらに、本実施例の水素・メタン・クリプトンの混合ガスにおいて、メタンの代わりに他の炭化水素ガスを、クリプトンの代わりに他の希ガスを用いても同様の結果が得られた。
【0020】
さらに、本実施例では試料の層間絶縁膜にMSQ、Cuの拡散防止用の絶縁膜にSiCの積層構造を用いたが、それぞれの膜の代わりに、層間絶縁膜がSi、O、Cの全てを含む材料、およびCuの拡散防止用の絶縁膜がSi、Cの両方を含む材料であれば、他の材料でも同様の効果が得られる。
(実施例2)
実施例1のレジスト除去方法において、高圧力で高密度のプラズマを発生させることのできる誘導結合方式のプラズマ源(ICP)を用いた。この装置で4Pa以上の高圧条件で処理することによってレジスト除去速度が1000nm/min以上に増大した。
(実施例3)
図6に示す構造の試料を用いてSiC膜20の除去方法を検討した。試料は、Cu配線上にSiC20、MSQ10、SiC20の順で堆積させ、リソグラフィ、エッチング、アッシングを繰り返すことによって、MSQ層10の下部に孔形状、MSQの上部および上層のSiC20に溝形状が形成された構造になっている。
(1)水素・メタン(2)水素・メタン・クリプトンの各混合ガスのプラズマを試料に照射するとともに、800KHz・0.05W/cm2の高周波バイアスを試料に印加することでSiCをエッチング除去した。
【0021】
各混合ガスについて、SiCのエッチング速度とメタンの添加率の関係を図7に示す。また、このときのSiC/MSQ選択比(MSQのエッチング速度に対するSiCのエッチング速度の比)を図8に示す。両図より、メタンの添加率を増加するとSiCのエッチング速度は低下するが、SiC/MSQ選択比が大幅に向上することがわかる。また、(1)クリプトンを添加しない場合と、(2)クリプトンを添加した場合では、クリプトンを添加した場合の方が、SiCエッチ速度が高くなっていることがわかる。
【0022】
また、メタンの添加量を20%まで増やすとSiCのエッチング速度も0になってしまう。したがって、高選択比のSiCエッチングを行うためには、20%以下のレベルでメタンを添加する必要があることが分かる。
【0023】
また、いずれの混合ガスを用いたエッチング方法でも、SiC除去後のMSQにサイドエッチや変質は見られないことが確認された。
【0024】
さらに、本実施例の水素・メタン・クリプトンの混合ガスにおいて、メタンの代わりに他の炭化水素ガスを、クリプトンの代わりに他の希ガスを用いても同様の結果が得られた。
【0025】
さらに、本実施例では試料の層間絶縁膜にMSQ、Cuの拡散防止用の絶縁膜にSiCの積層構造を用いたが、それぞれの膜の代わりに、層間絶縁膜がSi、O、Cの全てを含む材料、およびCuの拡散防止用の絶縁膜がSi、Cの両方を含む材料であれば、他の材料でも同様の効果が得られる。
(実施例4)
実施例3の方法では、MSQとの高選択性が得られるが、SiCのエッチング速度が遅い問題がある。この欠点を改善するため、まず第1の工程で、CF4ガスを用いて、実施例3の試料のSiC層を途中までエッチングし、第2の工程で、残ったSiCを実施例3の方法でエッチングした。この手順を用いることで、処理時間が大幅に短縮できた。
【0026】
また、この方法を用いた場合でも、レジスト除去後のMSQにサイドエッチや変質は見られないことが確認された。また、この方法では、SiCの下地のCu配線がフッ素ラジカルや酸素ラジカルにさらされることがないため、Cu配線のフッ化や酸化などの問題もほとんど見られなかった。
【0027】
今回、第1の工程のエッチングガスとしてCF4を用いたが、CとFを含む他のガスや、CとFを含む混合ガスを用いても同様の結果が得られる。
(実施例5)
図5に本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例をフローチャート形式に示す。また、図5の各工程に対応した半導体装置の製造工程を処理後の半導体装置の断面の概念図を図9に示す。図5のフローチャートは、既に下層のCu配線40が層間絶縁膜MSQ上に埋め込まれて形成された上層に、さらに配線層を積層する工程を表わしている。それらの工程は、
(1) エッチングストッパ材料・Cu拡散バリア材料としてSiC膜20をプラズマCVD法により形成する。例えば、有機シランガスを原料として、成膜温度は300〜400℃程度である。
(2) 回転塗布法(SOD(Spin−On Dielectrics)法)により層間絶縁膜MSQ10を堆積する。
(3) エッチングストッパ・Cu拡散バリア材料としてSiC膜20をプラズマCVD法により形成する。
(4) リソグラフィ法により孔パターンを形成したレジストマスク50を作成する。
(5) CHF3ガスプラズマにより、孔パターンに倣ってSiC膜20、MSQ膜10のエッチングを行い、MSQ10にホール形状を作成する。
(6) 実施例1に記載した方法によってレジスト50除去を行う。
(7) リソグラフィ法により溝パターンを形成したレジストマスク50を作成する。
(8) CHF3ガスプラズマにより、溝パターンに倣ってMSQ膜10のエッチングを行い、MSQ膜10の下部にホール形状および上部にトレンチ形状の構造を形成する。
(9) 実施例1に記載した方法によってレジスト除去を行う。
(10) 最上層および孔底のSiCを実施例4の方法で除去する。孔底のSiCを除去することが主目的であるため、最上層のSiC膜が残ることがある。
(11) ホール/トレンチ構造にスパッタ法によってCu拡散防止膜Ta,TaN層70とメッキのシード層Cuを順に形成する。
(12) CuメッキプロセスによってCu80を埋め込む。
(13) 埋め込み工程(12)でMSQ膜表面上に堆積した余剰なCu80および拡散防止膜を、ケミカルメカニカルポリッシング法(CMP法)で除去する。
(14) 薬液による洗浄を行う。低誘電率層間絶縁膜に対しても悪影響を与えないために、例えば残留粒子の除去のために第1ステップで還元水(電解カソード水)によるブラシスクラブ洗浄を施し、第2ステップで金属汚染除去のためのシュウ酸によるスピン洗浄を行うことが考えられる。
【0028】
以上の一連の成膜・配線プロセスを、再び工程(1)のCVDから順に繰り返し処理することによって多層配線が形成される。
【0029】
今回用いた工程(10)のSiC除去方法は、従来のものと異なり下地のCu(下層Cu配線40)を変質させることがないため、工程(11)から(14)で埋め込まれたCu配線材との間の接合部が劣化しない特徴がある。また、工程(6),(9)のレジスト除去工程ではMSQ膜を劣化させない特徴がある。これら三つの工程を導入することによって、半導体装置の歩留まりが従来の20%から90%に向上された。
【0030】
以上のように、Si,O,Cを含む絶縁膜を用いた半導体の製造工程に、実施例1、実施例4の方法を適用することによって、信頼性の高い半導体装置を作ることができることが確認できた。
【0031】
【発明の効果】
本発明によれば、配線材料としてCu、層間絶縁膜として低誘電率シロキサン系材料、およびCuの拡散防止用の絶縁膜としてSiCなどを使用する半導体装置の製造工程において、レジスト除去、および、SiCエッチングに、被加工物に高周波電圧を印加して、H2、CH4の両方を含む混合ガスのプラズマを用いることにより、層間絶縁膜、下層Cu配線に変質、酸化などを起こさず、信頼性の高い半導体装置を作ることができる。
【図面の簡単な説明】
【図1】メタン添加量とレジスト/MSQエッチング選択比との関係を示す図。
【図2】メタン添加量とレジスト/SiCエッチング選択比との関係を示す図。
【図3】メタン添加量とレジスト除去速度との関係を示す図。
【図4】本発明のレジスト除去方法を検証するために用いた試料構造。
【図5】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例の工程順をフローチャートで表した図。
【図6】本発明のSiC膜エッチング方法を検証するために用いた試料構造。
【図7】メタン添加量とSiC膜エッチング速度との関係を示す図。
【図8】メタン添加量とSiC/MSQエッチング選択比との関係を示す図。
【図9】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その1)。
【図10】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その2)。
【図11】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その3)。
【図12】本発明のレジスト除去方法を半導体装置の多層配線工程に適用した例において、各工程の処理後の被加工物の断面の概念図を示した図(その4)。
【符号の説明】
10…MSQ膜、20…SiC膜、30…レジスト膜、40…下層Cu配線、50…レジストマスク、60…孔パターン、70…Ta,TaN膜、80…Cuメッキ埋め込み、90…上層Cu配線。
Claims (6)
- 半導体基板上にSi、O、Cのすべての元素を含む第1の絶縁膜を堆積する工程と、
前記第1の絶縁膜上にレジスト膜を塗布する工程と、
前記レジスト膜に形成されたパターンに倣って前記第1の絶縁膜をエッチングする工程と、および
H2、CH4の両方を含む混合ガスのプラズマを用いて、前記レジスト膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。 - 半導体基板上にSi、O、Cのすべての元素を含む第1の絶縁膜を堆積する工程と、Si、Cを含みOを含有しない第2の絶縁膜を堆積する工程とを有する半導体装置の製造方法において、
H2およびCH4を含む混合ガスのプラズマを用いて、前記第2の絶縁膜を選択的にエッチングすることを特徴とする半導体装置の製造方法。 - 請求項1または請求項2に記載の半導体装置の製造方法において、
前記混合ガスへのCH4の添加量の割合が20%未満であることを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項3のいずれかの請求項に記載の半導体装置の製造方法において、
前記混合ガス中に希ガスが含まれることを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記希ガスがKrであることを特徴とする半導体装置の製造方法。 - 請求項1または請求項2に記載の半導体装置の製造方法において、前記プラズマの発生方式が、ICP方式であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003072920A JP2004281837A (ja) | 2003-03-18 | 2003-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003072920A JP2004281837A (ja) | 2003-03-18 | 2003-03-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281837A true JP2004281837A (ja) | 2004-10-07 |
Family
ID=33288934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003072920A Pending JP2004281837A (ja) | 2003-03-18 | 2003-03-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281837A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008277812A (ja) * | 2007-04-19 | 2008-11-13 | Applied Materials Inc | 水蒸気及び希釈ガスにより改善された水素アッシング |
CN100442438C (zh) * | 2006-12-20 | 2008-12-10 | 南京大学 | 一种非晶碳膜半导体制备方法 |
WO2010004708A1 (ja) * | 2008-07-10 | 2010-01-14 | パナソニック株式会社 | 半導体装置の製造方法 |
US8119522B1 (en) | 2010-11-08 | 2012-02-21 | International Business Machines Corporation | Method of fabricating damascene structures |
KR20140062412A (ko) * | 2012-11-14 | 2014-05-23 | 아이엠이씨 브이제트더블유 | 블록-공중합체를 이용하는 에칭 방법 |
-
2003
- 2003-03-18 JP JP2003072920A patent/JP2004281837A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
US7999382B2 (en) | 2004-11-22 | 2011-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
CN100442438C (zh) * | 2006-12-20 | 2008-12-10 | 南京大学 | 一种非晶碳膜半导体制备方法 |
JP2008277812A (ja) * | 2007-04-19 | 2008-11-13 | Applied Materials Inc | 水蒸気及び希釈ガスにより改善された水素アッシング |
WO2010004708A1 (ja) * | 2008-07-10 | 2010-01-14 | パナソニック株式会社 | 半導体装置の製造方法 |
US8119522B1 (en) | 2010-11-08 | 2012-02-21 | International Business Machines Corporation | Method of fabricating damascene structures |
US8293638B2 (en) | 2010-11-08 | 2012-10-23 | International Business Machines Corporation | Method of fabricating damascene structures |
KR20140062412A (ko) * | 2012-11-14 | 2014-05-23 | 아이엠이씨 브이제트더블유 | 블록-공중합체를 이용하는 에칭 방법 |
JP2014099604A (ja) * | 2012-11-14 | 2014-05-29 | Imec | ブロック共重合体を使用したエッチング |
KR102047140B1 (ko) * | 2012-11-14 | 2019-12-02 | 아이엠이씨 브이제트더블유 | 블록-공중합체를 이용하는 에칭 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7371461B2 (en) | Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics | |
US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
TW507290B (en) | Etching method | |
US8373271B2 (en) | Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication | |
JP4194508B2 (ja) | 半導体装置の製造方法 | |
JP2008235480A (ja) | 半導体装置の製造方法 | |
TWI413212B (zh) | 半導體裝置及其製造方法 | |
JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007250706A (ja) | 半導体装置の製造方法 | |
JP2001223269A (ja) | 半導体装置およびその製造方法 | |
JP2002026121A (ja) | 半導体装置およびその製造方法、絶縁膜の形成方法 | |
JPH11176814A (ja) | 半導体装置の製造方法 | |
JP4419025B2 (ja) | 半導体装置の製造方法 | |
JP2004095865A (ja) | 半導体装置およびその製造方法 | |
JP2006128542A (ja) | 電子デバイスの製造方法 | |
JP4571880B2 (ja) | 半導体装置の製造方法 | |
US20080318412A1 (en) | Method of manufacturing a semiconductor device | |
JP2004281837A (ja) | 半導体装置の製造方法 | |
JP2005142473A (ja) | 半導体装置の製造方法 | |
US7541296B2 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
JP2006073569A (ja) | 半導体装置とその製造方法 | |
JP5387627B2 (ja) | 半導体装置の製造方法 | |
JP4311947B2 (ja) | 半導体装置 | |
JP2007036067A (ja) | 半導体装置の製造方法 | |
JP2005109343A (ja) | 半導体装置の製造方法 |