JP2004280452A

JP2004280452A - Current control circuit

Info

Publication number: JP2004280452A
Application number: JP2003070751A
Authority: JP
Inventors: Hisanori Cho; 寿典長
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-03-14
Filing date: 2003-03-14
Publication date: 2004-10-07
Anticipated expiration: 2023-03-14
Also published as: JP4517579B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current control circuit that can reliably prevent a flow of excessive current at load activation. <P>SOLUTION: A voltage detector 4 detects the voltage across a capacitive load 1 and inputs the detected voltage Vi2 into a control circuit 5 comprising a differential amplification circuit. A voltage command Vi1 from a control signal source 6 is also input into the control circuit 5. The difference between the two inputs to the control circuit 5 is output to the gate of a MOSFET 3. The impedance of the MOSFET 3 is thus controlled to bring the detected voltage Vi2 across the capacitive load 1 nearer to the command Vi1 specified by the control signal source 6. The control where the state of drive flowing into the capacitive load at activation is monitored can provide control of preventing a flow of excessive current into the load. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、容量性負荷の起動時に負荷に流れる電流を制御するための電流制御回路に関する。
【０００２】
【従来の技術】
従来より、負荷起動時における過渡的状態を監視し、回路全体への影響を回避するための方策が種々提案されている。例えば、容量性の負荷を起動する場合や、負荷にデカップリングコンデンサを並列接続したような構成の場合には、電源投入時に容量性負荷あるいはデカップリングコンデンサに瞬間的に大電流が流れる。
【０００３】
この大電流、即ち突入電流を押さえるために、直流電源及び負荷と直列に可変インピーダンス素子を配置し、可変インピーダンス素子のインピーダンスを徐々に下げるという方法が提案されている（例えば、特許文献１参照）。具体的には、可変インピーダンス素子としＭＯＳＦＥＴを使用し、そのゲート電圧を徐々に大きくすることで出力電流を徐々に大きくしていた。かかる方法によりデカップリングコンデンサへの突入電流の発生を抑制することができる。
【０００４】
【特許文献１】
特開２００２―２９０２２３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術の回路構成において、ＭＯＳＦＥＴにおける電力損失を低減し、負荷電流に対応した出力電流路を確保する目的で、単一のＭＯＳＦＥＴの代わりに複数のＭＯＳＦＥＴの並列回路を接続して使用する場合があるが、複数あるＭＯＳＦＥＴのゲートスレショールド電圧のばらつきにより一つのＭＯＳＦＥＴに過大な電流が流れる可能性がある。このように一つのＭＯＳＦＥＴに過大な電流が流れれば、デカップリングコンデンサあるいは容量性負荷に突入電流が流れてしまい、突入電流を抑制するという本来の目的を達成することができないこととなる。
【０００６】
そこで、本発明は、負荷起動時に過大な電流が流れることを確実に防止できるようにした電流制御回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、容量性負荷と、直流電源と、可変インピーダンス素子とを直列に接続してなり、可変インピーダンス素子のインピーダンスを制御して負荷起動時に容量性負荷に流れる電流を制御するようにした電流制御回路において、容量性負荷の駆動状態を表す負荷駆動情報を検出するための負荷駆動情報検出手段と、容量性負荷の駆動状態の目標値を設定する負荷駆動指示手段と、負荷駆動情報をフィードバックし、負荷駆動情報が負荷駆動指示手段により設定された目標値に近づくよう可変インピーダンス素子のインピーダンスを制御するフィードバック手段とを有することを特徴としている。
【０００８】
このように構成された電流制御回路では、負荷駆動情報検出手段が容量性負荷の駆動状態を表す負荷駆動情報を検出して、これをフィードバック手段にフィードバックする。フィードバック手段は、検出された負荷駆動情報が負荷駆動指示手段により設定された目標値に近づくよう可変インピーダンス素子のインピーダンスを制御する。このように、容量性負荷の起動時における負荷駆動情報を監視しながら、容量性負荷の駆動状態が目標の状態に近づくようフィードバック制御するので、起動時に流れる容量性負荷への電流を監視しながらの制御が可能となり、負荷起動時に過大な電流が流れるような事態を確実に防止することができる。
【０００９】
請求項２記載の発明は、請求項１記載の電流制御回路において、容量性負荷に流れる電流がほぼ一定となるように目標値が設定されていることを特徴としている。
【００１０】
容量性負荷に流れる電流の目標値をこのように設定したので、起動時に流れる容量性負荷への電流を監視しながら、その電流値がほぼ一定となるようにフィードバック制御が行われる。従って、回路の電源投入時のおける容量性負荷への突入電流などは抑制することができる。
【００１１】
請求項３記載の発明は、請求項１記載の電流制御回路において、容量性負荷に流れる電流が漸増するように目標値が設定されていることを特徴としている。
【００１２】
容量性負荷に流れる電流の目標値をこのように設定したので、起動時に流れる容量性負荷への電流を監視しながら、その電流値が漸増するようにフィードバック制御が行われる。従って、容量性負荷をスロースタートさせることができる。
【００１３】
請求項４記載の発明は、請求項１乃至３のいずれか１項記載の電流制御回路において、容量性負荷の電圧値を負荷駆動情報検出手段が検出することを特徴としている。
【００１４】
負荷駆動情報検出手段は、容量性負荷の端子間電圧値を直接検出してもよいし、可変インピーダンス素子間の電圧を検出することで間接的に容量性負荷の端子間電圧を検出するようにしてもよい。容量性負荷の端子間電圧と可変インピーダンス素子間の電圧の和が直流電源の電源電圧に等しいので、可変インピーダンス素子間の電圧も容量性負荷の端子間電圧に対応しているからである。
【００１５】
上記いずれかの方法で、負荷駆動情報検出手段は容量性負荷両端の電圧値を検出する。一方、負荷駆動指示手段は容量性負荷の目標電圧値を設定する。フィードバック手段は、容量性負荷の検出電圧値と目標電圧値との差分を制御情報として可変インピーダンス素子へ出力する。可変インピーダンス素子として、例えば、ＭＯＳＦＥＴを用いた場合には、検出電圧値と目標電圧値の差分に相当する電圧をＭＯＳＦＥＴのゲート電圧とする。容量性負荷は徐々に充電されて電圧レベルが増加するので、例えば、容量性負荷に流れる電流をほぼ一定に維持するよう制御する場合には、負荷駆動指示手段が設定する容量性負荷の目標電圧値は、容量性負荷の充電に伴う電圧レベルの増加に対応して増加するように設定する。このようにすることでＭＯＳＦＥＴのゲート電圧はゲートスレショールドレベルを超えた一定値に維持され、容量性負荷に流れる電流をほぼ一定に維持することができ、回路の電源投入時のおける電流制御を実現することができる。
【００１６】
請求項５記載の発明は、請求項１乃至３のいずれか１項に記載の電流制御回路において、容量性負荷に流れる電流値を負荷駆動情報検出手段が検出するようにしたことを特徴としている。
【００１７】
このように構成された電流制御回路では、負荷駆動情報検出手段は容量性負荷に流れる電流値を検出してフィードバック制御する。容量性負荷に電流が流れ始めると、負荷駆動情報検出手段はこの電流を直接検出し、検出した電流に相当する信号を負荷駆動情報としてフィードバック手段に入力する。フィードバック手段は、入力された信号が目標値に近づくよう可変インピーダンス素子のインピーダンスを制御する。
【００１８】
請求項６記載の発明は、請求項１乃至５のいずれか１項に記載の電流制御回路において、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直流電源の間に接続し、フィードバック手段が複数の可変インピーダンス素子それぞれのインピーダンスを制御するようにしたことを特徴としている。
【００１９】
このように構成された電流制御回路では、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直流電源の間に接続した構成とし、可変インピーダンス素子における電力損失を低減し、負荷電流に対応した出力電流路を確保している。複数の可変インピーダンス素子それぞれのインピーダンスを個別的に独自の制御をすることはできないが、包括的に複数ある可変インピーダンス素子のインピーダンスを制御することで、容量性負荷に流れる電流を制御することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。最初に、図１を参照しながら、電圧制御方式により本発明を実現する場合の実施の形態について説明する。図１（ａ）は、本発明の実施の形態に係わる電流制御回路１０の回路図、図１（ｂ）は、図１（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【００２１】
図１（ａ）に示すように、電流制御回路１０は、容量性負荷１（以下、単に「負荷１」という）と、電源電圧Ｖｉｎの直流電源２と、可変インピーダンス素子としてのＭＯＳＦＥＴ３（以下、単に「ＦＥＴ３」という）が直列に接続された回路に、電圧検出器４、制御回路５及び制御信号源６で構成されるフィードバックループが付加された構成となっている。
【００２２】
減衰度αの電圧検出器４は非反転入力端子が負荷１の高電位側に、反転入力端子が負荷１の低電位側に接続されており、負荷１の両端電圧を検出する。電圧検出器４の出力端子は、制御回路５の反転入力端子に、また制御信号源６の出力端子は制御回路５の非反転入力端子に接続されている。制御回路５は、増幅度Ａｖのオペアンプで構成されており、制御信号源６の出力電圧Ｖｉ１と電圧検出器４の出力電圧Ｖｉ２の差分が出力される。制御回路５の出力端子は、ＦＥＴ３のゲートに接続されている。
【００２３】
図５は、制御信号源６の回路例である。図に示すように、制御信号源６は、直流電源５１、定電流源５２及びＮＰＮトランジスタ５４（以下、単に「トランジスタ５４」という）の直列回路と、トランジスタ５４のコレクタ・エミッタ間に接続されたコンデンサ５３とから構成されている。トランジスタ５４のベースには、制御信号源６の入力信号としてのＯＮ／ＯＦＦ信号が印加されている。また、コンデンサ５３の電圧が制御信号源６の信号源出力として取り出される。
【００２４】
トランジスタ５４のベースに印加されるＯＮ／ＯＦＦ信号がＯＦＦのときには、トランジスタ５４は非導通であり、制御信号源６からの出力はない。ＯＮ／ＯＦＦ信号がＯＮになるとトランジスタ５４は導通して定電流源５２に電流が流れる。これに伴いコンデンサ５３は徐々に充電され、コンデンサ５３の電圧は時間の経過と共に所定レベルに至るまで直線的に増加していく。このコンデンサ５３の電圧が信号源出力として取り出される。
【００２５】
次に、図１（ａ）に示した電流制御回路１０の動作を図１（ｂ）に示したタイミングチャートを参照しながら説明する。タイミングチャートの横軸は時間軸であり、便宜的にＴ０〜Ｔ３のタイミングに区分けして説明する。
【００２６】
Ｔ０−Ｔ１の期間、電流制御回路１０は非動作状態にある。制御信号源６に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６からの出力電圧Ｖｉ１はゼロレベルにある。このとき、負荷１には電圧はかかっておらず、ＦＥＴ３のソース・ドレイン間電圧Ｖｄｓ（以下、単に「ドレイン電圧Ｖｄｓ」という）が直流電源２の電源電圧Ｖｉｎに等しくなっている。
【００２７】
Ｔ１のタイミングで制御信号源６のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６の出力電圧Ｖｉ１は直線的に増大していく。それに伴って、制御回路５からの出力電圧は増加するが、出力電圧がＦＥＴ３のゲートスレショールド電圧に達するまでは、ＦＥＴ３は導通せず負荷１には電流が流れないので、電圧検出器４からの出力電圧Ｖｉ２はゼロレベルのままである。
【００２８】
Ｔ２のタイミングでＦＥＴ３のソース・ゲート間電圧Ｖｇｓ（以下、単に「ゲート電圧Ｖｇｓ」という）がゲートスレショールド電圧に達すると、ＦＥＴ３が導通し、出力電流Ｉｄｓが流れ始める。すると、容量性の負荷１が充電を開始し、負荷１の両端電圧が徐々に増加し始める。電圧検出器４からは負荷１の両端電圧のα倍の電圧が出力される。図１（ｂ）に示されているように、電圧検出器４からの出力電圧Ｖｉ２は、Ｔ２―Ｔ３の期間で直線的に増加する。これは前述のように容量性の負荷１の充電の進行に対応したものである。
【００２９】
制御信号源６からの出力電圧Ｖｉ１の増加の割合ｄＶ／ｄｔは、電圧検出器４の出力電圧Ｖｉ２の増加割合と略同一になるように、また制御信号源６の出力電圧Ｖｉ１の方が電圧検出器４の出力電圧Ｖｉ２よりわずかに大きくなるよう、即ち、Ｖｉ１−Ｖｉ２＝ΔＶの関係となるよう予め設定されている。従って、制御回路５の出力電圧、即ち、ＦＥＴ３のゲート電圧ＶｇｓはΔＶに制御回路５の増幅度Ａｖを掛けた値に等しくなっている（Ｖｇｓ＝ΔＶ×Ａｖ）。
【００３０】
Ｔ２−Ｔ３の期間で、負荷１の両端電圧が増加すると、これに伴ってドレイン電圧Ｖｄｓが徐々に低下する。即ち、−Ｖｄｓ／ｄｔ＝（ｄＶ／ｄｔ）×（１／α）の関係が成立している。タイミングＴ３で負荷１が満充電になると、負荷１の両端電圧は直流電源２の電源電圧Ｖｉｎと等しくなる。従って、負荷１にはもはや電流は流れない。
【００３１】
タイミングＴ３以降も制御信号源６からの出力電圧Ｖｉ１は増加し続けるので、ゲート電圧Ｖｇｓも増加に転じ、制御信号源６の出力電圧Ｖｉ１が最大レベルの一定値になったところでゲート電圧Ｖｇｓも増加をやめ一定値となる。このときのゲート電圧Ｖｇｓの最大値は制御回路５の電源電圧に依存した値となる。
【００３２】
以上のように、負荷２の起動時であるＴ２−Ｔ３の期間で、ドレイン電圧Ｖｄｓが直線的に減少するよう、制御信号源６の出力電圧特性を負荷１の充電特性に合わせた形で設定してある。
【００３３】
負荷１に流れる電流Ｉｄｓは、Ｉｄｓ＝Ｃ×ｄＶｄｓ／ｄｔ（Ｃ：負荷１の静電容量）で表すことができる。上述のように、ドレイン電圧が直線的に減少するよう設定されているため、ｄＶｄｓ／ｄｔが一定となり、よって負荷１に流れる電流Ｉｄｓが一定となる。言い換えれば、負荷１に流れる電流Ｉｄｓが一定となるように制御することで、容量性負荷１の起動時に流れる可能性のある突入電流を防止している。なお、以上の説明は、起動時無負荷状態であることを前提としたものである。
【００３４】
以上、電圧制御方式により本発明の電流制御回路を実現した場合について説明したが、電流制御方式により本発明を実現することも可能である。この場合、電流検出器７で負荷１に流れる電流Ｉｄｓを直接検出し、電流検出器７から検出電流Ｉｄｓに対応した出力電圧を制御回路５に入力するようにすればよい。電流検出器７としては、抵抗やホール素子を用いることができるが、それらの接続箇所は負荷１とＦＥＴ３のドレインの間である必要はなく、ＦＥＴ３のソース側に接続するようにしてもよい。
【００３５】
次に、本発明の実施例について説明する。図２（ａ）は、第１の実施例に係わる電流制御回路を示した回路図、図２（ｂ）は図２（ａ）に示した電流制御回路の動作を説明するためのタイミングチャートである。図２（ａ）において、図１（ａ）に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【００３６】
図２（ａ）に示した電流制御回路２０は、基本的に図１（ａ）に示した回路構成と同じであって、負荷１と、直流電源２と、ＦＥＴ３とが直列接続されており、負荷１とＦＥＴ３の間には電圧検出器４、制御信号源６及び制御回路５を含むフィードバックループが形成されている。電圧検出器４の非反転入力端子は負荷１の高電位側に、反転入力端子は負荷１の低電位側に接続され、負荷１の両端電圧を検出している。また、制御信号源６としては図５に示した構成のものを適用することができる。
【００３７】
電圧検出器４の出力端は、制御回路５の一方の入力端子に、また制御信号源６の出力は制御回路５の他方の入力端子に接続されている。制御回路５の出力端はＦＥＴ３のゲートに接続されている。
【００３８】
制御回路５は差動増幅回路で構成されている。差動増幅回路はオペアンプ５１を有し、オペアンプ５１の反転入力端子と電圧検出器４の間には抵抗５２が、非反転端子と制御信号源６の間には抵抗５３が、また非反転端子とアース間には抵抗５４が接続されている。オペアンプ５１の出力端子と反転入力端子の間の帰還路にはコンデンサ５５と抵抗５６の並列回路が接続されている。
【００３９】
次に、図２（ｂ）に示したタイミングチャートを参照しながら、図２（ａ）に示した電流制御回路２０の動作を説明する。
【００４０】
Ｔ１以前では、電流制御回路２０は非動作状態にある。制御信号源６に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６からの出力電圧Ａはゼロレベルである。このとき、負荷１には電圧はかかっておらず、ＦＥＴ３のドレイン電圧Ｄが直流電源２の電源電圧に等しくなっている。
【００４１】
Ｔ１のタイミングで制御信号源６のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６の出力電圧Ａは徐々に増加していく。それに伴い、ＦＥＴ３のゲートに印加される制御回路５からの出力電圧Ｃが増加し始める。ゲート電圧Ｃがゲートスレショールド電圧に達するまでは、負荷１に電圧がかかっていないので電圧検出器４からの出力電圧Ｂもゼロレベルの状態を維持している。
【００４２】
Ｔ２のタイミングでゲート電圧Ｃがゲートスレショールド電圧に達すると、ＦＥＴ３が導通し、出力電流Ｅが流れ始める。すると、容量性の負荷１が充電を開始し、負荷１の両端電圧が直線的に増加し始める。負荷１の充電の進行に対応して、電圧検出器４からの出力電圧Ｂも直線的に増加する。
【００４３】
制御信号源６からの出力電圧Ａの増加の割合は、電圧検出器４の出力電圧Ｂの増加割合と略同一になるように、また制御信号源６の出力電圧Ａの方が電圧検出器４の出力電圧Ｂよりわずかに大きくなるように予め設定されている。
【００４４】
Ｔ２−Ｔ３の期間で、負荷１の両端電圧が増加すると、これに伴ってドレイン電圧Ｄが徐々に低下する。タイミングＴ３で負荷１が満充電となると、負荷１にはもはや電流Ｅは流れない。
【００４５】
タイミングＴ３以降も制御信号源６からの出力電圧Ａは増加し続けるので、ゲート電圧Ｃはゲートスレショールド電圧のレベルから増加に転じ、制御信号源６の出力電圧Ａが最大レベルの一定値になったところでゲート電圧Ｃも増加をやめ一定値を維持する。ただし、ゲート電圧Ｃはオペアンプ５１の電源電圧を超えることはない。
【００４６】
以上のように、負荷２の起動時であるＴ２−Ｔ３の期間で、負荷１に流れる電流がほぼ一定となるように、制御信号源６の出力電圧Ａの特性を負荷１の充電特性に合わせた形で設定してある。このため、容量性の負荷１の起動時に流れる可能性のある突入電流を防止することができる。
【００４７】
次に、本発明の第２の実施例について説明する。図３（ａ）は、第２の実施例に係わる電流制御回路を示した回路図、図３（ｂ）は図３（ａ）に示した電流制御回路の動作を説明するためのタイミングチャートである。図３（ａ）において、図１（ａ）若しくは図２（ａ）に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【００４８】
図３（ａ）に示した電流制御回路３０は、図２（ａ）に示した第１実施例に係わる電流制御回路２０と近似した回路構成となっている。図２（ａ）に示した電流制御回路２０では、電圧検出回路４が負荷１の両端電圧を直接検出しているのに対して、図３（ａ）に示した電流制御装置３０では、電圧検出回路４はＦＥＴ３のソース・ドレイン間の電圧を検出している。電圧検出の箇所は異なるものの、ＦＥＴ３のソース・ドレイン間の電圧は、負荷１の両端電圧に対応して変化するので、ＦＥＴ３のソース・ドレイン間電圧を検出することは、実質的に負荷１の両端電圧を検出していることと等価である。
【００４９】
電流制御装置３０に組み込まれている制御信号源６’は、図２（ａ）に示した電流制御装置２０に組み込まれている制御信号源６とは、その具体的回路構成が異なっている。図６は、制御信号源６’の回路例を示したもので、直流電源５１、ＰＮＰトランジスタ５４’（以下、単に「トランジスタ５４’」という）及び定電流源５２の直列回路と、定電流源５２に並列に接続されたコンデンサ５３とから構成されている。トランジスタ５４’のベースには、制御信号源６’の入力信号としてのＯＮ／ＯＦＦ信号が印加されている。また、コンデンサ５３の電圧が制御信号源６’の信号源出力として取り出される。
【００５０】
トランジスタ５４’のベースに印加されるＯＮ／ＯＦＦ信号がＯＦＦのときには、トランジスタ５４’は導通状態となっている。このとき、直流電源５１の電源電圧がコンデンサ５３に印加されているので、コンデンサ５３は満充電状態となっている。従って、ＯＮ／ＯＦＦ信号がＯＦＦのときには、制御信号源６’からは信号源出力は最大レベルとなっている。
【００５１】
ＯＮ／ＯＦＦ信号がＯＮに切り替わりと、トランジスタ５４’は非導通状態となる。その結果、コンデンサ５３と定電流源５２が閉回路を構成し、コンデンサ５３の放電電流が定電流源５２に流れる。これに伴いコンデンサ５３の電圧は時間の経過と共にほぼ直線的に減少し、所定時間経過したところでゼロレベルとなる。このコンデンサ５３の直線的に減少する電圧が信号源出力として出力される。
【００５２】
次に、図３（ｂ）に示したタイミングチャートを参照しながら、図３（ａ）に示した電流制御回路の動作を説明する。
【００５３】
Ｔ１以前では、電流制御回路３０は非動作状態にある。制御信号源６’に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６’からの出力電圧Ａは最大レベルとなっている。このとき、負荷１には電圧はかかっておらず、ＦＥＴ３のドレイン電圧Ｄは直流電源２の電源電圧に等しくなっている。従って、ＦＥＴ３のソース・ドレイン間電圧を検出している電圧検出器４の出力電圧Ｂも最大レベルとなっており、制御回路５から出力されるゲート電圧Ｃはゼロレベルとなっている。
【００５４】
Ｔ１のタイミングで制御信号源６’のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６’の出力電圧Ａは直線的に減少していく。このとき電圧検出器４の出力電圧Ｂは最大レベルを維持した状態にあるので、出力電圧ＡとＢの差分が直線的に増大し、ＦＥＴ３のゲートに印加される制御回路５からの出力電圧Ｃが増加し始める。
【００５５】
Ｔ２のタイミングでゲート電圧Ｃがゲートスレショールド電圧に達すると、ＦＥＴ３が導通し、出力電流Ｅが流れ始める。即ち、容量性の負荷１が充電を開始し、負荷１の両端電圧が直線的に増加し始める。負荷１の充電の進行に対応して、ＦＥＴ３のソース・ドレイン間電圧が減少するので、ＦＥＴ３のソース・ドレイン間電圧を検出している電圧検出器４からの出力電圧Ｂは直線的に減少する。
【００５６】
制御信号源６’からの出力電圧Ａの減少の割合は、電圧検出器４からの出力電圧Ｂの減少の割合と略同一になるように、また制御信号源６’の出力電圧Ａの方が電圧検出器４の出力電圧Ｂよりわずかに大きくなるように予め設定されている。
【００５７】
Ｔ２−Ｔ３の期間で、負荷１の両端電圧が増加すると、これに伴ってドレイン電圧Ｄが直線的に低下する。タイミングＴ３で負荷１が満充電状態になると、負荷１の両端電圧は直流電源２の電圧と等しくなり、ＦＥＴ３のドレイン電圧Ｄはゼロとなる。従って、負荷１にはもはや電流は流れない。
【００５８】
タイミングＴ３以降も制御信号源６’からの出力電圧Ａは減少し続けるので、ゲート電圧Ｃはゲートスレショールド電圧を超えて更に増加し続け、制御信号源６’の出力電圧Ａがゼロレベルとなったところでゲート電圧Ｃも増加をやめ一定値となる。
【００５９】
以上のように、負荷２の起動時に相当するＴ２−Ｔ３の期間で、負荷１に流れる電流がほぼ一定となるように、制御信号源６’の出力電圧Ａの特性を負荷１の充電特性に合わせた形で設定してある。このため、容量性の負荷１の起動時に流れる可能性のある突入電流を防止することができる。
【００６０】
次に、本発明の第３の実施例について説明する。図４（ａ）は、第３の実施例に係わる電流制御回路を示した回路図、図４（ｂ）は図４（ａ）に示した電流制御回路の動作を説明するためのタイミングチャートである。図４（ａ）において、図１（ａ）、図２（ａ）若しくは図３（ａ）に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【００６１】
図４（ａ）に示した電流制御回路４０は、直流電源２と、負荷１と、電流検出器７と、ＦＥＴ３が直列に接続された回路に、制御回路５及び制御信号源６で構成されるフィードバックループが付加された構成となっている。電流検出器７は、負荷１に流れる電流を検出して、検出した電流に対応する電圧を出力するもので、前述のように、抵抗やホール素子が使われる。電流検出器７の出力端子は、制御回路５を構成するオペアンプ５１の反転入力端子に抵抗５２を介して接続されている。一方、制御信号源６の出力端子は、抵抗５３を介してオペアンプ５１の非反転入力端子に接続されている。制御回路５の構成は、図２（ａ）、図３（ａ）に示した制御回路の構成と同一であり、また制御回路５の出力端子がＦＥＴ３のゲートに接続されている点も同一である。制御信号源６としては図５に示した構成のものを適用することができる。
【００６２】
次に、図４（ｂ）に示したタイミングチャートを参照しながら、図４（ａ）に示した電流制御回路４０の動作を説明する。
【００６３】
Ｔ１以前では、電流制御回路４０は非動作状態にある。制御信号源６に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６からの出力電圧Ａはゼロレベルである。このとき、負荷１には電流Ｅは流れず、電流検出器７からの出力電圧Ｂはゼロレベルである。
【００６４】
Ｔ１のタイミングで制御信号源６のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６の出力電圧Ａは徐々に大きくなっていく。それに伴い、ＦＥＴ３のゲートに印加される制御回路５からの出力電圧Ｃが増加し始める。ゲート電圧Ｃがゲートスレショールド電圧に達するまでは、負荷１に電流Ｅは流れないので、電流検出器７からの出力電圧Ｂもゼロレベルのままである。
【００６５】
Ｔ２のタイミングで制御信号源６の出力電圧Ａが所定レベルに達すると、ゲート電圧Ｃがゲートスレショールド電圧となり、ＦＥＴ３が導通する。すると、出力電流Ｅが流れ始める。電流検出器７はこの出力電流Ｅを検出して、検出した出力電流Ｅに比例した出力電圧Ｂを制御回路５に印加する。制御回路５は、出力電圧Ｂが目標値である制御信号源６からの出力電圧Ａに近づくようＦＥＴ３のインピーダンスを制御するよう動作する。
【００６６】
本実施例では、制御信号源６からの出力電圧ＡはＴ２−Ｔ３の期間で一定の割合での増加するよう設定されているので、負荷１に流れる電流Ｅもゼロレベルからスタートして一定の割合で増加するように制御されている。このように、負荷１に流れる電流を直接検出してこれをフィードバックし、負荷電流が目標値に近づくよう制御しているので、制御信号源６の出力電圧がＴ２−Ｔ３間で所定レベルのフラットな特性となるようにすれば、起動時に負荷１を定電流制御することもできる。
【００６７】
タイミングＴ３で負荷１が満充電状態となると、負荷１の両端電圧は直流電源２の電圧と等しくなり、負荷１にはもはや電流は流れず、電流検出器７の出力電圧Ｂはゼロレベルとなる。
【００６８】
タイミングＴ３以降も制御信号源６からの出力電圧Ａは増加し続けるので、ゲート電圧Ｃはゲートスレショールド電圧を超えて更に増加し続け、制御信号源６の出力電圧Ａがハイレベルの一定値になったところでゲート電圧Ｃも増加をやめ一定値となる。なお、Ｔ２―Ｔ３の期間において、ゲート電圧Ｃは時間の経過とともにわずかずつ上昇している。
【００６９】
以上のように、本実施例では、負荷２の起動時であるＴ２−Ｔ３の期間では、負荷１に流れる電流が徐々に増加するよう制御される。このため、容量性の負荷１をスロースタートで起動することができる。
【００７０】
本発明は、上記した実施の形態若しくは実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、上記実施の形態及び各種実施例では、容量性負荷の起動時における制御について説明したが、負荷にデカップリングコンデンサを並列に接続した構成のものであっても本発明を適用することができる。この場合は、負荷へ通電する際にデカップリングコンデンサに流れる突入電流を防止することができる。特に、通常の駆動電圧よりも高い電圧で負荷を起動しようとする場合には、起動時にデカップリングコンデンサに過大な電流が流れるので、このような場合に特に有効である。
【００７１】
例えば、バッテリとロボット内部回路の間にインピーダンス素子を挿入し、このインピーダンス素子を制御することで、ロボット内部回路に突入電流を流さずに、徐々にロボット内部回路に印加される電圧を上昇させることができる。ロボット内部回路の負荷はロボットの下肢、上肢等を移動させるためのモータとその駆動回路であるので、このモータに並列接続されたデカップリングコンデンサに突入電流を流さないことで、駆動回路に過大電圧が印加されたり、バッテリが過大電流を供給することがなくなるため、信頼性を高めることができる。
【００７２】
また、上記実施例では、可変インピーダンス素子としてのＦＥＴを１つだけ負荷と直列に接続する構成を示したが、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直列に接続するようにしてもよい。かかる構成とすることにより、可変インピーダンス素子における電力損失を低減することができ、また、単一の可変インピーダンス素子に流すことのできる許容電流以上の負荷電流を流すことができる。
【００７３】
また、直流電源としては、バッテリの他、ＤＣ−ＤＣコンバータの出力を利用しても良く、可変インピーダンス素子としてはＭＯＳＦＥＴを用いた例を示したが、ＭＯＳＦＥＴの代わりにバイポーラトランジスタを使用してもよい。
【００７４】
【発明の効果】
請求項１記載の発明によれば、負荷の駆動状態を監視しながら、負荷駆動を制御する可変インピーダンス素子のインピーダンスを制御するようにしたので、負荷の駆動状態に連動した制御が行われ、負荷起動時に過大な電流が流れるような事態は確実に防止することができる。
【００７５】
請求項２記載の発明によれば、負荷駆動指示手段は、容量性負荷に流れる電流がほぼ一定となるように目標値を設定するので、起動時における突入電流あるいは過大電流が流れないよう制御することができる。
【００７６】
請求項３記載の発明によれば、負荷駆動指示手段は、容量性負荷に流れる電流が漸増するように目標値を設定するので、負荷のスロースタートが実現できる。
【００７７】
請求項４記載の発明によれば、検出した容量性負荷の電圧値に基づき容量性負荷に流れている電流値を類推しているが、負荷に流れている電流値を知る上では、容量性負荷の電圧値を検出する方が、回路損失が少なく有利である。
【００７８】
請求項５記載の発明によれば、容量性負荷に流れる電流値を直接検出し、検出した電流値に対応する値をフィードバックしているので、負荷の駆動状況を正確に知ることができる。
【００７９】
請求項６記載の発明によれば、複数ある可変インピーダンス素子のゲートスレショールド電圧のばらつきがあっても、負荷駆動情報検出手段が検出した負荷駆動情報に基づいてフィードバック制御が行われるので、負荷に予期しない過大電流が流れるのを防止することができる。
【図面の簡単な説明】
【図１】（ａ）は、電圧制御方式により本発明を実現する場合の回路図であり、（ｂ）は、図１（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図２】（ａ）は、本発明の第１の実施例に係わる電流制御回路の回路図であり、（ｂ）は図２（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図３】（ａ）は、本発明の第２の実施例に係わる電流制御回路の回路図であり、（ｂ）は図３（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図４】（ａ）は、本発明の第３の実施例に係わる電流制御回路の回路図であり、（ｂ）は図４（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図５】第１及び第３の実施例に係わる電流制御回路に用いられる制御信号源の具体的回路構成を示したものである。
【図６】第２の実施例に係わる電流制御回路に用いられる制御信号源の具体的回路構成を示したものである。
【符号の説明】
１…容量性負荷、２…直流電源、３…ＭＯＳＦＥＴ、４…電圧検出器、
５…制御回路（差動増幅器）、６、６’…制御信号源、７…電流検出器、
１０，２０，３０，４０…電流制御回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a current control circuit for controlling a current flowing through a load when a capacitive load is started.
[0002]
[Prior art]
Conventionally, various measures have been proposed for monitoring a transient state at the time of starting a load and avoiding an influence on the entire circuit. For example, when a capacitive load is activated, or in a configuration in which a decoupling capacitor is connected in parallel to the load, a large current instantaneously flows through the capacitive load or the decoupling capacitor when the power is turned on.
[0003]
In order to suppress this large current, that is, inrush current, a method has been proposed in which a variable impedance element is arranged in series with a DC power supply and a load, and the impedance of the variable impedance element is gradually lowered (for example, see Patent Document 1). . Specifically, a MOSFET is used as the variable impedance element, and the output current is gradually increased by gradually increasing the gate voltage. With this method, it is possible to suppress the generation of the rush current to the decoupling capacitor.
[0004]
[Patent Document 1]
JP 2002-290223 A
[0005]
[Problems to be solved by the invention]
However, in the above-described conventional circuit configuration, a parallel circuit of a plurality of MOSFETs is used instead of a single MOSFET in order to reduce power loss in the MOSFET and secure an output current path corresponding to a load current. However, excessive current may flow through one MOSFET due to variations in gate threshold voltages of a plurality of MOSFETs. If an excessive current flows through one MOSFET as described above, an inrush current flows through the decoupling capacitor or the capacitive load, and the original purpose of suppressing the inrush current cannot be achieved.
[0006]
Therefore, an object of the present invention is to provide a current control circuit capable of reliably preventing an excessive current from flowing when a load is started.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 comprises connecting a capacitive load, a DC power supply, and a variable impedance element in series, controlling the impedance of the variable impedance element, In a current control circuit configured to control a current flowing through a capacitive load, a load drive information detecting unit for detecting load drive information indicating a drive state of the capacitive load and a target value of a drive state of the capacitive load are set. And a feedback unit that feeds back the load drive information and controls the impedance of the variable impedance element so that the load drive information approaches a target value set by the load drive instruction unit.
[0008]
In the current control circuit configured as described above, the load drive information detecting means detects the load drive information indicating the drive state of the capacitive load, and feeds it back to the feedback means. The feedback means controls the impedance of the variable impedance element such that the detected load drive information approaches the target value set by the load drive instruction means. In this way, feedback control is performed so that the driving state of the capacitive load approaches the target state while monitoring the load driving information at the time of starting the capacitive load. Can be controlled, and a situation in which an excessive current flows at the time of starting the load can be reliably prevented.
[0009]
According to a second aspect of the present invention, in the current control circuit of the first aspect, the target value is set such that the current flowing through the capacitive load is substantially constant.
[0010]
Since the target value of the current flowing through the capacitive load is set as described above, the feedback control is performed so that the current value becomes substantially constant while monitoring the current flowing through the capacitive load at the time of starting. Therefore, inrush current to the capacitive load when the power of the circuit is turned on can be suppressed.
[0011]
According to a third aspect of the present invention, in the current control circuit of the first aspect, the target value is set so that the current flowing through the capacitive load gradually increases.
[0012]
Since the target value of the current flowing through the capacitive load is set in this manner, feedback control is performed so that the current value gradually increases while monitoring the current flowing to the capacitive load at the time of starting. Therefore, the capacitive load can be slowly started.
[0013]
According to a fourth aspect of the present invention, in the current control circuit according to any one of the first to third aspects, the load drive information detecting means detects a voltage value of the capacitive load.
[0014]
The load drive information detecting means may directly detect the voltage value between the terminals of the capacitive load, or indirectly detect the voltage between the terminals of the capacitive load by detecting the voltage between the variable impedance elements. You may. Because the sum of the voltage between the terminals of the capacitive load and the voltage between the variable impedance elements is equal to the power supply voltage of the DC power supply, the voltage between the variable impedance elements also corresponds to the voltage between the terminals of the capacitive load.
[0015]
In any one of the above methods, the load drive information detecting means detects a voltage value across the capacitive load. On the other hand, the load drive instruction means sets a target voltage value of the capacitive load. The feedback means outputs the difference between the detected voltage value of the capacitive load and the target voltage value to the variable impedance element as control information. For example, when a MOSFET is used as the variable impedance element, a voltage corresponding to the difference between the detected voltage value and the target voltage value is set as the gate voltage of the MOSFET. Since the capacitive load is gradually charged and the voltage level increases, for example, when controlling to keep the current flowing through the capacitive load substantially constant, the target voltage of the capacitive load set by the load driving instruction means is set. The value is set to increase in response to an increase in the voltage level associated with charging the capacitive load. By doing so, the gate voltage of the MOSFET is maintained at a constant value exceeding the gate threshold level, the current flowing through the capacitive load can be maintained almost constant, and the current control at the time of turning on the power of the circuit is controlled. Can be realized.
[0016]
According to a fifth aspect of the present invention, in the current control circuit according to any one of the first to third aspects, the load drive information detecting means detects a value of a current flowing through the capacitive load. .
[0017]
In the current control circuit configured as described above, the load drive information detecting unit detects the value of the current flowing through the capacitive load and performs feedback control. When a current starts to flow through the capacitive load, the load drive information detecting means directly detects the current and inputs a signal corresponding to the detected current to the feedback means as load drive information. The feedback means controls the impedance of the variable impedance element so that the input signal approaches a target value.
[0018]
According to a sixth aspect of the present invention, in the current control circuit according to any one of the first to fifth aspects, a variable impedance element parallel circuit formed by connecting a plurality of variable impedance elements in parallel is provided between the load and the DC power supply. And the feedback means controls the impedance of each of the plurality of variable impedance elements.
[0019]
In the current control circuit configured as described above, a variable impedance element parallel circuit formed by connecting a plurality of variable impedance elements in parallel is connected between a load and a DC power supply, and power loss in the variable impedance element is reduced. An output current path corresponding to the load current is secured. Although the impedance of each of the plurality of variable impedance elements cannot be individually controlled independently, the current flowing through the capacitive load can be controlled by comprehensively controlling the impedance of the plurality of variable impedance elements. .
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described. First, an embodiment in which the present invention is realized by a voltage control method will be described with reference to FIG. FIG. 1A is a circuit diagram of a current control circuit 10 according to the embodiment of the present invention, and FIG. 1B is a timing chart for explaining the operation of the circuit diagram shown in FIG. is there.
[0021]
As shown in FIG. 1A, a current control circuit 10 includes a capacitive load 1 (hereinafter, simply referred to as “load 1”), a DC power supply 2 having a power supply voltage Vin, and a MOSFET 3 (hereinafter, referred to as a variable impedance element). A configuration in which a feedback loop including a voltage detector 4, a control circuit 5, and a control signal source 6 is added to a circuit in which “FET3” is simply connected in series.
[0022]
The voltage detector 4 having the attenuation degree α has a non-inverting input terminal connected to the high potential side of the load 1 and an inverting input terminal connected to the low potential side of the load 1, and detects a voltage across the load 1. The output terminal of the voltage detector 4 is connected to the inverting input terminal of the control circuit 5, and the output terminal of the control signal source 6 is connected to the non-inverting input terminal of the control circuit 5. The control circuit 5 includes an operational amplifier having an amplification degree Av, and outputs a difference between the output voltage Vi1 of the control signal source 6 and the output voltage Vi2 of the voltage detector 4. The output terminal of the control circuit 5 is connected to the gate of the FET3.
[0023]
FIG. 5 is a circuit example of the control signal source 6. As shown in the figure, the control signal source 6 is connected between a series circuit of a DC power supply 51, a constant current source 52, and an NPN transistor 54 (hereinafter simply referred to as "transistor 54"), and a collector and an emitter of the transistor 54. And a capacitor 53. An ON / OFF signal as an input signal of the control signal source 6 is applied to a base of the transistor 54. Further, the voltage of the capacitor 53 is taken out as a signal source output of the control signal source 6.
[0024]
When the ON / OFF signal applied to the base of the transistor 54 is OFF, the transistor 54 is off and there is no output from the control signal source 6. When the ON / OFF signal is turned ON, the transistor 54 conducts, and a current flows to the constant current source 52. Accordingly, the capacitor 53 is gradually charged, and the voltage of the capacitor 53 increases linearly with time to a predetermined level. The voltage of the capacitor 53 is taken out as a signal source output.
[0025]
Next, the operation of the current control circuit 10 shown in FIG. 1A will be described with reference to the timing chart shown in FIG. The horizontal axis of the timing chart is a time axis, and the timing will be described by dividing the timing into T0 to T3 for convenience.
[0026]
During the period T0-T1, the current control circuit 10 is in a non-operation state. The ON / OFF signal applied to the control signal source 6 is OFF, and the output voltage Vi1 from the control signal source 6 is at the zero level. At this time, no voltage is applied to the load 1 and the source-drain voltage Vds of the FET 3 (hereinafter simply referred to as “drain voltage Vds”) is equal to the power supply voltage Vin of the DC power supply 2.
[0027]
When the ON / OFF signal of the control signal source 6 switches to ON at the timing of T1, the output voltage Vi1 of the control signal source 6 increases linearly. Accordingly, the output voltage from the control circuit 5 increases, but until the output voltage reaches the gate threshold voltage of the FET 3, the FET 3 does not conduct and no current flows through the load 1, so that the voltage detector 4 Output voltage Vi2 remains at zero level.
[0028]
When the source-gate voltage Vgs of the FET 3 (hereinafter, simply referred to as “gate voltage Vgs”) reaches the gate threshold voltage at the timing of T2, the FET 3 conducts and the output current Ids starts flowing. Then, the capacitive load 1 starts charging, and the voltage across the load 1 starts to gradually increase. The voltage detector 4 outputs a voltage that is α times the voltage across the load 1. As shown in FIG. 1B, the output voltage Vi2 from the voltage detector 4 increases linearly during the period T2-T3. This corresponds to the progress of charging of the capacitive load 1 as described above.
[0029]
The rate of increase dV / dt of the output voltage Vi1 from the control signal source 6 is substantially the same as the rate of increase of the output voltage Vi2 of the voltage detector 4, and the output voltage Vi1 of the control signal source 6 is It is set in advance so as to be slightly higher than the output voltage Vi2 of the detector 4, that is, to have a relationship of Vi1−Vi2 = ΔV. Therefore, the output voltage of the control circuit 5, that is, the gate voltage Vgs of the FET 3 is equal to a value obtained by multiplying ΔV by the amplification Av of the control circuit 5 (Vgs = ΔV × Av).
[0030]
As the voltage across the load 1 increases during the period T2-T3, the drain voltage Vds gradually decreases accordingly. That is, a relationship of −Vds / dt = (dV / dt) × (1 / α) is established. When the load 1 is fully charged at the timing T3, the voltage across the load 1 becomes equal to the power supply voltage Vin of the DC power supply 2. Therefore, no more current flows through the load 1.
[0031]
Since the output voltage Vi1 from the control signal source 6 continues to increase even after the timing T3, the gate voltage Vgs also starts to increase, and when the output voltage Vi1 of the control signal source 6 reaches a constant value of the maximum level, the gate voltage Vgs also increases. Stops and becomes a constant value. At this time, the maximum value of the gate voltage Vgs depends on the power supply voltage of the control circuit 5.
[0032]
As described above, the output voltage characteristic of the control signal source 6 is set in accordance with the charging characteristic of the load 1 so that the drain voltage Vds decreases linearly during the period T2-T3 when the load 2 is started. I have.
[0033]
The current Ids flowing through the load 1 can be represented by Ids = C × dVds / dt (C: capacitance of the load 1). As described above, since the drain voltage is set to decrease linearly, dVds / dt is constant, and the current Ids flowing to the load 1 is constant. In other words, by controlling the current Ids flowing through the load 1 to be constant, an inrush current that may flow when the capacitive load 1 is started is prevented. The above description is based on the premise that there is no load at startup.
[0034]
Although the case where the current control circuit of the present invention is realized by the voltage control method has been described above, the present invention can be realized by the current control method. In this case, the current Ids flowing through the load 1 may be directly detected by the current detector 7 and an output voltage corresponding to the detected current Ids may be input from the current detector 7 to the control circuit 5. As the current detector 7, a resistor or a Hall element can be used. However, the connection point does not need to be between the load 1 and the drain of the FET3, and may be connected to the source side of the FET3.
[0035]
Next, examples of the present invention will be described. FIG. 2A is a circuit diagram showing a current control circuit according to the first embodiment, and FIG. 2B is a timing chart for explaining the operation of the current control circuit shown in FIG. 2A. is there. In FIG. 2A, the same or corresponding elements as the circuit components shown in FIG. 1A are denoted by the same reference numerals, and description thereof will be omitted.
[0036]
The current control circuit 20 shown in FIG. 2A has basically the same circuit configuration as that shown in FIG. 1A, except that a load 1, a DC power supply 2, and an FET 3 are connected in series. A feedback loop including a voltage detector 4, a control signal source 6, and a control circuit 5 is formed between the load 1 and the FET 3. The non-inverting input terminal of the voltage detector 4 is connected to the high potential side of the load 1, and the inverting input terminal is connected to the low potential side of the load 1, and detects the voltage across the load 1. Further, the control signal source 6 having the configuration shown in FIG. 5 can be applied.
[0037]
The output terminal of the voltage detector 4 is connected to one input terminal of the control circuit 5, and the output of the control signal source 6 is connected to the other input terminal of the control circuit 5. The output terminal of the control circuit 5 is connected to the gate of the FET3.
[0038]
The control circuit 5 is constituted by a differential amplifier circuit. The differential amplifier circuit has an operational amplifier 51, a resistor 52 between the inverting input terminal of the operational amplifier 51 and the voltage detector 4, a resistor 53 between the non-inverting terminal and the control signal source 6, and a non-inverting terminal. A resistor 54 is connected between the ground and the ground. A parallel circuit of a capacitor 55 and a resistor 56 is connected to a feedback path between the output terminal and the inverting input terminal of the operational amplifier 51.
[0039]
Next, the operation of the current control circuit 20 shown in FIG. 2A will be described with reference to the timing chart shown in FIG.
[0040]
Before T1, the current control circuit 20 is in an inactive state. The ON / OFF signal applied to the control signal source 6 is OFF, and the output voltage A from the control signal source 6 is at a zero level. At this time, no voltage is applied to the load 1, and the drain voltage D of the FET 3 is equal to the power supply voltage of the DC power supply 2.
[0041]
When the ON / OFF signal of the control signal source 6 switches to ON at the timing of T1, the output voltage A of the control signal source 6 gradually increases. Accordingly, the output voltage C from the control circuit 5 applied to the gate of the FET 3 starts to increase. Until the gate voltage C reaches the gate threshold voltage, since no voltage is applied to the load 1, the output voltage B from the voltage detector 4 also maintains the state of zero level.
[0042]
When the gate voltage C reaches the gate threshold voltage at the timing of T2, the FET 3 conducts and the output current E starts flowing. Then, the capacitive load 1 starts charging, and the voltage across the load 1 starts to increase linearly. As the charging of the load 1 progresses, the output voltage B from the voltage detector 4 also increases linearly.
[0043]
The rate of increase of the output voltage A from the control signal source 6 is substantially the same as the rate of increase of the output voltage B of the voltage detector 4, and the output voltage A of the control signal source 6 is Is set in advance so as to be slightly higher than the output voltage B.
[0044]
As the voltage across the load 1 increases during the period T2-T3, the drain voltage D gradually decreases accordingly. When the load 1 is fully charged at the timing T3, the current E no longer flows through the load 1.
[0045]
Since the output voltage A from the control signal source 6 continues to increase after the timing T3, the gate voltage C starts to increase from the level of the gate threshold voltage, and the output voltage A of the control signal source 6 becomes a constant value of the maximum level. When this happens, the gate voltage C also stops increasing and maintains a constant value. However, the gate voltage C does not exceed the power supply voltage of the operational amplifier 51.
[0046]
As described above, the characteristic of the output voltage A of the control signal source 6 is adjusted to the charging characteristic of the load 1 so that the current flowing through the load 1 becomes substantially constant during the period T2-T3 when the load 2 is started. It is set in the form. Therefore, it is possible to prevent an inrush current that may flow when the capacitive load 1 is started.
[0047]
Next, a second embodiment of the present invention will be described. FIG. 3A is a circuit diagram showing a current control circuit according to the second embodiment, and FIG. 3B is a timing chart for explaining the operation of the current control circuit shown in FIG. is there. In FIG. 3A, elements that are the same as or correspond to the circuit components shown in FIG. 1A or FIG. 2A are assigned the same reference numerals, and descriptions thereof will be omitted.
[0048]
The current control circuit 30 shown in FIG. 3A has a circuit configuration similar to the current control circuit 20 according to the first embodiment shown in FIG. In the current control circuit 20 shown in FIG. 2A, the voltage detection circuit 4 directly detects the voltage between both ends of the load 1, whereas in the current control device 30 shown in FIG. The detection circuit 4 detects the voltage between the source and the drain of the FET 3. Although the location of voltage detection is different, the voltage between the source and the drain of the FET 3 changes in accordance with the voltage between both ends of the load 1. This is equivalent to detecting the voltage between both ends.
[0049]
The control signal source 6 'incorporated in the current control device 30 is different from the control signal source 6 incorporated in the current control device 20 shown in FIG. FIG. 6 shows an example of a circuit of the control signal source 6 '. A series circuit of a DC power supply 51, a PNP transistor 54' (hereinafter simply referred to as "transistor 54 '") and a constant current source 52, and a constant current source 52 and a capacitor 53 connected in parallel. An ON / OFF signal as an input signal of the control signal source 6 'is applied to the base of the transistor 54'. Further, the voltage of the capacitor 53 is taken out as the signal source output of the control signal source 6 '.
[0050]
When the ON / OFF signal applied to the base of the transistor 54 'is OFF, the transistor 54' is conductive. At this time, since the power supply voltage of the DC power supply 51 is applied to the capacitor 53, the capacitor 53 is fully charged. Therefore, when the ON / OFF signal is OFF, the signal source output from the control signal source 6 'is at the maximum level.
[0051]
When the ON / OFF signal switches to ON, the transistor 54 'is turned off. As a result, the capacitor 53 and the constant current source 52 form a closed circuit, and the discharge current of the capacitor 53 flows to the constant current source 52. Accordingly, the voltage of the capacitor 53 decreases almost linearly with the passage of time, and becomes zero level after a lapse of a predetermined time. The linearly decreasing voltage of the capacitor 53 is output as a signal source output.
[0052]
Next, the operation of the current control circuit shown in FIG. 3A will be described with reference to the timing chart shown in FIG.
[0053]
Before T1, the current control circuit 30 is in an inactive state. The ON / OFF signal applied to the control signal source 6 'is OFF, and the output voltage A from the control signal source 6' is at the maximum level. At this time, no voltage is applied to the load 1, and the drain voltage D of the FET 3 is equal to the power supply voltage of the DC power supply 2. Therefore, the output voltage B of the voltage detector 4 that detects the source-drain voltage of the FET 3 is also at the maximum level, and the gate voltage C output from the control circuit 5 is at the zero level.
[0054]
When the ON / OFF signal of the control signal source 6 'switches to ON at the timing of T1, the output voltage A of the control signal source 6' decreases linearly. At this time, since the output voltage B of the voltage detector 4 is in the state of maintaining the maximum level, the difference between the output voltages A and B increases linearly, and the output voltage C from the control circuit 5 applied to the gate of the FET 3 Begins to increase.
[0055]
When the gate voltage C reaches the gate threshold voltage at the timing of T2, the FET 3 conducts and the output current E starts flowing. That is, the capacitive load 1 starts charging, and the voltage across the load 1 starts to increase linearly. Since the voltage between the source and the drain of the FET 3 decreases as the charging of the load 1 progresses, the output voltage B from the voltage detector 4 that detects the voltage between the source and the drain of the FET 3 decreases linearly. .
[0056]
The rate of decrease of the output voltage A from the control signal source 6 ′ is substantially the same as the rate of decrease of the output voltage B from the voltage detector 4, and the output voltage A of the control signal source 6 ′ is smaller. It is set in advance to be slightly higher than the output voltage B of the voltage detector 4.
[0057]
When the voltage between both ends of the load 1 increases during the period from T2 to T3, the drain voltage D linearly decreases accordingly. When the load 1 is fully charged at the timing T3, the voltage across the load 1 becomes equal to the voltage of the DC power supply 2, and the drain voltage D of the FET 3 becomes zero. Therefore, no more current flows through the load 1.
[0058]
Since the output voltage A from the control signal source 6 'continues to decrease after the timing T3, the gate voltage C continues to increase beyond the gate threshold voltage, and the output voltage A of the control signal source 6' becomes zero level. At this point, the gate voltage C also stops increasing and becomes a constant value.
[0059]
As described above, the characteristic of the output voltage A of the control signal source 6 ′ is changed to the charging characteristic of the load 1 so that the current flowing through the load 1 becomes substantially constant during the period T2-T3 corresponding to the start of the load 2. It is set according to the form. Therefore, it is possible to prevent an inrush current that may flow when the capacitive load 1 is started.
[0060]
Next, a third embodiment of the present invention will be described. FIG. 4A is a circuit diagram showing a current control circuit according to the third embodiment, and FIG. 4B is a timing chart for explaining the operation of the current control circuit shown in FIG. is there. In FIG. 4A, elements that are the same as or correspond to the circuit components shown in FIG. 1A, FIG. 2A, or FIG. I do.
[0061]
The current control circuit 40 shown in FIG. 4A includes a DC power supply 2, a load 1, a current detector 7, and an FET 3 connected in series with a control circuit 5 and a control signal source 6. A feedback loop is added. The current detector 7 detects a current flowing through the load 1 and outputs a voltage corresponding to the detected current. As described above, a resistor or a Hall element is used. An output terminal of the current detector 7 is connected to an inverting input terminal of an operational amplifier 51 included in the control circuit 5 via a resistor 52. On the other hand, the output terminal of the control signal source 6 is connected to the non-inverting input terminal of the operational amplifier 51 via the resistor 53. The configuration of the control circuit 5 is the same as the configuration of the control circuit shown in FIGS. 2A and 3A, and the point that the output terminal of the control circuit 5 is connected to the gate of the FET 3 is also the same. is there. As the control signal source 6, the configuration shown in FIG. 5 can be applied.
[0062]
Next, the operation of the current control circuit 40 shown in FIG. 4A will be described with reference to the timing chart shown in FIG.
[0063]
Before T1, the current control circuit 40 is in a non-operation state. The ON / OFF signal applied to the control signal source 6 is OFF, and the output voltage A from the control signal source 6 is at a zero level. At this time, no current E flows through the load 1, and the output voltage B from the current detector 7 is at the zero level.
[0064]
When the ON / OFF signal of the control signal source 6 switches to ON at the timing of T1, the output voltage A of the control signal source 6 gradually increases. Accordingly, the output voltage C from the control circuit 5 applied to the gate of the FET 3 starts to increase. Until the gate voltage C reaches the gate threshold voltage, the current E does not flow through the load 1, so that the output voltage B from the current detector 7 also remains at zero level.
[0065]
When the output voltage A of the control signal source 6 reaches a predetermined level at the timing of T2, the gate voltage C becomes the gate threshold voltage, and the FET 3 conducts. Then, the output current E starts to flow. The current detector 7 detects the output current E and applies an output voltage B proportional to the detected output current E to the control circuit 5. The control circuit 5 operates to control the impedance of the FET 3 so that the output voltage B approaches the output voltage A from the control signal source 6 which is the target value.
[0066]
In the present embodiment, since the output voltage A from the control signal source 6 is set to increase at a constant rate during the period T2-T3, the current E flowing through the load 1 also starts from the zero level and is constant. It is controlled to increase at a rate. As described above, the current flowing through the load 1 is directly detected and fed back, and the load current is controlled so as to approach the target value. Therefore, the output voltage of the control signal source 6 becomes a predetermined level between T2 and T3. With such characteristics, the load 1 can be controlled with a constant current at the time of startup.
[0067]
When the load 1 is fully charged at the timing T3, the voltage across the load 1 becomes equal to the voltage of the DC power supply 2, the current no longer flows through the load 1, and the output voltage B of the current detector 7 becomes zero level. .
[0068]
Since the output voltage A from the control signal source 6 continues to increase even after the timing T3, the gate voltage C continues to increase beyond the gate threshold voltage, and the output voltage A of the control signal source 6 becomes a constant high level value. At this point, the gate voltage C also stops increasing and becomes a constant value. Note that, during the period from T2 to T3, the gate voltage C slightly increases with time.
[0069]
As described above, in the present embodiment, the control is performed such that the current flowing through the load 1 gradually increases during the period T2-T3 when the load 2 is activated. For this reason, the capacitive load 1 can be started at a slow start.
[0070]
The present invention is not limited to the above embodiments or examples, and various changes can be made without departing from the spirit of the present invention. For example, in the above-described embodiment and various examples, control at the time of starting a capacitive load has been described. However, the present invention can be applied to a configuration in which a decoupling capacitor is connected in parallel to a load. . In this case, it is possible to prevent an inrush current flowing through the decoupling capacitor when energizing the load. In particular, when the load is to be started at a voltage higher than the normal driving voltage, an excessive current flows through the decoupling capacitor at the time of starting, which is particularly effective in such a case.
[0071]
For example, by inserting an impedance element between the battery and the robot's internal circuit and controlling this impedance element, the voltage applied to the robot's internal circuit can be gradually increased without inrush current flowing through the robot's internal circuit. Can be. The load on the internal circuit of the robot is a motor for moving the lower limb and upper limb of the robot and its drive circuit.By preventing inrush current from flowing through the decoupling capacitor connected in parallel to this motor, an Is not applied and the battery does not supply an excessive current, so that the reliability can be improved.
[0072]
Further, in the above embodiment, the configuration in which only one FET as a variable impedance element is connected in series with the load is shown. However, a variable impedance element parallel circuit in which a plurality of variable impedance elements are connected in parallel is connected in series with the load. You may make it connect. With this configuration, power loss in the variable impedance element can be reduced, and a load current larger than the allowable current that can flow in the single variable impedance element can be passed.
[0073]
In addition, as the DC power supply, in addition to the battery, the output of the DC-DC converter may be used, and the example in which the MOSFET is used as the variable impedance element has been described. However, a bipolar transistor may be used instead of the MOSFET. Good.
[0074]
【The invention's effect】
According to the first aspect of the invention, since the impedance of the variable impedance element for controlling the load driving is controlled while monitoring the driving state of the load, control linked to the driving state of the load is performed. A situation in which an excessive current flows at the time of startup can be reliably prevented.
[0075]
According to the second aspect of the present invention, the load drive instructing means sets the target value so that the current flowing through the capacitive load becomes substantially constant, so that the inrush current or the excessive current at the time of startup is controlled so as not to flow. be able to.
[0076]
According to the third aspect of the present invention, the load drive instruction means sets the target value so that the current flowing through the capacitive load gradually increases, so that the load can be slowly started.
[0077]
According to the fourth aspect of the invention, the value of the current flowing through the capacitive load is estimated based on the detected voltage value of the capacitive load. Detecting the voltage value of the load is advantageous because the circuit loss is small.
[0078]
According to the fifth aspect of the present invention, the value of the current flowing through the capacitive load is directly detected, and the value corresponding to the detected current value is fed back, so that the driving state of the load can be accurately known.
[0079]
According to the sixth aspect of the present invention, the feedback control is performed based on the load drive information detected by the load drive information detecting means, even if the gate threshold voltages of the plurality of variable impedance elements are varied. It is possible to prevent an unexpectedly large current from flowing in this case.
[Brief description of the drawings]
1A is a circuit diagram when the present invention is realized by a voltage control method, and FIG. 1B is a timing chart for explaining the operation of the circuit diagram shown in FIG. 1A. is there.
FIG. 2A is a circuit diagram of a current control circuit according to a first embodiment of the present invention, and FIG. 2B is a timing chart for explaining the operation of the circuit diagram shown in FIG. It is a chart.
FIG. 3A is a circuit diagram of a current control circuit according to a second embodiment of the present invention, and FIG. 3B is a timing chart for explaining the operation of the circuit diagram shown in FIG. It is a chart.
FIG. 4A is a circuit diagram of a current control circuit according to a third embodiment of the present invention, and FIG. 4B is a timing chart for explaining the operation of the circuit diagram shown in FIG. It is a chart.
FIG. 5 shows a specific circuit configuration of a control signal source used in the current control circuits according to the first and third embodiments.
FIG. 6 shows a specific circuit configuration of a control signal source used in the current control circuit according to the second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Capacitive load, 2 ... DC power supply, 3 ... MOSFET, 4 ... Voltage detector,
5: control circuit (differential amplifier), 6, 6 ': control signal source, 7: current detector,
10, 20, 30, 40 ... current control circuit

Claims

容量性負荷と、直流電源と、可変インピーダンス素子とを直列に接続してなり、前記可変インピーダンス素子のインピーダンスを制御して負荷起動時に前記容量性負荷に流れる電流を制御するようにした電流制御回路において、
前記容量性負荷の駆動状態を表す負荷駆動情報を検出するための負荷駆動情報検出手段と、
前記容量性負荷の駆動状態の目標値を設定する負荷駆動指示手段と、
前記負荷駆動情報をフィードバックし、前記負荷駆動情報が前記負荷駆動指示手段により設定された前記目標値に近づくよう前記可変インピーダンス素子のインピーダンスを制御するフィードバック手段と、
を有することを特徴とする電流制御回路。A current control circuit in which a capacitive load, a DC power supply, and a variable impedance element are connected in series, and the current of the variable load element is controlled by controlling the impedance of the variable impedance element to control the current flowing through the capacitive load at the time of starting the load. At
Load drive information detection means for detecting load drive information indicating a drive state of the capacitive load,
Load drive instructing means for setting a target value of the drive state of the capacitive load,
Feedback means for feeding back the load drive information, controlling the impedance of the variable impedance element so that the load drive information approaches the target value set by the load drive instruction means,
A current control circuit comprising:

前記目標値は、前記容量性負荷に流れる電流がほぼ一定となるように設定されていることを特徴とする請求項１記載の電流制限回路。2. The current limiting circuit according to claim 1, wherein the target value is set such that a current flowing through the capacitive load is substantially constant.

前記目標値は、前記容量性負荷に流れる電流が漸増するように設定されていることを特徴とする請求項１記載の電流制限回路。The current limiting circuit according to claim 1, wherein the target value is set so that a current flowing through the capacitive load gradually increases.

前記負荷駆動情報検出手段は、前記容量性負荷の電圧値を検出することを特徴とする請求項１乃至３のいずれか１項記載の電流制御回路。4. The current control circuit according to claim 1, wherein said load drive information detecting means detects a voltage value of said capacitive load.

前記負荷駆動情報検出手段は、前記容量性負荷に流れる電流値を検出することを特徴とする請求項１乃至３のいずれか１項記載の電流制御回路。4. The current control circuit according to claim 1, wherein the load drive information detection unit detects a value of a current flowing through the capacitive load.

前記可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を前記負荷と前記直流電源の間に接続し、前記フィードバック手段が前記複数の可変インピーダンス素子それぞれのインピーダンスを制御するようにしたことを特徴とする請求項１乃至５のいずれか１項に記載の電流制御回路。A variable impedance element parallel circuit formed by connecting the plurality of variable impedance elements in parallel is connected between the load and the DC power supply, and the feedback unit controls the impedance of each of the plurality of variable impedance elements. The current control circuit according to claim 1, wherein: