JP2004274082A - Semiconductor integrated circuit device and manufacture thereof - Google Patents

Semiconductor integrated circuit device and manufacture thereof Download PDF

Info

Publication number
JP2004274082A
JP2004274082A JP2004155476A JP2004155476A JP2004274082A JP 2004274082 A JP2004274082 A JP 2004274082A JP 2004155476 A JP2004155476 A JP 2004155476A JP 2004155476 A JP2004155476 A JP 2004155476A JP 2004274082 A JP2004274082 A JP 2004274082A
Authority
JP
Japan
Prior art keywords
wiring
film
integrated circuit
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004155476A
Other languages
Japanese (ja)
Other versions
JP4216226B2 (en
Inventor
Tatsuyuki Saito
達之 齋藤
Junji Noguchi
純司 野口
Hide Yamaguchi
日出 山口
Nobuo Owada
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004155476A priority Critical patent/JP4216226B2/en
Publication of JP2004274082A publication Critical patent/JP2004274082A/en
Application granted granted Critical
Publication of JP4216226B2 publication Critical patent/JP4216226B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To properly embed a conductor film for embedded wiring in a semiconductor integrated circuit device having an embedded wiring structure, which does not require advanced technologies. <P>SOLUTION: In a semiconductor integrated circuit device, when wiring consisting of Al or an Al alloy is connected with the wiring consisting of Co or Co alloy, a barrier conductor film or a plug is interposed in the connection part. The wiring material of an uppermost wiring layer of wiring layers is formed of Al or an Al alloy, and the wiring in the lower layer is formed of Co or a Co alloy. Further, wiring of a lowermost layer is formed of a conductive material comprising tungsten which can be processed in fine structure, and has a low resistance and improved resistance to EM (electromigration). <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

本発明は、半導体集積回路装置およびその製造技術に関し、特に、半導体集積回路装置の配線形成技術に適用して有効な技術に関するものである。   The present invention relates to a semiconductor integrated circuit device and a manufacturing technology thereof, and more particularly to a technology effective when applied to a wiring forming technology of a semiconductor integrated circuit device.

半導体集積回路装置の配線形成方法として、例えばダマシン（Damascene ）法と呼ばれるプロセスがある。この方法は、絶縁膜に配線形成用の溝を形成した後、半導体基板全面に配線形成用の導体膜を堆積し、さらに、その溝以外の領域の導体膜を化学的機械的研磨法（ＣＭＰ；Chemical Mechanical Polishing ）によって除去することにより、配線形成用の溝内に埋込配線を形成する方法である。この方法の場合は、特に、微細なエッチング加工が困難な銅系（銅または銅合金）の導体材料からなる埋込配線の形成方法として検討されている。   As a method of forming wiring in a semiconductor integrated circuit device, for example, there is a process called a damascene method. According to this method, after a trench for forming a wiring is formed in an insulating film, a conductor film for forming a wiring is deposited on the entire surface of the semiconductor substrate, and the conductor film in a region other than the trench is chemically and mechanically polished (CMP). A method of forming a buried wiring in a groove for forming a wiring by removing the buried wiring by chemical mechanical polishing. In the case of this method, particularly, a method of forming an embedded wiring made of a copper-based (copper or copper alloy) conductive material, which is difficult to perform fine etching, has been studied.

また、ダマシン法の応用としてデュアルダマシン（Dual-Damascene）法がある。この方法は、絶縁膜に配線形成用の溝および下層配線との接続を行うための接続孔を形成した後、半導体基板全面に配線形成用の導体膜を堆積し、さらに、その溝以外の領域の導体膜をＣＭＰによって除去することにより、配線形成用の溝内に埋め込み配線を形成するとともに、接続孔内にプラグを形成する方法である。この方法の場合は、特に、多層配線構造を有する半導体集積回路装置において、工程数の削減が可能であり、配線コストの低減が可能である。   An application of the damascene method is a dual-damascene method. In this method, after forming a groove for forming a wiring and a connection hole for connecting with a lower layer wiring in an insulating film, a conductor film for forming a wiring is deposited on the entire surface of the semiconductor substrate, and further, a region other than the groove is formed. By removing the conductive film by CMP, a buried wiring is formed in a groove for forming a wiring, and a plug is formed in a connection hole. In the case of this method, particularly in a semiconductor integrated circuit device having a multilayer wiring structure, the number of steps can be reduced, and the wiring cost can be reduced.

このような配線形成技術については、例えば特開平８−７８４１０号公報（特許文献１参照）、１９９６ Symp.VLSI.Tech.Digest ｐｐ４８−４９（非特許文献１参照）、電子材料 １９９６年３月号 ｐｐ２２−２７（非特許文献２参照）、特開平８−１４８５６０号公報（特許文献２参照）またはIBM J.RES.DEVELOP.VOL.39.NO.4,pp419-435,July 1995（非特許文献３参照）に記載されている。
特開平８−７８４１０号公報 特開平８−１４８５６０号公報 １９９６ Symp.VLSI.Tech.Digest ｐｐ４８−４９ 電子材料 １９９６年３月号 ｐｐ２２−２７ IBM J.RES.DEVELOP.VOL.39.NO.4,pp419-435,July 1995 Such a wiring forming technique is disclosed in, for example, JP-A-8-78410 (see Patent Document 1), 1996 Symp.VLSI.Tech.Digest pp48-49 (see Non-Patent Document 1), Electronic Materials, March 1996. pp. 22-27 (see Non-Patent Document 2), JP-A-8-148560 (see Patent Document 2), or IBM J.RES.DEVELOP.VOL.39.NO.4, pp419-435, July 1995 (see Non-Patent Document 2). 3).
JP-A-8-78410 JP-A-8-148560 1996 Symp.VLSI.Tech.Digest pp48-49 Electronic Materials March, 1996 pp22-27 IBM J.RES.DEVELOP.VOL.39.NO.4, pp419-435, July 1995

ところが、上記した埋め込み配線の形成技術においては、以下の課題があることを本発明者は見出した。   However, the present inventor has found that there is the following problem in the above-described technology for forming an embedded wiring.

すなわち、埋込配線技術を半導体集積回路装置に適用した場合の構造上および製造上の全体像が完全には確立していないという課題である。特に、上記したデュアルダマシン法においては、配線形成用溝と接続孔を同一導体膜で同時に埋め込むが、配線形成用溝よりも微細な接続孔を配線形成用溝と同時に、充分に、かつ、良好な電気的特性を確保した状態で埋め込むことが、配線や接続孔の微細化に伴って困難となっている。例えば配線材料として銅を用いる場合、スパッタリング法では接続孔内への銅の埋め込みが困難である。一方、メッキ法を用いた場合には埋め込み能力は高いが、この方法で形成される銅の成膜直後の結晶粒は小さく、充分な電気的特性が得られない場合がある。また、メッキ法の埋め込み能力が高いとはいっても限界はあり、高アスペクト比の微細接続孔の埋め込みには困難がつきまとう。この問題は同一の埋込配線層に、アスペクト比の異なる配線用溝が存在する場合にも生じる。   That is, there is a problem in that the overall image of the structure and manufacturing when the embedded wiring technology is applied to the semiconductor integrated circuit device is not completely established. In particular, in the above-described dual damascene method, the wiring formation groove and the connection hole are simultaneously buried with the same conductor film, but the connection hole finer than the wiring formation groove is sufficiently and simultaneously formed with the wiring formation groove at the same time. It is becoming difficult to embed the semiconductor device while ensuring excellent electrical characteristics with miniaturization of wirings and connection holes. For example, when copper is used as a wiring material, it is difficult to embed copper in a connection hole by a sputtering method. On the other hand, when the plating method is used, the burying ability is high, but the crystal grains immediately after the formation of copper formed by this method are small, and sufficient electrical characteristics may not be obtained in some cases. Further, although the embedding ability of the plating method is high, there is a limit, and it is difficult to embed fine connection holes having a high aspect ratio. This problem also occurs when wiring grooves having different aspect ratios exist in the same buried wiring layer.

本発明の目的は、埋込配線構造を有する半導体集積回路装置において、高度な技術を用いることなく、埋込配線用の導体膜を良好に埋め込むことのできる技術を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of satisfactorily embedding a conductor film for embedded wiring in a semiconductor integrated circuit device having an embedded wiring structure without using advanced technology.

また、本発明の目的は、埋込配線構造を有する半導体集積回路装置において、配線用溝または接続孔あるいはその両方の微細化を推進することのできる技術を提供することにある。   Another object of the present invention is to provide a technique capable of promoting miniaturization of a wiring groove and / or a connection hole in a semiconductor integrated circuit device having a buried wiring structure.

また、本発明の他の目的は、埋込配線の信頼性を向上させることのできる技術を提供することにある。   Another object of the present invention is to provide a technique capable of improving the reliability of an embedded wiring.

また、本発明の他の目的は、銅系導体材料を用いた埋込配線を、不具合を生じることなく、半導体集積回路装置の全体構造に組み込むことのできる技術を提供することにある。   Another object of the present invention is to provide a technique capable of incorporating an embedded wiring using a copper-based conductor material into the entire structure of a semiconductor integrated circuit device without causing a problem.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   The following is a brief description of an outline of typical inventions disclosed in the present application.

すなわち、本発明は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜に埋め込まれ、銅の拡散を抑制する第１導電体膜と前記第１導電体膜上に形成された銅を主成分とする第２導電体膜からなる第１配線と、前記第１配線上に形成され前記第１配線の銅の拡散を抑制する第２絶縁膜と、前記第２絶縁膜上に形成された第３絶縁膜と、前記第３絶縁膜上に形成されたアルミニウムを主成分とする第２配線と、前記第２絶縁膜内と第３絶縁膜内に埋め込まれ、前記第１配線と、第２配線を接続し、前記第１配線の銅の拡散を抑制する接続導体と、からなり前記第２配線は内部配線部とパッドに接続する電極引き出し部分を含み前記電極引き出し部分は前記内部配線部より幅が広いものである。   That is, the present invention provides a first insulating film formed on a semiconductor substrate, a first conductive film embedded in the first insulating film and suppressing the diffusion of copper, and a first conductive film formed on the first conductive film. A first wiring made of a second conductor film containing copper as a main component, a second insulating film formed on the first wiring and suppressing diffusion of copper in the first wiring, and a second insulating film formed on the second insulating film. A third insulating film formed on the third insulating film, a second wiring mainly composed of aluminum formed on the third insulating film, embedded in the second insulating film and the third insulating film, The second wiring comprises a wiring and a connection conductor connecting the second wiring and suppressing the diffusion of copper in the first wiring, wherein the second wiring includes an electrode lead portion connected to an internal wiring portion and a pad; The width is wider than the internal wiring portion.

また、本願において開示される発明のうち、他のものの概要を簡単に説明すれば、次のとおりである。   In addition, among the inventions disclosed in the present application, the outline of another invention will be briefly described as follows.

本発明の半導体集積回路装置の製造方法は、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板の上層の絶縁膜に接続孔を穿孔する工程と、
（ｂ）前記絶縁膜上に、前記接続孔を埋め込むように接続用の導体膜を形成する工程と、
（ｃ）前記接続用の導体膜の形成工程後、前記接続用の導体膜に対して平坦化処理を施して接続孔内以外の接続用の導体膜を除去することにより、前記接続孔内に接続用導体部を形成する工程と、
（ｄ）前記接続用導体部を形成した後の絶縁膜の配線形成領域に配線用溝を形成する工程と、
（ｅ）前記絶縁膜上に、前記配線用溝を埋め込むように配線用の導体膜を形成する工程と、
（ｆ）前記配線用の導体膜の形成工程後、前記配線用の導体膜に対して平坦化処理を施して配線用溝内以外の配線用の導体膜を除去することにより、前記配線用溝内に埋込配線を形成する工程とを有するものである。 A method for manufacturing a semiconductor integrated circuit device according to the present invention is a method for manufacturing a semiconductor integrated circuit device having a buried wiring in a wiring layer above a semiconductor substrate,
(A) drilling a connection hole in an insulating film above the semiconductor substrate;
(B) forming a connection conductor film on the insulating film so as to fill the connection hole;
(C) After the step of forming the connection conductor film, the connection conductor film is subjected to a flattening process to remove the connection conductor film other than the connection hole, thereby forming the connection hole. Forming a connecting conductor,
(D) forming a wiring groove in a wiring forming region of the insulating film after forming the connection conductor portion;
(E) forming a wiring conductor film on the insulating film so as to fill the wiring groove;
(F) After the step of forming the wiring conductor film, the wiring conductor film is subjected to a flattening process to remove the wiring conductor film other than in the wiring groove. And forming a buried wiring therein.

また、本発明の半導体集積回路装置の製造方法は、前記配線用の導体膜が銅または銅合金からなり、その導体膜をスパッタリング法で形成した場合は、前記配線用の導体膜の平坦化処理工程後に熱処理を施す工程を有するものである。   Further, in the method of manufacturing a semiconductor integrated circuit device according to the present invention, when the conductive film for wiring is made of copper or a copper alloy, and the conductive film is formed by a sputtering method, the flattening process of the conductive film for wiring is performed. It has a step of performing a heat treatment after the step.

また、本発明の半導体集積回路装置の製造方法は、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置の製造方法であって、同一の埋込配線層に形成された寸法が異なる配線用溝内に導体膜を埋め込む場合には、前記寸法が異なる配線用溝内にそれぞれ別々に導体膜を埋め込むこものである。   Further, the method of manufacturing a semiconductor integrated circuit device according to the present invention is a method of manufacturing a semiconductor integrated circuit device having an embedded wiring in an upper wiring layer of a semiconductor substrate, wherein a dimension formed in the same embedded wiring layer is smaller. When the conductor films are embedded in different wiring grooves, the conductor films are separately embedded in the wiring grooves having different dimensions.

また、本発明の半導体集積回路装置の製造方法は、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置の製造方法であって、
（ａ）前記半導体基板の上層の絶縁膜に配線用溝および接続孔を穿孔する工程と、
（ｂ）前記絶縁膜上に、前記配線用溝および接続孔が埋め込まれるように銅または銅合金からなる導体膜をスパッタリング法により形成する工程と、
（ｃ）前記銅または銅合金からなる導体膜に対して平坦化処理を施して前記配線用溝および接続孔内以外の銅または銅合金からなる導体膜を除去することにより、前記配線用溝および接続孔内に導体膜を埋め込む工程と、
（ｄ）前記銅または銅合金からなる導体膜の平坦化処理工程後に熱処理を施す工程とを有するものである。 Further, a method of manufacturing a semiconductor integrated circuit device of the present invention is a method of manufacturing a semiconductor integrated circuit device having a buried wiring in a wiring layer above a semiconductor substrate,
(A) drilling a wiring groove and a connection hole in an insulating film on an upper layer of the semiconductor substrate;
(B) forming a conductor film made of copper or a copper alloy on the insulating film by sputtering so that the wiring groove and the connection hole are buried;
(C) The conductor film made of copper or a copper alloy is subjected to a flattening process to remove the conductor film made of copper or a copper alloy other than in the wiring groove and the connection hole. A step of embedding a conductor film in the connection hole;
(D) performing a heat treatment after the flattening process of the conductor film made of copper or copper alloy.

また、本発明の半導体集積回路装置は、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置であって、前記埋込配線と半導体基板とが接触する部分の配線材料を、タングステン、タングステン合金、チタン、チタンナイトライド、アルミニウムまたはアルミニウム合金のうち、少なくとも１種を用いて構成し、その上層の配線層における埋込配線を銅または銅合金で構成したものである。   Further, the semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device having an embedded wiring in an upper wiring layer of a semiconductor substrate, wherein the wiring material at a portion where the embedded wiring and the semiconductor substrate are in contact is made of tungsten. , A tungsten alloy, titanium, titanium nitride, aluminum or an aluminum alloy, and a buried wiring in an upper wiring layer made of copper or a copper alloy.

また、本発明の半導体集積回路装置は、半導体基板の上層の配線層のうちの少なくとも１層以上に埋込配線を有する半導体集積回路装置であって、前記配線層のうちの最上の配線層の配線材料をアルミニウムまたはアルミニウム合金で構成し、その下層の配線層における埋込配線を銅または銅合金で構成したものである。また、本発明の半導体集積回路装置は、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置であって、アルミニウムまたはアルミニウム合金からなる配線と、銅または銅合金からなる配線とを接続する場合には、それらの接合部にバリア導体膜を介在させたものである。   Further, the semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device having a buried wiring in at least one of the upper wiring layers of the semiconductor substrate, wherein the uppermost wiring layer of the wiring layers The wiring material is made of aluminum or an aluminum alloy, and the embedded wiring in the wiring layer below the wiring material is made of copper or a copper alloy. Further, the semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device having a buried wiring in a wiring layer above a semiconductor substrate, wherein a wiring made of aluminum or an aluminum alloy and a wiring made of copper or a copper alloy are formed. In the case of connection, a barrier conductor film is interposed between these joints.

さらに、本発明の半導体集積回路装置は、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置であって、前記配線層のうちの所定の埋込配線の配線層よりも上層の配線と前記所定の埋込配線の配線層よりも下層の配線とを電気的に接続する場合に、前記上層の配線から前記所定の埋込配線の配線層まで延びる接続孔内に設けられた接続用導体部と、前記下層の配線から前記所定の埋込配線の配線層まで延びる接続孔内に設けられた接続用導体部とを、前記所定の埋込配線の配線層の接続用溝内に設けられた中継用の接続用導体部を介して電気的に接続する構造を備え、前記中継用の接続用導体部は、少なくともその所定の埋込配線の配線延在方向における長さが、前記接続孔の前記配線延在方向の長さよりも長くなるように形成されているものである。   Further, the semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device having a buried wiring in a wiring layer above a semiconductor substrate, wherein the buried wiring is a layer above a wiring layer of a predetermined buried wiring among the wiring layers. When electrically connecting a wiring and a wiring lower than a wiring layer of the predetermined embedded wiring, a connection provided in a connection hole extending from the wiring of the upper layer to a wiring layer of the predetermined embedded wiring. A conductor portion for connection and a connection conductor portion provided in a connection hole extending from the lower layer wiring to the wiring layer of the predetermined embedded wiring, in a connection groove of the wiring layer of the predetermined embedded wiring. A structure for electrically connecting via a provided relay connecting conductor portion, wherein the relay connecting conductor portion has at least a length in a wiring extending direction of the predetermined embedded wiring, The connection hole is formed to be longer than the length of the connection hole in the wiring extending direction. Those which are.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

(1).本発明の半導体集積回路装置の製造方法によれば、接続孔を導体膜で充分に埋め込むようした後、配線用溝を形成してそれを導体膜で埋め込むようにしたことにより、配線用溝およびそれよりも微細な接続孔の両方に導体膜を良好に埋め込むことが可能となる。   (1) According to the method for manufacturing a semiconductor integrated circuit device of the present invention, after the connection holes are sufficiently filled with a conductor film, a wiring groove is formed and filled with a conductor film. The conductive film can be satisfactorily embedded in both the wiring groove and the finer connection hole.

(2).本発明の半導体集積回路装置の製造方法によれば、同一配線層に寸法の異なる配線用溝等を有する場合には、微細な配線用溝等とそれよりも大きな配線用溝等とで埋め込みのし易い方法を選択して導体膜を埋め込むことにより、双方の配線用溝内に導体膜を良好に埋め込むことが可能となる。   (2) According to the method for manufacturing a semiconductor integrated circuit device of the present invention, when wiring grooves or the like having different dimensions are provided in the same wiring layer, a fine wiring groove or the like and a wiring groove or the like larger than that are used. By embedding the conductor film by selecting a method that is easy to embed in the above, it becomes possible to satisfactorily embed the conductor film in both the wiring grooves.

(3).上記(1) または(2) により、配線層間の接続上の信頼性を向上させることが可能となる。したがって、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。   (3) According to the above (1) or (2), it is possible to improve the reliability of connection between wiring layers. Therefore, the yield and reliability of the semiconductor integrated circuit device can be improved.

(4).上記(1) または(2) により、埋込配線の微細化を推進することが可能となる。したがって、半導体集積回路装置の小形化あるいは高集積化を推進することが可能となる。   (4) By the above (1) or (2), miniaturization of the embedded wiring can be promoted. Therefore, miniaturization or high integration of the semiconductor integrated circuit device can be promoted.

(5).上記(1) または(2) により、難しい技術を採用することなく、配線用溝および接続孔に導体膜を良好に埋め込むことが可能となる。したがって、埋込配線を有する半導体集積回路装置のコスト低減を推進することが可能となる。   (5) According to the above (1) or (2), the conductor film can be satisfactorily embedded in the wiring groove and the connection hole without employing a difficult technique. Therefore, cost reduction of the semiconductor integrated circuit device having the embedded wiring can be promoted.

(6).上記(1) または(2) により、埋め込み配線材料としてＣｕまたはＣｕ合金等を用いた場合でもその埋め込みの状態を良好にすることが可能となる。   (6) According to the above (1) or (2), even when Cu or a Cu alloy or the like is used as a buried wiring material, the buried state can be improved.

(7).本発明の半導体集積回路装置の製造方法によれば、配線用溝を含む絶縁膜上にスパッタリング法等で形成したＣｕ系の導体材料を平坦化することで配線用溝等以外の領域のＣｕ系の導体材料を除去して埋込配線を形成した後に熱処理を施すことにより、Ｃｕの粒成長を促進させてＥＭ耐性を向上させるとともに、平坦化処理時にＣｕ系の導体膜の表面に生じた損傷や酸化膜等をなくしその表面を滑らかにすることや、ＣＭＰ時に露出する絶縁膜表面の汚染を除去低減することができるので、Ｃｕ系の導体材料からなる埋込配線の信頼性を向上させることが可能となる。   (7) According to the method of manufacturing a semiconductor integrated circuit device of the present invention, a Cu-based conductive material formed by a sputtering method or the like on an insulating film including a wiring groove is flattened to thereby obtain a material other than the wiring groove and the like. By removing the Cu-based conductor material in the region and forming a buried wiring, heat treatment is performed to promote Cu grain growth to improve EM resistance and to reduce the surface of the Cu-based conductor film during the planarization process. The reliability of the embedded wiring made of Cu-based conductor material can be eliminated because the surface of the insulating film exposed during CMP can be removed and reduced by eliminating the damage and oxide film etc. Can be improved.

(8).本発明の半導体集積回路装置によれば、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置であって、前記埋込配線と半導体基板とが接触する部分の配線材料を、タングステン、タングステン合金、アルミニウムまたはアルミニウム合金で構成し、その上層の配線層における埋込配線を銅または銅合金で構成したことにより、接続孔内への導体膜の埋め込み状態を良好に保ちつつ、Ｃｕ原子の半導体基板側への拡散を防止してその拡散現象に起因する素子不良を回避し、かつ、半導体集積回路装置の全体的な配線抵抗の低減を図って信号の伝搬速度を向上させることが可能となる。   (8) According to the semiconductor integrated circuit device of the present invention, there is provided a semiconductor integrated circuit device having a buried wiring in a wiring layer above a semiconductor substrate, wherein a wiring in a portion where the buried wiring contacts the semiconductor substrate. The material is composed of tungsten, tungsten alloy, aluminum or aluminum alloy, and the buried wiring in the upper wiring layer is composed of copper or copper alloy, so that the buried state of the conductor film in the connection hole is maintained well. Meanwhile, diffusion of Cu atoms to the semiconductor substrate side is prevented to avoid element failure due to the diffusion phenomenon, and the overall wiring resistance of the semiconductor integrated circuit device is reduced to improve the signal propagation speed. It is possible to do.

(9).本発明の半導体集積回路装置によれば、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置であって、前記配線層のうちの最上の配線層の配線材料をアルミニウムまたはアルミニウム合金で構成し、その下層の配線層における埋込配線を銅または銅合金で構成したことにより、従来のワイヤボンディング技術やバンプ電極の形成技術等の組立技術をそのまま踏襲できる。したがって、銅系の導体材料からなる埋込配線を有する半導体集積回路装置を容易に組立工程に導入することが可能となる。   (9) According to the semiconductor integrated circuit device of the present invention, a semiconductor integrated circuit device having a buried wiring in a wiring layer above a semiconductor substrate, wherein a wiring material of an uppermost wiring layer of the wiring layers is used. By using aluminum or an aluminum alloy and using a copper or copper alloy for the buried wiring in the wiring layer therebelow, it is possible to directly follow the conventional wire bonding technology and the assembling technology such as the bump electrode forming technology. Therefore, a semiconductor integrated circuit device having an embedded wiring made of a copper-based conductor material can be easily introduced into an assembling process.

(10). 本発明の半導体集積回路装置によれば、半導体基板の上層の配線層に埋込配線を有する半導体集積回路装置であって、アルミニウムまたはアルミニウム合金からなる配線と、銅または銅合金からなる配線とを接続する場合には、それらの接合部にバリア導体膜としてプラグを介在させたことにより、アルミニウム系の導体材料と銅系の導体材料とを直接接触させた場合にその接触部に比抵抗の高い合金層が形成されてしまうのを防止することができるので、配線層間の接続抵抗を低下させることが可能となる。   (10) According to the semiconductor integrated circuit device of the present invention, there is provided a semiconductor integrated circuit device having a buried wiring in a wiring layer above a semiconductor substrate, wherein the wiring is made of aluminum or an aluminum alloy, and the wiring is made of copper or a copper alloy. When connecting aluminum-based conductor material and copper-based conductor material directly, by connecting a plug as a barrier conductor film at the joint of Since the formation of the alloy layer having a high specific resistance can be prevented, the connection resistance between the wiring layers can be reduced.

(11). 上記(8) 〜(10)により、銅系の導体材料からなる埋込配線を、不具合を生じることなく、半導体集積回路装置の全体構造に組み込むことが可能となる。   (11) According to the above (8) to (10), the embedded wiring made of a copper-based conductor material can be incorporated into the entire structure of the semiconductor integrated circuit device without causing a problem.

(12). また、本発明の半導体集積回路装置によれば、前記中継用の接続用導体部は、少なくともその所定の埋込配線の配線延在方向における長さが、前記接続孔の前記配線延在方向の長さよりも長くなるように形成されていることにより、中継用の接続用導体部を形作る接続用溝を比較的大きくすることができるので、接続用溝内に導体膜を良好に埋め込むことができる。したがって、上下の配線層間の電気的な接続上の信頼性を向上させることができ、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。   (12). According to the semiconductor integrated circuit device of the present invention, at least the length of the relay connection conductor in the wiring extending direction of the predetermined embedded wiring is equal to the length of the wiring of the connection hole. By being formed to be longer than the length in the extending direction, the connection groove for forming the relay connection conductor can be made relatively large, so that the conductive film can be favorably formed in the connection groove. Can be embedded. Therefore, the reliability of the electrical connection between the upper and lower wiring layers can be improved, and the yield and reliability of the semiconductor integrated circuit device can be improved.

以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. (Note that components having the same function are denoted by the same reference numerals throughout the drawings for describing the embodiments, and repetitive description thereof will be omitted.) Do).

（実施の形態１）
図１は本発明の一実施の形態である半導体集積回路装置の要部断面図、図２は図１の半導体集積回路装置の第１層配線を示す要部断面図、図３〜図５は図２の配線構造の変形例を示す断面図、図６は図１の半導体集積回路装置の第２層配線を示す要部断面図、図７は図１の半導体集積回路装置の配線層間接続の変形例を示す半導体集積回路装置の要部断面図、図８〜図１２は図１の半導体集積回路装置の製造工程中における要部断面図、図１３〜図１８は図１の半導体集積回路装置の製造工程中における要部の一部破断斜視図である。 (Embodiment 1)
1 is a cross-sectional view of a main part of a semiconductor integrated circuit device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of a main part showing a first layer wiring of the semiconductor integrated circuit device of FIG. 1, and FIGS. FIG. 6 is a cross-sectional view showing a modification of the wiring structure of FIG. 2, FIG. 6 is a cross-sectional view of a main part showing a second layer wiring of the semiconductor integrated circuit device of FIG. 1, and FIG. FIG. 8 to FIG. 12 are cross-sectional views of main parts of a semiconductor integrated circuit device during a manufacturing process, showing a modification, and FIGS. 13 to 18 are semiconductor integrated circuit devices of FIG. It is a partially broken perspective view of the principal part during the manufacturing process of FIG.

まず、本実施の形態１の半導体集積回路装置の構造を図１〜図７によって説明する。半導体基板１は、例えばｐ-形のシリコン（Ｓｉ）単結晶からなり、その上部には、ｐウエルＰＷおよびｎウエルＮＷが形成されている。このｐウエルＰＷには、例えばｐ形不純物のホウ素（Ｂ）が含有され、ｎウエルＮＷには、例えばｎ形不純物のリン（Ｐ）またはヒ素（Ａｓ）が含有されている。 First, the structure of the semiconductor integrated circuit device according to the first embodiment will be described with reference to FIGS. The semiconductor substrate 1 is, for example, p - made form of silicon (Si) single crystal, in its upper portion, p-well PW and n well NW are formed. The p-well PW contains, for example, boron (B) as a p-type impurity, and the n-well NW contains, for example, phosphorus (P) or arsenic (As) as an n-type impurity.

また、この半導体基板１の上部には素子分離部２が形成されている。この素子分離部２は、半導体基板１の上部に掘られた分離用溝２ａ内に、例えば酸化シリコン等からなる分離用絶縁膜２ｂが埋め込まれて形成されている。この素子分離部２の上面は、半導体基板１の主面とほぼ一致するように平坦化されている。   An element isolation part 2 is formed on the semiconductor substrate 1. The element isolation portion 2 is formed by embedding an isolation insulating film 2b made of, for example, silicon oxide or the like in an isolation groove 2a dug above the semiconductor substrate 1. The upper surface of the element isolation portion 2 is flattened so as to substantially coincide with the main surface of the semiconductor substrate 1.

素子分離部２に囲まれたｐウエルＰＷおよびｎウエルＮＷの領域には、例えばｎチャネル形のＭＯＳ・ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ；以下、単にｎＭＯＳという）３ｎおよびｐチャネル形のＭＯＳ・ＦＥＴ（以下、単にｐＭＯＳという）３ｐが形成されている。そして、このｎＭＯＳ３ｎおよびｐＭＯＳ３ｐによってＣＭＯＳ（Complimentary MOS ）が形成されている。ただし、半導体基板１に形成される集積回路素子は、ＭＯＳ・ＦＥＴまたはＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor ）に限定されるものではなく種々変更可能であり、バイポーラトランジスタ、ダイオードまたは抵抗素子あるいはこれらの集積回路素子が同一半導体基板上に形成される構造でも良い。   In the region of the p-well PW and the n-well NW surrounded by the element isolation part 2, for example, an n-channel type MOS.FET (Metal Oxide Semiconductor Field Effect Transistor; hereinafter simply referred to as nMOS) 3n and a p-channel type MOS. An FET (hereinafter simply referred to as pMOS) 3p is formed. A CMOS (Complimentary MOS) is formed by the nMOS 3n and the pMOS 3p. However, the integrated circuit element formed on the semiconductor substrate 1 is not limited to a MOS-FET or a MIS-FET (Metal Insulator Semiconductor Field Effect Transistor) but can be variously changed, and can be a bipolar transistor, a diode or a resistive element, A structure in which these integrated circuit elements are formed on the same semiconductor substrate may be used.

ｎＭＯＳ３ｎは、ｐウエルＰＷの上部に互いに離間して形成された一対の半導体領域３ｎd と、半導体基板１上に形成されたゲート絶縁膜３ｎｉと、その上に形成されたゲート電極３ｎｇとを有している。なお、ｎＭＯＳ３ｎのチャネル領域は、ｐウエルＰＷ内において一対の半導体領域３ｎｄの間に形成される。   The nMOS 3n has a pair of semiconductor regions 3nd formed apart from each other on the p-well PW, a gate insulating film 3ni formed on the semiconductor substrate 1, and a gate electrode 3ng formed thereon. ing. The channel region of the nMOS 3n is formed between the pair of semiconductor regions 3nd in the p well PW.

この半導体領域３ｎｄは、ｎＭＯＳ３ｎのソース・ドレイン領域を形成するための領域であり、例えばｎ形不純物のリンまたはＡｓが含有されている。なお、半導体領域３ｎd を、チャネル領域側に配置された相対的に低濃度の半導体領域と、その外側に配置された相対的に高濃度の半導体領域とを有する構造としても良い。   The semiconductor region 3nd is a region for forming the source / drain region of the nMOS 3n and contains, for example, an n-type impurity such as phosphorus or As. The semiconductor region 3nd may have a structure having a relatively low-concentration semiconductor region disposed on the channel region side and a relatively high-concentration semiconductor region disposed outside the semiconductor region.

ゲート絶縁膜３ｎｉは、例えば酸化シリコンからなる。その上に形成されたゲート電極３ｎｇは、例えば低抵抗ポリシリコンの単体膜からなる。ただし、ゲート電極３ｎｇは、低抵抗ポリシリコンの単体膜に限定されるものではなく、例えば低抵抗ポリシリコンの単体膜上にタングステンシリサイド等のようなシリサイド膜を形成してなる、いわゆるポリサイド構造としても良いし、また、例えば低抵抗ポリシリコンの単体膜上に窒化チタン等のようなバリア金属膜を介してタングステン等のような金属膜を形成してなる、いわゆるポリメタル構造としても良い。   The gate insulating film 3ni is made of, for example, silicon oxide. The gate electrode 3ng formed thereon is made of, for example, a single film of low-resistance polysilicon. However, the gate electrode 3ng is not limited to a single film of low-resistance polysilicon, but has a so-called polycide structure in which a silicide film such as tungsten silicide is formed on a single film of low-resistance polysilicon. Alternatively, a so-called polymetal structure in which a metal film such as tungsten is formed on a single film of low-resistance polysilicon via a barrier metal film such as titanium nitride, for example, may be used.

一方、ｐＭＯＳ３ｐは、ｎウエルＮＷの上部に互いに離間して形成された一対の半導体領域３ｐd と、半導体基板１上に形成されたゲート絶縁膜３ｐｉと、その上に形成されたゲート電極３ｐｇとを有している。なお、ｐＭＯＳ３ｐのチャネル領域は、ｎウエルＮＷ内において一対の半導体領域３ｐｄの間に形成される。この半導体領域３ｐｄは、ｐＭＯＳ３ｐのソース・ドレイン領域を形成するための領域であり、例えばｐ形不純物のホウ素が含有されている。なお、半導体領域３ｐｄを、チャネル領域側に配置された相対的に低濃度の半導体領域と、その外側に配置された相対的に高濃度の半導体領域とを有する構造としても良い。   On the other hand, the pMOS 3p is composed of a pair of semiconductor regions 3pd formed separately from each other above the n-well NW, a gate insulating film 3pi formed on the semiconductor substrate 1, and a gate electrode 3pg formed thereon. Have. The channel region of the pMOS 3p is formed between the pair of semiconductor regions 3pd in the n-well NW. The semiconductor region 3pd is a region for forming a source / drain region of the pMOS 3p, and contains, for example, boron as a p-type impurity. Note that the semiconductor region 3pd may have a structure including a relatively low-concentration semiconductor region disposed on the channel region side and a relatively high-concentration semiconductor region disposed outside the semiconductor region.

ゲート絶縁膜３ｐｉは、例えば酸化シリコンからなる。その上に形成されたゲート電極３ｐｇは、例えば低抵抗ポリシリコンの単体膜からなる。ただし、ゲート電極３ｐｇは、低抵抗ポリシリコンの単体膜に限定されるものではなく、例えば低抵抗ポリシリコンの単体膜上にタングステンシリサイド等のようなシリサイド膜を形成してなる、いわゆるポリサイド構造としても良いし、また、例えば低抵抗ポリシリコンの単体膜上に窒化チタン等のようなバリア金属膜を介してタングステン等のような金属膜を形成してなる、いわゆるポリメタル構造としても良い。   The gate insulating film 3pi is made of, for example, silicon oxide. The gate electrode 3pg formed thereon is made of, for example, a single film of low-resistance polysilicon. However, the gate electrode 3pg is not limited to a single film of low-resistance polysilicon, but has a so-called polycide structure in which a silicide film such as tungsten silicide is formed on a single film of low-resistance polysilicon. Alternatively, a so-called polymetal structure in which a metal film such as tungsten is formed on a single film of low-resistance polysilicon via a barrier metal film such as titanium nitride, for example, may be used.

このような半導体基板１上には、その表面が、例えばＣＭＰ法により平坦化された、例えば酸化シリコンからなる層間絶縁膜４ａが形成されており、これによってｎＭＯＳ３ｎおよびｐＭＯＳ３ｐが被覆されている。この層間絶縁膜４ａの上部には、幅や長さの異なる配線用溝５ａ，５ｂが形成されている。配線用溝５ａ，５ｂの深さは、同一であり、例えば０．３〜１．０μｍ程度、好ましくは０．５μｍ程度である。また、配線用溝５ａのアスペクト比は、例えば０．１〜１．０程度、配線用導体膜を良好に埋め込むことを考慮すると０．７よりも小さい方が好ましい。配線用溝５ｂのアスペクト比は、例えば０．５〜２．５程度、配線用導体膜を埋め込むことを考慮すると１．５より小さい方が好ましい。   On such a semiconductor substrate 1, an interlayer insulating film 4a made of, for example, silicon oxide whose surface is flattened by, for example, a CMP method is formed, thereby covering the nMOS 3n and the pMOS 3p. Over the interlayer insulating film 4a, wiring grooves 5a and 5b having different widths and lengths are formed. The depths of the wiring grooves 5a and 5b are the same, for example, about 0.3 to 1.0 μm, and preferably about 0.5 μm. The aspect ratio of the wiring groove 5a is preferably, for example, about 0.1 to 1.0, and is preferably smaller than 0.7 in consideration of satisfactorily embedding the wiring conductor film. The aspect ratio of the wiring groove 5b is preferably, for example, about 0.5 to 2.5, and is preferably smaller than 1.5 in consideration of embedding the wiring conductor film.

その配線用溝５ａ，５ｂ内には、図１、図２に示すように、第１層配線６Ｌが埋め込まれた状態で形成されている。この第１層配線６Ｌは、下部および側部の相対的に薄い導体膜６Ｌ1 と、その薄い導体膜６Ｌ1 に囲まれた相対的に厚い導体膜６Ｌ2 とで構成されている。   As shown in FIGS. 1 and 2, the first layer wiring 6L is formed in the wiring grooves 5a and 5b so as to be buried. The first layer wiring 6L is composed of a relatively thin conductor film 6L1 at the lower and side portions, and a relatively thick conductor film 6L2 surrounded by the thin conductor film 6L1.

薄い導体膜６Ｌ1 は、第１層配線６Ｌと層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜６Ｌ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン（Ｗ）、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タングステン（ＷＮ）、窒化タングステンシリサイド（ＷＳｉＮ）、窒化チタンシリサイド（ＴｉＳｉＮ）、窒化タンタル（ＴａＮ）または窒化タンタルシリサイド（ＴａＳｉＮ）等からなる。   The thin conductor film 6L1 is made of a material having a function of improving adhesion between the first-layer wiring 6L and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 6L2, for example, tungsten (W). , Titanium nitride (TiN), titanium (Ti), tantalum (Ta), tungsten nitride (WN), tungsten nitride silicide (WSiN), titanium nitride silicide (TiSiN), tantalum nitride (TaN), tantalum silicide (TaSiN), etc. Consists of

ここで、薄い導体膜６Ｌ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態１においては、薄い導体膜６Ｌ1 が、例えばＴｉＮで構成されている。また、厚い導体膜６Ｌ2 は、第１層配線６Ｌの本体を構成する部材であり、例えばアルミニウム（Ａｌ）、Ａｌ合金、タングステン、タングステン合金、銅（Ｃｕ）またはＣｕ合金等のような低抵抗な材料からなる。Ａｌ合金の一例としては、Ａｌからなる導体膜にＳｉ，Ｃｕ，Ｇｅ等のような元素のうちの選択された１種またはそれ以上の元素を添加したものがあげられる。Ｃｕ合金の一例としては、Ｃｕからなる導体膜にマグネシウム（Ｍｇ），Ｓｉ，Ｔｉ等のような元素のうちの選択された１種またはそれ以上の元素を添加したものがあげられる。タングステン合金の一例としては、タングステンからなる導体膜にＳｉ，Ｎ等のような元素のうちの選択された１種またはそれ以上の元素を添加したものがあげられる。なお、以下の記載において、Ａｌ合金、タングステン合金およびＣｕ合金については、基本的に上記したものと同じとする。この厚い導体膜６Ｌ2 をＣｕまたはＣｕ合金で構成した場合には、Ａｌまたはタングステンで構成した場合に比べて配線抵抗を大幅に低下させることができ、かつ、厚い導体膜６Ｌ2 をＡｌまたはＡｌ合金で構成した場合に比べて第１層配線６Ｌのエレクトロマイグレーション（ＥＭ）耐性を向上させることも可能となる。特に限定されないが、本実施の形態１においては、厚い導体膜６Ｌ2 が、例えばＣｕで構成されている。   Here, when the thin conductor film 6L1 is formed of tungsten or the like, the wiring resistance can be reduced as compared with the case where the thin conductive film 6L1 is formed of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. . Although not particularly limited, in the first embodiment, the thin conductor film 6L1 is made of, for example, TiN. The thick conductor film 6L2 is a member constituting the main body of the first layer wiring 6L, and has a low resistance such as aluminum (Al), Al alloy, tungsten, tungsten alloy, copper (Cu) or Cu alloy. Made of material. As an example of the Al alloy, one obtained by adding one or more elements selected from elements such as Si, Cu, and Ge to a conductor film made of Al can be cited. As an example of the Cu alloy, one obtained by adding one or more elements selected from elements such as magnesium (Mg), Si, and Ti to a conductor film made of Cu is cited. As an example of the tungsten alloy, one obtained by adding one or more elements selected from elements such as Si and N to a conductor film made of tungsten is cited. In the following description, the Al alloy, the tungsten alloy, and the Cu alloy are basically the same as those described above. When the thick conductor film 6L2 is made of Cu or Cu alloy, the wiring resistance can be greatly reduced as compared with the case where it is made of Al or tungsten, and the thick conductor film 6L2 is made of Al or Al alloy. It is also possible to improve the electromigration (EM) resistance of the first-layer wiring 6L as compared with the case where it is configured. Although not particularly limited, in the first embodiment, the thick conductor film 6L2 is made of, for example, Cu.

ただし、第１層配線６Ｌの構造は図１および図２に示した構造に限定されるものではなく種々変更可能であり、例えば図３〜図５に示す構造にしても良い。図３は薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 を覆うようにキャップ導体膜６Ｌ3 を設けた構造である。キャップ導体膜６Ｌ3 は、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。この構造は、特に、厚い導体膜６Ｌ2 をＣｕまたはＣｕ合金で構成した場合に適用することにより、Ｃｕ原子の拡散をさらに抑制することができるので、半導体集積回路装置の信頼性をさらに向上させることが可能となっている。また、特に限定されないが、上層の配線材料との関係で、その配線材料と厚い導体膜６Ｌ2 とを直接接触させると比抵抗の高い合金等が形成されてしまうような場合にも適している。なお、キャップ導体膜をその上面が層間絶縁膜４ａの上面とほぼ一致するように厚い導体膜６Ｌ2 の上面のみに設ける構造としても良い。   However, the structure of the first layer wiring 6L is not limited to the structure shown in FIGS. 1 and 2 and can be variously changed. For example, the structure shown in FIGS. FIG. 3 shows a structure in which a cap conductor film 6L3 is provided so as to cover the thin conductor film 6L1 and the thick conductor film 6L2. The cap conductor film 6L3 is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. This structure can further suppress the diffusion of Cu atoms, especially when the thick conductor film 6L2 is formed of Cu or a Cu alloy, thereby further improving the reliability of the semiconductor integrated circuit device. Is possible. Although not particularly limited, it is also suitable for a case where an alloy or the like having a high specific resistance is formed when the wiring material is brought into direct contact with the thick conductive film 6L2 in relation to the wiring material of the upper layer. Note that a structure in which the cap conductor film is provided only on the upper surface of the thick conductor film 6L2 so that the upper surface thereof substantially coincides with the upper surface of the interlayer insulating film 4a may be employed.

図４は第１層配線６Ｌを厚い導体膜６Ｌ2 のみで構成した構造である。すなわち、薄い導体膜が無い構造である。図５は図４の構造において厚い導体膜６Ｌ2 の上面にキャップ導体膜６Ｌ3 を設けた構造である。この構造は、特に限定されないが、上層の配線材料との関係で、その配線材料と厚い導体膜６Ｌ2 とを直接接触させると比抵抗の高い合金等が形成されてしまうような場合に適している。   FIG. 4 shows a structure in which the first layer wiring 6L is constituted only by the thick conductor film 6L2. That is, the structure has no thin conductive film. FIG. 5 shows a structure in which a cap conductor film 6L3 is provided on the upper surface of the thick conductor film 6L2 in the structure of FIG. This structure is not particularly limited, but is suitable for a case where an alloy or the like having a high specific resistance is formed when the wiring material and the thick conductive film 6L2 are brought into direct contact with each other in relation to the wiring material of the upper layer. .

配線用溝５ａ内の第１層配線６Ｌは接続用導体部７Ｃを通じてｎＭＯＳ３ｎの半導体領域３ｎｄまたはｐＭＯＳ３ｐの半導体領域３ｐｄと電気的に接続されている。接続用導体部７Ｃは、その大部分が配線用溝５ａの底面から半導体基板１の上面に向かって層間絶縁膜４ａに穿孔された接続孔８ａ内に埋め込まれているが、接続用導体部７Ｃの上部は第１層配線６Ｌの上下面を貫通するように第１層配線６Ｌ中に突出している。接続孔８ａの直径は、例えば０．２〜１．０μｍ程度、好ましくは、例えば０．４μｍ程度である。また、接続孔８ａのアスペクト比は、例えば２〜６程度、接続用導体部の埋め込みを良好に行うことを考慮すると４程度より小さいことが好ましい。なお、接続用導体部７Ｃの上面高さは、第１層配線６Ｌの上面高さとほぼ一致している。   The first layer wiring 6L in the wiring groove 5a is electrically connected to the semiconductor region 3nd of the nMOS 3n or the semiconductor region 3pd of the pMOS 3p through the connecting conductor 7C. Most of the connection conductor 7C is embedded in a connection hole 8a formed in the interlayer insulating film 4a from the bottom surface of the wiring groove 5a toward the upper surface of the semiconductor substrate 1; Is projected into the first layer wiring 6L so as to penetrate the upper and lower surfaces of the first layer wiring 6L. The diameter of the connection hole 8a is, for example, about 0.2 to 1.0 μm, and preferably, for example, about 0.4 μm. Further, the aspect ratio of the connection hole 8a is preferably, for example, about 2 to 6 and smaller than about 4 in consideration of satisfactorily embedding the connection conductor. The upper surface height of the connection conductor 7C is substantially equal to the upper surface height of the first layer wiring 6L.

接続用導体部７Ｃは、その下部および側部の相対的に薄い導体膜７Ｃ1 と、薄い導体膜７Ｃ1 に囲まれた相対的に厚い導体膜７Ｃ2 とで構成されている。薄い導体膜７Ｃ1 は、接続用導体部７Ｃと層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜７Ｃ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The connecting conductor 7C is composed of a relatively thin conductor film 7C1 at the lower and side portions thereof, and a relatively thick conductor film 7C2 surrounded by the thin conductor film 7C1. The thin conductor film 7C1 is made of a material having a function of improving the adhesion between the connection conductor portion 7C and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 7C2. It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like.

薄い導体膜７Ｃ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態１においては、薄い導体膜７Ｃ1 が、例えばタングステンで構成されている。   When the thin conductor film 7C1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where the thin conductor film 7C1 is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the first embodiment, the thin conductor film 7C1 is made of, for example, tungsten.

また、厚い導体膜７Ｃ2 は、接続用導体部７Ｃの本体を構成する部材であり、例えばＡｌ、Ａｌ合金、タングステンまたはタングステン合金等のような低抵抗な材料からなる。厚い導体膜７Ｃ2 の構成材料にはＣｕまたはＣｕ合金は使用されていない。すなわち、本実施の形態１においては、第１層配線６Ｌの埋込導体膜６Ｌ2 の構成材料にはＣｕまたはＣｕ合金等を用いても、半導体基板１と直接接する接続用導体部７Ｃの構成材料にはＣｕまたはＣｕ合金を用いていない。これにより、第１層配線６Ｌの配線抵抗を低減しつつ、かつ、Ｃｕ原子が半導体基板１側に拡散することに起因する接続不良を抑制することが可能となっている。   The thick conductor film 7C2 is a member constituting the main body of the connection conductor 7C, and is made of a low-resistance material such as Al, an Al alloy, tungsten, or a tungsten alloy. Cu or Cu alloy is not used as a constituent material of the thick conductor film 7C2. That is, in the first embodiment, even if Cu or a Cu alloy is used as the constituent material of the buried conductive film 6L2 of the first layer wiring 6L, the constituent material of the connecting conductor portion 7C directly in contact with the semiconductor substrate 1 is used. Does not use Cu or Cu alloy. This makes it possible to reduce the wiring resistance of the first layer wiring 6L and to suppress a connection failure due to the diffusion of Cu atoms to the semiconductor substrate 1 side.

厚い導体膜７Ｃ2 をＡｌまたはＡｌ合金で構成した場合には、タングステンまたはタングステン合金で構成した場合に比べて接続用導体部７Ｃの抵抗を低下させることが可能となる。また、埋込導体膜７Ｃ2 をタングステンまたはタングステン合金で構成した場合には、埋込導体膜７Ｃ2 をＡｌまたはＡｌ合金で構成した場合に比べて接続用導体部７ＣのＥＭ耐性およびＳＭ耐性を向上させることが可能となる。特に限定されないが、本実施の形態１においては、厚い導体膜７Ｃ2 が、例えばタングステンで構成されている。したがって、本実施の形態１においては、第１層配線６Ｌの高さ位置の平面内に、異種の導体膜（第１層配線６Ｌ形成用のＣｕ等および接続用導体部７Ｃのタングステン等）が存在する構造となっている。なお、接続用導体部も配線の一部を構成するものである。   When the thick conductor film 7C2 is made of Al or an Al alloy, the resistance of the connecting conductor 7C can be reduced as compared with the case where it is made of tungsten or a tungsten alloy. When the buried conductor film 7C2 is made of tungsten or a tungsten alloy, the EM resistance and the SM resistance of the connecting conductor 7C are improved as compared with the case where the buried conductor film 7C2 is made of Al or an Al alloy. It becomes possible. Although not particularly limited, in the first embodiment, the thick conductor film 7C2 is made of, for example, tungsten. Therefore, in the first embodiment, different kinds of conductor films (Cu and the like for forming the first-layer wiring 6L and tungsten and the like for the connection conductor 7C) are provided in the plane at the height of the first-layer wiring 6L. It has an existing structure. The connecting conductor also forms a part of the wiring.

また、上記の説明では配線用溝５ａ，５ｂ内の第１層配線６Ｌが同一材料で構成されている場合について説明したが、これに限定されるものではない。例えば配線用溝５ｂに埋め込む厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 の構成材料を、配線用溝５ａに埋め込まれた厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 の構成材料とは異種の導体材料としても良い。これは、例えば幅の広い配線用溝５ａおよび幅の狭い配線用溝５ｂ内にＣｕ等を同時に埋め込もうとすると、幅の狭い配線用溝５ｂを充分に埋め込めない場合があるので、その場合には、幅の広い配線用溝５ａはＣｕで埋め込み、幅の狭い配線用溝５ｂはタングステン等をＣＶＤ法等により埋め込むようにした場合の構造例である。なお、この場合の形成方法については後述する。   In the above description, the case where the first layer wiring 6L in the wiring grooves 5a and 5b is made of the same material has been described, but the present invention is not limited to this. For example, the constituent material of the thick conductive film 6L2 and the thin conductive film 6L1 embedded in the wiring groove 5b may be different from the constituent material of the thick conductive film 6L2 and the thin conductive film 6L1 embedded in the wiring groove 5a. . This is because, for example, if Cu and the like are simultaneously buried in the wide wiring groove 5a and the narrow wiring groove 5b, the narrow wiring groove 5b may not be sufficiently buried. FIG. 2 shows an example of a structure in which a wide wiring groove 5a is embedded with Cu and a narrow wiring groove 5b is embedded with tungsten or the like by a CVD method or the like. The formation method in this case will be described later.

層間絶縁膜４ａ上には、例えばシリコン窒化膜４ｂ1 上に、シリコン窒化膜より厚い膜厚を有する酸化シリコン膜４ｂ2 が形成された層間絶縁膜４ｂが形成されている。シリコン窒化膜４ｂ1 は、厚い導体膜６Ｌ2 または埋込導体膜７Ｃ2 をＣｕ系の導電材料で構成した場合に、Ｃｕの拡散を防止するバリア膜として機能する。また、後述する接続孔８ａを形成する時、シリコン窒化膜４ｂ1 をエッチングストッパ層として用いて酸化シリコン膜４ｂ2 をエッチングし、その後、シリコン窒化膜４ｂ2 をエッチングして除去する。なお、厚い導体膜６Ｌ2 または埋込導体膜７Ｃ2 をＣｕ系以外の導電材料で構成する場合、シリコン窒化膜４ｂ1 はなくても良い。この層間絶縁膜４ｂの上部には、幅が異なる配線用溝５ｃ，５ｄが形成されている。配線用溝５ｃ，５ｄの深さは、同一であり、例えば０．３〜１．０μｍ程度、好ましくは０．６μｍ程度である。また、配線用溝５ｃのアスペクト比は、例えば０．１〜１．０程度、配線用導体膜を良好に埋め込むことを考慮すると０．７よりも小さい方が好ましい。また、配線用溝５ｄのアスペクト比は、例えば０．５〜２．５程度、配線用導体膜を良好に埋め込むことを考慮すると１．５よりも小さい方が好ましい。酸化シリコン膜４ｂ2 は、例えばＣＶＤ法で形成したＴＥＯＳ（Tetraethoxysilane）膜あるいはＳＯＧ（Spin On Glass ）膜で構成される。低誘電率のＳＯＧ膜を用いることで配線間の容量を低減でき、回路の動作速度を向上させることができる。   On the interlayer insulating film 4a, there is formed an interlayer insulating film 4b in which, for example, a silicon oxide film 4b2 having a greater thickness than the silicon nitride film is formed on a silicon nitride film 4b1. The silicon nitride film 4b1 functions as a barrier film for preventing the diffusion of Cu when the thick conductor film 6L2 or the buried conductor film 7C2 is made of a Cu-based conductive material. When forming a connection hole 8a to be described later, the silicon oxide film 4b2 is etched using the silicon nitride film 4b1 as an etching stopper layer, and then the silicon nitride film 4b2 is removed by etching. When the thick conductor film 6L2 or the buried conductor film 7C2 is made of a conductive material other than Cu, the silicon nitride film 4b1 may not be provided. Over the interlayer insulating film 4b, wiring grooves 5c and 5d having different widths are formed. The depths of the wiring grooves 5c and 5d are the same, for example, about 0.3 to 1.0 μm, and preferably about 0.6 μm. The aspect ratio of the wiring groove 5c is preferably, for example, about 0.1 to 1.0, and is preferably smaller than 0.7 in consideration of satisfactorily embedding the wiring conductor film. The aspect ratio of the wiring groove 5d is preferably, for example, about 0.5 to 2.5, and is preferably smaller than 1.5 in consideration of satisfactorily embedding the wiring conductor film. The silicon oxide film 4b2 is composed of, for example, a TEOS (Tetraethoxysilane) film or an SOG (Spin On Glass) film formed by a CVD method. By using the SOG film having a low dielectric constant, the capacitance between wirings can be reduced, and the operation speed of the circuit can be improved.

その配線用溝５ｃ，５ｄ内には、図１および図６に示すように、第２層配線９Ｌが埋め込まれた状態で形成されている。この第２層配線９Ｌは、下部および側部の相対的に薄い導体膜９Ｌ1 と、その薄い導体膜９Ｌ1 に囲まれた相対的に厚い導体膜９Ｌ2 とで構成されている。   As shown in FIGS. 1 and 6, the second-layer wiring 9L is formed in the wiring grooves 5c and 5d in a buried state. The second layer wiring 9L is composed of a relatively thin conductor film 9L1 at the lower and side portions and a relatively thick conductor film 9L2 surrounded by the thin conductor film 9L1.

薄い導体膜９Ｌ1 は、第２層配線９Ｌと層間絶縁膜４ｂとの密着性を向上させる機能や厚い導体膜９Ｌ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The thin conductor film 9L1 is made of a material having a function of improving the adhesion between the second-layer wiring 9L and the interlayer insulating film 4b and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 9L2. It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like.

薄い導体膜９Ｌ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態１においては、薄い導体膜９Ｌ1 が、例えばＴｉＮで構成されている。   When the thin conductor film 9L1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where it is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the first embodiment, the thin conductor film 9L1 is made of, for example, TiN.

また、厚い導体膜９Ｌ2 は、第２層配線９Ｌの本体を構成する部材であり、例えばＡｌ、Ａｌ合金、タングステン、タングステン合金、ＣｕまたはＣｕ合金等のような低抵抗な材料からなる。この厚い導体膜９Ｌ2 をＣｕまたはＣｕ合金で構成した場合には、Ａｌまたはタングステンで構成した場合に比べて配線抵抗を大幅に低下させることが可能となる。また、厚い導体膜９Ｌ2 をＡｌまたはＡｌ合金で構成した場合に比べて第２層配線９ＬのＥＭ耐性を向上させることも可能となる。特に限定されないが、本実施の形態１においては、厚い導体膜９Ｌ2 が、例えばＣｕで構成されている。   The thick conductor film 9L2 is a member constituting the main body of the second layer wiring 9L, and is made of a low-resistance material such as Al, Al alloy, tungsten, tungsten alloy, Cu or Cu alloy. When the thick conductor film 9L2 is made of Cu or Cu alloy, the wiring resistance can be greatly reduced as compared with the case where it is made of Al or tungsten. Further, the EM resistance of the second-layer wiring 9L can be improved as compared with the case where the thick conductor film 9L2 is made of Al or an Al alloy. Although not particularly limited, in the first embodiment, the thick conductor film 9L2 is made of, for example, Cu.

ただし、第２層配線９Ｌの構造も図１および図６に示した構造に限定されるものではなく種々変更可能であり、例えば前記第１層配線６Ｌで説明した図３〜図５に示す構造にしても良い。すなわち、厚い導体膜９Ｌ2 および薄い導体膜９Ｌ1 の上面にキャップ導体膜を設けた構造でも良い。このキャップ導体膜は、例えばタングステン等のような低抵抗な材料やＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等のようなバリア機能を有する材料からなる。この構造は、特に、厚い導体膜９Ｌ2 をＣｕまたはＣｕ合金で構成した場合に適用することにより、Ｃｕ原子の拡散をさらに抑制することができるので、半導体集積回路装置の信頼性をさらに向上させることが可能となっている。また、特に限定されないが、上層の配線材料との関係で、その配線材料と厚い導体膜９Ｌ2 とを直接接触させると比抵抗の高い合金等が形成されてしまうような場合に適している。なお、キャップ導体膜をその上面が層間絶縁膜４ａの上面とほぼ一致するように厚い導体膜６Ｌ2 の上面のみに設ける構造としても良い。   However, the structure of the second-layer wiring 9L is not limited to the structure shown in FIGS. 1 and 6, and can be variously changed. For example, the structure shown in FIGS. You may do it. That is, a structure in which a cap conductor film is provided on the upper surfaces of the thick conductor film 9L2 and the thin conductor film 9L1 may be used. This cap conductor film is made of a material having a barrier function, such as a low-resistance material such as tungsten, or a material such as TiN, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN. This structure can further suppress the diffusion of Cu atoms, particularly when the thick conductor film 9L2 is formed of Cu or a Cu alloy, thereby further improving the reliability of the semiconductor integrated circuit device. Is possible. Although not particularly limited, it is suitable for a case where an alloy or the like having a high specific resistance is formed when the wiring material and the thick conductor film 9L2 are brought into direct contact with each other in relation to the wiring material of the upper layer. Note that a structure in which the cap conductor film is provided only on the upper surface of the thick conductor film 6L2 so that the upper surface thereof substantially coincides with the upper surface of the interlayer insulating film 4a may be employed.

他の構造として第２層配線９Ｌを厚い導体膜９Ｌ2 のみで構成した構造でも良い。すなわち、薄い導体膜が無い構造である。さらに他の構造としてその薄い導体膜が無い構造において厚い導体膜９Ｌ2 の上面にキャップ導体膜を設けた構造でも良い。この構造は、特に限定されないが、上層の配線材料との関係で、その配線材料と厚い導体膜９Ｌ2 とを直接接触させると固有抵抗値の高い合金等が形成されてしまうような場合に適している。   As another structure, a structure in which the second layer wiring 9L is constituted only by the thick conductor film 9L2 may be used. That is, the structure has no thin conductive film. As still another structure, a structure in which a cap conductor film is provided on the upper surface of the thick conductor film 9L2 in the structure without the thin conductor film may be used. This structure is not particularly limited, but is suitable for a case where an alloy or the like having a high specific resistance value is formed when the wiring material is brought into direct contact with the thick conductor film 9L2 in relation to the wiring material of the upper layer. I have.

この配線用溝５ｃ内に形成された第２層配線９Ｌは接続用導体部１０Ｃを通じて第１層配線６Ｌと電気的に接続されている。接続用導体部１０Ｃは、その大部分が配線用溝５ｃの底面から第１層配線６Ｌの上面に向かって層間絶縁膜４ｂに穿孔された接続孔８ｂ内に埋め込まれているが、接続用導体部１０Ｃの上部は第２層配線９Ｌの上下面を貫通するように第２層配線９Ｌ中に突出している。接続孔８ｂの直径は、例えば０．２〜１．２μｍ程度、好ましくは、例えば０．４程度である。また、接続孔８ｂのアスペクト比は、２〜６程度、接続用導体部の埋め込みを良好に行うことを考慮すると４程度より小さいことが好ましい。なお、接続用導体部１０Ｃの上面高さは、第２層配線９Ｌの上面高さ、すなわち、層間絶縁膜４ｂの上面高さとほぼ一致している。   The second layer wiring 9L formed in the wiring groove 5c is electrically connected to the first layer wiring 6L through the connection conductor 10C. Most of the connection conductor portion 10C is embedded in a connection hole 8b formed in the interlayer insulating film 4b from the bottom surface of the wiring groove 5c toward the upper surface of the first layer wiring 6L. The upper part of the portion 10C protrudes into the second layer wiring 9L so as to penetrate the upper and lower surfaces of the second layer wiring 9L. The diameter of the connection hole 8b is, for example, about 0.2 to 1.2 μm, and preferably, for example, about 0.4. Further, the aspect ratio of the connection hole 8b is preferably about 2 to 6, and is preferably smaller than about 4 in consideration of good embedding of the connection conductor. The upper surface height of the connection conductor 10C is substantially equal to the upper surface height of the second layer wiring 9L, that is, the upper surface height of the interlayer insulating film 4b.

接続用導体部１０Ｃは、その下部および側部の相対的に薄い導体膜１０Ｃ1 と、薄い導体膜１０Ｃ1 に囲まれた相対的に厚い導体膜１０Ｃ2 とで構成されている。薄い導体膜１０Ｃ1 は、接続用導体部１０Ｃと層間絶縁膜４ｂとの密着性を向上させる機能や厚い導体膜１０Ｃ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The connecting conductor portion 10C is composed of a relatively thin conductor film 10C1 at the lower and side portions thereof and a relatively thick conductor film 10C2 surrounded by the thin conductor film 10C1. The thin conductor film 10C1 is made of a material having a function of improving adhesion between the connection conductor portion 10C and the interlayer insulating film 4b and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 10C2. It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like.

薄い導体膜１０Ｃ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態１においては、薄い導体膜１０Ｃ1 が、例えばタングステンで構成されている。   When the thin conductor film 10C1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where it is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the first embodiment, the thin conductor film 10C1 is made of, for example, tungsten.

また、厚い導体膜１０Ｃ2 は、接続用導体部７Ｃの本体を構成する部材であり、例えばＡｌ、Ａｌ合金、タングステン、タングステン合金、ＣｕまたはＣｕ合金等のような低抵抗な材料からなる。厚い導体膜１０Ｃ2 を、例えばＣｕまたはＣｕ合金で構成することにより、Ａｌ、Ａｌ合金、タングステンまたはタングステン合金で構成した場合に比べて接続孔用導体部１０Ｃの抵抗を低下させることができ、かつ、接続用導体部１０ＣのＥＭ耐性を向上させることができる。厚い導体膜１０Ｃ2 をＡｌまたはＡｌ合金で構成した場合には、タングステンまたはタングステン合金で構成した場合に比べて接続用導体部１０Ｃの抵抗を低下させることが可能となる。また、埋込導体膜１０Ｃ2 をタングステンまたはタングステン合金で構成した場合には、埋込導体膜１０Ｃ2 をＡｌまたはＡｌ合金で構成した場合に比べて接続用導体部１０ＣのＥＭ耐性およびＳＭ耐性を向上させることが可能となる。特に限定されないが、本実施の形態１においては、厚い導体膜１０Ｃ2 が、例えばタングステンで構成されている。   The thick conductor film 10C2 is a member constituting the main body of the connecting conductor 7C, and is made of a low-resistance material such as Al, Al alloy, tungsten, tungsten alloy, Cu or Cu alloy. When the thick conductor film 10C2 is made of, for example, Cu or Cu alloy, the resistance of the connection hole conductor 10C can be reduced as compared with the case where it is made of Al, Al alloy, tungsten or tungsten alloy, and The EM resistance of the connection conductor 10C can be improved. When the thick conductor film 10C2 is made of Al or an Al alloy, the resistance of the connecting conductor portion 10C can be reduced as compared with the case where it is made of tungsten or a tungsten alloy. When the buried conductor film 10C2 is made of tungsten or a tungsten alloy, the EM resistance and the SM resistance of the connecting conductor portion 10C are improved as compared with the case where the buried conductor film 10C2 is made of Al or an Al alloy. It becomes possible. Although not particularly limited, in the first embodiment, the thick conductor film 10C2 is made of, for example, tungsten.

また、層間絶縁膜４ｂには、その上面から第１層配線６Ｌの上面に向かって穿孔され第１層配線６Ｌの一部が露出するような接続孔８ｃが穿孔されており、この接続孔８ｃには接続用導体部１０Ｃが埋め込まれた状態で形成されている。この接続孔８ｃの直径は、例えば０．２〜１．２μｍ程度、好ましくは、例えば０．４μｍ程度である。また、接続孔８ｃのアスペクト比は、２〜６程度、接続用導体部の埋め込みを良好に行うことを考慮すると４程度より小さいことが好ましい。この接続用導体部１０Ｃは、構造は上記したのと同じであるが、図１では第２層配線９Ｌとは直接接続されていない。ただし、接続孔８ｃに埋め込む接続用導体部１０Ｃの厚い導体膜１０Ｃ2 および薄い導体膜１０Ｃ1 の構成材料を、接続孔８ｂに埋め込まれた接続用導体部１０Ｃの厚い導体膜１０Ｃ2 および薄い導体膜１０Ｃ1 の構成材料とは異種の導体材料で構成しても良い。   In the interlayer insulating film 4b, a connection hole 8c is drilled from the upper surface to the upper surface of the first layer wiring 6L so as to expose a part of the first layer wiring 6L. Is formed in a state where the connecting conductor 10C is embedded. The diameter of the connection hole 8c is, for example, about 0.2 to 1.2 μm, and preferably, for example, about 0.4 μm. Further, the aspect ratio of the connection hole 8c is preferably about 2 to 6, and is preferably smaller than about 4 in consideration of satisfactorily embedding the connection conductor. The connecting conductor 10C has the same structure as that described above, but is not directly connected to the second-layer wiring 9L in FIG. However, the constituent materials of the thick conductor film 10C2 and the thin conductor film 10C1 of the connection conductor portion 10C embedded in the connection hole 8c are changed to those of the thick conductor film 10C2 and the thin conductor film 10C1 of the connection conductor portion 10C embedded in the connection hole 8b. You may comprise with a conductor material different from a constituent material.

また、上記の説明では配線用溝５ｃ，５ｄ内の第２層配線９Ｌが同一材料で構成されている場合について説明したが、これに限定されるものではない。例えば配線用溝５ｄに埋め込む厚い導体膜９Ｌ2 および薄い導体膜９Ｌ1 の構成材料を、配線用溝５ｃに埋め込まれた厚い導体膜９Ｌ2 および薄い導体膜９Ｌ1 の構成材料とは異種の導体材料で構成しても良い。これは、例えば幅の広い配線用溝５ｃおよび幅の狭い配線用溝５ｄ内にＣｕ等を同時に埋め込もうとすると、幅の狭い配線用溝５ｄを充分に埋め込めない場合があるので、その場合には、幅の広い配線用溝５ｃはＣｕで埋め込み、幅の狭い配線用溝５ｄはタングステン等をＣＶＤ法等により埋め込むようにした場合の構造例である。なお、この場合の形成方法については後述する。   In the above description, the case where the second layer wiring 9L in the wiring grooves 5c and 5d is made of the same material has been described, but the present invention is not limited to this. For example, the constituent material of the thick conductive film 9L2 and the thin conductive film 9L1 embedded in the wiring groove 5d is made of a conductive material different from the constituent material of the thick conductive film 9L2 and the thin conductive film 9L1 embedded in the wiring groove 5c. May be. This is because, for example, if Cu and the like are simultaneously buried in the wide wiring groove 5c and the narrow wiring groove 5d, the narrow wiring groove 5d may not be sufficiently buried. FIG. 5 shows an example of a structure in which a wide wiring groove 5c is buried with Cu and a narrow wiring groove 5d is buried with tungsten or the like by a CVD method or the like. The formation method in this case will be described later.

層間絶縁膜４ｂ上には、例えば層間絶縁膜４ｂと同様に窒化シリコン膜４ｃ1 と酸化シリコン膜４ｃ2 とで構成された層間絶縁膜４ｃが形成されている。この層間絶縁膜４ｃの上部には、幅の異なる配線用溝５ｅ，５ｆが形成されている。配線用溝５ｅ，５ｆの深さは、同一であり、例えば０．３〜１．０μｍ程度、好ましくは０．６μｍ程度である。また、配線用溝５ｅのアスペクト比は、例えば０．１〜１．０程度、配線用導体膜を良好に埋め込むことを考慮すると0.７よりも小さい方が好ましい。また、配線用溝５ｆのアスペクト比は、例えば０．５〜２．５程度、配線用導体膜を良好に埋め込むことを考慮すると1.５よりも小さい方が好ましい。   On the interlayer insulating film 4b, an interlayer insulating film 4c composed of a silicon nitride film 4c1 and a silicon oxide film 4c2 is formed, for example, like the interlayer insulating film 4b. Over the interlayer insulating film 4c, wiring grooves 5e and 5f having different widths are formed. The depths of the wiring grooves 5e and 5f are the same, for example, about 0.3 to 1.0 μm, and preferably about 0.6 μm. The aspect ratio of the wiring groove 5e is preferably, for example, about 0.1 to 1.0, and is preferably smaller than 0.7 in consideration of satisfactorily burying the wiring conductor film. The aspect ratio of the wiring groove 5f is preferably, for example, about 0.5 to 2.5, and is preferably smaller than 1.5 in consideration of satisfactorily embedding the wiring conductor film.

その配線用溝５ｅ, ５ｆ内には、図１に示すように、第３層配線１１Ｌが埋め込まれた状態で形成されている。この第３層配線１１Ｌは、下部および側部の相対的に薄い導体膜１１Ｌ1 と、その薄い導体膜１１Ｌ1 に囲まれた相対的に厚い導体膜１１Ｌ2 とで構成されている。   As shown in FIG. 1, the third-layer wiring 11L is formed in the wiring grooves 5e and 5f in a buried state. The third-layer wiring 11L is composed of a relatively thin conductor film 11L1 at the lower and side portions, and a relatively thick conductor film 11L2 surrounded by the thin conductor film 11L1.

薄い導体膜１１Ｌ1 は、第３層配線１１Ｌと層間絶縁膜４ｃとの密着性を向上させる機能や厚い導体膜１１Ｌ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The thin conductor film 11L1 is made of a material having a function of improving the adhesion between the third-layer wiring 11L and the interlayer insulating film 4c and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 11L2, for example, tungsten, TiN, It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like.

薄い導体膜１１Ｌ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。また、薄い導体膜１１Ｌ1 を、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合には、特に層間絶縁膜４ｃとの密着性を向上させることが可能となる。特に限定されないが、本実施の形態１においては、薄い導体膜１１Ｌ1 が、例えばＴｉＮで構成されている。   When the thin conductor film 11L1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where it is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. When the thin conductor film 11L1 is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN, or the like, it is possible to particularly improve the adhesion with the interlayer insulating film 4c. Although not particularly limited, in the first embodiment, the thin conductor film 11L1 is made of, for example, TiN.

また、厚い導体膜１１Ｌ2 は、第３層配線１１Ｌの本体を構成する部材であり、例えばＡｌ、Ａｌ合金、タングステン、タングステン合金、ＣｕまたはＣｕ合金等のような低抵抗な材料からなる。この厚い導体膜１１Ｌ2 をＣｕまたはＣｕ合金で構成した場合には、Ａｌまたはタングステンで構成した場合に比べて配線抵抗を大幅に低下させることが可能となる。また、厚い導体膜１１Ｌ2 をＡｌまたはＡｌ合金で構成した場合に比べて第３層配線１１ＬのＥＭ耐性を向上させることも可能となる。特に限定されないが、本実施の形態１においては、厚い導体膜１１Ｌ2 が、例えばＣｕで構成されている。   The thick conductor film 11L2 is a member constituting the main body of the third-layer wiring 11L, and is made of a low-resistance material such as Al, Al alloy, tungsten, tungsten alloy, Cu, or Cu alloy. When the thick conductor film 11L2 is made of Cu or a Cu alloy, the wiring resistance can be greatly reduced as compared with the case where it is made of Al or tungsten. Further, the EM resistance of the third-layer wiring 11L can be improved as compared with the case where the thick conductor film 11L2 is made of Al or an Al alloy. Although not particularly limited, in the first embodiment, the thick conductor film 11L2 is made of, for example, Cu.

ただし、第３層配線１１Ｌの構造も図１に示した構造に限定されるものではなく種々変更可能であり、例えば前記第１層配線６Ｌで説明した図３〜図５に示す構造にしても良い。すなわち、厚い導体膜１１Ｌ2 および薄い導体膜１１Ｌ1 の上面にキャップ導体膜を設けた構造でも良い。このキャップ導体膜は、例えばタングステン等のような低抵抗な材料やＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等のようなバリア機能を有する材料からなる。この構造は、特に、厚い導体膜１１Ｌ2 をＣｕまたはＣｕ合金で構成した場合に適用することにより、Ｃｕ原子の拡散をさらに抑制することができるので、半導体集積回路装置の信頼性をさらに向上させることが可能となっている。また、特に限定されないが、上層の配線材料との関係で、その配線材料と厚い導体膜１１Ｌ2 とを直接接触させると比抵抗の高い合金等が形成されてしまうような場合に適している。なお、キャップ導体膜をその上面が層間絶縁膜４ａの上面とほぼ一致するように厚い導体膜１１Ｌ2 の上面のみに設ける構造としても良い。   However, the structure of the third-layer wiring 11L is not limited to the structure shown in FIG. 1 and can be variously changed. For example, the structure shown in FIGS. good. That is, a structure in which a cap conductor film is provided on the upper surfaces of the thick conductor film 11L2 and the thin conductor film 11L1 may be used. This cap conductor film is made of a material having a barrier function, such as a low-resistance material such as tungsten, or a material such as TiN, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN. This structure can further suppress the diffusion of Cu atoms, particularly when the thick conductor film 11L2 is formed of Cu or a Cu alloy, thereby further improving the reliability of the semiconductor integrated circuit device. Is possible. Although not particularly limited, it is suitable for a case where an alloy or the like having a high specific resistance is formed when the wiring material is brought into direct contact with the thick conductive film 11L2 in relation to the wiring material of the upper layer. Note that a structure in which the cap conductor film is provided only on the upper surface of the thick conductor film 11L2 so that the upper surface thereof substantially coincides with the upper surface of the interlayer insulating film 4a may be employed.

他の構造として第３層配線１１Ｌを厚い導体膜１１Ｌ2 のみで構成した構造でも良い。すなわち、薄い導体膜が無い構造である。さらに他の構造としてその薄い導体膜が無い構造において配線用溝５ａの上面にキャップ導体膜を設けた構造でも良い。この構造は、特に限定されないが、上層の配線材料との関係で、その配線材料と厚い導体膜１１Ｌ2 とを直接接触させると比抵抗の高い合金等が形成されてしまうような場合に適している。   As another structure, a structure in which the third-layer wiring 11L is formed only of the thick conductor film 11L2 may be used. That is, the structure has no thin conductive film. As still another structure, a structure in which a cap conductive film is provided on the upper surface of the wiring groove 5a in a structure without the thin conductive film may be used. Although this structure is not particularly limited, it is suitable for a case where an alloy or the like having a high specific resistance is formed when the wiring material is brought into direct contact with the thick conductor film 11L2 in relation to the wiring material of the upper layer. .

この配線用溝５ｅ，５ｆ内に形成された第３層配線１１Ｌは接続用導体部１２Ｃを通じて第２層配線９Ｌと電気的に接続されている。接続用導体部１２Ｃは、その大部分が配線用溝５ｅ，５ｆの底面から第２層配線９Ｌの上面に向かって層間絶縁膜４ｃに穿孔された接続孔８ｄ内に埋め込まれているが、接続用導体部１２Ｃの上部は第３層配線１１Ｌの上下面を貫通するように第３層配線１１Ｌ中に突出している。接続孔８ｄの直径は、例えば０．２〜１．２μｍ程度、好ましくは、例えば０．４μｍ程度である。また、接続孔８ｄのアスペクト比は、２〜６程度、接続用導体部の埋め込みを良好に行うことを考慮すると４程度より小さいことが好ましい。なお、接続用導体部１２Ｃの上面高さは、第３層配線１１Ｌの上面高さ、すなわち、層間絶縁膜４ｃの上面高さとほぼ一致している。   The third-layer wiring 11L formed in the wiring grooves 5e, 5f is electrically connected to the second-layer wiring 9L through the connection conductor 12C. Most of the connection conductor portion 12C is buried in the connection hole 8d formed in the interlayer insulating film 4c from the bottom surfaces of the wiring grooves 5e and 5f toward the upper surface of the second layer wiring 9L. The upper portion of the conductor portion 12C protrudes into the third-layer wiring 11L so as to penetrate the upper and lower surfaces of the third-layer wiring 11L. The diameter of the connection hole 8d is, for example, about 0.2 to 1.2 μm, and preferably, for example, about 0.4 μm. Further, the aspect ratio of the connection hole 8d is preferably about 2 to 6, and is preferably smaller than about 4 in consideration of satisfactorily embedding the connection conductor. The upper surface height of the connection conductor 12C is substantially equal to the upper surface height of the third-layer wiring 11L, that is, the upper surface height of the interlayer insulating film 4c.

接続用導体部１２Ｃは、その下部および側部の相対的に薄い導体膜１２Ｃ1 と、薄い導体膜１２Ｃ1 に囲まれた相対的に厚い導体膜１２Ｃ2 とで構成されている。薄い導体膜１２Ｃ1 は、接続用導体部１２Ｃと層間絶縁膜４ｃとの密着性を向上させる機能や厚い導体膜１２Ｃ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The connection conductor portion 12C is composed of a relatively thin conductor film 12C1 at the lower portion and side portions thereof, and a relatively thick conductor film 12C2 surrounded by the thin conductor film 12C1. The thin conductor film 12C1 is made of a material having a function of improving adhesion between the connection conductor portion 12C and the interlayer insulating film 4c and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 12C2, for example, tungsten, TiN, It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like.

薄い導体膜１２Ｃ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態１においては、薄い導体膜１２Ｃ1 が、例えばタングステンで構成されている。   When the thin conductive film 12C1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where the thin conductive film 12C1 is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the first embodiment, the thin conductor film 12C1 is made of, for example, tungsten.

また、厚い導体膜１２Ｃ2 は、接続用導体部１２Ｃの本体を構成する部材であり、例えばＡｌ、Ａｌ合金、タングステン、タングステン合金、ＣｕまたはＣｕ合金等のような低抵抗な材料からなる。厚い導体膜１２Ｃ2 を、例えばＣｕまたはＣｕ合金で構成することにより、Ａｌ、Ａｌ合金、タングステンまたはタングステン合金で構成した場合に比べて接続孔用導体部１２Ｃの抵抗を低下させることができ、かつ、接続用導体部１２ＣのＥＭ耐性を向上させることができる。厚い導体膜１２Ｃ2 をＡｌまたはＡｌ合金で構成した場合には、タングステンまたはタングステン合金で構成した場合に比べて接続用導体部１２Ｃの抵抗を低下させることが可能となる。また、厚い導体膜１２Ｃ2 をタングステンまたはタングステン合金で構成した場合には、厚い導体膜１２Ｃ2 をＡｌまたはＡｌ合金で構成した場合に比べて接続用導体部１２ＣのＥＭ耐性およびＳＭ耐性を向上させることが可能となる。特に限定されないが、本実施の形態１においては、厚い導体膜１２Ｃ2 が、例えばタングステンで構成されている。   The thick conductor film 12C2 is a member constituting the main body of the connection conductor portion 12C, and is made of a low-resistance material such as Al, Al alloy, tungsten, tungsten alloy, Cu, or Cu alloy. By forming the thick conductor film 12C2 with, for example, Cu or a Cu alloy, the resistance of the connection hole conductor portion 12C can be reduced as compared with the case where the thick conductor film 12C2 is formed with Al, an Al alloy, tungsten or a tungsten alloy, and The EM resistance of the connection conductor 12C can be improved. When the thick conductor film 12C2 is made of Al or an Al alloy, the resistance of the connecting conductor 12C can be reduced as compared with the case where it is made of tungsten or a tungsten alloy. When the thick conductor film 12C2 is made of tungsten or a tungsten alloy, the EM resistance and the SM resistance of the connecting conductor 12C can be improved as compared with the case where the thick conductor film 12C2 is made of Al or an Al alloy. It becomes possible. Although not particularly limited, in the first embodiment, the thick conductor film 12C2 is made of, for example, tungsten.

また、層間絶縁膜４ｃには、その上面から第２層配線９Ｌの上面に向かって穿孔され第２層配線９Ｌの一部が露出するような接続孔８ｅが穿孔されており、この接続孔８ｅには接続用導体部１２Ｃが埋め込まれた状態で形成されている。この接続孔８ｅの直径は、例えば０．２〜１．２μｍ程度、好ましくは、例えば０．５μｍ程度である。また、接続孔８ｅのアスペクト比は、２〜６程度、接続用導体部の埋め込みを良好に行うことを考慮すると４程度より小さいことが好ましい。この接続用導体部１２Ｃは、構造は上記したのと同じであるが、図１では第３層配線１１Ｌとは直接接続されていない。また、この接続用導体部１２Ｃは下層の接続孔８ｃ内に形成された接続用導体部１０Ｃと接触されて電気的に接続されている。すなわち、本実施の形態１においては、埋め込み配線構造を有する配線層中に、接続用導体部１０Ｃ，１２Ｃ同士が所定の配線層を貫通した状態で互いに電気的に接続される構造を有している。接続用導体部１２Ｃを接続用導体部１０Ｃと同じ構成材料で形成することにより、接続抵抗を低下させることができる。すなわち、接続用導体部１０Ｃ，１２Ｃ間を、異なる導体材料で構成された第２層配線９Ｌを介して接続した場合に比べて接触抵抗等を低下させることができるので、接続抵抗を低下させることができる。   In the interlayer insulating film 4c, a connection hole 8e is drilled from the upper surface to the upper surface of the second layer wiring 9L so that a part of the second layer wiring 9L is exposed. Is formed in a state where the connecting conductor portion 12C is embedded. The diameter of the connection hole 8e is, for example, about 0.2 to 1.2 μm, and preferably, for example, about 0.5 μm. The aspect ratio of the connection hole 8e is preferably about 2 to 6, and is preferably smaller than about 4 in consideration of satisfactorily embedding the connection conductor. The structure of the connection conductor 12C is the same as that described above, but is not directly connected to the third-layer wiring 11L in FIG. The connection conductor 12C is in contact with and electrically connected to the connection conductor 10C formed in the lower connection hole 8c. That is, the first embodiment has a structure in which the connecting conductor portions 10C and 12C are electrically connected to each other while penetrating the predetermined wiring layer in the wiring layer having the embedded wiring structure. I have. By forming the connecting conductor 12C with the same constituent material as the connecting conductor 10C, the connection resistance can be reduced. That is, the contact resistance and the like can be reduced as compared with the case where the connection conductor portions 10C and 12C are connected via the second layer wiring 9L made of a different conductor material. Can be.

ただし、接続孔８ｅに埋め込む接続用導体部１２Ｃの厚い導体膜１２Ｃ2 および薄い導体膜１２Ｃ1 の構成材料を、接続孔８ｅに埋め込まれた接続用導体部１２Ｃの厚い導体膜１２Ｃ2 および薄い導体膜１２Ｃ1 の構成材料とは異種の導体材料で構成しても良い。   However, the constituent materials of the thick conductor film 12C2 and the thin conductor film 12C1 of the connection conductor portion 12C embedded in the connection hole 8e are changed to those of the thick conductor film 12C2 and the thin conductor film 12C1 of the connection conductor portion 12C embedded in the connection hole 8e. You may comprise with a conductor material different from a constituent material.

また、図１の右側の接続用導体部１０Ｃ，１２Ｃ同士の接続構造を、図７に示すように、第３層配線１１Ｌと第１層配線６Ｌとを層間絶縁膜４ｃ，４ｂを貫通する接続孔８ｅ1 内の１つの接続用導体１２Ｃを通じて直接電気的に接続する構造としても良い。これにより、接続抵抗を低下させることができる。   Also, as shown in FIG. 7, the connection structure between the connection conductor portions 10C and 12C on the right side in FIG. 1 is such that the third layer wiring 11L and the first layer wiring 6L are connected through the interlayer insulating films 4c and 4b. A structure in which electrical connection is made directly through one connection conductor 12C in the hole 8e1 is also possible. Thereby, the connection resistance can be reduced.

層間絶縁膜４ｃ上には、例えば層間絶縁膜４ｂと同様に窒化シリコン膜４ｄ1 と酸化シリコン膜４ｄ2 とで構成された層間絶縁膜４ｄが形成されている。この層間絶縁膜４ｄの上面には、第４層配線１３Ｌが形成されている。第４層配線１３Ｌ，１３Ｌは、例えばＡｌまたはＡｌ合金からなり、層間絶縁膜４ｄに穿孔された接続孔８ｆ，８ｆを通じてそれぞれ下層の第３層配線１１Ｌおよび接続用導体部１２Ｃと電気的に接続されている。   On the interlayer insulating film 4c, an interlayer insulating film 4d composed of a silicon nitride film 4d1 and a silicon oxide film 4d2 is formed, for example, like the interlayer insulating film 4b. On the upper surface of the interlayer insulating film 4d, a fourth layer wiring 13L is formed. The fourth-layer wirings 13L, 13L are made of, for example, Al or an Al alloy, and are electrically connected to the lower-layer third-layer wiring 11L and the connection conductor portion 12C through connection holes 8f, 8f formed in the interlayer insulating film 4d, respectively. Have been.

最上の第４層配線１３Ｌの構成材料として、例えばＡｌまたはＡｌ合金等を用いたことにより、従来からあるボンディングワイヤの接続技術やバンプ電極の形成技術をそのまま踏襲できる。すなわち、最上の配線層はボンディングワイヤやバンプ電極が接続されるが、最上の配線材料を従来から用いられているＡｌまたはＡｌ合金とすることにより、ボンディングワイヤやバンプ電極の接合上の従来技術をそのまま使用することが可能となる。このため、組立工程（ワイヤボンディング工程やバンプ電極形成工程）の技術的な変更等を伴うことなく、Ｃｕ系材料からなる埋め込み配線構造を有する半導体集積回路装置を組立ラインに導入することが可能となる。したがって、Ｃｕ系材料からなる埋め込み配線を有する半導体集積回路装置のコスト低減を推進でき、製造・開発時間の短期化を推進することが可能となる。   By using, for example, Al or an Al alloy as a constituent material of the uppermost fourth-layer wiring 13L, a conventional bonding wire connection technique and a conventional bump electrode formation technique can be directly used. That is, the bonding wire and the bump electrode are connected to the uppermost wiring layer. However, by using the conventionally used Al or Al alloy as the uppermost wiring material, the conventional technology for bonding the bonding wire and the bump electrode can be improved. It can be used as it is. Therefore, it is possible to introduce a semiconductor integrated circuit device having a buried wiring structure made of a Cu-based material into an assembly line without any technical change in an assembling process (a wire bonding process or a bump electrode forming process). Become. Therefore, it is possible to promote the cost reduction of a semiconductor integrated circuit device having a buried wiring made of a Cu-based material, and to promote a reduction in manufacturing and development time.

この接続孔８ｆの直径は、例えば０．２〜１．２μｍ程度、好ましくは、例えば０．５μｍ程度である。また、接続孔８ｆのアスペクト比は、２〜６程度、接続用導体部の埋め込みを良好に行うことを考慮すると４程度より小さいことが好ましい。接続孔８ｆには、接続用導体部１４Ｃが埋め込まれている。接続用導体部１４Ｃは、その下部および側部の相対的に薄い導体膜１４Ｃ1 と、薄い導体膜１４Ｃ1 に囲まれた相対的に厚い導体膜１４Ｃ2 とで構成されている。なお、この接続用導体１４Ｃは第４層配線１３Ｌを貫通してはいない。   The diameter of the connection hole 8f is, for example, about 0.2 to 1.2 μm, and preferably, for example, about 0.5 μm. Further, the aspect ratio of the connection hole 8f is preferably about 2 to 6, and is preferably smaller than about 4 in consideration of satisfactorily embedding the connection conductor. The connection conductor 8C is embedded in the connection hole 8f. The connecting conductor portion 14C is composed of a relatively thin conductor film 14C1 at its lower and side portions, and a relatively thick conductor film 14C2 surrounded by the thin conductor film 14C1. The connection conductor 14C does not penetrate the fourth-layer wiring 13L.

薄い導体膜１４Ｃ1 は、接続用導体部１４Ｃと層間絶縁膜４ｄとの密着性を向上させる機能や厚い導体膜１４Ｃ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。薄い導体膜１４Ｃ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態１においては、薄い導体膜１４Ｃ1 が、例えばタングステンで構成されている。   The thin conductor film 14C1 is made of a material having a function of improving the adhesion between the connection conductor portion 14C and the interlayer insulating film 4d and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 14C2. It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like. When the thin conductor film 14C1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where it is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the first embodiment, the thin conductor film 14C1 is made of, for example, tungsten.

また、厚い導体膜１４Ｃ2 は、接続用導体部１４Ｃの本体を構成する部材であり、例えばＡｌ、Ａｌ合金、タングステン、タングステン合金等のような低抵抗な材料からなる。厚い導体膜１４Ｃ2 をＡｌまたはＡｌ合金で構成した場合には、タングステンまたはタングステン合金で構成した場合に比べて接続用導体部１４Ｃの抵抗を低下させることが可能となる。また、厚い導体膜１４Ｃ2 をタングステンまたはタングステン合金で構成した場合には、厚い導体膜１４Ｃ2 をＡｌまたはＡｌ合金で構成した場合に比べて接続用導体部１４ＣのＥＭ耐性およびＳＭ耐性を向上させることが可能となる。さらに、厚い導体膜１４Ｃ2 をタングステンまたはタングステン合金で構成した場合には第３層配線１１Ｌを構成するＣｕと第４層配線１３Ｌを構成するＡｌまたはＡｌ合金を厚いバリアメタルにて隔離できるため両者の反応による抵抗上昇を防止し易くなる。すなわち、接続孔８ｆにバリア機能を持つ材料を埋め込むことにより、Ｃｕ系材料で構成される第３層配線１１Ｌと、Ａｌ系材料で構成される第４層配線１３Ｌとの距離を隔離できるので両者の反応をより低減できる。特に限定されないが、本実施の形態１においては、厚い導体膜１４Ｃ2 が、例えばタングステンで構成されている。   The thick conductor film 14C2 is a member constituting the main body of the connection conductor portion 14C, and is made of a low-resistance material such as Al, an Al alloy, tungsten, and a tungsten alloy. When the thick conductor film 14C2 is made of Al or an Al alloy, the resistance of the connecting conductor 14C can be reduced as compared with the case where it is made of tungsten or a tungsten alloy. When the thick conductor film 14C2 is made of tungsten or a tungsten alloy, the EM resistance and the SM resistance of the connecting conductor 14C can be improved as compared with the case where the thick conductor film 14C2 is made of Al or an Al alloy. It becomes possible. Further, when the thick conductor film 14C2 is formed of tungsten or a tungsten alloy, Cu forming the third-layer wiring 11L and Al or Al alloy forming the fourth-layer wiring 13L can be separated by a thick barrier metal. It is easy to prevent the resistance from increasing due to the reaction. That is, by embedding a material having a barrier function in the connection hole 8f, the distance between the third-layer wiring 11L made of a Cu-based material and the fourth-layer wiring 13L made of an Al-based material can be isolated. Reaction can be further reduced. Although not particularly limited, in the first embodiment, the thick conductor film 14C2 is made of, for example, tungsten.

層間絶縁膜４ｄ上には、表面保護膜１５が形成されており、これによって第４層配線１３Ｌの表面が被覆されている。表面保護膜１５は、例えば保護膜１５ａ上に保護膜１５ｂが積み重ねられてなる。保護膜１５ａは、例えばＳｉＯ2からなり、その上層の保護膜１５ｂは、例えば窒化シリコンからなる。表面保護膜１５の一部には、第４層配線１３Ｌの一部が露出するような開口部１６が形成されている。第４層配線１３Ｌにおいて、この開口部１６から露出する部分は、ボンディングパッド部ＢＰを形成している。すなわち、このボンディングパッド部ＢＰには、ボンディングワイヤが直接接続され、これを通じて半導体集積回路装置を構成するパッケージのリードが電気的に接続されるようになっている。なお、このボンディングパッド部ＢＰ上に下地金属層を介して鉛−錫合金または金等からなるバンプ電極を設ける構造としても良い。また、上述の層間絶縁膜４ａ〜４ｄは、例えばＳＯＧ（Spin On Glass ）法で形成された塗布膜、有機膜、フッ素を添加したＣＶＤ膜、窒化シリコン膜またはそれらを積み重ねて成る積層膜等でも良い。 A surface protection film 15 is formed on the interlayer insulating film 4d, and covers the surface of the fourth layer wiring 13L. The surface protective film 15 is formed by, for example, stacking a protective film 15b on a protective film 15a. The protective film 15a is made of, for example, SiO 2 , and the upper protective film 15b is made of, for example, silicon nitride. An opening 16 is formed in a part of the surface protection film 15 so that a part of the fourth-layer wiring 13L is exposed. In the fourth layer wiring 13L, a portion exposed from the opening 16 forms a bonding pad BP. That is, a bonding wire is directly connected to the bonding pad portion BP, and a lead of a package constituting the semiconductor integrated circuit device is electrically connected through the bonding wire. Note that a structure in which a bump electrode made of a lead-tin alloy, gold, or the like is provided on the bonding pad portion BP with a base metal layer interposed therebetween may be adopted. The above-described interlayer insulating films 4a to 4d may be, for example, a coating film formed by an SOG (Spin On Glass) method, an organic film, a CVD film doped with fluorine, a silicon nitride film, or a stacked film obtained by stacking them. good.

次に、本実施の形態１の半導体集積回路装置の製造方法を図８〜図１８によって説明する。   Next, a method of manufacturing the semiconductor integrated circuit device according to the first embodiment will be described with reference to FIGS.

まず、同一材料からなる埋め込み配線の形成方法を図８〜図１２によって説明する。なお、ここでは、第１層配線６Ｌ、第２層配線９Ｌおよび第３層配線１１Ｌの構造は同じなので、説明を簡単にするため、第１層配線６Ｌを代表例として埋め込み配線の形成方法を説明する。   First, a method of forming a buried interconnect made of the same material will be described with reference to FIGS. Here, since the structures of the first layer wiring 6L, the second layer wiring 9L and the third layer wiring 11L are the same, in order to simplify the description, the method of forming the buried wiring using the first layer wiring 6L as a representative example will be described. explain.

図８は製造工程中における半導体集積回路装置の要部断面図である。半導体基板１上に形成された層間絶縁膜４ａには、半導体基板１の主面（半導体領域３ｎｄ）が露出するような接続孔８ａがフォトリソグラフィ技術およびドライエッチング技術によって既に穿孔されている。なお、層間絶縁膜４ａは、例えばシリコン酸化膜、ＳＯＧ（Spin On Glass ）膜、有機膜、フッ素を添加したＣＶＤ膜、窒化シリコン膜またはそれらを積み重ねて成る積層膜等からなる。層間絶縁膜４ａは、例えばＣＶＤ（Chemical Vapor Deposition ）法により堆積されたシリコン酸化膜を、ＣＭＰ法等により研磨することにより、その表面が平坦化されている。   FIG. 8 is a cross-sectional view of a main part of the semiconductor integrated circuit device during a manufacturing process. In the interlayer insulating film 4a formed on the semiconductor substrate 1, a connection hole 8a for exposing the main surface (semiconductor region 3nd) of the semiconductor substrate 1 is already formed by photolithography and dry etching. The interlayer insulating film 4a is made of, for example, a silicon oxide film, an SOG (Spin On Glass) film, an organic film, a CVD film to which fluorine is added, a silicon nitride film, or a stacked film obtained by stacking them. The surface of the interlayer insulating film 4a is planarized by polishing a silicon oxide film deposited by, for example, a CVD (Chemical Vapor Deposition) method by a CMP method or the like.

続いて、図９に示すように、層間絶縁膜４ａの上面、接続孔８ａの側面および底面に、例えばタングステン（Ｗ）等からなる薄い導体膜７Ｃ1 をスパッタリング法等によって被着する。この薄い導体膜７Ｃ1 は、接続用導体部と層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜７Ｃ2 の形成時の材料ガス等の拡散や厚い導体膜７Ｃ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、タングステンに限定されるものではなく種々変更可能であり、例えばＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等でも良い。   Subsequently, as shown in FIG. 9, a thin conductor film 7C1 made of, for example, tungsten (W) is deposited on the upper surface of the interlayer insulating film 4a and the side and bottom surfaces of the connection hole 8a by a sputtering method or the like. The thin conductor film 7C1 has a function of improving the adhesion between the connection conductor portion and the interlayer insulating film 4a, and suppresses the diffusion of material gas and the like when forming the thick conductor film 7C2 and the diffusion of constituent atoms of the thick conductor film 7C2. The material is not limited to tungsten and can be variously changed. For example, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN may be used.

その後、薄い導体膜７Ｃ1 上に、例えばタングステン等からなる厚い導体膜７Ｃ2 をＣＶＤ法等によって被着する。これにより、微細な接続孔８ａ内に導体膜を良好に充填することができる。この厚い導体膜７Ｃ2 は、タングステン等に限定されるものではなく種々変更可能であり、例えばＡｌまたはＡｌ合金等のような低抵抗な材料でも良い。また、この厚い導体膜７Ｃ2 の形成方法は、ＣＶＤ法に限定されるものではなく、例えばメッキ法、あるいはスパッタ法、ＣＶＤ法メッキ法を組み合わせたもの等でも良い。   Thereafter, a thick conductor film 7C2 made of, for example, tungsten or the like is deposited on the thin conductor film 7C1 by a CVD method or the like. Thereby, the conductive film can be satisfactorily filled in the fine connection holes 8a. This thick conductor film 7C2 is not limited to tungsten or the like, but can be variously changed, and may be a low-resistance material such as Al or an Al alloy. The method of forming the thick conductor film 7C2 is not limited to the CVD method, but may be, for example, a plating method or a combination of a sputtering method and a CVD plating method.

ただし、第２層配線および第３層配線においては、接続用導体部１０Ｃ，１２Ｃ（図１参照）の厚い導体膜の形成材料として、上記した材料の他に、ＣｕまたはＣｕ合金を用いても良い。この場合のＣｕの成膜方法としては、例えばＣＶＤ法またはメッキ法等を用いれば良い。   However, in the second layer wiring and the third layer wiring, Cu or a Cu alloy may be used as a material for forming the thick conductor film of the connecting conductor portions 10C and 12C (see FIG. 1), in addition to the above-described materials. good. In this case, as a method of forming the Cu film, for example, a CVD method, a plating method, or the like may be used.

次いで、半導体基板１に対して、例えばＣＭＰ（Chemical Mechanical Polishing ）処理を施すことにより、接続孔８ａ以外の領域における層間絶縁膜４ａ上の厚い導体膜７Ｃ2 および薄い導体膜７Ｃ1 を除去することにより、図１０に示すように、接続孔８ａ内に接続用導体部７Ｃを形成する。   Next, the semiconductor substrate 1 is subjected to, for example, a CMP (Chemical Mechanical Polishing) process to remove the thick conductor film 7C2 and the thin conductor film 7C1 on the interlayer insulating film 4a in a region other than the connection hole 8a. As shown in FIG. 10, a connection conductor 7C is formed in the connection hole 8a.

続いて、図１１に示すように、層間絶縁膜４ａ上に、配線用溝形成用のフォトレジストパターン１７ａを形成した後、これをエッチングマスクとして、そのフォトレジストパターン１７ａから露出する層間絶縁膜４ａ部分を除去することにより、層間絶縁膜４ａの上部に配線用溝５ａおよび配線用溝５ｂ（図１参照）を形成する。この際、配線用溝５ａ中には先に形成した接続用導体部７Ｃの上部が突出されている。   Subsequently, as shown in FIG. 11, after a photoresist pattern 17a for forming a wiring groove is formed on the interlayer insulating film 4a, the interlayer insulating film 4a exposed from the photoresist pattern 17a is used as an etching mask. By removing the portion, a wiring groove 5a and a wiring groove 5b (see FIG. 1) are formed above the interlayer insulating film 4a. At this time, the upper portion of the connection conductor portion 7C previously formed protrudes into the wiring groove 5a.

その後、フォトレジストパターン１７ａを除去した後、図１２に示すように、配線用溝５ａを含む層間絶縁膜４ａの表面および接続用導体部７Ｃの露出表面に、例えばＴｉＮ等からなる薄い導体膜６Ｌ1 をスパッタリング法等によって被着する。この薄い導体膜６Ｌ1 は、第１層配線と層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜の構成原子の拡散を抑制するバリア機能を持つ材料からなり、ＴｉＮに限定されるものではなく種々変更可能であり、例えばタングステン、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等でも良い。   Thereafter, after removing the photoresist pattern 17a, as shown in FIG. 12, a thin conductor film 6L1 made of, for example, TiN is formed on the surface of the interlayer insulating film 4a including the wiring groove 5a and the exposed surface of the connection conductor 7C. Is applied by a sputtering method or the like. The thin conductor film 6L1 is made of a material having a function of improving the adhesion between the first layer wiring and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film, and is limited to TiN. Instead, various changes can be made. For example, tungsten, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN may be used.

次いで、薄い導体膜６Ｌ1 上に、例えばＣｕ等からなる厚い導体膜６Ｌ2 をＣＶＤ法、スパッタリング法またはメッキ法、あるいはそれらの組み合わせ等によって被着する。このＣｕ等の成膜においては、可能な限りオーバーハングが小さくステップカバレージの良い方法を採用することが望ましい。例えばスパッタリング法においては、ターゲットと半導体ウエハとの間の距離が半導体ウエハの半径以上離れているようなスパッタリング装置が適している。この厚い導体膜６Ｌ2 は、Ｃｕに限定されるものではなく種々変更可能であり、例えばＣｕ合金、Ａｌ、Ａｌ合金、タングステンまたはタングステン合金でも良い。   Next, a thick conductor film 6L2 made of, for example, Cu is deposited on the thin conductor film 6L1 by a CVD method, a sputtering method, a plating method, or a combination thereof. In this film formation of Cu or the like, it is desirable to adopt a method with as small an overhang as possible and good step coverage. For example, in the sputtering method, a sputtering apparatus in which the distance between the target and the semiconductor wafer is larger than the radius of the semiconductor wafer is suitable. The thickness of the thick conductor film 6L2 is not limited to Cu but may be variously changed. For example, Cu alloy, Al, Al alloy, tungsten or tungsten alloy may be used.

上記した配線用の導体膜をスパッタリング法で成膜した場合には、特に、続いて、半導体基板１に対して熱処理を施すことにより、厚い導体膜６Ｌ2 の構成原子（例えばＣｕ）を流動させて配線用溝５ａ内にその構成原子を充分に供給し埋め込む。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。また、この熱処理をＣｕのスパッタリング最中に施す、いわゆるリフロースパッタリング法を採用しても良い。これらにより、Ｃｕ配線のＥＭ特性を向上させることができる。   When the above-described wiring conductor film is formed by a sputtering method, in particular, subsequently, heat treatment is performed on the semiconductor substrate 1 to flow constituent atoms (for example, Cu) of the thick conductor film 6L2. The constituent atoms are sufficiently supplied and embedded in the wiring groove 5a. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. Also, a so-called reflow sputtering method in which this heat treatment is performed during the sputtering of Cu may be employed. Thus, the EM characteristics of the Cu wiring can be improved.

その後、半導体基板１に対してＣＭＰ処理を施すことにより、配線用溝５ａ，５ｂ（図１参照）以外の領域における層間絶縁膜４ａ上の厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 を除去することにより、図２等に示した第１層配線６Ｌを形成する。   Thereafter, the semiconductor substrate 1 is subjected to a CMP process to remove the thick conductive film 6L2 and the thin conductive film 6L1 on the interlayer insulating film 4a in a region other than the wiring grooves 5a and 5b (see FIG. 1). Then, the first layer wiring 6L shown in FIG. 2 and the like is formed.

このＣＭＰ処理後または処理前に半導体基板１に対して熱処理を施しても良い。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。このＣＭＰ処理後の熱処理工程では、厚い導体膜６Ｌ2 のＣｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 の表面に生じた損傷や酸化膜をなくしその表面を滑らかにする。同時に絶縁膜４ａの表面汚染を除去低減する。これにより、配線の信頼性を向上させることが可能となる。   After or before the CMP process, the semiconductor substrate 1 may be subjected to a heat treatment. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. In the heat treatment step after the CMP treatment, the grain growth of Cu of the thick conductor film 6L2 is promoted to improve the EM resistance, and at the same time, the damage and the oxide film generated on the surfaces of the thin conductor film 6L1 and the thick conductor film 6L2 during the CMP treatment are improved. And smooth its surface. At the same time, the surface contamination of the insulating film 4a is removed and reduced. Thereby, the reliability of the wiring can be improved.

次に、同一の埋め込み配線層に異種導体材料からなる埋め込み配線を形成する方法を図１３〜図１８によって説明する。これは、上記した同一配線層内に異種の導体材料からなる配線が存在する場合の形成方法例に該当する。なお、本実施の形態１においては、配線用溝５ａ，５ｂ内に異種導体材料からなる第１層配線６Ｌを形成する場合を代表例として説明する。   Next, a method of forming an embedded wiring made of a different conductor material in the same embedded wiring layer will be described with reference to FIGS. This corresponds to the above-described example of a forming method in the case where wirings made of different types of conductive materials exist in the same wiring layer. In the first embodiment, a case where first layer wiring 6L made of a different kind of conductor material is formed in wiring grooves 5a and 5b will be described as a representative example.

図１３は半導体集積回路装置の製造工程中の層間絶縁膜４ａの要部斜視図である。層間絶縁膜４ａの上部には、配線用溝５ａがフォトリソグラフィ技術およびドライエッチング技術によって形成されている。   FIG. 13 is a perspective view of a main part of the interlayer insulating film 4a during the manufacturing process of the semiconductor integrated circuit device. Above the interlayer insulating film 4a, a wiring groove 5a is formed by photolithography and dry etching.

続いて、図１４に示すように、配線用溝５ａを含む層間絶縁膜４ａの表面に、例えばＴｉＮ等からなる薄い導体膜６Ｌ1 をスパッタリング法等によって被着する。この薄い導体膜６Ｌ1 は、第１層配線と層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜の構成原子の拡散を抑制するバリア機能を持つ材料からなり、ＴｉＮに限定されるものではなく種々変更可能であり、例えばタングステン、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等でも良い。   Subsequently, as shown in FIG. 14, a thin conductor film 6L1 made of, for example, TiN is deposited on the surface of the interlayer insulating film 4a including the wiring groove 5a by a sputtering method or the like. The thin conductor film 6L1 is made of a material having a function of improving the adhesion between the first layer wiring and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film, and is limited to TiN. Instead, various changes can be made. For example, tungsten, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN may be used.

その後、薄い導体膜６Ｌ1 上に、例えばＣｕ等からなる厚い導体膜６Ｌ2 をＣＶＤ法、スパッタリング法またはメッキ法等によって被着する。このＣｕ等の成膜においては、可能な限りオーバーハングが小さくステップカバレージの良い方法を採用することが望ましい。例えばスパッタリング法においては、ターゲットと半導体ウエハとの間の距離が半導体ウエハの半径以上離れているようなスパッタリング装置が適している。この厚い導体膜６Ｌ2 は、Ｃｕに限定されるものではなく種々変更可能であり、例えばＣｕ合金、Ａｌ、Ａｌ合金、タングステンまたはタングステン合金でも良い。   Thereafter, a thick conductor film 6L2 made of, for example, Cu is deposited on the thin conductor film 6L1 by a CVD method, a sputtering method, a plating method, or the like. In this film formation of Cu or the like, it is desirable to adopt a method with as small an overhang as possible and good step coverage. For example, in the sputtering method, a sputtering apparatus in which the distance between the target and the semiconductor wafer is larger than the radius of the semiconductor wafer is suitable. This thick conductor film 6L2 is not limited to Cu but may be variously changed, and may be, for example, Cu alloy, Al, Al alloy, tungsten or tungsten alloy.

上記した配線用の導体膜をスパッタリング法で成膜した場合には、特に、次いで、半導体基板１に対して熱処理を施すことにより、厚い導体膜の構成原子（例えばＣｕ）を流動させて配線用溝５ａ内にその構成原子を充分に供給し埋め込む。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。また、この熱処理をＣｕのスパッタリング最中に施す、いわゆるリフロースパッタリング法を採用しても良い。これにより、Ｃｕ配線のＥＭ特性を向上させることが可能となる。   In the case where the above-described conductor film for wiring is formed by a sputtering method, in particular, by subsequently performing heat treatment on the semiconductor substrate 1, constituent atoms (for example, Cu) of the thick conductor film are fluidized to form a wiring. The constituent atoms are sufficiently supplied and embedded in the groove 5a. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. Also, a so-called reflow sputtering method in which this heat treatment is performed during the sputtering of Cu may be employed. This makes it possible to improve the EM characteristics of the Cu wiring.

続いて、半導体基板１に対してＣＭＰ処理を施すことにより、配線用溝５ａ以外の領域における層間絶縁膜４ａ上の厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 を除去することにより、図１５に示すように、配線用溝５ａ内に第１層配線６Ｌを形成する。   Subsequently, the semiconductor substrate 1 is subjected to a CMP process to remove the thick conductor film 6L2 and the thin conductor film 6L1 on the interlayer insulating film 4a in a region other than the wiring groove 5a, as shown in FIG. Next, the first layer wiring 6L is formed in the wiring groove 5a.

このＣＭＰ処理後または処理前に半導体基板１に対して熱処理を施しても良い。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。このＣＭＰ処理後の熱処理工程では、厚い導体膜６Ｌ2 のＣｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 の表面に生じた損傷や酸化膜をなくしその表面を滑らかにする。同時に絶縁膜４ａの表面汚染を除去低減する。これにより、配線の信頼性を向上させることが可能となる。   After or before the CMP process, the semiconductor substrate 1 may be subjected to a heat treatment. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. In the heat treatment process after the CMP process, the EM resistance is improved by promoting the growth of Cu grains of the thick conductor film 6L2, and the damage or oxide film generated on the surfaces of the thin conductor film 6L1 and the thick conductor film 6L2 during the CMP process is improved. And smooth its surface. At the same time, the surface contamination of the insulating film 4a is removed and reduced. Thereby, the reliability of the wiring can be improved.

その後、図１６に示すように、層間絶縁膜４ａの上部に、配線用溝５ａよりも幅の狭いか、あるいは長さの短い配線用溝５ｂをフォトリソグラフィ技術およびドライエッチング技術によって形成する。この際、配線用溝５ｂの深さは、配線用溝５ａと同一でも良いが、配線用溝５ａの深さとは異なる深さに設定しても良い。例えば図１７に示すように配線用溝５ｂの深さを配線用溝５ａの深さよりも深くしても良い。この場合、配線用溝５ｂは幅は狭いが、深いので配線用溝５ｂ内に埋め込まれる導体膜の配線抵抗を低下させることが可能となる。あるいは配線用溝５ｂを深くして、下層配線層または半導体基板に到達させ、接続用に使用することも可能である。   Thereafter, as shown in FIG. 16, a wiring groove 5b narrower or shorter than the wiring groove 5a is formed on the interlayer insulating film 4a by photolithography and dry etching. At this time, the depth of the wiring groove 5b may be the same as that of the wiring groove 5a, or may be set to a depth different from the depth of the wiring groove 5a. For example, as shown in FIG. 17, the depth of the wiring groove 5b may be greater than the depth of the wiring groove 5a. In this case, although the width of the wiring groove 5b is narrow, it is deep, so that the wiring resistance of the conductive film embedded in the wiring groove 5b can be reduced. Alternatively, the wiring groove 5b may be deepened to reach the lower wiring layer or the semiconductor substrate and used for connection.

次いで、上記したのと同様に、配線用溝５ａ内の第１層配線６Ｌの上面および配線用溝５ｂを含む層間絶縁膜４ａの表面に、例えばタングステン等からなる薄い導体膜をスパッタリング法等によって被着する。この薄い導体膜は、第１層配線と層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜の構成原子の拡散を抑制するバリア機能を持つ材料からなり、タングステンに限定されるものではなく種々変更可能であり、例えばＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等でも良い。   Next, as described above, a thin conductor film made of, for example, tungsten or the like is formed on the upper surface of the first layer wiring 6L in the wiring groove 5a and the surface of the interlayer insulating film 4a including the wiring groove 5b by a sputtering method or the like. To adhere. This thin conductor film is made of a material having a function of improving the adhesion between the first layer wiring and the interlayer insulating film 4a and a barrier function of suppressing the diffusion of atoms constituting the thick conductor film, and is not limited to tungsten. For example, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN may be used.

続いて、その薄い導体膜上に、例えばタングステン等からなる厚い導体膜をＣＶＤ法等によって被着する。このタングステン等の成膜においては、可能な限りオーバーハングが小さくステップカバレージの良い方法を採用することが望ましい。これにより、幅の狭い配線用溝５ｂでも、また、図１７に示したように配線用溝５ａよりも深い配線用溝５ｂでもその内部に配線用導体を良好に充填することが可能となる。この厚い導体膜は、タングステンに限定されるものではなく種々変更可能であり、例えばタングステン合金、ＡｌまたはＡｌ合金でも良い。   Subsequently, a thick conductor film made of, for example, tungsten or the like is deposited on the thin conductor film by a CVD method or the like. In the film formation of tungsten or the like, it is desirable to adopt a method with as small an overhang as possible and good step coverage. This makes it possible to fill the wiring conductor satisfactorily even in the narrow wiring groove 5b or in the wiring groove 5b deeper than the wiring groove 5a as shown in FIG. This thick conductor film is not limited to tungsten and can be variously changed, for example, a tungsten alloy, Al, or an Al alloy.

次いで、半導体基板１に対してＣＭＰ処理を施すことにより、配線用溝５ｂ以外の領域における厚い導体膜および薄い導体膜を除去することにより、図１８に示すように、配線用溝５ａよりも幅の狭い配線用溝５ｂ内に、配線用溝５ａ内の薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 とは異種の導体材料からなる薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 からなる第１層配線６Ｌを形成する。   Then, the semiconductor substrate 1 is subjected to a CMP process to remove the thick conductor film and the thin conductor film in a region other than the wiring groove 5b, thereby obtaining a width wider than the wiring groove 5a as shown in FIG. In the narrow wiring groove 5b, a first layer wiring 6L composed of a thin conductive film 6L1 and a thick conductive film 6L2 made of a different conductive material from the thin conductive film 6L1 and the thick conductive film 6L2 in the wiring groove 5a is formed. I do.

このように、本実施の形態１によれば、以下の効果を得ることが可能となる。   As described above, according to the first embodiment, the following effects can be obtained.

(1).微細な接続孔８ａ〜８ｆ内にＣＶＤ法等を用いて導体膜を充填した後に、接続孔８ａ〜８ｆよりも平面寸法の大きな配線用溝５ａ〜５ｆを形成し、その配線用溝５ａ〜５ｆ内に導体膜を充填することで埋め込み構造の第１層配線６Ｌ、接続用導体部７Ｃ、第２層配線９Ｌ、接続用導体部１０Ｃ、第３層配線１１Ｌおよび接続用導体部１２Ｃを形成したことにより、配線用溝５ａ〜５ｆおよびそれよりも微細な接続孔８ａ〜８ｆの両方に導体膜を良好に埋め込むことが可能となる。   (1) After filling the fine connection holes 8a to 8f with a conductive film by using the CVD method or the like, wiring grooves 5a to 5f having a larger plane dimension than the connection holes 8a to 8f are formed. By filling the trenches 5a to 5f with a conductive film, the first layer wiring 6L, the connecting conductor 7C, the second layer wiring 9L, the connecting conductor 10C, the third layer wiring 11L and the connecting conductor having an embedded structure are formed. By forming the 12C, it is possible to satisfactorily embed the conductor film in both the wiring grooves 5a to 5f and the finer connection holes 8a to 8f.

(2).同一配線層に寸法の異なる配線用溝等を有する場合には、微細な配線用溝等とそれよりも大きな配線用溝等とで埋め込みのし易い方法を選択して導体膜を埋め込むことにより、双方の配線用溝内に導体膜を良好に埋め込むことが可能となる。   (2) If the same wiring layer has wiring grooves or the like having different dimensions, select a method that is easy to embed with fine wiring grooves or the like and larger wiring grooves or the like to form the conductor film. By embedding, it becomes possible to satisfactorily embed the conductor film in both wiring grooves.

(3).上記(1)または(2)により、配線層間の接続上の信頼性を向上させることが可能となる。したがって、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。   (3) According to the above (1) or (2), it is possible to improve the reliability of connection between wiring layers. Therefore, the yield and reliability of the semiconductor integrated circuit device can be improved.

(4).上記(1)または(2)により、埋込配線の微細化を推進することが可能となる。したがって、半導体集積回路装置の小形化あるいは高集積化を推進することが可能となる。   (4) According to the above (1) or (2), miniaturization of the embedded wiring can be promoted. Therefore, miniaturization or high integration of the semiconductor integrated circuit device can be promoted.

(5).上記(1)または(2)により、難しい技術を採用することなく、配線用溝５ａ〜５ｆおよび接続孔８ａ〜８ｆに導体膜を良好に埋め込むことが可能となる。   (5) According to the above (1) or (2), the conductor film can be satisfactorily embedded in the wiring grooves 5a to 5f and the connection holes 8a to 8f without employing a difficult technique.

(6).上記(1)または(2)により、埋込配線材料としてＣｕまたはＣｕ合金等を用いた場合でもその埋め込みの状態を良好にすることが可能となる。   (6) According to the above (1) or (2), even when Cu or a Cu alloy or the like is used as the embedded wiring material, the embedded state can be improved.

(7).半導体基板１と直接接触する接続用導体部７Ｃはタングステン系（タングステンまたはタングステン合金）の導体材料で構成し、かつ、接続用導体部７Ｃと接続される第１層配線６Ｌは低抵抗なＣｕ系の導体材料で構成することにより、接続孔８ａ内への導体膜の埋め込み状態を良好に保ちつつ、Ｃｕ原子の半導体基板１側への拡散を防止してその拡散現象に起因する接続不良を回避し、かつ、第１層配線６Ｌの配線抵抗を低減して信号の伝搬速度を向上させることが可能となる。   (7) The connecting conductor 7C that is in direct contact with the semiconductor substrate 1 is made of a tungsten-based (tungsten or tungsten alloy) conductive material, and the first-layer wiring 6L connected to the connecting conductor 7C is low. By using a resistive Cu-based conductor material, it is possible to prevent Cu atoms from diffusing toward the semiconductor substrate 1 while maintaining a good state of embedding the conductor film in the connection holes 8a, resulting from the diffusion phenomenon. A connection failure can be avoided, and the wiring resistance of the first layer wiring 6L can be reduced to improve the signal propagation speed.

(8).最上の第４層配線１３ＬをＡｌ系（ＡｌまたはＡｌ合金）の導体材料で構成したことにより、従来のワイヤボンディング技術やバンプ電極の形成技術等の組立技術をそのまま踏襲できる。したがって、Ｃｕ系の埋め込み配線を有する半導体集積回路装置を容易に組立工程に導入することが可能となる。   (8) Since the uppermost fourth-layer wiring 13L is made of an Al-based (Al or Al alloy) conductive material, it is possible to directly follow the conventional wire bonding technology and the assembling technology such as the bump electrode forming technology. Therefore, a semiconductor integrated circuit device having a Cu-based embedded wiring can be easily introduced into an assembling process.

(9).Ａｌ系の導体材料からなる第４層配線１３Ｌとその下層のＣｕ系の導体材料からなる第３層配線１１Ｌとの間にタングステン系の導体材料からなる接続用導体部１４Ｃを設けたことにより、Ａｌ系の導体材料とＣｕ系の導体材料とを厚いバリアメタルで隔離できるため、Ａｌ系の導体材料とＣｕ系の導体材料とを直接接触させた場合にその接触部に比抵抗の高い合金層が形成されてしまうのを防止することができるので、配線層間の抵抗を低下させることが可能となる。   (9) A connecting conductor portion 14C made of a tungsten-based conductor material is provided between the fourth-layer wire 13L made of an Al-based conductor material and the third layer wire 11L made of a Cu-based conductor material therebelow. As a result, since the Al-based conductor material and the Cu-based conductor material can be separated by a thick barrier metal, when the Al-based conductor material and the Cu-based conductor material are brought into direct contact with each other, the contact portion has a specific resistance. Therefore, it is possible to prevent the formation of an alloy layer having a high level of resistance, so that the resistance between wiring layers can be reduced.

(10)．Ｃｕ系の導体材料からなる埋め込み配線を形成するためのＣＭＰ処理後に半導体基板１に対して熱処理を施すことにより、Ｃｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に配線用の導体膜の表面に生じた損傷や酸化膜等をなくしその表面を滑らかにすることやＣＭＰ時に露出する絶縁膜の表面汚染を除去低減することができるので、Ｃｕ系の導体材料からなる埋込配線の信頼性を向上させることが可能となる。   (Ten). By subjecting the semiconductor substrate 1 to a heat treatment after the CMP processing for forming the embedded wiring made of a Cu-based conductor material, the grain growth of Cu is promoted to improve the EM resistance, and at the same time the wiring processing is performed during the CMP processing. The buried wiring made of a Cu-based conductive material can eliminate the damage and oxide film generated on the surface of the conductive film and smooth the surface and remove and reduce the surface contamination of the insulating film exposed during CMP. Can be improved in reliability.

（実施の形態２）
図１９〜図２３は本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図、図２４は半導体集積回路装置の要部断面図である。
本実施の形態２においては、接続用導体部の構造およびその形成方法が前記実施の形態１と異なる。 (Embodiment 2)
19 to 23 are cross-sectional views of main parts during a manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention, and FIG. 24 is a cross-sectional view of main parts of the semiconductor integrated circuit device.
The second embodiment differs from the first embodiment in the structure of the connecting conductor and the method of forming the same.

まず、図１９に示すように、層間絶縁膜４ａの上面に配線用溝形成用のフォトレジストパターン１７ｂを形成した後、そのフォトレジストパターン１７ｂをエッチングマスクとしてエッチング処理を施すことにより、層間絶縁膜４ａの上部に配線用溝５ａを形成する。   First, as shown in FIG. 19, after a photoresist pattern 17b for forming a wiring groove is formed on the upper surface of the interlayer insulating film 4a, an etching process is performed using the photoresist pattern 17b as an etching mask. A wiring groove 5a is formed on the upper part of 4a.

続いて、フォトレジストパターン１７ｂを除去した後、図２０に示すように、層間絶縁膜４ａ上に接続孔形成用のフォトレジストパターン１７ｃを形成した後、そのフォトレジストパターン１７ｃをエッチングマスクとしてエッチング処理を施すことにより、配線用溝５ａの底面から半導体基板１に向かって延び、かつ、半導体基板１の上面の一部が露出するような接続孔８ａを層間絶縁膜４ａに穿孔する。   Subsequently, after removing the photoresist pattern 17b, as shown in FIG. 20, after forming a photoresist pattern 17c for forming a connection hole on the interlayer insulating film 4a, an etching process is performed using the photoresist pattern 17c as an etching mask. Is performed, a connection hole 8a extending from the bottom surface of the wiring groove 5a toward the semiconductor substrate 1 and exposing a part of the upper surface of the semiconductor substrate 1 is formed in the interlayer insulating film 4a.

その後、フォトレジストパターン１７ｃを除去した後、図２１に示すように、接続孔８ａ内に、例えばタングステン等からなる接続用導体部７Ｃを選択ＣＶＤ法等により形成する。この際、接続用導体部７Ｃの上部が配線用溝５ａ中に突出していてもかまわない。また、接続用導体部７Ｃの材料は、タングステンに限定されるものではなく種々変更可能であり、例えばタングステン合金、Ａｌ、Ａｌ合金でも良い。   Thereafter, after removing the photoresist pattern 17c, as shown in FIG. 21, a connection conductor portion 7C made of, for example, tungsten or the like is formed in the connection hole 8a by a selective CVD method or the like. At this time, the upper part of the connection conductor 7C may protrude into the wiring groove 5a. Further, the material of the connecting conductor 7C is not limited to tungsten, but may be variously changed, and may be, for example, a tungsten alloy, Al, or an Al alloy.

次いで、図２２に示すように、配線用溝５ａを含む層間絶縁膜４ａの表面および接続用導体部７Ｃの露出表面に、例えばＴｉＮ等からなる薄い導体膜６Ｌ1 をスパッタリング法等によって被着する。この薄い導体膜６Ｌ1 は、第１層配線と層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜の構成原子の拡散を抑制するバリア機能を持つ材料からなり、ＴｉＮに限定されるものではなく種々変更可能であり、例えばタングステン、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等でも良い。   Next, as shown in FIG. 22, a thin conductor film 6L1 made of, for example, TiN is applied to the surface of the interlayer insulating film 4a including the wiring groove 5a and the exposed surface of the connection conductor portion 7C by a sputtering method or the like. The thin conductor film 6L1 is made of a material having a function of improving the adhesion between the first layer wiring and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film, and is limited to TiN. Instead, various changes can be made. For example, tungsten, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN may be used.

続いて、薄い導体膜６Ｌ1 上に、例えばＣｕ等からなる厚い導体膜６Ｌ2 をＣＶＤ法、スパッタリング法またはメッキ法等によって被着する。このＣｕ等の成膜においては、可能な限りオーバーハングが小さくステップカバレージの良い方法を採用することが望ましい。例えばスパッタリング法においては、ターゲットと半導体ウエハとの間の距離が半導体ウエハの半径以上離れているようなスパッタリング装置が適している。この厚い導体膜６Ｌ2 は、Ｃｕに限定されるものではなく種々変更可能であり、例えばＣｕ合金、Ａｌ、Ａｌ合金、タングステンまたはタングステン合金でも良い。   Subsequently, a thick conductive film 6L2 made of, for example, Cu is deposited on the thin conductive film 6L1 by a CVD method, a sputtering method, a plating method, or the like. In this film formation of Cu or the like, it is desirable to adopt a method with as small an overhang as possible and good step coverage. For example, in the sputtering method, a sputtering apparatus in which the distance between the target and the semiconductor wafer is larger than the radius of the semiconductor wafer is suitable. This thick conductor film 6L2 is not limited to Cu but may be variously changed, and may be, for example, Cu alloy, Al, Al alloy, tungsten or tungsten alloy.

上記した配線用の導体膜をスパッタリング法で成膜した場合には、特に、次いで、半導体基板１に対して熱処理を施すことにより、厚い導体膜の構成原子（例えばＣｕ）を流動させて配線用溝５ａ内にその構成原子を充分に供給し埋め込む。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。また、この熱処理をＣｕのスパッタリング最中に施す、いわゆるリフロースパッタリング法を採用しても良い。これにより、Ｃｕ配線のＥＭ特性を向上させることが可能となる。   In the case where the above-described conductor film for wiring is formed by a sputtering method, in particular, by subsequently performing heat treatment on the semiconductor substrate 1, constituent atoms (for example, Cu) of the thick conductor film are fluidized to form a wiring. The constituent atoms are sufficiently supplied and embedded in the groove 5a. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. Also, a so-called reflow sputtering method in which this heat treatment is performed during the sputtering of Cu may be employed. This makes it possible to improve the EM characteristics of the Cu wiring.

続いて、半導体基板１に対してＣＭＰ処理を施すことにより、配線用溝５ａ以外の領域における層間絶縁膜４ａ上の厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 を除去することにより、図２３に示すように、配線用溝５ａ内に第１層配線６Ｌを形成する。   Subsequently, the semiconductor substrate 1 is subjected to a CMP process to remove the thick conductor film 6L2 and the thin conductor film 6L1 on the interlayer insulating film 4a in a region other than the wiring groove 5a, as shown in FIG. Next, the first layer wiring 6L is formed in the wiring groove 5a.

このＣＭＰ処理後または処理前に半導体基板１に対して熱処理を施しても良い。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。このＣＭＰ処理後の熱処理工程では、厚い導体膜６Ｌ2 のＣｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 の表面に生じた損傷や酸化膜をなくしその表面を滑らかにする。同時に絶縁膜４ａの表面汚染を除去低減する。これにより、配線の信頼性を向上させることが可能となる。   After or before the CMP process, the semiconductor substrate 1 may be subjected to a heat treatment. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. In the heat treatment step after the CMP treatment, the grain growth of Cu of the thick conductor film 6L2 is promoted to improve the EM resistance, and at the same time, the damage and the oxide film generated on the surfaces of the thin conductor film 6L1 and the thick conductor film 6L2 during the CMP treatment are improved. And smooth its surface. At the same time, the surface contamination of the insulating film 4a is removed and reduced. Thereby, the reliability of the wiring can be improved.

なお、このような埋め込み配線構造は、図２４に示すように、第２層配線９Ｌに適用しても良い。すなわち、接続用導体部１０Ｃが、例えば選択ＣＶＤ法で形成されたタングステン、タングステン合金、Ａｌ、Ａｌ合金、ＣｕまたはＣｕ合金等のような導体膜からなる構造となっている。   Such an embedded wiring structure may be applied to the second-layer wiring 9L as shown in FIG. That is, the connection conductor portion 10C has a structure formed of a conductor film made of, for example, tungsten, a tungsten alloy, Al, an Al alloy, Cu, or a Cu alloy formed by a selective CVD method.

このような本実施の形態２によれば、前記実施の形態１と同様の効果を得ることが可能となる。   According to the second embodiment, the same effects as those of the first embodiment can be obtained.

（実施の形態３）
図２５〜図２８および図２９〜図３２は本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図、図３３は半導体集積回路装置の要部断面図である。 (Embodiment 3)
25 to 28 and FIGS. 29 to 32 are cross-sectional views of main parts of a semiconductor integrated circuit device according to another embodiment of the present invention during the manufacturing process, and FIG. 33 is a cross-sectional view of main parts of the semiconductor integrated circuit device. .

図２５は製造工程中における半導体集積回路装置を示している。層間絶縁膜４ａには、前記実施の形態２で説明した方法によって、配線用溝５ａおよび接続孔８ａが形成されている。   FIG. 25 shows the semiconductor integrated circuit device during the manufacturing process. In the interlayer insulating film 4a, the wiring groove 5a and the connection hole 8a are formed by the method described in the second embodiment.

まず、本実施の形態３においては、図２６に示すように、接続孔８ａ内に、例えばタングステン等からなる接続用導体部７Ｃを選択ＣＶＤ法により形成する。この際、本実施の形態３においては、接続用導体部７Ｃの上部が配線用溝５ａの外側に突出する程度に成膜処理を行う。また、接続用導体部７Ｃの材料は、タングステンに限定されるものではなく種々変更可能であり、例えばタングステン合金、Ａｌ、Ａｌ合金でも良い。   First, in the third embodiment, as shown in FIG. 26, a connection conductor 7C made of, for example, tungsten or the like is formed in the connection hole 8a by a selective CVD method. At this time, in the third embodiment, the film forming process is performed to such an extent that the upper portion of the connecting conductor 7C protrudes outside the wiring groove 5a. Further, the material of the connecting conductor 7C is not limited to tungsten, but may be variously changed, and may be, for example, a tungsten alloy, Al, or an Al alloy.

次いで、図２７に示すように、配線用溝５ａを含む層間絶縁膜４ａの表面および接続用導体部７Ｃの表面に、例えばＴｉＮ等からなる薄い導体膜６Ｌ1 をスパッタリング法等によって被着する。この薄い導体膜６Ｌ1 は、第１層配線と層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜の構成原子の拡散を抑制するバリア機能を持つ材料からなり、ＴｉＮに限定されるものではなく種々変更可能であり、例えばタングステン、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等でも良い。   Next, as shown in FIG. 27, a thin conductor film 6L1 made of, for example, TiN is applied to the surface of the interlayer insulating film 4a including the wiring groove 5a and the surface of the connection conductor 7C by a sputtering method or the like. The thin conductor film 6L1 is made of a material having a function of improving the adhesion between the first layer wiring and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film, and is limited to TiN. Instead, various changes can be made. For example, tungsten, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN may be used.

続いて、薄い導体膜６Ｌ1 上に、例えばＣｕ等からなる厚い導体膜６Ｌ2 をＣＶＤ法、スパッタリング法またはメッキ法等によって被着する。このＣｕ等の成膜においては、可能な限りオーバーハングが小さくステップカバレージの良い方法を採用することが望ましい。例えばスパッタリング法においては、ターゲットと半導体ウエハとの間の距離が半導体ウエハの半径以上離れているようなスパッタリング装置が適している。この厚い導体膜６Ｌ2 は、Ｃｕに限定されるものではなく種々変更可能であり、例えばＣｕ合金、Ａｌ、Ａｌ合金、タングステンまたはタングステン合金でも良い。   Subsequently, a thick conductive film 6L2 made of, for example, Cu is deposited on the thin conductive film 6L1 by a CVD method, a sputtering method, a plating method, or the like. In this film formation of Cu or the like, it is desirable to adopt a method with as small an overhang as possible and good step coverage. For example, in the sputtering method, a sputtering apparatus in which the distance between the target and the semiconductor wafer is larger than the radius of the semiconductor wafer is suitable. The thickness of the thick conductor film 6L2 is not limited to Cu but may be variously changed. For example, Cu alloy, Al, Al alloy, tungsten or tungsten alloy may be used.

上記した配線用の導体膜をスパッタリング法で成膜した場合には、特に、次いで、半導体基板１に対して熱処理を施すことにより、厚い導体膜の構成原子（例えばＣｕ）を流動させて配線用溝５ａ内にその構成原子を充分に供給し埋め込む。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。また、この熱処理をＣｕのスパッタリング最中に施す、いわゆるリフロースパッタリング法を採用しても良い。これにより、Ｃｕ配線のＥＭ耐性を向上させることができる。   In the case where the above-described conductor film for wiring is formed by a sputtering method, in particular, by subsequently performing heat treatment on the semiconductor substrate 1, constituent atoms (for example, Cu) of the thick conductor film are fluidized to form a wiring. The constituent atoms are sufficiently supplied and embedded in the groove 5a. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. Also, a so-called reflow sputtering method in which this heat treatment is performed during the sputtering of Cu may be employed. Thereby, the EM resistance of the Cu wiring can be improved.

続いて、半導体基板１に対してＣＭＰ処理を施すことにより、配線用溝５ａ以外の領域における層間絶縁膜４ａ上の厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 を除去することにより、図２８に示すように、配線用溝５ａ内に第１層配線６Ｌを形成するとともに、接続用導体７Ｃを形成する。   Subsequently, the semiconductor substrate 1 is subjected to a CMP process to remove the thick conductor film 6L2 and the thin conductor film 6L1 on the interlayer insulating film 4a in a region other than the wiring groove 5a, as shown in FIG. Next, the first layer wiring 6L is formed in the wiring groove 5a, and the connection conductor 7C is formed.

このＣＭＰ処理後または処理前に半導体基板１に対して熱処理を施しても良い。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。このＣＭＰ処理後の熱処理工程では、厚い導体膜６Ｌ2 のＣｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 の表面に生じた損傷や酸化膜をなくしその表面を滑らかにする。同時に絶縁膜４ａの表面汚染を除去低減する。これにより、配線の信頼性を向上させることが可能となる。   After or before the CMP process, the semiconductor substrate 1 may be subjected to a heat treatment. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. In the heat treatment step after the CMP treatment, the grain growth of Cu of the thick conductor film 6L2 is promoted to improve the EM resistance, and at the same time, the damage and the oxide film generated on the surfaces of the thin conductor film 6L1 and the thick conductor film 6L2 during the CMP treatment are improved. And smooth its surface. At the same time, the surface contamination of the insulating film 4a is removed and reduced. Thereby, the reliability of the wiring can be improved.

また、図２８の構造のような埋め込み配線を形成するには、例えば次のようにしても良い。   Further, in order to form a buried wiring like the structure of FIG. 28, for example, the following may be performed.

まず、図２９に示すように、層間絶縁膜４ａに半導体基板１の上面の一部が露出するような接続孔８ａをフォトリソグラフィ技術およびドライエッチング技術によって形成する。   First, as shown in FIG. 29, a connection hole 8a that exposes a part of the upper surface of the semiconductor substrate 1 is formed in the interlayer insulating film 4a by a photolithography technique and a dry etching technique.

続いて、図３０に示すように、接続孔８ａ内に、例えばタングステン等からなる接続用導体部７Ｃを選択ＣＶＤ法により形成する。この際、接続用導体部７Ｃの上面が層間絶縁膜４ａの上面とほぼ一致する程度になるように成膜処理を行う。また、接続用導体部７Ｃの材料は、タングステンに限定されるものではなく種々変更可能であり、例えばタングステン合金、Ａｌ、Ａｌ合金でも良い。   Subsequently, as shown in FIG. 30, a connection conductor 7C made of, for example, tungsten or the like is formed in the connection hole 8a by a selective CVD method. At this time, the film forming process is performed so that the upper surface of the connecting conductor portion 7C substantially coincides with the upper surface of the interlayer insulating film 4a. Further, the material of the connecting conductor 7C is not limited to tungsten, but may be variously changed, and may be, for example, a tungsten alloy, Al, or an Al alloy.

その後、図３１に示すように、層間絶縁膜４ａに配線用溝５ａをフォトリソグラフィ技術およびドライエッチング技術によって形成形成する。この際、配線用溝５ａ中に接続用導体部７Ｃの上部が露出している。   Thereafter, as shown in FIG. 31, a wiring groove 5a is formed in the interlayer insulating film 4a by photolithography and dry etching. At this time, the upper portion of the connecting conductor 7C is exposed in the wiring groove 5a.

次いで、図３２に示すように、配線用溝５ａを含む層間絶縁膜４ａの表面および接続用導体部７Ｃの露出表面に、例えばＴｉＮ等からなる薄い導体膜６Ｌ1 をスパッタリング法等によって被着する。この薄い導体膜６Ｌ1 は、第１層配線と層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜の構成原子の拡散を抑制するバリア機能を持つ材料からなり、ＴｉＮに限定されるものではなく種々変更可能であり、例えばタングステン、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等でも良い。   Next, as shown in FIG. 32, a thin conductor film 6L1 made of, for example, TiN is deposited on the surface of the interlayer insulating film 4a including the wiring groove 5a and the exposed surface of the connection conductor 7C by a sputtering method or the like. The thin conductor film 6L1 is made of a material having a function of improving the adhesion between the first layer wiring and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film, and is limited to TiN. Instead, various changes can be made. For example, tungsten, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN may be used.

続いて、薄い導体膜６Ｌ1 上に、例えばＣｕ等からなる厚い導体膜６Ｌ2 をＣＶＤ法、スパッタリング法またはメッキ法等によって被着する。このＣｕ等の成膜においては、可能な限りオーバーハングが小さくステップカバレージの良い方法を採用することが望ましい。例えばスパッタリング法においては、ターゲットと半導体ウエハとの間の距離が半導体ウエハの半径以上離れているようなスパッタリング装置が適している。この厚い導体膜６Ｌ2 は、Ｃｕに限定されるものではなく種々変更可能であり、例えばＣｕ合金、Ａｌ、Ａｌ合金、タングステンまたはタングステン合金でも良い。   Subsequently, a thick conductive film 6L2 made of, for example, Cu is deposited on the thin conductive film 6L1 by a CVD method, a sputtering method, a plating method, or the like. In this film formation of Cu or the like, it is desirable to adopt a method with as small an overhang as possible and good step coverage. For example, in the sputtering method, a sputtering apparatus in which the distance between the target and the semiconductor wafer is larger than the radius of the semiconductor wafer is suitable. The thickness of the thick conductor film 6L2 is not limited to Cu but may be variously changed. For example, Cu alloy, Al, Al alloy, tungsten or tungsten alloy may be used.

上記した配線用の導体膜をスパッタリング法で成膜した場合には、特に、次いで、半導体基板１に対して熱処理を施すことにより、厚い導体膜の構成原子（例えばＣｕ）を流動させて配線用溝５ａ内にその構成原子を充分に供給し埋め込む。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。また、この熱処理をＣｕのスパッタリング最中に施す、いわゆるリフロースパッタリング法を採用しても良い。   In the case where the above-described conductor film for wiring is formed by a sputtering method, in particular, by subsequently performing heat treatment on the semiconductor substrate 1, constituent atoms (for example, Cu) of the thick conductor film are fluidized to form a wiring. The constituent atoms are sufficiently supplied and embedded in the groove 5a. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. Also, a so-called reflow sputtering method in which this heat treatment is performed during the sputtering of Cu may be employed.

続いて、半導体基板１に対してＣＭＰ処理を施すことにより、配線用溝５ａ以外の領域における層間絶縁膜４ａ上の厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 を除去することにより、図２８に示したように、配線用溝５ａ内に第１層配線６Ｌを形成するとともに、接続用導体部７Ｃを形成する。   Subsequently, the semiconductor substrate 1 is subjected to a CMP process to remove the thick conductive film 6L2 and the thin conductive film 6L1 on the interlayer insulating film 4a in a region other than the wiring groove 5a, as shown in FIG. As described above, the first-layer wiring 6L is formed in the wiring groove 5a, and the connection conductor 7C is formed.

このＣＭＰ処理後または処理前に半導体基板１に対して熱処理を施しても良い。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。この熱処理工程では、厚い導体膜６Ｌ2 のＣｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 の表面に生じた損傷や酸化膜をなくしその表面を滑らかにする。同時に絶縁膜４ａの表面汚染を除去低減する。これにより、配線の信頼性を向上させることが可能となる。   After or before the CMP process, the semiconductor substrate 1 may be subjected to a heat treatment. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. In this heat treatment step, the EM resistance is improved by promoting the grain growth of Cu of the thick conductor film 6L2, and the damage and oxide film generated on the surfaces of the thin conductor film 6L1 and the thick conductor film 6L2 during the CMP treatment are eliminated. To smooth out. At the same time, the surface contamination of the insulating film 4a is removed and reduced. Thereby, the reliability of the wiring can be improved.

なお、このような埋め込み配線構造は、図３３に示すように、第２層配線９Ｌに適用しても良い。すなわち、接続用導体部１０Ｃが、例えば選択ＣＶＤ法で形成されたタングステン、タングステン合金、Ａｌ、Ａｌ合金等のような導体膜からなる構造となっている。   Note that such an embedded wiring structure may be applied to the second layer wiring 9L as shown in FIG. That is, the connection conductor portion 10C has a structure made of a conductor film made of, for example, tungsten, a tungsten alloy, Al, or an Al alloy formed by a selective CVD method.

このように、本実施の形態３によれば、前記実施の形態１と同様の効果を得ることが可能となる。   As described above, according to the third embodiment, the same effects as those of the first embodiment can be obtained.

（実施の形態４）
図３４および図３５は本発明の他の実施の形態である半導体集積回路装置の要部断面図である。 (Embodiment 4)
FIGS. 34 and 35 are cross-sectional views of main parts of a semiconductor integrated circuit device according to another embodiment of the present invention.

本実施の形態４においては、図３４および図３５に示すように、接続用導体部７Ｃ，１０Ｃが薄い導体膜７Ｃ1,１０Ｃ1 で構成されている。すなわち、接続孔８ａ，８ｂが薄い導体膜７Ｃ1,１０Ｃ1 で埋め込まれてしまっている構造である。薄い導体膜７Ｃ1，１０Ｃ1 は、接続用導体部７Ｃ，１０Ｃと層間絶縁膜４ａ，４ｂとの密着性を向上させる機能や配線の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   In the fourth embodiment, as shown in FIGS. 34 and 35, the connecting conductors 7C and 10C are formed of thin conductor films 7C1 and 10C1. That is, the structure is such that the connection holes 8a and 8b are filled with the thin conductor films 7C1 and 10C1. The thin conductor films 7C1 and 10C1 are made of a material having a function of improving the adhesion between the connection conductor portions 7C and 10C and the interlayer insulating films 4a and 4b and a barrier function of suppressing the diffusion of atoms constituting the wiring. , TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN.

接続孔８ａの直径は、例えば０．１〜０．４μｍ程度、好ましくは、例えば０．２μｍ程度である。また、接続孔８ａのアスペクト比は、２〜１０程度、接続用導体部の埋め込みを良好に行うことを考慮すると５程度より小さいことが好ましい。   The diameter of the connection hole 8a is, for example, about 0.1 to 0.4 μm, and preferably, for example, about 0.2 μm. Further, the aspect ratio of the connection hole 8a is preferably about 2 to 10, and is preferably smaller than about 5 in consideration of satisfactorily embedding the connection conductor.

また、接続孔８ｂの直径は、例えば０．１〜０．４μｍ程度、好ましくは、例えば０．２μｍ程度である。また、接続孔８ｂのアスペクト比は、２〜１０程度、接続用導体部の埋め込みを良好に行うことを考慮すると５程度より小さいことが好ましい。   The diameter of the connection hole 8b is, for example, about 0.1 to 0.4 μm, preferably, for example, about 0.2 μm. Further, the aspect ratio of the connection hole 8b is preferably about 2 to 10, and is preferably smaller than about 5 in consideration of satisfactorily embedding the connection conductor.

また、配線の構造は図３３および図３４に示した構造に限定されるものではなく種々変更可能であり、例えば前記実施の形態１で説明した図３〜図５に示す構造にしても良い。   Further, the structure of the wiring is not limited to the structure shown in FIGS. 33 and 34, and may be variously changed. For example, the structure shown in FIGS. 3 to 5 described in the first embodiment may be adopted.

このような埋め込み配線の形成方法は、前記実施の形態１の図８〜図１２を用いて説明したのと同じである。すなわち、第１層配線６Ｌの形成方法を一例とすると次の通りである。   The method of forming such a buried wiring is the same as that described with reference to FIGS. That is, the method of forming the first layer wiring 6L is as follows, as an example.

まず、層間絶縁膜４ａに接続孔８ａを穿孔した後、その層間絶縁膜４ａ上に接続孔８ａを埋め込むように薄い導体膜７Ｃ1 をスパッタリング法等によって被着する。続いて、半導体基板１に対してＣＭＰ法等を施すことにより、その薄い導体膜７Ｃ1 において接続孔８ａの領域以外の部分を除去して、接続孔８ａ内に、薄い導体膜７Ｃ1 のみからなる接続用導体部７Ｃを形成する。その後、層間絶縁膜４ａに配線用溝５ａを形成した後、その層間絶縁膜４ａ上に配線用溝５ａを埋め込むように配線用導体膜をスパッタリング法、ＣＶＤ法またはメッキ法等によって被着する。その後、半導体基板１に対してＣＭＰ法等を施すことにより、その配線用導体膜において配線用溝５ａの領域以外の部分を除去して、配線用溝５ａ内に第１層配線６Ｌを形成する。   First, after a connection hole 8a is formed in the interlayer insulating film 4a, a thin conductor film 7C1 is deposited on the interlayer insulating film 4a so as to fill the connection hole 8a by a sputtering method or the like. Subsequently, the semiconductor substrate 1 is subjected to a CMP method or the like to remove a portion of the thin conductive film 7C1 other than the region of the connection hole 8a, and to connect the thin conductive film 7C1 to the connection hole 8a. The conductor portion 7C is formed. Then, after forming a wiring groove 5a in the interlayer insulating film 4a, a wiring conductive film is deposited on the interlayer insulating film 4a by a sputtering method, a CVD method, a plating method, or the like so as to fill the wiring groove 5a. After that, the semiconductor substrate 1 is subjected to a CMP method or the like, thereby removing a portion other than the region of the wiring groove 5a in the wiring conductor film to form the first layer wiring 6L in the wiring groove 5a. .

厚い導体膜６Ｌ1 の成膜後またはＣＭＰ処理後に半導体基板１に対して熱処理を施しても良い。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。熱処理を施すことにより、厚い導体膜６Ｌ2 のＣｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に薄い導体膜６Ｌ1 および厚い導体膜６Ｌ2 の表面に生じた損傷や酸化膜をなくしその表面を滑らかにすることと、絶縁膜４ａの表面汚染を除去低減することができるので、配線の信頼性を向上させることが可能となる。   The heat treatment may be performed on the semiconductor substrate 1 after the formation of the thick conductor film 6L1 or after the CMP process. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. The heat treatment promotes the grain growth of Cu of the thick conductor film 6L2 to improve the EM resistance, and eliminates the damage and oxide film generated on the surfaces of the thin conductor film 6L1 and the thick conductor film 6L2 during the CMP process. Since the surface can be smoothed and the surface contamination of the insulating film 4a can be removed and reduced, the reliability of the wiring can be improved.

このような本実施の形態４によれば、前記実施の形態１と同様の効果を得ることが可能となる。   According to the fourth embodiment, the same effects as those of the first embodiment can be obtained.

（実施の形態５）
図３６は本発明の他の実施の形態である半導体集積回路装置の要部断面図、図３７は図３６の半導体集積回路装置の要部拡大断面図、図３８は図３７に示した半導体集積回路装置の要部の変形例を示す要部拡大断面図、図３９は図３７に示した半導体集積回路装置の要部拡大断面図、図４０および図４１は図３９に示した半導体集積回路装置の要部拡大断面図、図４２は図３９の半導体集積回路装置の要部を模式的に示した説明図、図４３は図４２の変形例を模式的に示した説明図、図４４および図４５は図４２の変形例を模式的に示した説明図、図４６〜図５０は図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。まず、本実施の形態５の半導体集積回路装置の構造を図３６〜図５０によって説明する。本実施の形態５の基本的な全体構造は、例えば次の通りである。 (Embodiment 5)
36 is a cross-sectional view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention, FIG. 37 is an enlarged cross-sectional view of a main part of the semiconductor integrated circuit device of FIG. 36, and FIG. 38 is a semiconductor integrated circuit shown in FIG. FIG. 39 is an enlarged cross-sectional view of a main part showing a modification of the main part of the circuit device. FIG. 39 is an enlarged cross-sectional view of the main part of the semiconductor integrated circuit device shown in FIG. 37. FIGS. 40 and 41 are semiconductor integrated circuit devices shown in FIG. 42 is an explanatory view schematically showing the main part of the semiconductor integrated circuit device in FIG. 39, FIG. 43 is an explanatory view schematically showing a modification of FIG. 42, FIG. 44 and FIG. 45 is an explanatory view schematically showing a modified example of FIG. 42, and FIGS. 46 to 50 are enlarged cross-sectional views of main parts showing modified examples of main parts of the semiconductor integrated circuit device of FIG. First, the structure of the semiconductor integrated circuit device according to the fifth embodiment will be described with reference to FIGS. The basic overall structure of the fifth embodiment is as follows, for example.

第１に、第１層配線６Ｌの構成材料には、例えばタングステン、タングステン合金、ＡｌまたはＡｌ合金等のようなＣｕまたはＣｕ合金以外の導体材料を用いる。これにより、Ｃｕ配線を半導体基板１に直接接触させない構造にすることができるので、Ｃｕ原子が半導体基板１側に拡散することに起因する素子不良を抑制することができ、半導体集積回路装置の信頼性を向上させることが可能となる。また、Ｃｕ配線で構成される第２、第３層配線９Ｌ, １１Ｌと半導体基板１との距離を離すことによりＣｕ原子の半導体基板１への拡散を低減できる。   First, as a constituent material of the first layer wiring 6L, a conductive material other than Cu or Cu alloy such as tungsten, tungsten alloy, Al or Al alloy is used. As a result, a structure in which the Cu wiring is not brought into direct contact with the semiconductor substrate 1 can be achieved, so that element failure due to diffusion of Cu atoms to the semiconductor substrate 1 side can be suppressed, and the reliability of the semiconductor integrated circuit device can be reduced. It is possible to improve the performance. Further, by increasing the distance between the second and third layer wirings 9L and 11L formed of Cu wiring and the semiconductor substrate 1, diffusion of Cu atoms into the semiconductor substrate 1 can be reduced.

第２に、最上の第４層配線１３Ｌの構成材料には、例えばＡｌまたはＡｌ合金等を用いる。これにより、従来からあるボンディングワイヤの接続技術やバンプ電極の形成技術をそのまま踏襲できる。すなわち、最上の配線層はボンディングワイヤやバンプ電極が接続されるが、最上の配線材料を従来から用いられているＡｌまたはＡｌ合金とすることにより、ボンディングワイヤやバンプ電極の接合上の従来技術をそのまま使用することが可能となる。このため、組立工程（ワイヤボンディング工程やバンプ電極形成工程）の技術的な変更等を伴うことなく、Ｃｕ系材料からなる埋め込み配線構造を有する半導体集積回路装置を組立ラインに導入することが可能となる。したがって、Ｃｕ系材料からなる埋め込み配線を有する半導体集積回路装置のコスト低減を推進でき、製造・開発時間の短期化を推進することが可能となる。   Second, for example, Al or an Al alloy is used as a constituent material of the uppermost fourth-layer wiring 13L. This allows the conventional bonding wire connection technology and bump electrode formation technology to be directly followed. That is, the bonding wire and the bump electrode are connected to the uppermost wiring layer. However, by using the conventionally used Al or Al alloy as the uppermost wiring material, the conventional technology for bonding the bonding wire and the bump electrode can be improved. It can be used as it is. Therefore, it is possible to introduce a semiconductor integrated circuit device having a buried wiring structure made of a Cu-based material into an assembly line without any technical change in an assembling process (a wire bonding process or a bump electrode forming process). Become. Therefore, it is possible to promote the cost reduction of a semiconductor integrated circuit device having a buried wiring made of a Cu-based material, and to promote a reduction in manufacturing and development time.

第３に、最上の配線層と最下の配線層との間の中間の配線層（第２層配線９Ｌおよび第３層配線１１Ｌ）の構成材料には、例えばＣｕまたはＣｕ合金を用いる。これにより、配線抵抗や配線容量を低減することができ、半導体集積回路装置における信号伝搬速度を向上させることが可能となり、その動作速度を向上させることが可能となる。   Thirdly, for example, Cu or a Cu alloy is used as a constituent material of an intermediate wiring layer (second-layer wiring 9L and third-layer wiring 11L) between the uppermost wiring layer and the lowermost wiring layer. As a result, the wiring resistance and the wiring capacitance can be reduced, the signal propagation speed in the semiconductor integrated circuit device can be improved, and the operation speed can be improved.

第４に、Ｃｕ系材料で構成された配線層間を接続する接続用導体部１８Ｃ，１９Ｃを、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる材料で構成する。これにより、微細な接続孔８ｇ，８ｈ内に導体膜を良好に埋め込むことができるので、配線層間の電気的な接続の信頼性を向上させることが可能となる。   Fourth, the connection conductors 18C and 19C for connecting the wiring layers made of a Cu-based material are made of a material made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. . As a result, the conductive film can be satisfactorily embedded in the fine connection holes 8g and 8h, so that the reliability of the electrical connection between the wiring layers can be improved.

第５に、Ａｌ系材料からなる第４層配線１３Ｌと、Ｃｕ系材料からなる第３層配線１１Ｌとは直接接触させず、その間にバリア層（接続用導体部２０Ｃ等）を介在させる。これにより、Ａｌ系材料とＣｕ系材料とが直接接触した場合に、比抵抗の高い合金層が形成されてしまう現象を抑制することができるので、配線に流れる信号の伝搬速度を向上させることが可能となる。   Fifth, the fourth-layer wiring 13L made of an Al-based material and the third-layer wiring 11L made of a Cu-based material are not directly in contact with each other, but a barrier layer (such as the connecting conductor 20C) is interposed therebetween. Thus, when the Al-based material and the Cu-based material are in direct contact, a phenomenon that an alloy layer having a high specific resistance is formed can be suppressed, and thus the propagation speed of a signal flowing through the wiring can be improved. It becomes possible.

第６に、接続用導体部１９Ｃと接続用導体部２０Ｃとが接続される部分に位置する配線層中に、少なくとも配線の長手方向に沿って接続用導体部１９Ｃ，２０Ｃよりも平面的に長く形成された接続用導体部（中継用の接続用導体部）２１Ｃを設けて、上記した接続用導体部１９Ｃと接続用導体部２０Ｃとを電気的に接続した。これにより、接続用導体部２１Ｃが形成される接続用溝５ｇの平面積を比較的大きくすることができるので、その溝内に配線用導体膜を良好に埋め込むことが可能となる。また、接続用導体部１９Ｃと接続用導体部２０Ｃとの配線の長手方向における平面的な位置合わせ余裕を大きくすることが可能となる。したがって、上下の接続用導体部１９Ｃ，２０Ｃの接続上の信頼性を向上させることが可能となる。   Sixth, in the wiring layer located at a portion where the connecting conductor 19C and the connecting conductor 20C are connected, the wiring layer is longer than the connecting conductors 19C and 20C at least along the longitudinal direction of the wiring. The formed connection conductor portion (relay connection conductor portion) 21C was provided, and the above-described connection conductor portion 19C and the connection conductor portion 20C were electrically connected. Thereby, the plane area of the connection groove 5g in which the connection conductor portion 21C is formed can be made relatively large, so that the wiring conductor film can be satisfactorily embedded in the groove. In addition, it is possible to increase a margin for planar alignment in the longitudinal direction of the wiring between the connecting conductor 19C and the connecting conductor 20C. Therefore, it is possible to improve the connection reliability of the upper and lower connection conductors 19C and 20C.

次に、本実施の形態５の半導体集積回路装置における各構成部を詳細に説明する。   Next, each component of the semiconductor integrated circuit device according to the fifth embodiment will be described in detail.

配線用溝５ａ，５ｂ内に埋め込まれて形成された第１層配線６Ｌは、下部および側部の相対的に薄い導体膜６Ｌ1 と、その薄い導体膜６Ｌ1 に囲まれた相対的に厚い導体膜６Ｌ2 とで構成されている。薄い導体膜６Ｌ1 は、第１層配線６Ｌと層間絶縁膜４ａとの密着性を向上させる機能や厚い導体膜６Ｌ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。薄い導体膜６Ｌ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態５においては、薄い導体膜６Ｌ1 が、例えばタングステンで構成されている。   The first layer wiring 6L formed by being buried in the wiring grooves 5a and 5b has a relatively thin lower and side conductor film 6L1, and a relatively thick conductor film surrounded by the thin conductor film 6L1. 6L2. The thin conductor film 6L1 is made of a material having a function of improving the adhesion between the first-layer wiring 6L and the interlayer insulating film 4a and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 6L2, for example, tungsten, TiN, It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like. When the thin conductor film 6L1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where the thin conductor film 6L1 is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the fifth embodiment, the thin conductor film 6L1 is made of, for example, tungsten.

また、厚い導体膜６Ｌ2 は、第１層配線６Ｌの本体を構成する部材であり、例えばＡｌ、Ａｌ合金、タングステンまたはタングステン合金等のような低抵抗な材料からなる。特に限定されないが、本実施の形態５においては、厚い導体膜６Ｌ2 が、例えばタングステンで構成されている。   The thick conductor film 6L2 is a member constituting the main body of the first layer wiring 6L, and is made of a low-resistance material such as Al, an Al alloy, tungsten, or a tungsten alloy. Although not particularly limited, in the fifth embodiment, the thick conductor film 6L2 is made of, for example, tungsten.

ただし、第１層配線６Ｌの構造は図３６および図３７に示した構造に限定されるものではなく種々変更可能であり、前記実施の形態１において図３〜図５を用いて説明した構造にしても良い。すなわち、厚い導体膜６Ｌ2 および薄い導体膜６Ｌ1 上にキャップ導体膜を設ける構造、厚い導体膜６Ｌ2 上にキャップ導体膜を設け、かつ、キャップ導体膜の上面と層間絶縁膜４ａの上面とをほぼ一致させる構造、厚い導体膜６Ｌ2 のみで配線を構成する構造、厚い導体膜６Ｌ2 のみで配線を構成した場合にその上面にキャップ導体膜を設ける構造等がある。キャップ導体膜は、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   However, the structure of the first layer wiring 6L is not limited to the structure shown in FIGS. 36 and 37, and can be variously changed. The structure described in the first embodiment with reference to FIGS. May be. That is, a structure in which a cap conductor film is provided on the thick conductor film 6L2 and the thin conductor film 6L1, a cap conductor film is provided on the thick conductor film 6L2, and the upper surface of the cap conductor film almost coincides with the upper surface of the interlayer insulating film 4a. There is a structure in which a wiring is formed only by the thick conductor film 6L2, and a structure in which a cap conductor film is provided on the upper surface when a wiring is formed only by the thick conductor film 6L2. The cap conductor film is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN.

配線用溝５ａの第１層配線６Ｌは、接続孔８ａを通じてｎＭＯＳ３ｎの半導体領域３ｎｄまたはｐＭＯＳ３ｐの半導体領域３ｐｄと電気的に接続されている。本実施の形態５においては、配線用溝５ａおよび接続孔８ａ内に配線形成用導体膜が一体的に埋め込まれている。   The first layer wiring 6L of the wiring groove 5a is electrically connected to the semiconductor region 3nd of the nMOS 3n or the semiconductor region 3pd of the pMOS 3p through the connection hole 8a. In the fifth embodiment, a wiring-forming conductor film is integrally embedded in the wiring groove 5a and the connection hole 8a.

このような第１層配線６Ｌの形成方法は、例えば次のような従来の埋め込み配線の形成方法と同じである。すなわち、配線用溝５ａ，５ｂおよび接続孔８ａを別々のフォトリソグラフィ技術およびドライエッチング技術によって層間絶縁膜４ａに形成した後、例えばタングステン等からなる薄い導体膜６Ｌ1 をスパッタリング法によって被着し、さらに、その薄い導体膜６Ｌ1 上に、例えばタングステン等からなる厚い導体膜６Ｌ2 をＣＶＤ法等によって形成する。これにより、微細な接続孔８ａ内にも導体膜を良好に埋め込むことが可能となっている。その後、ＣＭＰ処理を施して配線用溝５ａ，５ｂおよび接続孔８ａ以外の導体膜を除去して、埋め込み構造の第１層配線６Ｌを形成する。   The method for forming the first layer wiring 6L is the same as, for example, the following method for forming a buried wiring. That is, after the wiring grooves 5a, 5b and the connection holes 8a are formed in the interlayer insulating film 4a by separate photolithography and dry etching techniques, a thin conductor film 6L1 made of, for example, tungsten or the like is deposited by sputtering. On the thin conductive film 6L1, a thick conductive film 6L2 made of, for example, tungsten is formed by a CVD method or the like. As a result, it is possible to satisfactorily embed the conductive film in the fine connection hole 8a. After that, the conductor film other than the wiring grooves 5a and 5b and the connection hole 8a is removed by performing a CMP process to form a first layer wiring 6L having a buried structure.

配線用溝５ｃ，５ｄ内に埋め込まれて形成された第２層配線９Ｌは、下部および側部の相対的に薄い導体膜９Ｌ1 と、その薄い導体膜９Ｌ1 に囲まれた相対的に厚い導体膜９Ｌ2 とで構成されている。薄い導体膜９Ｌ1 は、第２層配線９Ｌと層間絶縁膜４ｂとの密着性を向上させる機能や厚い導体膜９Ｌ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。薄い導体膜９Ｌ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態５においては、薄い導体膜９Ｌ1 が、例えばＴｉＮで構成されている。   The second layer wiring 9L buried in the wiring grooves 5c and 5d is formed of a relatively thin conductor film 9L1 at the lower and side portions and a relatively thick conductor film surrounded by the thin conductor film 9L1. 9L2. The thin conductor film 9L1 is made of a material having a function of improving the adhesion between the second-layer wiring 9L and the interlayer insulating film 4b and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 9L2. It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like. When the thin conductor film 9L1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where it is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the fifth embodiment, the thin conductor film 9L1 is made of, for example, TiN.

また、厚い導体膜９Ｌ2 は、第２層配線９Ｌの本体を構成する部材であり、例えばＣｕまたはＣｕ合金等のような低抵抗な材料からなる。ただし、第２層配線９Ｌの構造は図３６に示した構造に限定されるものではなく種々変更可能であり、前記実施の形態１において図３〜図５を用いて説明した構造にしても良い。すなわち、厚い導体膜９Ｌ2 および薄い導体膜９Ｌ1 上にキャップ導体膜を設ける構造、厚い導体膜９Ｌ2 上にキャップ導体膜を設け、かつ、キャップ導体膜の上面と層間絶縁膜４ｂの上面とをほぼ一致させる構造、厚い導体膜９Ｌ2 のみで配線を構成する構造、厚い導体膜９Ｌ2 のみで配線を構成した場合にその上面にキャップ導体膜を設ける構造等がある。キャップ導体膜は、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The thick conductor film 9L2 is a member constituting the main body of the second-layer wiring 9L, and is made of a low-resistance material such as Cu or a Cu alloy. However, the structure of the second layer wiring 9L is not limited to the structure shown in FIG. 36, and can be variously changed, and may have the structure described in the first embodiment with reference to FIGS. . That is, a structure in which a cap conductor film is provided on the thick conductor film 9L2 and the thin conductor film 9L1, a cap conductor film is provided on the thick conductor film 9L2, and the upper surface of the cap conductor film almost coincides with the upper surface of the interlayer insulating film 4b. There is a structure in which a wiring is constituted only by the thick conductor film 9L2, and a structure in which a cap conductor film is provided on the upper surface when the wiring is constituted only by the thick conductor film 9L2. The cap conductor film is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN.

配線用溝５ｃの第２層配線９Ｌは、接続孔８ｇを通じて第１層配線６Ｌと電気的に接続されている。接続孔８ｇは、配線用溝５ｃの底面から第１層配線６Ｌの上面に向かって、その第１層配線６Ｌの上面の一部が露出するように形成されており、その孔内には、例えばタングステン、タングステン合金、ＡｌまたはＡｌ合金等からなる接続用導体部１８Ｃが設けられている。   The second layer wiring 9L in the wiring groove 5c is electrically connected to the first layer wiring 6L through the connection hole 8g. The connection hole 8g is formed so that a part of the upper surface of the first layer wiring 6L is exposed from the bottom surface of the wiring groove 5c toward the upper surface of the first layer wiring 6L. For example, a connection conductor 18C made of tungsten, a tungsten alloy, Al, an Al alloy, or the like is provided.

また、配線用溝５ｅ内に埋め込まれて形成された第３層配線１１Ｌは、第２層配線９Ｌと構造が同じであり、下部および側部の相対的に薄い導体膜１１Ｌ1 と、その薄い導体膜１１Ｌ1 に囲まれた相対的に厚い導体膜１１Ｌ2 とで構成されている。薄い導体膜１１Ｌ1 は、第３層配線１１Ｌと層間絶縁膜４ｃとの密着性を向上させる機能や厚い導体膜１１Ｌ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The third-layer wiring 11L formed by being buried in the wiring groove 5e has the same structure as the second-layer wiring 9L, and has a relatively thin lower and side conductive film 11L1 and a thinner conductive film 11L1. And a relatively thick conductor film 11L2 surrounded by the film 11L1. The thin conductor film 11L1 is made of a material having a function of improving the adhesion between the third-layer wiring 11L and the interlayer insulating film 4c and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 11L2, for example, tungsten, TiN, It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like.

薄い導体膜１１Ｌ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態５においては、薄い導体膜１１Ｌ1 が、例えばＴｉＮで構成されている。   When the thin conductor film 11L1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where it is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the fifth embodiment, the thin conductor film 11L1 is made of, for example, TiN.

また、厚い導体膜１１Ｌ2 は、第３層配線１１Ｌの本体を構成する部材であり、例えばＣｕまたはＣｕ合金等のような低抵抗な材料からなる。ただし、第３層配線１１Ｌの構造は図３６に示した構造に限定されるものではなく種々変更可能であり、前記実施の形態１において図３〜図５を用いて説明した構造にしても良い。すなわち、厚い導体膜１１Ｌ2 および薄い導体膜１１Ｌ1 上にキャップ導体膜を設ける構造、厚い導体膜１１Ｌ2 上にキャップ導体膜を設け、かつ、キャップ導体膜の上面と層間絶縁膜４ｂの上面とをほぼ一致させる構造、厚い導体膜１１Ｌ2 のみで配線を構成する構造、厚い導体膜１１Ｌ2 のみで配線を構成した場合にその上面にキャップ導体膜を設ける構造等がある。キャップ導体膜は、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The thick conductor film 11L2 is a member constituting the main body of the third-layer wiring 11L, and is made of a low-resistance material such as Cu or a Cu alloy. However, the structure of the third layer wiring 11L is not limited to the structure shown in FIG. 36, and can be variously changed, and may have the structure described in the first embodiment with reference to FIGS. . That is, a structure in which a cap conductor film is provided on the thick conductor film 11L2 and the thin conductor film 11L1, a cap conductor film is provided on the thick conductor film 11L2, and the upper surface of the cap conductor film almost coincides with the upper surface of the interlayer insulating film 4b. There is a structure in which the wiring is constituted only by the thick conductor film 11L2, and a structure in which the cap conductor film is provided on the upper surface when the wiring is constituted only by the thick conductor film 11L2. The cap conductor film is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN.

配線用溝５ｅの第３層配線１１Ｌは、接続孔８ｈを通じて第２層配線９Ｌと電気的に接続されている。接続孔８ｈは、配線用溝５ｅの底面から第２層配線９Ｌの上面に向かって、その第２層配線９Ｌの上面の一部が露出するように形成されており、その孔内には、例えばタングステン、タングステン合金、ＡｌまたはＡｌ合金等からなる接続用導体部１９Ｃが設けられている。後述する図３９に示すように、第２層配線９Ｌは、例えばＹ方向に延在して設けられ、第２層配線９Ｌ間のピッチはＸ方向に所定の値で設計される。また、第３層配線１１Ｌは、例えばＹ方向に垂直なＸ方向に延在して設けられ、第３層配線１１Ｌ間のピッチＰはＹ方向に所定の値で設計される。   The third layer wiring 11L in the wiring groove 5e is electrically connected to the second layer wiring 9L through the connection hole 8h. The connection hole 8h is formed so that a part of the upper surface of the second layer wiring 9L is exposed from the bottom surface of the wiring groove 5e toward the upper surface of the second layer wiring 9L. For example, a connection conductor 19C made of tungsten, a tungsten alloy, Al, an Al alloy, or the like is provided. As shown in FIG. 39 described later, the second layer wiring 9L is provided to extend in, for example, the Y direction, and the pitch between the second layer wirings 9L is designed with a predetermined value in the X direction. The third layer wiring 11L is provided to extend in, for example, the X direction perpendicular to the Y direction, and the pitch P between the third layer wirings 11L is designed with a predetermined value in the Y direction.

このような第２層配線９Ｌおよび第３層配線１１Ｌの形成方法は、例えば従来の埋め込み配線の形成方法と同じである。すなわち、第２層配線９Ｌの形成方法を例として説明すると次の通りである。   The method for forming the second-layer wiring 9L and the third-layer wiring 11L is the same as, for example, the conventional method for forming a buried wiring. That is, a method of forming the second layer wiring 9L will be described as an example as follows.

まず、配線用溝５ｃ，５ｄおよび接続孔８ｇを別々のフォトリソグラフィ技術およびドライエッチング技術によって層間絶縁膜４ｂに形成した後、例えばタングステン等からなる導体膜を選択ＣＶＤ法等によって接続孔８ｇ内に選択的に成長させて接続用導体部１８Ｃを形成する。   First, the wiring grooves 5c and 5d and the connection holes 8g are formed in the interlayer insulating film 4b by separate photolithography technology and dry etching technology, and then a conductor film made of, for example, tungsten is formed in the connection holes 8g by a selective CVD method or the like. The connection conductor portion 18C is formed by selective growth.

続いて、例えばＴｉＮ等からなる薄い導体膜９Ｌ1 をスパッタリング法によって被着し、さらに、その薄い導体膜９Ｌ1 上に、例えばＣｕまたはＣｕ合金等からなる厚い導体膜９Ｌ2 を、スパッタリング法、ＣＶＤ法またはメッキ法等によって形成する。この工程後、熱処理を施してＣｕ原子を配線用溝５ｃ，５ｄ内に良好に充填するようにしても良い。これにより、微細な接続孔８ｇ内に導体膜を良好に埋め込むことが可能となる。   Subsequently, a thin conductor film 9L1 made of, for example, TiN or the like is deposited by sputtering, and a thick conductor film 9L2 made of, for example, Cu or a Cu alloy is formed on the thin conductor film 9L1 by sputtering, CVD, or the like. It is formed by a plating method or the like. After this step, a heat treatment may be performed to satisfactorily fill the wiring grooves 5c and 5d with Cu atoms. This makes it possible to satisfactorily embed the conductor film in the fine connection hole 8g.

その後、半導体基板１に対してＣＭＰ処理を施して配線用溝５ｃ，５ｄ以外の導体膜を除去し、埋め込み構造の第２層配線９Ｌを形成する。厚い導体膜９Ｌ2 の成膜後またはＣＭＰ処理後に半導体基板１に対して熱処理を施しても良い。この際、熱処理雰囲気を不活性ガス雰囲気、酸化性ガス雰囲気または還元ガス雰囲気のいずれか、あるいはその２つ以上を組み合わせた雰囲気とする。熱処理を施すことにより、厚い導体膜９Ｌ2 のＣｕの粒成長を促進させてＥＭ耐性を向上させるとともに、ＣＭＰ処理時に薄い導体膜６Ｌ1 および厚い導体膜９Ｌ2 の表面に生じた損傷や酸化膜をなくしその表面を滑らかにすること、また、絶縁膜４ａの表面汚染を除去低減できることができるので、配線の信頼性を向上させることが可能となる。   Thereafter, the semiconductor substrate 1 is subjected to a CMP process to remove the conductive film other than the wiring grooves 5c and 5d, thereby forming a second layer wiring 9L having a buried structure. After the thick conductor film 9L2 is formed or after the CMP process, the semiconductor substrate 1 may be subjected to a heat treatment. At this time, the heat treatment atmosphere is an inert gas atmosphere, an oxidizing gas atmosphere, or a reducing gas atmosphere, or an atmosphere combining two or more of them. By performing the heat treatment, the grain growth of Cu of the thick conductor film 9L2 is promoted to improve the EM resistance, and the damage and the oxide film generated on the surfaces of the thin conductor film 6L1 and the thick conductor film 9L2 during the CMP treatment are eliminated. Since the surface can be made smooth and the surface contamination of the insulating film 4a can be removed and reduced, the reliability of the wiring can be improved.

ただし、接続孔８ｇ，８ｈの埋め込み構造は、図３６等に示した構造に限定されるものではなく種々変更可能であり、例えば図３８に示す構造としても良い。すなわち、図３８においては、接続孔８ｇ，８ｈが薄い導体膜９Ｌ1,１１Ｌ1 で埋め込まれている。この場合の薄い導体膜１１Ｌ1 の構成材料も上記した材料と同じであり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。厚い導体膜９Ｌ2,１１Ｌ2 は、例えばＣｕまたはＣｕ合金からなる。   However, the embedded structure of the connection holes 8g and 8h is not limited to the structure shown in FIG. 36 and the like, and can be variously changed. For example, the structure shown in FIG. 38 may be used. That is, in FIG. 38, the connection holes 8g and 8h are filled with thin conductor films 9L1 and 11L1. The constituent material of the thin conductive film 11L1 in this case is the same as the above-mentioned material, and is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN, or the like. The thick conductor films 9L2 and 11L2 are made of, for example, Cu or a Cu alloy.

また、接続孔８ｇ，８ｈが、その下部および側部の相対的に薄い導体膜と薄い導体膜に囲まれた相対的に厚い導体膜とで構成されていても良い。この場合、薄い導体膜は、例えばタングステン、ＴｉＮ等からなる。厚い導体膜は、例えばタングステン等からなる。   Further, the connection holes 8g and 8h may be formed of a relatively thin conductor film at the lower and side portions thereof and a relatively thick conductor film surrounded by the thin conductor film. In this case, the thin conductor film is made of, for example, tungsten, TiN, or the like. The thick conductor film is made of, for example, tungsten or the like.

一方、層間絶縁膜４ｃの上部（第３配線層）には、上記した配線用溝５ｅとともに、それと同じ深さの接続用溝５ｇが形成されている。接続用溝５ｇは、配線用溝５ｅと同時に形成されている。   On the other hand, in the upper part (third wiring layer) of the interlayer insulating film 4c, the above-described wiring groove 5e and a connection groove 5g having the same depth as the wiring groove 5e are formed. The connection groove 5g is formed simultaneously with the wiring groove 5e.

この接続用溝５ｇは、上記したように、配線の長手方向に沿って長くなるように形成されている。これにより、接続用溝５ｇ内に導体膜を良好に埋め込むことが可能となっている。すなわち、配線用溝５ｅ内に導体膜を埋め込む際、同じ配線層中の接続用溝５ｇにも同時に導体膜を埋め込む場合、接続用溝５ｇの平面形状および寸法を下層の接続用導体部１９Ｃの上面の平面形状および寸法とすると、接続用溝５ｇは微細なので導体膜を充分に埋め込めない場合が生じる。このような不具合を回避するために、接続用溝５ｇはその平面形状が配線の長手方向に沿って長くなるような形状とすることにより、配線の実装密度の低下を防止しつつ、当該導体膜を良好に埋め込めるようにしたものである。したがって、上下の配線層間を良好に接続することが可能となる。   As described above, the connection groove 5g is formed to be long along the longitudinal direction of the wiring. This makes it possible to satisfactorily embed the conductor film in the connection groove 5g. That is, when the conductor film is buried in the wiring groove 5e at the same time when the conductor film is buried also in the connection groove 5g in the same wiring layer, the planar shape and dimensions of the connection groove 5g are changed to those of the lower connection conductor portion 19C. If the upper surface has a planar shape and dimensions, the connection groove 5g is so fine that the conductor film may not be sufficiently buried. In order to avoid such a problem, the connection groove 5g is formed such that its planar shape is elongated along the longitudinal direction of the wiring, so that the mounting density of the wiring is prevented from lowering and the conductive film is formed. Can be satisfactorily embedded. Therefore, it is possible to satisfactorily connect the upper and lower wiring layers.

接続用溝５ｇ内には、図３６、図４０および図４１に示すように、接続用導体部２１Ｃが設けられている。図３９は第２層配線９Ｌ〜第４層配線１３Ｌの一部を示す要部平面図であり、図４０は図３９のＢ−Ｂ線に沿った要部断面図、図４１は図３９のＣ−Ｃ線に沿った要部断面図である。なお、図４０は図３６の右側の第２層配線９Ｌ〜第４層配線１３Ｌ部分を紙面に垂直な方向に切断した場合の断面図である。   As shown in FIG. 36, FIG. 40 and FIG. 41, a connecting conductor 21C is provided in the connecting groove 5g. 39 is a plan view of a main part showing a part of the second-layer wiring 9L to the fourth-layer wiring 13L, FIG. 40 is a cross-sectional view of the main part along line BB in FIG. 39, and FIG. It is principal part sectional drawing along CC line. FIG. 40 is a cross-sectional view of the right-side second-layer wiring 9L to fourth-layer wiring 13L in FIG. 36 cut in a direction perpendicular to the paper surface.

接続用導体部２１Ｃは、第３層配線１１Ｌと同じ構造となっており、下部および側部の相対的に薄い導体膜２１Ｃ1 と、その薄い導体膜２１Ｃ1 に囲まれた相対的に厚い導体膜２１Ｃ2 とで構成されている。すなわち、接続用導体部２１Ｃは、第３層配線１１Ｌと同じ配線Ｗで構成される。薄い導体膜２１Ｃ1 は、接続用導体部２１Ｃと層間絶縁膜４ｃとの密着性を向上させる機能や厚い導体膜２１Ｃ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。   The connecting conductor portion 21C has the same structure as the third-layer wiring 11L, and has a relatively thin lower and side conductor film 21C1 and a relatively thick conductor film 21C2 surrounded by the thinner conductor film 21C1. It is composed of That is, the connecting conductor portion 21C is configured by the same wiring W as the third layer wiring 11L. The thin conductor film 21C1 is made of a material having a function of improving the adhesion between the connection conductor portion 21C and the interlayer insulating film 4c and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 21C2. It is made of Ti, Ta, WN, WSiN, TiSiN, TaN, TaSiN or the like.

薄い導体膜２１Ｃ1 をタングステン等で構成した場合には、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等で構成した場合に比べて配線抵抗を低下させることが可能となる。特に限定されないが、本実施の形態５においては、薄い導体膜２１Ｃ1 は、第３層配線１１１Ｌの薄い導体膜１１Ｌ1 と同時に同じ材料で形成されており、例えばＴｉＮで構成されている。   When the thin conductor film 21C1 is made of tungsten or the like, the wiring resistance can be reduced as compared with the case where the thin conductor film 21C1 is made of TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. Although not particularly limited, in the fifth embodiment, the thin conductor film 21C1 is formed of the same material at the same time as the thin conductor film 11L1 of the third-layer wiring 111L, and is made of, for example, TiN.

また、厚い導体膜２１Ｃ2 は、接続用導体部２１Ｃの本体を構成する部材であり、例えばＣｕまたはＣｕ合金等のような低抵抗な材料からなる。ただし、接続用導体部２１Ｃの構造は図３６〜図４３に示した構造に限定されるものではなく種々変更可能であり、前記実施の形態１において図３〜図５を用いて説明した構造にしても良い。   The thick conductor film 21C2 is a member constituting the main body of the connection conductor 21C, and is made of a low-resistance material such as Cu or a Cu alloy. However, the structure of the connecting conductor portion 21C is not limited to the structure shown in FIGS. 36 to 43, and can be variously changed, and the structure described in the first embodiment with reference to FIGS. May be.

すなわち、厚い導体膜２１Ｃ2 および薄い導体膜２１Ｃ1 上にキャップ導体膜を設ける構造、厚い導体膜２１Ｃ2 上にキャップ導体膜を設け、かつ、キャップ導体膜の上面と層間絶縁膜４ｃの上面とをほぼ一致させる構造、厚い導体膜２１Ｃ2 のみで配線を構成する構造、厚い導体膜２１Ｃ2 のみで配線を構成した場合にその上面にキャップ導体膜を設ける構造等がある。キャップ導体膜は、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。図３９、図４２に示すように、接続用導体部２１Ｃの平面形状を配線の長手方向（Ｘ方向）が、Ｙ方向の配線幅よりも大きくなるように構成することにより、上下の接続用導体部１９Ｃ，２０Ｃの位置合わせ余裕をＸ方向で大きくすることができる。これにより、第３層配線１１ＬのＹ方向の配線ピッチＰを大きくしなくても、上下の接続用導体部１９Ｃ，２０Ｃの位置合わせ余裕をＸ方向で大きくすることができるので、配線の高密度化、高集積化を実現することができる。また、配線の長手方向の配線長は配線幅以上であり、配線幅の２倍程度以下にすることにより、ドックボーンを用いないで合わせ余裕を大きくでき、かつ、埋込マージンを大きくできる。配線ピッチを大きくする必要がなく、高集積化することができる。   That is, a structure in which a cap conductor film is provided on the thick conductor film 21C2 and the thin conductor film 21C1, a cap conductor film is provided on the thick conductor film 21C2, and the upper surface of the cap conductor film almost coincides with the upper surface of the interlayer insulating film 4c. There is a structure in which a wiring is formed only by the thick conductor film 21C2, and a structure in which a cap conductor film is provided on the upper surface when a wiring is formed only by the thick conductor film 21C2. The cap conductor film is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. As shown in FIG. 39 and FIG. 42, by configuring the planar shape of the connecting conductor portion 21C such that the longitudinal direction (X direction) of the wiring is larger than the wiring width in the Y direction, the upper and lower connecting conductors are formed. The alignment margin of the portions 19C and 20C can be increased in the X direction. Accordingly, the positioning margin of the upper and lower connection conductors 19C and 20C can be increased in the X direction without increasing the wiring pitch P of the third layer wiring 11L in the Y direction. And high integration can be realized. In addition, the wiring length in the longitudinal direction of the wiring is equal to or longer than the wiring width, and by setting the wiring width to about twice or less the wiring width, the alignment margin can be increased without using a dock bone, and the embedding margin can be increased. There is no need to increase the wiring pitch, and high integration can be achieved.

また、図４３に示すように、接続用導体部２１Ｃの平面形状を、配線の長手方向およびその方向に対して交差する方向（配線幅方向、すなわち、Ｙ方向）に長くなるような形状としても良い。ただし、この場合も配線の長手方向（Ｘ方向）がＹ方向の配線幅よりも大きくなるように構成する。この場合、上下の接続用導体部１９Ｃ，２０Ｃの位置合わせ余裕を配線の長手方向および幅方向の双方で大きくすることができる。このため、接続用導体部２０Ｃを埋め込む接続孔８ｆの形成時の位置合わせ精度を緩和することができるので、接続孔８ｆを容易に形成することが可能となる。また、接続孔８ｆの平面位置が設計値よりも多少ずれたとしても接続用導体部２０Ｃと接続用導体部２１Ｃとを良好に接続することが可能となる。   Further, as shown in FIG. 43, the planar shape of the connection conductor 21C may be such that it becomes longer in the longitudinal direction of the wiring and in a direction intersecting the wiring direction (the wiring width direction, ie, the Y direction). good. However, also in this case, the configuration is such that the longitudinal direction (X direction) of the wiring is larger than the wiring width in the Y direction. In this case, the alignment margin of the upper and lower connection conductors 19C and 20C can be increased in both the longitudinal direction and the width direction of the wiring. For this reason, since the positioning accuracy at the time of forming the connection hole 8f for embedding the connection conductor portion 20C can be eased, the connection hole 8f can be easily formed. Further, even if the plane position of the connection hole 8f is slightly shifted from the design value, the connection conductor 20C and the connection conductor 21C can be connected well.

また、図４４および図４５に示すように、前記実施の形態１で説明した構造としても良い。すなわち、接続用導体部１９Ｃの上部が接続用導体部２１Ｃ中に突出した構造である。この場合は、前記実施の形態１等で説明したのと同じ方法で形成する。すなわち、層間絶縁膜４ｃに形成された接続孔８ｈ（図３６参照）内に接続用導体部１９Ｃを埋め込み形成した後、接続用溝５ｇ（図３６参照）を形成し、その後、導体膜を堆積し、さらにＣＭＰ処理を施して、その接続用溝５ｇ内に接続用導体部２１Ｃを形成する。   Further, as shown in FIGS. 44 and 45, the structure described in the first embodiment may be adopted. That is, the connection conductor portion 19C has a structure in which an upper portion protrudes into the connection conductor portion 21C. In this case, it is formed by the same method as described in the first embodiment and the like. That is, after the connection conductor 19C is buried in the connection hole 8h (see FIG. 36) formed in the interlayer insulating film 4c, the connection groove 5g (see FIG. 36) is formed, and then the conductor film is deposited. Then, a CMP process is further performed to form the connection conductor 21C in the connection groove 5g.

第４層配線１３Ｌは、前記実施の形態１と同様に通常の配線構造となっている。第４層配線１３Ｌは、接続孔８ｆ内の接続用導体部２０Ｃを通じて第３層配線１１Ｌまたは接続用導体部２１と電気的に接続されている。接続用導体部２０Ｃは、例えば選択ＣＶＤ法で形成されたタングステンまたはタングステン合金等からなる。   The fourth layer wiring 13L has a normal wiring structure as in the first embodiment. The fourth layer wiring 13L is electrically connected to the third layer wiring 11L or the connecting conductor 21 through the connecting conductor 20C in the connection hole 8f. The connection conductor 20C is made of, for example, tungsten or a tungsten alloy formed by a selective CVD method.

すなわち、本実施の形態５においては、Ａｌ系材料からなる第４層配線１３Ｌと、Ｃｕ系材料からなる第３層配線１１Ｌまたは接続用導体部２１Ｃとを直接接触させず、タングステン系材料からなる接続用導体部２０Ｃを介して電気的に接続する構造となっている。これにより、ＡｌとＣｕとが直接接触するのを防ぎ、その接触部に比抵抗の高い合金層が形成されてしまうのを防止することが可能な構造になっている。   That is, in the fifth embodiment, the fourth-layer wiring 13L made of an Al-based material does not directly contact the third-layer wiring 11L or the connecting conductor 21C made of a Cu-based material, but is made of a tungsten-based material. It is structured to be electrically connected via the connecting conductor 20C. Thus, the structure is such that it is possible to prevent direct contact between Al and Cu and prevent an alloy layer having a high specific resistance from being formed at the contact portion.

ただし、このような合金層が形成されるのを防止する構造としては、図３６に示した構造に限定されず種々変更可能であり、図４６〜図５４に示す構造としても良い。すなわち、図４６は、第４層配線１３Ｌが、薄い導体膜１３Ｌ1 とその上層に積み重ねられた厚い導体膜１３Ｌ2 とで構成される構造である。薄い導体膜１３Ｌ1 は、第４層配線１３Ｌと層間絶縁膜４ｄとの密着性を向上させる機能や厚い導体膜１３Ｌ2 の構成原子の拡散を抑制するバリア機能を持つ材料からなり、例えばタングステン（Ｗ）、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。また、厚い導体膜１３Ｌ2 は、例えばＡｌまたはＡｌ合金等からなる。   However, the structure for preventing the formation of such an alloy layer is not limited to the structure shown in FIG. 36, and various changes can be made, and the structures shown in FIGS. 46 to 54 may be used. That is, FIG. 46 shows a structure in which the fourth-layer wiring 13L is composed of a thin conductor film 13L1 and a thick conductor film 13L2 stacked thereover. The thin conductor film 13L1 is made of a material having a function of improving the adhesion between the fourth-layer wiring 13L and the interlayer insulating film 4d and a barrier function of suppressing diffusion of constituent atoms of the thick conductor film 13L2, for example, tungsten (W). , TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. The thick conductor film 13L2 is made of, for example, Al or an Al alloy.

図４７の構造においては、接続孔８ｆから露出する第３層配線１１Ｌの露出面上に、例えば選択ＣＶＤ法等で形成されたタングステンまたはタングステン合金等からなる接続用導体部２０Ｃ1 が設けられ、かつ、接続孔８ｆ内において接続用導体部２０Ｃ1 上に、例えばＡｌまたはＡｌ合金等からなる接続用導体部２０Ｃ2 が設けられている。第３層配線１３Ｌは、この接続用導体部２０Ｃ（２０Ｃ2,２０Ｃ1 ）を通じて第３層配線１１Ｌと電気的に接続されている。なお、第３層配線１３Ｌと接続用導体部２０Ｃとは同時に形成しても良い。すなわち、この構造においては、Ａｌ系材料からなる第４層配線１３Ｌおよび接続用導体部２０Ｃ2 と、Ｃｕ系材料からなる第３層配線１１Ｌとの接触部はタングステン等からなる接続用導体部２０Ｃ1 を設けた構造となっている。これにより、その接触部に比抵抗の高い合金層が形成されるのを防ぐことができる。また、接続用導体部２０Ｃの大部分を構成する接続用導体部２０Ｃ2 を低抵抗なＡｌ系材料で構成したことにより、当該接続用導体部の全てをタングステン等で構成した図３６の構造に比べての接続用導体部２０Ｃの抵抗を下げることが可能となっている。   In the structure of FIG. 47, a connection conductor portion 20C1 made of, for example, tungsten or a tungsten alloy formed by a selective CVD method or the like is provided on the exposed surface of the third layer wiring 11L exposed from the connection hole 8f, and In the connection hole 8f, a connection conductor 20C2 made of, for example, Al or an Al alloy is provided on the connection conductor 20C1. The third layer wiring 13L is electrically connected to the third layer wiring 11L through the connecting conductor 20C (20C2, 20C1). The third-layer wiring 13L and the connection conductor 20C may be formed simultaneously. That is, in this structure, the contact portion between the fourth-layer wiring 13L and the connecting conductor 20C2 made of an Al-based material and the third-layer wiring 11L made of a Cu-based material is connected to the connecting conductor 20C1 made of tungsten or the like. It has a structure provided. This can prevent an alloy layer having a high specific resistance from being formed at the contact portion. Also, since the connecting conductor 20C2, which constitutes the majority of the connecting conductor 20C, is made of a low-resistance Al-based material, compared to the structure of FIG. 36 in which all of the connecting conductors are made of tungsten or the like. It is possible to reduce the resistance of all the connecting conductors 20C.

図４８の構造においては、第２層配線１１Ｌの上部にキャップ導体膜１１Ｌ3 を設けられている。キャップ導体膜１１Ｌ3 は、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。また、厚い導体膜１３Ｌ2 は、例えばＡｌまたはＡｌ合金等からなる。そして、接続孔８ｆ内には第４層配線１３Ｌと一体的に形成されたＡｌまたはＡｌ合金等からなる導体膜が埋め込まれている。この場合の場合も、Ａｌ系材料からなる第４層配線１３Ｌと、Ｃｕ系材料からなる第３層配線１１Ｌとの接触部にタングステン等からなる薄い導体膜１１Ｌ3 が設けられるので、その接触部に比抵抗の高い合金層が形成されるのを防ぐことができ、かつ、接続孔８ｆ内は低抵抗なＡｌ系材料で埋め込まれるので、図３６の場合に比べて層間接続部の抵抗を下げることが可能となっている。   In the structure of FIG. 48, a cap conductor film 11L3 is provided above the second layer wiring 11L. The cap conductor film 11L3 is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN or TaSiN. The thick conductor film 13L2 is made of, for example, Al or an Al alloy. In the connection hole 8f, a conductor film made of Al or an Al alloy or the like formed integrally with the fourth layer wiring 13L is embedded. Also in this case, a thin conductor film 11L3 made of tungsten or the like is provided at a contact portion between the fourth layer wiring 13L made of an Al-based material and the third layer wiring 11L made of a Cu-based material. Since the formation of an alloy layer having a high specific resistance can be prevented and the inside of the connection hole 8f is filled with a low-resistance Al-based material, the resistance of the interlayer connection portion can be reduced as compared with the case of FIG. Is possible.

図４９の構造においては、接続孔８ｆが薄い導体膜１３Ｌ1 で埋め込まれている。この場合の薄い導体膜１３Ｌ1 の構成材料は、上記した材料と同じであり、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。厚い導体膜１３Ｌ2 は、例えばＡｌまたはＡｌ合金からなる。   In the structure of FIG. 49, the connection hole 8f is filled with a thin conductor film 13L1. In this case, the constituent material of the thin conductive film 13L1 is the same as the above-mentioned material, and is made of, for example, tungsten, TiN, Ti, Ta, WN, WSiN, TiSiN, TaN, or TaSiN. The thick conductor film 13L2 is made of, for example, Al or an Al alloy.

図５０の構造では、図４９の構造において、薄い導体膜１３Ｌ1 上に厚い導体膜１３Ｌ2a, １３Ｌ2bが下層から順に積み重ねられている。下層側の厚い導体膜１３Ｌ2aは、例えばタングステンまたはタングステン合金からなり、例えばＣＶＤ法またはスパッタリング法等で形成されている。上層側の厚い導体膜１３Ｌ2bは、例えばＡｌまたはＡｌ合金からなり、例えばＣＶＤ法またはスパッタリング法で形成されている。   In the structure of FIG. 50, in the structure of FIG. 49, thick conductor films 13L2a and 13L2b are stacked on the thin conductor film 13L1 in order from the bottom. The lower thick conductive film 13L2a is made of, for example, tungsten or a tungsten alloy, and is formed by, for example, a CVD method or a sputtering method. The upper thick conductive film 13L2b is made of, for example, Al or an Al alloy, and is formed by, for example, a CVD method or a sputtering method.

図５１の構造では、Ａｌ系からなる第４層配線１３Ｌ，ＢＰと、Ｃｕ系からなる第３層配線１１Ｌとを接続する接続用導体部１４Ｃを、例えばスパッタリング法で形成したタングステン（Ｗ）、ＴｉＮ等のバリアメタル（薄い導体膜）１４Ｃ1 と、例えばＣＶＤで形成したタングステン（Ｗ）等のプラグ（厚い導体膜）１４Ｃ2 とで構成している。この構造により、コンタクト抵抗を低減することができる。   In the structure of FIG. 51, the connection conductor 14C for connecting the fourth layer wirings 13L and BP made of Al and the third layer wiring 11L made of Cu is made of tungsten (W) formed by, for example, a sputtering method. It is composed of a barrier metal (thin conductor film) 14C1 such as TiN and a plug (thick conductor film) 14C2 such as tungsten (W) formed by CVD. With this structure, the contact resistance can be reduced.

この構造は、例えばスパッタリング法によりバリアメタルを堆積した後、例えばＣＶＤ法でタングステン（Ｗ）を接続孔８ｆに埋め込むように堆積し、その後、ＣＭＰまたはエッチバックにより、バリアメタル１４Ｃ1 、プラグ１４Ｃ2 を接続孔８ｆ内のみに形成することができる。また、接続用導体部１４Ｃを、例えばＣＶＤ法でＴｉＮを埋め込んだプラグ１４Ｃ2 のみで構成しても良い。   In this structure, after a barrier metal is deposited by, for example, a sputtering method, tungsten (W) is deposited by, for example, a CVD method so as to be embedded in the connection hole 8f, and then the barrier metal 14C1 and the plug 14C2 are connected by CMP or etchback. It can be formed only in the hole 8f. Further, the connection conductor 14C may be constituted only by the plug 14C2 in which TiN is embedded by, for example, the CVD method.

図５２の構造では、図５１の構造において、第４層配線１３Ｌ，ＢＰを、Ａｌ系からなる厚い導体膜１３Ｌ2 と、ＴｉＮやタングステン（Ｗ）等の高融点金属や金属化合物を成膜した薄い導体膜１３Ｌ1 とで構成する。これにより、信頼性をさらに向上できる。   In the structure of FIG. 52, in the structure of FIG. 51, the fourth-layer wirings 13L and BP are formed by forming a thick conductor film 13L2 made of Al and a thin film formed of a refractory metal or a metal compound such as TiN or tungsten (W). It is composed of the conductor film 13L1. Thereby, reliability can be further improved.

図５３の構造では、図５１の構造おいて、接続孔８ｆ内にバリアメタルおよびタングステン（Ｗ）を堆積した後、プラグ加工しないで、Ａｌ系材料を堆積することで、タングステン、ＴｉＮ等のバリアメタル（薄い導体膜）１３Ｌ1 と、タングステン（Ｗ）からなる厚い導体膜１３Ｌ2aと、Ａｌ系からなる厚い導体膜１３Ｌ2bとで第４層配線１３Ｌ，ＢＰを構成している。このように、プラグ加工することなしに残し、Ａｌ合金との積層配線とすることで、プラグ研磨工程の廃止による簡略化と積層構造による信頼性の向上とを図ることができる。   In the structure of FIG. 53, in the structure of FIG. 51, after depositing a barrier metal and tungsten (W) in the connection hole 8f, an Al-based material is deposited without plug processing to form a barrier such as tungsten or TiN. Fourth-layer wirings 13L and BP are constituted by a metal (thin conductor film) 13L1, a thick conductor film 13L2a made of tungsten (W), and a thick conductor film 13L2b made of Al. In this manner, by forming a laminated wiring with an Al alloy without plug processing, simplification by eliminating the plug polishing step and improvement in reliability by the laminated structure can be achieved.

図５４の構造では、図５３の構造において、バリアメタル（薄い導体膜）１３Ｌ1 を設けずに、例えばＣＶＤ法で形成されたＴｉＮ等からなる厚い導体膜１３Ｌ2aと、Ａｌ系からなる厚い導体膜１３Ｌ2bとで第４層配線１３Ｌ，ＢＰを構成している。例えばＣＶＤ法で形成されたＴｉＮ膜１３Ｌ2bは層間絶縁膜との接着性がタングステン（Ｗ）膜より良いので、バリアメタル１３Ｌ1 を設けなくても良く、製造工程を低減できる。図５３の構造と同様に、プラグ加工することなしに残し、Ａｌ合金との積層配線とすることで、プラグ研磨工程の廃止による簡略化と積層構造による信頼性の向上とを図ることができる。   In the structure of FIG. 54, in the structure of FIG. 53, a thick conductor film 13L2a made of, for example, TiN and a thick conductor film 13L2b made of Al are formed without providing a barrier metal (thin conductor film) 13L1. These constitute the fourth layer wirings 13L and BP. For example, since the TiN film 13L2b formed by the CVD method has better adhesion to the interlayer insulating film than the tungsten (W) film, the barrier metal 13L1 does not need to be provided, and the number of manufacturing steps can be reduced. As in the structure shown in FIG. 53, by leaving the plug wiring without using a plug, and forming a laminated wiring with an Al alloy, simplification by eliminating the plug polishing step and improvement in reliability by the laminated structure can be achieved.

図５１に示す接続用導体部１４Ｃの構造を接続用導体部１０Ｃ，１２Ｃ，１８Ｃ，１９Ｃ，２０Ｃに適用しても良い。図５５は、図３９〜図４２に示す接続用導体部１９Ｃ，２０Ｃに図５１に示す接続用導体部１４Ｃの構造を適用した構造を示す。薄い導体膜１９Ｃ1,２０Ｃ1 にバリアメタル１４Ｃ1 と同様に構成され、厚い導体膜１９Ｃ2,２０Ｃ2 はプラグ１４Ｃ2 と同様に構成される。   The structure of the connecting conductor 14C shown in FIG. 51 may be applied to the connecting conductors 10C, 12C, 18C, 19C, and 20C. FIG. 55 shows a structure in which the structure of the connection conductor 14C shown in FIG. 51 is applied to the connection conductors 19C and 20C shown in FIGS. The thin conductor films 19C1 and 20C1 have the same structure as the barrier metal 14C1, and the thick conductor films 19C2 and 20C2 have the same structure as the plug 14C2.

図５６は、図５５に示す第３層配線１１Ｌ，２１Ｃをデュアルダマシンで形成した構造を示す。この構造は、接続孔５ｇ, ８ｈを形成した後、スパッタリング法によりバリアメタルを堆積し、その後、例えばＣｕを、例えばスパッタリング法により薄く形成した後、さらに電解メッキ法を用いて接続孔５ｇ, ８ｈに埋め込むように形成する。その後、ＣＭＰ法等により、バリアメタルからなる薄い導体膜２１Ｃ１と、Ｃｕからなる厚い導体膜２１Ｃ２とで構成される第３層配線１１Ｌ，２１Ｃが形成される。第３層配線２１Ｃを少なくとも配線の長手方向に沿って接続孔８ｈよりも平面的に長く形成することにより、接続孔５ｇ，８ｈを同時に、例えばＣｕで埋め込む際の実効的なアスペクト比を低下させることができ、例えばＣｕの埋め込みの容易化を図ることが可能となる。   FIG. 56 shows a structure in which the third layer wirings 11L and 21C shown in FIG. 55 are formed by dual damascene. In this structure, after forming connection holes 5g and 8h, a barrier metal is deposited by a sputtering method, and then, for example, Cu is formed thinly by a sputtering method, for example, and then connection holes 5g and 8h are formed by an electrolytic plating method. It is formed so as to be embedded in. After that, the third layer wirings 11L and 21C composed of the thin conductor film 21C1 made of the barrier metal and the thick conductor film 21C2 made of Cu are formed by the CMP method or the like. By forming the third layer wiring 21C to be longer than the connection hole 8h in a plane at least along the longitudinal direction of the wiring, the effective aspect ratio when the connection holes 5g and 8h are simultaneously buried with, for example, Cu is reduced. For example, Cu can be easily embedded.

図５７および図５８は、図３９〜図４１に示す接続用導体部２１Ｃを長手方向（Ｘ方向）にずらした変形例を示す。図５７は、第２層配線９Ｌ〜第４層配線１３Ｌの一部を示す要部平面図であり、図５８は、図５７のＣ−Ｃ線に沿った要部断面図である。これにより、隣接する第２層配線９ＬのピッチＰ1 の位置に第２層配線９Ｌを形成しても、接続用導体部２１Ｃを設けることができる。   FIGS. 57 and 58 show modifications in which the connecting conductor 21C shown in FIGS. 39 to 41 is shifted in the longitudinal direction (X direction). FIG. 57 is a plan view of a main part showing a part of the second-layer wiring 9L to the fourth-layer wiring 13L, and FIG. 58 is a cross-sectional view of the main part along line CC in FIG. 57. Thus, even if the second layer wiring 9L is formed at the position of the pitch P1 of the adjacent second layer wiring 9L, the connecting conductor 21C can be provided.

図５９は、図３９〜図４１に示す接続用導体部２１Ｃを、接続孔８ｆが配置される場所のみ、長手方向（Ｘ方向）に垂直な方向に、ピッチｐを変えない程度に太くした変形例を示す。図５９に示す接続用導体部２１Ｃを、図５７、図５８に示す接続用導体部２１Ｃに適用しても良い。   FIG. 59 shows a modification in which the connecting conductor 21C shown in FIGS. 39 to 41 is thickened only in a place where the connection hole 8f is arranged, in a direction perpendicular to the longitudinal direction (X direction) so as not to change the pitch p. Here is an example. The connection conductor 21C shown in FIG. 59 may be applied to the connection conductor 21C shown in FIGS. 57 and 58.

（実施の形態６）
図６０は本発明の他の実施の形態である半導体集積回路装置の要部断面図、図６１、図６２は図６０の半導体集積回路装置の製造工程中における要部断面図である。 (Embodiment 6)
FIG. 60 is a cross-sectional view of a main part of a semiconductor integrated circuit device according to another embodiment of the present invention, and FIGS. 61 and 62 are cross-sectional views of the main part during a manufacturing process of the semiconductor integrated circuit device of FIG.

まず、本実施の形態６の半導体集積回路装置の構造を図６０を用いて説明する。第１層配線６Ｌは、例えばタングステン（Ｗ）のような銅（Ｃｕ）系以外の導電材料で構成され、第２層配線９Ｌ、第３層配線１１Ｌは、前記実施の形態５と同様にＣｕ系の導電材料で構成される。   First, the structure of the semiconductor integrated circuit device according to the sixth embodiment will be described with reference to FIG. The first layer wiring 6L is made of a conductive material other than copper (Cu) such as, for example, tungsten (W), and the second layer wiring 9L and the third layer wiring 11L are made of Cu as in the fifth embodiment. It is composed of a system conductive material.

第１層配線６Ｌは、例えばＭＩＳ・ＦＥＴで構成された論理回路内を結線する配線や論理回路間を結線する配線に用いられ、第２層配線９Ｌ、第３層配線１１Ｌに比べて比較的短い配線長で構成される。   The first layer wiring 6L is used as a wiring for connecting the inside of a logic circuit constituted by, for example, a MIS • FET or a wiring for connecting between logic circuits, and is relatively compared with the second layer wiring 9L and the third layer wiring 11L. It is configured with a short wiring length.

第２層配線９Ｌ、第３層配線１１Ｌは、例えば論理回路間を結線する配線に用いられ、一方がＸ方向、他方がＹ方向に延在するように構成される。   The second layer wiring 9L and the third layer wiring 11L are used, for example, for wiring connecting logic circuits, and are configured so that one extends in the X direction and the other extends in the Y direction.

第１層配線６ＬをＷ膜で構成することにより、第１層配線６Ｌを微細パターンで形成でき、高集積化を図ることができ、しかもＥＭ耐性を高くすることができる。   By forming the first layer wiring 6L with a W film, the first layer wiring 6L can be formed in a fine pattern, high integration can be achieved, and EM resistance can be increased.

また、第１層配線６ＬにＣｕ系の導電材料を用いていないので、Ｃｕの半導体基板１への拡散を低減でき、信頼性を向上できる。   Further, since a Cu-based conductive material is not used for the first layer wiring 6L, diffusion of Cu into the semiconductor substrate 1 can be reduced, and reliability can be improved.

第２層配線９Ｌ、第３層配線１１ＬをＣｕ系の導電材料で構成することで、配線の比抵抗が低減され、高速動作が可能となる。   When the second-layer wiring 9L and the third-layer wiring 11L are made of a Cu-based conductive material, the specific resistance of the wiring is reduced, and high-speed operation becomes possible.

接続用導体部７Ｃ，１８Ｃ，１９Ｃ，２０Ｃ，２１Ｃは、それぞれ図５１に示す接続用導体部１４Ｃと同様に、例えばスパッタリング法で形成したＷ等からなるバリアメタル（薄い導体膜）１４Ｃ1 と、Ｗ等からなるプラグ（厚い導体膜）１４Ｃ2 とで構成される。   Each of the connection conductors 7C, 18C, 19C, 20C, and 21C has a barrier metal (thin conductor film) 14C1 made of, for example, W formed by a sputtering method and a W, similarly to the connection conductor 14C shown in FIG. And the like (thick conductor film) 14C2.

第４層配線１３Ｌ、第５層配線１０２は、例えばアルミニウム（Ａｌ）系の導電材料で構成される。   The fourth layer wiring 13L and the fifth layer wiring 102 are made of, for example, an aluminum (Al) -based conductive material.

第４層配線１３Ｌは、Ｗ，ＴｉＮ等のバリアメタル（薄い導体膜）１３Ｌ1,１３Ｌ3 で、ＡｌまたはＡｌ合金からなる厚い導体膜１３Ｌ2 を挟んだ積層構造で構成される。   The fourth-layer wiring 13L has a laminated structure in which barrier metals (thin conductor films) 13L1 and 13L3 such as W and TiN sandwich a thick conductor film 13L2 made of Al or an Al alloy.

Ａｌ系の導電材料で構成される第４層配線１３Ｌと、Ｃｕ系の導電材料で構成される第３層配線１１Ｌとを、Ｗからなる接続用導体部２０Ｃを介して電気的に接続することにより、ＡｌとＣｕとにより接触部に比抵抗の高い合金層が形成されるのを防止することが可能となる。なお、第４層配線１３Ｌは、図４６〜図５４に示す配線構造で構成しても良い。   Electrically connecting the fourth-layer wiring 13L made of an Al-based conductive material and the third-layer wiring 11L made of a Cu-based conductive material via a connecting conductor portion 20C made of W. Thereby, it is possible to prevent the formation of an alloy layer having a high specific resistance at the contact portion by Al and Cu. The fourth-layer wiring 13L may have a wiring structure shown in FIGS.

また、第５層配線１０２は、接続用導体部を介さずに第４層配線１３Ｌに電気的に接続されるが、これに限らず、第４層配線１３Ｌと第３層配線１１Ｌとの間の接続と同じように、接続用導体部２０Ｃと同じ構造の接続用導体部を介して、第５層配線１０２と第４層配線１３Ｌとを電気的に接続しても良い。   The fifth-layer wiring 102 is electrically connected to the fourth-layer wiring 13L without passing through the connecting conductor, but is not limited thereto, and may be connected between the fourth-layer wiring 13L and the third-layer wiring 11L. Similarly, the fifth-layer wiring 102 and the fourth-layer wiring 13L may be electrically connected via a connecting conductor having the same structure as the connecting conductor 20C.

また、第５層配線１０２を第４層配線１３Ｌと同様に積層構造で構成しても良い。   Further, the fifth layer wiring 102 may have a laminated structure similarly to the fourth layer wiring 13L.

第５層配線１０２上に、例えばシリコン酸化膜からなる絶縁膜１０４が形成され、絶縁膜１０４に形成された開口部に下部電極１０６が形成される。第５層配線１０２は下部電極１０６を介して半田バンプからなるバンプ電極１０８に電気的に接続され、下部電極１０６は、例えばバリアメタルで構成される。   An insulating film 104 made of, for example, a silicon oxide film is formed on the fifth layer wiring 102, and a lower electrode 106 is formed in an opening formed in the insulating film 104. The fifth layer wiring 102 is electrically connected to a bump electrode 108 made of a solder bump via a lower electrode 106, and the lower electrode 106 is made of, for example, a barrier metal.

以下、図６１、図６２を用いて第１層配線６Ｌ、接続用導体部７Ｃの形成方法を簡単に説明する。   Hereinafter, a method of forming the first layer wiring 6L and the connecting conductor 7C will be briefly described with reference to FIGS.

図８と同様に層間絶縁膜４ａに接続孔８ａを形成した後、図６１に示すように、Ｗ等からなる薄い導体膜７Ｃ1 をスパッタリング法等により堆積し、次に、例えばＣＶＤ法でＷ等からなる厚い導体膜７Ｃ2 を接続孔８ａに埋め込むように堆積する。   After forming a connection hole 8a in the interlayer insulating film 4a in the same manner as in FIG. 8, a thin conductor film 7C1 made of W or the like is deposited by a sputtering method or the like as shown in FIG. A thick conductor film 7C2 made of is deposited so as to be embedded in the connection hole 8a.

次に、図６２に示すように、この堆積膜を、例えばＣＭＰ法により研磨して、接続孔８ａ内にＷ等からなる薄い導体膜７Ｃ1 と、Ｗ等からなる厚い導体膜７Ｃ2 とを埋め込む。   Next, as shown in FIG. 62, the deposited film is polished by, for example, a CMP method to bury a thin conductive film 7C1 made of W or the like and a thick conductive film 7C2 made of W or the like in the connection hole 8a.

例えばＰＶＤ（Physical Vapor Deposition ）法でＷ膜を堆積した後、エッチングによりパターニングして第１層配線６Ｌを形成する。なお、ここでは第１層配線６ＬをＰＶＤ法によるＷ膜で形成したが、ＰＶＤ法によるＷ膜の上に、ＣＶＤ法等によるＷ膜を形成した積層構造など、種々変更が可能である。   For example, after depositing a W film by PVD (Physical Vapor Deposition), the first layer wiring 6L is formed by patterning by etching. Here, the first-layer wiring 6L is formed of a W film formed by the PVD method, but various modifications such as a laminated structure in which a W film formed by the CVD method or the like is formed on the W film formed by the PVD method are possible.

次に、例えばＣＶＤ法でシリコン酸化膜を堆積した後、シリコン酸化膜をＣＭＰ法により研磨して、表面が平坦化された層間絶縁膜４ｂを形成する。   Next, after depositing a silicon oxide film by, for example, a CVD method, the silicon oxide film is polished by a CMP method to form an interlayer insulating film 4b having a planarized surface.

以降の工程は、前述までの実施Ｎ形態１〜５と同様に形成される。   Subsequent steps are formed in the same manner as in the first to fifth embodiments described above.

本実施の形態６の半導体集積回路装置はバンプ電極１０８を用いているが、図６３に示すように、第５層配線１０２で構成されるボンディングパッドにボンディングワイヤ１１０を電気的に接続しても良い。   Although the semiconductor integrated circuit device of the sixth embodiment uses the bump electrode 108, as shown in FIG. 63, even if the bonding wire 110 is electrically connected to the bonding pad formed by the fifth layer wiring 102. good.

また、本実施の形態６の半導体集積回路装置は、５層の配線層で構成しているが、７層の配線層で構成し、第２層配線〜第５層配線をＣｕ系の導電材料で構成し、第６層配線〜第７層配線をＡｌ系の導電材料で構成しても良い。この場合、第２層配線と第４層配線とは同じ方向に延在するように構成し、第３層配線と第５層配線とは同じ方向に延在するように構成して、論理回路間を接続する配線として使用される。さらに、本実施の形態６では、接続用導体部１９Ｃと接続用導体部２０Ｃとが接続される部分に位置する第３層配線層中に、少なくても配線の長手方向に沿って接続用導体部１９Ｃ，２０Ｃよりも平面的に長く形成された接続用導体部２１Ｃを設けているが、接続用導体部２１Ｃに相当する構造を、第２、３、４、５層に設けても良い。   Although the semiconductor integrated circuit device according to the sixth embodiment is composed of five wiring layers, it is composed of seven wiring layers, and the second to fifth wiring layers are made of a Cu-based conductive material. And the sixth to seventh layer wirings may be made of an Al-based conductive material. In this case, the second layer wiring and the fourth layer wiring are configured to extend in the same direction, and the third layer wiring and the fifth layer wiring are configured to extend in the same direction. Used as wiring to connect between. Further, in the sixth embodiment, at least the connection conductor is provided along the longitudinal direction of the wiring at least in the third wiring layer located at the portion where the connection conductor portion 19C and the connection conductor portion 20C are connected. Although the connecting conductor 21C is formed so as to be longer than the portions 19C and 20C in plan view, a structure corresponding to the connecting conductor 21C may be provided in the second, third, fourth, and fifth layers.

図６４に、本実施の形態１〜６に示す半導体集積回路装置の平面レイアウトを示す。ゲートアレイ２００が繰り返されて配置され、各ゲートアレイ２００には、例えばＭＩＳ・ＦＥＴ、バイポーラトランジスタ、抵抗等の集積回路素子が組み合わされて配置される。   FIG. 64 shows a planar layout of the semiconductor integrated circuit device shown in the first to sixth embodiments. The gate arrays 200 are repeatedly arranged, and each of the gate arrays 200 is arranged in combination with integrated circuit elements such as MIS-FETs, bipolar transistors, and resistors.

第１層配線〜第５層配線の配線パターンを変えることにより、種々の論理回路が構成され、所定の論理を有する半導体集積回路装置が形成される。   By changing the wiring patterns of the first layer wiring to the fifth layer wiring, various logic circuits are formed, and a semiconductor integrated circuit device having a predetermined logic is formed.

図６５に、ゲートアレイ２００とメモリとしてＲＡＭ４００とを有する半導体集積回路装置を示す。   FIG. 65 shows a semiconductor integrated circuit device having a gate array 200 and a RAM 400 as a memory.

また、図６６に示すように、様々な機能を持つユニット４００，５００，６００，７００をＬＳＩの性能に応じて自由に配置しても良い。   Further, as shown in FIG. 66, units 400, 500, 600, and 700 having various functions may be freely arranged according to the performance of the LSI.

このように、本実施の形態５，６によれば、前記実施の形態１で得られた(8) 〜(10)の効果の他に、以下の効果を得ることが可能となる。   As described above, according to the fifth and sixth embodiments, the following effects can be obtained in addition to the effects (8) to (10) obtained in the first embodiment.

(1).微細な接続孔８ａ〜８ｆ内にＣＶＤ法等を用いて導体膜を充填した後に、接続孔８ａ〜８ｆよりも平面寸法の大きな配線用溝５ａ〜５ｆ内に導体膜を充填することで埋め込み構造の第１層配線６Ｌ、第２層配線９Ｌおよび第３層配線１１Ｌを形成したことにより、配線用溝５ａ〜５ｆおよびそれよりも微細な接続孔８ａ〜８ｆの両方に導体膜を良好に埋め込むことが可能となる。また、微細な接続孔８ａ〜８ｆと、その上に位置する配線用溝５ａ〜５ｆ内に、同時にＣＶＤ法やメッキ法等を用いて導体膜を充填する際に、配線用溝５ａ〜５ｆを接続孔８ａ〜８ｆよりも平面寸法を大きくすることにより、導体膜を良好に埋め込むことが可能となる。   (1) After the conductive film is filled in the fine connection holes 8a to 8f by using the CVD method or the like, the conductive film is filled in the wiring grooves 5a to 5f having a larger plane dimension than the connection holes 8a to 8f. By forming the first layer wiring 6L, the second layer wiring 9L, and the third layer wiring 11L having the buried structure, the conductive film is formed in both the wiring grooves 5a to 5f and the connection holes 8a to 8f finer than that. Can be satisfactorily embedded. When the conductive films are simultaneously filled into the fine connection holes 8a to 8f and the wiring grooves 5a to 5f located thereon by using the CVD method or the plating method, the wiring grooves 5a to 5f are formed. By making the plane dimensions larger than the connection holes 8a to 8f, it becomes possible to satisfactorily embed the conductor film.

(2).上記(1) により、配線層間の接続上の信頼性を向上させることが可能となる。したがって、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。   (2) According to the above (1), it is possible to improve the reliability of connection between wiring layers. Therefore, the yield and reliability of the semiconductor integrated circuit device can be improved.

(3).上記(1) により、埋め込み配線の微細化を推進することが可能となる。したがって、半導体集積回路装置の小形化あるいは高集積化を推進することが可能となる。   (3) According to the above (1), miniaturization of embedded wiring can be promoted. Therefore, miniaturization or high integration of the semiconductor integrated circuit device can be promoted.

(4).上記(1) により、難しい技術を採用することなく、配線用溝５ａ〜５ｆおよび接続孔８ａ〜８ｆに導体膜を良好に埋め込むことが可能となる。   (4) According to the above (1), the conductor film can be satisfactorily embedded in the wiring grooves 5a to 5f and the connection holes 8a to 8f without employing a difficult technique.

(5).上記(1) により、埋め込み配線材料としてＣｕまたはＣｕ合金等を用いた場合でもその埋め込みの状態を良好にすることが可能となる。   (5) According to the above (1), even when Cu or Cu alloy or the like is used as the buried wiring material, the buried state can be improved.

(6).半導体基板１と直接接触する第１層配線６Ｌはタングステン系の導体材料で構成することにより、接続孔８ａ内への導体膜の埋め込み状態を良好に保ちつつ、Ｃｕ原子の半導体基板１側への拡散現象に起因する素子不良を回避することが可能となる。さらに、第１層配線６Ｌをタングステン系の導体材料で構成することにより、配線抵抗の低減とエレクトロマイグレーション（以下、ＥＭともいう）耐性の向上が可能となる。   (6). The first layer wiring 6L which is in direct contact with the semiconductor substrate 1 is made of a tungsten-based conductive material, so that the conductive film can be buried in the connection hole 8a in a good condition while the Cu atomic semiconductor substrate is kept. It is possible to avoid element failure due to the phenomenon of diffusion to one side. Further, by forming the first layer wiring 6L with a tungsten-based conductor material, it is possible to reduce wiring resistance and improve electromigration (hereinafter also referred to as EM) resistance.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

例えば半導体基板において接続用導体部との接触部に、例えばタングステンシリサイドまたはチタンシリサイド等のようなシリサイド層を設けても良い。   For example, a silicide layer such as tungsten silicide or titanium silicide may be provided at a contact portion of the semiconductor substrate with the connection conductor.

また、配線層は４層〜７層に限定されるものではなく種々変更可能であり、３層あるいは４層以上でも良い。   The number of wiring layers is not limited to four to seven, but may be variously changed, and may be three or four or more.

本発明は、半導体集積回路装置の製造業に適用できる。   The present invention is applicable to the manufacturing industry of semiconductor integrated circuit devices.

本発明の一実施の形態である半導体集積回路装置の要部断面図である。FIG. 1 is a sectional view of a main part of a semiconductor integrated circuit device according to an embodiment of the present invention; 図１の半導体集積回路装置の第１層配線を示す要部断面図である。FIG. 2 is a cross-sectional view of a main part showing a first layer wiring of the semiconductor integrated circuit device in FIG. 1. 図２の配線構造の変形例を示す断面図である。FIG. 13 is a cross-sectional view illustrating a modification of the wiring structure of FIG. 2. 図２の配線構造の変形例を示す断面図である。FIG. 13 is a cross-sectional view illustrating a modification of the wiring structure of FIG. 2. 図２の配線構造の変形例を示す断面図である。FIG. 4 is a cross-sectional view illustrating a modification of the wiring structure of FIG. 図１の半導体集積回路装置の第２層配線を示す要部断面図である。FIG. 2 is a cross-sectional view of a principal part showing a second layer wiring of the semiconductor integrated circuit device in FIG. 1. 図１の半導体集積回路装置の配線層間接続の変形例を示す半導体集積回路装置の要部断面図である。FIG. 5 is a cross-sectional view of a principal part of the semiconductor integrated circuit device, showing a modification of the connection between wiring layers of the semiconductor integrated circuit device of FIG. 図１の半導体集積回路装置の製造工程中における要部断面図である。FIG. 2 is an essential part cross sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step; 図１の半導体集積回路装置の製造工程中における要部断面図である。FIG. 2 is an essential part cross sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step; 図１の半導体集積回路装置の製造工程中における要部断面図である。FIG. 2 is an essential part cross sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step; 図１の半導体集積回路装置の製造工程中における要部断面図である。FIG. 2 is an essential part cross sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step; 図１の半導体集積回路装置の製造工程中における要部断面図である。FIG. 2 is an essential part cross sectional view of the semiconductor integrated circuit device of FIG. 1 during a manufacturing step; 図１の半導体集積回路装置の製造工程中における要部の一部破断斜視図である。FIG. 2 is a partially cutaway perspective view of a main part during a manufacturing process of the semiconductor integrated circuit device of FIG. 1. 図１の半導体集積回路装置の製造工程中における要部の一部破断斜視図である。FIG. 2 is a partially cutaway perspective view of a main part during a manufacturing process of the semiconductor integrated circuit device of FIG. 1. 図１の半導体集積回路装置の製造工程中における要部の一部破断斜視図である。FIG. 2 is a partially cutaway perspective view of a main part during a manufacturing process of the semiconductor integrated circuit device of FIG. 1. 図１の半導体集積回路装置の製造工程中における要部の一部破断斜視図である。FIG. 2 is a partially cutaway perspective view of a main part during a manufacturing process of the semiconductor integrated circuit device of FIG. 1. 図１の半導体集積回路装置の製造工程中における要部の一部破断斜視図である。FIG. 2 is a partially cutaway perspective view of a main part during a manufacturing process of the semiconductor integrated circuit device of FIG. 1. 図１の半導体集積回路装置の製造工程中における要部の一部破断斜視図である。FIG. 2 is a partially cutaway perspective view of a main part during a manufacturing process of the semiconductor integrated circuit device of FIG. 1. 本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。FIG. 32 is a cross-sectional view of a principal part in a manufacturing step of a semiconductor integrated circuit device according to another embodiment of the present invention; 図１９に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 20 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 19; 図１９に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 20 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 19; 図１９に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 20 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 19; 図１９に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 20 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 19; 本発明の他の実施の形態である半導体集積回路装置の要部断面図である。FIG. 14 is a cross-sectional view of a principal part of a semiconductor integrated circuit device according to another embodiment of the present invention. 本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。FIG. 32 is a cross-sectional view of a principal part in a manufacturing step of a semiconductor integrated circuit device according to another embodiment of the present invention; 図２５に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 26 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 25; 図２５に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 26 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 25; 図２５に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 26 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 25; 本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。FIG. 32 is a cross-sectional view of a principal part in a manufacturing step of a semiconductor integrated circuit device according to another embodiment of the present invention; 図２９に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 30 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 29; 図２９に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 30 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 29; 図２９に続く半導体集積回路装置の製造工程中における要部断面図である。FIG. 30 is an essential part cross sectional view of the semiconductor integrated circuit device during a manufacturing step following FIG. 29; 本発明の他の実施の形態である半導体集積回路装置の要部断面図である。FIG. 14 is a cross-sectional view of a principal part of a semiconductor integrated circuit device according to another embodiment of the present invention. 本発明の他の実施の形態である半導体集積回路装置の要部断面図である。FIG. 14 is a cross-sectional view of a principal part of a semiconductor integrated circuit device according to another embodiment of the present invention. 本発明の他の実施の形態である半導体集積回路装置の要部断面図である。FIG. 14 is a cross-sectional view of a principal part of a semiconductor integrated circuit device according to another embodiment of the present invention. 本発明の他の実施の形態である半導体集積回路装置の要部断面図である。FIG. 14 is a cross-sectional view of a principal part of a semiconductor integrated circuit device according to another embodiment of the present invention. 図３６の半導体集積回路装置の要部拡大断面図である。FIG. 37 is an enlarged sectional view of a main part of the semiconductor integrated circuit device of FIG. 36. 図３７に示した半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 38 is an enlarged sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device shown in FIG. 37. 図３７に示した半導体集積回路装置の要部平面図である。FIG. 38 is a plan view of relevant parts of the semiconductor integrated circuit device shown in FIG. 37. 図３９に示した半導体集積回路装置の要部拡大断面図である。FIG. 40 is an enlarged cross-sectional view of a main part of the semiconductor integrated circuit device shown in FIG. 39. 図３９に示した半導体集積回路装置の要部拡大断面図である。FIG. 40 is an enlarged cross-sectional view of a main part of the semiconductor integrated circuit device shown in FIG. 39. 図３９の半導体集積回路装置の要部を模式的に示した説明図である。FIG. 40 is an explanatory diagram schematically showing a main part of the semiconductor integrated circuit device in FIG. 39. 図４２の変形例を模式的に示した説明図である。FIG. 43 is an explanatory diagram schematically showing a modified example of FIG. 42. 図４２の変形例を模式的に示した説明図である。FIG. 43 is an explanatory diagram schematically showing a modified example of FIG. 42. 図４２の変形例を模式的に示した説明図である。FIG. 43 is an explanatory diagram schematically showing a modified example of FIG. 42. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図３６の半導体集積回路装置の要部の変形例を示す要部拡大断面図である。FIG. 37 is an enlarged cross-sectional view of a main part showing a modification of the main part of the semiconductor integrated circuit device of FIG. 36. 図４１の半導体集積回路装置の変形例を示す断面図である。FIG. 42 is a cross-sectional view showing a modification of the semiconductor integrated circuit device of FIG. 41. 図４１の半導体集積回路装置の変形例を示す断面図である。FIG. 42 is a cross-sectional view showing a modification of the semiconductor integrated circuit device of FIG. 41. 図３９の半導体集積回路装置の変形例を示す断面図である。FIG. 40 is a sectional view showing a modification of the semiconductor integrated circuit device of FIG. 39. 図５７に示した半導体集積回路装置の要部拡大断面図である。FIG. 58 is an enlarged cross-sectional view of a main part of the semiconductor integrated circuit device shown in FIG. 57. 図３９の半導体集積回路装置の変形例を示す平面図である。FIG. 40 is a plan view showing a modification of the semiconductor integrated circuit device of FIG. 39. 本発明の他の実施の形態である半導体集積回路装置の要部断面図である。FIG. 14 is a cross-sectional view of a principal part of a semiconductor integrated circuit device according to another embodiment of the present invention. 図６０の半導体集積回路装置の製造工程中における要部断面図である。FIG. 61 is an essential part cross sectional view of the semiconductor integrated circuit device of FIG. 60 during a manufacturing step; 図６０の半導体集積回路装置の製造工程中における要部断面図である。FIG. 61 is an essential part cross sectional view of the semiconductor integrated circuit device of FIG. 60 during a manufacturing step; 図６０の半導体集積回路装置の変形例を示す要部断面図である。FIG. 61 is an essential part cross sectional view showing a modification of the semiconductor integrated circuit device of FIG. 60. 本発明の他の実施の形態である半導体集積回路装置のレイアウトを示す平面図である。FIG. 15 is a plan view showing a layout of a semiconductor integrated circuit device according to another embodiment of the present invention. 図６４の半導体集積回路装置の変形例のレイアウトを示す平面図である。FIG. 65 is a plan view showing a layout of a modification of the semiconductor integrated circuit device of FIG. 64. 図６４の半導体集積回路装置の変形例のレイアウトを示す平面図である。FIG. 65 is a plan view showing a layout of a modification of the semiconductor integrated circuit device of FIG. 64.

符号の説明Explanation of reference numerals

１ 半導体基板
２ 素子分離部
２ａ 分離用溝
２ｂ 分離用絶縁膜
３ｎ ｎチャネル形のＭＯＳ・ＦＥＴ
３ｎｄ 半導体領域
３ｎｉ ゲート絶縁膜
３ｎｇ ゲート電極
３ｐ ｐチャネル形のＭＯＳ・ＦＥＴ
３ｐｄ 半導体領域
３ｐｉ ゲート絶縁膜
３ｐｇ ゲート電極
４ａ〜４ｄ 層間絶縁膜
５ａ〜５ｆ 配線用溝
５ｇ 接続用溝
６Ｌ 第１層配線
６Ｌ1 薄い導体膜
６Ｌ2 厚い導体膜
７Ｃ 接続用導体部
７Ｃ1 薄い導体膜
７Ｃ2 厚い導体膜
８ａ〜８ｆ 接続孔
９Ｌ 第２層配線
９Ｌ1 薄い導体膜
９Ｌ2 厚い導体膜
１０Ｃ 接続用導体部
１０Ｃ1 薄い導体膜
１０Ｃ2 厚い導体膜
１１Ｌ 第３層配線
１１Ｌ1 薄い導体膜
１１Ｌ2 厚い導体膜
１２Ｃ 接続用導体部
１２Ｃ1 薄い導体膜
１２Ｃ2 厚い導体膜
１３Ｌ 第４層配線
１３Ｌ1 薄い導体膜
１３Ｌ2 厚い導体膜
１４Ｃ 接続用導体
１４Ｃ1 薄い導体膜
１４Ｃ2 厚い導体膜
１５ 表面保護膜
１５ａ 保護膜
１５ｂ 保護膜
１６ 開口部
１７ａ〜１７ｃ フォトレジストパターン
１８Ｃ 接続用導体部
１９Ｃ 接続用導体部
１９Ｃ1 薄い導体膜
１９Ｃ2 厚い導体膜
２０Ｃ 接続用導体部
２０Ｃ1 薄い導体膜
２０Ｃ2 厚い導体膜
２１Ｃ 接続用導体部（中継用の接続用導体部）
２１Ｃ1 薄い導体膜
２１Ｃ2 厚い導体膜
１０２ 第５層配線
１０８ バンプ電極
１１０ ボンディングワイヤ
２００ ゲートアレイ DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Element isolation part 2a Isolation groove 2b Isolation insulating film 3n N-channel type MOS • FET
3nd semiconductor region 3ni gate insulating film 3ng gate electrode 3p p-channel MOS / FET
3pd semiconductor region 3pi gate insulating film 3pg gate electrode 4a-4d interlayer insulating film 5a-5f wiring groove 5g connecting groove 6L first layer wiring 6L1 thin conductor film 6L2 thick conductor film 7C connection conductor portion 7C1 thin conductor film 7C2 thick Conductor films 8a to 8f Connection holes 9L Second layer wiring 9L1 Thin conductor film 9L2 Thick conductor film 10C Connection conductor portion 10C1 Thin conductor film 10C2 Thick conductor film 11L Third layer interconnection 11L1 Thin conductor film 11L2 Thick conductor film 12C Connection conductor Portion 12C1 Thin conductor film 12C2 Thick conductor film 13L Fourth layer wiring 13L1 Thin conductor film 13L2 Thick conductor film 14C Connection conductor 14C1 Thin conductor film 14C2 Thick conductor film 15 Surface protective film 15a Protective film 15b Protective film 16 Openings 17a to 17c Photoresist pattern 18C Connection conductor 19C Connection conductor 19C1 Thin conductor film 19 2 thick conductive film 20C connecting conductor part 20C1 thin conductive film 20C2 thick conductive film 21C connecting conductor part (connecting conductor part of the relay)
21C1 Thin conductive film 21C2 Thick conductive film 102 Fifth layer wiring 108 Bump electrode 110 Bonding wire 200 Gate array

Claims (20)

半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜に埋め込まれ、銅の拡散を抑制する第１導電体膜と前記第１導電体膜上に形成された銅を主成分とする第２導電体膜からなる第１配線と、
前記第１配線上に形成され前記第１配線の銅の拡散を抑制する第２絶縁膜と、
前記第２絶縁膜上に形成された第３絶縁膜と、
前記第３絶縁膜上に形成されたアルミニウムを主成分とする第２配線と、
前記第２絶縁膜内と第３絶縁膜内に埋め込まれ、前記第１配線と、第２配線を接続し、前記第１配線の銅の拡散を抑制する接続導体と、
からなり前記第２配線は内部配線部とパッドに接続する電極引き出し部分を含み前記電極引き出し部分は前記内部配線部より幅が広いことを特徴とする半導体集積回路装置。 A first insulating film formed on a semiconductor substrate;
A first conductive film buried in the first insulating film and suppressing the diffusion of copper, and a first wiring formed of a second conductive film containing copper as a main component and formed on the first conductive film;
A second insulating film formed on the first wiring to suppress diffusion of copper in the first wiring;
A third insulating film formed on the second insulating film,
A second wiring mainly composed of aluminum formed on the third insulating film;
A connection conductor embedded in the second insulating film and the third insulating film, connecting the first wiring and the second wiring, and suppressing the diffusion of copper in the first wiring;
Wherein the second wiring comprises an internal wiring portion and an electrode lead portion connected to the pad, and the electrode lead portion is wider than the internal wiring portion. 前記第２絶縁膜はシリコン窒化膜であることを特徴とする請求項１に記載の半導体集積回路装置。   2. The semiconductor integrated circuit device according to claim 1, wherein said second insulating film is a silicon nitride film. 前記第１導電体膜はタングステン、チタンナイトライド、チタン、タンタル、タングステンナイトライド、タンタルナイトライド、タングステンシリサイドナイトライド、チタンシリサイドナイトライド、タンタルシリサイドナイトライドから選択されたいずれか一つであることを特徴とする請求項１に記載の半導体集積回路装置。   The first conductive film is any one selected from tungsten, titanium nitride, titanium, tantalum, tungsten nitride, tantalum nitride, tungsten silicide nitride, titanium silicide nitride, and tantalum silicide nitride. 2. The semiconductor integrated circuit device according to claim 1, wherein: 前記接続導体はタングステン、チタンナイトライド、チタン、タンタル、タングステンナイトライド、タンタルナイトライド、タングステンシリサイドナイトライド、チタンシリサイドナイトライド、タンタルシリサイドナイトライドから選択されたいずれか一つであることを特徴とする請求項１に記載の半導体集積回路装置。   The connection conductor is one selected from tungsten, titanium nitride, titanium, tantalum, tungsten nitride, tantalum nitride, tungsten silicide nitride, titanium silicide nitride, and tantalum silicide nitride. The semiconductor integrated circuit device according to claim 1. 前記第２配線上にさらに保護膜が形成されていることを特徴とする請求項１に記載の半導体集積回路装置。   2. The semiconductor integrated circuit device according to claim 1, wherein a protective film is further formed on the second wiring. 前記電極引き出し部分はパッド部分を含み前記保護膜に形成された開口部を介してボンディングワイヤに電気的に接続されていることを特徴とする請求項５に記載の半導体集積回路装置。   6. The semiconductor integrated circuit device according to claim 5, wherein the electrode lead portion includes a pad portion and is electrically connected to a bonding wire via an opening formed in the protective film. 前記電極引き出し部分はパッド部分を含み前記保護膜に形成された開口部を介してバンプ電極に電気的に接続されていることを特徴とする請求項５に記載の半導体集積回路装置。   6. The semiconductor integrated circuit device according to claim 5, wherein the electrode lead portion includes a pad portion and is electrically connected to a bump electrode via an opening formed in the protective film. 前記第２配線は第３導電膜とアルミニウムを主体とする第４導電膜を含み、前記第３導電膜は前記第３絶縁膜と第４導電膜の間に形成されており高融点金属からなり、さらに前記第３導電膜は前記接続導体と第４導電膜の間にも形成されていることを特徴とする請求項１に記載の半導体集積回路装置。   The second wiring includes a third conductive film and a fourth conductive film mainly composed of aluminum, and the third conductive film is formed between the third insulating film and the fourth conductive film and is made of a refractory metal. 2. The semiconductor integrated circuit device according to claim 1, wherein the third conductive film is further formed between the connection conductor and a fourth conductive film. 前記第２配線はさらに前記第４導電膜上にバリア金属を含み、前記第４導電膜は前記第３導電膜とバリア金属で挟まれた構造であることを特徴とする請求項８に記載の半導体集積回路装置。   9. The device according to claim 8, wherein the second wiring further includes a barrier metal on the fourth conductive film, and the fourth conductive film has a structure sandwiched between the third conductive film and the barrier metal. Semiconductor integrated circuit device. 前記第２配線上にさらに第４絶縁膜が形成されており、前記第４絶縁膜上にアルミニウムを主体としパッド部分となる第３配線が形成されており、前記パッド部分はボンディングワイヤまたはバンプ電極に電気的に接続されており、前記第３配線は前記第４絶縁膜に形成された開口部を介して前記電極引き出し部分に電気的に接続されていることを特徴とする請求項１に記載の半導体集積回路装置。   A fourth insulating film is further formed on the second wiring, and a third wiring mainly composed of aluminum and serving as a pad portion is formed on the fourth insulating film, and the pad portion is formed of a bonding wire or a bump electrode. The third wiring is electrically connected to the electrode lead-out portion via an opening formed in the fourth insulating film, wherein the third wiring is electrically connected to the first wiring. Semiconductor integrated circuit device. 半導体基板上に形成された溝を有する第１絶縁膜と、
前記溝に埋め込まれ、銅の拡散を抑制する第１バリア膜と前記第１バリア膜上に形成された銅を主成分とする第１導電体膜からなる第１配線と、
前記第１配線上に形成され前記第１配線の銅の拡散を抑制する第２バリア膜と、
前記第２バリア膜と前記第１絶縁膜上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成されたアルミニウムを主成分とする第２配線と、
前記第２配線上に形成された保護膜と、
前記第２絶縁膜内に埋め込まれ、前記第１配線と第２配線を電気的に接続する接続導体と、
からなり前記第２配線は内部配線部とボンディングパッド部分を含み前記ボンディングパッド部分は前記内部配線部より幅が広いことを特徴とする半導体集積回路装置。 A first insulating film having a groove formed on the semiconductor substrate;
A first barrier film buried in the trench and suppressing the diffusion of copper, and a first wiring formed of a first conductor film containing copper as a main component and formed on the first barrier film;
A second barrier film formed on the first wiring and suppressing diffusion of copper in the first wiring;
A second insulating film formed on the second barrier film and the first insulating film;
A second wiring mainly composed of aluminum formed on the second insulating film,
A protective film formed on the second wiring,
A connection conductor embedded in the second insulating film and electrically connecting the first wiring and the second wiring;
Wherein the second wiring includes an internal wiring portion and a bonding pad portion, and the bonding pad portion is wider than the internal wiring portion. 前記第２配線は前記第１配線と銅の拡散を抑制する第２導電体膜を介して電気的に接続されていることを特徴とする請求項１１に記載の半導体集積回路装置。   12. The semiconductor integrated circuit device according to claim 11, wherein the second wiring is electrically connected to the first wiring via a second conductor film for suppressing diffusion of copper. 前記ボンディングパッド部分はボンディングワイヤに電気的に接続されていることを特徴とする請求項１１に記載の半導体集積回路装置。   12. The semiconductor integrated circuit device according to claim 11, wherein the bonding pad portion is electrically connected to a bonding wire. 前記ボンディングパッド部分はバンプ電極に電気的に接続されていることを特徴とする請求項１１に記載の半導体集積回路装置。   12. The semiconductor integrated circuit device according to claim 11, wherein the bonding pad portion is electrically connected to a bump electrode. 前記第２配線は第２導電膜とアルミニウムを主体とする第３導電膜を含み、前記第２導電膜は前記第２絶縁膜と第３導電膜の間に形成されており高融点金属からなり、さらに前記第２導電膜は前記接続導体と第３導電膜の間にも形成されていることを特徴とする請求項１１に記載の半導体集積回路装置。   The second wiring includes a second conductive film and a third conductive film mainly composed of aluminum. The second conductive film is formed between the second insulating film and the third conductive film and is made of a high melting point metal. The semiconductor integrated circuit device according to claim 11, wherein the second conductive film is further formed between the connection conductor and the third conductive film. 前記第２配線はさらに前記第３導電膜上にバリア金属を含み、前記第３導電膜は前記第２導電膜とバリア金属で挟まれた構造であることを特徴とする請求項１５に記載の半導体集積回路装置。   16. The device according to claim 15, wherein the second wiring further includes a barrier metal on the third conductive film, and the third conductive film has a structure sandwiched between the second conductive film and the barrier metal. Semiconductor integrated circuit device. 前記第２配線は第２導電膜とアルミニウムを主体とする第３導電膜を含み、前記第２導電膜は前記第２絶縁膜と第３導電膜の間に形成されており高融点金属からなり、さらに前記第２導電膜は前記接続導体と一体的に形成されており前記第２導電膜と接続導体は銅に対するバリア層として形成されていることを特徴とする請求項１１に記載の半導体集積回路装置。   The second wiring includes a second conductive film and a third conductive film mainly composed of aluminum, and the second conductive film is formed between the second insulating film and the third conductive film and is made of a high melting point metal. The semiconductor integrated circuit according to claim 11, wherein the second conductive film is formed integrally with the connection conductor, and the second conductive film and the connection conductor are formed as a barrier layer for copper. Circuit device. 前記第２バリア膜は銅の拡散を抑制するキャップ導電層として形成されていることを特徴とする請求項１１に記載の半導体集積回路装置。   12. The semiconductor integrated circuit device according to claim 11, wherein the second barrier film is formed as a cap conductive layer that suppresses copper diffusion. 前記第２配線上にさらに第３絶縁膜が形成されており、前記第３絶縁膜上にアルミニウムを主体としパッド部分となる第３配線が形成されており、前記パッド部分はボンディングワイヤまたはバンプ電極に電気的に接続されており、前記第３配線は前記第３絶縁膜に形成された開口部を介して前記電極引き出し部分に電気的に接続されていることを特徴とする請求項１１に記載の半導体集積回路装置。   A third insulating film is further formed on the second wiring, and a third wiring mainly composed of aluminum and serving as a pad portion is formed on the third insulating film, and the pad portion is formed of a bonding wire or a bump electrode. 12. The device according to claim 11, wherein the third wiring is electrically connected to the electrode lead-out portion through an opening formed in the third insulating film. Semiconductor integrated circuit device. 半導体基板上に形成された溝を有する第１絶縁膜と、
前記溝に埋め込まれ、銅の拡散を抑制する第１バリア膜と前記第１バリア膜上に形成された銅を主成分とする第１導電体膜からなる第１配線と、
前記第１配線上に形成され前記第１配線の銅の拡散を抑制する第２バリア膜と、
前記第２バリア膜と前記第１絶縁膜上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成されたアルミニウムを主成分とする第２配線と、
からなり前記第２配線は内部配線部とパッド引き出し部分とパッド部分を含み前記パッド部分はボンディングパッドまたはバンプ電極に接続されており、前記第２配線は前記第１配線にバリア金属を通して電気的に接続されており、前記パッド部分は前記内部配線部より幅が広いことを特徴とする半導体集積回路装置。 A first insulating film having a groove formed on the semiconductor substrate;
A first barrier film buried in the trench and suppressing the diffusion of copper, and a first wiring formed of a first conductor film containing copper as a main component and formed on the first barrier film;
A second barrier film formed on the first wiring and suppressing diffusion of copper in the first wiring;
A second insulating film formed on the second barrier film and the first insulating film;
A second wiring mainly composed of aluminum formed on the second insulating film,
The second wiring includes an internal wiring portion, a pad lead-out portion, and a pad portion, the pad portion being connected to a bonding pad or a bump electrode, and the second wiring being electrically connected to the first wiring through a barrier metal. The semiconductor integrated circuit device is connected, and the pad portion is wider than the internal wiring portion.
JP2004155476A 1997-08-29 2004-05-26 Semiconductor integrated circuit device Expired - Lifetime JP4216226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004155476A JP4216226B2 (en) 1997-08-29 2004-05-26 Semiconductor integrated circuit device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23423697 1997-08-29
JP2004155476A JP4216226B2 (en) 1997-08-29 2004-05-26 Semiconductor integrated circuit device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18281398A Division JP3605291B2 (en) 1997-08-29 1998-06-29 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JP2004274082A true JP2004274082A (en) 2004-09-30
JP4216226B2 JP4216226B2 (en) 2009-01-28

Family

ID=33133311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004155476A Expired - Lifetime JP4216226B2 (en) 1997-08-29 2004-05-26 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP4216226B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147923A (en) * 2004-11-22 2006-06-08 Toshiba Corp Semiconductor device and its manufacturing method
JP2007059867A (en) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd Semiconductor device
WO2020131271A1 (en) * 2018-12-20 2020-06-25 Micron Technology, Inc. Microelectronic devices including conductive interconnect structures, related electronic systems, and related methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147923A (en) * 2004-11-22 2006-06-08 Toshiba Corp Semiconductor device and its manufacturing method
US7999382B2 (en) 2004-11-22 2011-08-16 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2007059867A (en) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd Semiconductor device
WO2020131271A1 (en) * 2018-12-20 2020-06-25 Micron Technology, Inc. Microelectronic devices including conductive interconnect structures, related electronic systems, and related methods
US11158571B2 (en) 2018-12-20 2021-10-26 Micron Technology, Inc. Devices including conductive interconnect structures, related electronic systems, and related methods

Also Published As

Publication number Publication date
JP4216226B2 (en) 2009-01-28

Similar Documents

Publication Publication Date Title
US6731007B1 (en) Semiconductor integrated circuit device with vertically stacked conductor interconnections
US11488862B2 (en) Semiconductor device with reduced via resistance
US8247902B2 (en) Semiconductor device and manufacturing method of the same
JP4118029B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
US7569467B2 (en) Semiconductor device and manufacturing method thereof
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
US7902061B2 (en) Interconnect structures with encasing cap and methods of making thereof
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
US6803300B2 (en) Method of manufacturing a semiconductor device having a ground plane
US6849920B2 (en) Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same
JP3605291B2 (en) Semiconductor integrated circuit device
JP2004363256A (en) Semiconductor device and method for manufacturing the same
JP4216226B2 (en) Semiconductor integrated circuit device
US6177342B1 (en) Method of forming dual damascene interconnects using glue material as plug material
TW202201636A (en) Semiconductor device and method of forming the same
JP2002280450A (en) Semiconductor device and method for manufacturing it
KR20240018251A (en) Intergated circuit semiconductor device
JP2010021444A (en) Electronic device, and manufacturing method thereof
US20080048338A1 (en) Semiconductor Device and Fabrication Method Thereof
KR19980014485A (en) Metal wiring layer structure and method for forming the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

EXPY Cancellation because of completion of term